Architecture des ordinateurs

Processeur MIPS



Alok Menghrajani Alexandre Lopes Mai 2002



 $[Logo\ fortement\ inspir\'e\ par\ Intel]$

Table des matières

1	Intr	coducti	ion		1
2	But	,			2
3	Spé	cificati	ion de notre processeur MIPS		2
	3.1	Rappe	el historique		2
	3.2	Génér	ralités		2
	3.3	Instru	actions de type-R \dots		3
		3.3.1	L'addition		3
		3.3.2	La soustraction		3
		3.3.3	Le et-logique		3
		3.3.4	Le ou-logique		4
	3.4	Instru	actions de type-I		4
		3.4.1	L'addition immédiate		4
		3.4.2	Le saut conditionnel		4
		3.4.3	Load Word		5
		3.4.4	Store Word		5
4	$\mathbf{M}\mathbf{\acute{e}}_{1}$	thodol	ogie		5
	4.1	Logici	iels utilisés		5
	4.2	Les co	omposants de base		6
		4.2.1	ALU		6
		4.2.2	Register File		6
		4.2.3	Multiplexeurs		6
		4.2.4	Registre		7
		4.2.5	Portes Logiques		7
		4.2.6	Sign Extended		7
		4.2.7	Unités de mémoire		7
	4.3	L'unit	té de contrôle		9
	4.4	Le tes	st		11
5	Ana	$_{ m alyse}$			11
	5.1	Problè	èmes rencontrés		11
	5.2	Optin	nisation		11
	5.3	La réa	alité		12
6	Cor	clusio	\mathbf{n}		12
7	Bib	liograi	phie		14

Processeur MIPS

8	Ann	exes														i
	8.1	${\it Plans}$.														i
	8.2	Codes	sources													vii
		8.2.1	VHDL													vii
		8.2.2	Assemb	leur												xxiii
	8.3	Copies	d'écran													xxiv

1 Introduction

Pour manipuler des données, il faut réunir deux éléments : un algorithme (une séquence d'opérations) et des resources matérielles (pour effectuer les opérations). Un processeur est un système qui réunit les ressources matérielles et qui possède un moyen d'accès vers l'algorithme et les données. En général, un processeur va prendre des instructions se trouvant dans une ROM¹ et les exécuter de façon séquentielle. Certaines instructions permettent de rompre l'ordre séquentiel et d'effectuer des sauts.

Les instructions que peut accepter un processeur sont très simples. Un processeur peut par exemple additionner deux nombres, aller chercher ou enregister des données, comparer deux nombres afin de choisir quelle va être la prochaine instruction.

D'un point de vu matériel, le processeur est une entité composée de plusieurs sous-unités :

• ALU (Unité arithmétique et logique)

Unité qui permet d'effectuer les opérations mathématiques de base; l'addition, la soustraction, le et-logique, le ou-logique.

• Register File (Registres)

Ensemble des registres qui sont utilisés comme intermédiaires dans les calculs. Les registres sont directement situés sur le processeur et on peut donc y accédé beaucoup plus rapidement.

• Trois bus de données et deux bus d'adresses

Utilisés pour les composantes externes : dans notre cas pour la RAM² et la ROM.

• PC (Program Counter)

Registre qui pointe vers l'instruction à exécuter.

• Unité de contrôle

Unité qui va gérer l'utilisation des ressources ci-dessus. Cette unité se représente comme une machine d'états.

• Datapath

Circuit qui relie les différentes ressources.

 $^{^1}$ "Read-Only Memory", mémoire en lecture uniquement

² "Random-Access Memory", mémoire volatile utilisée pour lire et écrire des données

2 But

Lors du semestre d'hiver nous avons effectué des laboratoires qui nous ont permis de nous familiariser avec les composants de base d'un processeur. L'objectif de ce TP est de concevoir et simuler un processeur simple mais complet. Nous avons donc dû réunir les composants vus lors du semestre précédent ainsi qu'implémenter l'unité de contrôle.

3 Spécification de notre processeur MIPS

3.1 Rappel historique

En 1981, le Dr. John Hennessy (co-auteur du "Computer Organization & Design" [1]) développa le premier processeur RISC³ commercialisé, dont l'architecture devint le standard ISA⁴ appelé MIPS.

En 2000, l'utilisation de l'architecture MIPS est très répandue. Plusieurs processeurs embarqués l'utilisent et Sony s'en servi pour sa plateforme de jeux PlayStation.

3.2 Généralités

Nous allons juste implémenter une petite partie de la spécification MIPS. Nous allons considérer le 'mot' comme étant 32 bits, et le 'byte' comme 8 bits.

Les codes sources sont généralement commentés en anglais, principalement pour des raisons de préférences personnelles, mais aussi à cause du gain de place que cela procure (les phrases en anglais sont très souvent plus courtes).

Voici un survol du processeur :

- Toutes les instructions ont une longueur fixe de *un mot* et sont codées régulièrement.
- Nous utilisons un modèle load/store, donc les opérandes sont toujours des registres.
- Nous avons 32 registres de 32 bits.
- Le système de mémoire est basé sur l'architecture de "Harvard".
- Le PC pointe toujours vers une adresse multiple de quatre ("quad aligned"). Il n'est pas possible d'accéder directement à ce registre.
- Le processeur saute les instructions inconnues. Il y a cependant une exception (voir section 3.3, page 3).

Dans les sections qui suivent, nous allons introduire le jeu d'instructions que nous avons implémenté, ainsi qu'aborder les détails du processeur.

³ "Reduced Instruction Set Computer", architecture qui prône la simplicité et la rapidité des instructions.

⁴Instruction Set Architecture

3.3 Instructions de type-R

Les instructions de type-R sont traitées par l'ALU. Nous en avons implémenté quatre : add, sub, and et or. Ces instructions sont exécutées en trois coups d'horloge.

Voici leur format:



rs, rt, rd sont les registres. Attention : l'ordre de ces registres n'est pas le même au niveau du codage de l'instruction et de l'assembleur.

funct est la fonction à effectuer. Nous nous sommes basé sur le cahier des charges et non sur la spécification MIPS. Par exemple, le 'add' que nous avons implémenté est en fait un 'addu' (addition sans overflow) et de même pour 'sub' qui est en fait un 'subu' (soustraction sans overflow). Les bits de funct sont utilisés directement par l'ALU:

```
88 ALUCtrl<=Funct(1)&not(Funct(2))&Funct(0);

(Controlunit, source complète: annexes, page xvii)
```

Lors du décodage des instructions r-type, l'unité de contrôle n'effectue aucune vérification sur la valeur de funct. Il est donc possible d'exécuter une intruction non-définie et de se retrouver avec une valeur abhérante. Il faut donc notament faire attention d'avoir à la fin du code source quelque chose de la forme :

```
a4 end_prog: beq $zero, $zero, end_prog;

(Programme de test 2, source complète: annexes, page xxiii)
```

3.3.1 L'addition

add rd, rs, rt

Effectue une addition. rd = rs + rt. La valeur de funct doit être 0x20.

3.3.2 La soustraction

sub rd, rs, rt

Effectue une soustraction. rd = rs - rt. La valeur de funct doit être 0x22.

3.3.3 Le et-logique

and rd, rs, rt

Effectue un et-logique. rd = rs ET rt. La valeur de funct doit être 0x24.

3.3.4 Le ou-logique


```
or rd, rs, rt
```

Effectue un ou-logique. rd = rs OU rt. La valeur de funct doit être 0x25.

3.4 Instructions de type-I

Les instructions de type-I possèdent un opérande qui est une valeur constante sur 16 bits (valeur immédiate). Nous avons implémenté les quatres instructions suivantes : addi, beq, lw, sw. Ces instructions prennent trois coups d'horloge, sauf sw qui en prend un de plus.

Voici leur format:



op identifie l'opération à effectuer.

rs et rt sont les registres. A nouveau, attention à l'ordre, qui n'est pas le même au niveau du codage de l'instruction et de l'assembleur.

imm/offset est un nombre sur 16 bits. Ce nombre est signé et son signe est préservé lors de la conversion en 32 bits.

3.4.1 L'addition immédiate

```
addi rt, rs, imm
```

Effectue une addition. rt = rs + imm. La valeur de op doit être 0x08. Pour effectuer une addition avec une valeur immédiate plus grande que 16 bits, il faut garder le nombre en RAM, le charger dans un registre, puis effectuer l'addition simple :

```
addi $s0, $zero, 0x1234ABCD; # This is illegal!
lw $t0, 0($zero); # Assuming mem[0]=0
x1234ABCD

add $s0, $zero, $t0;
```

3.4.2 Le saut conditionnel

beq rs, rt, offset

Effectue un saut si rs et rt sont égaux. La valeur de op doit être 0x04. L'adresse du saut vaut PC + 4 + 4 * offset. Le saut est relatif au PC + 4, car ce dernier a été incrémenté avant d'exécuter le saut. L'offset est multiplié par 4, car toutes les instructions font $un\ mot$; ainsi il est possible d'effectuer des sauts plus longs, et garantir l'alignement du PC sur les instructions.

Au niveau matériel, la multiplication par quatre se fait à l'aide d'un décalage de deux bits vers la gauche.

3.4.3 Load Word

lw rt, offset(rs)

Charge le mot situé à l'adresse rs + offset dans le registre rt. La valeur de op doit être 0x23. Le mot est chargé depuis la RAM. Nous ne respectons pas de delai d'attente ni ne détectons de signaux de confirmation. Nous partons du principe que la RAM est assez rapide pour le processeur.

3.4.4 Store Word

sw rt, offset(rs)

Enregistre la valeur de rt à l'adresse rs + offset. La valeur de op doit être 0x2B. Le mot est enregistré dans la RAM. Nous ne respectons pas de délai d'attente, ni ne détectons de signaux de confirmation, mais nous décalons le chargement de l'adresse de destination et le signal chip select afin que l'adresse soit stable avant l'écriture des données. Ceci explique que cette instruction prend un coup d'horloge de plus que les autres (voir section 5.2, page 11 pour de plus amples informations sur comment nous avons optimisé cela).

4 Méthodologie

4.1 Logiciels utilisés

Nous avons utilisé les logiciels suivant, dans l'ordre d'importance :

• ModelSim, Mentor Graphics.

Simulateur pour tester les différents composants et le processeur.

• HDL Designer, Mentor Graphics.

Programme dans lequel nous avons écrit le code VHDL de chaque composant. Ce programme permet aussi d'écrire des composants supplémentaires nommés tb, pour faciliter les tests des composants de base.

• Mips Assembleur, Xavier Perseguers.

Compilateur et simulateur de l'assembleur MIPS.

• Leonardo, Mentor Graphics.

Synthétiseur utilisé pour optimiser le code vhdl afin d'améliorer les performances du processeur.

• LATEX.

Utilisé pour la mise en page du présent document.

4.2 Les composants de base.

La première tâche a été de récupérer les composants que nous avions conçu lors de semestre précédent et de les importer dans ce projet. Certains composants de base étaient nouveaux. Nous avons vérifié le bon fonctionnement de chaque composant.

4.2.1 ALU

(voir annexes, page x pour la source.)

C'est l'unité arithmétique et logique. Cette unité possède deux signaux d'entrées (a et b) de 32 bits, et un signal de contrôle (op) de 3 bits. Nous aurions pu n'utiliser que 2 bits pour ce signal, mais l'utilisation d'un bit supplémentaire permet d'optimiser le circuit. La sortie (result) est sur 32 bits. Quand cette sortie est nulle, le signal zero est activé. Nous ne générons pas de signal overflow, car nous n'en avons pas besoin, puisque la seule instruction de comparaison que nous avons implémenter est 'beq'.

op	result
000	a ET b
001	a OU b
010	a + b
110	a - b

(En fait c'est a + NON(b) + 1, mais c'est équivalent.)

4.2.2 Register File

(voir annexes, page xv pour la source.)

Le Register File est un ensemble de registres. Il est composé de 32 registres de 32 bits chacuns. Ces registres sont d'utilisation générale, à l'exception du registre \$zero, dont la valeur est toujours nulle. Il y a cependant une convention au niveau de l'utilisation de ces registres ([1] p. 140), mais ceci n'est qu'une convention!

4.2.3 Multiplexeurs

(voir annexes, page xii pour la source.)

Nous utilisons les multiplexeurs pour sélectionner les signaux qui nous intéressent. Les quatre que nous utilisons dans notre processeur nous permettent de :

1. Sélectionner la source du PC avec le signal de contrôle *PCSrc* en cas de saut.

- 2. Sélectionner la source de l'ALU (le Register File ou la ROM dans le cas d'un immediate) avec le signal *ALUSrc*.
- 3. Décider si les informations viennent de la mémoire ou non, avec le signal MemtoReg.
- 4. Décider de la partie de l'instruction qu'on utilise comme adresse avec le signal *RegDst*.

4.2.4 Registre

(voir annexes, page viii pour la source.)

Ce sont de simples registres, ils sont utilisés par le IR et le PC. Le IR utilise le signal clk et prend les instructions dans la ROM en entrée, il est contrôlé par IRWrite. Le PC utilise les signaux reset et clk et prend en entrée soit PC + 4 soit l'adresse de saut, ceci étant décidé par le signal qui contrôle le saut (PCWriteCond).

4.2.5 Portes Logiques

(voir annexes, page vii pour la source.)

A l'exception des portes incluses dans la structure des autres composants, nous n'utilisons que deux portes logiques, une porte ET et une porte OU. Nous utilisons la porte ET entre le signal zero de l'ALU et le signal PCWrite Cond. Nous utilisons la porte OU avec le signal de sortie de la porte ET et PCWrite.

4.2.6 Sign Extended

(voir annexes, page xvi pour la source.)

Ce composant permet l'extension du signe d'un nombre de 16-bits sur 32-bits. Comme nous l'avons vu précédemment, les champs "offset" et "imm" des instructions addi, beq, lw et addi sont sur 16-bits signés. On effectue une extension du bit de signe sur les 16-bits de poids fort pour obtenir une valeur sur 32-bits dont la valeur se situe entre 0xFFFF8000 et 0x00007FFF. Il existe d'autres instructions MIPS qui utilisent des valeurs non-signées sur 16-bits, ce qui permet de travailler avec des valeurs allant de 0x0000 à 0xFFFF mais ces instructions ne seront pas implémentées dans le cadre de notre processeur.

4.2.7 Unités de mémoire

(voir annexes, page xx pour la source.)


Comme dit dans les généralités, nous utilisons une architecture de "Harvard", c'est-à-dire que les instructions sont stockées en ROM et les données en RAM. Il est impossible de briser cette structure, donc il est impossible de faire du code auto-modifiable. Nos mémoires peuvent contenir 256 mots chacun. Afin d'éviter l'accès aux adresses mal alignées, les deux bits de poids faible sont mis à zéro. Ainsi toutes les adresses sont multiples de 4. Etant donné que notre processeur travaille tout le temps en 32 bits (il n'y a pas de possiblité de travailler sur une unité plus petite), le problème de l'encodage au niveau de la RAM / ROM ne se pose pas (Little endian, Big endian).

La ROM est contrôlée par deux signaux : cs et oe, ils permettent d'activer la lecture d'instructions dans la mémoire. Il n'y a pas besoin de signal we car il est impossible d'écrire dans la ROM. Deux bus sont reliés à cette mémoire : le bus d'adresse et le bus de données. La RAM quant à elle est contrôlée par trois signaux, les deux premiers étant les mêmes que pour la ROM et le troisième we qui permet l'écriture de données. Ici trois bus sont reliés à la mémoire : deux bus de données (un pour l'entrée et l'autre pour la sortie) et un bus d'adresse. Ceci est inhabituel car d'habitude, le bus de données est utilisé dans les deux sens. Mais la simplicité de ce processeur permet de séparer le bus utilisé pour l'entrée du bus utilisé pour la sortie.

4.3 L'unité de contrôle

(voir annexes, page xvii pour la source.)

La figure ci-dessous représente le graphe des états que doit gérer notre unité de contrôle. Les flèches rouges représentent le retour à l'état *ifetch*, qui est effectué lorsque l'op code est invalide. Il est impossible de spécifier dans une instruction un registre qui n'existe pas, car la plus grande valeur possible correspond à 11111, donc 31 qui est le dernier registre. Cela peut paraître évident mais il est possible que pour certains processeurs (par exemple le 86x86) le problème se soit posé.



L'état 'IFetch' correspond la recherche de l'instruction en ROM. Le PC est incrémenté après cet état. Ensuite, l'état 'decode' va déterminer de quelle instruction il s'agit, en se servant de l'op code (ainsi que funct s'il s'agit d'un type-R). Sur la page suivante, nous pouvons voir un tableau récapitulatif de tous les signaux que doit gérer l'unité de contrôle pour chaque état du graphe.

	ALUCtrl	ALUSrc	IRWrite	MemdCS	MemdWE	MemiCS	MemtoReg	PCSrc	PCWrite	PCWriteCond	RegDst	RegWrite
ifetch			1		0	1		0	1	0		0
decode			0	0	0	0			0	0		0
addi beq r_type lw sw1	010 110 * 010 010	1 0 0 1 1	0 0 0 0	1	0 0 0 0	0 0 0 0	0 0 1	1	0 0 0 0	0 1 0 0	0 1 0	1 0 1 1 0
sw2			0	1	1	0			0	0		

 $^{^{\}ast}$ dépend de la valeur de $\mathit{funct}.$

4.4 Le test

Finalement nous avons testé notre processeur à l'aide de deux programmes. Le premier à été fourni avec la donnée de ce laboratoire. Il contient toutes les instructions sauf le sw; mais ne fait rien de particulier. Le deuxième (voir annexes, page xxiii) que nous avons écrit nous-même calcule la liste des nombres premiers entre 2 et N. Ce programme un peu plus long utilise l'instruction sw.

5 Analyse

5.1 Problèmes rencontrés


Nous n'avons pas rencontré de réel problème au niveau de la conception de ce processeur. Les principaux soucis nous ont été causé par les nouveaux outils. En effet, il nous a falluun moment pour que nous puissiosn les maîtriser entièrement.

5.2 Optimisation

Une discussion complète sur les possiblités d'optimisation sortirait du cadre de ce document. Nous allons cependant faire un bref survol de ce sujet si important.

Il y a plusieurs moyens d'augmenter la vitesse d'un processeur. On peut optimiser l'utilisation des différentes ressources, en ajoutant par exemple un 'pipeline' qui va permettre d'utiliser les multiples ressources en même temps sur des données différentes. Une solution plus simple pour augmenter le trough output consiste à utiliser des instructions plus longues mais qui demandent moins de coups d'horloge, ou d'avoir des instructions plus courtes mais qui demandent plus de coups d'horloge. Nous avons scinder l'état 'decode' qui n'utilise que très peu de ressources matérielles avec les états qui le suivent. Ceci a permis de réduire le nombre de coups d'horloge nécessaires.

Nous obtenons ainsi le graph des états suivant :



Il est possible d'optimiser encore plus et de n'avoir qu'un seul état 'SW'.

5.3 La réalité

Nous avons conçu un processeur qui fonctionne parfaitement. Cependant il est plutôt inutilisable, car il manque certaines instructions importantes :

Tout d'abord il faudrait implémenter les instructions jal et jr, qui permettraient l'utilisation des procédures. Sans les exceptions, il est très difficile de concevoir un système d'exploitation avec une interface utilisateur. On peut cependant se passer de certaines instructions; voici une alternative à l'instruction 'bgt':

```
1  # bgt $s0, $s1, end_prog;
2  lw $t0, 0($zero);  # mem[0] must contain
3  # the value 0x80000000
4  sub $t1, $s1, $s0;
5  and $t1, $t1, $t0;
6  beq $t1, $t0, end_prog;
```

Mais il serait quand même utile d'implémenter un jeu complet d'instructions qui contiendraient entre autres : le non-logique (ou le nand), les instructions de manipulation sur les bits (rotations, décalage), les autres instructions de saut conditionnel ('bgt', 'bge', 'blt', 'ble'), etc... Il faudrait éventuellement plus de possibilités de calcul arithmétique (par exemple les instructions 'div', 'mult', ou une unité de virgule flottante.

6 Conclusion

Notre processeur n'a (malheureusement) aucune valeur commerciale, mais on pourrait cependant lui donner une particularité. Imaginons de charger notre processeur sur une carte FPGA. Une FPGA est une carte reprogrammable. C'est assez inhabituel qu'une telle carte acceuille un processeur, puisque ces cartes sont programmées pour des utilisations spécifiques à leur environement (c'est l'interêt même des cartes reprogrammables). Mais le fait d'avoir un mini-processeur embarqué, tout en gardant assez de place pour des ressources spécifiques aux besoins, peut être une approche intéressante. On arriverait donc à des cartes hybrides (une partie générique et une partie spécialisée). Nous pensons que les applications de telles cartes peuvent être assez larges.

Pour conclure, nous sommes très heureux d'avoir travaillé sur ce projet. La partie pratique a été grandement bénéfique, elle nous a permis de mieux assimilier les concepts vu pendant le cours. La rédaction du rapport nous a permis de nous familiariser avec l'environement LATEX.

7 Bibliographie


Références

- [1] David A. Patterson and John L. Hennesy, Computer Organization & Design, Morgan Kaufmann, San Fransisco, second edition, 1998.
- [2] John F. Wakerly, *Digital Design*, Prentice Hall, New Jersey, third edition updated, 2001.
- [3] Prof. E. Sanchez et Prof. P. Ienne, Cours de conception des processeurs et d'architecture des ordinateurs, 2001-2002.

8 Annexes


8.1 Plans

Processeur MIPS ii




Vue générale du processeur et des ses bus.

Processeur MIPS iv



L'unité de contrôle qui contrôle les ressources.

Processeur MIPS vi



Les ressources ainsi que leurs interconnexions.

8.2 Codes sources

8.2.1 VHDL

Listing 1 – Add source

```
1 -- Simple 32 bits Adder.
2 -- Used to increment the PC.
4 LIBRARY ieee ;
5 USE ieee .std_logic_1164.all;
6 USE ieee.std_logic_arith.all;
7 USE ieee.std_logic_unsigned.all;
9 ENTITY add IS
10 PORT(
                          std_logic_vector (31 downto 0);
                : IN
11
        a
              : IN
                         std_logic_vector (31 downto 0);
12
        result : OUT
                        std_logic_vector (31 downto 0)
13
15 END add ;
17 ARCHITECTURE synth OF add IS
     \operatorname{result} \ <= \ a+b \ ;
                      -- Use IEEE's math lib.
20 END synth;
```

Listing 2 – And2 source

```
1 -- Simple logical and (32 bits)
2 -- Used to determine wheter the conditional
3 -- branch is to be taken or not.
5 LIBRARY ieee ;
6 USE ieee.std_logic_1164.all;
7 USE ieee.std_logic_arith.all;
9 ENTITY And_2 IS
     PORT(
10
        In 0 : IN
In 1 : IN
11
                        std_logic ;
                        std_logic
12
        Out0 : OUT
                        std_logic
14
15 END And 2 ;
17 ARCHITECTURE synth OF And_2 IS
18 BEGIN
    Out0 \le In0 \text{ and } In1;
20 END synth;
```

Listing 3 – Or2 source

```
1 -- Simple 32 bits OR. Used with the And2.vhdl.
3 LIBRARY ieee ;
4 USE ieee.std_logic_1164.all;
5 USE ieee.std_logic_arith.all;
7 ENTITY or 2 IS
     PORT(
8
        In 0 : IN
In 1 : IN
Out 0 : OUT
                      std_logic ;
9
                       std_logic
10
                       std_logic
11
13 END or 2 ;
15 ARCHITECTURE synth OF or 2 IS
16 BEGIN
Out0 <= In0 or In1; -- use IEEE's logical lib.
18 END synth;
```

Listing 4 – IR Source

```
1 -- IR. vhdl
2 -- Used to fetch instructions from ROM.
4 LIBRARY ieee ;
5 USE ieee.std_logic_1164.all;
6 USE ieee.std_logic_arith.all;
8 ENTITY IR IS
     PORT(
9
        a : IN q : OUT we : IN clk : IN
                       std\_logic\_vector (31 DOWNTO 0);
10
11
                      std_logic_vector (31 DOWNTO 0);
                      std_logic ;
12
13
                       std_logic
     );
14
15 END IR ;
17 ARCHITECTURE synth OF IR IS
18 BEGIN
19
      process(clk, we)
20
      begin
         if (clk='1' and clk'event) then
21
            if (we='1') then
22
               'we' signal to be activated
                        -- this is a pretty simple register, needs the
23
                             — in order to fetch the fresh data.
24
25
            end if;
        end if;
     end process;
27
28 END synth;
```

Listing 5 – PC source

```
1 -- PC. vhdl
2 -- Program Counter. Register with a 'we' signal and a reset.
4 LIBRARY ieee ;
5 USE ieee.std_logic_1164.all;
6 USE ieee.std_logic_arith.all;
8 ENTITY pc IS
9
     PORT(
10
         clk
               : IN
                         std_logic ;
                         std_logic_vector (31 downto 0);
               : IN
11
         a
         q
               : OUT
                         std_logic_vector (31 downto 0);
               : IN
                         std_logic ;
13
         we
         reset : IN
                         std_logic
14
     );
15
16 END pc ;
18 ARCHITECTURE synth OF pc IS
19 BEGIN
      process(clk, reset)
20
21
      begin
         if (reset = '1') then
22
23
            q < = (others = > '0');
         elsif (clk'Event and clk='1') then
24
25
           if (we='1') then
              q<=a;
26
            end if;
27
         end if;
     end process;
29
30 END synth;
```

Listing 6 - Reg32 source

```
1 -- reg 3 2 .vhdl
2 -- This component is really STRANGE !!!
3 -- We think it's used nowhere...
5 LIBRARY ieee ;
6 USE ieee.std_logic_1164.all;
7 USE ieee.std_logic_arith.all;
9 ENTITY reg_32 IS
      PORT(
10
         clk : IN
                        std_logic ;
11
                        std_logic_vector (31 downto 0);
std_logic_vector (31 downto 0)
12
         a : IN
         q
              : OUT
13
      );
14
15 END reg_32 ;
17 ARCHITECTURE synth OF reg_32 IS
18 BEGIN
      process (clk)
19
20
      begin
         if (clk'Event and clk='1') then
21
22
            q \le a;
23
         end if;
      end process;
24
25 END synth;
```

Listing 7 – ALU source

```
1 -- ALU. vhdl
2 -- Arithmetic Logic Unit.
3 -- This unit can perform logical operations (and, or)
4 -- and arithmetics ones (plus, minus).
5 ---
6 -- The operation performed depends on op:
7 -- op -> result
8 -- 000 -> A and B
9 -- 001 -> A \text{ or } B
10 -- 010 -> A + B
11 -- 110 -> A - B (Actually A+not(B)+1)
12 -- Since negative numbers are reprensented as a two's complement we
      can perform the
13 -- substraction as an addition. This really decreases the circuit
      needed.
16 LIBRARY ieee ;
17 USE ieee.std_logic_1164.all;
18 USE ieee.std_logic_arith.all;
19 USE ieee.std_logic_unsigned.all;
21 ENTITY alu IS
22
     PORT(
                : IN
                         std_logic_vector (31 downto 0);
                         std_logic_vector (31 downto 0);
         b
                : IN
24
25
         result : OUT
                         std_logic_vector (31 downto 0);
26
         zero
                : OUT
                         std_logic;
                         std_logic_vector (2 downto 0)
27
                : IN
     );
28
29 END alu ;
31 ARCHITECTURE synth OF alu IS
     SIGNAL sig_b: std_logic_vector(31 downto 0);
32
33
      SIGNAL sig_cin: std_logic;
34
     \label{eq:signal} \mathbf{SIGNAL} \ \ \mathtt{sig\_and} \ , \ \ \mathtt{sig\_or} \ , \ \ \mathtt{sig\_arith} : \ \ \mathtt{std\_logic\_vec}
         tor(31 downto 0);
35
36
     SIGNAL sig_result : std_logic_vector(31 downto 0);
37 BEGIN
38
      process(op, b)
      begin
         -- sig_b is an intermediate signal, that will either contain the
40
              value of b
         -- or not(b) in case of a substraction.
41
         -- cig_in allows us to have the +1 calculated directly, since it
42
              can be interpreted
          - as the first carry.
43
         if (op="110") then
44
            sig_b <= not b;
45
            sig\_cin <= '1';
46
47
         else
            sig_b <= b;
48
            s\,i\,g\, \_c\,i\,n\ <=\ '0\ ';
49
         end if;
50
51
     end process;
      -- sig_and, sig_or and sig_arith are the intermediate results. We
52
          could have avoided their use
      -- by declaring result as type: buffer...
53
54
      sig\_and \le A and sig\_b;
      sig\_or <= A or sig\_b;
55
      56
```

```
sig_cin);
57
     process(op, sig_and, sig_or, sig_arith)
58
     begin
        case op is when "000" =>
59
60
           sig_result <= sig_and;
when "001" =>
61
62
           sig_result <= sig_or;
when "010" | "110" =>
63
64
              sig_result <= sig_arith;
65
66
           when others =>
              sig\_result <= "UUUUUUUUUUUUUUUUUUUUUUUUUUUUUUUUU";
67
        end case;
68
     end process;
69
70
                                               - ... but we need the
                                                 result to set the zero
                                                 flag!
     process(sig_result)
71
72
     begin
        74
           zero <= '1';
        else
75
           zero <= '0';
        end if;
77
     end process;
78
     result <= sig_result;
80 END synth;
```

Processeur MIPS

Listing 8 – Mux2 source

```
1 -- Simple multiplexor (32 bits).
2 -- the sel signal selects either e0 or e1 as
3 — output signal.
5 LIBRARY ieee ;
6 USE ieee.std_logic_1164.all;
7 USE ieee.std_logic_arith.all;
9 ENTITY mux_2 IS
10
     PORT(
             : IN
                       std_logic_vector (31 downto 0);
11
         e0
         e1 : IN
                       std_logic_vector (31 downto 0);
            : OUT
                       std_logic_vector (31 downto 0);
13
         0
         sel : IN
14
                       std_logic
15
     );
16 END mux_2 ;
18 ARCHITECTURE synth OF mux_2 IS
19 BEGIN
20
      process (sel, e0, e1)
21
      begin
         if (sel = '0') then
22
23
            o \le e0;
         elsif (sel = '1') then
24
25
            o \le e1;
26
         else
27
            o \le (others = >'U');
         end if;
     end process;
29
30 END synth;
```

Listing 9 – Mux2_5b source

```
1 -- mux2_5b.vhdl
2 -- Another multiplexor, this time with 5 bits.
4 LIBRARY ieee ;
5 USE ieee.std_logic_1164.all;
6 USE ieee.std_logic_arith.all;
8 ENTITY mux2_5b IS
9
      PORT(
          In 0 : IN
                          std_logic_vector (4 DOWNTO 0);
10
          \begin{array}{ccc} In1 & : & IN \\ sel & : & IN \end{array}
                          std_logic_vector (4 DOWNTO 0);
1.1
12
                          std_logic
          Out0 : OUT
                          std_logic_vector (4 DOWNTO 0)
13
      );
14
15 END mux2_5b;
17 ARCHITECTURE synth OF mux2_5b IS
18 BEGIN
      process(sel, In0, In1)
19
20
      begin
          if (sel = '0') then
21
             Out0<=In0;
22
23
          elsif (sel = '1') then
24
             Out0 \le In1;
25
          else
             Out0 < = (others = > 'U');
26
          end if;
27
```

```
28 end process;
29 END synth;
```

Listing 10 – Mux4 source

```
1 -- mux4.vhdl
_{2} --- A more complex multiplexor that selects between
3 -- 4 signals. The code is pretty straight forward.
4 -- Another strange thing about this file: We don't know
5 -- if it's used in the final processor ??? Have we
6 -- missed out something ??? Was this a test for us ?
8 LIBRARY ieee ;
9 USE ieee.std_logic_1164.all;
10 USE ieee.std_logic_arith.all;
11 USE ieee.std_logic_unsigned.all;
13 ENTITY mux4 IS
      PORT(
14
                         std_logic_vector (31 downto 0);
15
              : IN
: IN
                         std_logic_vector (31 downto 0);
std_logic_vector (31 downto 0);
          i 1
16
17
          i 2
         i3 : IN
                         std_logic_vector (31 downto 0);
18
                         std_logic_vector (31 downto 0);
std_logic_vector (1 downto 0)
          o \quad \  : \  \, \frac{OUT}{}
19
20
          sel : IN
21
      );
22 END mux4 ;
24 ARCHITECTURE synth OF mux4 IS
25 BEGIN
       process(sel, i0, i1, i2, i3)
26
27
      begin
         case sel is
when "00" => 0 <= i0;
when "01" => 0 <= i1;
28
29
30
          when "10" => 0 <= i2;
          when "11" => 0 <= i3;
32
          when others => o<=(others=>'U');
33
34
          end case;
      end process;
35
36 END synth;
```

Listing 11 – Regfile source

```
1 -- regfile
2 -- This is where the processor's register will be kept.
4 LIBRARY ieee ;
5 USE ieee.std_logic_1164.all;
6 USE ieee.std_logic_arith.all;
7 USE ieee.std_logic_unsigned.all;
9 ENTITY RegFile_32 IS
10
      PORT(
         clk
                    : IN
                               std_logic ;
11
12
          аa
                    : IN
                               std_logic_vector (4 downto 0);
                               std_logic_vector (4 downto 0); std_logic_vector (4 downto 0);
         ab
                    : IN
13
                    : IN
14
         aw
                    : OUT
                               std_logic_vector (31 downto 0);
15
                               std_logic_vector (31 downto 0);
std_logic_vector (31 downto 0);
                    : OUT
         b
16
         {\rm WData}
17
                    : IN
         RegWrite : IN
                               std_logic
18
19
20 END RegFile_32 ;
22 ARCHITECTURE synth OF RegFile_32 IS
23
      type mem_array is array (0 to 31) of STD_LOGIC_VECTOR(31 downto 0);
      signal reg: mem_array;
24
25 BEGIN
26
      process (clk)
27
      begin
          if (clk'Event and Clk='1') then
28
29
             if (RegWrite='1') then
                                                           -- a little subtle, we
                 \verb|reg| (|conv_iinteger|(aw)) < = WData;
30
                      need to convert IEEE's
                                                           -- vector to an int to
31
                                                                 access the array
                                                                 (which
                                                           -- is in the native
32
                                                                format).
             end if;
33
             reg(0) <= (others = > '0');
34
                                                           -- Register zero is
                  always nil.
         end if;
35
      \quad \text{end } \mathsf{process} \, ;
36
      a \le reg(conv_integer(aa));
38
      b \le reg(conv_integer(ab));
40 END synth;
```

Listing 12 – Shiftleft2 source

```
1 -- Shift left by 2
2 -- Simple component to multiply
3 -- the input by four. We perform
4 -- a shift on the bits.
6 LIBRARY ieee ;
7 USE ieee.std_logic_1164.all;
8 USE ieee.std_logic_arith.all;
10 ENTITY shiftleft 2 IS
    PORT(
11
        entree : IN
                         std_logic_vector (31 DOWNTO 0);
                         std_logic_vector (31 DOWNTO 0)
        sortie : OUT
13
    );
14
15 END shiftleft2 ;
17 ARCHITECTURE synth OF shiftleft 2 IS
18 BEGIN
     sortie <= entree (29 downto 0) & "00";
19
20 END synth;
```

Listing 13 – Signextend source

```
1 -- Sign extend
2 -- Component used to sign extend 16 bits (immediates)
3 -- to 32 bits (for the registers).
4 -- All we need to do is copy the MSB to the left.
6 LIBRARY ieee ;
7 USE ieee.std_logic_1164.all;
8 USE ieee.std_logic_arith.all;
10 ENTITY SignExtend IS
11
     PORT(
                         std_logic_vector (15 downto 0);
12
        entree : IN
                         std_logic_vector (31 downto 0)
        sortie : OUT
1.3
14
15 END SignExtend ;
17 ARCHITECTURE synth OF SignExtend IS
18 BEGIN
     g1: for b in 0 to 15 generate
19
20
        sortie(b) <= entree(b);
        sortie (b+16) <= entree (15);
21
     end generate;
23 END synth;
```

Listing 14 – Control Unit source

```
1 -- Control unit.vhdl
2 -- THE INTERESTING PART...
4 LIBRARY ieee;
5 USE ieee.std_logic_1164.all;
6 USE ieee.std_logic_arith.all;
8 ENTITY ControlUnit IS
      PORT(
                                   std_logic_vector (5 DOWNTO 0);
         Funct
                        : IN
10
11
         Ор
                        : IN
                                   std_logic_vector (5 DOWNTO 0);
          clk
                        : IN
                                   std_logic;
12
                        : IN
                                   std_logic;
13
          reset
14
          ALUCtrl
                        : OUT
                                   std_logic_vector (2 DOWNTO 0);
          ALUSrc
                        : OUT
                                   std_logic;
15
          IRWrite
16
                        : OUT
                                   std_logic;
17
         \operatorname{MemdCS}
                        : OUT
                                   std_logic;
                        : OUT
                                   std_logic;
         MemdWE
18
19
         \operatorname{MemiCS}
                        : OUT
                                   \operatorname{std} \operatorname{logic};
                        : OUT
20
         MemtoReg
                                   std_logic;
                        : OUT
                                   std_logic;
         PCSrc
21
                        : OUT
22
          PCWrite
                                   std_logic;
          PCWriteCond : OUT
                                   std_logic;
23
                        : OUT
24
         RegDst
                                   std_logic;
          RegWrite
                        : OUT
                                  std_logic
25
26
27 END ControlUnit;
29 ARCHITECTURE synth OF ControlUnit IS
      type state is (ifetch, decode, addi, beq, r_type, sw, sw2, lw);
30
      SIGNAL next_state, current_state: state;
31
32 BEGIN
33
      process(reset , next_state , current_state , Op , Funct)
34
      begin
          if (reset = '1') then
35
             next_state<=ifetch;
                                         -- The processor must start in this
36
                  state.
37
             PCWrite \le 0;
             IRW rite \leq = '0';
38
             MemiCS < = '0';
39
40
          else
             IRW rite \leq = '0';
41
             \mathrm{MemiCS} <\,=\, '0\, ';
42
             MemdWE < = '0';
43
             PCWrite \le 0;
45
             PCWriteCond <= 0;
46
             case current_state is
48
                                         -- prepate the processor to fetch the
                 49
                      next
                    IRW rite \leq = '1';
                                          -- instruction.
50
                    MemiCS < = '1';
51
                    \operatorname{RegWrite} <= 0;
52
                    PCWrite < = '1';
53
                    PCSrc \le 0;
54
55
                    n ext _state  <= decode;
                  when \ decode =>
                                         -- using the instruction op code find
56
                      the
                    RegWrite <= '0';
                                         -- instruction to perform.
57
                    MemdCS < = '0';
58
```

Processeur MIPS xviii

```
59
                         case Op is
 60
                             when "100011" =>
 61
                                 n ext_state \le lw;
                             when "101011" =>
 62
 63
                                 n ext_state \le sw;
                             when "001000" =>
 64
                                 n ext_state \le addi;
 65
                             when "000100" =>
 66
 67
                                 n ext \_state \le beq;
                             when "000000" =>
 68
                                 next\_state \le r\_type; — all r-type instructions
 69
                                       are treated
                             when others \Rightarrow
                                                              -- the same way.
 70
                                 71
                                      unknown...
                         end case;
 72
 73
                     when addi =>
                         ALUCtrk="010";
 74
                                                              -- Each instruction will
                         \mathrm{ALUSrc} \! < \! = '1';
                                                              -- set different signals
 7.5
                         \label{eq:memToReg} \footnotesize \text{MemToReg} < = \ensuremath{\,^{'}} 0 \ensuremath{\,^{''}};
                                                              -- depending on the
 76
                             resources
                         \operatorname{RegWrite} < = '1';
                                                              -- used.
 77
                         \operatorname{RegDst} < = 0;
 78
                         next_state \le ifetch;
 79
 80
                     when beq =>
                         ALUCtrk="110";
 81
                         ALUSrc < = '0';
 82
 83
                         \operatorname{RegWrite} <= 0';
                         PCWriteCond <= '1';
 84
 85
                         PCSrc <= '1';
 86
                         next_state \le ifetch;
                     when r_t y p e =>
 87
                         ALUCtr = Funct(1) & not(Funct(2)) & Funct(0);
 88
 89
                         ALUSrc <= '0';
                         90
 91
                         \operatorname{RegWrite} <= '1';
                         \operatorname{RegDst} <= '1';
 92
                         n e x t \_s t a t e \le i f e t c h;
 93
                     when sw =>
                         \operatorname{RegWrite} \! < \, = \, '0 \, ';
 95
                         \mathrm{ALUSrc} \! < = '1';
 96
                         ALUCtrl<="010"
 97
                         n\,e\,x\,t\,\_s\,t\,a\,t\,e\!<\!=\!sw\,2\ ;
 98
 99
                     when sw2 =>
                         MemdWE < = '1';
100
                         \mathsf{MemdCS} \! < \, = '1';
101
102
                         n ext_state \le ifetch;
                     when lw =>
103
                         \mathsf{MemToReg} \! < \! = '1';
104
                         \operatorname{RegWrite} <= '1';
105
                         \operatorname{RegDst} < = 0;
106
107
                         MemdCS < = '1';
                         ALUSrc < = '1';
108
                         ALUCtrl<="010";
109
                         MemdWE < = '0';
110
                         next_state<=ifetch;
111
112
                end case;
            end if;
113
        end process;
114
115
         process (clk)
        begin
116
             if (clk='1' and clk'Event and reset='0') then
117
```

```
current_state<=next_state; — Refresh the state machine

end if;
end process;
the end process;
the end process is the state machine in t
```

Listing 15 – RAM source

```
1 — Mem data.vhdl
2 -- Simple array of 32 bits used to store the data.
3 -- The first two words are set to specific values
4 -- for the test program.
6 LIBRARY ieee ;
7 USE ieee.std_logic_1164.all;
8 USE ieee.std_logic_arith.all;
9 USE ieee.std_logic_unsigned.all;
11 ENTITY memdata IS
     PORT(
                            \begin{array}{l} \mathtt{std\_logic\_vector} & (\texttt{7 DOWNIO 0}) \\ \mathtt{std\_logic\_vector} & (\texttt{31 DOWNIO 0}) \\ \end{array};
         adr
                   : IN
13
         Data_Out : OUT
14
                   : IN
                             std_logic
15
         cs
                   : IN
                             std_logic
16
         we
                             std_logic_vector (31 DOWNTO 0);
17
         Data_In
                   : IN
                            std_logic
                   : IN
18
         оe
19
     );
20 END memdata ;
22 ARCHITECTURE synth OF memdata IS
      type memdtype is array (((2**8)/4)-1 \text{ downto } 0) of std_logic_vector
23
         (31 downto 0);
      signal memoired: memotype := (0 => "
^{24}
          25
                                26
27 BEGIN
      process(cs, oe, we, adr, Data_In)
28
      begin
29
         if (oe='0') then
30
            Data_Out<="ZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZ;";
31
         end if;
32
33
         if (we='0') then
             - Cycle de lecture
34
            if (oe = '1' and cs = '1') then
35
36
               Data_Out <= memoired (conv_integer (adr));
            end if;
37
38
         else
            -- Cycle d'ecriture if (cs='1') then
39
40
41
               memoired (conv_integer (adr)) <= Data_In;
42
            end if;
         end if:
43
      end process;
44
45 END synth;
```

Listing 16 – ROM source

```
1 -- meminstr.vhdl
2 -- Same as RAM (memdata.vhdl)
3 -- Except is read only.
5 LIBRARY ieee ;
6 USE ieee.std_logic_1164.all;
7 USE ieee.std_logic_arith.all;
8 USE ieee.std_logic_unsigned.all;
11 ENTITY meminstr IS
    PORT(
12
           : IN
                    std_logic_vector (7 DOWNTO 0);
13
       adr
14
       data : OUT
                    std_logic_vector (31 DOWNTO 0);
                    std_logic;
       cs : IN
15
16
       оe
           : IN
                    std_logic
17
     );
18 END meminstr ;
20 ARCHITECTURE synth OF meminstr IS
     type memitype is array(((2**8)/4)-1 downto 0) of std_logic_vector
21
        (31 \text{ downto } 0);
     signal memoirei : memitype := (
-- add $s0, $zero, $zero
22
23
       -- R-type:000000 i $zero:00000 i $zero:00000 i $s0:10000 i shamt
24
          :00000 i funct:100000
       25
26
       -- addi \$s0, \$s0, 0 \times 0000
       -- Addi:001000 i $s0:10000 i $s0:10000 i imm:000000000000000
27
       28
       -- lw \$s1, 0 \times 00000 (\$s0)
                              : \$s1 < -4
29
       -- lw:100011 i $s0:10000 i $s1:10001 i address:0000000000000000
30
       31
       -- lw \$s2, 0 \times 0004 (\$s0)
                              ss2 < -3
32
       -- lw:100011 i $s0:10000 i $s2:10010 i address:000000000000100
33
          34
       -- add $s3, $s1, $s2
                                   ; \$s3 < -7
35
       -- R-type:000000 i $s1:10001 i $s2:10010 i $s3:10011 i shamt
36
           :00000 i funct:100000
          4 = > "0000001000110010101100000100000", -- 02329820H
37
       -- sub $s0, $s1, $s2 ; $s0 <- 1 
-- R-type:000000 i $s1:10001 i $s2:10010 i $s0:10000 i shamt
38
39
          :00000 i funct:100010
          5 =  "00000010001100101000000000100010", -- 02328022H
40
       -- L1:
41
       -- sub
               $s3, $s3, $s0
                                   ; \$s3 < -\$s3 - 1
42
       -- R-type:000000 i $s3:10011 i $s0:10000 i $s3:10011 i shamt
43
          :00000 i funct:100010
          6 =  "00000010011100001001100000100010", -- 02709822H
44
       -- beq $s3, $zero, L2
45
46
       -- Beq:000100 i $s3:10011 i $zero:00000 i address
           -- 22600001H
47
       -- beq $zero, $zero, L1
48
       -- beq:000100 i $zero:00000 i $zero:00000 i address
49
          :111111111111111111111
          --L2:
51
52
       -- beq
               $zero, $zero, L2
       -- beq:000100 i $zero:00000 i $zero:00000 i address
53
           :111111111111111111
```

Processeur MIPS xxii


```
9 => "0001000000000001111111111111111111", -- 1000FFFFH
55
           57 BEGIN
     process(cs, oe, adr)
58
59
     begin
        if (oe='0') then
data<="ZZZZZZZZZZZZZZZZZZZZZZZZZZZZZ;;
60
61
        end if;
62
        if (cs='1' and oe='1') then
data<=memoirei(conv_integer(adr));
63
64
        end if;
65
    end process;
66
67 END synth;
```

8.2.2 Assembleur


Listing 17 – Programme de test 2

```
1 # Find all the prime numbers between [2 and N[
2 #
3 # Programmed by Alok Menghrajani & Alex Lopes
4 \# Written for our MIPS processor (only 8 instructions available)
6 # The algorithm used is based on the Sieve of Eratosthenes.
7 # No assumptions made about initial values in registers,
8 \# except that \$zero = 0.
9 # Memory assumed to be all 00's.
10 \# N is stored in a0.
                      addi $a0, $zero, 50;
                                                           # Place N in $a0
12
                      addi~\$a1\,,~\$zero\,,~0\,x\,8000\,;~\#~\mathrm{BGT} and marker
13
                      addi $s0, $zero, 1;
addi $s1, $zero, 4;
14
                                                     # Table PTR
15
                      addi $s2, $zero, 0;
                                                     # Final PTR
16
                      addi $s0, $s0, 1;
addi $s1, $s1, 4;
17 seek:
18
                            $t0, 0($s1);
                                                     # Find prime
19
                      lw
                            $zero, 0($s1);
                                                     # No garbage
20
                      sw
21
                      beq
                            $s0, $a0, end_prog;
                            $t0, $a1, not_prime;
                                                          # S0 is prime
22
                      beq
                            $s0, 0($s2);
23
                      \mathbf{s}\mathbf{w}
                      addi $s2, $s2, 4;
addi $t3, $s0, 0;
24
25 not_prime:
                      {\tt addi} \ \$t\,4\ , \ \$\,s\,1\ , \ 0\ ;
26
                            add $t3, $t3, $s0;
$t4, $t4, $s1;
27 mark_loop:
                      add
28
                            $t0, $a0, $t3;
$t0, $t0, $a1;
$t0, $a1, seek;
29
                      sub
                                                     # BGT
30
                      and
31
                      beq
32
                      \mathbf{s}\mathbf{w}
                            $a1, 0($t4);
                            $zero, $zero, mark_loop;
$zero, $zero, end_prog;
33
                      beq
34 end_prog:
                      beq
```

8.3 Copies d'écran



Exécution du premier programme de test avec ModelSim.



Exécution du programme qui trouve les nombres premiers sur Mips Assembleur. On voit en haut à droite, les nombres premiers compris entre 2 et 50.