

Лекція № 2.

Архітектура процесорів вбудованих систем.

По способу організації простору пам'яті процесорів розрізняють два основних типи архітектур: фон – Нейманівська і Гарвардська.

Фон - Нейманівська архітектура.

По своїй суті близька до архітектури, запропонованої американським математиком Джоном фон - Нейманом в 1945 році. Особливості процесорів з фон-Нейманівською архітектурою (рис. 2.1):




Рис. 2.1. Спрощена фон-Нейманівська архітектура процесора

Програмне управління. Алгоритм завдання, яке повинен виконати процесор, реалізований в програмі, розміщений в пам'яті. Програма представляє собою набір кодів команд, які "зрозумілі" даному процесору, тобто можуть бути декодовані і виконані ним.

Послідовне виконання команд. Команди зчитуються з пам'яті, декодуються і виконуються послідовно. За порядком виконання команд стежить спеціальний регістр процесора - лічильник команд (Program Counter – PC), вмістиме якого автоматично модифікується процесором в залежності від довжини поточної команди. Він завжди містить адресу наступної команди, яка буде виконуватися. Послідовне виконання команд може порушуватися спеціальними командами умовної або безумовної передачі керування, суть яких зводиться до завантаження в PC нової адреси.

Пам'ять адресується виключно процесором. Кожна комірка пам'яті має свою персональну адресу, за якою процесор може звернутися до неї для читання або запису, виставляючи адресу цієї комірки на адресну шину. В пам'яті зберігається інформація в двійковому коді, яку може інтерпретувати тільки процесор. В

Конспект лекцій з курсу “Вбудовані системи опрацювання даних та управління на основі нейронних мереж”, 2025 р. Рабик В.

залежності від типу виконуваної в даний момент операції доступу до пам'яті це може бути отримання коду чергової команди або отримання даних.

Напрям передачі даних від пам'яті до процесора (читання) або від процесора до пам'яті (запис) визначає тільки процесор, виставляючи на шину управління або сигнал читання, або запису даних.

Периферійні пристрої можуть адресуватися як пам'ять. Вони можуть бути підключені до тих же шин, що і пам'ять. Регістри периферійних пристроїв мають адреси, які відображаються на пам'ять, що дозволяє працювати з ними як зі звичайними комірками пам'яті.

Розрізняють акумуляторну і регістр-регістрову архітектуру. У першому випадку результат будь-якої операції в арифметично-логічному пристрої (Arithmetic Logic Unit - ALU) зберігається в спеціальному регістрі - акумуляторі. Більш того, один з операндів може перебувати в акумуляторі за замовчуванням. Отже, в форматі команди буде адресуватися тільки другий операнд. Це скорочує довжину команди і робить її вибірку більш швидкою.

Регістр-регістрову архітектуру мають багато сучасних 16-розрядних мікроконтролерів. Велика частина операндів зчитуються з регістрів загального призначення, в них же зберігається результат операції. Процесори ARM, які розглянемо далі, також працюють переважно з даними, розташованими в регістрах загального призначення, звертаючись до змінних в пам'яті тільки при необхідності. В основному це відбувається при завантаженні/збереженні даних.

Недоліки фон-Нейманівської архітектури.

Наявність спільних шин для звертання до програмної пам'яті і пам'яті даних є вузьким місцем цієї процесорної архітектури.

Розглянемо приклад виконання 8-ми розрядним процесором з 16-ти розрядною шиною даних команди завантаження в акумулятор даних з комірки пам'яті. При 8-розрядній пам'яті формат цієї команди є наступним: перший байт - код операції; другий - молодший байт 16-розрядної адреси комірки джерела даних; третій - старший байт цієї адреси комірки. Процесор, прочитавши в регістр команд код операції, дешифрує її і "розуміє", що потрібно завантажити дані з комірки пам'яті, адреса якої ще знаходиться в пам'яті (в двох наступних комірках). Це є приклад прямої адресації пам'яті. Тоді процесор повинен спочатку зчитати з пам'яті молодший байт адреси, потім старший байт і записати їх у внутрішні регістри процесора, зазвичай невидимі для програміста. Після цього процесор повинен виставити отриману адресу на адресну шину і прочитати дані з заданої комірки пам'яті. Це може бути RAM або ROM. В цьому випадку для виконання команди процесора буде потрібно чотири цикли доступу до пам'яті. У разі зчитування з пам'яті двох операндів потрібно вже 8 циклів.

Кажуть, що така архітектура має низьку пропускну здатність каналу зв'язку між пам'яттю і процесором (інтерфейс "Процесор" - "Пам'ять"). Цей недолік стає

Конспект лекцій з курсу “Вбудовані системи опрацювання даних та управління на основі нейронних мереж”, 2025 р. Рабик В.

особливо помітним при зростанні швидкодії процесора. Продуктивність процесора зростає швидше, ніж швидкодія пам'яті. У цьому випадку пам'ять сповільнює підвищення продуктивності всієї мікропроцесорної системи.

Наявність в процесорах з фон-Нейманівською архітектурою загальних шин для звертання як до пам'яті програм, так і до пам'яті даних робить одночасний (паралельний) доступ до цих областей пам'яті неможливим. Це означає, що зчитувати черговий код команди з пам'яті і одночасно отримувати операнд з пам'яті для вже зчитаної команди, яка знаходиться на етапі виконання, неможливо.

Однорідність пам'яті. І пам'ять програм, і пам'ять даних знаходяться в загальному адресному просторі. В загальному випадку код програми може зберігатися як в ROM, так і в RAM. При цьому архітектура процесора не передбачає ніяких апаратних засобів захисту області кодової пам'яті з розташованою там програмою від навмисного або ненавмисного доступу до запису.

Розташована в ОЗП програма може бути піддана дії вірусів або зовнішніх атак. Захистом від них є тільки розміщення коду програми в ROM, запис до якого на стадії експлуатації системи неможливий. В основному код програми зберігається в електрично програмованому постійному запам'ятовуючому пристрої (Electrically Programmable Read Only Memory - EPROM).

До цього типу пам'яті відноситься і широко поширена сьогодні флеш-пам'ять, яка дозволяє багаторазово стирати дані в пам'яті і записувати туди нові. Її відмінною рисою є те, що для програмування не потрібні додаткові пристрої – програматори.

Такий програматор вбудовується в апаратну частину самого мікроконтролера, а за допомогою спеціальних програм забезпечує її програмування, причому зі звичайного персонального комп'ютера по одному із стандартних інтерфейсів (наприклад, JTAG). Такі програми вбудовуються в інтегровані середовища розробки.

У процесорах з фон-Нейманівською архітектурою програма може розташовуватися не тільки в ROM, але і в RAM, наприклад, в процесі налагодження. З метою підвищення продуктивності системи деякі функції можуть спеціально розміщуватися в RAM і виконуватися звідти. Це пов'язано з тим, що швидкодія RAM зазвичай вище швидкодії ROM. Однак в цьому випадку гарантія "цілісності" програмного забезпечення зникає.

Фрагмент програми в RAM не захищений від випадкового запису, що може привести до збою і навіть до аварії системи управління. Тому, у вбудованих системах управління обладнанням рекомендується розташовувати програми переважно в ROM або у флеш-пам'яті, що допускає багаторазове "перепрошивання" - перепрограмування при модернізації програмного

Конспект лекцій з курсу “Вбудовані системи опрацювання даних та управління на основі нейронних мереж”, 2025 р. Рабик В.

забезпечення об'єкта. Тільки при такому підході випадковий запис в кодову пам'ять на етапі виконання програми стає апаратно неможливим.

Гарвардська архітектура процесорів.

Ще в 30-х роках 20-го століття в Гарвардському університеті США була розроблена процесорна архітектура, переваги якої стали зрозумілі лише через кілька десятиліть. Потрібно відмітити, що перший комп'ютер був реалізований за архітектурою конкурентів з Принстонського університету - архітектурою фон-Неймана.

Особливості процесорів з Гарвардською архітектурою (рис. 2.2).

1. Фізично різна пам'ять для зберігання команд програми і даних (програмна пам'ять і пам'ять даних).
2. Фізично різні інтерфейси "Процесор" – "Програмна пам'ять" та "Процесор" – "Пам'ять даних".
3. Фізично різні інтерфейси "Процесор" – "Програмна пам'ять" та "Процесор" – "Пристрої введення/виведення".




Рис. 2.2. Спрощена Гарвардська архітектура процесора

У Гарвардській архітектурі є три повністю ізольованих один від одного інтерфейси процесора з програмною пам'яттю, пам'яттю даних і пристроями введення/виведення. За умови відображення адрес регістрів периферійних пристроїв на пам'ять даних, останні два інтерфейси стають одним, загальним.

Будь-яка команда процесора (наприклад, додавання, множення) вимагає отримання двох операндів, виконання дій над ними в ALU і збереження отриманого результату в пам'яті. Однак, код команди потрібно спочатку отримати з пам'яті програм і дешифрувати його. Якщо програмна пам'ять фізично відокремлена від пам'яті даних, то операції отримання/збереження операндів і

Конспект лекцій з курсу “Вбудовані системи опрацювання даних та управління на основі нейронних мереж”, 2025 р. Рабик В.

отримання коду чергової команди можна поєднати, підвищивши продуктивність процесора.

При цьому інтерфейси процесора з програмною пам'яттю і пам'яттю даних можуть істотно відрізнятися (розрядністю слова даних, тактовою частотою, протоколом обміну даними). Більш того, пам'ять даних може бути швидкою, а пам'ять програм - повільною, в тому числі розрахованою тільки на читання (з апаратним блокуванням запису). Пам'ять даних може бути малого об'єму (шина адреси малої розрядності), а пам'ять програм - великого (шина адреси великої розрядності).

У загальному випадку інтерфейс процесора з периферійними пристроями може також відрізнятися від інтерфейсу з пам'яттю даних, як розрядністю слова на шині даних, розрядністю адресної шини, так і протоколом обміну.

У процесорах з Гарвардської архітектурою всі три шини (шина даних, адресна шина і шина управління) умовно об'єднуються в одну і називаються шинами інтерфейсу процесора з програмною пам'яттю, пам'яттю даних, периферійними пристроями. Для кожної з таких шин розробники процесорів визначають розрядність даних, адреси, порядок обміну інформацією, тобто протоколи обміну даними.

Отже, відмінна риса Гарвардської архітектури – це можливість паралельного виконання процесором кількох дій відразу: зчитування коду чергової команди з програмної пам'яті; читання значень операндів з пам'яті даних або збереження в ній результату попередньої операції. Паралельно можуть виконуватися також операції отримання чергової команди з програмної пам'яті і читання/запису в пристрої введення/виведення.

Якщо пам'ять даних є двопортовою (допускає одночасно паралельний запис в неї даних за однією адресою і зчитування даних за іншою адресою), то можливий ще більший паралелізм: зчитування чергового операнда для поточної операції і одночасне збереження результату попередньої операції. Такий підхід використовується в сучасних сигнальних процесорах.

З одного боку, використання Гарвардської архітектури – це істотне підвищення швидкодії системи, а з іншого - значне ускладнення апаратної реалізації процесора. Велике число шин означає також і велике число виводів процесора, якщо елементи пам'яті - зовнішні, а також наявність для кожної з них свого власного пристрою управління і синхронізації. Саме ускладнення апаратури затримало розробку процесорів з Гарвардською архітектурою на десятиліття. Така архітектура стала можливою тільки при різкому підвищенні рівня інтеграції транзисторів на кристалі і здешевленні процесорних великих інтегральних схем.

Більш високий рівень надійності визначив галузі використання цієї процесорної архітектури - перш за все додатки, які вбудовуються в обладнання, де відмова в роботі може привести до серйозних наслідків. Практично всі розроблені

Конспект лекцій з курсу “Вбудовані системи опрацювання даних та управління на основі нейронних мереж”, 2025 р. Рабик В.

в останні роки мікроконтролери і сигнальні мікропроцесори мають Гарвардську архітектуру, в тому числі і ядра ARM-Cortex-M0/M0+/M3/M4/M4F.

Процесори з Гарвардської архітектурою мають окремі оптимізовані інтерфейси з програмною пам'яттю, пам'яттю даних і периферійними пристроями, що дозволяє поєднати кілька типових операцій в часі і різко підняти продуктивність процесора. Гарвардська архітектура передбачає (опційно – не обов'язково) наявність додаткових модулів управління пам'яттю, які мають апаратні засоби блокування несанкціонованого доступу до заданих програмістом областей пам'яті при записі для підвищення надійності системи в процесі експлуатації.

CISC і RISC системи команд процесора.

Систему команд можна визначити як інтерфейс зв'язку між процесором і програмістом. Кожен процесор має власну систему команд, реалізовану апаратно для виконання таких команд, як пересилка, додавання або множення даних та інші. Програмісти можуть використовувати для написання програми будь-яку мову високого рівня, таку як C, C++, Java та інші або мову низького рівня - асемблер. Відповідно, компілятор або асемблер можна використовувати для перекладу програми на зрозумілу машині мову у відповідності з системою команд процесора. *Існує дві класичні архітектури реалізації системи команд: комп'ютер з повним набором команд (Complex Instruction Set Computer - CISC) і комп'ютер зі скороченим набором команд (Reduced Instruction Set Computer - RISC).* Кожна з них має свої переваги та недоліки. Архітектура CISC має більшу складність самого апаратного забезпечення, тоді як архітектура RISC пропонує більшу складність для програмного забезпечення.

CISC архітектура (рис. 2.3,а) має можливість виконувати режими адресації або багатокрокові операції в одній системі команд. Це архітектура ЦП, в якій одна команда виконує багато операцій низького рівня. Наприклад, зберігання в пам'яті, арифметична операція і завантаження з пам'яті. RISC архітектура (рис. 2.3,б) - це стратегія проектування ЦП, яка базується на розумінні того, що спрощений набір команд забезпечує вищу продуктивність у поєднанні з архітектурою мікропроцесора, яка має можливість виконувати команди, використовуючи кілька циклів мікропроцесора на команду.




Рис. 2.3. Архітектури системи команд ЦП: а) CISC, б) RISC

Розглянемо особливості кожної з архітектур системи команд.

Особливості процесора з CISC архітектурою системи команд:

- В багатьох випадках команди складні за типом.
- Команди вимагають кількох тактів для виконання.
- В системі команд доступні більшість режимів адресації.
- Менше робочих реєстрів і більш частий доступ до пам'яті.
- Операції завантаження (Load) та зберігання (Store) включені в команди.
- Висока щільність коду досягається завдяки наявності багатофункціональних команд.
- Реалізація конвеєра є складною.
- Більш складна будова апаратного забезпечення.

Особливості процесора з RISC архітектурою системи команд:

- Більшість команд прості за своєю природою.
- Усі команди виконуються за один такт.
- Доступних режимів адресації менше, ніж у випадку CISC архітектури.
- Система команд має окрему архітектуру завантаження/збереження.
- Більша кількість робочих реєстрів, тому доступ до пам'яті рідший.
- Більша частина передачі даних відбувається від реєстра до реєстра.
- Більший розмір коду програми в порівнянні з архітектурою CISC.
- Продуктивність архітектури RISC завжди вища, ніж архітектури CISC.
- Реалізація конвеєра простіша в порівнянні з CISC архітектурою.
- Більша складність конструкція компілятора.

Архітектура процесорів ARM.

Компанія ARM (Advanced RISC Machines Ltd.) була заснована у 1990 році як спільне підприємство компаній Apple Computer, Arcon Computer Group та VLSI Technology. В 1991 році компанія ARM представила сімейство процесорів ARM6,

Конспект лекцій з курсу “Вбудовані системи опрацювання даних та управління на основі нейронних мереж”, 2025 р. Рабик В.

ліцензію на випуск яких першою отримала компанія VLSI. Після того, як ліцензії на використання процесора ARM придбали й інші компанії, у тому числі Texas Instruments, NEC, Sharp та ST Microelectronics, ці процесори стали широко застосовуватися в мобільних телефонах, комп'ютерних жорстких дисках, побутовій аудіо- та відеоапаратурі та інших споживчих товарах.

На відміну від багатьох інших напівпровідникових компаній, компанія ARM не займається виготовленням процесорів, ні продажем мікросхем. Натомість ARM пропонує своїм бізнес-партнерам, серед яких більшість провідних світових напівпровідникових компаній, ліцензії на використання розроблених нею процесорних ядер. На основі дешевих та економічних рішень від ARM її партнери створюють власні процесори, мікроконтролери та системи на кристалі. Така бізнес-модель називається ліцензуванням інтелектуальної власності (Intellectual Property – IP).

Крім процесорних ядер, компанія ARM також ліцензує IP-блоки системного рівня та різноманітні програмні рішення. Для підтримки своєї продукції компанія ARM пропонує різноманітні апаратні та програмні засоби, покликані полегшити партнерам створення власних продуктів.

Ядра ARM розроблені спеціально для вбудованих систем. Потреби вбудованих систем можна задовольнити, лише якщо функції RISC і CISC розглядаються разом при проектуванні процесора. Отже, архітектура ARM не є чистою архітектурою RISC. Вона має поєднання функцій RISC і CISC. Особливості і переваги ARM архітектури процесорних ядер наведені в табл. 2.1.

Табл. 2.1. Особливості та переваги ARM архітектури

Особливості	Переваги вбудованої системи
Висока продуктивність	Забезпечує швидку реакцію системи.
Низьке енергоспоживання	Робить систему більш енергоефективною.
Область з низьким вмістом кремнію	Зменшує розмір і споживає менше енергії.
Висока щільність коду	Допомагає вбудованій системі зменшити об'єм пам'яті.
Архітектура завантаження/збереження	Використовується для завантаження даних із пам'яті в регістр процесора ARM або збереження даних із регістра процесора в пам'ять; дозволяє доступ до пам'яті, коли це необхідно.
Банк регістрів з великим номером, якщо регістр працює.	Необхідний для виконання більшості операцій у ЦП і забезпечує швидше перемикання контексту в багатозадачних програмах.

Огляд сімейств процесорів ARM.

ARM розробляє процесори вже більше 30 років. Більшість процесорів, розроблених ARM, є 32-х розрядними, і в останні кілька років ARM також

Конспект лекцій з курсу “Вбудовані системи опрацювання даних та управління на основі нейронних мереж”, 2025 р. Рабик В.

розробляє процесори, які підтримують змішану 32-розрядну та 64-розрядну архітектуру.

Архітектура ARM була значно вдосконалена на шляху від класичної ARM до ARM Cortex. Незважаючи на те, що в ARM були старіші версії продуктів v1, v2, v3 і v4, класична група ARM починається з v4T. Класична група розділена на чотири основні сімейства, які називаються ARM7, ARM9, ARM10 і ARM11.

Сімейство ARM7 має конвеєр з трьома етапами (вибірка, декодування, виконання), архітектуру Фон-Неймана, де і адреса, і дані використовують ту саму шину. Він використовує набір команд v4T. Буква T означає систему команд Thumb.

Сімейство ARM9 має п'ятиступеневий конвеєр (вибірка, декодування, виконання, пам'ять, запис) з високою продуктивністю, Гарвардську архітектуру з окремими шинами команд і даних. ARM9 виконує набори команд v4T і v5TE. Буква E означає розширені команди.

Сімейство ARM10 має конвеєр з шістьма етапами (вибірка, видача, декодування, виконання, пам'ять, запис) з додатковим векторним модулем з плаваючою крапкою та забезпечує високу продуктивність з плаваючою крапкою. ARM10 виконує набори команд v5TE.

Процесори Cortex-A – це процесори додатків, розроблені для забезпечення високої продуктивності та включають функції для підтримки ряду операційних систем (наприклад, Android, Linux, Windows, iOS). Ці процесори зазвичай мають довший процесорний конвеєр і можуть працювати на відносно високій тактовій частоті (наприклад, понад 1 ГГц). Також процесори Cortex-A мають блок керування пам'яттю (MMU) для підтримки адресації віртуальної пам'яті, необхідної для розширених ОС, додаткову розширену підтримку мови Java та безпечне середовище виконання програм під назвою TrustZone.

Процесори Cortex-A зазвичай використовуються в мобільних телефонах, мобільних обчислювальних пристроях (наприклад, планшетах), телебаченні та деяких енергоефективних серверах. Хоча процесори Cortex-A мають високу продуктивність, вони не призначені для забезпечення швидкого відклику на апаратні події (вимоги реального часу). Тому для цих завдань потрібен інший профіль високопродуктивних процесорів. І це процесори Cortex-R.

Процесори Cortex-R – це високопродуктивні процесори реального часу, які дуже добре обробляють дані, можуть працювати на досить високій тактовій частоті (наприклад, діапазон від 500 МГц до 1 ГГц) і водночас можуть дуже швидко реагувати на апаратні події. Вони мають кеш-пам'ять, а також тісно пов'язану пам'ять, яка забезпечує детерміновану поведінку для обробки переривань. Процесори Cortex-R також розроблені з додатковими функціями, які забезпечують набагато більшу надійність системи, наприклад такими як підтримка коду виправлення помилок (Error Correction Code – ECC) для систем пам'яті.

Конспект лекцій з курсу “Вбудовані системи опрацювання даних та управління на основі нейронних мереж”, 2025 р. Рабик В.

Процесори Cortex-R можна знайти в контролерах жорстких дисків, бездротових контролерах/модемах базової смуги частот, спеціалізованих мікроконтролерах, таких як автомобільні та промислові контролери. Хоча процесори Cortex-R можуть бути дуже хорошими для високопродуктивних мікроконтролерів, вони мають досить складну конструкцію та можуть споживати значну кількість енергії. Тому для вбудованих продуктів із дуже низьким енергоспоживанням потрібна інша група процесорів. І це процесори Cortex-M.

Процесори Cortex-M. Процесори Cortex-M розроблені для основного ринку мікроконтролерів, де вимоги до обробки менш критичні, але потребують дуже низької потужності споживання. Більшість процесорів Cortex-M розроблено з досить коротким конвеєром, наприклад, двоступеневий конвеєр у процесорі Cortex-M0+ і конвеєр на три етапи в процесорах Cortex-M0, Cortex-M3 і Cortex-M4. Процесор Cortex-M7 має довший конвеєр (шість етапів) через вищі вимоги до продуктивності, але все одно конвеєр набагато коротший, ніж у процесорів для високопродуктивних додатків. В результаті коротшого конвеєра та оптимізації конструкції з низьким енергоспоживанням максимальні тактові частоти для цих процесорів нижчі, ніж для процесорів Cortex-R і Cortex-A. Але це не є проблемою, оскільки навіть 100 МГц мікроконтролер на основі Cortex-M є потужним і використовується в багатьох додатках.

Процесори Cortex-M розроблені для забезпечення дуже швидких і детермінованих реакцій на переривання. Щоб досягти цього, частина управління виконанням процесора тісно пов'язана з вбудованим векторним контролером переривань під назвою Nested Vectored Interrupt Controller (NVIC). NVIC забезпечує потужне та просте у використанні управління перериваннями. Загалом, процесори Cortex-M дуже прості у використанні, майже все можна запрограмувати мовою C.

Завдяки низькій потужності, досить високій продуктивності та простоті використання, процесори Cortex-M вибирають більшість основних постачальників мікроконтролерів у своїх флагманських мікроконтролерних продуктах. Процесори Cortex-M також використовуються в деяких давачах, чіпсетах бездротового зв'язку, ASIC/ASSP зі змішаним сигналом.

В доповнення до сімейства процесорів Cortex, ARM також має процесори, спеціально розроблені для чутливих до безпеки продуктів, які включають в себе функції захисту від зламу. Це процесори серії SecurCore. Наприклад, SC000, один із SecurCore, розроблений на основі процесора Cortex-M0 (той самий набір команд і використовує NVIC для керування перериваннями). Продукти SecurCore можна знайти в SIM-картках, банківських/платіжних системах і навіть у деяких електронних ідентифікаційних картках.

Конспект лекцій з курсу “Вбудовані системи опрацювання даних та управління на основі нейронних мереж”, 2025 р. Рабик В.

Серія процесорів ARM Cortex-M

У сімействі процесорів Cortex-M є кілька процесорів, як показано в табл. 2.2. Якщо ми розглянемо набір команд трохи детальніше (рис. 2.4), то побачимо, що процесори Cortex-M0, Cortex-M0+ і Cortex-M1 підтримують лише невеликий набір команд (56 команд). Більшість цих команд є 16-бітними, тому вони забезпечують дуже хорошу щільність коду, що означає, що для того самого завдання потрібна менша програмна пам'ять порівняно з багатьма іншими архітектурами.

Процесор Cortex-M4 також має додатковий модуль з плаваючою крапкою, який підтримує обчислення з плаваючою крапкою одинарної точності (стандарт IEEE-754). Це не означає, що не можна виконувати обробку з плаваючою крапкою в процесорах Cortex-M0, Cortex-M0+ або інших процесорах без модуля з плаваючою крапкою. Якщо ці процесори використовуються для операцій з плаваючою крапкою, компілятор вставить функції бібліотеки для обробки обчислень з плаваючою крапкою за допомогою програмного забезпечення. Це призведе до великого зростання часу та потребуватиме додаткових затрат на розмір програмного коду.

Табл. 2.2. Сімейство процесорів Cortex-M.

Процесор	Опис
Cortex-M0	Найменший процесор ARM. Приблизно 12000 логічних вентилів у мінімальній конфігурації. Він дуже малопотужний і енергоефективний.
Cortex-M0+	Найбільш енергоефективний процесор ARM. Має той же розмір, що й процесор Cortex-M0, але з додатковими функціями системного рівня та налагодження (усі опційні). Має вищу енергоефективність, ніж процесор Cortex-M0 та підтримує той самий набір команд, що й процесор Cortex-M0.
Cortex-M1	Це невелика конструкція процесора, оптимізована для додатків із програмованою вентиляльною матрицею (FPGA). Він має той самий набір команд і архітектуру, що й процесор Cortex-M0, але має особливості системи пам'яті, які специфічні для FPGA.
Cortex-M3	У порівнянні з процесорами Cortex-M0 і Cortex-M0+, Cortex-M3 має набагато потужнішу систему команд, а його система пам'яті розроблена для забезпечення вищої пропускну здатності обробки (наприклад, використання шини Гарвардської архітектури). Він також має більше функцій системного рівня та налагодження, але за рахунок більшої площі кремнію (мінімальна кількість вентилів складає близько 40 000) і має трохи нижчу енергоефективність. Загалом, енергоефективність процесора Cortex-M3 все ще набагато вища, ніж у багатьох традиційних 8- і 16-бітних мікроконтролерів, оскільки продуктивність значно вища. Процесор Cortex-M3 дуже популярний на ринку 32-розрядних мікроконтролерів.
Cortex-M4	Процесор Cortex-M4 містить усі функції процесора Cortex-M3, але з додатковими командами для підтримки додатків DSP і можливістю включення модуля з плаваючою крапкою (FPU). Він має той самий

Конспект лекцій з курсу “Вбудовані системи опрацювання даних та управління на основі нейронних мереж”, 2025 р. Рабик В.

	системний рівень і функції налагодження, що й процесор Cortex-M3.
Cortex-M7	Це високопродуктивний процесор, розроблений для застосування в областях, недоступних для існуючих процесорів Cortex-M3 і Cortex-M4. Його система команд є розширеним набором процесора Cortex-M4. Наприклад, підтримує обчислення з плаваючою крапкою як одинарної, так і подвійної точності. Він також має багато додаткових функцій, які зазвичай є у високопродуктивних процесорах, таких як кеш-пам'ять і прогнозування розгалужень.

Короткий огляд процесорів ARM Cortex-M0 і Cortex-M0+.

Процесор ARM Cortex-M0 був випущений у 2009 році. Це був новаторський продукт, оскільки це перший продукт, який продемонстрував можливість втиснути 32-х розрядний процесор у кремнієвий кристал, подібний до 8-ми розрядного чи 16-ти розрядного процесорів, але здатний забезпечити відмінну енергоефективність і достойну продуктивність для 32-розрядного процесора.

Хоча процесор Cortex-M0 набагато менший за процесор Cortex-M3 (рік випуску 2005), він зберігає ряд суттєвих переваг, як і в процесорі Cortex-M3:

- Гнучке управління перериваннями за допомогою вбудованого контролера векторних переривань (NVIC).
- Функції підтримки ОС, включаючи апаратний таймер SysTick (System Tick timer) і типи винятків, призначені для операцій ОС.
- Висока щільність коду.
- Підтримка низького енергоспоживання, наприклад режими сну.
- Вбудована підтримка налагодження.
- Простий у використанні. Майже все програмується мовою C.

Процесор Cortex-M0 був дуже успішним продуктом і був найшвидшим серед ліцензованих процесорів ARM у 2009 році. Після випуску процесора Cortex-M0 розробники ARM отримали додаткові відгуки від клієнтів, користувачів мікроконтролерів і розробників мікросхем, і в ARM вирішили вдосконалити процесора Cortex-M0, який згодом отримав назву процесор Cortex-M0+.

Процесор Cortex-M0+ підтримує всі функції, доступні в процесорі Cortex-M0, але були додані додаткові функції, щоб зробити його потужнішим. Усі вони налаштовуються розробниками кристалу. Серед них можна виділити:

- Непривілейований рівень виконання та блок захисту пам'яті (MPU) – ця функція є доступною в процесорі Cortex-M3. Це дозволяє ОС виконувати деякі завдання програми з непривілейованим рівнем, щоб ОС могла накладати обмеження на доступ до пам'яті. Наприклад, непривілейоване програмне забезпечення не може отримати доступ до важливих системних регістрів у процесорах, таких як регістри NVIC, а дозволами на доступ до пам'яті може керувати MPU. Це дозволяє зробити систему більш надійною, оскільки

Конспект лекцій з курсу “Вбудовані системи опрацювання даних та управління на основі нейронних мереж”, 2025 р. Рабик В.

некоректно працююче непривілейоване завдання не може пошкодити важливі дані, які використовуються ядром OS та іншими завданнями.

- Переміщення таблиці векторів. Ця функція вже існує в процесорі Cortex-M3. За замовчуванням таблиця векторів визначається як початок пам'яті (адреса 0x00000000). Регістр зсуву таблиці векторів дозволяє визначати таблицю векторів в інших комірках пам'яті, наприклад, в іншому місці програмної пам'яті або в SRAM. Це дуже корисно для мікроконтролерних пристроїв, які можуть мати окрему таблицю векторів для процесу завантаження та програм користувача.

- Одноцикловий інтерфейс введення/виведення – це окремий інтерфейс шини, спеціально доданий для забезпечення можливості читання/запису для часто використовуваних регістрів введення/виведення за один цикл. Без цієї функції операція завантаження/збереження повинна проходити через конвеєрну системну шину, для якої потрібні два тактові цикли на кожний доступ. Ця функція дозволяє мікроконтролерам або вбудованим системам мати вищу продуктивність введення/виведення, а також вищу енергоефективність при інтенсивних операціях введення/виведення.

Всередині конструкції процесора також відбулися значні зміни. Замість використання триетапного конвеєра, як у процесорах Cortex-M0 і Cortex-M3, процесор Cortex-M0+ розроблено з двоступеневим конвеєром. Це зменшує динамічну потужність і одночасно забезпечує дещо вищу продуктивність.

У конвеєрі процесора Cortex-M0+, як показано на рис. 2.4, частина операцій декодування команд виконується, як тільки команда надходить в інтерфейс шини процесора. Інша частина декодування команд суміщена з етапом виконання.




Рис. 2.4. Двоступеневий конвеєр процесора ARM Cortex-M0+

Додавання логіки декодування до етапу вибірки команд дійсно впливає на час розробки. Однак баланс між логікою попереднього та основного декодування

Конспект лекцій з курсу “Вбудовані системи опрацювання даних та управління на основі нейронних мереж”, 2025 р. Рабик В.

підібрано дуже ретельно, щоб мінімізувати вплив на досягну максимальну тактову частоту. Крім того, більшість малопотужних мікроконтролерів працюють на досить низькій тактовій частоті порівняно з максимальною частотою процесора.

Коли більш старі ядра Cortex-M (з триетапним конвеєром) виконують команду умовного переходу, наступні команди стають недійсними. Це означає, що конвеєр повинен щоразу очищатися, коли з'являється команда переходу. Після того, як команда переходу була виконана, конвеєр повинен бути поповнений для відновлення виконання. Завдяки переходу на двоступеневий конвеєр доступ до флеш пам'яті зводиться до мінімуму, а енергоспоживання зменшується. Потужність споживання флеш пам'яті часто складає більшу частину потужності, що споживається мікроконтролером. Тому скорочення числа звертань до флеш пам'яті напряду впливає на загальну споживану потужність.

Визначальною особливістю процесора Cortex-M0+ є його енергоспоживання, яке становить всього 11 мкВт/МГц порівняно з 16 мкВт/МГц для Cortex-M0 та 32 мкВт/МГц для Cortex-M3.

Архітектура процесора Cortex-M0+ зображена на рис. 2.5.




Рис. 2.5. Архітектура процесора Cortex-M0+

Інтерфейс системного рівня. Процесор Cortex-M0+ забезпечує єдиний інтерфейс системного рівня, використовуючи технологію AMBA, щоб забезпечити високошвидкісний доступ до пам'яті з малою затримкою.

Процесор Cortex-M0+ має додатковий модуль захисту пам'яті, який забезпечує точний контроль пам'яті, що дозволяє програмам використовувати рівні привілеїв, розділяючи та захищаючи код, дані та стек в залежності від задачі.

Конспект лекцій з курсу “Вбудовані системи опрацювання даних та управління на основі нейронних мереж”, 2025 р. Рабик В.

Додатковий інтегрований конфігурований налагоджувач. Процесор Cortex-M0+ може реалізувати повне апаратне рішення для налагодження з широкими можливостями апаратної точки зупинки та точки спостереження. Це забезпечує високу системну видимість процесора, пам'яті та периферійних пристроїв через порт JTAG або 2-контактний порт (Serial Wire Debug - SWD) порт, який ідеально підходить для мікроконтролерів та інших невеликих пристроїв. Постачальник процесорів визначає конфігурацію функції налагодження, і тому вона може відрізнятися для різних пристроїв та сімейств.

Особливості процесорів Cortex-M0 і Cortex-M0+:

- 32-х розрядні процесори зі системою команд RISC на основі специфікації архітектури під назвою архітектура ARMv6-M. Інтерфейс шини та внутрішні шляхи даних мають розрядність 32 біти.

- Мають 16 32-х розрядних регістрів у банку регістрів (від r0 до r15). Однак деякі з цих регістрів мають спеціальне призначення (наприклад, R15 – програмний лічильник, R14 – регістр, який називається регістром зв'язку, а R13 – вказівник стеку).

- Система команд є підмножиною архітектури системи команд Thumb. Більшість команд є 16-ти бітними, що забезпечує дуже високу щільність коду.

- Підтримка до 4 ГБт адресного простору. Адресний простір архітектурно розділений на кілька областей.

- Базується на архітектурі шини фон Неймана (хоча процесор Cortex-M0+ має гібридну архітектуру шини через додатковий окремий інтерфейс шини для швидкого доступу до периферійних регістрів).

- Розроблено для додатків із низьким енергоспоживанням, включаючи архітектурну підтримку режимів сну та має різноманітні функції низького споживання на рівні проектування/реалізації.

- Включає контролер переривань NVIC. NVIC забезпечує дуже гнучке та потужне керування перериваннями.

- Інтерфейс системної шини є конвеєрним на основі протоколу шини під назвою Advanced High performance Bus (AHB) Lite. Інтерфейс шини підтримує передачу 8-ми бітних, 16-ти бітних і 32-х бітних даних, а також дозволяє вставляти стани очікування. Процесор Cortex-M0 також має додатковий інтерфейс шини (одноцикловий інтерфейс I/O) для високошвидкісних периферійних регістрів, який відокремлений від основної системної шини.

- Підтримка різних функцій для реалізації OS, таких як системний таймер, тіньовий вказівник стеку та спеціальні винятки для операцій OS.

- Включає різні функції налагодження, які дозволяють розробникам програмного забезпечення ефективно створювати додатки.

Конспект лекцій з курсу “Вбудовані системи опрацювання даних та управління на основі нейронних мереж”, 2025 р. Рабик В.

- Розроблений, щоб бути дуже простим у використанні. Майже все можна запрограмувати мовою C, і в більшості випадків немає необхідності в спеціальному розширенні мови C для типів даних або підтримки обробки переривань.

- Забезпечує хорошу продуктивність у більшості програм загальної обробки даних і управління введенням/виведенням. Процесори Cortex-M0 і Cortex-M0+ не містять жодної пам'яті та мають лише один вбудований таймер, який призначений головним чином для операцій ОС. Тому розробник кристалу повинен сам додати додаткові компоненти в його архітектуру.

Архітектура процесора ARM Cortex-M4.

Спрощена блок-схема процесорного ядра Cortex-M4 зображена на рис. 2.6. Вважатимемо, що до складу операційного блоку включений додатковий модуль підтримки обчислень в форматі з плаваючою крапкою FPU (ядро Cortex-M4F).




Рис. 2.6. Архітектура процесорного ядра Cortex-M4

Операційний блок CPU.

- Арифметико-логічний пристрій для виконання арифметичних, логічних і інших операцій над 32-розрядними операндами з додатковим кільцевим зсуваючим регістром, що дозволяє виконувати так звані "попутні" операції зсуву при виконанні більшості звичайних операцій.

- Апаратний перемножувач 32-розрядних чисел з можливістю отримання 64-бітного результату.

- Апаратний пристрій ділення 32-розрядних чисел.

- Файл регістрів загального призначення (РЗП) r0-r15, кожен з яких може бути джерелом або приймачем операції.

Конспект лекцій з курсу “Вбудовані системи опрацювання даних та управління на основі нейронних мереж”, 2025 р. Рабик В.

- Співпроцесор для обробки чисел в форматі з плаваючою крапкою – модуль FPU - Floating Point Unit.

- Файл реєстрів співпроцесора s0-s31, кожний з яких може бути джерелом або приймачем операції з плаваючою крапкою.

Периферійні пристрої, вбудовані в ЦП.

- контролер векторних переривань;
- системний таймер;
- контролери виходу з режиму малого енергоспоживання.

Інтеграція такої периферії безпосередньо в CPU дозволяє гранично мінімізувати затрати часу на звертання до цих пристроїв, в тому числі, час реакції на переривання, що є дуже важливим для систем управління реального часу.

Вбудовані модулі налагодження ЦП.

На сучасному етапі розвитку мікропроцесорної техніки базові засоби підтримки налагодження інтегруються безпосередньо на кристал мікроконтролера або процесора. Фірма ARM не передає цю важливу функцію розробникам мікроконтролерів, а реалізує її сама в архітектурі процесорного ядра. Такий похід дозволяє уніфікувати всі налагоджувальні засоби, методи налагодження і інтерфейси, що використовуються для налагодження будь-яких мікроконтролерів, реалізованих на процесорних ядрах ARM виробниками.

З їх допомогою підтримуються:

- Доступ в режимі налагодження до всієї пам'яті системи й реєстрів процесора, включаючи доступ до реєстрів периферійних пристроїв.

- Установка в налагоджуваній програмі точок зупинки, при досягненні яких виконання програми призупиняється і управління передається налагоджувачу. Програміст має можливість оцінити проміжні результати роботи програми, вивчити стан пам'яті і реєстрів процесора.

- Установка точок спостереження, при досягненні яких значення змінних зберігаються для подальшого аналізу.

- Трасування програми, коли вона виконується або в покроковому режимі, або від однієї точки зупину до іншої з можливістю контролю значень змінних.

- Профілювання програми. Оцінка швидкодії (часу виконання) всієї програми або окремих її фрагментів (підпрограм), частоти звертання до підпрограм з метою подальшої оптимізації найбільш часто використовуваних фрагментів коду або визначення взагалі не використовуваних ділянок коду.

- Вивід налагоджувальної інформації на дисплей системи верхнього рівня (комп'ютер), який використовується для налагодження.

- Спряження з аналізаторами даних в порту трасування Trace Port Analyzer (ТРА).

Конспект лекцій з курсу “Вбудовані системи опрацювання даних та управління на основі нейронних мереж”, 2025 р. Рабик В.

- Доступ до вбудованих в процесор налагоджувальних пристроїв через два зовнішні інтерфейси, до яких підключаються комп'ютерні системи налагодження верхнього рівня:

-- послідовний налагоджувальний JTAG-порт Serial Wire JTAG Debug Port (SWJDP), який є стандартом, де-факто, для виробників налагоджувального обладнання і мікроконтролерів;

-- послідовний налагоджувальний порт Serial Wire Debug Port (SW-DP), широко використовується виробниками ARM-процесорів і мікроконтролерів;

-- у конкретному мікроконтролері може бути або один з цих інтерфейсів, або обидва для спряження з засобами налагодження різних виробників;

-- часто JTAG- порт є універсальним і поєднується з SW-DP- портом.

Система шин. Спряження процесора з іншими модулями мікроконтролера.

Процесорне ядро Cortex-M має Гарвардську архітектуру, яка відрізняється розділеними областями програмної пам'яті і пам'яті даних (рис. 2.6). Адресна шина для доступу до пам'яті і периферійних пристроїв 32-х розрядна. Це означає, що мікроконтролери на основі ARM Cortex-M4 можуть адресувати $2^{32}=4$ ГБт адресного простору пам'яті.

Весь наявний адресний простір розробниками процесора жорстко розділений на області, в кожній з яких можуть адресуватися тільки певні пристрої (рис. 2.7):

- пам'ять програм (кодова);
- пам'ять даних - статичне ОЗП;
- регістри периферійних пристроїв, інтегрованих на кристалі мікроконтролера фірмою виробником мікроконтролера;
- зовнішнє по відношенню до мікроконтролера ОЗП;
- зовнішні периферійні пристрої, що підключаються до мікроконтролера розробником конкретної (прикладної) мікропроцесорної системи;
- область пам'яті виробника мікроконтролерів, в якій він може розмістити будь-які додаткові пристрої на свій розсуд.

Конспект лекцій з курсу “Вбудовані системи опрацювання даних та управління на основі нейронних мереж”, 2025 р. Рабик В.




Рис. 2.7.

На рис. 2.7 для кожного з блоків пам'яті і периферії вказані початкові і кінцеві адреси, відповідно до прийнятого фірмою ARM уніфікованого розподілу пам'яті.

Процесор Cortex-M4 розроблений у відповідності з архітектурою ARMv7E-M і має три головних інтерфейси:

- 1) ICode memory interface – для вибірки кодів команд (I – instruction) з кодової пам'яті;
- 2) DCode memory interface – для вибірки даних (D – Data) з кодової пам'яті;
- 3) System interface – системний інтерфейс з вбудованою пам'яттю і периферійними пристроями мікроконтролера;

Призначення першого інтерфейсу - вибірка кодів команд з пам'яті програм і завантаження їх на конвеєр команд для дешифрування і виконання.

Призначення третього інтерфейсу - доступ процесора до змінних, розташованих в оперативній пам'яті як при записі, так і при читанні. Так як регістри всіх периферійних пристроїв "відображені на пам'ять", то для доступу до пам'яті даних і периферійних пристроїв використовується одна загальна шина. Одночасний доступ до даних в оперативній пам'яті і до периферійних пристроїв не підтримується.

Розглянемо призначення другого інтерфейсу. В процесорах ARM використовуються як 32-розрядні адресні шини, так і 32-розрядні шини даних. Більш того, самі команди є 32-розрядними. У цій ситуації проблемою є завантаження внутрішніх регістрів ЦП константами (безпосередніми даними).

Конспект лекцій з курсу “Вбудовані системи опрацювання даних та управління на основі нейронних мереж”, 2025 р. Рабик В.

Константи теж 32-розрядні. Розробники архітектури ARM запропонували вирішення цієї проблеми:

- передбачили механізм компресії (стиснення) констант, коли деяка група констант все ж може розміститися в 32-розрядній команді (в 10 або 12 бітах);
- для всіх же інших констант передбачили механізм автоматичного розміщення їх транслятором в вільних областях програмної пам'яті з наступним доступом до них з використанням відносної адресації за поточним значенням лічильника команд і зміщення.

Саме для зчитування розташованих в програмній пам'яті даних і призначений інтерфейс DCode. Він автоматично починає працювати, коли зустрічається команда завантаження даних з відносною адресацією по лічильнику команд. Більш того, зчитування даних виконується настільки швидко, що команда-ініціатор цього процесу (завантаження регістра константою), отримавши потрібне значення з пам'яті, виконується за один цикл, як і повинно бути в процесорах з RISC-архітектурою. Зчитування коду операції з програмної пам'яті виконується паралельно зі зчитуванням з неї даних.

Всі три внутрішні шини виконані в одному стандарті, розробленому фірмою ARM - Advanced High-performance Bus (AHB) -Lite - розширеної високопродуктивної шини - спрощеної.

Четверта шина Advanced Peripheral Bus (APB) - розширена периферійна шина призначена для інтерфейсу вбудованої в процесор системи налагодження із зовнішнім налагоджувальним обладнанням. Це забезпечує незалежну роботу системи налагодження від роботи програми користувача.

В процесорі Cortex-M4 повністю реалізовані переваги Гарвардської архітектури, коли вибірка команд може виконуватися паралельно з вибіркою даних по незалежним шинам, що і забезпечує високу продуктивність процесора.

Інтерфейс вибірки команд з програмної пам'яті ICode.

Забезпечує доступ до кодів команд тільки в програмній пам'яті (Code memory) в діапазоні адрес з 0x00000000 до 0x1FFFFFFC. Вибірка кодів команд з цієї області виконується виключно 32-х розрядними словами.

Реальна кількість кодів команд, зчитаних з програмної пам'яті за один доступ, залежить від довжини команд. Підтримується доступ як до 32-розрядних команд набору ARM, так і до 16-розрядних команд набору Thumb-2. У процесорах CortexM3/M4/M4F використовується єдина, загальна система команд, що об'єднує переваги як 32-розрядних, так і 16-розрядних команд. Якщо команди 16-розрядні, то можливо зчитування з програмної пам'яті в конвеєр відразу двох команд.

Процесор має триетапний конвеєр команд, на який і надходять зчитані з пам'яті команди.

Інтерфейс вибірки даних з програмної пам'яті DCode. У програмній пам'яті можуть розташовуватися не тільки коди команд, а й дані - константи і таблиці

Конспект лекцій з курсу “Вбудовані системи опрацювання даних та управління на основі нейронних мереж”, 2025 р. Рабик В.

констант. Дуже часто тут знаходяться 32-розрядні адреси міток або точок входу в підпрограми. При виконанні програми адреси повинні зчитуватися і завантажуватися в реєстри процесора (повинна виконуватися ініціалізація 32-розрядних реєстрів-вказівників). Дані в кодової пам'яті можуть бути не тільки словами, а й напівсловами і байтами. Всього в програмній пам'яті 0,5 ГБт.

Доступ до даних в цій області може запитувати як процесорне ядро, так і налагоджувальна система. Реально, при зчитуванні байта або півслова доступ завжди виконується до повного 32-розрядного слова.

Зчитування даних з програмної пам'яті має більш високий пріоритет у порівнянні зі зчитуванням кодів команд ICode, так як дані потрібні для вже зчитаних і виконуваних в даний момент команд. Наприклад, для команд доступу до даних з використанням відносної адресації за лічильником команд.

Системний інтерфейс (System interface). Через цей 32-розрядний інтерфейс забезпечується доступ до наступних областей пам'яті мікроконтролера:

- 0x20000000 – 0xDFFFFFFF – область пам'яті вбудованого в мікроконтролер статичного RAM, вбудованої периферії, зовнішнього RAM, зовнішніх периферійних пристроїв.

- 0xE0100000 – 0xFFFFFFFF – область пам'яті, призначення якої визначає розробник мікроконтролера (область пам'яті користувача).

Інтерфейс системної шини містить спеціальну логіку, яка забезпечує:

- можливість не вирівняного по межі 32-розрядного слова доступу до даних;
- доступ до спеціальних областей по-бітно-/по-байтно- адресованого RAM по 32-розрядних "псевдоадресах" бітів;
- вибірку кодів команд з RAM з наступним завантаженням на конвеєр команд;
- доступ до даних в пам'яті або реєстрів периферійних пристроїв, які вимагаються системою налагодження.

Програмний код можна при налагодженні розміщувати не в програмній пам'яті, (наприклад, у вбудованій флеш-пам'яті), а в RAM. Таку програму можна виконати і налагодити, але час її виконання буде дещо більшим, так як системна шина не оптимізована для роботи з програмними кодами (зокрема немає окремої шини зчитування даних).

Власна периферійна шина ЦП. Для забезпечення максимальної швидкодії і мінімізації часових затримок при роботі з вбудованими в процесор модулями налагодження, вони підключаються до нього окремою розширеною високопродуктивною шиною Advanced High-performance Bus (AHB), яка називається власною периферійною шиною процесора - Private Peripheral Bus (PPB).

Всі налагоджувальні модулі, як і процесор, мають оптимізований по швидкодії протокол обміну, що відрізняється від стандартного протоколу обміну даними з зовнішніми периферійними пристроями (протоколу шини системного

Конспект лекцій з курсу “Вбудовані системи опрацювання даних та управління на основі нейронних мереж”, 2025 р. Рабик В.

інтерфейсу). Ці пристрої в області пам'яті від 0xE0040000 до 0xE00FFFFFF повинні бути повністю сумісні з ядром процесора (Core-compatible). Тому в основному поставляються разом з процесором. При обміні даними з ними є деякі спеціальні обмеження, які небажано використовувати при роботі зі звичайними периферійними пристроями, що поставляються виробниками мікроконтролерів.

Всі власні периферійні пристрої процесора, підключені до шини PPB в діапазоні адрес (від 0xE0040000 до 0xE00FFFFFF), можуть бути доступні лише в привілейованому режимі роботи процесора (privileged mode).

Матриця шин. Вона дозволяє направити потік даних в потрібний в даний момент пристрій, виконуючи функцію шинного з'єднувача. Кожна шина по фізичній структурі і протоколу обміну оптимізована для виконання своїх спеціалізованих операцій, а мостом між ними є матриця шин, яка виконує не тільки фізичне з'єднання шин між собою, але і погоджує протоколи обміну даними по цим шинам.

Опційні модулі процесора Cortex-M4. Деякі блоки процесора Cortex-M4 є опціями і поставляються на вимогу виробника мікроконтролерів:

- Опційний модуль захисту пам'яті MPU, призначений для захисту певних областей пам'яті від випадкового або несанкціонованого доступу. Використовується тільки в досить складних системах, які як правило, мають операційну систему реального часу. Області пам'яті, які використовує програмне забезпечення верхнього рівня, можуть бути заблоковані для доступу з боку звичайних користувацьких програм, що підвищує надійність роботи всієї системи.

- Опційний модуль обробки чисел в форматі з плаваючою крапкою звичайної точності Floating Point Unit (FPU). Це одна з найважливіших опцій, яка істотно розширює обчислювальні можливості і продуктивність процесора.

- Модуль Flash Patch Breakpoint (FPB) установки точок зупинки у вбудованій флеш-пам'яті мікроконтролера і локальних вставок у флеш-пам'яті.

- Модуль виходу процесора з режимів малого споживання енергії Wake-up Interrupt Controller (WIC) – контролер, що "пробуджує" процесор через переривання. Дозволяє відключати живлення процесора зі збереженням його стану і швидко повертати в роботу при виникненні переривання.

- Debug Port – інтерфейс налагоджувального порту АНВ-АР.

- Bit-banding – апаратна підтримка бітових "стрічок" в пам'яті даних з можливостями доступу індивідуально до кожного біту, яка орієнтована на ефективну обробку біт, фактично підтримка "бітового співпроцесора".

- Constant АНВ control – засоби постійного контролю шин АНВ.

Основні технічні характеристики ядра Cortex-M4.

Ядро Cortex-M4 виконує функції швидкодіючого центрального процесора з наступними можливостями:

Конспект лекцій з курсу “Вбудовані системи опрацювання даних та управління на основі нейронних мереж”, 2025 р. Рабик В.

- Єдиний набір команд Thumb, розроблений для архітектури процесорів фірми ARM®v7-M, який об'єднує переваги двох раніше існуючих наборів команд: 32-розрядного набору команд ARM і 16-розрядного набору Thumb-2. Забезпечення більш високої швидкодії і одночасно більш високої щільності коду. Автоматичний вибір більш компактної команди в процесі асемблювання програми.

- Робота з операндами, розміщеними виключно в регістрах CPU R0-R15.

- Виконання більшості команд за один такт.

- Основний користувацький режим роботи Thread (або User Mode) і режим обробника винятків Handler Mode, в якому може працювати спеціалізоване системне програмне забезпечення типу операційної системи реального часу.

- Два стани процесора: виконання команди єдиного набору Thumb і стан налагодження Debug, в якому забезпечується доступ налагоджувача до всіх ресурсів.

- Апаратний перемножувач 32- розрядних чисел в форматі з фіксованою крапкою з підтримкою операцій множення з накопиченням.

- Апаратний пристрій ділення цілих чисел без знаку і зі знаком.

- Банк з двох вказівників стеку Stack Pointer (SP) для різних режимів роботи процесора (призначеного для користувача і обробки винятків). Можливість роботи системного і користувальницького програмного забезпечення з різними стеками для підвищення надійності.

- Автоматичне збереження і відновлення стану процесора при обробці переривань з мінімальними затримками виклику процедур обробки переривань і повернення в основну програму.

- Підтримка операцій пересилки з перериваннями багатьох даних з регістрів в пам'ять і назад (команди LDM, STM, PUSH і POP) з мінімальними затримками входу і виходу в/з процедур обслуговування переривань Interrupt Service Routine (ISR).

- Підтримка прямого і оберненого розташування байт в словах.

- Підтримка не вирівняного доступу до байтів для більш ефективного використання пам'яті даних.

Модуль апаратної підтримки обчислень в форматі з плаваючою крапкою Floating Point Unit (FPU) виконує функцію співпроцесора і забезпечує:

- Обробку операндів, розташованих в 32-розрядних регістрах модуля з плаваючою крапкою S0-S32, які представляють собою додаткове надоперативне ОЗП модуля FPU. Регістри S0-S31 можуть бути доступні і як шістнадцять 64-розрядних регістрів, що містять подвійні слова (double-word).

- Операції обробки 32-розрядних чисел з плаваючою крапкою однократної точності: перетворення форматів, додавання, віднімання, порівняння, множення, множення з накопиченням, ділення, обчислення квадратного кореня.

Конспект лекцій з курсу “Вбудовані системи опрацювання даних та управління на основі нейронних мереж”, 2025 р. Рабик В.

- Операції звичайного послідовного множення з накопиченням (Multiply and Accumulate) і одночасного множення з накопиченням підвищеної точності - (Fused MAC).

- Розширення діапазону чисел з плаваючою крапкою однократної точності за рахунок підтримки операцій з денормалізованими (denormals) числами і всіх режимів округлення, передбачених міжнародним стандартному IEEE 754.

- Зчитування і виконання команд обробки чисел з плаваючою крапкою на конвеєрі (з трьома стадіями) з незалежною роботою стадій конвеєра.

- Виконання більшості команд співпроцесора за один такт.

Контролер вкладених векторних переривань Nested Vectored Interrupt Controller (NVIC) повністю інтегрований в ядро процесора для максимально граничного зменшення затримок в обслуговуванні переривань.

Він забезпечує:

- До 240 зовнішніх запитів переривань з номерами від 1 до 240.

- Поле бітів пріоритетів переривань розмірністю 3 ... 8 біт, що дозволяє задати від 7 до 256 рівнів переривань, відповідно.

- Динамічну зміну пріоритетів переривань - (dynamic reprioritization).

- Групування запитів переривань за пріоритетами (priority grouping) для виділення груп переривань, що мають переважаючий пріоритет, і груп переривань, які не мають переважаючого пріоритету.

- Автоматичне збереження контексту при виклику процедури обробки переривання і відновлення при поверненні з неї.

- Підтримку послідовної обробки декількох запитів переривань без додаткових витрат часу на збереження і відновлення контексту.

- Опціональний контролер переривань "з будильником" Wake-up Interrupt Controller (WIC), який забезпечує ультра низький рівень споживання живлення в режимі "сну" мікроконтролера (sleep mode) і "пробудження" сигналом запиту переривання.

Для підтримки обробки переривань і виключень, в пам'яті процесора повинна розташовуватися таблиця векторів переходу на процедури обробки переривань і виключень. Місце розташування цієї таблиці в пам'яті строго визначено архітектурою процесора.

Режими роботи процесора. Привілеї доступу до регістрів спеціального призначення.

Процесор підтримує два можливих режими роботи: - користувацький режим (User mode), який називають також режимом виконання потоку команд, поточковим режимом (Thread mode) і режим обробки виключення (Handler mode). У першому режимі зазвичай виконується будь-яка програма користувацького додатку. У другий режим роботи процесор переходить тільки при виявленні

Конспект лекцій з курсу “Вбудовані системи опрацювання даних та управління на основі нейронних мереж”, 2025 р. Рабик В.

виняткової події і автоматичної передачі управління відповідному обробнику винятку. Ці режими відрізняються тим, які привілеї надаються програмному коду щодо доступу до спеціальних регістрів процесора (керуючих роботою власне процесорного ядра і вбудованої в процесор периферії).

Розрізняють:

- привілейований рівень доступу (Privileged access level) – всі обмеження на доступ до системних регістрів процесора знімаються і за всі наслідки відповідає програміст. В цьому режимі доступу виконується ініціалізація або повторна ініціалізація процесора і вбудованих периферійних пристроїв.

- непривілейований рівень доступу (Unprivileged access level) – код програми не може отримати доступ до деяких спеціальних регістрів процесора, які відповідають за функціонування ядра процесорної системи. Такий рівень доступу виключає можливі плачевні наслідки при неправильному програмуванні з боку некваліфікованого програміста.

Як відбувається управління режимами роботи процесора?

- Процесор переходить в призначений для користувача режим роботи (User Mode) відразу після скидання (Reset) або в результаті повернення з процедури обробки виключення. В цьому режимі може виконуватися як привілейований (Privileged), так і непривілейований (Unprivileged) код. Відразу після скидання процесора “за замовчуванням” встановлюється привілейований режим доступу, щоб користувач мав можливість виконати ініціалізацію процесора відповідно до специфіки свого застосування.

- Процесор переходить в режим обробки винятків (Handler mode) тільки в результаті виникнення виключення і передачі управління відповідному обробнику. Весь код в цьому режимі роботи є тільки привілейованим (Privileged). У процедурі обслуговування виключення, в самому її кінці, останньою командою процесор переводиться в режим нормальної роботи - в користувацький режим User Mode.

Операційний стан процесора.

- Процесор може знаходитися в *двох операційних станах*: або виконувати команди, або знаходитися в стані зупинки (в точці зупинки при налагодженні програми).

- Thumb state – стан виконання команди набору Thumb. Це нормальний режим роботи, коли виконуються 16- або 32-розрядні команди єдиного набору команд Thumb, вирівняні по межі слова або півслова. Це загальний стан, незалежно від типу конкретної команди (32-розрядної ARM) або 16-розрядної команди (Thumb-2).

- Debug State – стан налагодження, коли процесор знаходиться в стані зупинки для виконання будь-яких налагоджувальних операцій. Управління всіма внутрішніми ресурсами процесора при цьому передається налагоджувачу.

Мікроконтролери PSoC6.

Архітектура мікроконтролерів PSoC6.

PSoC MCU – це реконфігурована архітектура платформи, яка підтримує сімейство програмованих контролерів вбудованих систем з процесорами Arm Cortex (одноядерні та багатоядерні). Сімейство продуктів PSoC 62 представляє собою комбінацію двохядерного мікроконтролера з вбудованими програмованими периферійними пристроями. Він включає в себе вбудовану технологію флеш-пам'яті з низьким енергоспоживанням, цифрову програмовану логіку, високопродуктивні аналогово-цифровий і цифро-аналоговий перетворювачі, компаратори з низьким енергоспоживанням, сенсори дотику, послідовний інтерфейс пам'яті з шифруванням, а також стандартну периферію для зв'язку і синхронізації.

Основні характеристики мікроконтролерів PSoC 6:

- 32- розрядна двохядерна (Arm Cortex-M4 та Arm Cortex M0 +) підсистема ЦП;

- вбудована (на кристалі) флеш-пам'ять;
- аудіо підсистема з інтерфейсом I²S і двома каналами PDM;
- послідовний інтерфейс пам'яті з оперативним шифруванням та дешифруванням;

- режими з низьким енергоспоживанням;
- програмована цифрова периферія;
- програмована цифрова логіка;
- високопродуктивна аналогова система;
- гнучкі і програмовані з'єднання;
- ємнісний сенсор дотику (CapSense);
- програмовані GPIO.

На блок-схемі (рис. 1.15) зображено підсистеми пристрою та спрощений вигляд їх взаємозв'язків.




Рис. 1.15. Блок-схема архітектури PSoC 6 MCU

Кольоровий код показує режим найменшої потужності, в якому конкретний блок все ще функціонує (наприклад, компаратор LP функціонує в режимах глибокого сну та без роботи).

Підсистема ЦП (CPUSS). ЦП. Підсистема ЦП в мікроконтролерах PSoC складається з двох ядер Arm Cortex та зв'язаних з ними шин і пам'яті: Ядро M4 з блоком з плаваючою крапкою (FPU) і блоком захисту пам'яті (MPU) та M0+ з MPU. Ядро Cortex M0+ забезпечує безпечну, неперебійну функцію завантаження. Це гарантує, що після завантаження перевіряється цілісність системи і застосовуються привілеї. Доступ до загальних ресурсів можливий через звичайний багаторівневий арбітраж Arm. Ексклюзивний доступ підтримується схемою міжпроцесорного зв'язку (IPC), яка реалізує апаратні світлофори та захист.

Контролери DMA. ЦП PSoC 6 мають контролери DMA, які підтримують незалежний доступ до периферійних пристроїв за допомогою багатопоточної розширеної високопродуктивної шини (AHB).

Флеш-пам'ять. ЦП PSoC 6 мають модуль флеш-пам'яті з одним блоком, який може бути використаний для емуляції EEPROM для більш тривалого зберігання. Він також має блок флеш, який може бути надійно заблокований і доступний тільки через блокування клавіш, який не можна змінити (одноразове програмування). Блок флеш підтримує операцію Read-While-Write (RWW), щоб оновлення флеш-пам'яті могло виконуватися під час активної роботи ЦП.

SRAM. ЦП PSoC 6 мають модуль SRAM, який можна зберігати в режимі глибокого сну або повністю, або зі збільшенням призначених користувачем блоків.

Конспект лекцій з курсу “Вбудовані системи опрацювання даних та управління на основі нейронних мереж”, 2025 р. Рабик В.

SRAM. ЦП PSoC 6 мають супервізор ROM, який містить процедури завантаження та налаштування. Це ПЗП гарантує безпечне завантаження, якщо потрібна автентифікація флеш-пам'яті користувача.

OTP eFuse. OTP-пам'ять може надавати унікальний і незмінний ідентифікатор на основі мікросхеми. Цей незмінний ключ можна використовувати для доступу до захищеної флеш-пам'яті.

Програма та налагодження. MCUs PSoC 6 мають широку підтримку для програмування, тестування, налагодження та відстеження як апаратного забезпечення, так і прошивки. Повна функціональність налагодження на кристалі забезпечує повне налагодження пристрою в кінцевій системі за допомогою стандартного пристрою виробника. Вона не вимагає спеціальних інтерфейсів, модулів налагодження, симуляторів або емуляторів. Для повної підтримки налагодження потрібні лише стандартні програмні з'єднання.

Інтегроване середовище розробки (IDE) PSoC Creator надає повністю інтегровану підтримку програмування та налагодження для ЦП PSoC 6. Інтерфейс SWJ (SWD і JTAG) повністю сумісний зі стандартними роз'язками сторонніх виробників. Завдяки можливості відключення функцій налагодження, завдяки надійному захисту флеш-пам'яті, а також можливості реалізації власних функцій замовника у програмних блоках на мікросхемі, сімейство PSoC 6 MCU забезпечує високий рівень безпеки.

Крім того, всі інтерфейси пристроїв можуть бути постійно вимкнуті (безпека пристрою) для додатків, що стосуються фішингових атак через навмисне перепрограмування пристрою або спроби порушити безпеку за допомогою запуску та переривання послідовностей флеш програмування. Усі інтерфейси програмування, налагодження та тестування вимикаються, коли ввімкнено максимальну безпеку пристрою.

Підсистема системних ресурсів (SRSS).

Система живлення. Система електроживлення підтверджує, що рівні напруги відповідають вимогам відповідного режиму, і буде або затримувати входження в режим (наприклад, при перевантаженні при включенні живлення), поки рівні напруги не відповідатимуть вимогам або генерувати скидання (виявлення відключення), коли джерело живлення падає нижче заданих рівнів. Конструкція гарантує безпечну роботу мікросхеми між падінням напруги живлення нижче заданого рівня і скиданням. Джерело живлення VDD живить вбудований LDO, який виконує живлення логіки ядра. Крім того, пристрій містить вбудований стабілізатор напруги, який можна використовувати для живлення ядра.

Система синхронізації. Система синхронізації PSoC 6 MCU забезпечує синхронізацію для підсистем, які вимагають синхронізації і перемикання між різними джерелами синхронізації без збоїв. Крім того, система синхронізації забезпечує відсутність метастабільних умов. Система синхронізації для

Конспект лекцій з курсу “Вбудовані системи опрацювання даних та управління на основі нейронних мереж”, 2025 р. Рабик В.

мікросхеми PSoC 6 складається з внутрішнього головного генератора (ІМО - Internal Main Oscillator), внутрішнього низькочастотного генератора (ІЛО - Internal Low-Speed Oscillator), прецизійного внутрішнього низькочастотного генератора (PILO - Precision Internal Low-Speed Oscillator), зовнішнього кварцового генератора і годинникового кварцового генератора (WCO - Watch Crystal Oscillator). Один контур з фазовою синхронізацією (PLL - Phase-Locked Loop) і один контур з частотною синхронізацією (FLL - Frequency-Locked Loop) використовується для генерації високочастотних тактових імпульсів, або з ІМО, або з кварцового генератора, або з зовнішніх тактових імпульсів, що подаються через вивід. PLL та FLL включають незалежні тактові частоти для периферійних пристроїв.

Джерело синхронізації – внутрішній головний генератор. ІМО є основним джерелом внутрішньої синхронізації в MCU PSoC 6. Під час тестування він налаштовується для досягнення заданої точності.

Джерело синхронізації - внутрішній низькочастотний генератор. Генератор ІЛО – це генератор з дуже низьким енергоспоживанням, який можна використовувати для генерації тактових імпульсів для периферійної роботи в режимі глибокого сну. Лічильники, керовані генератором ІЛО, можуть бути відкалібровані по ІЛО для підвищення точності. Фірма Cypress надає програмний компонент, який виконує калібрування.

Сторожовий таймер. В блоці синхронізації, запущеному з ІЛО, реалізовано сторожовий таймер. Це дозволяє роботу сторожового таймера в режимах глибокого сну (Deep Sleep) і без роботи (Hibernate), та генерує скидання сторожового таймера, якщо він не обслуговується до закінчення часу очікування. Скидання сторожового таймера записується в регістр причини скидання.

Дільники тактової частоти. Цілочисельні та дробові дільники імпульсів синхронізації призначені для периферійного використання та синхронізації. Дільники імпульсів синхронізації мають довжину 16 та 24 біти, що забезпечує дуже точне управління тактової частотою.

Скидання. В мікроконтролерах PSoC 6 можна реалізувати їх скидання з різних джерел, включаючи програмне скидання. Скидання подій є асинхронним і гарантує повернення до відомого стану. Причина скидання записується в регістр, що дозволяє програмному забезпеченню визначити причину скидання. Вивід XRES зарезервований для зовнішнього скидання, щоб уникнути ускладнень з налаштуванням і декількома функціями виводу під час ввімкнення живлення або переналаштування.

Загальні порти введення/виведення (GPIO). Виводи GPIO організовані в логічні об'єкти, які називаються портами, ширина яких складає вісім біт. Під час увімкнення та скидання блоки примусово переводяться в стан відключення, щоб

Конспект лекцій з курсу “Вбудовані системи опрацювання даних та управління на основі нейронних мереж”, 2025 р. Рабик В.

не пошкодити будь-які входи та/або викликати надлишковий струм включення. Мультиплексована мережа, відома як високошвидкісна матриця вводу/виводу (HSIOM), використовується для мультиплексування між різними сигналами, які можуть під'єднуватися з контактом вводу/виводу. Вихідні дані і стан контактів зберігають, відповідно, значення, які будуть виводитися на виводи і стан самих виводів.

Кожен контакт вводу/виводу може генерувати переривання, якщо воно дозволено, і кожен порт вводу/виводу має пов'язаний з ним вектор запиту переривання (IRQ) та підпрограми обробки переривання (ISR). Чотири виводи GPIO можуть працювати з допустимим перевантаженням по напрузі (OVT), коли напруга на вході може бути вищою, ніж VDD (вони можуть використовуватися для функціонування інтерфейсу I²C, щоб дозволити вимикання мікросхеми, зберігаючи фізичне з'єднання з діючою шиною I²C, не впливаючи на її функціональні можливості).

Аналогова підсистема.

12-бітне АЦП послідовного наближення (SAR). Мікроконтролери PSoC 6 мають 12-бітний АЦП послідовного наближення. SAR АЦП з'єднаний з фіксованим набором виводів через восьмивходовий мультиплексор. Мультиплексор циклічно перебирає вибрані канали (мультиплексне сканування) і робить це з нульовими затримками на перемикання (тобто, загальний діапазон частот дискретизації залишається незмінним, незалежно від того, чи використовується він для одного каналу або розподілений між декількома каналами). Перемикання мультиплексора здійснюється за допомогою вбудованого програмного забезпечення. Мультиплексор підтримує буферизацію кожного каналу, щоб знизити вимоги до служби переривання ЦП. Для узгодження сигналів з різними імпедансами і частотами джерела для кожного каналу можна запрограмувати різний час вибірки. Крім того, специфікація діапазону сигналу через пару регістрів діапазону (значення низького і високого діапазону) реалізується з відповідним перериванням поза діапазоном, якщо оцифроване значення перевищує запрограмований діапазон. Це дозволяє швидко виявити значення поза діапазоном, не дочекавшись закінчення сканування мультиплексора, а ЦП зчитує значення і перевіряє наявність значень поза діапазоном в програмному забезпеченні.

SAR АЦП може оцифровувати вихідний сигнал вбудованого датчика температури мікросхеми для калібрування та інших функцій, залежних від температури. SAR АЦП не доступний в режимах глибокого сну та без роботи, оскільки для нього потрібні високошвидкісні імпульси синхронізації.

Датчик температури. Мікроконтролер PSoC 6 має вбудований датчик температури. Він складається з діода, зміщеного джерелом струму, який можна відключати для економії енергії. Датчик температури під'єднаний до АЦП, який

Конспект лекцій з курсу “Вбудовані системи опрацювання даних та управління на основі нейронних мереж”, 2025 р. Рабик В.

оцифровує покази та видає значення температури за допомогою програмного забезпечення Cypress, що включає калібрування та лінеаризацію.

12-бітний цифро-аналоговий перетворювач (ЦАП). Мікроконтролер PSoC 6 має 12-бітний ЦАП з виходом по напрузі, який може керуватися DMA-контролерами для генерації користувачем сигналів заданої форми. Вихід ЦАП з мікросхеми може бути або резистивним релейним виходом (високолінійним поблизу землі), або буферним виходом.

Неперервний блок часу (CTBm - Continuous Time Block). Цей блок складається з двох операційних підсилювачів, які мають свої входи і виходи, під'єднані до фіксованих виводів, і мають три режими потужності і режим компаратора. Виходи цих операційних підсилювачів можуть використовуватися в якості буферів для входів SAR АЦП. Неінвертуючі входи цих операційних підсилювачів можуть бути під'єднані до будь-якого з двох контактів, що дозволяє використовувати незалежні давачі в різний час. Вибір виводів може бути зроблений з допомогою мікропрограмного забезпечення. Операційні підсилювачі можуть бути налаштовані на один з чотирьох рівнів потужності. Самий низький рівень дозволяє працювати в режимі глибокого сну, щоб зберегти низьку продуктивність в неперервному режимі. Вихід ЦАП може бути буферизований через операційний підсилювач.

Компаратори малої потужності. У мікроконтролерів PSoC 6 є пара компараторів малої потужності, які можуть працювати в режимах глибокого сну та без роботи. Це дозволяє відключати аналогові системні блоки, зберігаючи можливість контролювати рівні зовнішньої напруги в режимах глибокого сну та без роботи. Виходи компаратора, як правило, синхронізовані, щоб уникнути метастабільності, якщо тільки вони не працюють в асинхронному режимі живлення (сплячий режим), де активується схема пробудження системи подією переключення компаратора.

Сенсор дотику (CapSense). Система CapSense, що використовується в основному для сенсорного розпізнавання, може вимірювати власну ємність електрода або взаємну ємність між парою електродів. Сенсор дотику CapSense забезпечує найкраще в своєму класі співвідношення сигнал/шум (SNR), високу чутливість до дотику, низьке енергоспоживання та чудові характеристики електромагнітних завад (EMI). Сенсор дотику CapSense також підтримує роботу з рідинами, використовуючи керований сигнал екрана. Будь-який аналоговий GPIO може використовуватися як давач або захисний електрод.

На додаток до ємнісного зондування сенсор дотику CapSense може функціонувати як АЦП для вимірювання напруги на будь-якому виводі GPIO, який підтримує функцію CapSense. Більше того, якщо блок CapSense не використовується для сенсорного зондування або функцій АЦП, компаратор

Конспект лекцій з курсу “Вбудовані системи опрацювання даних та управління на основі нейронних мереж”, 2025 р. Рабик В.

CapSense і два 8-бітні ЦАП можуть використовуватися як аналогові блоки загального призначення.

Програмована цифрова логіка.

Розумні вводи/виводи. Мікроконтролер PSoC 6 має два розумні блоки вводу/виводу, які дозволяють булеві операції над сигналами, що надходять на вводи GPIO з підсистем пристрою, або над сигналами, що надходять у пристрій. Робота може бути синхронною або асинхронною, а блоки працюють у режимах малої потужності, таких як глибокий сон і сплячий режим. Це дозволяє, наприклад, виявити логічні умови, які можуть вказувати на те, що центральний процесор повинен прокидатися замість того, щоб прокидатися через загальні переривання вводу/виводу, які споживають більше енергії та можуть генерувати помилкові пробудження.

Універсальні цифрові блоки (UDBs - Universal Digital Blocks) та інтерфейси портів. Мікроконтролер PSoC 6 підтримує налаштовувані програмовані цифрові функції з використанням UDBs, які також представляють комутаційну матрицю міжз'єднань цифрової системи (DSI - Digital System Interconnect), яка дозволяє передавати сигнали від периферійних пристроїв і портів в UDB і через UDB для зв'язку і управління.

Цифрова підсистема.

Блок таймера/лічильника/ШІМ. Цей блок складається з лічильників з програмованою користувачем тривалістю періоду підрахунку. Він має регістр захоплення, який записує значення лічильника події (подія вводу/виводу), регістр періоду підрахунку, який використовується для зупинки або автоматичного перезавантаження лічильника, коли його величина рівна регістру періоду, і порівняння регістрів для генерації сигналів порівняння значень, які використовуються в якості виходів робочого циклу ШІМ. Блок також забезпечує справжні та взаємодоповнюючі виходи з програмованим зміщенням між ними, що дозволяє використовувати в якості програмованих додаткових ШІМ виходів в зоні нечутливості. Блок також має вхід знищення для примусового виводу виходів в заданий стан, наприклад, це використовується в системах з електроприводом, коли вказаний стан перезавантаження по струму, і ШІМ, що приводить в дію польові транзистори, які повинні бути негайно від'єднані без часу для втручання програмного забезпечення.

Блоки послідовного зв'язку (SCB - Serial Communication Blocks).

Мікроконтролер PSoC 6 може реалізувати наступні інтерфейси зв'язку: I²C, UART, SPI.

Режим I²C. Апаратний блок I²C реалізує повний інтерфейс з декількома ведучими та веденими пристроями (він допускає арбітраж з багатьма ведучими). Цей блок має гнучкі параметри буферизації для зменшення затрат на переривання та затримки для ЦП. Він також підтримує EzI²C, який створює діапазон адрес

Конспект лекцій з курсу “Вбудовані системи опрацювання даних та управління на основі нейронних мереж”, 2025 р. Рабик В.

поштових скриньок в пам'яті мікроконтролера PSoC 6 і ефективно зменшує обмін даними I²C для читання та запису в масив в пам'яті. Крім того, блок підтримує 256-байтний FIFO для прийому та передачі, що, завдяки збільшенню часу, що виділяється ЦП для читання даних, зменшує потребу в розтягуванні тактового сигналу, викликаному тим, що ЦП не зчитує дані вчасно. Режим FIFO доступний на всіх каналах і корисний за відсутності прямого доступу до пам'яті.

Периферійний пристрій I²C сумісний з пристроями стандартного режиму, швидкого режиму та швидкого режиму Plus I²C, як визначено в специфікації шини I²C NXP та керівництві користувача (UM10204). Ввід/вивід шини I²C реалізовано з GPIO в режимах з відкритим стоком.

Режим UART. Це повнофункціональний протокол UART, який підтримує автомобільний однодротовий інтерфейс (LIN), інфрачервоний інтерфейс (IrDA) та протокол SmartCard (ISO7816), які є незначними варіантами базового протоколу UART. Крім того, він підтримує багатопроцесорний режим, який дозволяє адресацію периферійних пристроїв, під'єднаних по загальних лініях Rx і Tx. Підтримуються поширені функції UART, такі як помилка парності, виявлення обриву та помилка кадру. 256-байтний FIFO допускає набагато більші затримки обслуговування ЦП.

Режим SPI. Режим SPI підтримує повний Motorola SPI, TI Secure Simple Pairing (SSP) (по суті додає стартовий імпульс, який використовується для синхронізації кодеків SPI), і National Microwire (напівдуплексна форма SPI). Блок SPI може використовувати FIFO і підтримує режим EzSPI, в якому обмін даними зводиться до читання та запису масиву в пам'ять.

Послідовний інтерфейс пам'яті (SMIF - Serial Memory Interface).

Інтерфейс послідовної пам'яті має 1-, 2-, або 4-бітну ширину, яка вибирається. Цей блок також підтримує шифрування та дешифрування для підтримки операції "Виконання на місці" (Execute-In-Place).

Аудіо підсистема. Ця підсистема складається з блоку I²S та двох каналів PDM. PDM-канали взаємодіють з виходом бітового потоку мікрофона PDM.