

Programmable Interrupt Controller (PIC)

Interner Aufbau



Zugriff auf die PICs über IO-Ports

- Jeder PIC hat zwei Ports, die gelesen/geschrieben werden können
- Schreibdaten: ICW1-4, OCW1-3
 - ICW = Initialization Control Word Initialisierung des PICs
 - OCW = Operation Control Word Kommandos im Betrieb
- Lesedaten abhängig von Kommando



Initialisierung der PICs - Teil 1 (in interrupts.asm)



hhuTOS: Einstellung
Master Slave

00010001

00010001

LTIM: 0=Flankentriggerug


SNGL: 0=kaskadierte PICs


IC4: 0=kein ICW4

1=Pegeltriggerung

1=nur Master

1=ICW4 notwendig






Off7..Off3: programmierbarer Offset des Interrupt-Vektors

Initialisierung der PICs - Teil 1 (in interrupts.asm)

```
Initalisierung
                                             hhuTOS: Einstellung
        beginnen
                                           Master
                                                            Slave
                                                            00010001
  Neuprogrammierung der PICs (Programmierbare Interrupt-Controller),
 damit alle 15 Hardware-Interrupts nacheinander in der idt liegen.
reprogram_pics:
                           ; ICW1: 8086 Modus mit ICW4
                 al,0x11
        mov
                0x20, al
        out
                delay
        call
        out
                0xa0,al
        call
                 delay
                 al,0x20
                           ; ICW2 Master: IRQ # Offset (32)
        mov
        out
                0x21, al
        call
                delay
                 al,0x28
                           ; ICW2 Slave: IRQ # Offset (40)
        mov
                 0xa1,al
        out
        call
                 delay
```

Off7..Off3: programmierbarer Offset des Interrupt-Vektors


Initialisierung der PICs - Teil 2 (in interrupts.asm)





ID2..ID0: Identifizierungsnummer des Slave-PIC

ICW3 (Master)



hhuTOS: Einstellung
Master Slave

00000100 0000010

Slave auf IRQ2 ID2

S7..S0: 0=zugehörige IR-Leitung ist mit Peripheriegerät verbunden oder frei 1=zugehörige IR-Leitung ist mit Slave-PIC verbunden

ICW4



SFNM: 0=kein Special-Fully-Nested-Modus

BUF: 0=kein gepufferter Modus

M/S: 0=Slave-PIC

AEOI: 0=manueller EOI

μPM: 0=Betrieb im MCS-80/85-Modus

hhuTOS: Einstellung

Master

Slave

00000011

00000011

1=Special-Fully-Nested-Modus

1=gepufferter Modus

1=Master-PIC

1=automatischer EOI

1=Betrieb im 8086/88-Modus

8086 mode mit

AOEI (EOI, sobald CPU

IRQ bedient

Initialisierung der PICs - Teil 2 (in interrupts.asm)

```
ICW3 (Slave)
                                              HHUos Einstellung:
                                         Master
                                                          Slave
         50 00
        al,0x04
                    ; ICW3 Master: Slaves an IROs
mov
        0x21, al
out
call
        delay
        al,0x02
                    ; ICW3 Slave: Verbunden mit IRQ2 des Masters
mov
out
        0xa1,al
call
        delay
        al,0x03
                    : TCW4: 8086 Modus und automatischer AEOL
mov
        0x21, al
out
        delay
call
out
        0xa1,al
call
        delay
```

SFNM: 0=kein Special-Fully-Nested-Modus
BUF: 0=kein gepufferter Modus
M/S: 0=Slave-PIC
AEOI: 0=manueller EOI

µPM: 0=Betrieb im MCS-80/85-Modus

1=Special-Fully-Nested-Modus
1=gepufferter Modus
1=master-PIC
1=automatischer EOI
1=Betrieb im 8086/88-Modus

8086 mode mit AOEI (EOI, sobald CPU IRQ bedient

Programmierung der PICs

Wichtig für

Aufgabe 4

OCW1



M7..M0: 0=zugehörige IRQ-Leitung ist nicht maskiert

1=zugehörige IRQ-Leitung ist maskiert

Interruptmaske (IMR)

 schreiben und lesen über Port 0x21 / 0xa1

OCW2



000: im AEOI-Modus rotieren

001: nicht-spezifischer EOI-Befehl

010: kein Vorgang (NOP) 011: spezifischer EOI-Befehl (mit L2..L0)


100: im AEOI-Set-Modus rotieren

101: bei nicht-spezifischem EOI-Befehl rotieren

110: Prioritätsbefehl setzn

111: bei spezifischem EOI-Befehl rotieren

OCW3



ESMM, SMM: 00=kein Vorgang (NOP)

10=spez. Maske löschen

RR, RIS: 00=kein Vorgang (NOP)

10=IRR lesen

Polling: 0=kein Polling

01=kein Vorgang (NOP)

11=spez. Maske setzen 01=kein Vorgang (NOP)

11=ISR lesen

1=Polling-Modus

IDT-Aufbau (in interrupts.asm)

```
[SECTION data]
 Interrupt Descriptor Table mit 256 Finträgen
                         Template für einen IDT-Eintrag (16 Byte),
                         hier "nur" Interrupt Gates
idt:
%macro idt entrv
 dw (wrapper %1 - wrapper 0) & 0xffff; Offset 0 .. 15
 dw 0x0000 | 0x8 * 2 ; Selector zeigt auf den 64-Bit-Codesegment-Deskriptor der GDT
 dw 0x8e00; 8 -> interrupt is present, e -> 80386 64-bit interrupt gate
 dw ((wrapper_%1 - wrapper_0) & 0xffff0000) >> 16; 0ffset 16.. 31
 dd ((wrapper_%1 - wrapper_0) & 0xffffffff00000000) >> 32; Offset 32..63
 dd 0x00000000; Reserviert
%endmacro
%assign i 0
             256 IDT-Einträge
%rep 256
             erzeugen
idt entry i
%assign i i+1
%endrep
             Limit (16 Bit)
              Base address (64-Bit)
idt descr:
                  : 256 Einträge
 dw 256*8 -
 dq idt
```

IDT-Aufbau (in interrupts.asm)

```
[SECTION .data]
 Interrupt Descriptor Table mit 256 Einträgen
idt:
                           setup_idt:
%macro idt entry 1
                             mov
                                     rax, wrapper 0
 dw (wrapper_%1 - wrappe
 dw 0 \times 00000 \mid 0 \times 8 \times 2; S
                             ; Bits 0..15 -> ax, 16..31 -> bx, 32..64 -> edx
 dw 0x8e00 ; 8 -> interr
                                     rbx, rax
                             mov
 dw ((wrapper %1 - wrapp
                                     rdx, rax
 dd ((wrapper_%1 - wrapp
                             mov
 dd 0x00000000 ; Reservi
                             shr
                                     rdx, 32
%endmacro
                             shr
                                     rbx, 16
%assign i 0
                                     r10, idt ; Zeiger auf das aktuelle Interrupt-Gate
                             mov
%rep 256
                                     rcx, 255
                                                 : Zähler
                             mov
idt_entry i
%assign i i+1
                            .loop:
%endrep
                                     [r10+0], ax
                             add
                             adc
                                     [r10+6], bx
                                                        Basisadresse von wrapper 0
                                     [r10+8], edx
                             adc
                                                        auf alle IDT-Einträge
                                     r10, 16
                             add
idt descr:
                                                        aufaddieren
                             dec
                                     rcx
 dw 256*8 - 1
                  : 256 E
 dq idt
                                     .loop
                             jge
                                                              IDTR laden
                                     [idt descr]
                             lidt
                             ret
```

256 Wrapper-Routinen: Vektor-Nummer ermitteln (in interrupts.asm)

```
; Spezifischer Kopf der Unterbrechungsbehandlungsroutinen
%macro wrapper 1
wrapper_%1:
  push
         rbp
                                    Pro IDT-Eintrag eine wrapper-
                                    Routine. Diese speichert die
         rbp, rsp
  mov
                                    Vektor-Nummer in rax. Damit
  push
       rax
         al, %1
                                    kann später die Vektor-
  mov
                                    Nummer ermittelt werden.
  jmp
         wrapper_body
%endmacro
 ... wird automatisch erzeugt.
%assign i 0
%rep 256
wrapper i
%assign i i+1
%endrep
```

Zustandssicherung & Interrupt-Delegation an C-Code

```
[EXTERN int disp]
                             ; Funktion in C, welche Interrupts behandelt
; Gemeinsamer Rumpf
                                         Import der Hochsprachen-
wrapper body:
                                         Funktion im Assembler-Code
 ; Das erwartet der gcc so
 cld
  : Flüchtige Register sichern
  push
        rcx
  push
        rdx
        rdi
  push
  push
        rsi
  push
        r8
        r9
  push
  push
        r10
        r11
  push
  ; Der generierte Wrapper liefert nur 8 Bit
        rax, 0xff
  and
  ; Nummer der Unterbrechung als Argument übergeben
        rdi. rax
 mov
                                                        Funktion in der
        int_disp
  call
                                                        Hochsprache aufrufen
 ; Flüchtige Register wiederherstellen
  pop
        r11
        r10
  pop
        r9
  pop
        r8
  pop
        rsi
  pop
        rdi
  pop
        rdx
  pop
        rcx
  pop
       auch die aus dem Wrapper
  pop
        rax
  pop
        rbp
  ; Fertig!
  iretq
```

Weitere Informationen

• Im Datenblatt: 8259A.pdf (in git)

• Und hier: http://wiki.osdev.org/8259_PIC