

Enoncé du TP – Optimisation du réseau de condensateurs de découplage d'un circuit imprimé intégrant un SoC

I. Contexte de l'étude et cahier des charges

Ce sujet de TP s'inscrit dans le processus de conception d'un circuit imprimé intégrant un circuit intégré complexe (un System-on-Chip multicœur et un FPGA) et dédié à une application critique. La maîtrise de l'intégrité d'alimentation (*power integrity*), de l'intégrité du signal et de l'émission rayonnée est une contrainte majeure pour cette application. Pour garantir ces différentes contraintes, une liste ou budget de condensateurs de découplage conséquent est préconisé, basé sur des recommandations du constructeur et sur l'application d'une marge de sécurité. Cependant, le nombre élevé de condensateurs rend le placement-routage très difficile. De plus, de nombreux experts ont jugé ce budget de découplage excessif et estime qu'il peut être réduit.


Afin d'éviter un cycle long et coûteux d'essai-erreur basé sur la réalisation de plusieurs prototypes, la mise en place d'une méthode basée sur la modélisation et la simulation électrique-électromagnétique est envisagée. Celle-ci doit fournir une approche objective pour optimiser le budget, qui pourra être réutilisée pour de futures conceptions.

Vous êtes donc en charge d'une étude visant à mettre au point cette méthode, qui permettra de valider la simplification du budget de découplage et proposer un placement adéquat des condensateurs. Dans cette étude, nous focaliserons uniquement sur le découplage prévu pour l'alimentation du cœur digital du circuit (d'autres condensateurs de découplage participent au découplage des GPIO, de la PLL interne, ...). Le tableau ci-dessous donne quelques caractéristiques du circuit digital (boîtier, tension et courant consommé par le cœur digital).

Boîtier du circuit intégré	BGA 784 broches
Taille du boîtier	23 × 23 mm
Pitch boîtier	0.8 mm
Nombre GPIO	460
Nombre paires de broches Vdd-Vss cœur	23
Tension d'alimentation du cœur	1.05 V
Courant moyen du cœur	550 mA

Caractéristiques du circuit intégré étudié

Pour garantir une stabilité de la tension de cœur délivré au circuit (une fluctuation inférieure à 5 % de la tension d'alimentation), l'impédance cible Z_T décrite sur la figure ci-dessous a été définie. Elle est spécifiée uniquement entre 1 MHz et 1 GHz, bande de fréquence sur laquelle le cœur digital produit un bruit de commutation significatif. L'impédance présentée au circuit entre les plans d'alimentation Vdd et de masse Vss du circuit imprimé doit donc respecter la limite définie par Z_T . Afin de tenir compte des incertitudes sur les composants et leur placement, sur le circuit imprimé, on analysera les résultats en intégrant une marge de 10 % sur l'impédance calculée.




Le circuit imprimé prévu est de forme rectangulaire, dont les caractéristiques sont données dans le tableau ci-dessous. Il s'agit d'une carte multicouche, pour lequel plusieurs couches sont prévues pour le routage des références d'alimentation et des masses. Dans cette étude, nous considérerons qu'une couche complète est attribuée à Vdd et Vss, formant ainsi des plans complets.

Dimensions du circuit imprimé	150 × 80 mm
Espacement entre les plans Vdd et Vss	0.4 mm
Substrat	Epoxy FR4
Permittivité électrique relative ϵ_r	4.5
Pertes substrat ($\tan \delta$)	0.02

Caractéristiques du circuit imprimé étudié

L'alimentation Vdd est fournie par un régulateur monté sur la carte, appelée VRM. Les positions sur la carte du régulateur et du circuit intégré sont précisées sur le schéma ci-dessous. Ces deux composants seront montés en top. Dans l'étude, on supposera que la position de ces deux composants est assimilable à deux points, précisés sur le schéma. Les condensateurs de découplage seront montés en bottom, dans l'aire délimitée sur la figure ci-dessous.



Dimensions de la carte et position des composants

Le tableau ci-dessous décrit le nouveau budget de condensateurs de découplage proposé et validé par un expert.

Noms	Valeur C (F)	Boitier et dimensions	ESR (mΩ)	ESL (nH)
C1	47 μ	1206 - 3.2 × 1.6 mm	3	0.6
C2, C3	4.7 μ	0805 - 2.0 × 1.2 mm	6	0.35
C4, C5, C6	100 n	0402 - 1.0 × 0.5 mm	20	0.25
C7, C8	10 n	0201 - 0.6 × 0.3 mm	60	0.2

Budget de découplage prévu

Votre mission consiste donc à proposer un placement adéquat pour ces 8 condensateurs. En outre, votre étude doit permettre de vérifier si ce budget peut être simplifié. Pour cela, vous devez proposer une méthodologie d'optimisation du placement des condensateurs. Celle-ci s'appuiera sur l'outil de simulation « PG Plane Model » du logiciel IC-EMC (voir document [Prise_en_main_PG_plane_tool.pdf](#)), piloté par un programme Python que vous développerez. Les liens pour télécharger l'outil et les librairies sont donnés dans la partie V de ce rapport.

Trois méthodes d'optimisation prometteuses ont été identifiées (décrites succinctement dans le document [Presentation_methodes_optimisation_TP_ML.pdf](#) :

1. Evolution différentielle (librairie Scipy)
2. Optimisation par essais particuliers ou PSO (librairie Scikit_opt)
3. Optimisation bayésienne basée sur du krigeage (librairie Scikit-Optimize)


Vous en testerez au minimum deux (préférentiellement les méthodes 1 et 3 ou 2 et 3) et vous comparerez les résultats obtenus (ils ne donneront sans doute pas les mêmes résultats, mais des tendances proches pourront ressortir) et les performances des méthodes d'optimisation. Si vous identifiez que le budget de découplage peut être simplifié, vous indiquerez quels condensateurs pourraient être supprimés.

Question bonus : si le temps vous le permet, l'étude pourrait être relancée dans le cas d'une carte présentant plus de couches, permettant de réduire la distance de séparation entre les plans Vdd et Vss à 0.2 mm. Dans cette nouvelle configuration, le budget de découplage peut-il être simplifié ?

II. Hypothèses de travail

La modélisation électromagnétique et électrique complète du circuit imprimé et des composants qui y seront montés s'avère longue et complexe. Afin de conserver des temps de simulation acceptable, un modèle suffisamment réaliste et faciliter le développement de l'algorithme d'optimisation, les hypothèses suivantes sont faites :

- Les plans d'alimentation et de masse sont supposés complets, sans trous et occupent toute la couche sur laquelle ils sont routés.
- Bien que le circuit intégré présente une quarantaine de broches Vdd et Vss réparties sur toute la surface du boîtier, on suppose qu'elles sont localisées en un point situé au centre du circuit intégré.
- Les condensateurs seront supposés carrés. L'interdistance minimale entre les condensateurs ne prendra en compte que les dimensions des condensateurs, pas d'espacement minimal.
- Des modèles haute-fréquence (HF) simplifiés sont considérés pour les condensateurs, décrit par l'image ci-dessous.



- Le modèle du VRM est simplifié. Seul l'effet du condensateur bulk (de 330 μF) placé à sa sortie est considéré. Il est modélisé par un modèle RLC série, avec $R = 75 \text{ m}\Omega$, $L = 1.5 \text{ nH}$, $C = 330 \text{ }\mu\text{F}$.
- Le modèle HF du circuit intégré est simplifié. On considère que cœur digital est équivalent à un modèle RLC série avec $R = 40 \text{ m}\Omega$, $L = 0.7 \text{ nH}$, $C = 30 \text{ nF}$.
- L'optimisation ne portera que sur le placement des condensateurs. Leur nombre et les valeurs (modèles) utilisés seront choisis par l'utilisateur et resteront fixes.
- La position des condensateurs peut prendre n'importe quelle position sous le circuit intégré, en tenant compte des contraintes de non chevauchement entre les condensateurs.

Paramètres conseillés pour l'outil « PG Plane Model » :

- Pendant les phases de recherche d'optimum, vous pouvez réduire le nombre de fréquence et l'ordre.
- La simulation de la réponse de la paire de plan Vdd-Vss et des condensateurs de découplage sera limité à la bande de fréquence 1 MHz – 1 GHz. Vous utiliserez un balayage logarithmique de 30 points par décade. Ce nombre pourra être augmenté une fois un placement identifié, pour accroître la précision du résultat.
- La simulation du modèle de cavité se fera avec un ordre de 100, pour limiter le temps de calcul. Ce nombre pourra être augmenté une fois un placement identifié, pour accroître la précision du résultat.

Le fichier de configuration **CasTest_8decap.pgconf** vous est proposé. En l'important dans l'outil « PG Plane Model », la géométrie, les paramètres des circuits et des condensateurs ainsi que les paramètres du simulateur seront automatiquement configurés.

III. Méthodologie suggérée

Le problème traité s'avère complexe et sa résolution nécessite un grand nombre d'itérations de simulations potentiellement longue. Le temps de simulation peut atteindre plusieurs dizaines de minutes (selon les paramètres de la recherche et la machine employée). Il est donc indispensable de valider au préalable le bon fonctionnement de l'algorithme de recherche d'optimum avant de l'appliquer au problème complet. Il est donc conseillé de :

- Construire et coder l'algorithme
- Valider l'algorithme sur un problème plus simple (par exemple en limitant le nombre de variables à optimiser (e nombre de condensateurs), en limitant le nombre de fréquence et l'ordre) et en réduisant le nombre d'itérations. A ce stade, le but n'est pas de trouver le résultat, mais de vérifier que l'algorithme et la méthode d'optimisation fonctionne bien.
- Une fois celui-ci vérifié, vous pouvez progressivement augmenter la complexité du problème ainsi que le nombre d'itérations afin de voir comment évolue le temps de calcul. Par exemple, le fichier de configuration **CasTest_4decap.pgconf** est proposé. Celui-ci configurera le simulateur pour le placement de 4 condensateurs de découplage, ce qui réduira le temps de calcul.
- Un fois votre algorithme de recherche prêt et les paramètres de recherche correctement identifiés, vous pouvez lancer l'optimisation sur le problème complet. N'hésitez pas à le

lancer à un moment où vous n'avez pas besoin d'utiliser votre machine, par exemple entre les séances de TP, le soir ... pour ne pas gaspiller les séances de TP à attendre l'issue du calcul.

IV. Attendus du rapport

Votre travail sera évalué sur la base d'un rapport. Le rapport devra, de manière synthétique (10 pages max.) :

- Expliquer le contexte et l'objectif de l'étude
- Rappeler brièvement le principe de fonctionnement des méthodes d'optimisation employées et décrire le fonctionnement de votre algorithme
- Préciser la ou les fonctions de coût utilisée(s)
- Comparer les résultats des différentes méthodes (notamment, leur convergence, temps de calcul, les meilleures impédances cibles, les placements proposés ...)
- Les hyperparamètres des algorithmes devront être proposés (pour garantir qu'un utilisateur futur pourra reproduire vos résultats)
- Proposer un nombre de condensateurs de découplage optimal et un placement adéquat.

Il convient de privilégier une présentation synthétique (schéma bloc pour les algorithmes, tableaux comparatifs) et graphique des résultats.

V. Installation des logiciels de simulations et des librairies

Le logiciel de saisie de schématique et d'analyse des résultats, IC-EMC v2.9, est téléchargeable à l'adresse suivante : www.ic-emc.org/download/IC-EMC-2v9.zip.

Dézipper les deux dossiers dans un emplacement connu. Le lancement du logiciel IC-EMC se fait en lançant l'exécutable `ic_emc.exe` . L'outil PG Plane Model se lance à partir du menu Tools > PG Plane Model. La version console de l'outil PG Plane Model (`PGPlane_Calculator.exe`), qui sera pilotée par vos scripts Python, est téléchargeable sur la page Moodle de l'enseignement Machine learning pour la conception électronique (dossier zippé `PGPlane_Calculator_Fichiers_config.zip`).

Remarques :

- Ces deux outils ne fonctionnant que sous Windows, vous devrez exécuter vos scripts sur Windows.
- Eviter d'installer ces outils dans un répertoire avec un chemin d'accès contenant des espaces ou des caractères spéciaux.

Vous ferez tourner vos scripts sur vos machines personnels (fonctionnant sur Windows). Vous aurez besoin de réaliser les installations suivantes :

- la distribution recommandée pour ce TP est Anaconda (www.anaconda.com/download). Une fois installé, vous pourrez vérifier les packages installés à l'aide d'Anaconda Prompt en tapant « `conda list` ».

- l'éditeur Python recommandée est Spyder (il est fourni directement dans la distribution Anaconda)
- les méthodes d'optimisation testées sont fournies dans les librairies suivantes :
 - Scipy (pour la méthode d'évolution différentielle) → présent dans la distribution Anaconda
 - Scikit-opt (sko) (pour la méthode PSO) → installer le package avec la commande `pip install scikit-opt` depuis Spyder.
 - Scikit-optimize (skopt) (pour la méthode d'optimisation bayésienne) → installer le package avec la commande `pip install scikit-optimize` depuis Spyder.