

Seminar 7 - Logică digitală

Ștefan-Alexandru Jura

26 Aprilie 2024

1 Recapitulare.

1.1 Circuite combinaționale.

Sunt circuite fără memorie, fără feedback, există legătură doar de la intrări la ieșiri. Se implementează cu porți logice (AND, OR, XOR etc).

Circuite combinaționale complexe: Multiplexor, Codificator, Decodificator, Sumator (vezi exemplu implementare ALU + determinarea latenței).

Funcții logice: porți logice, metode de minimizare (Veich-Karnaugh, Quine McCluskey), implicantți primi, implicantți primi esențiali.

Reprezentarea numerelor în virgulă fixă în sistemele de calcul: semn-mărime, complement de 1, complement de 2; standardul IEE754 pentru reprezentarea numerelor în virgulă mobilă.

1.2 Circuite secvențiale.

Sunt circuite cu memorie, cu feedback, există legătură de la intrări la ieșiri și de la ieșiri la intrări.

Diferența dintre flip-flop și latch: flip-flop-ul comută pe frontul crescător al semnalului de clock (țin minte prin asociere **F**lip-flop - **F**ront), iar latch-ul pe palier.

Tipuri de FF-uri: SR, JK, D și T. Cel mai folosit este cel de tip D - ieșirea va avea valoarea intrării.


Semnalul de reset care aduce circuitul într-o stare cunoscută - sincron (coordonat cu semnalul de clock; dacă semnalul de clock este activ, atunci valoarea reset-ului contează) și asincron (indiferent de semnalul de clock, dacă semnalul de reset este assert-uit, atunci acesta va avea efect).

Circuite de memorare - regiștrii, numărătoare.

Design-ul circuitelor secvențiale - folosind automate cu stări finite, care sunt de 2 tipuri: Moore (ieșirea depinde doar de starea curentă) și Mealy (ieșirea depinde atât de starea curentă, cât și de intrare).


Exemplu întrebări de tip grilă examen.

1) Se dă automatul cu stări finite:



Întrebări:

1. Ce tip de automat este?
 2. Câte intrări are?
 3. Câte ieșiri are?
 4. Dacă mă aflu în starea S1 și dau intrarea 01, care va fi ieșirea și starea următoare?
- 2) Se consideră următorul circuit digital. Inițial, toate ieșirile X, Y și Z ale flip-flop-urilor au valoarea 0 logic. Care vor fi valorile lor după aplicarea a 5 cicluri de tact?




2 Model de problemă.

2.1 Privire de ansamblu. Descrierea algoritmului propus.

Să se implementeze un înmulțitor pe 16 biți care înmulțește 2 numere în complement de 2, în manieră secvențială. Se va implementa atât calea de date, cât și calea de control.

Soluție:

Algoritmul propus se bazează pe înmulțire prin adunare repetată. La fiecare ciclu de clock, se realizează o adunare a primului operand (combinațional, folosind un sumator, precum RCA - Ripple Carry Adder) și a produsul parțial stocat în acumulator. De exemplu, dacă avem $4 \cdot 5 = 20$, înseamnă că avem $4 + 4 + 4 + 4 + 4$, adică $8 + 4 + 4 + 4$, sau $12 + 4 + 4$. La fiecare semnal de clock, stocăm în acumulator suma dintre primul operand și suma anterioară, stocată în acumulator, iar noua sumă este stocată în acumulator (de aici caracterul secvențial și necesitatea semnalului de clock - pentru încărcarea registrului). Operația are loc până când conținutul numărătorului în care este încărcat B devine 0, adunându-l, astfel, pe A de B ori, adică chiar operația $A \cdot B$. Schema logică (sau ordinograma) aferentă acestui algoritm este:



Având în vedere că operanzii sunt în complement de 2, strategia este următoarea:

- Se citesc operanzii dintr-un bus de date, câte un operand per ciclu de clock, deoarece aceștia vor fi stocați în câte un registru. Sumatorul de tip RCA realizează adunarea numerelor fără semn, deci, prin intermediul unei logici combinatoriale, se aduc operanzii la valoarea absolută (se transformă din complement de 2 în semn mărime, cu bitul de semn 0, adică număr pozitiv). Semnul rezultatului final (pozitiv sau negativ) va fi dat de operația EXOR între biții de semn ai celor 2 operanzi. Reamintim tabelul de adevăr pentru funcția EXOR:

Input		output
A	B	$C = A \oplus B$
0	0	0
0	1	1
1	0	1
1	1	0

și se observă că EXOR între biții de semn ne dă semnul rezultatului final. De exemplu, dacă avem 2 numere pozitive (bitul de semn al amândurora este 0), rezultatul este tot pozitiv (bitul de semn final este 0), dacă unul este pozitiv și altul negativ, rezultatul este negativ (bitul de semn este 1).

- După încărcarea valorilor absolute în regiștrii (A în regiștrul A, B în numărător), se urmează pașii descriși anterior și, la final, în funcție de rezultatul EXOR-ului, se stabilește semnul rezultatului, care poate fi fie negativ (deci se aduce în complement de 2), fie pozitiv (rămâne în semn mărime, fiind număr pozitiv).

2.2 Sinteza dispozitivului de înmulțirea. Calea de date și calea de control.


Pentru implementarea hardware a algoritmului, trebuie să ținem cont de 2 elemente: calea de date și calea de control.

Calea de date conține toate elementele necesare stocării valorilor și realizarea operațiilor asupra acestora: regiștrii, numărătoare, flip-flop-uri, elemente de logică combinatorială etc. Elementele folosite pentru sinteza înmulțitorului sunt: un registru pentru stocarea de înmulțitului A, un counter pentru stocarea înmulțitorului B, cu direcția de numărare în jos, un acumulator care păstrează produsele parțiale, un registru care stochează rezultatul final, 2

flip-flop-uri de tip D pentru stocarea biților de semn ai celor 2 operanzi și logica combinațională aferentă acestor elemente.

Calea de control ajută la controlul semnalelor pentru elementele secvențiale din calea de date. De exemplu, semnalul de load pentru un numărător nu se activează mereu, ci doar la momente bine definite de timp, în funcție de impulsurile de clock și de alte semnale. Calea de control se sintetizează folosind un *automat cu stări finite*.

Pentru înmulțitorul propus, calea de control este implementată folosind un automat cu 4 stări:




Calea de control are 8 semnale:


- ldA - comandă încărcarea registrului A;
- ldB - comandă încărcarea numărătorului;
- ldP - comandă încărcarea acumulatorului;
- clrP - încarcă acumulatorul cu valoarea 0 (pe 16 biți);
- done - semnifică finalizarea înmulțirii;
- decB - semnal pentru decrementarea conținutului numărătorului B;

- ldFF1 și ldFF2 - semnale pentru încărcarea flip-flop-urilor cu biții de semn ai celor 2 operanzi.

Inițial, în starea S0, toate semnalele sunt setate pe 0. (presupunem că toate se activează pe 1 logic). Apoi, în starea S1, se activează semnalul ldA și semnalul ldFF1, adică se realizează încărcarea în registrul A a operandului A și în flip-flop-ul D a bitului de semn al acestui operand. Apoi, în starea S2, se activează semnalele ldB, ldFF2 și clrP, care încarcă conținutul număratorului, încarcă în flip-flop bitul de semn și setează valoarea acumulatorului la 0. În starea S3, se activează ldP, care comandă încărcarea produsului parțial în acumulator și semnalul decB, care arată că s-a realizat o operație de adunare din cele B totale. În funcție de valoarea eqz (care este 1 dacă s-a ajuns cu valoarea counter-ului B la 0, adică s-a finalizat înmulțirea, altfel este 0), se rămâne în starea curentă (se continuă realizarea adunărilor), sau se trece în starea S4, unde se activează semnalul de done, ce semnifică finalizarea operației de înmulțire. Ca și model black-box, relația dintre cele 2 unități arată astfel:



Pentru implementarea fiecărei dintre cele 2 unități, se folosesc metodele cunoscute. Pentru unitatea de control, se implementează FSM-ul prin realizarea codificării stărilor (numerică, one-hot sau one-cold), tabelul de tranziții, tabelul ieșirilor și tabelul pentru intrările flip-flop-urilor. Pentru calea de date, design-ul este conform schemei de mai jos:



Codul sursă și testbench-ul pentru design-ul acestui înmulțitor este disponibil la [link-ul acesta](#).

Bibliografie

- [1] David A. Patterson, John L. Hennessy (2014) *Computer Organisation and Design: The Hardware/Software Interface, Fifth Edition*, Elsevier.
- [2] Mircea Vlăduțiu (2012) *Computer Arithmetic: Algorithms and Hardware Implementations*, Springer.
- [3] Oana Boncalo (2024) *Curs Logică Digitală*.