Seminar Logică Digitală săptămâna 12

Ștefan-Alexandru Jura

17 Mai 2024

1 Calea de control şi calea de date.

În cadrul seminarului precedent, s-a construit design-ul unui înmuţitor, operaţia de înmulţire fiind realizată prin adunări repetate. Implementarea hardware a înmulţitorului s-a realizat prin intermediul căii de control şi a căii de date, punctându-se care este legătura dintre cele două şi cum funcţionează, ce presupune fiecare dintre ele (a se revedea principiile explicate în cadrul seminarului trecut!). În continuare, se vor aplica aceleaşi principii în vederea consolidării cunoştinţelor, pentru o altă problemă.

2 Enunţ.

Se cere implementarea unității de control și a căii de date pentru un circuit ce calculează cel mai mare divizor comun (CMMDC) a 2 numere în semn mărime.

Soluţie: Se va folosi o variantă a algoritmului lui Euclid pentru determinarea CMMDC, folosind scăderi repetate. Dacă a < b, atunci b = b - a, altfel a = a - b. Dacă a = b, atunci CMMDC va fi oricare dintre valorile celor 2 operanzi. Pseudocodul aferent algoritmului este

prezentat mai jos:

$\overline{\mathbf{Algorithm}}$ 1 Calculul CMMDC al numerelor a și b prin scăderi repetate

```
1: procedure CMMDC(a, b)

2: while a \neq b do

3: if a > b then

4: a \leftarrow a - b

5: else

6: b \leftarrow b - a


7: end if

8: end while


9: return a

10: end procedure
```

Ordinograma aferentă algoritmului este:




Blocul aferent circuitului digital proiectat este:



3 Implementarea căii de date.


Din diagrama din figura precedentă, identificăm elementele necesare în calea de date. În primul rând, trebuie să citim cele două numere, A și B, pentru care vom avea nevoie de două registre. Apoi, este necesar un circuit de scădere, deoarece vom efectua operații de tipul A-B și B-A. Astfel, intrările trebuie să treacă printr-un modul multiplexor care selectează fie A-B, fie B-A. În final, pentru a realiza comparația, avem nevoie de un circuit comparator. Calea de date este prezentată mai jos:




Pentru a implementa scăzătorul, se va utiliza un scăzător format din FSC (Full Substracter Cells), similar cu sumatorul de tip RCA cu FAC (Full Adder Cells). Aici nu mai aveam carry in şi carry out, ci borrow in şi borrow out (la scădere ne "împrumutăm", analogie cu scăderea din zecimal). Circuitul "Substractor" din calea de date este format din n module FSC, unde n este numărul de biţi al operanzilor. În cazul căii de date, se observă că are drept semnale de ieşire care vor merge spre calea de control gt (greater than), lt (less than) şi eq (equal). Aceste semnale transmit căii de control ce operație să realizeze (a-b sau b-a).

4 Implementarea căii de control.

Calea de control este ilustrată prin intermediul unui FSM Mealy cu 5 stări, reprezentat mai jos:



Tranziţia dintre stări este aleasă în funcţie de semnale. Practic, aşa se decide care operaţie se realizează (a-b daca a gt b sau b-a dacă a lt b; dacă a=b, atunci se activează semnalul eq venit din calea de date care marchează finalul algoritmului). Relaţia dintre calea de date şi calea de control este evidenţiată mai jos:



Rolul fiecărui semnal de control furnizat de calea de control este:

ldA - semnal pentru încărcarea primului număr în registru;

ldB - semnal pentru încărcarea celui de-al doilea număr în alt registru; sel1 și sel2 - intrări de selecție pentru primul multiplexor (cel din stânga), respectiv cel de-al doilea (din dreapta) din calea de date, asigurând selecția ordinii operanzilor (dacă se face a-b sau b-a); sel_in , care dacă este 0, încarcă rezultatul din scăzător; done - semnifică finalul algoritmului.

De asemenea, calea de control are ca intrare semnalul de clock (care apare ca input şi în calea de date), semnalul start care asigură începerea algoritmului, şi semnalele gt, lt şi eq care stabilesc ordinea operanzilor şi ce operație se realizează.

Codul Verilog aferent sintezei unității de control este:

```
i 'timescale 1ns / 1ps
i module controller(
input clk,
input rst,
```

```
input lt,
       input gt,
       input eq,
       input start,
9
       output reg ldA,
10
       output reg ldB,
11
       output reg sel1,
12
       output reg sel2,
13
       output reg sel_in,
14
       output reg done
15
       );
16
17
       reg [2:0] state, state_nxt;
18
  parameter S0 = 3'b000, S1 = 3'b001, S2 = 3'b010, S3 = 3'b011, S4 = 3'b1
19
  /********* State Transitions *************/
21
22
  always @(posedge clk or posedge rst)
  begin
^{24}
       if (rst)
25
           state <= S0;
26
       else
27
           state <= state_nxt;</pre>
28
  end
29
30
  /***** Generation of Load Signals **********/
31
32
  always@(*)
33
  begin
       // Default values to avoid latches
35
       state_nxt = state;
36
       {sel_in, ldA, ldB, done, sel1, sel2} = 6'b0000000;
37
38
       case(state)
39
           S0: begin
40
                    sel_in = 1;
                    1dA = 1;
42
                    if(start) state_nxt = S1;
43
```

```
44
                 end
            S1: begin
45
                      sel_in = 1;
46
                      1dB = 1;
                      state_nxt = S2;
48
                 end
49
            S2: begin
50
                      if(eq) begin
51
                          done = 1;
52
                          state_nxt = S5;
53
                      end else if(lt) begin
                          sel1 = 1;
55
                          ldB = 1;
56
                          state_nxt = S3;
57
                      end else if (gt) begin
58
                          sel2 = 1;
59
                          ldA = 1;
60
                          state_nxt = S4;
61
                      end
62
                 end
63
            S3: begin
64
                      if(eq) begin
65
                          done = 1;
66
                          state_nxt = S5;
67
                      end else if(lt) begin
                          sel1 = 1;
69
                          ldB = 1;
70
                          state_nxt = S3;
71
                      end else if(gt) begin
                          sel2 = 1;
73
                          ldA = 1;
74
                          state_nxt = S4;
75
                      end
76
                 end
77
            S4: begin
78
                      if(eq) begin
                          done = 1;
80
                          state_nxt = S5;
81
```

```
end else if(lt) begin
82
                          sel1 = 1;
83
                          ldB = 1;
84
                          state_nxt = S3;
                     end else if(gt) begin
86
                          sel2 = 1;
87
                          1dA = 1;
                          state_nxt = S4;
                     end
90
                end
91
            S5: begin
                     done = 1;
93
                     state_nxt = S5;
94
                end
95
            default: state_nxt = S0;
       endcase
97
  end
98
  endmodule
```

Codul aferent căii de date este:

```
'timescale 1ns / 1ps
  module GCD_datapath(
       input ldA,
4
       input 1dB,
       input sel1,
6
       input sel2,
       input sel_in,
       input clk,
       input rst,
10
       input [15:0] data_in,
11
       output gt,
12
       output lt,
13
       output eq
14
       );
15
16
```

```
wire [15:0] Aout, Bout, X, Y, Bus, SubOut;
18
  PIPO A (Aout, Bus, ldA, clk, rst);
  PIPO B (Bout, Bus, ldB, clk, rst);
  MUX MUX_in1 (X, Aout, Bout, sel1);
  MUX MUX_in2 (Y, Aout, Bout, sel2);
  MUX MUX_load (Bus, SubOut, data_in, sel_in);
  SUB SB (SubOut, X, Y);
  COMPARE COMP (1t, gt, eq, Aout, Bout);
25
26
  endmodule
27
28
29
  module PIPO(data_out, data_in, load, clk, rst);
30
31
  input [15:0] data_in;
32
  input load, clk, rst;
  output reg [15:0] data_out;
35
  always @(posedge clk or posedge rst)
36
       if (rst)
37
           data_out <= 16'b0;</pre>
       else if (load)
39
           data_out <= data_in;</pre>
40
41
  endmodule
42
43
44
  module MUX (out, in0, in1, sel);
45
46
  input [15:0] in0, in1;
47
  input sel;
48
  output [15:0] out;
49
50
  assign out = sel ? in1 : in0;
51
  endmodule
53
54
```

```
module COMPARE (lt, gt, eq, data1, data2);
56
57
  input [15:0] data1, data2;
  output lt, gt, eq;
59
60
  assign lt = data1 < data2;</pre>
61
  assign gt = data1 > data2;
  assign eq = data1 == data2;
63
64
  endmodule
66
  module SUB (out, in1, in2);
67
68
  input [15:0] in1, in2;
  output reg [15:0] out;
70
71
  always @(*)
       out = in1 - in2;
73
74
  endmodule
```

iar testbench-ul (cu cazurile 0 și 1, limita maximă admisă de un întreg fără semn pe 16 biți și 2 cazuri între limitele admise) este:

```
.1dB(1dB),
14
        .sel1(sel1),
15
        .sel2(sel2),
16
        .sel_in(sel_in),
17
        .clk(clk),
18
        .rst(rst),
19
        .data_in(data_in),
20
        .gt(gt),
^{21}
        .lt(lt),
22
        .eq(eq),
23
        .Aout(Aout),
^{24}
        .Bout(Bout)
25
  );
26
27
   controller CON (
        .clk(clk),
29
        .rst(rst),
30
        .lt(lt),
31
        .gt(gt),
32
        .eq(eq),
33
        .start(start),
34
        .ldA(ldA),
        .1dB(1dB),
36
        .sel1(sel1),
37
        .sel2(sel2),
38
        .sel_in(sel_in),
39
        .done(done)
40
  );
41
   always #5 clk = ~clk;
43
44
   initial begin
45
       clk = 1'b0;
46
       rst = 1'b1;
47
       start = 1'b0;
48
       data_in = 16'b0;
50
51
```

```
#10 \text{ rst} = 1'b0;
       #3  start = 1'b1;
53
54
       #12 data_in = 143;
56
       #10 data_in = 78;
57
       wait (done);
60
61
       #20 start = 1'b0;
62
       #10 rst = 1'b1;
63
       #10 rst = 1'b0;
64
       #3 start = 1'b1;
65
       #12 data_in = 48;
66
       #10 data_in = 18;
67
68
       wait (done);
69
70
       #20 start = 1'b0;
71
       #10 rst = 1'b1;
72
       #10 \text{ rst} = 1'b0;
73
       #3 start = 1'b1;
74
       #12 data_in = 101;
75
       #10 data_in = 10;
76
77
       wait (done);
78
79
       #20 \text{ start} = 1'b0;
       #10 rst = 1'b1;
81
       #10 rst = 1'b0;
82
       #3 start = 1'b1;
83
       #12 data_in = 0;
84
       #10 data_in = 1;
85
       wait (done);
88
       #20 start = 1'b0;
89
```

```
#10 rst = 1'b1;
         #10 \text{ rst} = 1'b0;
91
         #3  start = 1'b1;
92
         #12 data_in = 65535;
         #10 data_in = 65535;
94
95
         #1000 $finish;
96
   end
98
    initial begin
99
         monitor (time, "\Delta out_{\square} = 2\%d, Bout_{\square} = 2\%d, \Delta one_{\square} = 2\%b", Aout, Bout, dor
         $dumpfile("gcd.vcd");
101
         $dumpvars(0, GCD_testbench);
102
   end
103
104
   endmodule
105
```

5 Temă.

- 1) Se cer:
- a) implementarea căii de control (pe foaie) cu bistabile D;
- b) diagrama de timp pentru calea de control (tot pe foaie);
- 2) Să se proiecteze (pe hârtie) un circuit secvențial sincron care să realizeze apariția stărilor prime din intervalul 0-15 și cea a stărilor pare cuprinse între 0 și 8.