## TD N° 2: cache associatif

## **Exercice 1**

Un ordinateur a une mémoire principale constituée de 2 Mo. Il possède un cache associatif par ensemble de 16 lignes, avec 2 entrées par ensemble. La taille d'un bloc est de 32 octets. On suppose que l'algorithme LRU est utilisé pour le remplacement d'un bloc, et que le temps d'accès au cache est de 1 ns alors que le temps d'accès à la RAM est de 10 ns.

- Quelle est la capacité du cache ? Quel est le nombre de bits nécessaires pour décrire une adresse de la mémoire principale ?
- Calculer le nombre de bits pour les champs Etiquette, Ligne et Deplacement de l'adresse d'un mot de la mémoire principale
- Le cache est initialement vide. Le processeur lit 64 octets à partir des adresses 0, 1, 2...63 dans cet ordre.
  - > Décrire le contenu du cache après lecture des 64 octets.
  - > Donner le temps nécessaire à la lecture des 64 octets.
- Le cache est initialement vide. Le processeur lit les octets contenus aux adresses 0, 512, 1024, 512, 0. (Aide: 512 = 16 \* 32)
  - Décrire l'évolution du cache lors de la lecture de ces 5 octets
  - Donner le temps nécessaire à la lecture de ces 5 octets.

## **Exercice 2**

Un ordinateur a une mémoire principale constituée de 1 Mo. Il a aussi un cache de 4 Ko associatif par ensemble, avec 4 entrées par ensemble. La taille d'un bloc est de 64 octets.

- Déterminer le nombre de lignes du cache
- Calculer le nombre de bits pour les champs **Etiquette**, **Ligne** et **Deplacement** de l'adresse d'un mot de la mémoire principale
- On suppose que l'algorithme LRU est utilisé pour le remplacement d'un bloc, et que le temps d'accès au cache est de 1 ns alors que le temps d'accès à la RAM est de 10 ns. Le cache est initialement vide. Le processeur lit 4352 octets à partir des adresses 0, 1, 2...4351 dans cet ordre. (4352=64x68)
  - ➤ Décrire le contenu du cache après lecture des 4352 octets.
  - > Donner le temps nécessaire à la lecture des 4352 octets.
- Le processeur répète ensuite cette séquence (lecture des 4352 octets) 9 fois.
  - > Décrire le contenu du cache obtenu.
  - Déterminer l'accélération obtenue grâce à l'utilisation du cache.

## **Exercice 3**

On considère un ordinateur avec le cache associatif ci-dessous.

La taille d'un bloc est de 8 octets.

Dans chaque case, on met les 3 indications suivantes :

- le bit de validité (BitV) qui vaut 1 lorsque la case est valide
- l'étiquette du bloc (Eti) écrite en base 10
- le champ LRU : 1 signifie le plus récemment utilisé, 4 le moins récemment utilisé

BitV=1, Eti=1, LRU=3	BitV=1, Eti=2, LRU=1	BitV=1, Eti=5, LRU=2	BitV=1, Eti=3, LRU=4
BitV=1, Eti=0, LRU=3	BitV=1, Eti=1, LRU=1	BitV=1, Eti=12, LRU=2	BitV=1, Eti=2, LRU=4
BitV=1, Eti=0, LRU=1	BitV=1, Eti=2, LRU=2	BitV=1, Eti=4, LRU=3	BitV=0, Eti=3, LRU=4
BitV=1, Eti=1, LRU=4	BitV=1, Eti=2, LRU=2	BitV=1, Eti=0, LRU=2	BitV=1, Eti=6, LRU=1

- 1. Dans le cache ci-dessus, une case contient des informations impossibles. Laquelle ?
- 2. Décrire comment le cache est modifié lorsque l'on accède successivement aux octets ci-dessous dont l'adresse est écrite en base 10 (vous pouvez écrire les modifications sur le tableau ci-dessus ),
  - 0, 67, 33, 16, 49, 81, 19, 12
- 3. Comptez le nombres de succès et d'échecs obtenus