

# 实验 5：取操作数实验

姓名：孙文博      学号：201830210

## 一、实验目的

- 1.掌握读写随机存储器 RAW 的方法。
- 2.掌握读取指令寄存器，并根据指令格式进行译码，生成相关字段内容。
- 3.掌握根据指令格式类型，生成立即数扩展器的设计方法。


## 二、实验环境



Logisim-ITA V2.16.1.0

## 三、实验步骤

### 1. Logisim 中 RAM 组件存取实验。

RAM 组件最多可以存储  $2^{24}$  个存储单元，每个存储单元位宽最大 32 位。有 3 种不同的工作模式：同步模式、异步模式、输入输出分离同步模式。实验中分别实现这三种模式下 RAM 的读取和写入操作，电路图及仿真测试图如下：






其中，分离模式下的 RAM 分别有一个读口一个写口，一个共用的地址入口，str 和 ld 分别控制着输入和输出使能端，读口为组合逻辑电路随时可读，写口

为时序逻辑电路，当时钟上升沿到来时写入；同步模式下的读口和写口共用，使用三态门和非门连接成一个控制端，输入 1 时只写不读，输入 0 时只读不写，写入端同样由时钟控制；异步模式和同步模式类似，唯一的区别在于不需要时钟控制，写口也是组合逻辑电路随时可写。

2. 设计并实现读取存储在 RAM 任意地址中 RISC-V 指令，之后实现对指令的解析。



根据给出的 RISC-V 取指令电路原理图设计的取指令和解析指令电路图及仿真检测图如下，其中左半部分是取指令操作，当指令为 R 型，I 型，S 型时 PC 中的地址依次加 4 送入指令存储器中，当指令为 B 型，J 型时会改变 Jump 和 Branch 等控制端的值，从而让  $PC \leftarrow PC + imm$ ；得到的指令地址送入指令存储器 RAM 中获取相应指令 instr，接下来对照 RISC-V 指令格式卡进行指令解析，0-6 位为 op，7-11 位是 rd，12-14 位是 funct3 等对应操作数或地址；该部分中所有的控制信号 Jump，Branch，Zero，extop 等由实验 5.4 中的控制器部件统一控制。




4. 根据控制器功能表设计并实现控制器电路。

根据对应指令下各个控制信号的取值列出真值表，通过组合逻辑电路的自动生成功能可实现控制器电路，电路图如下：

控制器功能表

控制信号	func3	000	010	011	110	无关	010	010	000	无关
	op	0110011	0110011	0110011	0010011	0110111	0000011	0100011	1100011	1101111
		add	slt	sltu	ori	lui	lw	sw	beq	jal
Branch		0	0	0	0	0	0	0	1	0
Jump		0	0	0	0	0	0	0	0	1
ALUASrc		0	0	0	0	×	0	0	0	1
ALUBSrc<1:0>		00	00	00	10	10	10	10	00	01
ALUctr<3:0>		0000 (add)	0010 (slt)	0011 (sltu)	0110 (or)	1111 (srcB)	0000 (add)	0000 (add)	1000 (sub)	0000 (add)
MemtoReg		0	0	0	0	0	1	×	×	0
RegWr		1	1	1	1	1	1	0	0	1
MemWr		0	0	0	0	0	0	1	0	0
ExtOp<2:0>		×	×	×	000 immI	001 immU	000 immI	010 immS	011 immB	100 immJ



#### 四、 思考题

1. 答：拓展存储空间有两种情况：当芯片存储单位数与主存要求存储单元数相同而位数不足时，需要对位数进行扩展；当芯片字长与主存相同而存储单元数不足时，需要对存储空间即地址空间进行扩展，也就是字拓展，比如将两块 RAM 连在一起。读写一个字节或一个字的数据，可以用分线器将它们合并为一串数据。
2. 答： 也可以使用移位的方法来实现。

#### 五、 实验总结

本实验中模拟了单周期 CPU 一些部分的组成，如取指令部分，解析指令部分，控制器等电路设计和分析，从而为后面的 CPU 设计打下基础，值得关注的地方是不同指令对应取指令操作的不同以及 Jump，Branch 等控制信号的含义及使用。