



ICS 第六章作业

3. (1) $16\text{KB} / 1\text{K} \times 8\text{位} = 16\text{片 DRAM}$

(2) $48\text{KB} / 16\text{KB} = 3\text{个}$

(3) 主存地址 16 位, 低 10 位表示芯片内地址, 其中前 5 位为行地址, 后 5 位为列地址

4. (1) $(32\text{K} \times 8\text{位}) / (8\text{K} \times 4\text{位}) = 4 \times 2 = 8\text{个}$

(2) RAM 区大小为 $16\text{MB} - 32\text{KB} = (16 \times 2^{19} - 32) \text{KB} = 511 \times 32 \text{KB}$

故需要 $(511 \times 32 \text{KB} \times 8\text{位}) / (8\text{KB} \times 4\text{位}) = 511 \times 4 \times 2 = 4088\text{个}$

5. (1) 每面有 $51\text{mm} \times 3.92\text{TPM} = 200\text{道}$, 每道信息量为 $3.14 \times (355.6 - 2 \times 51) \times 90 \text{BPM} = 71664 \text{bit}$, 故磁盘容量为 $20 \times 200 \times 71664 \text{bit} \approx 273 \text{Mbit} = 34.1 \text{MB}$

道密度和位密度都扩大 100 倍, 容量扩大 10000 倍, 容量为 $273 \text{Mbit} \times 10^4 \approx 333 \text{GB}$

(2) 平均寻道时间为 $((200-1) \times 0.2 + 0) / 2 = 19.9 \text{ms}$, 转一圈时间为 $60 \times 1000 / 2400 \text{RPM} = 25 \text{ms}$, 平均旋转时间为 $(25\text{ms} + 0) / 2 = 12.5 \text{ms}$, 故平均存取时间 $= 19.9 + 12.5 \text{ms} = 32.4 \text{ms}$, 平均数据传输速率为 $71664 \text{bit} / 25 \text{ms} = 2.87 \text{Mbit/s}$


(3) 平均寻道时间为 $((20000-1) \times 0.002 + 0) / 2 = 20 \text{ms}$, 转一圈时间变为 $25\text{ms} / 3 = 8.33 \text{ms}$, 故平均存取时间 $= 20 \text{ms} + 8.33 / 2 \text{ms} = 24.2 \text{ms}$; 平均数据传输速率为 $300 \times 2.87 \text{Mbit/s} = 861 \text{Mbit/s}$

8. (1) cache 共 $64\text{KB} / 128\text{B} = 512\text{行}$, 直接映射方式下行号占 9 位;

主存块^共 128B 按字节编址, 块内地址为 7 位;

主存地址空间为 1GB, 故主存地址位数为 30 位 ($1\text{GB} = 2^{30}\text{B}$);

故主存地址中标记为 $30 - 9 - 7 = 14\text{位}$, 地址划分为: 标记 (高 14 位), 行索引 (中间 9 位), 块内



(2) 采用直接映射, 直写方式, 不用考虑控制位与修改位, 故每个 cache 行包括 1 位有效位, 14 位标记位和 128B 数据, 共有 $512 \times (1 + 14 + 128 \times 8) \text{bit} = 931968 \text{位}$





12. (1) 时间局部性无法判断, 因为数组中每个元素只被访问一次;

空间局部性较好, 因为是顺序访问数组中每个元素;

无法判断命中率高低;

0040H	X ₀	} X[0]
	X ₁	
	...	
	X ₃₂	
0060H	Y ₀	} Y[0]
	Y ₁	
	...	
007FH	Y ₃₂	

cache 有 $32\text{B}/16\text{B} = 2$ 行, 每个主存块 (cache 行) 中可放 4 个元素。

其中 X 中的元素在第四、五两个主存块中, Y 的元素在六、七两个主存块中, 因此 $X[0] \sim X[3]$ 和 $Y[0] \sim Y[3]$ 映射到 cache 第一行中, $X[4] \sim X[7]$ 和 $Y[4] \sim Y[7]$ 映射到 cache 第二行中, 因此 $X[i]$ 与 $Y[i]$ 总是冲突, cache 命中率为 0。

(3) 改为 2-路组相联, 同时块大小为 8B, 故 cache 有 $32\text{B}/8\text{B} = 4$ 分为两组, 一个主存块放两个元素, 因此 X 中的元素放在第 8~11 块中, Y 中的元素放在 12~15 块中。且因为每组有两行, X_{0i} 和 Y_i 可以

-组	X ₀ X ₁ ...
	Y ₀ Y ₁ ...
=组	X ₂ X ₃ ...
	Y ₂ Y ₃ ...

读取到且不冲突, 命中的元素为 X_1 和 Y_1 , X_3 和 Y_3 , X_5 和 Y_5 , X_7 和 Y_7 , 命中率为 50%。

(4) 若改为 X 中 12 个元素, 则 $X[i]$ 与 $Y[i]$ 不会发生冲突, 每块中四个元素可以命中 3 个, 命中率为 75%。

23. (1) `addl (%edx, %ecx, 4), %eax, "基址+比例变址+偏移量"`

(2) 取指令操作得到线性地址为 $0x0 + 0x8049c08 = 0x8049c08$;

取数据操作得到线性地址为 $(0x804d000 + 50 \times 4) + 0x0 = 0x804d0c8$;

(3) `movl $0, %ecx`

`. Loop`

`cmpl %ebx, %ecx`

`jge $.EXIT`

`addl (%edx, %ecx, 4), %eax`

`incl %ecx`

`jmp .Loop`

`.EXIT`





(14) $PE=1$ (保护模式), $PG=1$ (启用32位页);

(15) 不会发生缺页异常, 因为 I 不在页面起始处, 但是取 $a[0]$ 时可能发生缺页, 因为 $a[0]$ 的地址为 $0x804d000$ 在一个页面起始处 (页大小为 $4KB$, 页起始地址后12位全0), 故在执行 I 的过程中访问操作数时发生缺页异常, 此时页故障线性地址为 $0x804d000$, 保存在控制寄存器 $C2$ 中。

(16) 虚页号为高20位 $0x08049$ (0000 1000 0000 d00 1001);

虚页号中高10位 (0000 1000 00) 为页目录索引, 低10位 (00 0100 1001) 为页表索引;

第一次执行指令 I 时, $P=1$, $R/W=0$, $U/S=1$, $A=1$, $D=0$;

(17) 不会, 因为指令 I 不在一个页面起始处, 若执行 I 之前的指令发生了 TLB 缺失, 会把所在页的页表项装入 TLB, 但在取操作数 $a[0]$ 时可能发生, 因为 $a[0]$ 所在页第一次被访问时对应页表项可能不在 TLB 中。

高18位为 TLB 标记, 低两位为 TLB 组索引;

指令 I 线性地址为 $0x8049c08$, MMU 将 TLB 标记 (02012H) 与第1组所有标记相比, 找到一个相等且有效的页表项在 TLB 中, 从而命中, 取出主存地址为 $028B0C08H$ 。

(18) cache 共有 $8KB / 32B = 256$ 行, 组数为 $256/2 = 128$, 主存地址划分为: 高20位标记, 中间7位为组索引, 低5位为块内地址。指令 I 的线性地址 $0x8049c08$, 其中低12位为页内偏移量, 组索引为1100000, 块内地址为01000。因为指令 I 不在一个主存块的起始位置故不会发生 cache 缺失。指令 I 所在主存块应映射到 cache 的第96组 (1100000) 中。

(19) 占页面个数 $8000B / 4KB \approx 2$ 个, 页虚号为 0000 1000 0000 0100 1101 和 0000

1000 0000 0100 0110, $a[1200]$ 在最后一个页中。






ICS第七章作业

4. (1). 第一行指令的线性地址为 $0x80482c0$ (在 Linux 初始化时所有段基址设为 0, 故逻辑地址就是线性地址), 页大小为 4KB 故该指令不是页面起始地址, 会将七条指令同时装入内存, 故不会发生缺页异常;


(2) 执行第一条指令过程中, 会在数据访问时发生缺页, 但是可恢复的故障, 处理过程如图:



执行第2行指令过程中, 会在数据访问时发生缺页, 同上, 可恢复。

执行第六行指令过程中不会发生缺页。

执行第七行指令会发生页故障, 且无法恢复。过程如图:



(3) 会发生“整除0”故障 (默认初值为0), 且不能恢复。

5. (1) 用户态, 此时执行的用户程序的功能; 下个周期变为内核态;

(2) 属于, 通过系统门激活异常处理程序, 中断类型号为128; $P=1$, $DPL=3$.

TYPE=1111B, 段描述符中的内容如下:

段	基址	限界	G	S	TYPE	DPL	D	P
用户代码段	0x0000 0000	0xFFFF	1	1	10	3	1	1
用户数据段	0x0000 0000	0xFFFF	1	1	2	3	1	1
内核代码段	0x0000 0000	0xFFFF	1	1	10	0	1	1
内核数据段	0x0000 0000	0xFFFF	1	1	2	0	1	1





取出的是内核代码段,

(3) ① 确定中断类型号 128 (0×80), 从 IDTR 指向的 IDT 中取出第 128 个表项, 其中 $P=1$, $DPL=3$, $TYPE=1111B$, 段选择符 0×60 , 指向 GDT 中内核代码段描述符。

② 根据段描述符, 得到 $DPL=0$, 基地址为 0, 将 CPL 与 DPL 比较, 在 Linux 内核代码段中 DPL 总为 0, 因此不会有 $CPL < DPL$ 情况。

执行第 5 行指令时处于用户态, 需切换至内核态:

1) 读 TR 寄存器, 访问 TSS 段;

2) 将 TSS 段中保存的段选择符和栈指针分别装入寄存器 SS 和 ESP 中;

③ 将第 5 行指令后一条指令的逻辑地址写入 $CS:EIP$, 在当前内核栈中保存 EFLA、GS、CS 等寄存器内容;

④ 将 IDT 的段选择符 (0×60) 装入 CS, 将 IDT 的偏移地址装入 EIP。

这样, 下一个时钟执行系统调用处理程序 `system-call` 的第一条指令, 在内核完成系统调用服务后, 执行最后一条指令 `iret`, 以回到原指令下一条指令。

