


## Introduction :

Pour commencer l'objectif de notre TP consistait à construire une Unité Arithmétique et logique simple, capable de faire 8 opérations différentes sur 16 bits de données. Nous avons utilisé le logiciel Logisim qui permet de simuler des circuits, nous avons répartis ce TP sur 4 séances sur 2 semaines.


### I- Le circuit d'addition – soustraction

Pour la première étape de la création de l'UAL nous avons commencé par un simple additionneur 1 bit /le demi-additionneur. Ce circuit à 2 entrées A et B, et 2 sorties R le résultat de l'addition et la retenue (r).




Ensuite nous avons créé le circuit grâce à la formule  $S = A \text{ XOR } B$  et  $r = A \wedge B$ .

Le seul problème de ce circuit c'est qu'il ne prend pas de retenue entrante donc nous l'avons modifié pour qu'il ait  $C_{in}$  la retenue entrante, et comme cette solution est très couteuse par rapport au porte franchises nous avons rajouté 2 sorties P, qui est vraie ssi les valeurs des entrées sont telles qu'une retenue entrante sera propagée en sortie. G, qui est vraie ssi les valeurs des entrées sont telles qu'une retenue sortante est nécessairement engendrée.



Pour continuer, nous voulons créer un circuit qui permet d'additionner 4 bits. Donc nous devons interpréter P et G avec l'expression :  $\text{Cout} = G \vee (p \wedge C_{in})$  pour calculer la retenue, mais comme dans l'additionneur 4 bits nous allons utiliser 4 fois l'additionneur 1 bit, donc 4 retenues alors nous avons créé un circuit pour s'en occuper. Tout d'abord nous avons créé un circuit (UCAR) (ci-dessous). Mais il n'était pas optimisé car les calculs doivent attendre le précédent.



Ensuite nous avons créé un nouveau circuit UCAR optimisé et qui sert à calculer les C1, C2, C3, C4 les retenues d'une addition de 4 bits :

$$C1 = (p0 \wedge c0) \vee g0$$


$$C2 = (p1 \wedge p0 \wedge c0) \vee (p1 \wedge g0) \vee g1$$


$$C3 = (p2 \wedge p1 \wedge p0 \wedge c0) \vee (p2 \wedge p1 \wedge g0) \vee (p2 \wedge g1) \vee g2$$

$$C4 = (p3 \wedge p2 \wedge p1 \wedge p0 \wedge c0) \vee (p3 \wedge p2 \wedge p1 \wedge g0) \vee (p3 \wedge p2 \wedge g1) \vee (p3 \wedge g2) \vee g3$$

Nous avons calculé de manière anticiper la retenue de toutes les sous-addition.


Voici mon circuit UCAR (ci-dessous) qui permet de reproduire ces calculs.






Grâce à l'UCAR nous pouvons à présent utiliser 4 additionneurs 1 bits afin de créer l'additionneur 4 bit :

Ensuite nous avons un peu modifié notre additionneur 4 bit pour qu'il utilise des sorties super P et super G qui sont des super-sigaux qui pour super P indique si une retenue entrante sur




l'additionneur 4 bis sera propagé en sortie et pour super G indique si une retenue sortante est engendrée par l'additionneur 4 bits. Alors nous avons modifié notre circuit UCAR pour correspondre aux supers P et G.

<- UCAR super G et P



<- 4-bit adder super G et P

Ensuite à partir de cet additionneur 4 bits nous voulons créer un additionneur 16 bits. Donc même organisation que notre 4-bit adder super G et P, mais à la place des additionneurs 1bit nous utilisons les 4-bit adder super G et P.



<- additionneur 16-bits

L'UCAR sert à calculer les retenues pour les prochains additionneurs et super G et super P avec la formule :  $sP = p0 \wedge p1 \wedge p2 \wedge p3$  et  $sG = g0 \wedge g1 \wedge g2 \wedge g3$

Le petit circuit (carry) en sortant de UCAR permet de calculer la retenue sortante  $Cout = g \vee (p \wedge Cin)$ .

## II- L'unité arithmétique et logique

L'unité arithmétique et logique a pour but de faire une opération parmi plusieurs contrôlé par une entrée reliée à un multiplexeur avec une entrée en 3 bits donc 8 commandes différentes. Les fonctions à calculer sont :


— 000 :  $S = A + B$ .

Pour cette fonction c'est l'additionneur 16 bits qu'on va utiliser

— 001 :  $S = A - B$ .

Pour cette fonction c'est l'additionneur 16 bits mais nous devons rajouter une constante = 1 en retenue entrante

Afin de réaliser une soustraction en complément à 2:



— **010 :  $S = A \text{ bar}$**

Pour cette fonction on utilise la porte NOT

— **011 :  $S = A.B$ .**

Pour cette fonction on utilise la porte AND

— **100 :  $S = A + B$ .**


La même que la 000

— **101 :  $S = A \oplus B$ .**

Pour cette fonction on utilise la porte XOR


— **110 : décalage à gauche de A de 1 bit (cf. indication ci-dessous).**

Pour cette fonction on utilise le décalage logique à gauche



— **111 : décalage à droite arithmétique de A de 1 bit.**

Pour cette fonction on utilise le décalage arithmétique à droite



Enfin nous avons ajouté des informations de statuts :

— **Z : la sortie vaut 0.**

— **N : la sortie, interprétée en complément à 2, est négative.**

— **C : retenue sortante de l'addition.**

— **V : interprétée en complément à 2, le résultat du calcul déborde de la capacité de codage.**

