Basisbegrippen Digitale Techniek (213001)	9 november 3000, 13.30 – 17.00 uur 8 bladzijden met 10 opgaven
 Vul op de eerste bladzijde uw naam, ople Vul op de overige bladzijden uw naam in Lever uitsluitend het antwoordenformuli Tijdens deze toets is naast het gebruik va 	er in en lever altijd alle bladzijden in. an schrijfgerei en een rekenmachine toegestaan. De is bij dit tentamen niet nodig. Andere schriftelijke
Naam:	
Studentnummer:	Opleiding:
OPGAVE 1	5 + 5 PUNTE
	gram voor uitgang D van een systeem met een minimale sum-of-products (SOP) formule
b) Geef het schema van een mir inverters voor uitgang D.	nimale realisatie met uitsluitend NANDs en

OPGAVE 2: 5+5 PUNTEN

Gegeven is de formule voor Z (de som van mintermen zijn gegeven met de don't cares (d))

$$F(A,B,C,D) = \sum m(0, 3, 8, 11, 15), d(A,B,C,D) = \sum m(7, 10, 12)$$


a) Geef een minimale logische formule voor Z als sum-of-products (SOP).

```
SOP Z =
```

b) Geef een minimale logische formule voor Z als products-of-sums (POS).

```
POS Z =
```

OPGAVE 3 5+5 PUNTEN



In bovenstaand schema komen twee identieke D-flipflops voor met de volgende relevante parameters: T_{co} (de vertraging tussen het aanpassen van de uitgang Q nadat er een opgaande flank van de klok is geweest), T_{su} (setup tijd) en T_h (hold tijd).

De combinatoriek (Comb) heeft een minimale vertraging van T_{min} ($T_{min} > 0$ seconden) en de maximale vertraging is T_{max} . De clock skew is T_{skew} . De overige vertraging in de bedrading wordt verder niet meegenomen.

a) Gevraagd wordt de maximale klokfrequentie voor dit systeem (uitgedrukt in bovenstaande parameters).
b) Gevraagd wordt de maximaal toelaatbare clock skew (uitgedrukt in
bovenstaande parameters).

							4	+3+4 I	PUN
•	rteer het ecimaal.	niet	gehele	decimale	getal	611,625	naar	octaal	er
Octaal									
Hexadecir	naal								
achtere		Signe		het bitpatr tude notation			_		n
Signed Ma	gnitude								
	nent								
1-complex	iiciit								

OPGAVE 5 7 PUNTEN


Voor de communicatie wordt aan de data i een pariteitsbit toegevoegd. Er wordt gebruik gemaakt van even pariteit, d.w.z. het totaal aantal enen in de data i en pariteitsbit is even.

Gevraagd wordt de VHDL beschrijving voor de combinatorische schakeling waarmee het dit pariteitsbit *o* bepaald kan worden. De entity beschrijving is al gegeven.

```
LIBRARY IEEE;
USE IEEE.std_logic_1164.ALL;
ENTITY even parity IS
 GENERIC (width : integer := 3);
  PORT (i : IN std logic vector(width-1 DOWNTO 0); --data
       o : OUT std logic); -- pariteitsbit
END even parity;
ARCHITECTURE behaviour OF even_parity IS
```

Naam:	
OPGAVE 6	3+3+6 PUNTEN
Voor de testbaarheid van een systeem wordt naar de <i>controllability</i> gekeken. Geef een omschrijving van deze termen.	v en <i>observability</i>
Omschrijving controllability	
Omschrijving observability	
Om een ontwerp testbaar te maken wordt bij het ontwerpen ervan met de testbaarheid. Dit kan o.a. door het toevoegen van scan-pade	
nadelen van het toevoegen van scanpaden:	
1.	
2.	
3.	

OPGAVE 7 5 PUNTEN



END gates;

Gegeven is de VHDL beschrijving greater. Is het gegeven schema een correcte realisatie van deze VHDL beschrijving. Motiveer uw antwoord.

Is het schema een correcte realisatie: Ja/NEE:	
Motivatie:	

Naam:

OPGAVE 8 5 +7 PUNTEN

Gevraagd wordt de toestandsmachine van een seriële optelschakeling. Er zijn 2 dataingangen voor de twee operanden A en B. De beide operanden hebben willekeurige lengte (de lengte van de beide operanden is gelijk). De data wordt van 'least significant bit' naar 'most significant bit' aangeboden. Op elke actieve flank van de klok worden de volgende twee bits van beide operanden aangeboden. Als het n^e ingangsbit van beide operanden aanwezig is op de ingang staat op de uitgang het n^e bit van het resultaat. Naast beide data-ingangen is er nog een R (reset) ingang. Indien R is '1' wordt de schakeling in de begintoestand gebracht. Als R is '1' is het uitgangssignaal '0'. Als R is '0' wordt de optelbewerking zoals hiervoor is beschreven uitgevoerd.

urte	uitgevoerd.					
1) \(\frac{1}{2} \)	Waarom is dit een Mealy toestandsmachine					
L						
2) (Geef een toestandsmachine met minimum aantal toestanden					

OPGAVE 9 5+5+5 PUNTEN

Onderstaande toestandstabel beschrijft een toestandmachine van een synchroon systeem. De codering van de vier toestanden is achter de toestand (=state) tussen haakjes gegeven. Voor flipflop Q2 wordt een T-flipflop gebruikt en voor flipflop Q1 wordt een JK-flipflop gebruikt. Verder heeft de schakeling naast de klok ingang nog de ingangen A en B en uitgang Y.

State	AB=00	AB=01	AB=10	AB=11	Y
(Q_2Q_1)					
S0 (00)	S0	S0	S2	S2	0
S1 (01)	S1	S1	S3	S 3	0
S2 (10)	S3	S3	S1	S1	0
S3 (11)	S3	S2	S 1	S0	1

a) Geef een minimale logische formule in SOP vorm voor de T ingang van de T-flipflop Q2.
b) Geef een minimale logische formule in SOP vorm voor de K ingang van de JK-flipflop Q1.

c) Na de ontwerpfase blijkt de T-flipflop niet meer geleverd te kunnen worden maar is er nog wel een JK-flipflop beschikbaar. Kan dit systeem ook gerealiseerd worden met twee JK-flipflops, motiveer uw antwoord


Kan het systeem met 2 JK-flipflops worden gerealiseerd? ja/nee Motivatie:	

Naam:

OPGAVE 10 8 PUNTEN

```
LIBRARY ieee;
                                             ARCHITECTURE bhv OF counter alt IS
USE ieee.std logic 1164.ALL;
                                               SIGNAL qi : unsigned(w downto 0);
USE ieee.numeric_std.ALL;
                                             BEGIN
ENTITY counter_alt IS
                                               PROCESS(clk)
  GENERIC (w : integer := 8);
                                               BEGIN
  PORT (clk, load, count : IN std_logic;
                                                 IF rising edge(clk) THEN
        d : IN unsigned(w-1 downto 0);
                                                   IF load='1'
                                                     THEN qi <= '0' & d;
        q : OUT unsigned(w-1 downto 0);
        co : OUT std_logic);
                                                     ELSE qi <= qi + ("" & count);</pre>
END counter alt;
                                                   END IF;
                                                 END IF;
                                               END PROCESS;
                                               q <= qi(w-1 downto 0);
                                               co <= qi(w);
                                             END bhv;
```

Bovenstaand ontwerp wordt gebruikt om een BCD teller mee te ontwerpen. Het ontwerp is in onderstaand schema gegeven. (de count ingang is met '1' verbonden en de d ingang is met '0' verbonden).



De entity beschrijving van dit ontwerp is gegeven. Gevraagd wordt de architecture beschrijving waarbij gebruik wordt gemaakt van een instantiatie van de entity *counter_alt* waarbij de generic *w* de waarde 4 moet krijgen.

```
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
USE ieee.numeric_std.ALL;
ENTITY bcd_impl IS
    PORT (clk : IN std_logic;
        q : OUT unsigned(3 downto 0));
END bcd_impl;

ARCHITECTURE structure OF bcd_impl IS
```

BEGIN

END structure;