Homework07

1(改编自COD_CH,P343,5.16)

如5.7节所述,虚拟内存使用页表来跟踪虚拟地址到物理地址的映射。本题显示了在访问地址时必须如何更新页表。以下数据构成了在系统上看到的虚拟字节地址流。假设有4KiB页,一个4表项全相联的TLB,使用严格的LRU替换策略。如果必须从磁盘中取回页,请增加下一次能取的最大页码:

十进制	4669	2227	13916	34587	48870	12608	49225
十六进制	0x123d	0x08b3	0x365c	0x871b	0xbee6	0x3140	0xc049

TLB

有效位	标签	物理页号	上次访问时间间隔
1	0xb	12	4
1	0x7	4	1
1	0x3	6	3
0	0x4	9	7

页表

索引	有效位	物理页号/在磁盘中
0	1	5
1	0	在磁盘中
2	0	在磁盘中
3	1	6
4	1	9
5	1	11
6	0	在磁盘中
7	1	4
8	0	在磁盘中
9	0	在磁盘中
а	1	3
b	1	12

(1)对于上述每一次访问,列出

- 本次访问在TLB会命中还是失效
- 本次访问在页表中会命中还是失效

- 本次访问是否会造成缺页错误
- TLB的更新状态

可以参考表1,后续三、四问可以在此基础上加入tag和index等字段

表上有些空没有可以不填(例如TLB命中, page和page Fault可以空着)

- (2)重复(1), 但这次使用16KiB页而不是4KiB页。拥有更大页大小的优势是什么? 有什么缺点?
- (3)重复(1),但这次使用4KiB页和一个两路组相联TLB。(两路组相联TLB四个表项,前两个一组,索引为0,后两个一组,索引为1)
- (4)重复(1),但这次使用4KiB页和一个直接映射TLB。(直接映射TLB四个表项从上到下的索引依次为0,1,2,3)
- (5)讨论为什么CPU必须使用TLB才能实现高性能。如果没有TLB,如何处理虚拟内存访问?

注: 页表索引是不分tag, index的, 本身就是虚页号, 区别于TLB

表1

衣								
Address		TLD	Dage	Dago	TLB			
		Page H/M	Page Fault	Valid	LRU order	tag	Physical Page	
0x123d								
0x08b3								
0x365c								
0x871b								
0xbee6								
0x3140								
0xc049								

2(改编自COD_CH,P345,5.24)

本题研究具有写缓冲区的处理器的cache控制器的控制单元。使用图5-39的有限状态自动机作为设计有限状态自动机的起点。假设cache控制器用于5.9.3节描述的简单直接映射cache(图5-39),但你需要再添加一个容量为1个块的写缓冲区。

回忆一下,写缓冲区的目的是作为临时存储器,这样处理器就不必等待脏块失效的两次内存访问。它不 是在取新块之前写回脏块,而是缓冲脏块并立即开始读取新块。然后,在处理器工作时再将脏块写入主 存。

- (1) 如果处理器在从写缓冲区将块写回主存时发出一个命中cache的请求,会发生什么?
- (2) 如果处理器在从写缓冲区将块写回主存时发出一个cache失效的请求,会发生什么?
- (3) 设计一个有限状态自动机以启用写缓冲区




图5.39

3(改编自唐书, P151, 4.17、4.18)

- (1) 写出1100、1101、1110、1111对应的海明码(按偶配原则,高位在右边,低位在左边)
- (2) 已知接受到的海明码(按偶配原则配置,高位在右边,低位在左边)为1100100、1100111、1100000、1100001,检查上述代码是否出错?第几位出错?

注:如果觉得高位写在右边不方便,可以说明一下写在左边也是可以的,但是要注意所有位置的顺序

4

某磁盘转速为10000转/分,平均寻道时间是6ms,磁盘传输速率是20MB/s,磁盘控制器延迟为0.2ms,读取一个4KB的扇区所需平均时间约为多少?