

哈尔滨工业大学

课程报告

课程名称：_____计算机组成原理_____

报告题目：_____基于 MIPS32 的单周期 CPU 设计_____

所在院系：_____计算学部_____

所在专业：_____计算机科学与技术_____

学生姓名：_____张宇杰_____

学生学号：_____2022113573_____

选课时间：_____2024 年春季学期_____

评阅成绩：_____

目录

一、 指令格式设计	1
二、 微操作的定义及节拍的划分.....	2
三、 处理器结构设计	4
(一) 程序计数器 PC.....	4
(二) 指令存储器 IM.....	4
(三) 数据存储器 DM	6
(四) 寄存器堆 RegHeap.....	6
(五) 算术逻辑单元 ALU.....	7
(六) 杂项.....	8
四、 硬布线控制逻辑设计.....	8
(一) 分离式设计.....	9
(二) 一体式设计.....	12
1. RegBranch.....	14
2. NearBranch	14
3. AbsBranch.....	14
4. AluOp.....	14
5. RegWrite	15
6. MemRead.....	16
7. MemWrite	16
8. Shift.....	16
9. Imm	17

一、指令格式设计

MIPS32 指令集的指令字长均为 32 位，分为 R 型指令、I 型指令与 J 型指令三种，具体指令格式见下表 1.1。

指令格式	二进制位范围					
	31~26	25~21	20~16	15~11	10~6	5~0
R 型	op(6)	rs(5)	rt(5)	rd(5)	shamt(5)	func(6)
I 型	op(6)	rs(5)	rt(5)	imm(16)		
J 型	op(6)	addr(26)				

表 1.1 MIPS32 的指令格式

三种类型的指令均包含了 op 字段，但 R 型指令采用了扩展操作码技术，其 6 位 op 字段均为 0，具体指令功能由低 6 位的 func 字段决定。

对于 R 型指令，rs、rt 为源寄存器，rd 为目的寄存器，func 字段表明的执行的操作。shamt 字段为移位位数（shift amount），仅用于移位指令。

对于 I 型指令，rs 为源寄存器，rt 为目的寄存器，imm 为 16 位的立即数。I 型指令是立即数指令，主要用于立即数的操作，典型指令有立即数运算，Load/Store 访存，条件分支等。

对于 J 型指令，addr 为地址字段。J 型指令主要可实现大范围的无条件转移 j，其目标地址由 PC+4 的高 4 位与 addr 左移 2 位后的值拼接得到。

本次设计采用的是简化版的 MIPS32 指令集，挑选部分典型 R 型、I 型与 J 型指令进行实现，但也添加了少部分指令便于程序员编程。具体采用的指令集分别见表 1.2，表 1.3 与表 1.4。

助记符	解释	含义	op	rs	rt	rd	shamt	func
add	加法	$rd \leftarrow rs + rt$	000000	rs	rt	rd	-	000001
sub	减法	$rd \leftarrow rs - rt$						000010
and	按位与	$rd \leftarrow rs \& rt$						000011
or	按位或	$rd \leftarrow rs rt$						000100
xor	按位异或	$rd \leftarrow rs \wedge rt$						000101
slt	有符号小于时置位	$rd \leftarrow (rs < rt) ? 1 : 0$						001001
seq	等于时置位	$rd \leftarrow (rs = rt) ? 1 : 0$						001010
sgt	有符号大于时置位	$rd \leftarrow (rs > rt) ? 1 : 0$						001011
sll	逻辑(算术)左移	$rd \leftarrow rt \ll shamt$		-			shamt	000110
srl	逻辑右移	$rd \leftarrow rt \ggg shamt$						000111
sra	算术右移	$rd \leftarrow rt \gg shamt$						001000
jr	跳转至寄存器	$PC \leftarrow rs$		rs	-	-	-	010000

表 1.2 采用的 R 型指令（其中“-”意味着可为任意值）

助记符	解释	含义	op
addi	立即数加法	$rt \leftarrow rs + (\text{sign-extend}) \text{ imm}$	000001
subi	立即数减法	$rt \leftarrow rs - (\text{sign-extend}) \text{ imm}$	000010
andi	立即数按位与	$rt \leftarrow rs \& (\text{sign-extend}) \text{ imm}$	000011
ori	立即数按位或	$rt \leftarrow rs (\text{sign-extend}) \text{ imm}$	000100
xori	立即数按位异或	$rt \leftarrow rs \wedge (\text{sign-extend}) \text{ imm}$	000101
slti	有符号小于立即数时置位	$rt \leftarrow (rs < (\text{sign-extend}) \text{ imm}) ? 1 : 0$	001001
seqi	等于立即数时置位	$rt \leftarrow (rs = (\text{sign-extend}) \text{ imm}) ? 1 : 0$	001010
sgti	有符号大于立即数时置位	$rt \leftarrow (rs > (\text{sign-extend}) \text{ imm}) ? 1 : 0$	001011
slli*	逻辑(算术)左移*	$rt \leftarrow rs \ll (\text{sign-extend}) \text{ imm}$	000110
srli*	逻辑右移*	$rt \leftarrow rs \gg (\text{sign-extend}) \text{ imm}$	000111
srai*	算术右移*	$rt \leftarrow rs \gg (\text{sign-extend}) \text{ imm}$	001000
lw	读内存单元	$rt \leftarrow \text{mem}[rs + (\text{sign-extend}) \text{ imm}]$	010000
sw	写内存单元	$\text{mem}[rs + (\text{sign-extend}) \text{ imm}] \leftarrow rt$	010001
beq	相等时跳转	$\text{if}(rs == rt) PC \leftarrow PC + 4 + (\text{sign-extend}) \text{ imm} \ll 2$	100000

表 1.3 采用的 I 型指令（其中“*”意味着虽然 CPU 支持但功能重复的指令）

助记符	解释	含义	op
j	无条件跳转	$PC \leftarrow (PC + 4)_{[31:28]} \parallel \text{addr} \parallel 00$	100001

表 1.4 采用的 J 型指令

二、微操作的定义及节拍的划分

本次设计的 CPU 为单周期 CPU，除了 $PC \leftarrow PC + 4$ 外，几乎没有公共的微操作。各指令的微操作延续表 1.2，表 1.3 与表 1.4 中的内容，具体如下表 2.1 所示。

指令	解释	包含的微指令序列
add rd, rs, rt	加法	$rd \leftarrow rs + rt$ $PC \leftarrow PC + 4$
sub rd, rs, rt	减法	$rd \leftarrow rs - rt$ $PC \leftarrow PC + 4$
and rd, rs, rt	按位与	$rd \leftarrow rs \& rt$ $PC \leftarrow PC + 4$
or rd, rs, rt	按位或	$rd \leftarrow rs rt$ $PC \leftarrow PC + 4$
xor rd, rs, rt	按位异或	$rd \leftarrow rs \wedge rt$ $PC \leftarrow PC + 4$
slt rd, rs, rt	有符号小于置位	$rd \leftarrow (rs < rt) ? 1 : 0$ $PC \leftarrow PC + 4$

seq rd, rs, rt	等于置位	$rd \leftarrow (rs = rt) ? 1 : 0$ $PC \leftarrow PC + 4$
sgt rd, rs, rt	有符号大于置位	$rd \leftarrow (rs > rt) ? 1 : 0$ $PC \leftarrow PC + 4$
sll rd, rt, shamt	逻辑(算术)左移	$rd \leftarrow rt \ll shamt$ $PC \leftarrow PC + 4$
srl rd, rt, shamt	逻辑右移	$rd \leftarrow rt \ggg shamt$ $PC \leftarrow PC + 4$
sra rd, rt, shamt	算术右移	$rd \leftarrow rt \gg shamt$ $PC \leftarrow PC + 4$
jr rs	跳转至寄存器	$PC \leftarrow rs$
addi rt, rs, imm	立即数加法	$rt \leftarrow rs + (\text{sign-extend})\ imm$ $PC \leftarrow PC + 4$
subi rt, rs, imm	立即数减法	$rt \leftarrow rs - (\text{sign-extend})\ imm$ $PC \leftarrow PC + 4$
andi rt, rs, imm	立即数按位与	$rt \leftarrow rs \& (\text{sign-extend})\ imm$ $PC \leftarrow PC + 4$
ori rt, rs, imm	立即数按位或	$rt \leftarrow rs \mid (\text{sign-extend})\ imm$ $PC \leftarrow PC + 4$
xori rt, rs, imm	立即数按位异或	$rt \leftarrow rs \wedge (\text{sign-extend})\ imm$ $PC \leftarrow PC + 4$
slti rt, rs, imm	有符号小于立即数时置位	$rt \leftarrow (rs < (\text{sign-extend})\ imm) ? 1 : 0$ $PC \leftarrow PC + 4$
seqi rt, rs, imm	等于立即数时置位	$rt \leftarrow (rs = (\text{sign-extend})\ imm) ? 1 : 0$ $PC \leftarrow PC + 4$
sgti rt, rs, imm	有符号大于立即数时置位	$rt \leftarrow (rs > (\text{sign-extend})\ imm) ? 1 : 0$ $PC \leftarrow PC + 4$
slli rt, rs, imm	逻辑(算术)左移	$rt \leftarrow rs \ll (\text{sign-extend})\ imm$ $PC \leftarrow PC + 4$
srli rt, rs, imm	逻辑右移	$rt \leftarrow rs \ggg (\text{sign-extend})\ imm$ $PC \leftarrow PC + 4$
srai rt, rs, imm	算术右移	$rt \leftarrow rs \gg (\text{sign-extend})\ imm$ $PC \leftarrow PC + 4$
lw rt, imm(rs)	读内存单元	$rt \leftarrow \text{mem}[rs + (\text{sign-extend})\ imm]$ $PC \leftarrow PC + 4$
sw rt, imm(rs)	写内存单元	$\text{mem}[rs + (\text{sign-extend})\ imm] \leftarrow rt$ $PC \leftarrow PC + 4$
beq rs, rt, imm	相等时跳转	if (rs == rt) $PC \leftarrow PC + 4 + (\text{sign-extend})\ imm \ll 2$ else $PC \leftarrow PC + 4$
j	无条件跳转	$PC \leftarrow (PC + 4)_{[31:28]} \parallel \text{addr} \parallel 00$

表 2.1 各指令及其微操作序列

同时，由于采用单周期的设计，每个指令都使用 1 个时钟周期来执行。这意味着，时钟周期的长度取决于耗时最长的指令（如 lw 与 sw）。因此，在这里我们没有特殊的节拍划分，仅有唯一的节拍 T1。进一步说：时钟周期 = 机器周期 = 指令周期。

三、处理器结构设计

本次 CPU 设计采用单周期设计，故无设置 A、B、MAR、MDR、IR 等寄存器。同时，程序和数据必须分开存放，使得指令的读取和数据的读写可同时进行。

CPU 整体结构及数据通路如图 3.1 所示。所有的使能信号均为高有效。

设计过程已发布至互联网，可参见 <https://www.bilibili.com/video/BV1xgTRegEiM>。

接下来，我们将详细阐述各关键部件。

（一）程序计数器 PC

程序计数器采用 32 位寄存器、加法器与数据选择器实现

- 输入：跳转地址 BranchAddr，跳转使能 Branch
- 输出：当前指令的字节地址 PC，以及下一条指令的字节地址 PC+4

当跳转使能 Branch 为 0 时，执行 $PC \leftarrow PC + 4$ ；当跳转使能 Branch 为 1 时，执行 $PC \leftarrow \text{BranchAddr}$




图 3.2 程序计数器设计图与元件图

（二）指令存储器 IM

指令存储器用于单独存放程序指令

- 输入：32 位的字节地址 Addr
- 输出：32 位的指令字 Inst

本文假定指令存储器为只读存储器，无读写控制信号




图 3.3 指令存储器元件图




图 3.1 CPU 整体结构及其数据通路（箭头仅表示数据流向，无物理上的意义）

(三) 数据存储器 DM

数据存储器可读可写，Addr 端为 32 位的地址输入，RE 及 WE 端为读、写使能信号

- RE 为 1、WE 为 0 时，数据存储器进行读操作，将 Addr 地址对应存储单元的 32 位数据输出到 RD 端
- RE 为 0、WE 为 1 时，数据存储器进行写操作，在时钟上升沿将 WD 端的 32 位数据写入 Addr 地址对应的存储单元




图 3.4 指令存储器元件图

(四) 寄存器堆 RegHeap

MIPS32 中包含 32 个 32 位的通用寄存器，按照编号分为\$0~\$31，本设计中将这 32 个寄存器结合为寄存器堆以进行集中管理

- 输入：读寄存器编号 R1#、R2#，写寄存器编号 W#，写数据 WD，写使能 WE
- 输出：编号为 R1#、R2#的寄存器的值 R1、R2




图 3.5 寄存器堆元件图

在实际的 MIPS32 中，这 32 个寄存器都被赋予了特定的用途，详见表 3.6

寄存器号	名称	用途
0	\$zero	常量 0
1	\$at	为汇编程序保留
2~3	\$v0~\$v1	函数调用返回值
4~7	\$a0~\$a3	函数调用参数
8~15	\$t0~\$t7	临时变量

16~23	\$s0~\$s7	通用寄存器
24~25	\$t8~\$t9	更多临时变量
26~27	\$k0~\$k1	操作系统保留
28	\$gp	全局指针
29	\$sp	栈指针，指向栈顶
30	\$fp	帧指针，用于过程调用
31	\$ra	子程序返回地址

表 3.6 MIPS 寄存器功能说明

(五) 算术逻辑单元 ALU

核心的算术逻辑运算单元

- 输入：左操作数 A，右操作数 B，操作码 AluOp（4 位）。不同 AluOp 对应的运算类型见表 3.8
- 输出：对于表 3.8 中允许的 AluOp，输出对应的运算结果 Res；否则输出 0




图 3.7 ALU 元件图

操作符	解释	执行	操作码 AluOp
+	加法	$\text{Res} = A + B$	0001
-	减法	$\text{Res} = A - B$	0010
&	按位与	$\text{Res} = A \& B$	0011
	按位或	$\text{Res} = A B$	0100
^	按位异或	$\text{Res} = A \wedge B$	0101
<<	逻辑（算术）左移	$\text{Res} = A \ll B$	0110
>>>	逻辑右移	$\text{Res} = A \ggg B$	0111
>>	算术右移	$\text{Res} = A \gg B$	1000
<	有符号小于比较 (输出 1 位结果，零拓展至 32 位)	$\text{Res} = A < B$	1001
=	等于比较 (输出 1 位结果，零拓展至 32 位)	$\text{Res} = A == B$	1010
>	有符号大于比较 (输出 1 位结果，零拓展至 32 位)	$\text{Res} = A > B$	1011

表 3.8 ALU 可执行的运算类型及其操作码 AluOp

(六) 杂项

- 数据选择器：在图中用带 0、1 标记的等腰梯形表示，根据控制信号选择 0 路或 1 路的输入进行输出
- 加法器：用带 “+” 符号的等腰梯形表示，将输入的两个数进行相加并输出，不考虑溢出
- 移位器：用带 “<<2” 字样的粗左箭头符号表示，将输入左移 2 位后输出
- 零拓展单元：用带 “0-Ext” 字样的图形表示，将 5 位的输入零拓展至 32 位后输出
- 有符号拓展单元：用带 “Sign-Ext” 字样的图形表示，将 16 位的输入有符号拓展至 32 位后输出
- 合并单元：用带 “Merge” 字样的矩形表示，为指令 j 的专用运算器，将输入的 PC+4 的高 4 位，与 addr 输入的 26 位，与 00，合并成 32 位的地址输出
- 切片单元：用带 “Slice” 字样的矩形表示，提取出指令输入 Inst 的各个字段 op、func、rs、rt、rd、shamt、imm、addr 后并输出，对应关系见下图 3.9

字段	op	func	rs	rt	rd	shamt	imm	addr
位范围	[31,26]	[5,0]	[25,21]	[20,16]	[15,11]	[10,6]	[15,0]	[25,0]

图 3.9 各字段与输入指令位的对应关系

四、硬布线控制逻辑设计

为了完成对数据通路的控制，我们设计了如下的控制信号，如表 4.1 所示。

控制信号	信号描述
RegBranch	jr 等无条件寄存器跳转信号
NearBranch	beq 等有条件分支跳转信号
AbsBranch	j 等大范围无条件分支跳转信号
AluOp	控制 ALU 进行不同的运算
RegWrite	控制寄存器堆的写操作，为 1 时写入寄存器
MemRead	控制数据存储器的读取，为 1 时为读操作
MemWrite	控制数据存储器的写入，为 1 时为写操作
Shift	sll、srl、sra 这些移位运算的信号
Imm	立即数参与运算时的信号

表 4.1 控制信号描述

接下来，我们使用组合逻辑进行控制单元的实现。

（一）分离式设计

这里的“分离式设计”指，先从 op、func 指令字段中获取 add、sub、beq 等代表某条指令执行的中间信号，再从这些中间信号获取需要的操作信号。

获取中间操作信号的电路如下图 4.1.1：




图 4.1.1 从 op、func 中获取中间信号

表 4.1.2 列出了中间信号与最终控制信号的操作时间表：

slt				func [3:0]	1				
xor				func [3:0]	1				
or				func [3:0]	1				
and				func [3:0]	1				
sub				func [3:0]	1				
add				func [3:0]	1				
控制信号	RegBranch	NearBranch	AbsBranch	Aluop	RegWrite	MemRead	MemWrite	Shift	Imm

表 4.1.2 控制信号的操作时间表（前表）

控制信号	seq	sgt	sll	srl	sra	jr	addi	subi	andi	ori	xori	shti	seqi	sgti	slli	srti	srai
RegBranch						1											
NearBranch																	
AbsBranch																	
Aluop	func [3:0]	func [3:0]	func [3:0]	func [3:0]	func [3:0]		op [3:0]	op [3:0]	op [3:0]	op [3:0]	op [3:0]	op [3:0]	op [3:0]	op [3:0]	op [3:0]	op [3:0]	op [3:0]
RegWrite	1	1	1	1	1		1	1	1	1	1	1	1	1	1	1	1
MemRead																	
MemWrite																	
Shift			1	1	1												
Imm							1	1	1	1	1	1	1	1	1	1	1

表 4.1.2 控制信号的操作时间表（中表）

控制信号	lw	sw	beq	j
RegBranch				
NearBranch			1	
AbsBranch				1
AluOp	0001 (加)	0001 (加)	1010 (相等)	
RegWrite	1			
MemRead	1			
MemWrite		1		
Shift				
Imm	1	1		

表 4.1.2 控制信号的操作时间表（后表）

根据上述的操作时间表，我们就能给出每个控制信号的最简表达式，结果见下表

4.1.3:

控制信号	最简表达式
RegBranch	j _r
NearBranch	beq
AbsBranch	j
AluOp	$(\text{add}+\text{sub}+\text{and}+\text{or}+\text{xor}+\text{slt}+\text{seq}+\text{sgt}+\text{sll}+\text{srl}+\text{sra}) \cdot \text{func}[3:0] +$ $(\text{addi}+\text{subi}+\text{andi}+\text{ori}+\text{xori}+\text{slti}+\text{seqi}+\text{sgti}+\text{slli}+\text{srli}+\text{srai}) \cdot \text{op}[3:0] +$ $(\text{lw}+\text{sw}) \cdot 0001 + \text{beq} \cdot 1010$
RegWrite	$\text{add}+\text{sub}+\text{and}+\text{or}+\text{xor}+\text{slt}+\text{seq}+\text{sgt}+\text{sll}+\text{srl}+\text{sra} +$ $\text{addi}+\text{subi}+\text{andi}+\text{ori}+\text{xori}+\text{slti}+\text{seqi}+\text{sgti}+\text{slli}+\text{srli}+\text{srai} +$ lw
MemRead	lw
MemWrite	sw
Shift	sll+srl+sra
Imm	$\text{addi}+\text{subi}+\text{andi}+\text{ori}+\text{xori}+\text{slti}+\text{seqi}+\text{sgti}+\text{slli}+\text{srli}+\text{srai} +$ $\text{lw}+\text{sw}$

表 4.1.3 各个控制信号的最简表达式

进而，根据我们表格中的表达式，就可绘制出控制逻辑的电路图，见图 4.1.4。




图 4.1.4 分离式控制逻辑电路

（二）一体式设计

这里的“一体式设计”指，直接从 op、func 指令字段中获取需要的操作信号。
一体式控制单元整体电路见图 4.2.1。




图 4.2.1 一体式 CPU 控制单元电路示意图（图中包含 a_0 、 a_1 的部件为 2-4 译码器，输出端高有

接下来我们将具体阐述每个信号的产生及其表达式。

1. RegBranch

其示意图见下。表达式为： $\sim(\text{op}[5] + \text{op}[4] + \text{op}[3] + \text{op}[2] + \text{op}[1] + \text{op}[0]) * (\sim\text{func}[5] * \text{func}[4] * \sim\text{func}[3] * \sim\text{func}[2] * \sim\text{func}[1] * \sim\text{func}[0])$




图 4.2.2 RegBranch 信号产生的示意图

2. NearBranch

其示意图见下。表达式为： $\text{op}[5] * \sim\text{op}[4] * \sim\text{op}[3] * \sim\text{op}[2] * \sim\text{op}[1] * \sim\text{op}[0]$




图 4.2.3 NearBranch 信号产生的示意图

3. AbsBranch

其示意图见下。表达式为： $\text{op}[5] * \sim\text{op}[4] * \sim\text{op}[3] * \sim\text{op}[2] * \sim\text{op}[1] * \text{op}[0]$




图 4.2.4 AbsBranch 信号产生的示意图

4. AluOp

其示意图见下。表达式为：

$$\begin{aligned} & \text{func}[3:0] * \sim(\text{func}[5] + \text{func}[4]) * \sim(\text{op}[5] + \text{op}[4] + \text{op}[3] + \text{op}[2] + \text{op}[1] + \text{op}[0]) + \\ & \text{op}[3:0] * (\sim\text{op}[5] * \sim\text{op}[4]) * (\text{op}[5] + \text{op}[4] + \text{op}[3] + \text{op}[2] + \text{op}[1] + \text{op}[0]) + \\ & 0001 * (\sim\text{op}[5] * \text{op}[4] * \sim\text{op}[3] * \sim\text{op}[2] * \sim\text{op}[1]) + \\ & 1010 * (\text{op}[5] * \sim\text{op}[4] * \sim\text{op}[3] * \sim\text{op}[2] * \sim\text{op}[1] * \sim\text{op}[0]) \end{aligned}$$

其中 4 位数据与 1 位数据的位运算为类似分配律的按位运算。

e.g. $0101 * 1 = 1 * 0101 = 0101$, $0101 * 0 = 0 * 0101 = 0000$ 。

其中 4 位数据与 4 位数据的位运算为正常的按位运算

e.g. $0101 | 0000 = 0101$, $0101 | 1100 = 1101$ （实际上不可能出现这种情况，实际实现时使用的是“三态门+类总线”的方式来实现 AluOp 的生成，控制逻辑保证同时至多只有一个三态门打开）

化简该表达式后的可能结果如下：

$$\begin{aligned} & \sim(\text{op}[5] + \text{op}[4]) * [\\ & \quad \text{func}[3:0] * \sim(\text{func}[5] + \text{func}[4] + \text{op}[3] + \text{op}[2] + \text{op}[1] + \text{op}[0]) + \\ & \quad \text{op}[3:0] * (\text{op}[3] + \text{op}[2] + \text{op}[1] + \text{op}[0]) \\ &] + \sim(\text{op}[3] + \text{op}[2] + \text{op}[1]) * [\\ & \quad 0001 * (\sim\text{op}[5] * \text{op}[4]) + \\ & \quad 1010 * (\text{op}[5] * \sim\text{op}[4] * \sim\text{op}[0]) \\ &] \end{aligned}$$




图 4.2.5 AluOp 信号产生的示意图

5. RegWrite

其示意图见下。表达式为：

$$\begin{aligned} & \sim(\text{op}[5] + \text{op}[4] + \text{op}[3] + \text{op}[2] + \text{op}[1] + \text{op}[0]) * \sim(\text{func}[5] + \text{func}[4]) + \\ & \sim(\text{op}[5] + \text{op}[4]) * (\text{op}[3] + \text{op}[2] + \text{op}[1] + \text{op}[0]) + \\ & (\sim\text{op}[5] * \text{op}[4] * \sim\text{op}[3] * \sim\text{op}[2] * \sim\text{op}[1] * \sim\text{op}[0]) \end{aligned}$$

（这里我们默认与运算的优先级比或运算高）

其可能的化简结果为：

$$\begin{aligned} & \sim(\text{op}[5] + \text{op}[4]) * [\\ & \quad \sim(\text{op}[3] + \text{op}[2] + \text{op}[1] + \text{op}[0] + \text{func}[5] + \text{func}[4]) + \\ & \quad (\text{op}[3] + \text{op}[2] + \text{op}[1] + \text{op}[0]) \\ &] + (\sim\text{op}[5] * \text{op}[4] * \sim\text{op}[3] * \sim\text{op}[2] * \sim\text{op}[1] * \sim\text{op}[0]) \end{aligned}$$

另一个可能的化简结果为：

$$\begin{aligned} & \sim(\text{op}[3] + \text{op}[2] + \text{op}[1] + \text{op}[0]) * [\\ & \quad \sim(\text{op}[5] + \text{op}[4] + \text{func}[5] + \text{func}[4]) + \\ & \quad (\sim\text{op}[5] * \text{op}[4]) \\ &] + \sim(\text{op}[5] + \text{op}[4]) * (\text{op}[3] + \text{op}[2] + \text{op}[1] + \text{op}[0]) \end{aligned}$$




图 4.2.6 RegWrite 信号产生的示意图

6. MemRead

其示意图见下。表达式为： $\sim op[5] * op[4] * \sim op[3] * \sim op[2] * \sim op[1] * \sim op[0]$




图 4.2.7 MemRead 信号产生的示意图

7. MemWrite

其示意图见下。表达式为： $\sim op[5] * op[4] * \sim op[3] * \sim op[2] * \sim op[1] * op[0]$




图 4.2.8 MemWrite 信号产生的示意图

8. Shift

其示意图见下。其中“移位？”元件的行为是“判断输入的 4 位数据是否为 0110、0111、1000 三者之一”。表达式为：

$$\begin{aligned} & \sim (op[5] + op[4] + op[3] + op[2] + op[1] + op[0]) * \sim (func[5] + func[4]) * [\\ & \quad (\sim func[3] * func[2] * func[1] * \sim func[0]) + \\ & \quad (\sim func[3] * func[2] * func[1] * func[0]) + \\ & \quad (func[3] * \sim func[2] * \sim func[1] * \sim func[0]) \\ &] \end{aligned}$$

其可能的化简结果为：

$$\begin{aligned} & \sim (op[5] + op[4] + op[3] + op[2] + op[1] + op[0]) * \sim (func[5] + func[4]) * [\\ & \quad (\sim func[3] * func[2] * func[1]) + \\ & \quad (func[3] * \sim func[2] * \sim func[1] * \sim func[0]) \\ &] \end{aligned}$$




图 4.2.9 Shift 信号产生的示意图（图中未简化）

9. Imm

其示意图见下。表达式为：

$$\begin{aligned} & \sim(\text{op}[5] + \text{op}[4]) * (\text{op}[5] + \text{op}[4] + \text{op}[3] + \text{op}[2] + \text{op}[1] + \text{op}[0]) + \\ & (\sim\text{op}[5] * \text{op}[4]) * (\sim\text{op}[3] * \sim\text{op}[2] * \sim\text{op}[1] * \sim\text{op}[0]) + \\ & (\sim\text{op}[5] * \text{op}[4]) * (\sim\text{op}[3] * \sim\text{op}[2] * \sim\text{op}[1] * \text{op}[0]) \end{aligned}$$

其可能的化简结果为：

$$\begin{aligned} & \sim\text{op}[5] * [\\ & \quad \sim\text{op}[4] * (\text{op}[3] + \text{op}[2] + \text{op}[1] + \text{op}[0]) + \\ & \quad \text{op}[4] * \sim(\text{op}[3] + \text{op}[2] + \text{op}[1]) \\ &] \end{aligned}$$

可能的进一步化简结果为：

$$\begin{aligned} & \sim\text{op}[5] * [\\ & \quad \text{op}[4] \wedge (\text{op}[3] + \text{op}[2] + \text{op}[1]) + \\ & \quad \sim\text{op}[4] * \text{op}[0] \\ &] \end{aligned}$$

（其中“ \wedge ”表示异或运算）




图 4.2.10 Imm 信号产生的示意图