



电气与自动化工程学院

门电路与组合逻辑电路

电气与自动化工程学院
电工与电子技术系




一、实验目的

1. 掌握**TTL**器件的逻辑功能和主要的测试方法。
2. 熟悉数字电路实验箱的基本结构、基本功能和使用方法。
3. 掌握组合逻辑电路的分析方法与测试方法。
4. 学习组合逻辑电路的设计方法并用实验验证。




二、芯片介绍





二、芯片介绍





三、数字电路实验箱介绍

直流 5 V
电源开关


直流 5 V
电源和地

电平显示灯

芯片及其
插座

芯片插座
(没有芯片)

逻辑电平开关





四、实验内容


1. 用**74LS00**验证“与非”门的逻辑功能。
2. 用“与非”门（**74LS00**）构成其他常用门电路。
3. 分析、测试用“异或”门和“与非”门组成的全加器电路。



1. 用74LS00验证逻辑功能

$$Y = \overline{A \cdot B}$$

A	B	Y
0	0	
0	1	
1	0	
1	1	






1. 用74LS00验证逻辑功能

$$Y = \overline{A \cdot B}$$

A	B	Y
0	0	
0	1	
1	0	
1	1	


再将芯片换成74LS86, 测试其功能。






2、用“与非”门实现其他逻辑门

(1) “非”门 $Y_3 = \overline{A}$



输入	输出
A	Y_2
0	
1	


(2) “与”门 $Y_3 = AB = \overline{\overline{AB}}$



输入		输出
A	B	Y_3
0	0	
0	1	
1	0	
1	1	




(3) “或” 门 $Y_4 = A + B$
 $= \overline{\overline{A + B}} = \overline{\overline{A} \cdot \overline{B}}$



输入		输出
A	B	Y_4
0	0	
0	1	
1	0	
1	1	

(4) “或非” 门 $Y_5 = \overline{A + B} = \overline{\overline{\overline{A} \cdot \overline{B}}}$




输入		输出
A	B	Y_5
0	0	
0	1	
1	0	
1	1	




2、用“与非”门实现其他逻辑门

以“或” $Y=A+B$ 为例





3、使用74LS00和74LS86实现全加器



$$S_i = A_i \oplus B_i \oplus C_{i-1}$$

$$C_i = (A_i \oplus B_i) C_{i-1} + A_i B_i :$$

输入			输出	
C_{i-1}	A_i	B_i	S_i	C_i
0	0	0		
0	0	1		
0	1	0		
0	1	1		
1	0	0		
1	0	1		
1	1	0		
1	1	1		

注意：74LS00和74LS86
芯片都需要接电源和地



表2 全加器的真值表


A_i	0	0	1	1	0	0	1	1
B_i	0	1	0	1	0	1	0	1
C_{i-1}	0	0	0	0	1	1	1	1
S_i^*								
S_i								
C_i								



4、使用74LS00和74LS86实现半加器

$$S = \overline{A}B + A\overline{B} = A \oplus B$$

$$C = AB$$



半加器真值表

输入		输出	
A	B	C	S
0	0		
0	1		
1	0		
1	1		

注意：芯片需要接电源和地



4、设计电动机报警电路

设有三台电动机，A、B、C。今要求：(1)A开机，则B必须开机；(2)B开机，则C必须开机；(3)如果不同时满足上述条件，则必须发出报警信号。

实验前设计好电动机报警信号电路。设开机为“1”，停机为“0”；报警为“1”，不报警为“0”。（写出化简后的逻辑式，画出逻辑图及引脚分配）

A \ BC				
	00	01	11	10
0				1
1	1	1		1

$$Y = A \cdot \bar{B} + B \cdot \bar{C}$$
$$= \overline{\overline{A \cdot \bar{B}} \cdot \overline{B \cdot \bar{C}}}$$

A	B	C	Y
0	0	0	
0	0	1	
0	1	0	
0	1	1	
1	0	0	
1	0	1	
1	1	0	
1	1	1	

