

lab06 实验报告

余北辰 519030910245

lab06 实验报告

- 1 概述
 - 1.1 实验名称
 - 1.2 实验目的
- 2 顶层模块设计
 - 2.1 模块描述
 - 2.2 段寄存器设计
 - 2.3 各阶段的实现
 - 信号线定义
 - 取指 (IF) 阶段
 - 译码 (ID) 阶段
 - 执行 (EX) 阶段
 - 访存 (MEM) 阶段
 - 写回 (WB) 阶段
 - 2.4 各功能的实现
 - PC更新功能
 - 前向通路功能
 - 流水线停顿功能
 - 预测不转移功能
 - 重置功能
- 3 仿真激励测试
 - 3.1 内存文件
 - 3.2 指令文件
 - 3.3 激励测试文件
 - 3.4 测试结果
- 4 实验总结

1 概述

1.1 实验名称

简单的类MIPS多周期流水线处理器设计与实现

1.2 实验目的

1. 理解CPU流水线，了解流水线冒险及相关性，设计基础流水线CPU。
2. 设计支持Stall的流水线CPU。通过检测竞争并插入停顿机制解决数据冒险、控制冒险和结构冒险。
3. 在2的基础上，增加Forwarding机制解决数据冒险，减少因数据冒险带来的流水线停顿延时，提高流水线处理器性能。
4. 在3的基础上，通过predict-not-taken策略解决控制冒险，减少控制冒险带来的流水线停顿延时，进一步提高处理器性能。

2 顶层模块设计

2.1 模块描述

为了实现处理器的多周期流水化作业，需要将流水线分成5个阶段，分别为：取指（IF）、译码（ID）、执行（EX）、访存（MEM）、写回（WB）。在每两个流水线阶段中间有段寄存器，用于存储前一个阶段所产生的信息，并提供给下一个阶段使用。

流水线的执行步骤大致包括：

1. 取指（IF）阶段：根据PC的值，从指令储存器中取出指令，计算当前PC+4的值，存到IF/ID寄存器中；
2. 译码（ID）阶段：对IF/ID寄存器中指令进行译码，得到各种控制信号；对寄存器进行读写操作；对指令低16位进行位扩展操作；将所得到的所有的信息全部分别储存在ID/EX寄存器中；
3. 执行（EX）阶段：根据ID/EX寄存器中的控制信号，确定ALU的两路输入数据的来源；将运算的结果，以及后续阶段所需的控制信号写入EX/MEM寄存器中；
4. 访存（MEM）阶段：根据EX/MEM寄存器中的控制信号以及所储存的地址，访问内存并将所得的结果与后续阶段所需的控制信号一并写入MEM/WB寄存器中；
5. 写回（WB）阶段：根据MEM/WB寄存器中的控制信号，确定是否要写寄存器。

此外，对于跳转，需要特殊化地进行处理。

对于数据冒险，采用forwarding的方式，设计前向通路规避冒险；而无法规避时，使用stall强制使得流水线停顿；

对于beq指令，采取predict-not-taken的策略；假设真的发生了跳转，则立刻将此时的各受影响的段寄存器清除（flush）。

2.2 段寄存器设计

如上所述，流水线CPU需要4种段寄存器作为支持。

IF/ID寄存器：

```
1 //IFID
2 reg[31:0] ifid_pcplus4;
3 reg[31:0] ifid_inst;
```

ID/EX寄存器：

```
1 //IDEX
2 reg[9:0] idex_ctr;
3 //RegDst [9]
4 //ALUSrc [8]
5 //MemToReg [7]
6 //RegWrite [6]
7 //MemRead [5]
8 //MemWrite [4]
9 //Branch [3]
10 //ALUOp [2:0]
11 reg idex_jump;
12 reg[31:0] idex_pcplus4;
13 reg[31:0] idex_imm;
14 reg[31:0] idex_readdata1, idex_readdata2;
15 reg[4:0] idex_readreg1, idex_readreg2, idex_writereg;
```

EX/MEM寄存器：

```

1 //EXMEM
2 reg[4:0] exmem_ctr;
3 //MemToReg [4]
4 //RegWrite [3]
5 //MemRead [2]
6 //MemWrite [1]
7 //Branch [0]
8 reg exmem_zero;
9 reg[31:0] exmem_aluout, exmem_branch, exmem_writedata;
10 reg[4:0] exmem_writereg;

```

MEM/WB寄存器:

```

1 //MEMWB
2 reg[1:0] memwb_ctr;
3 //MemToReg [1]
4 //RegWrite [0]
5 reg[31:0] memwb_aluout, memwb_memout, memwb_writedata;
6 reg[4:0] memwb_writereg;

```

2.3 各阶段的实现

信号线定义

```

1 wire stall;
2 wire[31:0] inst, pcplus4, nextpc, jump_address, branch_address,
  jr_address;
3 wire mainctr_branch, mainctr_jump, mainctr_jal, aluctr_jr, aluctr_shamt;
4 wire[9:0] mainctr_res;
5 wire[31:0] alu_src_A, alu_src_B, alures, mem_writedata;
6 wire[31:0] imm_signext;
7 wire[4:0] regdstout, reg_writereg;
8 wire[3:0] aluctrout;
9 wire[31:0] branchout, jumpout;
10 wire[31:0] reg_readdata1, reg_readdata2;
11 wire[31:0] reg_writedata, mem_readdata, reg_final_writedata;
12 wire zero;

```

取指 (IF) 阶段

```

1 //IF
2 InstMemory instmemory(
3     .readaddress(pc),
4     .instruction(inst)
5 );
6
7 always @ (posedge clk)
8 begin
9     if (!RESET && !stall)
10     begin
11         ifid_pcplus4 <= pcplus4;
12         ifid_inst <= inst;
13         pc <= nextpc;
14         if(mainctr_branch || mainctr_jump || aluctr_jr )
15             begin

```

```

16         ifid_pcplus4 <= 0;
17         ifid_inst <= 0;
18     end
19 end
20 end

```

首先，从指令储存器中根据PC的值取值；

接着将PC+4和指令储存在IF/ID段寄存器中。

对于stall和flush部分的内容到后面再叙述。

译码 (ID) 阶段

```

1  //ID
2  Ctr mainctr(
3      .OpCode(ifid_inst[31:26]),
4      .RegDst(mainctr_res[9]),
5      .ALUSrc(mainctr_res[8]),
6      .MemToReg(mainctr_res[7]),
7      .RegWrite(mainctr_res[6]),
8      .MemRead(mainctr_res[5]),
9      .MemWrite(mainctr_res[4]),
10     .Branch(mainctr_res[3]),
11     .ALUOp(mainctr_res[2:0]),
12     .Jump(mainctr_jump),
13     .Jal(mainctr_jal)
14 );
15
16 Mux_ regdstmux(
17     .input0(ifid_inst[20:16]),
18     .input1(ifid_inst[15:11]),
19     .sel(mainctr_res[9]),
20     .out(regdstout)
21 );
22
23 Mux_ jal_reg_mux(
24     .input0(memwb_writereg),
25     .input1(5'b11111),
26     .sel(mainctr_jal),
27     .out(reg_writereg)
28 );
29
30 Mux jal_data_mux(
31     .input0(reg_writedata),
32     .input1(ifid_pcplus4),
33     .sel(mainctr_jal),
34     .out(reg_final_writedata)
35 );
36
37 Registers registers(
38     .RESET(RESET),
39     .readreg1(ifid_inst[25:21]),
40     .readreg2(ifid_inst[20:16]),
41     .writereg(reg_writereg),
42     .writedata(reg_final_writedata),
43     .clk(clk),
44     .regwrite(memwb_ctr[0]),

```

```

45     .readdata1(reg_readdata1),
46     .readdata2(reg_readdata2)
47 );
48
49
50 signext sign_ext(
51     .inst(ifid_inst[15:0]),
52     .data(imm_signext)
53 );
54
55
56 always @ (posedge clk)
57 begin
58     idex_jump <= mainctr_jump;
59     idex_ctr <= mainctr_res;
60     idex_pcplus4 <= ifid_pcplus4;
61     idex_imm <= imm_signext;
62     idex_readdata1 <= reg_readdata1;
63     idex_readdata2 <= reg_readdata2;
64     idex_readreg1 <= ifid_inst[25:21];
65     idex_readreg2 <= ifid_inst[20:16];
66     idex_writereg <= regdstout;
67     if (mainctr_branch || mainctr_jump || aluctr_jr || stall) begin
68         idex_jump <= 0;
69         idex_ctr <= 0;
70         idex_pcplus4 <= 0;
71         idex_imm <= 0;
72         idex_readdata1 <= 0;
73         idex_readdata2 <= 0;
74         idex_readreg1 <= 0;
75         idex_readreg2 <= 0;
76         idex_writereg <= 0;
77     end
78 end

```

首先，从IF/ID寄存器中获得OpCode并进行译码，得到各控制信号；

再使用多路选择器，选择写操作的目标寄存器以及写操作的数据来源；

利用寄存器模块，实现寄存器的读写操作；

利用位扩展模块，实现位扩展操作；

再将后续阶段所需要的信息储存到ID/EX寄存器。

对于stall和flush部分的内容到后面再叙述。

执行 (EX) 阶段

```

1  //EX
2  Aluctr aluctr(
3      .ALUOp(idex_ctr[2:0]),
4      .Funct(idex_imm[5:0]),
5      .AluCtrOut(aluctrout),
6      .Jr(aluctr_jr),
7      .Shamt(aluctr_shamt)
8  );
9

```

```

10     assign alu_src_A = forwarding_ex_1 ? exmem_aluout : forwarding_mem_1 ?
reg_writedata : aluctr_shamt ?
{27'b00000000000000000000000000000000,index_imm[10:6]} : idex_readdata1;
11     assign alu_src_B = idex_ctr[8] ? idex_imm : forwarding_ex_2 ?
exmem_aluout : forwarding_mem_2 ? reg_writedata : idex_readdata2;
12     assign mem_writedata = forwarding_ex_2 ? exmem_aluout : forwarding_mem_2
? reg_writedata : idex_readdata2;
13
14
15     Alu alu(
16         .aluctr(aluctrout),
17         .input1(alu_src_A),
18         .input2(alu_src_B),
19         .zero(zero),
20         .alures(alures)
21     );
22
23
24     always @ (posedge clk)
25     begin
26         exmem_zero <= zero;
27         exmem_aluout <= alures;
28         exmem_writereg <= idex_writereg;
29         exmem_writedata <= mem_writedata;
30         exmem_ctr <= idex_ctr[7:3];
31         exmem_branch <= mainctr_branch;
32     end

```

首先，从ID/EX寄存器中获得ALUop和Funct，送入ALUctr中进行译码；

然后确定ALU的数据来源，是来自ID/EX寄存器还是前向通路（该部分在后文详细叙述）；

再将数据送入ALU中进行运算；

最后将后续阶段所需要的信息储存到EX/MEM寄存器。

访存（MEM）阶段

```

1  //MEM
2  dataMemory datamem(
3      .clk(clk),
4      .address(exmem_aluout),
5      .writedata(exmem_writedata),
6      .memwrite(exmem_ctr[1]),
7      .memread(exmem_ctr[2]),
8      .readdata(mem_readdata)
9  );
10
11  always @ (posedge clk)
12  begin
13      memwb_ctr <= exmem_ctr[4:3];
14      memwb_aluout <= exmem_aluout;
15      memwb_memout <= mem_readdata;
16      memwb_writereg <= exmem_writereg;
17  end

```

首先，从ID/EX寄存器中获得ALU的运算结果以及相应的控制信号，并使用内存单元读取所需访问的数据；

再将后续阶段所需要的信息储存在MEM/WB寄存器。

写回 (WB) 阶段

```
1 Mux memtoregmux(  
2     .input0(memwb_aluout),  
3     .input1(memwb_memout),  
4     .sel(memwb_ctr[1]),  
5     .out(reg_writedata)  
6 );
```

使用多路选择器，选择写回的数据是来自ALU的计算结果还是来自访问内存的结果。

2.4 各功能的实现

PC更新功能

```
1 //PC calculate  
2 assign jump_address = {ifid_pcplus4[31:28], ifid_inst[25:0], 2'b00};  
3 assign branch_address = idex_pcplus4 + {idex_imm, 2'b00};  
4 assign jr_address = idex_readdata1;  
5  
6 assign mainctr_branch = idex_ctr[3] & zero;  
7  
8  
9 Mux branchmux(  
10     .input0(pcplus4),  
11     .input1(branch_address),  
12     .sel(mainctr_branch),  
13     .out(branchout)  
14 );  
15  
16 Mux jumpmux(  
17     .input0(branchout),  
18     .input1(jump_address),  
19     .sel(mainctr_jump),  
20     .out(jumpout)  
21 );  
22  
23 Mux jrmux(  
24     .input0(jumpout),  
25     .input1(jr_address),  
26     .sel(aluctr_jr),  
27     .out(nextpc)  
28 );
```

PC的更新一共有五种可能，分别是正常的PC+4，以及jump,jal,jr和beq导致的PC更新。

先计算出如果发生跳转，将会跳转到达的位置；再通过多路选择器，对PC进行选择，确定nextpc的值。

前向通路功能

```
1 wire forwarding_ex_1;
2 wire forwarding_ex_2;
3 wire forwarding_mem_1;
4 wire forwarding_mem_2;
5
6 assign forwarding_ex_1 = exmem_ctr[3] & exmem_writereg != 0 &
(exmem_writereg == idex_readreg1);
7 assign forwarding_ex_2 = exmem_ctr[3] & exmem_writereg != 0 &
(exmem_writereg == idex_readreg2);
8 assign forwarding_mem_1 = memwb_ctr[0] & memwb_writereg != 0 &
(memwb_writereg == idex_readreg1);
9 assign forwarding_mem_2 = memwb_ctr[0] & memwb_writereg != 0 &
(memwb_writereg == idex_readreg2);
```

我们一共需要两条前向通路：

其一是当EX阶段结束后，发现将要写的寄存器恰是后面要读的寄存器；或是MEM阶段结束后，发现将要写的寄存器恰是后面要读的寄存器。由于读寄存器时，rs和rt都可能与要写的寄存器相重合，因此一共需要四个forwarding信号。

```
1 assign alu_src_A = forwarding_ex_1 ? exmem_aluout : forwarding_mem_1 ?
reg_writedata : aluctr_shamt ?
{27'b00000000000000000000000000000000, idex_imm[10:6]} : idex_readdata1;
2 assign alu_src_B = idex_ctr[8] ? idex_imm : forwarding_ex_2 ?
exmem_aluout : forwarding_mem_2 ? reg_writedata : idex_readdata2;
```

之后，在EX阶段选择ALU数据来源时，需判断forwarding信号。若forwarding_ex信号为1，则数据来源应选择之前的ALU的输出结果，其储存在EX/MEM寄存器中；若forwarding_mem信号为1，则数据来源应选择之前的写入寄存器的数据，其储存在MEM/WB寄存器中。

这样，我们实现了前向通路功能，消除了除了“访存-使用”之外的数据冒险。

流水线停顿功能

“访存-使用”数据冒险无法通过前向通路来解决，只能使流水线停顿一个周期。

```
1 assign stall = idex_ctr[5] && (ifid_inst[25:21] == idex_readreg2 |
ifid_inst[20:16] == idex_readreg2);
```

当IF/ID寄存器中的rs或rd寄存器与ID/EX寄存器中一致时，需要流水线停顿。

停顿操作较为简单，如上面2.3节中，将段寄存器的值置零即可。

预测不转移功能

在流水线运行时，PC被自动先设置为PC+4而进入取指阶段，以提高流水线效率。这就是“预测不转移”。而如果此时发生了条件跳转，就需要将流水线清空。

```
1 assign mainctr_branch = idex_ctr[3] & zero;
```

当ID/EX寄存器储存的branch信号为1，且ALU的计算结果为0，说明条件跳转发生，需要将流水线清空。

流水线清空的操作和停顿的操作类似，如上面2.3节中，将段寄存器的值置零即可。由于nextpc的值已经更新，下一次取指时会取得正确的地址。

此外，由于流水线的jump、jr指令没有提前判断，因此也需要把流水线清空。

重置功能

当接受到RESET信号时，应当把流水线清空，把所有段寄存器置零：

```
1  always @ (posedge clk)
2      begin
3          if(RESET)
4              begin
5                  pc <= 0;
6                  ifid_inst <= 0;
7                  ifid_pcplus4 <= 0;
8                  idex_ctr <= 0;
9                  idex_imm <= 0;
10                 idex_jump <= 0;
11                 idex_pcplus4 <= 0;
12                 idex_readdata1 <= 0;
13                 idex_readdata2 <= 0;
14                 idex_readreg1 <= 0;
15                 idex_readreg2 <= 0;
16                 idex_writereg <= 0;
17                 exmem_aluout <= 0;
18                 exmem_branch <= 0;
19                 exmem_ctr <= 0;
20                 exmem_writedata <= 0;
21                 exmem_writereg <= 0;
22                 exmem_zero <= 0;
23                 memwb_aluout <= 0;
24                 memwb_ctr <= 0;
25                 memwb_memout <= 0;
26                 memwb_writereg <= 0;
27             end
```

至此，顶层模块的所有功能实现完毕。

3 仿真激励测试

在进行仿真激励测试之前，需要首先编写instfile和memfile。

3.1 内存文件

用十六进制编码，编写内存文件。本实验采用的内存文件与lab5中完全相同。

```
1  00000005
2  0000000E
3  00000101
4  00000C02
5  00000CD6
6  00000001
7  0000040A
8  00000005
9  00000034
10 00000453
```

11	00000AAA
12	0000000A
13	00000F03
14	00000E0E
15	0000010D
16	00000EEF
17	00000A08
18	000000AB
19	0000000A
20	00000127
21	00000118
22	00000AA1
23	0000010A
24	000001FF
25	000002FF
26	0000034A
27	000004AF
28	0000022F
29	00000F4F
30	000007FF
31	0000080F
32	0000000F

3.2 指令文件

编写指令文件，其实就是自己用MIPS汇编语言设计一个程序，用来判断运行结果的正确性。

本实验的指令文件在lab5的基础上修改，在文件末尾增加了两条指令，用来测试对“访存-使用”数据冒险的处理情况。

1	10001100000000010000000000000000	//lw	\$1, 0(\$0)	\$1 = 5
2	10001100000000010000000000000000	//lw	\$2, 1(\$0)	\$2 = 14
3	10101100001000010000000000000000	//sw	\$1, 0(\$1)	mem[5] = 5
4	00000000001000100001100000100000	//add	\$3, \$1, \$2	\$3 = 19
5	000000000011000010010000000100010	//sub	\$4, \$3, \$1	\$4 = 14
6	00000000001001000010100000100100	//and	\$5, \$1, \$4	\$5 = 4
7	000000000011001000011000000100101	//or	\$6, \$3, \$4	\$6 = 31
8	10101100101001100000000000000111	//sw	\$6, 7(\$5)	mem[11] = 31
9	10101100011000010000000000000010	//sw	\$1, 2(\$3)	mem[21] = 5
10	00100000001001110000000001010111	//addi	\$7, \$1, 87	\$7 = 92
11	00110000100010000000000000010000	//andi	\$8, \$4, 32	\$8 = 0
12	00110100100010010000000000100000	//ori	\$9, \$4, 32	\$9 = 46
13	00010000010001000000000000000001	//beq	\$2, \$4, 1	go to line 14(pc = 56)
14	00000000001000100001100000100000	//add	\$3, \$1, \$2	omitted
15	0000000000000010101010000100000000	//sll	\$10, \$5, 2	\$10 = 16
16	000000000000001010101100001000010	//srl	\$11, \$5, 1	\$11 = 2
17	00001000000000000000000000010011	//j	19	go to line 19(pc = 76)
18	00010000010001000000000000000001	//beq	\$2, \$4, 1	omitted
19	00000000001000100001100000100000	//add	\$3, \$1, \$2	omitted
20	00000000001001000110000000101010	//slt	\$12, \$1, \$4	\$12 = 1
21	00000000001001010110100000101010	//slt	\$13, \$1, \$5	\$13 = 0
22	00001100000000000000000000010111	//jal	23	go to line 23(pc = 92); \$31 = 88
23	001000000010111000000000000001001	//addi	\$14, \$1, 9	\$14 = 14
24	00010001110000100000000000000001	//beq	\$14, \$2, 1	first time not jump; second time go to line 25(pc = 100)
25	000000111110000000000000000001000	//jr	\$31	go to line 22(pc = 88)

```

26 00000000001011100111100000100000 //add $15, $1, $14 $15 = 19
27 00000000001011110000000000100000 //add $16, $1, $15 $16 = 24
28 10001100101100010000000000000001 //lw $17, 1($5) $17 = 5
29 00000000001100011001000000100000 //add $18, $1, $17 $18 = 10

```

3.3 激励测试文件

```

1 module Top_tb(
2     );
3
4     reg clk;
5     reg RESET;
6
7     Top top(
8         .clk(clk),
9         .RESET(RESET)
10    );
11
12
13    initial begin
14        #0;
15        $readmemh("memfile.txt",top.datamem.memfile);
16        $readmemb("instfile.txt",top.instmemory.instfile);
17        RESET = 1;
18        clk = 1;
19        #80;
20        RESET = 0;
21        #6000;
22        end
23
24    always #20 clk = ~clk;

```


本实验的激励文件和lab5完全相同。

每20ns, Clk的值改变一次; 前100ns, RESET的值为1, 之后RESET的值变为0, CPU正式开始工作。

\$readmemh和\$readmemb表示读取的内存文件和指令文件分别是十六进制的和二进制的。


3.4 测试结果


先检查各个寄存器的结果是否符合预期:



各寄存器的最终的值与3.2节中预期的结果完全一致。

再检查stall, forwarding和跳转的情况：





stall，四种forwarding，以及跳转的地址，与3.2节中汇编代码对应的地址是相符的。

因此，控制信号的波形与预期的结果完全一致。简单的类MIPS多周期流水线处理器设计与实现顺利完成。

4 实验总结

1. 以lab3、4、5为基础，本实验实现了一个功能完整的、支持16条MIPS指令的多周期流水线处理器。通过前向通路、流水线停顿与清空、预测不转移等技术保证了该处理器的效率。通过本次实验，我对流水线的原理和各方面的细节有了更加深入的认识，自己动手实现流水线的过程，也让我对这些知识的掌握趋于实际。
2. 本实验的寄存器繁多，各种信号也很多。理清头绪的方法一方面是正确命名，例如对于段寄存器严格添加前缀，对于各中间的信号尽量标明产生和作用的阶段；另一方面是尽量把一个阶段的寄存器、线路写在一起，并通过简单的注释来说明。
3. 本实验由于是多周期处理器，同一时间内有多条指令同时在运行，给调试造成了很大的困难。经过实践，我发现可以将段寄存器中某个数据（例如rs和rt寄存器）的波形表示出来，这样可以理清各个阶段到底是哪一条指令在运行，有利于提高调试的效率。
4. 本实验有很多待改进的地方。首先，本实验只实现了MIPS的16条指令，可以考虑扩展指令到31条，完善处理器的功能。其次，可以将非条件跳转指令在ID阶段就判断出来，避免无谓的流水线清空；此外，还可以对处理器加入中断和异常的处理。
5. 本次计算机体系结构课程到此结束了。感谢本次实验的指导老师和助教对我的帮助和指导，让我能够更好地理解课程内容、解决实验中碰到的问题。