

# Lab03 实验报告

---

余北辰 519030910245

## Lab03 实验报告

- 1 概述
  - 1.1 实验名称
  - 1.2 实验目的
- 2 主控制器单元模块
  - 2.1 模块描述
  - 2.2 模块实现过程
  - 2.3 仿真激励测试
  - 2.4 测试结果
- 3 算术逻辑单元 (ALU) 控制器模块
  - 3.1 模块描述
  - 3.2 模块实现过程
  - 3.3 仿真激励测试
  - 3.4 测试结果
- 4 算术逻辑单元(ALU)模块
  - 4.1 模块描述
  - 4.2 模块实现过程
  - 4.3 仿真激励测试
  - 4.4 测试结果
- 5 实验总结

## 1 概述

---

### 1.1 实验名称

简单的类 MIPS 单周期处理器部件实现 – 控制器，ALU

### 1.2 实验目的

- 理解 CPU 控制器和ALU 的原理
- 主控制器 Ctr 的实现
- 运算单元控制器 ALUCtr 的实现
- ALU 的实现
- 使用功能仿真

## 2 主控制器单元模块

---

### 2.1 模块描述

主控制器单元 (Ctr) 的输入为指令的 opCode 字段，操作码经过 Ctr 的译码，给 ALUCtr, Data Memory, Registers, Muxs 等部件输出正确的控制信号。

## 2.2 模块实现过程

首先确定译码器的输入为6位的OpCode，而输出分别为RegDst, AluSrc, MemToReg, RegWrite, MemRead, MemWrite, Branch, ALUOp 和Jump。

```
1  module Ctr(  
2      input [5:0] opCode,  
3      output RegDst,  
4      output AluSrc,  
5      output MemToReg,  
6      output RegWrite,  
7      output MemRead,  
8      output MemWrite,  
9      output Branch,  
10     output [1:0] ALUOp,  
11     output Jump  
12 );
```

译码时，使用case语句对OpCode的值进行分类，再通过查阅真值表，确定输出信号的值。

OpCode为000000，为R-type，各输出信号的值如代码所示。

```
1  always @(OpCode)  
2      begin  
3          case(OpCode)  
4              6'b000000:  
5                  begin  
6                      RegDst = 1;  
7                      AluSrc = 0;  
8                      MemToReg = 0;  
9                      RegWrite = 1;  
10                     MemRead = 0;  
11                     MemWrite = 0;  
12                     Branch = 0;  
13                     ALUOp = 2'b10;  
14                     Jump = 0;  
15                 end  
end
```

OpCode为000100，为beq命令，各输出信号的值如代码所示。

```
1      6'b000100:  
2          begin  
3              RegDst = 0;  
4              AluSrc = 0;  
5              MemToReg = 0;  
6              RegWrite = 0;  
7              MemRead = 0;  
8              MemWrite = 0;  
9              Branch = 1;  
10             ALUOp = 2'b01;  
11             Jump = 0;  
12         end
```

OpCode为100011，为lw命令，各输出信号的值如代码所示。

```

1      6'b100011:
2      begin
3          RegDst = 0;
4          ALUSrc = 1;
5          MemToReg = 1;
6          RegWrite = 1;
7          MemRead = 1;
8          MemWrite = 0;
9          Branch = 0;
10         ALUOp = 2'b00;
11         Jump = 0;
12     end

```

OpCode为101011，为sw命令，各输出信号的值如代码所示。

```

1      6'b101011:
2      begin
3          RegDst = 0;
4          ALUSrc = 1;
5          MemToReg = 0;
6          RegWrite = 0;
7          MemRead = 0;
8          MemWrite = 1;
9          Branch = 0;
10         ALUOp = 2'b00;
11         Jump = 0;
12     end

```

OpCode为000001，为jump命令，各输出信号的值如代码所示。

```

1      6'b000010:
2      begin
3          RegDst = 0;
4          ALUSrc = 0;
5          MemToReg = 0;
6          RegWrite = 0;
7          MemRead = 0;
8          MemWrite = 0;
9          Branch = 0;
10         ALUOp = 2'b00;
11         Jump = 1;
12     end

```

## 2.3 仿真激励测试

仿真测试时，通过改变OpCode的值，观察各输出信号的变化。激励文件代码如下：

首先进行实例化：

```

1      reg [5:0] OpCode;
2      wire RegDst;
3      wire ALUSrc;
4      wire MemToReg;
5      wire RegWrite;
6      wire MemRead;

```

```

7      wire MemWrite;
8      wire Branch;
9      wire [1:0] ALUOp;
10     wire Jump;
11
12
13     Ctr u0 (
14         .OpCode(OpCode),
15         .RegDst(RegDst),
16         .ALUSrc(ALUSrc),
17         .MemToReg(MemToReg),
18         .RegWrite(RegWrite),
19         .MemRead(MemRead),
20         .MemWrite(MemWrite),
21         .Branch(Branch),
22         .Jump(Jump),
23         .ALUOp(ALUOp)
24     );

```


再依时改变OpCode的输入：

```

1 initial begin
2
3     OpCode = 0;
4
5     #100;
6
7     #100 OpCode = 6'b000000;
8     #100 OpCode = 6'b100011;
9     #100 OpCode = 6'b101011;
10    #100 OpCode = 6'b000100;
11    #100 OpCode = 6'b000010;
12    #100 OpCode = 6'b010101;
13
14 end

```

## 2.4 测试结果



经观察，控制信号的波形与指导书的描述一致。该模块实现成功。

## 3 算术逻辑单元（ALU）控制器模块

### 3.1 模块描述

ALU 的控制器模块（ALUctr）是根据主控制器的 ALUOp 来判断指令类型。根据指令的后 6 位区分 R 型指令。综合这两种输入，控制 ALU 做正确的操作。

### 3.2 模块实现过程

ALUctr 模块的输入有 1 位的 ALUOp，用以判断指令类型；以及 6 位的 Funct，用于区分 R 型指令。

ALUctr 的输出有四位，直接输入到 ALU 中。

```
1 module Aluctr(  
2     input [1:0] ALUOp,  
3     input [5:0] Funct,  
4     output [3:0] AluCtrOut  
5 );
```

同样使用 case 语句进行分类，使用 {}（位拼接运算符）语法，按 ALUOp 和 Funct 的值的组合进行分类，并按照真值表确定模块的输出信号的值。该部分的代码如下：

```
1 begin  
2     casex({ALUOp, Funct})  
3  
4         8'b00000000: AluCtrOut = 4'b0010;  
5         8'b10000000: AluCtrOut = 4'b0010;  
6         8'b10000010: AluCtrOut = 4'b0110;  
7         8'b10000100: AluCtrOut = 4'b0000;  
8         8'b10000101: AluCtrOut = 4'b0001;  
9         8'b01000000: AluCtrOut = 4'b0110;  
10        8'b10001010: AluCtrOut = 4'b0111;  
11  
12        default:      AluCtrOut = 4'b0000;  
13  
14    endcase  
15 end
```

### 3.3 仿真激励测试

首先进行实例化：

```
1     reg[5:0] Funct;  
2     reg[1:0] ALUOp;  
3     wire[3:0] AluCtrOut;  
4     Aluctr u0(  
5         .Funct(Funct),  
6         .ALUOp(ALUOp),  
7         .AluCtrOut(AluCtrOut)  
8     );
```

```

1  initial begin
2
3      {ALUOp,Funct} = 8'b00000000;
4
5      #60 {Funct,ALUOp} = 8'b00000000;
6      #60 {Funct,ALUOp} = 8'b00000000;
7      #60 {Funct,ALUOp} = 8'b00000001;
8      #60 {Funct,ALUOp} = 8'b00000010;
9      #60 {Funct,ALUOp} = 8'b00001010;
10     #60 {Funct,ALUOp} = 8'b00010010;
11     #60 {Funct,ALUOp} = 8'b00010110;
12     #60 {Funct,ALUOp} = 8'b00101010;
13
14  end

```

## 4 算术逻辑单元(ALU)模块

算术逻辑单元 ALU 根据 ALUCtr 信号将两个输入执行对应的操作, ALURes 为输出结果。若做减法操作, 当 ALURes 结果为 0 时, 则 Zero 输出置为 1。

输入信号为4位的ALUCtr，和两个32位的待运算的信号。输出信号包括32位的运算结果，以及一个Zero信号。

```

1 module Alu(
2     input [3:0] aluctr,
3     input [31:0] input1,
4     input [31:0] input2,
5     output zero,
6     output [31:0] alures
7 );

```

使用case语句进行分类。

加法(add)的实现:

```

1 4'b0010:
2     begin
3     alures = input1 + input2;
4     end

```

减法(sub)的实现:

```

1 4'b0110:
2     begin
3     alures = input1 - input2;
4     if(alures == 0)
5         zero = 1;
6     else
7         zero = 0;
8     end

```

按位与(and)的实现:

```

1 4'b0000:
2     begin
3     alures = input1 & input2;
4     if(alures == 0)
5         zero = 1;
6     else
7         zero = 0;
8     end

```

按位或(or)的实现:

```

1 4'b0001:
2     begin
3     alures = input1 | input2;
4     if(alures == 0)
5         zero = 1;
6     else
7         zero = 0;
8     end

```

按位或非(nor)的实现:

```

1  4'b1100:
2      begin
3          alures = ~(input1 | input2);
4          if(alures == 0)
5              zero = 1;
6          else
7              zero = 0;
8      end

```

小于则置位(slt)的实现：

```

1  4'b0111:
2      begin
3          if(input1 < input2)
4              begin
5                  alures = 1;
6                  zero = 0;
7              end
8          else
9              begin
10                 alures = 0;
11                 zero = 1;
12             end
13         end

```

## 4.3 仿真激励测试

通过依时改变两个操作数以及操作码的值，观察输出波形的变化，以确认模块的功能是否正常。

```

1  initial begin
2
3      input1 = 0;
4      input2 = 0;
5      aluctr = 4'b0000;
6
7      #100
8      input1 = 15;
9      input2 = 10;
10
11     #100
12     aluctr = 4'b0001;
13
14     #100
15     aluctr = 4'b0010;
16
17     #100
18     aluctr = 4'b0110;
19
20     #100
21     input1 = 10;
22     input2 = 15;
23
24     #100
25     aluctr = 4'b0111;
26     input1 = 15;
27     input2 = 10;

```




```

28
29     #100
30     input1 = 10;
31     input2 = 15;
32
33     #100
34     input1 = 1;
35     input2 = 1;
36     aluctr = 4'b1100;
37
38     #100
39     input1 = 16;
40 end

```

## 4.4 测试结果



经观察，控制信号的波形与指导书的描述一致。该模块实现成功。

## 5 实验总结

1. 本次实验着重于加强对verilog语言的进一步了解。前两个实验中，实验指导书的代码较为详细，主要是为了让我们熟悉vivado软件的使用；而本实验隐去了大多数的代码，而要求我们自己去完成，让我们逐步摆脱惯性思维，而对硬件描述语言更进一步了解。经过本实验，我对于硬件描述语言的模块化和逻辑结构有了更进一步的了解。
2. 本次实验中，我在对于reg和wire各自的含义不是很清楚，在声明的时候二者混用，导致出错，花费了而很多时间来排查错误。
3. 从本次实验开始，实验内容与课程相关，涉及CPU内部的部件结构，通过本次实验我对课堂所学知识的理解更加深入了。