# Lab04 实验报告

余北辰 519030910245

#### Lab04 实验报告

- 1 概述
  - 1.1 实验名称
  - 1.2 实验目的
- 2 寄存器模块
  - 2.1 模块描述
  - 2.2 模块实现过程
  - 2.3 仿真激励测试
  - 2.4 测试结果
- 3 内存单元模块
  - 3.1 模块描述
  - 3.2 模块实现过程
  - 3.3 仿真激励测试
  - 3.4 测试结果
- 4符号扩展模块
  - 4.1 模块描述
  - 4.2 模块实现过程
  - 4.3 仿真激励测试
  - 4.4 测试结果
- 5 实验总结

### 1 概述

#### 1.1 实验名称

简单的类MIPS单周期处理器实现 -寄存器、存储器与有符号扩展

### 1.2 实验目的

- 1. 理解 CPU 的寄存器、存储器、有符号扩展
- 2. Register 的实现
- 3. Data Memory 的实现
- 4. 有符号扩展的实现
- 5. 使用行为仿真

# 2 寄存器模块

#### 2.1 模块描述

寄存器是CPU内部用来存放数据的一些小型存储区域,用来暂时存放参与运算的数据和运算结果,是指令操作的主要对象。32位的MIPS中共有32个32位寄存器。

#### 2.2 模块实现过程

我们要实现的是寄存器的读写操作。

寄存器的写操作是时序逻辑,在时钟信号Clk的下降沿处,当检测到RegWrite信号时,进行写操作。注意0号寄存器的值恒为0,因此对0号寄存器的写操作应该被忽略。

```
always @ (negedge clk)
begin
if(regwrite && writereg != 0)
regfile[writereg] = writedata;
end
```

而读操作则不同,只要检测到ReadReg信号就可以读寄存器的值。在写寄存器后,也应该更新ReadData的值。

```
1
        always @ (readreg1 or readreg2 or writereg)
 2
            begin
 3
                 if(readreg1)
                     readdata1 = regfile[readreg1];
 4
 5
                 else
6
                     readdata1 = 0;
 7
                 if(readreg2)
8
                     readdata2 = regfile[readreg2];
9
                 else
10
                     readdata2 = 0;
11
            end
```

### 2.3 仿真激励测试


初始时,将所有的信号全部置0;控制Clk信号,使其每100ms发生改变。

分别检测寄存器的写操作和读操作是否正常工作。

```
always #100 \text{ clk} = 1 - \text{clk};
3
   initial begin
      c1k = 0;
4
      readreg1 = 0;
5
6
      readreg2 = 0;
7
      writereg = 0;
      writedata = 0;
8
9
      regwrite = 0;
10
11
      #100;
12
      c1k = 0;
13
14
      #185;
15
      regwrite = 1'b1;
      writereg = 5'b10101;
16
17
      18
19
      #200;
20
      writereg = 5'b01010;
      21
22
```

```
23
      #200;
24
      regwrite = 1'b0;
25
      writereg = 5'b000000;
26
      27
      #50;
28
29
      readreg1 = 5'b10101;
      readreg2 = 5'b01010;
30
31
32
   end
```

#### 2.4 测试结果



经观察,控制信号的波形与指导书的描述一致。该模块实现成功。

# 3 内存单元模块

### 3.1 模块描述

内存单元模块就是RAM,是计算机硬件的一个重要部件,其作用是存放指令和数据,并能由CPU直接随机存取。

#### 3.2 模块实现过程

与寄存器模块类似,在写内存时,我们使用时序逻辑,在Clk的下降沿处统一进行写操作。

```
always @ (negedge clk)
begin
if(memwrite)
begin
memfile[address] = writedata;
end
end
```

在检测到MemRead信号时读取内存中的数据。注意模块中的地址发生变化时,也应该相应更新读取的数据。

```
always @ (memread or address)
begin


if(memread)
readdata = memfile[address];
else
readdata = 0;
end
```

#### 3.3 仿真激励测试

与寄存器模块类似,初始时,将所有的信号全部置0;控制Clk信号,使其每100ms发生改变。 分别检查内存单元的读写操作是否正常。

```
1 always #100 clk = 1 - clk;
3 initial begin
4
5 c1k = 0;
6 \mid address = 0;
7
   writedata = 0;
8
   memwrite = 0;
9
   memread = 0;
10
11 #185;
12
   memwrite = 1'b1;
13
   address = 32'b000000000000000000000000000111;
   14
15
16 #100;
17
   memwrite = 1'b1;
   writedata = 32'hffffffff;
18
   19
20
21 #185;
22
   memread = 1'b1;
23
   memwrite = 1'b0;
   address = 32'b000000000000000000000000000111;
24
25
26 #80;
27
   memwrite = 1;
28
   address = 8;
29
   writedata = 32'haaaaaaaa;
30
31 #80;
32
   memwrite = 0;
33 | memread = 1;
   34
35
36
37 end
```

#### 3.4 测试结果



说明:在MemRead和MemWrite信号都为1时,由于读内存操作是组合逻辑,此时该地址处尚未写入数据,因此输出结果为XXXXXXX是合理的。

经观察,控制信号的波形与指导书的描述一致。该模块实现成功。

### 4符号扩展模块

#### 4.1 模块描述

该模块将16位有符号数通过符号扩展,扩展为32位有符号数。

### 4.2 模块实现过程

该模块较前两个模块简单许多,属于组合逻辑。这里使用assign语句,将输入的数经过符号扩展后不断 赋给输出的结果。

符号扩展的方法也很简单,只要检查输入的有符号数的最高位。当其为1时,输出结果的高16位全为1, 否则全为0。

```
1   assign data = (inst[15] == 1) ? (inst|32'hffff0000) :
   (inst|32'h00000000);
```

### 4.3 仿真激励测试

分别输入最高位为0和1的带符号数,检查输出的正确性。

```
initial begin

inst = 0;

#100;


inst = 16'b000000000000001;

#100;

inst = 16'b1111111111111;

#100;
```

#### 4.4 测试结果



经观察,控制信号的波形与指导书的描述一致。该模块实现成功。

# 5 实验总结

- 1. 与lab3不同,Ctr和Alu都是组合逻辑模块,而寄存器和内存单元模块在写入数据的时候是时序逻辑的。因此,写操作时要与时钟信号相关联,每次都在时钟下降沿执行写入操作。
- 2. 在内存模块仿真测试时,我的结果与实验指导书上的结果略有不同,在MemRead和MemWrite信号都为1时我的结果是红色的"XXXXXXXX",而指导书上是绿色的"00000000"。经过思考后,我判断是我没有将内存的DataFile初始化为0所致的不同。
- 3. 在之后的实验中了解到,对数据的写入应该使用"<="进行非阻塞赋值,允许其他的Verilog语句同时进行操作。在之后的实验中,我对这里的代码进行了改正。