

Fynn Gewiese
Xaver Handel
Timo Drüen
Tobias Belm
September 10, 2026

Report

Projekt GateMate SS26
HM bei Prof. Dr. Felix Miller

1 Abstract / Ziel des Projektes | Fynn. Der GateMate-FPGA von Cologne Chip ist als europäischer FPGA von besonderem Interesse, da er eine Alternative zu den marktdominierenden Anbietern aus den USA und Asien darstellt¹. Gerade im Hinblick auf technologische Souveränität und Unabhängigkeit von außereuropäischen Lieferketten gewinnt die Verfügbarkeit einer solchen, vollständig in Europa entwickelten FPGA-Plattform zunehmend an Bedeutung. Hinzu kommt, dass für den GateMate im Gegensatz zu vielen etablierten FPGA-Familien eine offene Toolchain existiert, wodurch sich die Architektur besonders gut für Lehre, Forschung und Open-Source-Projekte eignet. Olimex bietet mit dem GateMate-A1-EVB ein Evaluationsboard an, das vollständig als Open-Source-Hardware verfügbar ist², sodass sämtliche Schaltpläne, Layouts und Bauteilinformationen frei zugänglich sind und als verlässliche Ausgangsbasis für eigene Entwicklungen dienen können. Dieses Board kann als Grundlage genommen werden, um darauf eine Smart Card zu realisieren, die sich sowohl als Master als auch als Slave betreiben lässt und damit flexibel in unterschiedlichen Anwendungsszenarien eingesetzt werden kann. Ziel war es dabei, ein System zu schaffen, das sich für Weiterentwicklungen und Anpassungen eignet, ohne von proprietärer Hardware oder geschlossenen Toolchains abhängig zu sein. Dafür werden im Wesentlichen drei Komponenten benötigt: ein ISO-Interface zur Kommunikation nach dem ISO/IEC-7816-Standard, eine USB-Schnittstelle zur Anbindung an einen Host-Rechner sowie ein IBEX-RISC-V-Prozessor³, der als frei verfügbarer, open-source Prozessorkern die zentrale Steuerungs- und Verarbeitungslogik der Smart Card übernimmt.




Figure 1: PCB nach dem Lötén

¹<https://colognechip.com/programmable-logic/gatemate/>

²<https://www.olimex.com/Products/FPGA/GateMate/GateMateA1-EVB/open-source-hardware>

³<https://github.com/lowrisc/ibex>

Inhaltsverzeichnis

1.	Abstract / Ziel des Projektes Fynn	2
2	Arbeitsaufteilung Fynn	4
3	PCB Aufarbeitung Fynn	5
4	ISO/IEC 7816 Interface Fynn	5
5	Problem der fehlenden Clock Fynn & Xaver	6
6	Verbesserungsvorschläge für spätere Iterationen Fynn	6
7	Serial to USB transceiver Tobias	7
8	Bestückung und Lötung der Platine Timo	9
9	Bestellung und BOM-Management Timo.	9
10	Component Substitution Timo.	10
11	Festlegung der Pinbelegung und Constraints Timo	10
12	Bringup- und geplante Testinfrastruktur Timo	11
13	Software Xaver	11
14	Nutzung von KI	11
15	Verwendete Bilder	11
16	Schematic	11

2 Arbeitsaufteilung | Fynn. Im Rahmen des Projekts habe ich die Rolle des Group Leaders und Organisators übernommen. Dazu gehörte das Aufsetzen der GitHub-Struktur als zentrale Plattform für die Zusammenarbeit, sowie die Erarbeitung der Requirements, auf deren Basis das Projekt weiterentwickelt wurde. Darauf aufbauend habe ich die anfallenden Teilaufgaben aufgestellt und den einzelnen Teammitgliedern zugewiesen. Zusätzlich habe ich die Entwicklung des USB-Transceivers supervisiert und die zuständigen Teammitglieder fachlich angeleitet. Neben Anpassungen des OLIMEX Evaluationboards wurde von mir auch das ISO/IEC 7816 Interface designed. Zuletzt habe ich am Löten des Projektes teilgenommen, die Platine in fast funktionsfähigen Zustand gebracht und mit Xaver and der fehlenden Clockgeneration gearbeitet.

Xaver

Timo

Tobi

3 PCB Aufarbeitung | Fynn. Ein wesentlicher Teil meiner Arbeit bestand in der Überarbeitung der Platine. Die ursprünglich unstrukturierte Schematic habe ich in thematisch klar abgegrenzte Blöcke restrukturiert, wodurch die Übersichtlichkeit und Wartbarkeit deutlich verbessert wurde. Darüber hinaus habe ich die Platine optisch aufgewertet, unter anderem durch das Einfügen des HM-Logos und einheitlicher Beschriftungen. Um die Komplexität zu reduzieren, habe ich zudem ein Debloating der Platine durchgeführt und nicht benötigte Elemente entfernt.

Ein weiterer wichtiger Aspekt der Überarbeitung war die Sicherstellung einer kontrollierten Impedanz für die USB- und SRAM-Leitungen, um Signalintegrität zu gewährleisten und Reflexionen sowie Übersprechen zu minimieren. Im Anschluss habe ich den Design Rule Check (DRC) durchgeführt und die daraus resultierenden notwendigen Änderungen umgesetzt. Abschließend habe ich die Recherche geeigneter Hersteller übernommen und mich dabei bewusst für AISLER als lokalen Anbieter entschieden, und die Bestellung der Platine veranlasst.

4 ISO/IEC 7816 Interface | Fynn. Für die Kommunikation nach dem ISO/IEC-7816-Standard habe ich ein Interface entworfen, das flexibel sowohl im Master- als auch im Slave-Betrieb eingesetzt werden kann. Dieser duale Ansatz ermöglicht eine breitere Einsatzfähigkeit der Platine, da je nach Anwendungsfall zwischen beiden Betriebsmodi gewechselt werden kann.




Figure 2: ISO/IEC 7816 Interface Schematic

Ein zentrales Element ist der TXB0108-Levelshifter, der den GPIO-Logikpegel des FPGA in den passenden Ausgangs-Logikpegel konvertiert. Die Ausgangsspannung wird dabei entweder vom angeschlossenen Master bereitgestellt, oder – falls der FPGA selbst als Master fungiert – wahlweise über einen Schalter (für 5V) oder einen LDO erzeugt. Der LDO ist einstellbar (adjustable) und besitzt ein Feedback-Netzwerk aus Widerständen. Der FPGA kann einen dieser Widerstände erden, um die Ausgangsspannung zwischen 3.3V und 1.8V umzuschalten.

Das ISO/IEC-7816-Interface ist auf der Platine als Arduino-Header umgesetzt und befindet sich als doppelte Stiftleiste unten rechts. Direkt darüber ist der Levelshifter platziert. Oben rechts, neben dem HM-Logo, befinden sich der LDO sowie der Switch zur Spannungsversorgung.

5 Problem der fehlenden Clock | Fynn & Xaver. Bei der Inbetriebnahme des FPGA-Boards zeigte sich, dass der SX5M10.000B10F20TNN 10 MHz XO Crystal Oscillator in der Stückliste fehlte und dem FPGA somit keine Taktquelle zur Verfügung stand. Um die Ursache einzugrenzen, wurde das Problem parallel von zwei Seiten angegangen: Fynn kümmerte sich um die Hardware, während Xaver die Funktionsfähigkeit auf Softwareebene überprüfte. Xaver erstellte dazu Bitfiles für eine blinkende LED sowie sich ändernde Pins. Mit unterschiedlichen Clock Quellen und Frequenzen. Zusätzlich wurde ein Binary getestet, das die LED lediglich statisch auf High oder Low setzt und dementsprechend auch ohne funktionierenden Takt hätte laufen müssen – da dieser Test ebenfalls fehlschlug, liegt die Vermutung nahe, dass neben der fehlenden Clock noch ein weiteres, bisher nicht identifiziertes Problem vorliegt.



Figure 3: FPGA mit eingestecktem Quarz

Auf Hardwareseite wurden mehrere Ansätze verfolgt, um dem FPGA dennoch einen Takt zur Verfügung zu stellen. Da die Serial-Clock-Pins nach außen geroutet sind, wurde zunächst versucht, einen gewöhnlichen Quarz direkt einzustecken (siehe Abbildung 3). Dieser Versuch verlief ohne Erfolg.

Im nächsten Schritt wurde ausgenutzt, dass Clock 1 und Clock 2 über den Debugger zugänglich sind. Der Debugger wurde entsprechend umprogrammiert, um darüber ein Taktsignal anzulegen – auch dieser Ansatz führte nicht zum gewünschten Ergebnis. Da Clock 0 und Clock 3 extern eingespeist werden können, wurde schließlich versucht, ein Signal im Bereich von 100 kHz bis 100 MHz von außen anzulegen. Auch hierbei konnte an keiner Stelle ein funktionierender Takt erzeugt werden, sodass das Problem der fehlenden Clock zum

jetzigen Zeitpunkt weiterhin ungelöst bleibt.

6 Verbesserungsvorschläge für spätere Iterationen | Fynn. Aus den gesammelten Erfahrungen dieser Revision ergeben sich mehrere Punkte, die in einer nächsten Iteration der Platine berücksichtigt werden sollten. So sollten die beiden USB-C-5V-LEDs, die aktuell separat ausgeführt sind, zu einer einzigen LED zusammengefasst werden, um unnötige Redundanz zu vermeiden. Ebenso sollte die Stückliste insgesamt verkleinert werden, wobei insbesondere die Anzahl der verwendeten Kondensatoren reduziert werden kann. 10nF Kondensatoren im gleichen Package wie 2.2uF Kondensatoren sind fast ein direktes Downgrade, v.a. da weder Inrush-Current noch der minimal höhere Preis hier eine Rolle spielen. Für die Spannungsversorgung bietet sich der Einsatz eines Power-ICs mit mehreren integrierten Buck-Convertern an, anstatt die einzelnen Spannungsebenen wie bisher getrennt zu realisieren.

Darüber hinaus stellte sich während der Inbetriebnahme heraus, dass der verbaute RP2040-Flash-Speicher nicht funktionierte; ein Ersatz durch einen entsprechenden Baustein von Winbond hingegen funktionierte einwandfrei und sollte für zukünftige Revisionen als Referenz dienen. Aus noch unerforschten Gründen ging auch der Winbond Ersatz nach einer Weile kaputt und musste getauscht werden. Symptome hierfür ist, dass der RP2040 auch nach dem Flashen den Bootmodus nicht verlässt. Zuletzt wäre eine LED hilfreich, die die funktionstüchtigkeit der letzten Stromversorgung anzeigt. Das ist nämlich ein starkes Symptom dafür, dass die anderen Stromversorgungen auch funktionieren, da diese kaskadieren.

7 Serial to USB transceiver | Tobias. Recherche und Konzept

- Einarbeitung in den USB-2.0-PHY TUSB1106 von Texas Instruments.
- Einarbeitung in den ISO/IEC-7816-Standard für Smart-Card-Schnittstellen.
- Definition separater Power-Domains für den USB-PHY und das ISO/IEC-7816-Interface.

USB-C-Power-Topologie

Eine direkte Verbindung der VBUS-Pins beider USB-C-Ports hätte die jeweiligen 5-V-Schienen kurzgeschlossen beziehungsweise ungewollte Rückströme ermöglicht. Deshalb wurde Port 1 über Vias direkt mit +5V_USB verbunden, während Port 2 durch eine Schottky-Diode vom Typ B340 (3 A, 40 V) entkoppelt ist. Dadurch werden die Power-Domains voneinander getrennt und Port 2 zusätzlich gegen Verpolung geschützt. Die berechnete VBUS-Spannung am TUSB1106 liegt trotz des Spannungsabfalls an der Diode komfortabel innerhalb der USB-2.0-Spezifikation. Eine Power-LED D2 mit einem 2,2-k Ω -Vorwiderstand R35 an +5V_USB dient als visuelle Betriebsanzeige.

Schematic des USB-PHY

- USB-C-Port 2 verwendet alle vier VBUS-Pins zur Erhöhung der Stromtragfähigkeit. CC1 und CC2 sind jeweils mit einem 5,1-k Ω -Pull-down für die Device-Rolle beschaltet.
- Das USB-2.0-Differential-Pair ist für eine differentielle Impedanz von 90 Ω ausgelegt. Ergänzt wurden 33- Ω -Serienterminierungen und ein 1,5-k Ω -Pull-up zur Full-Speed-Erkennung.
- Der integrierte 5-V-zu-3,3-V-Regler des TUSB1106 wird über VREG(3.3) genutzt.
- Über den Jumper JP1 kann die VPU-Spannung zwischen 1,8 V für den GateMate und alternativ 2,5 V gewählt werden. Das VBUS-Sensing erfolgt über VP und VM.
- Alle acht digitalen Signale des TUSB1106 (VM, VP, VPO, VMO, RCV, SUSPND, SPEED und OE) wurden gezielt über den Peri-BUS auf GateMate-FPGA-Pins wie VGA_Blue_2 und VGA_Red_2 geroutet.





Figure 4: Schematic des USB-2.0-PHY (TUSB1106)

Schematic des ISO/IEC-7816-Interfaces

Für das ISO/IEC-7816-3-konforme Interface wurden die Signale VCC, GND, CLK, RST und I/O vorgesehen. Die Versorgungsspannung ist zwischen Class A mit 5 V, Class B mit 3 V und Class C mit 1,8 V umschaltbar.

Layout

- Umsetzung des USB-PHY einschließlich differentiell geroutetem D+/D-Pair.
- Umsetzung des ISO/IEC-7816-Interfaces mit VCC-Umschaltpfad.
- Umsetzung der USB-C-Power-Topologie mit der Schottky-Diode B340.



Zusammenarbeit mit Fynn

- Iterative Abstimmung der Schematic-Blöcke für die Integration in KiCad.
- Gemeinsame Design-Reviews zu Footprints, Bauteilgrößen und Routing.
- Das finale PCB-Layout, den DRC und den Arduino-Header hat Fynn übernommen.



Figure 6: Bestückung

8 Bestückung und Lötung der Platine | Timo.

9 Bestellung und BOM-Management | Timo. Bill of Materials (BOM) und Sourcing-Strategie

- **Generische zu spezifische BOM:** Ausgangspunkt meiner Arbeit war die generische Bill of Materials des Olimex-Evaluationsboards. Da unser PCB-Design jedoch stark von der Referenz abwich (z.B. durch den TUSB1106 PHY, das ISO-Interface und debloatete Peripherie), musste diese Stückliste systematisch bereinigt und auf unser spezifisches Design zugeschnitten werden. Die finale BOM umfasst 79 einzigartige Positionen mit insgesamt knapp 800 Einzelbauteilen für drei Boards.

- **Distributor-Konsolidierung:** Da der GateMate-FPGA ein recht exklusiver Baustein ist, war DigiKey die einzige große Beschaffungsplattform, die diesen Chip (sowie den IBEX-Softcore-kompatiblen Flash) im Sortiment anbot. Um zusätzliche Versandkosten und logistischen Aufwand durch mehrere Lieferanten zu vermeiden, wurde die komplette BOM mithilfe von Octopart so umgearbeitet, dass alle Komponenten zentral über DigiKey bestellt werden konnten.
- **Kostenoptimierung durch Packaging:** Bei der Recherche fiel auf, dass für bestimmte Widerstände (z.B. den 1,05 k Ω Widerstand RC0402FR-071K05L) sogenannte *Digi-Reel* Artikelnummern (Suffix -DKR-ND) hinterlegt waren, für die der Distributor eine Abrollgebühr von ca. 7 \$ pro Rolle verlangt. Durch gezieltes Umschlüsseln auf *Cut-Tape* Varianten (Suffix -CT-ND) konnten diese versteckten Kosten eliminiert werden.

10 Component Substitution | Timo. Viele ursprünglich vorgesehene Bauteile waren abgekündigt oder kurzfristig nicht lieferbar (Preis = 0 € im System). Daher mussten anhand technischer Datenblätter passende Ersatzkomponenten ermittelt werden. Wichtige Kriterien waren hierbei exakte Funktionalität, Pin-Kompatibilität, identische Gehäuseformen (Footprints) sowie die strikte Einhaltung der Toleranzen.

Ein zentrales Beispiel für diese Substitution war der 47 μ F Kondensator für die Spannungsstabilisierung:

Parameter	Ursprünglich (Nicht lieferbar)	Gewählte Alternative
Hersteller	Samsung Electro-Mechanics	Murata Electronics
Part Number (MPN)	CL21A476MQYNNNE	GRM21BR61A476ME15
DigiKey SKU	1276-1852-1-ND	490-9961-1-ND
Kapazität & Footprint	47 μ F, 0805 (2012 Metric)	47 μ F, 0805 (2012 Metric)
Dielektrikum & Toleranz	X5R, $\pm$ 20%	X5R, $\pm$ 20%
Spannungsfestigkeit	6.3 V	10.0 V

Table 1: Vergleich der Kondensator-Substitution

Wie aus Tabelle 1 ersichtlich, erfüllt die Alternative nicht nur alle Footprint-Vorgaben, sondern bietet mit 10 V eine höhere Spannungsfestigkeit, was das Derating verbessert und die Zuverlässigkeit der Schaltung erhöht. Ähnliche Substitutionen wurden unter anderem für 2,2 k Ω Widerstände (Wechsel auf Vishay CRCW04022K20FKED) durchgeführt.

Mengenplanung und Reservestrategie

Die finale BOM wurde für die Bestückung von drei Prototypen-Platinen kalkuliert. Da bei der Handbestückung und dem Reflow-Löten im Labor mit Schwund oder Fehlern gerechnet werden muss, wurde eine systematische Reservestrategie angewandt:

- **Passive SMD-Bauteile (0402/0603):** Für diese sehr kleinen und günstigen Komponenten wurde eine großzügige Reserve von +15 % der benötigten Menge, mindestens jedoch +5 Stück als absoluter Puffer, eingeplant.
- **Aktive Bauteile & ICs:** Bei kostenintensiveren Bauteilen wie dem USB-PHY (TUSB1106), den LDOs oder dem GateMate-FPGA wurde knapper kalkuliert. Hier galt die strikte Regel: Exakte Menge für 3 Boards **plus genau 1 Ersatz-IC** pro Bauteiltyp, um im Fehlerfall sofort einen Chip austauschen zu können, ohne das Budget unnötig zu belasten.

11 Festlegung der Pinbelegung und Constraints | Timo. Um den externen USB-2.0-PHY (TUSB1106) an den GateMate-FPGA anzubinden, musste eine geeignete Pinbelegung (Pin Assignment) definiert werden. Da das Routing auf der Platine durch den Formfaktor stark eingeschränkt war, wurden die digitalen Signale (VM, VP, VPO, VMO, RCV, OE) auf die Pins des Peri-BUS geroutet, die ursprünglich für die VGA_Red und VGA_Blue Signale des Olimex-Boards vorgesehen waren.

Dies ermöglichte ein signalintegres, kreuzungsfreies Routing. Für die Synthese und das anschließende Place-&Route (P&R) mit der Cologne Chip Toolchain habe ich die entsprechenden Constraints in der .ccf-Datei (Cologne Chip Constraint File) wie folgt definiert:

```
# USB PHY TUSB1106 Pin Constraints (via Olimex VGA/Peri-BUS)
Pin_in  "usb_rcv"   Loc = "IO_WA_A0"; # Routed via VGA_Red_0
Pin_out "usb_vpo"   Loc = "IO_WA_A1"; # Routed via VGA_Red_1
Pin_out "usb_vmo"   Loc = "IO_WA_A2"; # Routed via VGA_Red_2
Pin_in  "usb_vp"    Loc = "IO_WA_B0"; # Routed via VGA_Blue_0
Pin_in  "usb_vm"    Loc = "IO_WA_B1"; # Routed via VGA_Blue_1
Pin_out "usb_oe"    Loc = "IO_WA_B2"; # Routed via VGA_Blue_2
Pin_in  "usb_susp"  Loc = "IO_WA_A3"; # Routed via VGA_Red_3
Pin_out "usb_speed" Loc = "IO_WA_B3"; # Routed via VGA_Blue_3
```

12 Bringup- und geplante Testinfrastruktur | Timo. Da das Löten der Hardware-Platinen noch aussteht, lag der Fokus auf der theoretischen Ausarbeitung eines umfassenden Bringup- und Testplans, der nach Eintreffen der Hardware strikt sequenziell abgearbeitet wird:

1. **Stufe 1 – Power-Bringup (Smoke Test):** Vor der initialen Programmierung des FPGAs werden alle Spannungsregler (LDOs, 3,3 V, 1,8 V Core-Voltage) ohne angeschlossene Peripherie mit einem Multimeter auf korrekte Pegel und Kurzschlüsse (Short-to-Ground) geprüft, um teure Hardware-Schäden zu vermeiden.
2. **Stufe 2 – Basis-Infrastruktur & JTAG:** Messung des 10 MHz Oszillators mittels Oszilloskop auf ein sauberes Taktsignal. Anschließend wird der Verbindungsaufbau via JTAG getestet und ein simples "Blinky"-Design geladen, um die grundlegende I/O-Funktionalität des FPGAs zu verifizieren.
3. **Stufe 3 – USB-PHY Test:** Aktivierung des TUSB1106. Es wird überprüft, ob der Host-PC die 1,5 k Ω Full-Speed-Terminierung am D+-Pin korrekt erkennt. Mittels Oszilloskop werden die Signalpegel an den differentiellen Datenleitungen gemessen.
4. **Stufe 4 – ISO/IEC-7816 Interface Test:** Validierung des TXB0108-Levelshifters. Über Test-Pattern im FPGA wird geprüft, ob die Umschaltung der Power-Domains für die Smart Card (5 V, 3 V, 1,8 V) lastfrei und sauber funktioniert, bevor echte Karten gesteckt werden.

13 Software | Xaver.

14 Nutzung von KI. Im Rahmen des Projekts wurden KI-Tools unterstützend eingesetzt, insbesondere zur Recherche, zur Fehlersuche (Debugging) sowie zur sprachlichen Überarbeitung und Formatierung der Dokumentation. Die grundlegenden Design-Entscheidungen, die Architektur der Schaltung sowie die technische Umsetzung wurden eigenständig vom Team erarbeitet; KI-Tools dienten dabei lediglich als Hilfsmittel zur Effizienzsteigerung und Qualitätssicherung, nicht als Quelle der eigentlichen Projekteinhalte.

15 Verwendete Bilder. Jedliche in dieser Arbeit verwendete Grafik wurde von den Autoren erstellt und ist unter keinem Copyright.

16 Schematic.

