高级练习5 用户端实现 DDR3 SDRAM 写、读控制

笔记本: FPGA练习

创建时间: 2020/2/3 19:40 更新时间: 2020/2/4 17:06


作者: 2322900041@qq.com

高级练习5 用户端实现 DDR3 SDRAM 写、读控制

一、练习内容

在已经实现的DDR3控制器的基础上,实现用户的读写控制。


二、系统框图



三、设计分析

- 1. 写时序分析
- (1) 关键点时序
- 数据FIF0写入完毕后,从数据FIF0中读取数据,即此时开始执行写入数据的命令,这部分的控制采用wr en来把控;
- 数据FIFO数据完毕后,一帧数据读取完毕,拉起写完成标志,即wr_end拉高;

(2) 时序波形




写时序控制

2. 读时序分析

(1) 关键点时序

- rd start后, 立即写入读取数据的命令, 命令中cmd bl是固定的;
- 等待数据FIFO中存储的数据和要求读取的数据一致时,开始读取数据,即 pl_rd_en拉高;

(2) 时序波形



3. 仿真实现分析

(1) 写数据

写完64突发长度的数据后,需等待wr_end拉高后,再次写入64突发长度的数据。

(2) 读数据

读完64突发长度的数据后,需等待rd_end拉高后,再次读取64突发长度的数据。

四、练习步骤

- 1. 按照分析的时序编写代码
- 2. 按照仿真分析编写测试代码
- (1) 写仿真

```
task gen_wr_data;
    integer i;
    begin
        @ (negedge rst);
        repeat (100) @ (posedge clk);
        wr en = 1;
        for (i = 0; i < 64; i = i + 1)
        begin
            wr_data = i;
            @ (posedge clk);
        end
        wr_en = 0;
        @ (posedge clk);
        @ (negedge user wr end);
        repeat (100) @ (posedge clk);
        wr en = 1;
        for (i = 0; i < 64; i = i + 1)
        begin
            wr data = i + 64;
            @ (posedge clk);
        end
        wr_en = 0;
    end
endtask
```

(2) 读仿真


```
task gen_rd_data;
begin
   @ (negedge rst);
   @ (negedge user_wr_end);
   @ (negedge user_wr_end); //等待写入完毕
   rd_start = 1;
   @ (posedge clk);
   rd_start = 0;
   @ (posedge clk);
   @ (negedge user_rd_end); //等待读取完毕1
   rd start = 1;
   @ (posedge clk);
   rd_start = 0;
   @ (posedge clk);
end
endtask
```

- 3. 查看仿真结果
- (1) 对比时序是否正确
- (2) 对比数据是否正常

五、实际波形仿真

1. 写时序仿真测试

(1) 变量初始化及复位问题




变量未正确的初始化,即某些变量并未发生改变,一致保持不变,这就是复位出现了错误,导致一致保持为零,这里需要进行简单的修改以达到要求。

```
85 wr_en = 0;
86 wr_data = 0;
87 rd_start = 0;
```

首先,在testbench文件中添加相应的变量初始化代码;然后,修改为高电平的复位已达到要求。

再重新查看仿真结果。

(2) 部分信号设定与实际不符



• p2 cmd en与设计时序不符

```
86 //p2_cmd_en
 87 always @(posedge clk)
 88 begin
 89 if (rst == 1'b1)
 90
          p2_cmd_en_r <= 1'b0;
 91
      else if (wr_en == 1'b0 && wr_en_r == 1'b1)
                                                           //下降沿检测
 92
          p2_cmd_en_r <= 1'b1;
 93
      else
 94
           p2_cmd_en_r <= 1'b0;
95 end
```

发现p2_cmd_en波形与实际设计波形相比,滞后了一个时钟周期,这里将 其修改为上述代码,即可达标。

• 数据fifo一直为空的

说明没有数据写入数据fifo中,这个导致了错误。




经检查, 是时钟信号出现了问题, 一直没有时钟信号, 故没有数据输

入。


```
//fifo clock
initial begin

pclk = 0;
forever #(10) pclk = ~pclk;
end
```

发现是时钟信号没有初始化,增加初始化代码,再次进行仿真。 (3) 仿真结果



实际波形与仿真波形完全一致,这部分时序基本上没有什么问题。




实际写入数据也是如此,这样,写时序部分,就没有什么问题啦。

2. 读时序仿真测试

这部分,没什么问题,可以直接查看测试结果。

(1) 仿真结果



波形与时序分析时一致,程序实现数据读取。

读取数据与写入数据一致,总的来说,成功。

六、总结与讨论

- 1. 仿真时长为120us
- 2. 尽可能简化的话,有些变量是必须是常量的,这是不可避免的。
- 3. 关于代码实现的几点注意
- (1) addr的清零问题

DDR3最终是用于HDMI显示的,考虑HDMI显示的数据量,当一帧数据写入和读取完毕后,即一幅图像的数据传输完毕后,需要将地址清零。

 考虑的分辨率是1024*768,固定突发长度是64,即每次最大能够写入 64*128bit的数据,对于16bit的图像数据来说,64*128/16 = 512个数据,传输完一帧数据则需要768*2=1536次

```
28  //1024*768
29  //16bit / pixel
30  //1024*768 - 512 = 785920
31  parameter BURST_LEN = 64;
32  parameter START_ADDR = 0;
33  parameter STOP_ADDR = 785920;
34  parameter ADD_ADDR = 64*128/16; //=512
```

• 对于地址来说,地址到达<mark>1024*768-512</mark>后,就需要清零,因为在这一帧数据传输完毕。

```
always @(posedge clk)

begin

if (rst == 1'b1)

wr_cmd_addr_r <= START_ADDR;

else if (wr_cmd_addr_r == STOP_ADDR && wr_cmd_en_r == 1'b1)

wr_cmd_addr_r <= START_ADDR;

else if (wr_cmd_en_r == 1'b1)

wr_cmd_addr_r <= wr_cmd_addr_r + ADD_ADDR;

end</pre>
```

- (2) user wr ctr1中p2 wr empty信号实现的不一致性问题解决。
- 追根溯源,我们发现p2_wr_empty使用的时钟是ui_clk,而user_wr_ctrl使用的时钟为p2_clk;

```
•194
     wr_data_fifo_ctrl wr_data_fifo_inst (
       .rst(ui_clk_sync_rst | (~init_calib_complete)),
195
196
                                    // input wire wr clk
       -wr_clk(p2_clk);
                                     // input wire rd_clk
197
       .rd clk(ui clk),
       .din({p2_wr_mask,p2_wr_data}),
198
                                                        // i
199
       .wr en(p2 wr en),
                                        // input wire wr en
       .rd_en(data_req),
                                       // input wire rd en
200
       .dout({wr_cmd_mask, data_128bit}),
201
                                                          //
       .full(p2 wr data full),
202
                                               // output wire
203
      ( .empty(p2_wr_data_empty),
                                               // output wire
       .wr_data_count(p2_wr_data_count), // output wire [6 : 0
204
       205
206
207
```

• 两者时钟的不一致性,会导致亚稳态,这里采用延时俩拍的方式解决;

- (3) user rd ctrl中user rd end的拉高方式优化
- 可以采用pl rd en延时一拍,提取下降沿的方式作为采样信号;

• 更好的方式是 data_cnt == BURST_LEN 作为判别方式;

```
86 always @(posedge clk)
87
    begin
88
        if (rst == 1'b1)
89
             rd end r \langle = 1'b0;
         else if (data cnt == (BURST LEN - 1))
90
91
             rd end r \langle = 1'b1;
92
         else
93
             rd end r \langle = 1'b0;
94 end
```

总的来说,我们跟老师相比,还有很多需要学,也值得我们去学。