國立台灣大學電機資訊學院電子工程學研究所

系統晶片設計實驗 Soc Design Laboratory

Lab3 Report

Verilog FIR

學生: M11202109 蘇柏丞


老師: 類 瑾

— \ Introduction :

有限脈衝響應 FIR (Finite Impulse Response)濾波器,可針對高頻、低頻或者指定頻段進行濾波,而對輸入訊號的反應時間有範圍限制故稱「有限」。

這次實驗當中要使用 Verilog 去實現 FIR IP,當中使用到了 2 個 stream 和 1 個 axilite 共 3 個 protocol,還有用到 2 個 BRAM 去存 Coefficient 和 Data, Verilog code 設計好後將其放到 Vivado 上去合成。

二、 Block Diagram:



我將架構設計成五個狀態機,在 reset 後所有狀態機皆回到初始狀態, 下面詳述每個狀態機所執行的工作。

1. AW 狀態機,維持初始狀態,若 awvalid 與 wvalid 皆拉高,則根據 awaddr 去接收 data length 跟 coefficient 還有 ap control 的資料,分別代表的狀態為 DR_data_len、DR_tap 和 ap_ctrl。

- 2. AR 狀態機,維持初始狀態,若 arvalid 跟 rready 皆拉高,則根據 araddr 去決定是送出 coefficient 或者 ap state,分別代表的狀態為 TS_tap 和 TS ap。
- 3. ap 狀態機,維持初始狀態,直到 ap_ctrl(AW 狀態機)送 start 訊號則進入工作狀態,開始逐筆透過 SS_stream 來接收 Testbench 送進來的資料,並進行 Convolution 的運算,最後將結果透過 SM_stream 將結果送出,重複上述步驟直到將 data length 所收到資料筆數算完,則進入結束狀態,Testbench 收到結束訊號後再回到初始狀態。初始、工作和結束狀態,分別代表的狀態為 ap idle、ap work 和 ap done。
- 4. SS 狀態機,維持初始狀態,直到將 Data BRAM 清 0 之後則進入接收資料狀態,將接收到的資料存入 Data Bram 當中後則進入等待捲積狀態,將要運算的資料位址送入 Date BRAM 和 Tap BRAM 當中後進入結束捲積狀態,將各 11 個 Coefficient 和 Data 進行捲積後則回到接收資料狀態,重複上述步驟直到將 data length 所收到資料筆數算完,則回到初始狀態。接收資料狀態、等待捲積狀態和結束捲積狀態,分別代表的狀態為 RD_done、WT_conv和 OV_conv。
- 5. SM 狀態機,維持初始狀態,直到捲積運算結束得到結果後進入傳送 資料狀態,送完資料後則回到初始狀態。

三、 Describe operation:

1. How to share resource

本 Lab 當中只有了一顆 Adder 和一顆 Multiplier 來實現,我在 4 個部分用到了加法器,第一個是 datalength 的計數,第二個是將 Data BRAM 清 0,第三個是每筆資料的 head 設置,第四個是 Convoluion,下表為加法器的分時條件。

功能	條件
datalength 的計數	SS_state = WT_conv
Data BRAM 清 0	SS_state = SS_idle &
	ap_state = ap_idle &
	D_bram_ready = 1'b0
每筆資料的 head 設置	SS_state = RD_data
Convoluion	SS_state = OV_conv

2. How to receive tap parameters and data-in and place into SRAM

a. tap parameters

AW 狀態機進入 DR_tap 時開始逐筆接收 Testbeanch 送入的 11 筆 Coefficient, Testbeach 端準備好資料後會將 awvalid 跟 wvalid 拉高, FIR 端準備好後將 wready 和 awready 拉高並接收 awaddr 以及 wdata 資料,將 awaddr 資料與 0x07F 進行遮罩後,分別連接至 Tap BRAM 的 Tap_A 以及 Tap_Di,也因為是寫入資料所以要將 Tap_WE 設為 0xF、Tap_EN 設為 1,送進 Tap_BRAM 後將 wready 和 awready 拉低。

b. data-in


SS 狀態機進入 RD_data 時開始逐筆接收 Testbeanch 送入的 600 筆 data, Testbeanch 端準備好資料會將 ss_valid 拉高, FIR 端準備好後將 ss_tready 拉高並接收 ss_tdata 資料,連接至 Data BRAM 的 Tap_Di, 另外 Tap_A 透過 addr_pointer 左移 2bits 設定, addr_pointer 初始值 設為 10,每次進入 RD_data 時, addr_pointer 就加 1,如果超過 10則歸 0,也因為是寫入資料所以要將 Data_WE 設為 0xF、Data_EN 設為 1,送進 Data_BRAM 後將 ss_tready 拉低。


3. How to access shiftRam and tapRAM to do computation


第一步,先將 Coefficient 存入 Tap BRAM, 再將 Data BRAM 清 0。

Addr U	BRAM (coef)	æddr U	BRAM (data)
	0	0	0
1	-10	1	0
ν	-9	ν	0
3	23	3	o
4	56	4	ο
5	<i>t</i> 3	5	D
L	5 b		0
7	×3	7	0
8	- 9	8	0
9	-10	9	0
10	0	10	0

第二步,將資料丟入 Data BRAM, addr 設定為 head-1(head 若為-1 則為 10), 運算的部分使用了 11 個週期, 第 n 個週期 Data BRAM 的 addr 為 head-(n-1), 另外 Tap BRAM 的 addr 為 10-(n-1)。







4. How ap_done is generated

將 datalength 進行計數,每送回一筆結果就-1,當 datalength 歸 0 且 sm_t last 和 sm_t valid 皆拉高時,我們則可以確認執行完 600 筆的 Convolution 運算,此時 ap state 則進入 sp done。

四、 Resource Usage:

Ut	ilization	ation Post-Synthesis Post-Implementation		
				Graph Table
	Resource	Estimation	Available	Utilization %
	LUT	187	53200	0.35
	FF	59	106400	0.06
	DSP	3	220	1.36
	10	329	125	263.20
	BUFG	1	32	3.13

五、 Timing Report:

1. Synthesize the design with maximum frequency

Clock S			
Clock	Waveform(ns)	Period(ns)	Frequency(MHz)
axie_clk	{0.000 2.550}	5.100	196.078

2. Report timing on longest path, slack

Name	1 Path 1
Slack	0.002ns
Source	FSM_sequential_SS_curr_state_reg[0]/C (rising edge-triggered cell FDCE clocked by axie_clk {rise@0.000ns fall@2.550ns period=5.100ns})
Destination	D_bram_ready_counter_reg[3]/D (rising edge-triggered cell FDCE clocked by axie_clk {rise@0.000ns fall@2.550ns period=5.100ns})
Path Group	axie_clk
Path Type	Setup (Max at Slow Process Corner)
Requirement	5.100ns (axie_clk rise@5.100ns - axie_clk rise@0.000ns)
Data Path Delay	4.962ns (logic 1.833ns (36.941%) route 3.129ns (63.059%))
Logic Levels	4 (CARRY4=1 LUT5=2 LUT6=1)
Clock Path Skew	-0.145ns
Clock Unrtainty	0.035ns

六、 Simulation Waveform:

1. Coefficient program, and read back

控制的狀態機:AW、AR


工作內容:awvalid 和 wvalid 拉高時,將 awready 和 wready 拉高接收 awaddr 以及 wdata,並寫入 Tap BRAM 當中。arvalid 和 rready 拉高時,將 araddr 讀入 FIR 端來決定從 Tap BRAM 讀出的回傳值,讀出後賦值 rdata 並將 rvalid 拉高。



2. Data-in stream-in & Data-out stream-out

控制的狀態機:SS、SM


工作內容:addr_10_fg 低態且 ss_tvalid 高態時,將 ss_tready 拉高接收 ss_data,並寫入 Data BRAM 當中。addr_10_fg 和 sm_tready 高態時,將 convoution 的結果賦值給 sm_tdata 並將 sm_tvalid 拉高。



3. Bram access control


a.控制的狀態機:AW

工作內容:將 Coefficient 寫入 Tap BRAM




b.控制的狀態機:AR

工作內容:將 Coefficient 從 Tap BRAM 讀出




c.控制的狀態機:SS、SM

工作內容:第1筆資料的 convolution 運算



d.控制的狀態機:ap、AW、AR、SS、SM

工作內容:第 599 筆送完,ap_state 由 ap_done 進入 ap_idle,先由 AR 回傳 ap_idle 狀態給 Testbeanch,再藉由 AW 接收到 ap_start 訊號由 ap_idle 進入 ap_work。先將 Data BRAM 清 0 後寫入數筆資料進入 Data BRAM 進行 convolution。



4. FSM

