# 國立台灣大學電機資訊學院電子工程學研究所

## 系統晶片設計實驗 Soc Design Laboratory

LabD Report


## **WB-SDRAM**

學生: <u>M11202109 蘇柏丞</u> <u>M11202103 陳泓宇</u>


M11202207 呂彥霖

老師: 賴瑾

## - \ The SDRAM controller design and SDRAM bus protocol:




依照該 LAB 給的 SDRAM 運作順序,可以看到大多為 IDLE -> READ -> READ\_RES -> IDLE 佔據大部分時間(8 筆資料總共 64~68 cycle),因此我們在其中加入 cache 並於 READ 狀態時,先 prefetch 資料最後再輸出,如下圖。



經由 prefetch 後再輸出資料,省去了每讀取一次資料都要再經過 READ RES 的時間,將8筆資料輸出的時間減少至54~58cycle。

#### 二、 Prefetch Schematic:



我們設計是當 CPU 需要 Sdram 中相對應 addr 的資料時,一率從 buffer 中 讀取,並透過 cache 將所需資料先 prefetch 下來,利用 shift 的方式推送至 buffer 中(該設計僅針對 Read 部分, Write 則直接寫入 sdram)。


當要求的 addr 進入時,與 buffer 中的 Addr 進行比對,相同則代表 buffer 中資料為所需,即可直接輸出,省去每次都要重新讀取一次 Sdram 的過程。

發生 addr 比對不相等,則輸出 miss\_signal 訊號,啟動 counter 與 cache 的接收訊號,並不斷讀取 Sdram 直到 cache 內資料全部替換為新的。

觀察到 CPU 可連續輸出 8 筆 addr(該部分仍在研究)來要求資料,故選用 8 block cache 來實現該電路。

因每段指令都以+4 為主要,在 cache 中 prefetch 的 addr 即以+4 為主,存入 8 筆。

### 三、 Bank Interleave for Code and Data:



#### 1. Data:

				38200040:	0001	.2byte	0x1
38200000 <a>:</a>				38200042:	0000	.2byte	0x0
38200000 <a>:</a>	0000	.2bvte	848	38200044:	0002	.2byte	0x2
38200000:	8888	.2byte		38200046:	0000	.2byte	0x0
38200004:	0001	.2byte		38200048:	00000003	lb	zero,0(zero) # 0 < DYNAMIC>
38200006:	0000	.2byte		3820004c:	0004	.2byte	
38200008:	0002	.2byte		3820004e:	0000	.2byte	
3820000a:	0000	.2byte		38200050:	0005	.2byte	
3820000c:	00000003	lb	zero,0(zero) # 0 < _DYNAMIC>				
38200010:	0000	.2bvte		38200052:	0000	.2byte	
38200012:	0000	.2byte	0x0	38200054:	0006	.2byte	
38200014:	0001	.2byte	0x1	38200056:	0000	.2byte	0x0
38200016:	0000	.2byte	0x0	38200058:	00000007	.4byte	0x7
38200018:	0002	.2byte		3820005c:	0008	.2byte	0x8
3820001a:	0000	.2byte		3820005e:	0000	.2byte	θxθ
3820001c:	00000003	lb	zero,0(zero) # 0 <dynamic></dynamic>	38200060:	0009	.2byte	0x9
38200020:	0000	.2byte	0x0	38200062:	0000	.2byte	
38200022:	0000	.2byte		38200064:	000a	.2byte	
38200024:	0001	.2byte		38200066:	0000		
38200026:	0000	.2byte				.2byte	
38200028:	0002	.2byte		38200068:	0000000b	.4byte	
3820002a:	0000	.2byte	0x0	3820006c:	000c	.2byte	
3820002c:		lb.	zero,0(zero) # 0 <dynamic></dynamic>	3820006e:	0000	.2byte	0x0
38200030:	0000	.2byte		38200070:	000d	.2byte	θxd
38200032:	0000		0x0	38200072:	0000	.2byte	0x0
38200034:	0001	.2byte		38200074:	000e	.2byte	
38200036:	0000 0002	.2byte		38200076:	0000	.2byte	
38200038: 3820003a:	0002		0x2 0x0	38200078:	00000000f	fence	unknown, unknown
3820003a:		.2byte lb	zero,0(zero) # 0 < DYNAMIC>				
3820003C:	00000003	LD	2010,0(2010) # 0 <dtnanic< td=""><td>382000/C:</td><td>0010</td><td>.2byte</td><td>0x10</td></dtnanic<>	382000/C:	0010	.2byte	0x10

#### 2. Code:

```
38000000 <matmul>:
                                                                   sp,sp,-48
ra,44(sp)
s0,40(sp)
 38000000:
                       fd010113
                                                        addi
38000008:
                       02812423
                                                                   $0,40($p)
$0,50,48
zero,-20($0)
zero,-36($0)
zero,-20($0)
38000104 <matmul+0x104>
zero,-24($0)
380000ec <matmul+0xec>
380000000:
                       03010413
                                                         addi
                       fe042623
38000014:
                       fc042e23
                                                         SW
38000018:
                       fe042623
                                                        sw
j
sw
j
sw
                       0e80006f
                       fe042423
38000020:
38000024:
                       0c80006f
                       fe042023
fe042223
                                                                   zero,-32(s0)
zero,-28(s0)
 38000028:
3800002c:
                                                        SW
                                                        j
lw
slli
38000030:
                       07c0006f
                                                                    380000ac <matmul+0xac>
                      fec42783
00279713
                                                                   a5,-20(s0)
a4,a5,0x2
38000038:
                                                                   a5,-28(s0)
a5,a4,a5
a4,0x38200
3800003c:
                       fe442783
                      00f707b3
38200737
38000044:
3800019c:
                   0007a783
                                                          a5,0(a5)
380001a0:
                                                 slli
                   01079713
                                                          a4,a5,0x10
380001a4:
                   260007b7
                                                           a5,0x26000
                                                 addi
                                                          a5,a5,12 # 2600000c <_esram_rom+0x15fff8bc>
380001ac:
                   00e7a023
                                                 SW
                                                          a4,0(a5)
380001h0:
                   fec42783
02478793
                                                          a5,-20(s0)
a5,a5,36
380001b8:
                   0007a783
                                                 lw
                                                           a5,0(a5)
                                                 slli
lui
addi
                   01079713
260007b7
                                                          a4,a5,0x10
a5,0x26000
380001bc
380001c0:
                                                          a5,a5,12 # 2600000c <_esram_rom+0x15fff8bc>
380001c4:
                   00c78793
                   00e7a023
00000013
380001c8:
380001cc:
                                                 nop
380001d0:
                   00078513
380001d8:
                   01812403
                                                           s0,24(sp)
380001dc:
                   02010113
                                                 addi
```

# 四、 How to Modify the Linker to Load Address/Data in Two different bank

在 sections.lds 中更改 dff 位址,以及將 marjram 原先的 LENGTH 調低, 分出空間給 data。

```
assign Mapped_BA = user_addr[11:10];
assign Mapped_CA = user_addr[9:2];
assign addr = {13'd0, Mapped_BA, Mapped_CA};
```

因每次的位址皆為加 4,這邊自動將其右移 2bit,並利用第 10、11bit 當作 bank 的切換。