计算机组成原理作业1

傅申 PB20000051

2022年3月1日

问题 1.

式a可以化为

$$E = ((A \cdot B) + (A \cdot C) + (B \cdot C)) \cdot (\overline{A \cdot B \cdot C})$$

$$= ((A \cdot B) + (A \cdot C) + (B \cdot C)) \cdot (\overline{A} + \overline{B} + \overline{C})$$

$$= (A \cdot B) \cdot (\overline{A} + \overline{B} + \overline{C}) + (A \cdot C) \cdot (\overline{A} + \overline{B} + \overline{C}) + (B \cdot C) \cdot (\overline{A} + \overline{B} + \overline{C})$$

$$= (A \cdot B) \cdot \overline{C} + (A \cdot C) \cdot \overline{B} + (B \cdot C) \cdot \overline{A}$$

$$= (A \cdot B \cdot \overline{C}) + (A \cdot C \cdot \overline{B}) + (B \cdot C \cdot \overline{A})$$

$$(1)$$

即为式 b.

问题 2.

记四输入分布为 A, B, C, D, 输出为 L, 则显然有 $L = A \oplus B \oplus C \oplus D$ (\oplus 代表异或), 即

$$L = A \oplus B \oplus C \oplus D = (A\overline{B} + \overline{A}B) \oplus (C\overline{D} + \overline{C}D) = E\overline{F} + \overline{E}F$$
 (2)

其中 $E = A\overline{B} + \overline{A}B, F = C\overline{D} + \overline{C}D$. 对应的电路图如下.




图 1: 奇校验函数电路图

问题 3.

- a) $L_1 = x_2 x_1 \overline{x_0} + x_2 \overline{x_1} x_0 + \overline{x_2} x_1 x_0$
 - $L_2 = x_2\overline{x_1}\overline{x_0} + \overline{x_2}x_1\overline{x_0} + \overline{x_2}\overline{x_1}x_0$

- $L_3 = \overline{x_2}$
- $L_4 = x_2$

b) 按顺序如下




图 2: PLA 实现

问题 4.

- FUNC1 实现了一个两输入多选器 (MUX), 当 S 为高电平时输出 I1, 否则输出 I0.
- FUNC2 实现了一个 8 位计数器, 若 ctl 为高电平则正向计数 (递增), 否则反向计数 (递减), 在时钟上沿计数, rst 为高电平时清零.

问题 5.

```
1
  module adder (
2
      input [3:0] in4,
3
      input [15:0] in16,
      output [15:0] out
4
5
  );
6
      assign out = {12'h000, in4} + in16;
7
  endmodule
8
  module register (
9
      input clk,
```

```
10
        input rst,
11
        input [15:0] in,
12
        input load_en,
13
        input [15:0] load,
14
        output [15:0] out
15
   );
16
       reg [15:0] regfile;
17
        always @(posedge clk or posedge rst) begin
            if (rst) regfile <= 16'h0000;</pre>
18
19
            else if (load_en) regfile <= load;</pre>
20
            else regfile <= in;</pre>
21
        end
22
   endmodule
   module main (
23
24
        input [3:0] in,
25
        input [15:0] LOAD,
26
        input Clk,
27
        input Rst,
28
        input Load,
29
        output [15:0] Out
30
   );
31
        wire [15:0] bus;
32
        wire [15:0] adder_out;
33
        assign out = bus;
34
        adder Adder (
35
            .in4(in),
36
            .in16(bus),
37
            .out(adder_out)
38
        );
39
        register Register(
40
            .clk(Clk),
41
            .rst(Rst),
42
            .in(adder_out),
43
            .load_en(Load),
44
            .load(LOAD),
45
            .out(bus)
46
        );
47
   endmodule
```