Progetto di Reti Logiche AA 2018-2019 Proff. Fornaciari, Palermo, Salice

REGOLE per lo svolgimento del progetto

(Aggiornamento al 21 Marzo 2019)

Compito dello studente è quello di descrivere in VHDL e sintetizzare il componente HW che implementa la specifica richiesta, interfacciandosi con una memoria dove sono memorizzati i dati e dove andrà scritto il risultato finale. Allo studente verrà fornito un Test Bench di esempio (che include la memoria) per validare il corretto funzionamento del modulo implementato.

- Il progetto può essere svolto in gruppi composti da un massimo di 2 studenti che debbono avere il medesimo docente di riferimento.
- Il progetto è una attività autonoma che non coinvolge in nessun modo il corpo docente a meno di chiarimenti sulla specifica di progetto solo ed esclusivamente durante i momenti di revisione calendarizzati sino a Gennaio 2019.
- Nel caso il testo di specifica risulti incompleto, è compito del gruppo di lavoro completarlo motivando accuratamente la ragione della incompletezza e l'intervento effettuato.
- Strumento di sintesi da usare è XILINX VIVADO WEBPACK e la FPGA target può essere qualunque. NOTA: Si suggerisce l'uso della FPGA xc7a200tfbg484-1.
- Il progetto deve funzionare con un periodo di clock di 100ns;

Criteri di valutazione

- Un componente descritto e simulabile correttamente in pre-sintesi viene valutato fino ad un massimo di 24.
- Un componente anche sintetizzabile e correttamente simulabile in post-sintesi può ottenere una valutazione superiore a 24.
- Il voto finale, in entrambi i casi, terrà conto dei test superati dal componente, dal codice VHDL e dalla relazione presentata (incluse le scelte progettuali).
- Lo studente deve allegare al progetto anche la documentazione. Quest'ultima deve includere: 1) specifiche di progetto 2) scelte progettuali 3) risultati dei test fatti e le ragioni di tali test motivare le scelte 4) risultati della sintesi. La qualità della relazione concorre alla definizione del voto complessivo sino ad un massimo di +2/-6 punti.
- ATTENZIONE: **non è possibile rifiutare il voto finale**. Questo è dovuto alla tipologia del progetto che è considerato, da regolamento didattico, una "PROVA FINALE".

Criteri di Consegna

- La specifica del progetto resta invariata per tutto l'anno accademico. La consegna del progetto **può essere fatta solo** una volta nell'arco dell'anno accademico con la possibilità di una ed unica risottomissione in caso di insufficienza (si legga la nota successiva).
- NOTA: nel caso che la prima consegna risulti insufficiente (9<x<18) viene consentita, a parere insindacabile del docente, una successiva consegna; la valutazione, in questo frangente, **non potrà superare in nessun caso** 21/30. Non sono né previste né eccezioni e/o compensazioni. **Ai progetti la cui valutazione è inferiore ai 10/30 non verrà offerta la**

possibilità di riconsegna.

- ATTENZIONE: in caso di bocciatura (valutazione che si ottiene in due casi: progetti la cui valutazione è inizialmente inferiore ai 10/30, progetti risultati insufficiente dopo la seconda consegna) il candidato verrà rimandato all'anno accademico successivo.
- ATTENZIONE: Nel caso il candidato non riesca a superare positivamente la valutazione del progetto entro l'ultima consegna, dovrà sostenere la "PROVA FINALE" con il progetto dell'anno accademico successivo.

Modalità di consegna:

- Sezione proff. PALERMO SALICE
 - O Le date previste per le tre sessioni sono:
 - I consegna entro 1 Marzo 2019,
 - Per potersi laureare ad Aprile
 - II consegna entro 1 Aprile 2019,
 - III consegna entro 15 Maggio 2019,
 - IV consegna entro 1 Luglio 2019,
 - O Per potersi laureare a Luglio
 - V consegna entro 1 Settembre 2019,
 - O Per potersi laureare ad Settembre/Ottobre
 - VI consegna 15 Settembre 2019
 - Per la consegna dei progetti verrà predisposta una cartella su BeeP per ogni sessione d'esame. All'interno di questa cartella ogni studente o gruppo di studenti dovrà caricare esattamente due file:
 - un solo file con il codice VHDL Il file caricato dovrà essere nominato codicePersona.vhd (esempio 10499233.vhd). IMPORTANTE: gli studenti che lavorano in gruppo dovranno caricare un file solo, usando i codice persona di entrambi due studenti (codicePersona1 codicePersona2.vhd). descrizione La della composizione del gruppo dovrà essere anche esplicitamente menzionata nella documentazione allegata.
 - un solo file PDF con la documentazione In questo caso il nome del file caricato dovrà essere codicePersona.pdf, o codicePersona1_codicePersona2.pdf con lo stesso ordine usato per il file VHDL di cui sopra.
 - IMPORTANTE: gli studenti che hanno lavorato in gruppo dovranno assicurarsi di specificare in modo chiaro la composizione del gruppo (max 2 persone) nella documentazione oltre che nel nome di file. La mancata specifica della composizione del gruppo farà riconoscere il voto solo allo studente il cui codice persona corrisponde a quello dei file caricati.
 - La cartella di consegna verrà chiusa automaticamente dal sistema allo scadere della data prevista. Il progetto verrà considerato consegnato se alla scadenza saranno presenti i due file descritti sopra, con le caratteristiche specificate. La correzione del progetto non è immediata e richiede la verifica tramite diversi test prima della sua valutazione definitiva.
 - IMPORTANTE: qualora i file caricati non rispettassero tali

caratteristiche, il progetto verrà considerato non consegnato.

• Sezione prof. **FORNACIARI**:

- Un documento separato verrà predisposto per spiegare le modalità di consegna e reso disponibile su BEEP. Tali informazioni verranno comunque fornite anche durante le prime due lezioni (4.12.18 e 11.12.18) di presentazione del progetto e dei tools;
- Ogni aggiornamento verrà comunque indicato su BEEP;
- Le date previste (aggiornamento al 28.11.2018), che consentono di laurearsi entro la successiva sessione di laurea, sono le seguenti:
 - I consegna entro 1 Marzo 2019 Laurea entro Aprile 2019
 - II consegna entro 15 Maggio 2019 -
 - III consegna entro 01 Luglio 2019 Laurea entro Luglio 2019
 - IV consegna entro 20 Luglio 2019 per laurearsi entro l'anno accademico 2018-2019 (sessione di Settembre 2019)
 - V consegna entro 1 settembre 2019 per chi si laurea nelle sessioni del successivo anno accademico
- Le regole di consegna del progetto prevedono per ogni studente di caricare i files nella 1) cartella di consegna Beep e 2) sul verificatore online.
 - Cartella beep (verrà creata una cartella su BeeP per ogni sessione d'esame): un file .zip per ogni studente contenente i sorgenti .vhd, il documento di report .pdf ed eventuali sorgenti .c/.cc o .py relativi agli script utilizzati per la generazione dei casi di test. Ogni studente dovrà nominare il file .zip utilizzando il proprio codice persona (esempio 12345678.zip).
 - Progetto in gruppo (max 2 persone nello stesso scaglione) Nel caso il progetto sia stato svolto in coppia, ogni studente della coppia dovrà sottomettere il proprio file .zip specificando nel documento di report .pdf i dettagli del compagno di progetto.
 - Verificatore: git push dei soli files .vhd. Non è necessario aggiungere nè il testbench nè il file di vincoli timing.xdc poichè tali files verranno generati automaticamente. Progetto in gruppo (max 2 persone nello stesso scaglione) Ogni studente del gruppo di lavoro deve fare l'upload dei file .vhd nel proprio repo git.

2) NOTE IMPORTANTI

- IMPORTANTE: gli studenti che hanno lavorato in gruppo dovranno assicurarsi di specificare in modo chiaro la composizione del gruppo (max 2 persone) nella documentazione.
- La cartella di consegna verrà chiusa automaticamente dal sistema allo scadere della data prevista. Il progetto verrà considerato consegnato se alla scadenza saranno presenti i due file descritti sopra, con le caratteristiche specificate. La correzione del progetto non è immediata e richiede la verifica tramite diversi test prima della sua valutazione definitiva.
- IMPORTANTE: qualora i file caricati non rispettassero tali caratteristiche, il progetto verrà considerato non consegnato.

■ IMPORTANTE: la consegna nel repository git verrà utilizzata per l'effettiva valutazione del progetto, ma dovrà essere identica a quella fatta nella cartella Beep.