

#### TEORÍA 1er. Parcial (5 cuestiones) (6 puntos). Puntuación: BIEN +1.2 ptos., MAL -0.3 ptos, N.C.: 0

- 1. Dado el circuito de la figura con diodos LED, indique cuál de las siguientes afirmaciones es **CORRECTA**, teniendo en cuenta que R=100 $\Omega$ , que para los LED V<sub>LED</sub>=1.8V e I<sub>LED</sub>= 20mA, y para la puerta NAND V<sub>OL</sub>=0.1V y V<sub>OH</sub>=4.9V.
- [A] Los LED brillarán con un nivel alto en la salida de la puerta lógica.
- [B] Los LED brillarán con un nivel bajo en la salida de la puerta lógica.
- [C] Los LED brillarán en cualquier caso si cambiamos la resistencia por una de  $50\Omega$ .
- [D] Los LED no llegarán a brillar adecuadamente para ninguno de los niveles lógicos de salida de la puerta lógica.




2. Indique la zona de trabajo del transistor de la figura para una entrada de 3V:

(DATOS: Vcc = 5V; Rb = 100 k $\Omega$ ; Rc = 2 k $\Omega$ , Q1:  $V_{BE(ON)}$  = 0.7V,  $V_{CE(SAT)}$  = 0.2V,  $\beta$  = 100)




- [A] CORTE
- [B] ACTIVA
- [C] Entre ACTIVA y SATURACIÓN
- [D] SATURACIÓN

- 3. Dadas las curvas del transistor MOSFET con las zonas (A,B,C,D) y la secuencia de ecuaciones:  $1 \rightarrow I_{DS}=0$ ,  $2 \rightarrow I_{DS}=K(V_{GS}-V_T)^2$ ,  $3 \rightarrow I_{DS}=K(V_{GS}-V_T)$   $V_{DS}$ ,  $4 \rightarrow I_{DS}=K[2(V_{GS}-V_T)$   $V_{DS}-V_{DS}^2]$ . Indique cuál de los siguientes conjuntos de emparejamientos ZONA-ECUACION es correcto:
- [A] A-1,B-2,C-3,D-4
- [B] A-2,B-1,C-4,D-2
- [C] A-1,B-3,C-4,D-2
- [D] A-1,B-4,C-3,D-2



- 4. Considere el circuito adjunto y los parámetros característicos siguientes. Si se trata de salidas en colector abierto, indíquese para la combinación de entradas (A=4V, B=0.2V, C=4.5V, D=0.6V) el valor de la tensión del punto F.
- [A] F=0.5V
- [B] F=3.0V
- [C] F=4.5V
- [D] F=5V


$V_{IHmin}$	$V_{ILmax}$	$V_{OHmin}$	$V_{OLmax}$	
2.5 V	0.8 V	3.0 V	0.5 V	
I <sub>IHmax</sub>	I <sub>ILmax</sub>	I <sub>OHmax</sub> (fugas)	I <sub>OLmax</sub>	
300 μΑ	-0.36 mA	100 μΑ	7 mA	




- 5. Con respecto a los parámetros característicos de las familias lógicas y suponiendo salida totem-pole, marque la respuesta FALSA:
- [A] Si I<sub>OH</sub> es negativo la corriente sale por la salida a nivel alto.
- [B] El margen de ruido a nivel alto se define como: NM<sub>H</sub>=V<sub>OHmin</sub>-V<sub>IHmin</sub>.
- [C] Si la tensión de salida  $V_{OH}$  está por debajo de  $V_{OHmin}$  una entrada conectada a esta salida no la interpretará como '1' lógico en ningún caso.
- [D] Para que la conexión entre dos puertas lógicas funcione de forma adecuada, se ha de cumplir, entre otras cosas que,  $V_{OL} \le V_{ILmax}$ .

#### TEORÍA 2º.Parcial (8 cuestiones) (6 puntos) . Puntuación: BIEN +0.75 ptos., MAL -0.18 ptos, N.C.: 0


- 1. Con respecto a las características más relevantes de la familia lógica CMOS, indique cuál de las siguientes afirmaciones es **FALSA**.
- [A] Presentan un bajo consumo.
- [B] El proceso de fabricación es simple.
- [C] Presentan una baja inmunidad al ruido.
- [D] La tensión de alimentación puede ser variable.
- 2. El circuito CMOS de la figura funciona como:
- [A] Un buffer
- [B] Un inversor con salida triestado
- [C] Un multiplexor 2x1 con canales A y B
- [D] Una función XOR (OR-Exclusiva) de A y B



- 3. Qué función lógica F(A,B) realiza el circuito CMOS de la figura.
- [A] F(A,B) = A + B
- [B] F(A,B) = A + B
- [C] F(A,B)=A.B
- [D]  $F(A,B) = \overline{A.B}$




4. ¿Qué tipo de circuito implementa el layout de la figura?



- [A] Una puerta NOR de tres entradas
- [B] Una puerta OR de dos entradas
- [C] Una puerta NAND de tres entradas
- [D] Una puerta AND de dos entradas

- 5. Señalar la afirmación FALSA de las siguientes acerca de las memorias semiconductoras:
- [A] Las PROM son memorias no volátiles, de acceso aleatorio, que se pueden programar una sola vez.
- [B] En una EPROM borrada, los transistores de todas sus celdillas pueden conducir si son seleccionados.
- [C] Las memorias SRAM son de acceso aleatorio, aunque su tiempo de acceso depende de si están o no en un ciclo de refresco.
- [D] Las memorias FLASH se basan en celdillas con transistor FAMOS, que necesitan polarizarse con una tensión más alta que la de alimentación para su programación.


- 6. Dada la celda de memoria de la figura, indicad la respuesta CORRECTA:
- [A] Es una celda de memoria DRAM que incluye el circuito de refresco.
- [B] El proceso de escritura es: precargar BL con el dato a escribir y /BL con el contrario, activar WL a 0 y esperar que el dato se escriba en la celdilla.
- [C] La línea de bit BL sirve para leer los datos, y /BL para escribirlos.
- [D] Los transistores M1, M2, M3 y M4 forman un biestable que almacena el valor lógico de la celdilla.




#### 7. Dada la memoria de la figura, indicad la respuesta FALSA:

Nota: A1 es el bit de más peso y A0 el de menos peso

- [A] Es una memoria ROM de 4 palabras de 6 bit.
- [B] Si A1=1 y A0=1, en el bus de datos se leerá la palabra 010101.
- [C] La presencia de un transistor pone un 0 en la celda, que se lee como 1 en la correspondiente salida Yx.
- [D] Los transistores de "pull-up" se comportan como resistencias de "pull-up" conectadas a la alimentación.



8. A la vista del cronograma de la figura determine cual de las respuestas es la FALSA:




- [A] Es un cronograma de lectura de una DRAM
- [B] Para leer un dato, la selección de la fila es anterior a la de la columna
- [C] t<sub>CAS</sub> es el tiempo de latencia de CAS
- [D] t<sub>RC</sub> es el tiempo de duración del ciclo de lectura.


Apellidos: Nombre:

#### PROBLEMA 1 (Primer Parcial) (4 Ptos.),

El circuito de la figura es un inversor NMOS. Se pide:

**Nota:** En zona óhmica utilice la expresión aproximada  $I_{DS} \approx 2K(V_{GS} - V_T) V_{DS}$ , y en saturación  $I_{DS} = K(V_{GS} - V_T)^2$ 





Nota: Las curvas representadas son para incrementos de 1V de  $V_{GS}$ .

A) [0.8p] Calcule el punto de trabajo Q ( $V_{GS}$ ,  $V_{DS}$ ,  $I_{DS}$ ) y el valor lógico de salida  $V_o$  con una entrada a "1" ( $V_i$  = 5V). Justifique la respuesta con las necesarias demostraciones.

$V_{GS} = (V)$	$V_{DS} = (V)$	$I_{DS} = (mA)$	V <sub>o</sub> = " "
----------------	----------------	-----------------	----------------------

B) [0.8p] Calcule el punto de trabajo  $Q(V_{GS}, V_{DS}, I_{DS})$  y el valor de salida  $V_o$  con una entrada NO digital de  $V_i$  = 3V. Justifique la respuesta con las necesarias demostraciones.

V <sub>GS</sub> = (V)	V <sub>DS</sub> = (V)	I <sub>DS</sub> = (mA)	V <sub>o</sub> = " "
-----------------------	-----------------------	------------------------	----------------------

C) [0.8p] Se desea cambiar la tensión de alimentación y el valor de  $R_D$  para que la recta de carga sea la mostrada en el dibujo. Indique los nuevos valores, justifique los resultados analíticamente.

R <sub>D</sub> =	V <sub>DD</sub> =

D) [0.8p] Con los valores originales ( $R_D$  = 2k y  $V_{DD}$  = 8V), calcule la tensión de entrada Vi para la que el transistor se encuentra en el punto entre Saturación y Óhmica.

V <sub>i</sub> =
------------------

**E)** [0.8p] Se quiere utilizar este circuito para controlar un pequeño motor eléctrico con una señal de control Vi con niveles de 0V y 5V. Para ello se sustituye la resistencia  $R_D$  por el motor. El motor es de 6V y consume 8mA. Para un Vdd = 8V y una Vi = 5, rellene la siguiente tabla, justificando analíticamente las respuestas.


R <sub>ON</sub> (Mosfet)	k
R <sub>MOTOR</sub>	k
$V_{DS}$	V
P <sub>MOTOR</sub>	mW
P <sub>MOSFET</sub>	mW

Apellidos: Nombre:

16 de Junio de 2014

#### Problema 2 (Segundo PARCIAL) (4 PTOS)

Dado el circuito lógico CMOS de la figura:



A.(0.7 p.) Indique la **expresión lógica de F** en función de las variables A, B, C, D y E. Justifique la respuesta.

F =

- B. (1 p.). Para la combinación de entradas: A =B="0", C=D=E="1", se pide:
  - B.1. (0.4 pto.) Sustituya los transistores por interruptores abiertos/cerrados, y dibuje el **circuito con interruptores**.
  - B.2. (0.4 pto.) Justifique el valor lógico de F, a partir del circuito con interruptores.


B.3. (0.2 p.) ¿Cuál es el valor de la corriente consumida por el circuito en este estado?. Justifique su valor.

C. (**1 p.**) Suponga que el circuito pertenece a la ALU de un microprocesador alimentado a +2.5V. Suponga que la frecuencia media de conmutación de las entradas es 0.5 GHz. La capacidad media por transistor es 10 fF (1 femtofaradio = 10<sup>-15</sup>F) Calcule la **potencia dinámica** consumida por el circuito, en mW.

- D. (1.3 p.) Se desea dotar al circuito del apartado A) de salida en **Drenador Abierto**.
  - D.1 (0.5 pto.). Para ello, añada los transistores necesarios al bloque de la figura. Justifique la respuesta.



D.2 (0.4 p.) Suponga que se quieren conectar las salidas de 2 circuitos como el anterior en drenador abierto (Apartado D.1), con el objetivo de implementar una **función lógica cableada**. Dibuje la conexión entre S1 y S2, añadiendo elementos externos si fuera necesario. Justifique la respuesta.



D.3. (0.4 p.) Indique la expresión de la **función lógica cableada** S3. Justifique la respuesta.



# A



# DNI

0	0	0	0	0	0	0	0
1	1	1	1	1	1	1	1
2	2	2	2	2	2	2	2
3	3	3	3	3	3	3	3
4	4	4	4	4	4	4	4
5	5	5	5	5	5	5	5
6	6	6	6	6	6	6	6
7	7	7	7	7	7	7	7
8	8	8	8	8	8	8	8
9	Q	Q	9	9	9	9	9

ETSINF - Tco

Examen JUNIO TCO - 01/02/2014

Apellidos .....

Nombre ......

NO BORRAR, corregir con Typex

## Parcial 1

- a b c d
  1 - -
- a b c d 2 - - - -
- a b c d 3 — — — —
- a b c d
- a b c d

### Parcial 2

- a b c d
- 3 \_\_\_ \_ \_ \_ \_ \_
- a b c d 4 - - - -
- a b c d
- a b c d
- a b c d 8 - - - -