# SCHEMA DELLA RELAZIONE

## PROVA FINALE DI RETI LOGICHE

MATRICOLA 956467

CODICE PERSONA 10709176

PROFESSORE DI PROGETTO Salice Fabio

ANNO SCOLASTICO 2022-2023


## Sommario

INTRODUZIONE	
ARCHITETTURA	
I 2 moduli REG_2 e REG_16	
I 2 moduli per il controllo dei registri	
I 2 moduli per la gestione delle uscite	7
RISULTATI SPERIENTALI	g
Report Timing:	g
Report utilization:	g
Simulazioni:	g
Conclusioni	1/

# INTRODUZIONE

Il progetto di reti logiche dell'anno 2022/2023 richiede di progettare un componente hardware di supporto alla lettura di dati da una memoria.

Il componente può essere rappresentato come un dispositivo di questo aspetto:



In nero sono stati indicati i canali di ingresso, fra questi distinguiamo:

<u>I clk:</u> canale di ingresso per il clock di sistema, il sistema ne avrà bisogno per coordinare le sue operazioni, specie sul fronte di salita. (1 bit)

<u>I rst:</u> canale di ingresso per il reset del componente, se tale segnale è alto verranno resettati tutti i valori delle uscite, così come lo stato interno del componente. (1 bit)

<u>I start:</u> canale di ingresso per il segnale di start. Con esso si avvia il componente e si da inizio alla fase di campionamento dell'ingresso "i\_w". (1 bit)

I w: canale di ingresso seriale per il componente. (1 bit)

<u>I mem data:</u> canale di ingresso utilizzato da una memoria esterna per mostrare il dato che le è stato richiesto. (8 bit)

In grigio invece sono mostrate i canali di uscita:

- O z0/1/2/3: Sono 4 canali utilizzabili dal componente per mostrare il risultato del proprio compito. (8 bit)
- O done: canale di uscita utilizzato come indicatore. Se alto indica la fine dell'utilizzo corrente. (1 bit)
- O mem addr: canale di uscita collegato alla memoria esterna. Con questo canale il componente può comunicare alla memoria un indirizzo di memoria. (16 bit)
- O\_mem\_en: canale di uscita collegato alla memoria esterna, lo si attiva se si intende abilitare la memoria per qualsiasi operazione (lettura o scrittura). (1 bit)
- O mem we: canale di uscita collegato alla memoria esterna, lo si attiva se si intende scrivere in memoria. (1 bit)

Il componente svolge un ruolo simile ad un dereferenziatore; come prima cosa riceve **2 bit di intestazione** dai quali determina l'uscita (O\_zi) da utilizzare per l'output del risultato.

00 indica l'uscita O\_z0, 01 invece fa riferimento a O\_z1, 10 a O\_z2 ed infine 11 indica O\_z3.

Il componente riceve poi un massimo di 16 bit con cui ricostruisce un indirizzo di memoria a 16 bit.


Tale indirizzo viene inviato ad una memoria esterna (tramite o\_mem\_addr) la quale risponde con un dato da 8 bit (i\_mem\_data) che il componente dovrà mostrare nell'uscita identificata dai bit di intestazione raccolti. Quando il risultato è pronto ad essere mostrato, il componente attiva il segnale "o\_done" e simultaneamente tutte le uscite mostrano il valore piu recente che le ha (eventualmente) attraversate negli utilizzi precedenti. Per tutto il resto del tempo, nella fase in cui "o\_done" = 0, tutte le uscite mostrano costantemente il valore 0.

Vi sono alcuni di vincoli che i comandi che vengono impartiti ed i segnali generali devono rispettare:

- O\_done deve attivarsi per un solo ciclo di clock ad ogni utilizzo.
- Fra il fronte di discesa di ogni segnale "I\_start" e il fronte di salita del successivo "o\_done" possono passare al massimo 20 cicli di clock.
- Il segnale "i\_w" deve essere campionato sul fronte di salita del clock e verrà acquisito solo se "I\_start" è alto in quel momento.
- Se il numero di bit acquisiti dopo i 2 bit di intestazione è inferiore a 16, si aggiunge un padding di 0 sui bit piu significativi (pagging sinistro), fino a formare 16 bit.
- Ogni segnale di "I\_start" è attivo per un massimo di 18 cicli e un minimo di 2 cicli.


#### **ESEMPIO**

Di seguito riportiamo un esempio di come il componente lavora e del flusso di alcuni dei segnali presenti: Sono mostrati 2 utilizzi in successione del componente.



Nel primo utilizzo "I\_start" è alto per 6 cicli di clock e consente di campionare i bit di intestazione "112" da "i w", quindi l'uscita scelta è "O z3".

Successivamente "I\_start" consente di campionare i bit " $1001_2$ " che vengono estesi a " $0000~0000~0000~1001_2$ ". Nella memoria esterna l'indirizzo " $9_{10}$ " contiene il dato " $90_{10}$ ". Tale dato viene comunicato al componente dalla memoria esterna e, quando sarà pronto, "o\_done" si alzerà mostrandolo nell'uscita "O\_z3".



Nel secondo utilizzo "I\_start" è alto per soli 2 cicli di clock e consente di campionare i bit di intestazione "102" (O z2) ma nessun bit di indirizzo.

L'indirizzo di memoria dunque è interamente composto da padding "0000 0000 0000 00002".

Il dato in questo indirizzo di memoria è "101<sub>10</sub>" e verrà mostrato in "O\_z2" quando sarà pronto.

Notare come, al secondo "O\_done", 90 e 101 si vedano entrambi nelle rispettive uscite O\_z3 e O\_z2, questo perché sono i valori piu recenti che tali uscite hanno mostrato. Le altre 2 uscite restano a 0 perché non sono state usate recentemente.

Inoltre, quando "O\_done" è basso tutte le uscite mostrano sempre 0.

# **ARCHITETTURA**

Il componente è composto da 7 moduli

#### 12 moduli REG 2 e REG 16

Il componente riceve gli input in modo seriale, un bit alla volta. È perciò indispensabile disporre di dispositivi che consentano la memorizzazione seriale ma allo stesso tempo in grado di poter mostrare tutti i bit memorizzati in parallelo.

In realtà si distinguono 2 input ben precisi quando "i start" = 1:

- input destinato alla scelta dell'uscita del componente -> Primi 2 bit ricevuti
- input che identifica l'indirizzo di memoria da ispezionare -> Prossimi 16 bit al massimo (eventuale padding)

I 2 input verrengono memorizzati in due registri a scorrimento, chiamati rispettivamente **REG\_2 e REG\_16**. I registri a scorrimento risultano molto comodi per questo utilizzo, infatti lo scorrimento consente di memorizzare i bit nello stesso ordine con cui sono arrivati e inoltre REG\_16 non necessiterà di ulteriore tempo per aggiungere il padding nelle cifre piu significative.


Per assicurare questa funzionalità ogni registro è opportunamente azzerato mediante **RST** e prevede un Clock Enable (**CE**) per abilitarne e coordinarne la scrittura.

I registri ottengono i dati dall'igresso D, il quale è collegato alla cella di memoria O, rappresentante il bit meno significativo del registro.

La struttura di REG\_2 e REG\_16 è molto simile, la differenza è data dal numero di celle di memoria (Flip Flop D) disponibili in ciascuno di essi, rispettivamente 2 e 16.

Questi Flip Flop sono sensibili al fronte di salita del clock (**CLK**), tuttavia saranno abilitati alla memorizzazione solo se il segnale **CE** (Clock Enable) è attivo in quell'istante.

Per semplicità mostriamo la struttura del solo REG\_2 (REG\_16 è analogo):



```
REG 2
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
 ntity reg_2 is
    Port (
               CLK: in std logic;
               RST: in std_logic;
CE: in std_logic;
               D: in std logic;
               OUTPUT: out std logic vector(1 downto 0)
nd reg 2;
architecture Behavioral of reg_2 is signal internal_output: std_logic_vector(1 downto 0);
begin
 rocess (CLK, RST)
oegin
    if(RST='l') then
    internal_output<="00";
elsif (CLK'event and CLK='l') then
if (CE = 'l') then
                   internal_output<=internal_output(0) & D;
           end if;
    end if;
nd process;
OUTPUT<=internal_output;
nd Behavioral;
```

<sup>\*</sup>NOTA Le celle dei registri sono numerate, il numero più alto identifica il bit piu significativo, percio lo scorrimento è uno Shift Sinistro.


<sup>\*\*</sup>NOTA | registri non sono circolari, perciò l'informazione presente nella cella con numero piu alto verrà persa e sostituita.

<sup>\*\*\*</sup>NOTA Il segnale interno "internal\_ouput" corrisponde all'uscita OUTPUT del registro in questione. È necessario in quanto Vivado non consente l'utilizzo di un segnale di uscita nella espresione di shift.

### I 2 moduli per il controllo dei registri

Si è deciso di separare la logica di controllo dei 2 registri in una parte Datapath ed in una parte FSM.

#### DATAPATH\_REGISTRI



Questo datapath mostra come sono stati incapsulati i moduli REG\_2 e REG\_16, inoltre viene mostrato come vengono generati i segnali Clock Enable (CE) e RST di ciascun registro:

- "reg\_rst" è una **OR** tra i segnali "i\_rst" ed il segnale "CLEAR".
- "reg 2 ce" è una AND tra i segnali "i start" ed il segnale "PRIMIDUE".
- "reg\_16\_ce" è una **AND** tra i segnali "i\_start" ed il segnale "PRIMIDUE" **negato**.

I segnali "i\_rst", "i\_start", "i\_clk", "i\_w" sono i segnali originali di cui abbiamo parlato nell'introduzione. **CLEAR** e **HEADER** sono segnali creati ed imposti dalla FSM che illustreremo nel prossimo modulo. Il datapath raccoglie i 2 contenuti dei registri a scorrimento e li trasmette all'esterno tramite i segnali **OUPUT\_2** e **OUTPUT\_16**.

```
DATAPATH REGISTRI

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity datapath_registri is
    Fort(
        i_clk: in std_logic;
        i_rst: in std_logic;
        i_start: in std_logic;
        i_w: in std_logic;
        cLEAR: in std_logic;
        CLEAR: in std_logic;
        GUTPUT_2: out std_logic_vector(1 downto 0);
        OUTFUT_16: out std_logic_vector(15 downto 0)
    );
end datapath_registri;
```

```
rchitecture Behavioral of datapath_registri is
signal reg_2_ce: std_logic;
signal reg_16_ce: std_logic;
signal rst_reg: std_logic;
 mponent reg_2 is
   Port (
             CLK: in std_logic;
             RST: in std logic;
             CE: in std_logic;
             D: in std logic;
             OUTPUT: out std logic vector(1 downto 0)
       );
nd component;
  mponent reg 16 is
           CLK: in std logic;
            RST: in std_logic;
            CE: in std logic:
            D: in std logic;
            OUTPUT: out std_logic_vector(15 downto 0)
        );
```

```
begin
reg_2_ce <= i_start and HEADER;
reg_16_ce <= i_start and not HEADER;
rst_reg <= i_rst or CLEAR;


REG2: reg_2 port map
{
    i_clk,
    rst_reg,
    reg_2_ce,
    i_w,
    oUTPUT_2
);
REG16: reg_16 port map
{
    i_clk,
    rst_reg,
    reg_16_ce,
    i_w,
    oUTPUT_16
);
end Behavioral;</pre>
```

#### FSM REGISTRI

La macchina a stati finiti che getisce il datapath\_registri è progettata sulla base di una macchina di Moore. Di norma essa cambia stato **sul fronte di salita del clock** tuttavia è sensibile al segnale **"i\_rst" in modo asincrono**, ciò significa che, in caso di "i\_rst" = 1, la macchina si resetta immediatamente senza badare al clock. La macchina a stati controlla il datapath\_registri fornendo i 2 segnali "clear" e "header" generati con la seguente logica:

- "header": è un segnale che, se alto, identifica che si stanno memorizzando (o si dovranno memorizzare) i primi due bit di intestazione che andranno in REG\_2. Se invece tale segnale fosse basso, i bit ricevuti andrebbero in REG\_16 in quanto non farnno parte dell'intestazione.
- "clear": è un segnale che ha le stesse funzionalità del segnale "i\_rst" in quanto, se alto, resetta e azzera il contenuto dei registri.
   "I\_rst" è un segnale controllato dall'esterno del componente, non può quindi essere imposto dallo stesso componente per la preparazione dei registri fra un utilizzo ed un altro.
  - Inoltre "I\_rst" ha un impatto su tutti i moduli del componente (anche quelli di cui dobbiamo ancora parlare), "clear" invece è scelto dalla FSM ed avrà un impatto solo sul datapath dei registri e sui registri REG\_2 e REG\_16.

#### FSM registri:



**S0:** Stato iniziale in cui la macchina permane fintanto che "i\_start" rimane basso. È anche lo stato di reset, in cui la macchina viene portata ogni volta che "i rst" = 1 ("clear" non viene interpretato come reset della FSM).

"header" = 1 in quanto, già da adesso "i\_start" potrebbe essere alto, in tal caso il sistema deve essere pronto ad acquisire il primo bit di intestazione e prepararsi ad entrare in S1 al prossimo fronte.

**S1:** Stato in cui il secondo bit di intestazione viene acquisito.

"header" = 0 viene eseguito appena dopo il fronte di salita del clock, quindi il modulo acquisisce il secondo bit di intestazione e poi abbassa questo segnale.

**S2:** Stato in cui si acquisiscono i possibili bit di indirizzo, fintanto che "i\_start" = 1.

"header" e "clear" vengono mantenuti a 0 fino ad S5.

\$3/\$4: Stati di attesa.

Rimandiamo a dopo la spiegazione di questi 2 stati di attesa.

**S5:** Stato di preparazione al prossimo utilizzo.

"clear" = 1 pulisce il contenuto dei registri per l'utilizzo successivo.

"header" =1 prepara già il prossimo utilizzo.

\*NOTA: La macchina a stati in questione prevede alcuni stati di attesa, tali stati sono progettati per lavorare in sintonia con la "FSM" uscite" di cui parleremo piu avanti.

Infatti, se togliessimo tali stati, S5 pulirebbe i registri prima che possano essere utilizzati correttamente dalla macchina a stati delle uscite e si perderebbe l'informazione acquisita.

\*\*NOTA: Per semplicità di rappresentazione non sono stati rappresentati gli archi che prevedono il reset della macchina, essi sono presenti in ogni stato e portano in SO.

\*\*\*NOTA: Nel codice VHDL "state" prende il posto dell'usuale "next\_state", si è deciso di non usare alcun "curr\_state".

#### I 2 moduli per la gestione delle uscite

Il componente è ora in grado di memorizzare correttamente gli input fornitogli separandoli in intestazione ed indirizzo di memoria.

Di seguito viene illustrato un componente in grado di inviare l'indirizzo di memoria memorizzato alla memoria, ottenere il dato di 8 bit da essa e comunicare quest'ultimo all'esterno, nell'uscita corretta.

Anche tale componente è diviso in Datapath e FSM.

#### DATAPATH\_USCITE

Il datapath di questo componente contiene il modulo FSM\_REGISTRI, dal quale estrae i segnali "output\_16" e "output\_2", corrispondenti al contenuto dei registri REG\_2 e REG\_16 di cui abbiamo gia parlato.

"output\_16" viene semplicemente propagato all'esterno (alla FSM del componente) mentre "output\_2" è utilizzato per produrre i dei segnali di CE per 4 nuovi registri.

Il componente infatti dispone di 4 canali di uscita chiamati "o\_zi", questi canali provengono da 4 registri da 8 bit chiamati "o\_zi mem".

Ogni registro è in grado di acquisire il segnale "i\_mem\_data" solo se "CLK" è sul fronte di salita ed il relativo "CE" risulta abilitato ed è resettabile tramite "i\_rst"

I Clock Enable sono delle combinazioni fra i segnali "WRITE" (ricevuto dalla FSM esterna) e "output\_2":


- ce\_0: (NOT output\_2[1]) AND (NOT output\_2[0]) AND WRITE
- ce\_1: (NOT output\_2[1]) AND output\_2[0] AND WRITE
- ce\_2: output\_2[1] AND (NOT output\_2[0]) AND WRITE
- ce 3: output 2[1] AND output 2[0] AND WRITE

Il sistema può essere inteso nel seguente modo:

<< il segnale "WRITE" indica quando scrivere, il segnale "output 2" indica dove scrivere >>

I quattro canali sono propagati all'esterno utilizzando 4 multiplexer, questi consentono di mostrare il contenuto dei registri oppure "0000 00002" se il segnale selettore "o\_done" è 0 oppure 1.

Il segnale "o\_done" è prodotto dalla FSM del datapath e corrisponde al segnale richiesto da specifica.




#### FSM USCITE

La macchina a stati finiti che gestisce il datapath\_uscite ha una struttura molto simile alla FSM\_registri e funziona praticamente allo stesso modo, è sincrona al clock, resettabile tramite "i\_rst" in modo asincrono ed è parallela a FSM\_registri.

Questa macchina produce i segnali "o\_done", "write" e gestisce "o\_mem\_en":

- "o\_done" è il segnale richiesto da specifica, che viene propagato all'esterno e anche introdotto
  all'interno del datapath\_uscite, questo serve scegliere se mostrare lo 0 oppure il contenuto dei 4
  registri di cui abbiamo parlato. Il segnale è prodotto con il nome di "o\_done\_internal".
- "write" è un segnale che abilita la scrittura in uno dei 4 registri di uscita e viene alzato quando la memoria risponde alla richiesta di un dato in memoria.
- "o\_mem\_en" è un segnale che abilita la lettura da memoria.

#### FSM uscite:



- S0: Analogo ad S0 nella FSM registri, è lo stato iniziale in cui la macchina permane fintanto che "i start" = 0.
- S1: Stato in cui la macchina permane fintanto che "i\_start" = 1. Nel frattempo FSM\_registri attraversa S1 ed S2
- S2: Stato di richiesta alla memoria esterna.

I registri sono pronti appena "i\_start" = 0. In questo stato si fa richiesta alla mamoria attivando i segnale "o\_mem\_en" e si prepara la scrittura dei registri con "write" = 1.

#### S3: Stato di attesa.

Dato che la memoria presenta un ritardo variabile (1ns nelle specifiche, 2 ns nel test banch), si decide di aspettare un altro ciclo di clock in questo stato, prolungando i segnali precedentemente utilizzati.

#### **S4:** Stato di "o\_done" = 1

A questo punto il dato proveniente dalla memoria è stato scritto, si azzerano "o\_mem\_en", "write" e si attiva "o\_done\_internal" per un ciclo di clock (Al ciclo dopo verrà spento da SO)

La memoria esterna forza la FSM\_uscite ad aspettare un totale di 2 cicli di clock prima di mostrare "o\_done"=1 (una volta trovato "i\_start" = 0), questi stati di attesa sono equivalenti agli stati S3 ed S4 nella FSM\_registri e ne motivano l'utilizzo (Le macchine devono andare il parallelo).

<sup>\*</sup>NOTA: Anche qui, per semplicità di rappresentazione, si è evitato di mostrare gli archi di reset che condurrebbero a SO.

<sup>\*\*</sup>NOTA: La macchina a stati non tratta il segnale "o\_mem\_we" il motivo è che il componente non scrive mai in memoria, quindi tale segnale è costantemente lasciato a 0.

<sup>\*\*\*</sup>NOTA: La macchina a stati collega "o\_mem\_addr" direttamente a REG\_16. Su tale canale saranno quindi visibili tutti i cambiamenti di REG\_16. Ricordiamo però che "o\_mem\_addr" viene letto solo se "o\_mem\_en" = 1

#### PROJECT RETI LOGICHE

Una semplice "scatola" che cambia il nome del componente e lo rende compatibile con le direttive date da specifica (stesso nome delle porte nella entity).

## RISULTATI SPERIENTALI

#### Report Timing:

Il comando "report timing" restituisce uno Slack (MET): 7.516ns (required time - arrival time)
Report utilization:

Il comando "report\_utilization" mostra un utilizzo totale **di 78 Flip Flop**, **0 Latch** e **30 LUT**. **18 Flip Flop** sono dovuti a REG2 e REG16, 8\*4 = **32 Flip Flop** sono dovuti ai quattro registri da 8 bit denominati "o\_zi\_mem".

#### Simulazioni:

#### **Test Bench Pubblico**

Il componente passa il test bench pubblico fornito dai docenti in Behavoral Simulation:

Failure: Simulation Ended! TEST PASSATO (EXAMPLE)

Time: 3800 ns Iteration: 0 Process: /project\_tb/testRoutine File:

C:/Users/Francesco/Desktop/project final/project final.srcs/sim 1/new/test banch pubblico.vhd

\$finish called at time: 3800 ns: File

"C:/Users/Francesco/Desktop/project\_final/project\_final.srcs/sim\_1/new/test\_banch\_pubblico.vhd" Line 153

#### E anche il Post-Synthesis Simulation:

Failure: Simulation Ended! TEST PASSATO (EXAMPLE)

Time: 3800100 ps Iteration: 0 Process: /project\_tb/testRoutine File:


 $C:/Users/Francesco/Desktop/project\_final/project\_final.srcs/sim\_1/new/test\_banch\_pubblico.vhd$ 

\$finish called at time: 3800100 ps: File


"C:/Users/Francesco/Desktop/project\_final/project\_final.srcs/sim\_1/new/test\_banch\_pubblico.vhd" Line 153

La sintesi sembra ritardare tutti i segnali creati dalle FSM di 100 ps, ciò non influisce sulla logica del componente, <u>tuttavia porta il segnale "o\_done" a non essere contemporaneo al fronte alto del clock.</u>

Il test bech verifica il funzionamento del componente nel caso "i\_start" = 1 per 2 cicli di clock. L'indirizzo di memoria che dovrebbe essere interpretato è quindi "0000 0000 0000 0000", contenente il dato 2.



Un secondo utilizzo di "i\_start" è poi proposto su una uscita differente, stesso indirizzo di memoria.




Test superato sia in Behavoral Simulation che in Post-Synthesis Simulation.

Il test bech verifica il funzionamento del componente nel caso "i\_start" = 1 per 18 cicli di clock. L'indirizzo di memoria che dovrebbe essere interpretato è quindi "1000 0000 0000 0000", contenente il dato 98.



C'è un secondo input in cui start è ancora alto per 18 cicli di clock ma questa volta "i\_w" è sempre 1. Il secondo indirizzo di memoria che dovrebbe essere interpretato è quindi "1111 1111 1111 1111", contenente il dato 99.




Test superato sia in Behavoral Simulation che in Post-Synthesis Simulation.

Il test bech verifica il funzionamento del componente nel caso "i\_start" = 1 per un numero compreso tra 2 e 18 cicli, scelgo 12 cicli. Questo test ha lo scopo di verificare il padding di 0 a sinistra dell'indirizzo raccolto.


Il primo indirizzo di memoria che dovrebbe essere interpretato è "0000 0010 0000 0000", dato che "i\_start" = 1 per 12 cicli di clock, si aggiungono 4 bit di padding a sinistra.

L'indirizzo 512 contiene il valore 11.




Il secondo indirizzo di memoria che dovrebbe essere interpretato è "0000 0011 1111 1111", per lo stesso motivo di prima.

L'indirizzo 1023 contiene il valore 99.



Test superato sia in *Behavoral Simulation* che in *Post-Synthesis Simulation*.

Il test bech verifica il funzionamento del reset dei registri. Si utilizza un test simile al test 3, in cui viene però alzato il segnale di reset dopo 2 utilizzi di "i\_start", si riprende poi a ripetere un test di funzionamento con 2 ulteriori utilizzi di "i\_start".



Dal grafico si nota come le uscite perdano correttamente i valori memorizzati prima del restart.

Test superato sia in Behavoral Simulation che in Post-Synthesis Simulation.

#### **Test Bench 5**

Questo test è simile al 4 ma più lungo (scenario di 222 bit). La differenza è che testa il funzionamento del reset e di tutti e 4 i canali di uscita.


(Grafico troppo ampio per essere riportato sul PDF).

Test superato sia in Behavoral Simulation che in Post-Synthesis Simulation.

#### **Test Bench 6**

Variante del test 5, qui "i\_rst" si alza nel mezzo di un utilizzo di "i\_start". Il sistema dovrebbe annullare le operazioni e ricominciare non appena "i\_rst" si abbassa (perché "i\_start" è ancora alto).

(Riportiamo il grafico di tale sezione)



Dopo "i\_rst", "i\_start" dovrebbe riuscire a cambionare un indirizzo "0000 0000 0001 1111", contenente il valore 7. I precedenti valori delle uscite devono essere cancellati. Test superato sia in *Behavoral Simulation* che in *Post-Synthesis Simulation*.

#### Conclusioni:

Tutti I test bench hanno rivelato che il progetto rispetta la specifica dei massimo 20 cicli di clock da quando i start si azzera fino a quando o done = 1.

Infatti il progetto è stato studiato per non impiegare alcun tipo di tempo aggiuntivo per l'apposizione del padding dunque, quando "i\_start" si abbassa, il componente ha i registri pronti a comunicare l'indirizzo di memoria in cui prendere il dato. Bisogna solo aspettare che tale dato pervenga. Dal momento in cui "i\_start" si abbassa (includendo il tempo con cui la macchina si accorge del cambiamento al prossimo fronte di salita) fino al momento in cui "o\_done" si alza possono intercorrere massimo 4 cicli di clock.

Tale tempistica potrebbe essere ottimizzabile ma ciò richiderebbe di modificare le FSM in modo da renderle sensibili ai cambiamenti di "i\_start". Per evitare di mischiare macchine di MELEE e MOORE si è deciso di non implementare tale ottimizzazione.

La memoria esterna riportata nella specifica fornita, così come nel test\_bench\_pubblico, è stata interpretata come una memoria asincrona.

Essa sarebbe pronta a rispondere esattamente al fronte alto del clock successivo alla richiesta, ma le è stato aggiunto un ritardo variabile di 1 o 2 ns.

```
architecture syn of rams_sp_wf is
type ram_type is array (65535 downto 0) of std_logic_vector(7 downto 0);
signal RAM : ram type;
begin
  process(clk)
   if clk'event and clk = '1' then
      if en = '1' then
        if we = '1' then
         RAM(conv integer(addr)) <= di;
                                  <= di after 2 ns;
         do <= RAM(conv_integer(addr)) after 2 ns;</pre>
        end if;
      end if;
    end if:
  end process;
end syn;
```

Le parti evidenziate mostrano che il process reagisce al fronte alto del clock, ma mostra il risultato dopo 2ns (Perciò nelle FSM abbiamo 2 stati di attesa).

Immagino che tale ritardo dipenda dalla memoria che si intende utilizzare, perciò in generale si riceverà risposta in modo asincrono rispetto al clock.

Infine, osservando la funzione Open Elaborated Design di Vivado, sembra che il programma abbia inferito correttamente la struttura dei circuiti del componente che sono stati rappresentati nella sezione Architettura.