Report: studio sincronizzazione variabili condivise e istruzioni atomiche su architettura RISC-V

Esame di Embedded systems - 056899 A.A. 2023/2024

Francesco Maria Tranquillo Gioele Peltrera

Introduzione

In questo report analizzeremo i metodi software per la sincronizzazione multi-thread e la loro implementazione hardware, tra cui mutex, semafori, spinlock e compare exchange. Inoltre affronteremo anche il tema delle istruzioni atomiche e illustreremo una soluzione architetturale per una cpu RISC-V che possa supportare tali soluzioni.

I test eseguiti sono frutto di simulazioni attraverso la piattaforma gem5, utilizzando una cpu timing o O3 a due core, con un protocollo di coerenza MESI a due livelli implementato attraverso Ruby, e sistema operativo Linux.

```
from m5.objects import Root
from gem5.components.boards.riscv_board import RiscvBoard
       gem5.components.cachehierarchies.ruby.mesi_two_level_cache_hierarchy import (
      MESITwoLevelCacheHierarchy,
from gem5.coherence_protocol import CoherenceProtocol from gem5.components.memory import SingleChannelDDR3_1600 from gem5.components.processors.cpu_types import CPUTypes from gem5.components.processors.simple_switchable_processor import (
      SimpleSwitchableProcessor,
from gem5.isas import ISA
from gem5.resources.resource import DiskImageResource, obtain_resource, CheckpointResource
from gem5.simulate.simulator import Simulator
from gem5.utils.requires import requires
requires(
      isa_required=ISA.RISCV,
      coherence_protocol_required=CoherenceProtocol.MESI_TWO_LEVEL,
# For classic, PrivateL1PrivateL2 and NoCache have been tested. 
# For Ruby, MESI_Two_Level and MI_example have been tested. 
cache_hierarchy = MESITwoLevelCacheHierarchy(
     he_hierarchy = MES
l1d_size="32kB",
l1d_assoc=8,
l1i_size="32kB",
l1i_assoc=8,
l2_size="256kB",
l2_assoc=16,
num_l2_banks=2,
memory = SingleChannelDDR3_1600()
processor = SimpleSwitchableProcessor(
     starting_core_type = CPUTypes.ATOMIC,
switch_core_type=CPUTypes.03,#CPUTypes.TIMING,
      isa=ISA.RISCV,
# Setup the board.
board = RiscvBoard(
     clk_freq="1GHz",
  processor=processor,
      memory=memory,
cache_hierarchy=cache_hierarchy,
board.set kernel disk workload(
      kernel=obtain_resource("riscv-bootloader-vmlinux-5.10","/home/user/Documents/POLIMI/HD/binaries/"
      disk_image=DiskImageResource("/home/user/Documents/POLIMI/HD/ubuntu_ARM/riscv-disk-img"),
      readfile="/home/user/Documents/POLIMI/HD/sources/acquire_release",
checkpoint = CheckpointResource("/home/user/Documents/POLIMI/HD/gem5_installation/gem5/m5out/cpt.
281422923000")
```

```
simulator = Simulator(board=board)
print("Beginning simulation!")

# Note: This simulation will never stop. You can access the terminal upon boot
# using m5term (`./util/term`): `./m5term localhost <port>`. Note the `<port>`
# value is obtained from the gem5 terminal stdout. Look out for
# "system.platform.terminal: Listening for connections on port <port>".
simulator.run()
```

Per ottenere dei risultati più significativi, all'inizio del codice di ogni thread verrà messo un ciclo che continuerà a ripetersi finché entrambi i thread non si troveranno in quello stesso ciclo, così che il primo thread creato non inizi subito l'esecuzione della zona critica prima che il secondo thread venga creato dal main.

SpinLock

```
#Include cstdio.hb
#Include cstdib.hb
#Include cstdib.hc
#Include cstd
```

Lo spin lock esegue un'operazione di atomic-swap (marchiata come acquire, ergo tutte le operazioni successive alla swap non potranno essere riordinate ed eseguite prima di questa operazione atomica).

Successivamente se l'atomic swap dovesse aver fallito, quindi nel caso in cui il valore contenuto all'indirizzo di memoria della variabile globale di lock fosse già 1, grazie alla "bnez" invece che concludere la funzione con una ret, passiamo ad un loop, che precede la logica di load reserve-store conditional.

```
000000000001a940 <__pthread_spin_lock>:
   1a940:
           4785
                                li a5,1
   1a942:
           0cf527af
                                amoswap.w.aq
                                              a5,a5,(a0)
   1a946:
           2781
                                sext.w a5,a5
   1a948:
           e399
                                bnez a5,1a94e <__pthread_spin_lock+0xe>
                                li a0,0
   1a94a:
           4501
  1a94c:
           8082
                                ret
                               li a4,1 NON PRESO LOC
lw a5,0(a0)
  1a94e:
           4705
  1a950:
           411c
  1a952:
           fffd
                                bnez a5,1a950 <__pthread_spin_lock+0x10>
  1a954:
           100527af
                                lr.w a5,(a0)
  1a958:
                                bnez a5,1a960 <__pthread_spin_lock+0x20>
           e781
  1a95a:
          1ce526af
                                sc.w.aq a3,a4,(a0)
  1a95e:
          fafd
                                bnez a3,1a954 <__pthread_spin_lock+0x14>
  1a960:
          2781
                                sext.w a5,a5
  1a962:
           f7fd
                                bnez a5,1a950 <__pthread_spin_lock+0x10>
                                li a0,0
  1a964:
           4501
  1a966:
           8082
00000000001a968 <__pthread_spin_unlock>:
           0f50000f
                                fence iorw,ow
   1a96c:
           0805202f
                                amoswap.w zero,zero,(a0)
                                li a0,0
   1a970:
           4501
   1a972:
           8082
                                 ret
```

Il core switch1, a riga 618, è il primo a concludere correttamente l'atomic swap, quindi tutte le successive atomic swap non ritorneranno più 0, ma 1 (l'indirizzo 0x8a8b0 si vede dal file di object dump che rappresenta l'indirizzo della variabile globale sp_lock).

```
კუსი გან კონი და poard.cacne_nierarcny.ruby_system.ii_contro.tersi.Liucacne: no tag match for address
290489371000: board.processor.switch1.core.mmu.dtb: lookup(vpn=0x8a8b0, asid=0): hit ppn 0x1010 d
290489371000: board.processor.switch1.core.mmu.dtb: translate(vpn=0x8a8b0, asid=0): 0x10107d8b0
                     board.cache_hierarchy.ruby_system.ll_controllers1.L1Dcache: address: 0x10107d880 found
                     board.cache_hierarchy.ruby_system.ll_controllers1.L1Icache: No tag match for address: 0x10107d880
290489372000:
290489372000:
                     board.cache_hierarchy_ruby_system.ll_controllers1: MESI_Two_Level-L1cache.sm:860: [ 0x1 0x0 0x0 0x0 0x0 0x0 0x0
290489372000: global: Testing Lock for addr: 0x10107d880 cur -1 con 1
290489372000: board.cache_hierarchy.ruby_system.l1_controllers1.sequencer: Cache hit at [0x10107d8b0, line 0x10107d880]
290489372000: board.cache_hierarchy.ruby_system.l1_controllers1.L1Dcache: address: 0x10107d880 found
                     board.cache_hierarchy.ruby_system.ll_controllers1.L1Icache: No tag match for address: 0x10107d880
290489373000:
                     board.processor.switch1.core.mmu.itb: lookup(vpn=0x1a944, asid=0): hit ppn 0x101268
290489373000:
                     board.processor.switch1.core.mmu.itb: translate(vpn=0x1a944, asid=0): 0x101268944
| 290489373000: board.cache_hierarchy.ruby_system.l2_controllers0: MESI_Two_Level-L2cache.sm:373: Addr: 0x10107d880 State: I
290489374000: board.cache_hierarchy.ruby_system.ll_controllers1.LlDcache: No tag match for address: 0x101268940
290489374000: board.cache_hierarchy.ruby_system.ll_controllers1: MESI_Two_Level-Llcache.sm:843: [ 0x85 0x47 0xaf 0x27 0xf5
290489374000:
                     board.cache_hierarchy.ruby_system.ll_controllers1.sequencer: Cache hit at [0x101268944, line 0x101268940]
290489374000: board.cache_hierarchy.ruby_system.l1_controllers1.L1Dcache: No tag match for address: 0x101268940
290489375000: board.processor.switch1.core.mmu.itb: lookup(vpn=0x1a948, asid=0): hit ppn 0x101268
290489375000: board.processor.switch1.core.mmu.itb: translate(vpn=0x1a948, asid=0): 0x101268948
290489376000: board.cache_hierarchy.ruby_system.ll_controllers1.L1Dcache: No tag match for address: 0x101268940
                     board.cache_hierarchy.ruby_system.ll_controllers1: MESI_Two_Level-L1cache.sm:843: [ 0x85 0x47 0xaf 0x27 0xf5 board.cache_hierarchy.ruby_system.ll_controllers1.sequencer: Cache hit at [0x101268948, line 0x101268940]
290489376000:
290489376000: board.cache_hierarchy.ruby_system.ll_controllers1.L1Dcache: No taq match for address: 0x101268940 290489377000: board.processor.switch1.core.mmu.itb: lookup(vpn=0x1a948, asid=0): hit ppn 0x101268 290489377000: board.processor.switch1.core.mmu.itb: translate(vpn=0x1a948, asid=0): 0x101268948
290489378000: board.cache_hierarchy.ruby_system.ll_controllers1.L1Dcache: address: 0x10107d880 found 290489378000: board.cache_hierarchy.ruby_system.ll_controllers1.L1Icache: No tag match for address: 0x10107d880
                     board.cache_hierarchy.ruby_system.ll_controllers1.L1Dcache: address: 0x10107d880 found
```

Il core switch0, a riga 670, ritorna dall'atomic swap con un risultato diverso da 0 dopo aver fatto una miss sulla variabile sp_lock, poichè la sua entry (presente nella cache L1 del core) è stata invalidata dalla prima atomic swap del core 1.

```
290489384000: board.cache_hierarchy.ruby_system.ll_controllers0.LiIcache: No tag match for address: 0x10107d880
290489384000: board.cache_hierarchy.ruby_system.ll_controllers0: MESI_Two_Level-Llcache.sm:869: [ 0x1 0x0 0x0 0x0 0x0 0x0 0x0 0x0 290489384000: qlobal: Testing Lock for addr: 0x10107d880 cur -1 con 0]
290489384000: board.cache_hierarchy.ruby_system.ll_controllers0: MESI_Two_Level-Llcache.sm:826: 0x10107d880, line 0x10107d880]
290489384000: board.cache_hierarchy.ruby_system.ll_controllers0.LIDcache: address: 0x10107d880 found
290489384000: board.cache_hierarchy.ruby_system.ll_controllers0.LIDcache: No tag match for address: 0x10107d880
290489384000: board.cache_hierarchy.ruby_system.ll_controllers1.LIDcache: address: 0x10107d880 found
290489384000: board.cache_hierarchy.ruby_system.ll_controllers1.LIDcache: No tag match for address: 0x10107d880
290489384000: board.cache_hierarchy.ruby_system.ll_controllers1.LIDcache: No tag match for address: 0x10107d880
290489384000: board.cache_hierarchy.ruby_system.ll_controllers1.LIDcache: No tag match for address: 0x10107d880, dest
290489384000: board.cache_hierarchy.ruby_system.ll_controllers1.LIDcache: address: 0x10107d880 found
290489384000: board.cache_hierarchy.ruby_system.ll_controllers1.LIDcache: address: 0x10107d880 found
290489384000: board.cache_hierarchy.ruby_system.ll_controllers1.LIDcache: address: 0x10107d880 found
```

A riga 701 si vede che il core switch0 che ha eseguito la jump iniziare a ciclare sulla variabile di spin lock prima della load reserve, tanto è vero che a riga 707 switch0 richiede l'indirizzo di memoria per la variabile sp_lock, questa volta risultando in una hit.

```
299489387000: board_processor.switch0.core_mmu_itb: lookup(vpn=0x1a948, asid=0): k1tp pn 0x101268 bnez
290489388000: board_cache_hierarchy.ruby_system.ll_controllers0.LlDcache: No tag match for address: 0x101268940
290489388000: board_processor.switch0.core_mmu_itb: lookup(vpn=0x1a94c, asid=0): 0x101268946
290489389000: board_processor.switch0.core_mmu_itb: translate(vpn=0x1a94c, asid=0): 0x101268946
290489389000: board_cache_hierarchy.ruby_system.ll_controllers0.LlDcache: No tag match for address: 0x101268940
290489389000: board_cache_hierarchy.ruby_system.ll_controllers0.MSil_Two_Level-L2cache.sm:309: addr: 0x10107d880 State: MT_ME
290489398000: board_cache_hierarchy.ruby_system.ll_controllers0.MSil_Two_Level-L2cache.sm:373: Addr: 0x10107d880 State: MT_RE
2904893990000: board_cache_hierarchy.ruby_system.ll_controllers0.MSil_Two_Level-L2cache.sm:373: Addr: 0x10107d880 State: MT_RE
2904893990000: board_cache_hierarchy.ruby_system.ll_controllers0.MSil_Two_Level-L1cache.sm:843: [ 0x85 0x47 0xaf 0x27 0xf5 0xc
2904893990000: board_cache_hierarchy.ruby_system.ll_controllers0.MSil_Two_Level-L1cache.sm:843: [ 0x85 0x47 0xaf 0x27 0xf5 0xc
2904893990000: board_cache_hierarchy.ruby_system.ll_controllers0.MSil_Two_Level-L1cache.sm:843: [ 0x85 0x47 0xaf 0x27 0xf5 0xc
2904893990000: board_cache_hierarchy.ruby_system.ll_controllers0.LlDcache: No tag match for address: 0x101268940
2904893991000: board_cache_hierarchy.ruby_system.ll_controllers0.LlDcache: No tag match for address: 0x101268940
2904893991000: board_cache_hierarchy.ruby_system.ll_controllers0.LlDcache: No tag match for address: 0x101268940
2904893991000: board_cache_hierarchy.ruby_system.ll_controllers0.LlDcache: No tag match for add
```

A riga 2015 inizia la fase di unlock del core switch1, che recupera la variabile sp_lock facendo anche lui hit.

Entrambi i core riescono a fare hit poiché la variabile sp_lock è usata da entrambi in sola lettura.

A riga 2055 lo switch1 libera con un'altra atomic-swap lo spin lock.

```
2904896530000 board.processor.switchi.core.muu.itb: lookup(ppm-0xi0504, asid=0): hit ppn 0xi01259 |al->spin_unlock 2904896530000 board.processor.switchi.core.muu.itb: translate(ppn=0xi0504, asid=0): x011 ppn 0xi01209 |al->spin_unlock 2904896530000 board.processor.switchi.core.muu.itb: lookup(ppn=0xi0504, asid=0): x0110708800 | 2904896530000 board.cache.jacrachy.ruby_system.li_controllers0.liCache: address: x0xi0107d880 | 2904896530000 board.cache.jacrachy.ruby_system.li_controllers0.liCache: address: x0xi0107d880 | 290489654000: board.cache.jacrachy.ruby_system.li_controllers0.liCache: x0xi0 manch x
```

A riga 2121, quando si conclude l'unlock, il core 1 fa miss sull'indirizzo della variabile sp_lock, poiché la modifica fatta dall'atomic-swap invalida tutti i blocchi della cache.

A riga 2208 il core 0 esegue la load reserve

```
290489676000: board.processor.switch1.core.mmu.itb: lookup(vpn=0x105f4, asid=0): hit ppn 0x10125e
290489676000: board.processor.switch1.core.mmu.itb: translate(vpn=0x105f4, asid=0): 0x10125e5f4
2008 290489676000: board.processor.switch0 core.mmu.itb: lookup(vpn=0x1a954, asid=0): hit ppn 0x101268
290489676000: board.processor.switch0 core.mmu.itb: translate(vpn=0x1a954, asid=0): 0x101268954
2008 290489677000: board.cache_hierarchy.ruby_system.l1_controllers0.L1Dcache: No tag match for address: 0x101268940
2011 290489677000: board.cache_hierarchy.ruby_system.l1_controllers0.L1Dcache: No tag match for address: 0x101268940
2012 290489677000: board.cache_hierarchy.ruby_system.l1_controllers0.L1Dcache: No tag match for address: 0x101268940
2014 290489677000: board.cache_hierarchy.ruby_system.l1_controllers0.L1Dcache: No tag match for address: 0x101268940
2014 290489677000: board.cache_hierarchy.ruby_system.l1_controllers1.L1Dcache: No tag match for address: 0x10125e5c0
2015 290489677000: board.cache_hierarchy.ruby_system.l1_controllers1.L1Dcache: No tag match for address: 0x10125e5c0
2016 290489677000: board.cache_hierarchy.ruby_system.l1_controllers1.L1Dcache: No tag match for address: 0x10125e5c0
2017 290489677000: board.cache_hierarchy.ruby_system.l1_controllers1.L1Dcache: No tag match for address: 0x10125e5c0
2018 290489677000: board.cache_hierarchy.ruby_system.l1_controllers1.L1Dcache: No tag match for address: 0x10125e5c0
2018 290489677000: board.cache_hierarchy.ruby_system.l1_controllers1.L1Dcache: No tag match for address: 0x10125e5c0
2018 290489677000: board.cache_hierarchy.ruby_system.l1_controllers1.L1Dcache: No tag match for address: 0x10125e5c0
2018 290489677000: board.processor.switch0.core.mmu.dtb: lookup(vpn=0x8a8b0, asid=0): hit ppn 0x10107d
2019 290489677000: board.processor.switch0.core.mmu.dtb: translate(vpn=0x8a8b0, asid=0): hit ppn 0x2781c4
2019 290489677000: board.processor.switch1.core.mmu.dtb: translate(vpn=0x8fd4660c14, asid=0): hit ppn 0x2781c4
2019 290489677000: board.cache_hierarchy.ruby_
```

e a riga 2233 grazie al messaggio "global: Setting Lock":

la load reserve scrive sul lock globale il valore univoco corrispondente al suo contesto e, a riga 2343-44, con i messaggi:

la store conditional si conclude correttamente, seguita da una miss, sempre a causa dell'invalidazione del blocco di memoria data da una modifica.

Compare exchange

```
##Include estdio.h>
##Incl
```

Per quanto riguarda l'atomic_compare_exchange(), quello che si cerca di fare è modificare il valore contenuto nella variabile condivisa dai thread, gli si passa il valore atteso che dev'essere conenuto al momento della chiamata a funzione e: in caso il valore fosse corretto si modifica la variabile condivisa con il valore desiderato, mentre in caso contrario si modifica semplicemente il valore atteso con il valore contenuto nella variabile condivisa in questo momento.

La funzione atomic_compare_exchange(), viene tradotta dal compilatore direttamente come una load reserve, store conditional.

A riga 2624: entrambi i thread arrivano alla prima load reserve ed entrambi hanno come next state S (poiché quella pagina contiene un'istruzione, quindi non da modificare)

```
20489094000: board_cache_hierarchy_ruby_system.ll_controllers0.sequencer_response_ports0.Hit callback done!

20489094000: board_cache_hierarchy_ruby_system.ll_controllers0.sexeuting up_ropfilentHit

20202 20489094000: board_cache_hierarchy_ruby_system.ll_controllers0.sexeuting up_ropfilentHit

2021 20489094000: board_cache_hierarchy_ruby_system.ll_controllers0.sexeuting up_ropfilentHit

2022 20489094000: board_cache_hierarchy_ruby_system.ll_controllers0.sexeuting up_ropfilentHit

2023 20489094000: board_cache_hierarchy_ruby_system.ll_controllers0.sexeuting up_ropfilentHit

2024 20489095000: board_processor_switch(_core.mm_itb): lookup(pn=mxi85c8_asid=0): hit ppn dxi8125e

2024 20489095000: board_cache_hierarchy_ruby_system.ll_controllers0.sequencer_response_ports0. lookup(_core.mm_itb): lookup(pn=mxi85c8_asid=0): hit ppn dxi8125e

2024 20489095000: board_cache_hierarchy_ruby_system.ll_controllers0.sequencer_response_ports0. lookup(_core.mxi05c0_asid=0): hit ppn dxi8125e

2024 20489095000: board_cache_hierarchy_ruby_system.ll_controllers0.sequencer_response_ports0. lookup(_core.mxi05c0_asid=0): hit ppn dxi8125e

2024 20489095000: board_cache_hierarchy_ruby_system.ll_controllers0.sequencer_response_ports0.sequencer_respo
```

A riga 2672: il core 1 è il primo ad acquisire il lock con:

- Issuing LL
- LLSC Monitor inserting load linked addr=0x10107d880 cpu=1
- Cache hit at [0x10107d8b4, line 0x10107d880]
- next_state: M

qui next state è M, nonostante basti lo stato S, poiché già si trovava in M prima della load (e non è ancora stata eseguita la write back).

```
290489696000: board.cache_hierarchy.ruby_system.ll_controllers1.LlDcache: No tag match for address: 0x10125e5c0
290489697000: board.processor.switch0.core.mmu.dtb: lookup(vpn=0x8a8b4, asid=0): bit ppn 0x10107d
290489697000: board.processor.switch0.core.mmu.dtb: translate(vpn=0x8a8b4, asid=0): 0x10107d8b4
290489697000: board.cache_hierarchy.ruby_system.ll_controllers0.sequencer.response_ports1: Timing request for address 0x10107d8b4 on port 1
290489697000: board.cache_hierarchy.ruby_system.ll_controllers0.sequencer.response_ports1: Timing request for address 0x10107d8b4 on port 1
290489697000: board.cache_hierarchy.ruby_system.ll_controllers0.sequencer.response_ports1: Request LoadLockedReq 0x10107d8b4 issued
290489697000: board.processor.switch1.core.mmu.dtb: lookup(vpn=0x8a8b4, asid=0): 0x10107d8b4
290489697000: board.processor.switch1.core.mmu.dtb: translate(vpn=0x8a8b4, asid=0): 0x10107d8b4
290489697000: board.processor.switch1.core.mmu.dtb: lookup(vpn=0x8a8b4, asid=0): 0x10107d8b4
290489697000: board.processor.switch1.core.mmu.dtb: translate(vpn=0x8a8b4, asid=0): 0x10107d8b4
290489697000: board.ord.processor.switch1.core.is: [cid:1]: Reserved address 100107d8b4
290489697000: board.cache_hierarchy.ruby_system.ll_controllers1.sequencer.response_ports1: Timing request for address 0x10107d8b4 on port 1
290489697000: board.cache_hierarchy.ruby_system.ll_controllers1.sequencer.response_ports1: Request LoadLockedReq 0x10107d8b4 on port 1
290489699000: board.cache_hierarchy.ruby_system.ll_controllers1.sequencer.response_ports1: Request LoadLockedReq 0x10107d8b4 on port 1
290489699000: board.cache_hierarchy.ruby_system.ll_controllers1.sequencer.response_ports1: Request LoadLockedReq 0x10107d8b4 issued
290489699000: board.cache_hierarchy.ruby_system.ll_controllers1.sequencer.response_ports1: Response_ports1: Response
```

Il core 1 ottiene il lock a seguito della found (a riga 2674) per la pagina della shared variable.

Successivamente a riga 2676 c'è la risposta (come detto prima in stato M), mentre a riga 2693 anche il core 0 fa address found, ma si trova in stato I (a riga 2695).

Da riga 2744 a riga 2749: il core 1 finisce con la store conditional e verifica che la reservation fosse ancora valida (riga 2766, 2767), concludendo con lo stato M.

A riga 2899: il core 0 fa miss sulla entry di cache della shared variable, quindi recupera la entry che adesso può tornare in stato S. Infatti a riga 2909 viene fatta fare la write back dal core 1.

A riga 4719 il core 0 raggiunge la load reserve, fa lookup sulla shared variable (4757) e riesce a concludere la load reserve (4784).

Da qui in poi quando prendo la load reserve sulla shared variable lo stato sarà S e passerà in stato M solo dopo la store conditional (riga 5122).

```
### controllers ### controller ### controllers ### controllers
```

A riga 5034: il core 0 sta per eseguire la store conditional, quindi la entry di shared variable della sua cache passa dallo stato S a SM, invalidando così le entry di tutte le altre cache. Infatti si può notare che a riga 5043 il core 1 si trova in stato I per quella entry.

```
| Solid | Soli
```

N.B: quando passa da stato S a M, invalida anche la entry nella propria cache, tanto è vero che la prima volta, in cui ci si trovava già in stato M, dopo i messaggi

```
LLSC Monitor - clearing due to store conditional - addr=0x10107d880 - cpu=0 global: Testing Lock for addr: 0x10107d880 cur 0 con 0 global: Clear Lock for addr: 0x10107d880
```

veniva comunque fatta una hit. Mentre da quel punto in poi, dopo la transizione da S a M, abbiamo sempre una miss.

Semaphores e Mutex

```
sem_post(&my_sem);
                                                                                                                           pthread_t thread_1, thread_2;
int param_1= 1;
int param_2= -1;
int increm = *((int *)par);
unsigned int old_val = 0;
int local_start = 0;
                                                                                                                                      printf("ERROR in initializing!\n");
return -1;
                                                                                                                            }
m5_switch_cpu();
pthread_create(&thread_1, NULL, func, (void *)&param_1);
pthread_create(&thread_2, NULL, func, (void *)&param_2);
 while(!local_start)
            pthread_join(thread_1, NULL);
pthread_join(thread_2, NULL);
if(sem_destroy(&my_sem)!=0 || pthread_spin_destroy(&sp_lock)!=0)
                                                                                                                                       printf("ERROR in cleaning!\n");
return -1;
                                                                                                                           printf("Number of changes in thread lock owning: %d\n", change);
printf("Final value: %d\n", shared_value);
fflush(stdout);
             sem_wait(&my_sem);
tf(shared_value!=old_val)
    change++;
for(int j=0; j<N_INCREM; j++)</pre>
                                                                                                                              if(pthread_mutex_unlock(&my_mutex)!=0
    return (void *) -1;
                                                                                                                              printf("ERROR in initializing!\n");
return -1;
while(!local start)
          if(pthread_mutex_lock(&my_mutex)!=0)
    return (void *) -1;
if(shared_value!=old_val)
    change++;
for(int j=0; j<N_INCREM; j++)</pre>
```

Dopo aver realizzato un implementazione per la sincronizzazione fra thread con i semafori e i mutex, ci siamo resi conto che venivano tradotti dal compilatore di nuovo come delle load reserve store conditional. Quindi il loro funzionamento era analogo alle implementazioni, più semplici e facilmente analizzabili dal simulatore, svolte

precedentemente.


Ad esempio per il semaforo:

Atomic operations

Per le operazioni atomiche abbiamo creato 2 threads che eseguono in un ciclo 10 incrementi ad una variabile condivisa, in modo che la zona critica fosse più lunga e permettesse ai 2 thread di sovrapporsi.

Dopo aver analizzato la simulazione di gem5, ci siamo resi conto che il loro funzionamento era strettamente legato al modello di memoria delle cache, basandosi sul fatto che un entry nello stato M invalidasse quelle di tutti gli altri e la tenesse nello stato M fino al completamento dell'operazione atomica, seguendo una logica riportata nel sequence diagram seguente.


Atomic operations



Fences

```
if(start>=2)
    local_start=1;
pthread_spin_unlock(&sp_lock);
                                                                                                                    do_stuff();
prec_elements[t] = t/1.321;
//My_values[t].store(t/1.321, memory_order_release)
my_values[t] = t/1.321;
  ong prec_elements[DIM] = {0};
rtc<tong long> My_values[DI
long my_values[DIM] = {0};
ned int i = 0;
    int a=1;
int b=2;
for(int j=0; j<100; j++)</pre>
                                                                                                 *consumer(void *par)
                                                                                                       unsigned int counter=0;
long long prec = -1;
long long val = -1;
unsigned int index = 0;
int local_start = -1;
while(local_start != 1)
                                                                                                                     pthread_spin_lock(&sp_lock);
if(local_start==-1)
    int local_start = -1;
while(local_start != 1)
                   pthread_spin_lock(&sp_lock);
if(local_start==-1)
                                                  val = my_values[index];
//val = My_values[index].load(memory_order_acquire);
prec = prec_elements[index];
if(val!=0 && prec==0)
                                                                ++counter;
printf("prec_element | new_value: %lld | %lld\n", prec, val);
                                   printf("Number of memory order inconsistency: %lld\n", counter);
return NULL;
                                  pthread_t thread_1, thread_2;
                                                 printf("ERROR in initializing spin lock!\n");
return -1;
                                   m5_switch_cpu();
pthread_create(&thread_1, NULL)
pthread_create(&thread_2, NULL)
pthread_join(thread_1, NULL);
pthread_join(thread_2, NULL);
                                   fflush(stdout);
if(pthread_spin_destroy(&sp_lock) != 0)
                                                 printf("ERROR in initializing spin lock!\n");
return -1;
```

Per testare le fences abbiamo sfruttato la logica di acquire release così che si potessero testare anche delle fence più deboli oltre alla classica istruzione "fence" in grado di impedire il reordering in entrambi i versi.



LDAR e STLR rappresentano l'acquire e la release, mentre LDR e STR rappresentano la load e la store. In assembly la store acquire e load release vengono tradotte tramite in fence e decoratori di istruzione (.aq e .rl):

- acquire viene tradotto come una fence seguita da un'operazione atomica marchiata come acquire, la quale impedisce qualsiasi operazione successiva di venire riordinata e completata prima dell'operazione atomica.


In questo modo si ottiene un ordine completo, al pari di un'operazione circondata da 2 fences



- release viene tradotta come una semplice load preceduta e seguita da 2 fences, così da forzare un ordine completo per quest'operazione



Dopo aver eseguito vari test si può notare come senza e fences create dalla logica di acquire-release il thread consumer è rileva numerose inconsistenze di memoria



Implementazioni


Atomic

La difficoltà nell'implementare istruzioni atomiche in una CPU sta nel riuscire a eseguire multiple operazioni senza stravolgere la pipeline delle istruzioni ordinarie.

Una soluzione è inserire una piccola ALU, capace di eseguire solamente un subset di istruzioni, che rappresenta il numero di operazioni atomiche concesse da RISC-V, ovvero: SWAP, ADD, AND, OR, XOR, MAX e MIN.

Per garantire coerenza all'interno del processore, la pipeline modificata sarà in grado di eseguire nello stesso ciclo di pipeline un accesso a memoria per recuperare il dato che verrà successivamente elaborato dalla ALU e salvato in memoria tramite una store.

Come si può notare dall'esempio riportato, la soluzione riesce a calcolare rs1+offset nello stadio di EX, accedere alla memoria tramite l'interconnect, nello stadio di MEM, e utilizzare il risultato come input della nuova ALU, per poi andare a salvare finalmente il risultato in memoria ancora tramite l'interconnect.




LL SC

Per porter supportare una architettura che faccia uso di istruzioni Load-link/store-conditional, abbiamo pensato ad una soluzione che prevede una nuova struttura di memoria, condivisa tra i vari core del processore.

Questa struttura prevede una sola entry per ogni core, e ognuna contiene l'indirizzo di una pagina di memoria, un offset che si riferisce all'indirizzo su cui la LL ha preso una reservation, e un bit di validità per indicare se il core in questione ha ancora la reservation su quella regione di memoria.

Ogni volta che un core esegue una LL, questo andrà ad aggiornare la propria entry nella tabella, e provvede ad invalidare tutte le righe degli altri core che avevano privilegi sullo stesso indirizzo.

A questo punto, prima di eseguire la store conditional, il core dovrà controllare di avere il bit di validità settato ad 1, altrimenti la store conditional fallirà e la branch che la segue riporterà l'esecuzione del codice alla load link.



Fences

Per implementare le fence instructions abbiamo pensato di aggiungere un flip-flop il quale viene settato a 1 non appena viene fatta la fetch di un'istruzione di tipo fence, e non rimane settato a 1 finché la pipeline e tutte il buffer contenente tutte le operazioni di memoria, non siano vuoti.

In questo modo riusciamo ad assicurare che tutte le istruzioni antecedenti alla fence vengano completate prima dell'esecuzione di una qualsiasi istruzione successiva, impedendo così qualsiasi tipo di reordering a livello di memoria e di istruzioni.

