

המחלקה להנדסת חשמל ואלקטרוניקה התקנים לוגיים מתוכנתים (31551)

פרויקט מסכם Matrics Muliply

מנחה: ד"ר פאדל טריף

30/08/2024 : תאריך



תוכן ענינום

3	כללי
	2. סכמת בלוקים כללית
	2. ציוד נדרש
	כלליות
6	7. תיאור משימות7
	Matrices multiply .i
14	Main controller .ii
	8. בדיקת המערכת בעזרת Signal TAP
29	9. סרטוו הדגמה9


1) <u>תיאור כללי</u>

יש לתכנן מערכת שתקלוט שתי מטריצות בגודל 4×4 כל אחת, תחבר את תוצאת המכפלה שלהן, ותציג את התוצאה על גבי תצוגת segment-7. המערכת תשתמש במעבד Cyclone V Starter Kit ותקבל קלטים מהמשתמש באמצעות כפתורי לחיצה. המערכת תתחיל במצב המתנה, ותפעל כאשר מתקבלות שתי המטריצות. בסיום חישוב המכפלה, התוצאה תוצג על גבי התצוגה.

2) סכימת בלוקים כללית

המערכת מורכבת ממספר בלוקים עיקריים:

- אחראי על יצירת המטריצות לכניסה. בלוק זה יספק את המטריצות :data_generator .1 לחישוב.
 - 2. main_controller: הבלוק הראשי של המערכת שמנהל את כל התהליך קבלת המטריצות, חישוב התוצאה, ורישום התוצאה בזיכרון.
 - .3 matrices_mult: אחראי על חישוב המכפלה בין שתי המטריצות.
 - .segment-7: תציג את התוצאה על גבי תצוגת ה-DISPLAY .4



איור 1: סכימת בלוקים כללית

הבלוק הכתום יספק את המטריצות עליהן יבוצע החישוב. בלוק זה יסופק על ידינו ויהיה חלק מהקושחה הכוללת.

הוא הבלוק main_controller הוא הבלוק שימו לב: הבלוק מופיעים באיור זה.



3) <u>הגדרת הדרישות</u>

- שעון המערכת: המערכת תפעל על שעון יחיד של MHz50.
- active low כלומר היא מופעלת כאשר הערך בכניסה הוא (active low הוא הכניסה היא 'active low).
 - מצב המתנה: במצב המתנה כל ה-LEDs ותצוגת ה-seg7 יהיו כבויים למעט
 שיהיה דולק לאורך כל זמן פעולת המערכת.
- לחצה לחיצה לחיצה ראשונה על לחצן STARTn תגרום ל-data_generator.
 להוציא את שתי המטריצות. סדר קבלת האיברים לכל מטריצה הוא משמאל לימין ומלמעלה למטה.
 - רישום בזיכרון: המטריצות ירשמו לזיכרון בסדר שנקבע ע"י המשתמש.
- **חישוב מכפלה:** לאחר קבלת המטריצות, המערכת תבצע חישוב מכפלת המטריצות ותשמור את התוצאה בזיכרון.
 - **מצב הצגה:** לאחר חישוב התוצאה, המערכת תעבור למצב הצגה. תוצג כל פעם oech אחת של התוצאה על גבי תצוגת ה-segment-7.
 - **הצגה בלולאה:** לאחר הצגת כל האיברים של התוצאה, לחיצה נוספת על לחצן DISPLAYn
 - התחלה מחדש: לחיצה על הלחצן STARTn תחזיר את המערכת למצב המתנה.
- יעילות ואופטימיזציה: ינתן דגש על זמן החישוב של מטריצת היעד וכמות המכפלים בשימוש. יש למצוא את האיזון הנכון בין השניים.

<u>ציוד נדרש</u> (4

- .Cyclone V Starter Kit ערכת •
- מחשב הכולל תוכנות notepad++, modelsim •

5) הנחיות כלליות

- כתיבת הקוד: הקוד יכתב ב-VHDL ויש לכלול testbench לכל בלוק.
 - סימולציה מלאה: יש לבצע סימולציה מלאה לכל המערכת.
- **הגשת קוד אישי:** כל הקוד שיוגש חייב להיות אישי וללא שימוש בקוד מוכן ממקורות אחרים.
 - אופטימיזציה: יש להקפיד על כתיבה מבנית, שימוש בסינכרונייזרים, ושמירה על כללי הכתיבה הנכונה לסינתיזה.
- שמות קבועים: חובה לשמור על שמות הקבצים, שמות ה-entities, שמות ה-entities, שמות ה-generics, שמות ה-generics



6) תכן מפורט

1. תיאור הבלוק matrices_mult:

זהו הבלוק העליון של המערכת, שמחבר בין כל הבלוקים האחרים למטרת הכפלת מטריצות והצגת התוצאות. הבלוק מקבל אותות שעון ואיפוס, ומנהל את זרימת הנתונים בין הבלוקים השונים כמו ,main_controller, ו-main_controller. כמו כן, הוא דואג להמרת התוצאה הבינארית לפורמט BCD ולהצגת התוצאה על גבי תצוגות Segment-7 ו-ED ו-בלוק הזה מתאם את כל התהליכים במערכת כדי להבטיח ביצועים נכונים ותוצאות מדויקות.

2. תיאור הבלוק main_controller:

בלוק זה הוא הבלוק הראשי של המערכת שמנהל את כל התהליך – קבלת המטריצות, חישוב התוצאה, ורישום התוצאה בזיכרון.

3. תיאור הבלוק data_generator:

בלוק זה אחראי על ייצור המטריצות לכניסה. הבלוק יוציא את המטריצות לפידרישת המשתמש ויתעלם מפקודות בזמן הוצאת נתונים.

4. תיאור הבלוק my_multiplier:

כ בלוק זה מכפיל שני מספרים (signed/unsigned) ומציג את התוצאה לאחרמספר מחזורי שעון שנקבע מראש.

5. תיאור הבלוק bcd_to_7seg:

.segment-7 לפורמט המתאים לתצוגת BCD הבלוק אחראי על המרת ס

6. תיאור הבלוק bin2bcd_12bit_sync:

באורך של עד 12 ביטים. סבלוק זה ממיר מספר בינארי למספר BCD באורך של עד 12 ביטים. •

7. תיאור הבלוק matrix ram:

בלוק זה אחראי על רישום וקריאה של המטריצות והתוצאה מהזיכרון.

8. תיאור הבלוק num_convert:

י (unsigned) למספרים (מספרים לא חתומים (signed) ס הבלוק אחראי על המרת מספרים לא חתומים (signed) ולהיפך.


9. תיאור הבלוק sync_diff

בלוק זה אחראי על סנכרון אותות אסינכרוניים עם השעון, על מנת למנוע
 בעיות של metastability במערכת. הבלוק מבטיח שהאות הנכנס יעבור
 סינכרון ויהיה זמין בצורה יציבה לשימוש בשאר חלקי המערכת.


7) <u>תיאור משימות</u>

matrices mult משימה 1: מימוש הרמה העליונה

matrices_mult תכנון הבלוק 2.1.1



6.1.20 מימוש הרמה העליונה



איור 8: הבלוק של הרמה העליונה

טבלה 8: תיאור הבלוק matrices_mult

		Generics			
Name	Dir.	Туре	Description		
		Ports			
Name	Dir.	type	Description		
		System Sign	als		
CLK	1	std_logic	System clock		
RSTn	1	std_logic	Active low system reset. Connect to KEYO on EVB.		
STARTn	1	std_logic	0 – KEY pressed		
			1 – KEY not pressed		
DISPLAYn	1	std_logic	0 – KEY pressed		
			1 – KEY not pressed		
HEX0	0	std_logic_vector (6:0)	0 will turn on the relevant segment		
			ספרת האחדות		
HEX1	0	std_logic_vector (6:0)	0 will turn on the relevant segment		
			ספרת העשרות		
HEX2	0	std_logic_vector (6:0)	0 will turn on the relevant segment		
	_		ספרת המאות		
HEX3	0	std_logic_vector (6:0)	0 will turn on the relevant segment		
	_		ספרת האלפים		
LEDS_1E4	0	std_logic_vector (3:0)	יצוג בינארי של ספרת עשרות האלפים		
			1 will turn on the relevant LED		
LED CICN	_		4 will have no the polyment LED		
LED_SIGN	0	std_logic	1 will turn on the relevant LED		
LEDG	0	std_logic_vector (3:1)	1 will turn on the relevant LED		

מבנה כללי:

היישות matrices_mult מקבלת מספר אותות כניסה, כולל שעון (CLK), אות איפוס (RSTn), אות התחלה (STARTn), ואות תצוגה (RSTn). היא מבצעת את הכפל של שתי מטריצות ומציגה את התוצאה באמצעות תצוגות segment.

matrices_mult סימולציה פונקציונאלית של הבלוק 2.1.2

matrices_mult code:

```
library ieee; -- Import the IEEE library for standard logic and arithmetic operations use ieee.std_logic_l164.all; -- Use the IEEE standard logic package for logic operations use ieee.numeric_std.all; -- Use the IEEE numeric standard package for arithmetic operations
\frac{1}{2},\frac{3}{4},\frac{4}{5},\frac{6}{6},\frac{7}{8},\frac{9}{9},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}{1},\frac{1}
                          in std_logic; -- Input clock signal
in std_logic; -- Active-low reset signal
in std_logic; -- Active-low start signal
in std_logic; -- Active-low display signal
out std_logic_vector(6 downto 0); -- 7-segment display output for lower digit
out std_logic_vector(6 downto 0); -- 7-segment display output for the next digit
out std_logic_vector(6 downto 0); -- 7-segment display output for the third digit
out std_logic_vector(6 downto 0); -- 7-segment display output for the fourth digit
out std_logic_vector(3 downto 0); -- Output for LEDs showing thousands place
out std_logic; -- Output for the sign LED
out std_logic_vector(3 downto 1) -- Output for additional green LEDs
                                                                        LEDS_1E4
LED_SIGN
LEDG
                               end entity matrices_mult;
                           □architecture structural of matrices_mult is
                                                     -- Internal signals for communication between data_generator and main_controller components signal data_request : std_logic; -- Signal to request new data signal data_request : std_logic; -- Signal to request new data signal din_valid : std_logic; -- Validity flag for the data input from data_generator to main_controller signal result : std_logic; -- Validity flag for the data input from main_controller signal result_ready : std_logic; -- Flag indicating the result is ready signal got_all_matrices : std_logic; -- Flag indicating all matrices have been processed
                                                     -- Signals for converting binary result to BCD and driving 7-segment displays signal bcd_ones : std_logic_vector(3 downto 0) := (others => '0'); -- BCD value for ones place signal bcd_tenths : std_logic_vector(3 downto 0) := (others => '0'); -- BCD value for tens place signal bcd_tenths : std_logic_vector(3 downto 0) := (others => '0'); -- BCD value for tens place signal bcd_thousands : std_logic_vector(3 downto 0) := (others => '0'); -- BCD value for hundreds place signal bcd_tens_of_thousands : std_logic_vector(3 downto 0) := (others => '0'); -- BCD value for thousands place signal bcd_tens_of_thousands : std_logic_vector(3 downto 0) := (others => '0'); -- BCD value for tens of thousands place signal display_hex0 : std_logic_vector(6 downto 0) := (others => '1'); -- Default off state for HEX0 signal display_hex2 : std_logic_vector(6 downto 0) := (others => '1'); -- Default off state for HEX1 signal display_hex2 : std_logic_vector(6 downto 0) := (others => '1'); -- Default off state for HEX2 signal display_hex3 : std_logic_vector(6 downto 0) := (others => '1'); -- Default off state for HEX3
                                                      -- Additional internal signals
signal sign_out : std_logic; -- Signal indicating the sign of the result
signal dout : std_logic_vector(15 downto 0); Processed data output
                                                     -- Synchronization signals for START and DISPLAY signal START_SIG : std_logic; -- Synchronized start signal signal DISPLAY_SIG : std_logic; -- Synchronized display signal
                                                           -- Component declarations
                                                           );
end component;
                                                           component main_controller
                                                                                                         CLK : in std_logic; -- Input clock signal
RST : in std_logic; -- Reset signal
START : in std_logic; -- Start signal
DISPLAY : in std_logic; -- Display control signal
DIN : in std_logic; -- Display control signal
DIN : in std_logic_vector(7 downto 0); -- Data input
DIN_VALID : in std_logic; -- Validity flag for the data input
DATA_REQUEST : out std_logic; -- Signal to request more data
RESULT : out std_logic; -- Signal to request more data
RESULTS_READY : out std_logic; -- Signal indicating the result is ready
GOT_ALL_MATRICES: out std_logic -- Signal indicating all matrices have been processed
                                                            );
end component;
                                                         );
end component;
                                                          component sync_diff
  generic (
        G_DERIVATE_RISING_EDGE : boolean := true; -- Enable/disable edge detection
        G_SIG_IN_INIT_VALUE : std_logic := '0'; -- Initial value of the input signal
        G_RESET_ACTIVE_VALUE : std_logic := '0' -- Reset active value
      97
98
99
                                  100
101
102
103
104
105
106
107
108
109
110
111
112
113
                                                                                               );
port (
CLK
                                                                                                                           CLK : in std_logic; -- Input clock signal
RST : in std_logic; -- Reset signal
SIG_IN : in std_logic; -- Input signal to be synchronized
SIG_OUT : out std_logic -- Synchronized output signal
                                                                      );
end component;
                                                                      component num_convert
port (
CLK : i
RST : i
                                                                                                                           CLK : in std_logic; -- Input clock signal
RST : in std_logic; -- Reset signal
DIN : in std_logic_vector(16 downto 0); -- Input data value
DIN_VALID : in std_logic; -- Validity flag for input data
DOUT : out std_logic_vector(15 downto 0); -- Output data value
SIGN : out std_logic -- Output sign indicator
 114
115
116
117
118
119
120
121
                                                                                                                                                                                                                                                                                                                                                                                                                                                                Output data value
                                                                         );
end component;
                                        begin
  122
```

```
Instantiate the data_generator component a_gen: data_generator
                                             data
                                                              _gen: dat
port map
CLK
RST
 126
127
128
129
                                                                              map (
CLK => CLK, -- Connect clock signal
RST => not RSTn, -- Connect inverted reset signal
DATA_REQUEST=> data_request, -- Connect data request signal
DOUT => din, -- Connect data output to din signal
DOUT_VALID => din_valid -- Connect data valid output to din_valid signal
 1330
11331
11331
11331
11335
11344
11445
11445
11445
11445
11445
11466
11664
11667
11777
11777
11777
11777
11777
                                            -- Instantiate the main_controller component main_ctrl: main_controller port map (

CLK => CLK, -- Connect c
                                                                              CLK => CLK, -- Connect clock signal
RST => not RSTn, -- Connect inverted reset signal
START => START_SIG, -- Connect synchronized start signal
DISPLAY => DISPLAY_SIG, -- Connect synchronized display signal
DATA_REQUEST => data_request, -- Connect data request signal
DIN => din, -- Connect data input
DIN_VALID => din_valid, -- Connect data valid input
RESULT => result, -- Connect result output
RESULTS_READY => result_ready, -- Connect result ready flag
GOT_ALL_MATRICES=> got_all_matrices -- Connect all matrices processed flag
                                            -- Instantiate the num_convert component to get the absolute value of the result num_convert_inst: num_convert port map (

CLK => CLK, -- Connect clock signal

RST => not RSTn, -- Connect inverted reset signal
                                                                                                                             => CLK, -- Connect clock signal
=> not RSTn, -- Connect inverted reset signal
=> result, -- Pass the result to num_convert for processing
=> result_ready, -- Connect result ready flag
=> dout, -- Connect processed data output
=> sign_out -- Connect sign output
                                                                               DIN_VALID
DOUT
                                             thousands output
                                            -- Instantiate the BCD to 7-segment display converters
bcd_to_7seg_inst0: bcd_to_7seg
port map (
BCD_IN => bcd_ones, -- Connect BCD ones input
SHUTDOWNn => RSTn, -- Connect reset signal
D_OUT => display_hex0 -- Connect 7-segment display output for HEX0
                                                              ):
180
181
182
183
184
                                                  bcd_to_7seg_inst1: bcd_to_7seg
    port map (
        BCD_IN => bcd_tenths, -- Connect BCD tens input
        SHUTDOWNn => RSTn, -- Connect reset signal
        D_OUT => display_hex1 -- Connect 7-segment display output for HEX1
185
186
187
188
                                                                      );
                                                  bcd_to_7seg_inst2: bcd_to_7seg
    port map (
        BCD_IN => bcd_hundreds, -- Connect BCD hundreds input
        SHUTDOWNn => RSTn, -- Connect reset signal
        D_OUT => display_hex2 -- Connect 7-segment display output for HEX2
bcd_to_7seg_inst3: bcd_to_7seg
    port map (
        BCD_IN => bcd_thousands, -- Connect BCD thousands input
        SHUTDOWNn => RSTn, -- Connect reset signal
        D_OUT => display_hex3 -- Connect 7-segment display output for HEX3
                                                                 Synchronize the START signal using sync_diff component or_diff_START: sync_diff
generic map (
    G_DERIVATE_RISING_EDGE => false, -- Disable edge
    G_SIG_IN_INIT_VALUE => '0', -- Initial value or G_RESET_ACTIVE_VALUE => '0' -- Reset active value or constant or consta
                                                                                                                                                                          _EDGE => false, -- Disable edge detection
UE => 'O', -- Initial value for the input signal
LUE => 'O' -- Reset active value
                                                                     port map (
    CLK => CLK, -- Connect clock signal
    RST => RSTn, -- Connect reset signal
    SIG_IN => STARTn, -- Connect raw STARTn input signal
    SIG_OUT => START_SIG -- Output the synchronized START signal
                                                                  Synchronize the DISPLAY signal using sync_diff component
c_diff_DISPLAY: sync_diff
generic map (
    G_DERIVATE_RISING_EDGE => false, -- Disable edge detection
    G_SIG_IN_INIT_VALUE => '0', -- Initial value for the input signal
    G_RESET_ACTIVE_VALUE => '0' -- Reset active value
                                                                     port map (
    CLK => CLK, -- Connect clock signal
    RST => RSTn, -- Connect reset signal
    SIG_IN => DISPLAYn, -- Connect raw DISPLAYn input signal
    SIG_OUT => DISPLAY_SIG -- Output the synchronized DISPLAY signal
                                   -- Connect the 7-segment display outputs, enabling them when result is ready

HEXO <= display_hexO when result_ready else (others=>'1'); -- Show HEXO when result is ready, otherwise turn off

HEX1 <= display_hex1 when result_ready else (others=>'1'); -- Show HEX1 when result is ready, otherwise turn off

HEX2 <= display_hex2 when result_ready else (others=>'1'); -- Show HEX2 when result is ready, otherwise turn off

HEX3 <= display_hex3 when result_ready else (others=>'1'); -- Show HEX3 when result is ready, otherwise turn off
 229
 230
 231
 232
 233
 235
                                     -- Control the LEDs based on the result readiness and sign
                                    LEDS_1E4 <= bcd_tens_of_thousands when result_ready else (others=>'0'); -- Show the BCD tens of thousands on LEDS LED_SIGN <= sign_out when result_ready else '0'; -- Show the sign of the result on the sign LED
 236
                                    LEDG(3) <= result_ready; -- Light up the third green LED when result is ready

LEDG(2) <= got_all_matrices; -- Light up the second green LED when all matrices are processed

LEDG(1) <= '1'; -- Constantly light up the first green LED
 238
 239
 240
 241
                    Lend architecture structural;
```

234

237

ים פנימיים: ❖ אותות ומסרים

- משמשים לתקשורת בין היישות המרכזית: data_request, din, din_valid. 1 (data_generator). היישות המרכזית (main_controller) מבקשת נתונים, מקבלת אותם, ומסמנת האם הם תקפים.
- .2 result, result_ready, got_all_matrices: אותות שמעידים על קבלת התוצאה, מוכנות התוצאה וסיום תהליך קבלת המטריצות בהתאמה.

⇒ הסבר על רכיבי המערכת:

- וצר מרכזית. הוא יוצר :data_generator .1 אחראי על יצירת הנתונים לשימוש ביישות המרכזית. הוא יוצר את המטריצות שצריך להכפיל.
- 2. **main_controller**: היישות המרכזית שמנהלת את כל תהליך הכפל. היא מקבלת את הנתונים מהמטריצות, מבצעת את החישובים, ושומרת את התוצאה.
- ממיר את התוצאה הבינארית לפורמט שבו ניתן להציג על תצוגת :num_convert .3 segment-7
 - 2. bin2bcd_12bit_sync ממיר את התוצאה הבינארית לפורמט BCD את התוצאה הבינארית לפורמט. segment-7 יהיה להציג אותה על תצוגות
 - 5. bcd_to_7seg: ממיר כל ספרת BCD לקוד תצוגת bcd_to_7seg: .5
 - ו- **START** רכיב שמשתמש לסנכרון האותות האסינכרוניים כמו sync_diff .6 (metastability), על מנת למנוע בעיות של אי יציבות במערכת (DISPLAY).

י תהליך הפעולה: ❖

- 1. **סנכרון אותות:** האותות STARTn ו-DISPLAYn מסונכרנים באמצעות הרכיב sync_diff כדי להבטיח שהמערכת תקבל את האותות בצורה יציבה.
 - 2. **יצירת נתונים:** היישות המרכזית שולחת בקשה ליחידת ייצור הנתונים (data_generator) כדי לקבל את המטריצות שהיא צריכה להכפיל.
- 3. **כפל מטריצות:** היישות המרכזית (main_controller) מבצעת את הכפל של המטריצות שהתקבלו ושומרת את התוצאה.
- 4. המרת תוצאה לפורמט תצוגה: לאחר קבלת התוצאה, היא מומרת לפורמט 5 segment-7, ולאחר מכן מומרת לקוד תצוגת bin2bcd_12bit_sync, ולאחר מכן באמצעות bcd_to_7seg.
 - LED ועל נורות segment-7 ועל ארבע תצוגות התוצאה: התוצאה מוצגת על ארבע תצוגות שמציגות את הספרה הראשונה (אלפי) ואת סימן המספר (חיובי או שלילי).

❖ שליטה בתצוגה ובנורות LED:

- 1. HEX0-HEX3 מציגים את הספרות השונות של התוצאה על תצוגות 1. Segment-7
 - 2. LEDS 1E4 מציג את הספרה במיקום האלפי.
 - 3. LED_SIGN: מציג את הסימן של התוצאה (חיובי או שלילי).
 - 4. **LEDG:** נורות ירוקות שמסמנות שהמערכת מוכנה עם התוצאה, ושהמטריצות התקבלו.

≎ סיכום:

הקוד הזה מגדיר מערכת מורכבת שמשלבת כמה רכיבים לשם ביצוע כפל מטריצות והצגת התוצאה בצורה ברורה. הוא משתמש במכונת מצבים ובאותות סנכרון כדי לוודא שכל שלב בתהליך מתבצע בצורה תקינה ולוגית.

matrices_mult_TB:

```
library ieee; -- Import IEEE standard logic library for common logic operations
use ieee.std_logic_1164.all; -- Use the IEEE standard logic package for logic operations
use ieee.std_logic_unsigned.all; -- Use the IEEE standard logic package for unsigned arithmetic operations
use ieee.std_logic_arith.all; -- Use the IEEE standard logic package for arithmetic operations
library std; -- Import standard library
use std.textio.all; -- Use standard text I/O package for file handling
entity matrices_mult_tb is end entity; -- Testbench entity for matrices_mult
                               architecture behave of matrices_mult_tb is
                                           constant C_CLK_PRD : time := 20 ns; -- Clock period for the simulation
constant NUM_OF_TESTS : integer := 3; -- Number of test cases to be simulated
                                                    type int_array is array(integer range <>) of integer; -- Define a type for an array of integers
                                              component matrices_mult is port (
CLK : in RSTn : in
                                                                                                                                                                                                  std_logic; -- System clock input
std_logic; -- Asynchronous, active-low reset input
                                              STARTh
DISPLAYn
In
Std_logic; -- Active-low start signal
Std_logic; -- Active-low display signal
HEX0
HEX1
HEX2
HEX2
HEX2
HEX3
LED_SIGN
LE
                                                         );
end component; -- End of matrices_mult component declaration
                                                         function seg7_to_bcd(val_in: std_logic_vector(6 downto 0)) return integer is begin
                                                                    when "0011001
return 4;
when "0010010" =>
return 5;
when "0000010" =>
                                                        when "0010010" =>
return 5;
when "0000010" =>
return 6;
when "1111000" =>
when "1111000" =>
when "0010000" =>
when "00100000" =>
when "00100000" =>
return 9;
when others =>
return -1; --
end case;
end function: -- Fnd of fu
                                                                                                                                                                               Return -1 if input does not match any valid 7-segment code
                                        end case;
end function: -- End of function seq7 to bod
-- Signals for testbench stimulus and response
signal clk
signal rstn
signal start
signal start
signal display
signal hex0
signal hex1
signal hex1
signal hex2
signal hex2
signal hex3
signal leds_1ed

                                             => clk, -- Connect testbench clock signal
=> rstn, -- Connect testbench reset signal
=> start, -- Connect testbench start signal
=> display, -- Connect testbench display signal
=> hex0, -- Connect to testbench HEX0 output
=> hex1, -- Connect to testbench HEX1 output
=> hex2, -- Connect to testbench HEX2 output
=> hex3, -- Connect to testbench HEX3 output
, -- Connect to testbench LEDS_IE4 output
=> led_sign, -- Connect to testbench LED_SIGN output
=> ledg -- Connect to testbench LEDG output
                                                          clk <= not clk after C_CLK_PRD / 2; -- Generate clock signal with specified period rstn <= '0', '1' after 100 ns; -- Apply reset pulse at the beginning of the simulation
                                                          process
begin
                                                                            n

start <= '1'; -- Initialize start signal to idle state

display <= '1'; -- Initialize display signal to idle state

wait for 100 us; -- Wait for 100 microseconds
                                                                            for i in 0 to 2 loop


start <= '0'; -- Start process to get matrice

wait for 100 us; -- Wait for 100 microseconds

start <= '1'; -- Return start signal to idle
                                                                                               wait for 200 us; -- Wait for 200 microseconds
                                                                                               start <= '0'; -- Start calculation process
wait for 100 us; -- Wait for 100 microseconds
start <= '1'; -- Return start signal to idle</pre>
                                                                                               wait for 200 us; -- Wait for 200 microseconds
                                                                                               for j in 0 to 17 loop -- Loop to simulate display process
    display <= '0'; -- Activate display
    wait for 100 us; -- Wait for 100 microseconds
    display <= '1'; -- Deactivate display
    wait for 200 us; -- Wait for 200 microseconds
end loop;</pre>
                                                                                               wait for 1 ms; -- Wait for 1 millisecond
                                                                                                start <= '0'; -- Return to idle state
wait for 100 us; -- Wait for 100 microseconds
start <= '1'; -- Return start signal to idle
wait for 1 ms; -- Wait for 1 millisecond
```

```
report "End of Simulation" severity failure; -- End the simulation with a failure report to stop the simulation
 133
134
135
136
137
                          end process; -- End of test process
 138
139
                         verify_results: process
                    verify_results: process
variable expected_values
: int_array(0 to 15); -- Array to store expected values
variable expected_sign : int_array(0 to 15); -- Array to store expected sign values
file infile : text open read_mode is "expected_results.dat"; -- Open file for reading expected results
variable inline : line; -- Line variable to hold the current line from the file
variable param_num : integer := 0; -- Variable to hold the current line from the file
variable param_num : integer := 0; -- Parameter number of rindexing
variable dut_val : integer := 0; -- Variable to hold decoded 7-segment values
variable thousands : integer := 0; -- Variable to hold the calculated DUT value
variable tensofthousands : integer := 0; -- Variable to hold the thousands place value
140
141
142
143
144
145
146
147
148
149
150
151
152
                                 readline(infile, inline): -- Skip the first line of the file
 153
154
155
156
157
                                 for i in 1 to NUM_OF_TESTS loop -- Loop through the number of tests wait until falling_edge(start); -- Wait until the falling edge of the start signal
                        for j in 0 to 15 loop -- Loop to read expected values from the file readline(infile, inline); -- Read a line from the file read(inline, expected_sign(j)); -- Read the expected sign read(inline, expected_values(j)); -- Read the expected value end loop;
 158
159
 160
 161
162
 163
 164
                                          param_num := 0; -- Initialize parameter number
                        for k in 0 to 17 loop -- Loop through the display segments
    wait until falling_edge(display); -- Wait until the falling edge of the display signal
    ones := seg7_to_bcd(hex0); -- Decode 7-segment HEX0 to BCD
    tens := seg7_to_bcd(hex1); -- Decode 7-segment HEX1 to BCD
    hunds := seg7_to_bcd(hex2); -- Decode 7-segment HEX2 to BCD
    thousands := seg7_to_bcd(hex2); -- Decode 7-segment HEX3 to BCD
    thousands := seg7_to_bcd(hex3); -- Decode 7-segment HEX3 to BCD
    tensofthousands := con_integer(des_1e4); -- Convert LEDS_LE4 to integer
dut_val := ones + tens*10 + hunds*100 + thousands*1E3 + tensofthousands*1E4; -- Calculate the full value from decoded digits
 166
 167
 168
169
 170
 171
172
173
174
175
176
177
178
179
                                                 if (dut_val = expected_values(param_num)) then -- Check if the DUT value matches the expected value
report "Value Pass" & LF; -- Report success if values match
             10
                                                          e
report "Value Fail! " & "Expected=" & integer'image(expected_values(param_num)) & " Actual=" & integer'image(dut_val) & LF; -- Report failure if values do not match errors_counter + 1; -- Increment error counter
                                                  end if:
 180
181
182
183
                         if (conv_integer(led_sign) = expected_sign(param_num)) then -- Check if the DUT sign matches the expected sign report "Sign Pass" & LF; -- Report success if signs match
 184
                                                          e report "Sign Fail! " & "Expected=" & integer'image(expected_sign(param_num)) & " Actual=" & integer'image(conv_integer(led_sign)) & LF; -- Report failure if signs do not match errors_counter + 1; -- Increment error counter
 186
 187
                                                  end if:
188
189
190
                                                  if param_num = 15 then -- Check if the parameter number has reached its limit
  param_num := 0; -- Reset the parameter number
             191
192
193
                                                  else
                                          param_num := param_num + 1; -- Increment the parameter number
end if;
end loop;
 194
195
196
197
                                 end loop;
 198
199
200
                                 report "Total errors: " & integer'image(errors_counter) & LF; -- Report the total number of errors
                                 wait: -- Wait indefinitely, effectively ending the process
 201
202
                         end process; -- End of verify_results process
 203
              Lend architecture; -- End of architecture behave
```

matrices_mult simulation:



הסבר סימולציה:

קבלת מטריצות והתחלת חישוב:

- יורד לאפס. STARTn חילת מצב: כאשר האות •
- לחיצה ראשונה על START, המערכת מתחילה לקבל את נתוני המטריצות דרך אות star (data_request, din_valid) 1= (כל האותות המעידים על קבלת הנתונים) data_request, din_valid) 1= (פעילים ומסמנים שהנתונים נקלטו אחרי ש got_all matrices) עלה ל1.
- לחיצה שניה על START, מתחילה חישוב המכפלה בין המטריצות. תהליך זה נמשך עד לסיום החישוב ואז רואים ש result_ready עולה ל1.

הצגת התוצאה:


- תחילת מצב: כאשר האות DISPLAYn מופעל.
- -7- לחיצה על חוצאה את האברים , התוצאה הסופית מוצגת על תצוגות ה-7- DISPLAYn מציגה את האברים , התוצאה segment (HEX0-HEX3), (חיובי/שלילי). המערכת ממשיכה במצב זה עד לקבלת פקודת איפוס חדשה.

לחיצת בפעם שלישית ל START לחיצת

- לחיצה שלישית על START, המערכת מתחילה לקבל את נתוני המטריצות
 - . השניות ועוד שתי לחיצות מתילים לראות תוצאות המטריצה השניה.

: START_SIG DISPLAY_SIG

אלה ה signals של SRART וPISPLAY אחרי שהכנסנו אותם ל SYNC כדי שיהיו
 באורך שעון אחד בלבד והן סנכרונים



משימה 2: ייצור הבלוק main_controller

main_controller הבלוק 2.2


main_controller מימוש הבלוק 6.1.19



main_controller איור 7: הבלוק

טבלה 7: תיאור הבלוק main_controller


		Generics	
Name	Dir.	Туре	Description
		Ports	
Name	Dir.	type	Description
		System Sign	als
CLK	1	std_logic	System clock
RST	T.	std_logic	Active high asynchronous reset
START	1	std_logic	פולס חיובי ברוחב מחזור שעון אחד שמתקבל בעקבות
			לחיצה (ולא שחרור) על הלחצן STARTn
DISPLAY	1	std_logic	פולס חיובי ברוחב מחזור שעון אחד שמתקבל בעקבות
			לחיצה (ולא שחרור) על הלחצן DISPLAYn
DATA_REQUEST	0	std_logic	פולס חיובי ברוחב מחזור שעון אחד שבעקבותיו יתקבלו 16
			איברים של מטריצה אחת.
DIN	1	std_logic_vector (7:0)	כניסת המידע של איברי המטריצה המתקבלת
DIN_VALID	1	std_logic	המידע בכניסה DIN תקף בכל עלית שעון שבה כניסה זו ב-'1'
RESULT	0	std_logic_vector (16:0)	ביציאה זו יצאו הערכים של מטריצת היעד
RESULT_READY	0	std_logic	המידע ביציאה RESULT תקף בכל עלית שעון שבה יציאה זו
			L-'1'.
GOT_ALL_MATRICES	0	std_logic	יציאה זו תעלה ל-'1' לאחר שהתבלו שתי מטריצות המקור
			ונרשמו לזיכרון.





<u>מכונות מצבים:</u>

Main state Machine .1



תיאור המצבים במכונת המצבים הראשית (main_sm):

:st_idle .1

במצב זה, המערכת מחכה לאתחול (באמצעות אות START). כאשר מתקבל האות, המערכת עוברת למצב st_receive_first_mat שבו היא מתחילה לקבל את המטריצה הראשונה.

:st_receive_first_mat .2

המערכת נמצאת במצב קבלת המטריצה הראשונה. היא מקבלת נתונים דרך האות DIN ומאמתת אותם באמצעות DIN_VALID. לאחר קבלת כל הנתונים למטריצה הראשונה, st_receive_second_mat

:st_receive_second_mat .3

במצב זה, המערכת מקבלת את המטריצה השנייה. תהליך זה דומה לתהליך של קבלת המטריצה הראשונה. לאחר קבלת כל הנתונים, המערכת עוברת למצב המתנה לחישוב .st wait for calculate

:st_wait_for_calculate .4

במצב זה, המערכת מחכה לקבלת אישור נוסף (אות START) כדי להתחיל את תהליך החישוב. כאשר מתקבל האות, המערכת עוברת למצב st_calculate.

:st calculate .5


זהו מצב שבו מתבצע החישוב של כפל המטריצות. כאן מכונת המצבים המשנית (calc_sm) נכנסת לפעולה ומבצעת את החישוב עבור כל שורה ועמודה במטריצות.

:st_display .6

לאחר שהחישוב הושלם, המערכת עוברת למצב התצוגה שבו התוצאה מוצגת. כאשר מתקבל האות DISPLAY, המערכת מציגה את התוצאה על המסך או תצוגה אחרת. לאחר הצגה של כל התוצאה, המערכת חוזרת למצב st idle.



Multiply State Machine .2



תיאור המצבים במכונת המצבים של החישוב (calc_sm):

:st_idle

מצב מנוחה שבו מחכה המערכת להתחלת תהליך החישוב.

:st_get_row

במצב זה, המערכת משיגה את השורה מהמטריצה הראשונה לצורך חישוב.

:st_get_col

במצב זה, המערכת משיגה את העמודה מהמטריצה השנייה לצורך חישוב כפל של השורה והעמודה. לאחר מכן, היא עוברת למצב st_save.

:st_save

במצב זה, המערכת שומרת את התוצאה של כפל השורה והעמודה במשתנה תוצאה. אם כל השורות והעמודות עובדו, המערכת חוזרת למצב st_idle.

main_controller code:

```
library ieee; -- Import the IEEE library for standard logic and arithmetic operations use ieee.std_logic_1164.all; -- Use the IEEE standard logic package for logic operations use ieee.numeric_std.all; -- Use the IEEE numeric standard package for arithmetic operations
1234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567890123456789012345678901234567
                                       entity main_controller is
                                                                                                std_logic; -- System clock input
std_logic; -- System reset input
std_logic; -- Start signal input
std_logic; -- Start signal input
std_logic; -- Display signal input
std_logic; -- Data valid flag input
std_logic; -- Data valid flag input
std_logic; -- Data request output signal
std_logic; -- Easult ready output flag
std_logic; -- Result ready output flag
std_logic; -- All matrices received output flag
                                         end entity;
                                       Darchitecture behave of main_controller is

constant C_NUM_OF_ELEMENTS: integer := 16; -- Number of elements in matrices
constant N : integer := 8; -- Width of data input/output for multiplier
constant LATENCY : integer := 2; -- Latency for multiplier
constant IS_SIGNED : boolean := true; -- Flag for signed or unsigned operation
                                                                          -- State machine definitions for main control and calculation processes type main_sm_states is (

st_idle, -- Idle state
    st_receive_first_mat, -- Receiving first matrix
    st_receive_first_mat, -- Receiving second matrix
    st_receive_second_mat, -- Receiving second matrix
    st_wait_for_calculate, -- Waiting to start calculation
    st_calculate, -- Calculating matrix multiplication

st_display -- Displaying results
                                                                          type calc_sm_states is (
   st_idle, -- Idle state
   st_get_row, -- Getting row for calculation
   st_get_col, -- Getting column for calculation
   st_save -- Saving calculated results
                                                                                          : in std_logic; -- Clock input
: in std_logic; -- Reset input
: in std_logic; -- Reset input
: in std_logic_vector(DATA_WIDTH-1 downto 0); -- Data input
: in std_logic; -- Write enable input
: in std_logic_vector(ADDRESS_BITS-1 downto 0); -- Address input
: in std_logic_vector(DATA_WIDTH-1 downto 0); -- Byte enable input
: out std_logic_vector(DATA_WIDTH-1 downto 0) -- Data output
                                                                         end component;
                                                                                          in std_logic; -- Clock input
in std_logic; -- Data valid input
in std_logic_vector(N-1 downto 0); -- Multiplier input A
in std_logic_vector(N-1 downto 0); -- Multiplier input B
out std_logic_vector(N*2-1 downto 0); -- Multiplier input B
out std_logic_vector(N*2-1 downto 0); -- Multiplication result output
out std_logic -- Data output valid flag
                                                             : main_sm_states; -- Main state machine signal
: calc_sm_states; -- Calculation state machine signal
: integer range o to 3; -- Column index signal
: std_logic_vector(3 downto 0); -- Byte enable signal for RAM
: std_logic_vector(3 downto 0); -- Byte enable signal for memory
: std_logic_vector(4 downto 0); -- Memory address signal
: std_logic_vector(31 downto 0); -- Memory write data signal
: std_logic; -- Memory write enable signal
: std_logic; -- Memory write enable signal
: std_logic; -- Calculation of the std-logic; -- Signal to store row data from matrix 1
: std_logic := '0'; -- Signal to store column data from matrix 2
: std_logic_vector(31 downto 0); -- Data for row from matrix 1
: std_logic_vector(31 downto 0); -- Data output from memory
                                                                                                                                                                                                                                                                                                                                                downto 0); -- Output of first multiplier
downto 0); -- Output of second multiplier
downto 0); -- Output of third multiplier
downto 0); -- Output of fourth multiplier
                                                               signal mult1_q_valid
signal mult2_q_valid
signal mult3_q_valid
signal mult4_q_valid
                                                                                                                                                                                                                              : std_logic; -- Valid flag for first multiplier output
: std_logic; -- Valid flag for second multiplier output
: std_logic; -- Valid flag for third multiplier output
: std_logic; -- Valid flag for fourth multiplier output
                                                                                                                                                                                                                       : std_logic := '0'; -- Valid flag for result matrix element
: std_logic_vector(31 downto 0) := (others => '0'); -- Result matrix element
: std_logic := '0'; -- Flag to indicate result is ready
                                                               signal res_mat_element_valid
signal res_mat_element
signal result_ready
                                                                    -- Main process handling the state machines and control logic process(CLK, RST)

-- Main process handling the state machines and control logic process(CLK, RST)

-- Set main state machine to idle main_sm <= st_idle; -- Set main state machine to idle calc_sm <= st_idle; -- Set calculation state machine to idle DATA_REQUEST <= '0'; -- Clear data request signal data_count <= 0; -- Reset data count row_num <= 0; -- Reset row number col_num <= 0; -- Reset column number high_address <= "000"; -- Reset high address bits iteration_num <= 0; -- Reset iteration number store_matl_row_data <= '0'; -- Clear store matrix 1 row data signal store_matl_row_data <= '0'; -- Clear store matrix 2 column data signal result_ready <= '0'; -- Clear result ready flag GOT_ALL_MATRICES <= '0'; -- Clear all matrices received flag RESULTS_READY <= '0'; -- Clear all matrices received flag elsif rising_edge(CLK) then -- On rising edge of the clock DATA_REQUEST <= '0'; -- Clear data request signal store_matl_row_data <= '0'; -- Clear store matrix 1 row data signal store_matl_col_data <= '0'; -- Clear store matrix 2 column data signal -- Main state machine
                                           begin
 128
129
130
131
132
133
134
135
136
137
140
141
142
143
144
145
147
148
149
150
                                                                                                          -- Main state machine

case main_sm is

when st_idle =>

if start = '1' then -- Check if start signal is active

main_sm <= st_receive_first_mat; -- Transition to receive first matrix state

DATA_REQUEST <= '1'; -- Set data request signal

end if:
                                                                                                                                                    DATA_REQUEST <= '1'; -- Set data request end if; row_num <= 0; -- Reset row number col_num <= 0; -- Reset column number iteration_num <= 0; -- Reset iteration number
                                                                                                                              when st_receive_first_mat =>
   if DIN_VALID = '1' then -- Check if data is valid
   if data_count = C_NUM_OF_ELEMENTS -1 then -- If all elements received
        main_sm <= st_receive_second_mat; -- Transition to receive second matrix state
        data_count <= 0; -- Reset data count
        DATA_REQUEST <= '1'; -- Set data request signal</pre>
                                                                                                                                                                        else data_count <= data_count + 1; -- Increment data count end if;
```

```
if col_num = 3 then -- Check if last column is received
  col_num <= 0; -- Reset column number
  if row_num = 3 then -- Check if last row is received
    row_num <= 0; -- Reset row number</pre>
                                                              row_num <= row_num + 1; -- Increment row number
end if;</pre>
                                                      else
                                                      col_num <= col_num + 1; -- Increment column number
end if;</pre>
                                              end if;
high_address <= "000"; -- Reset high address bits</pre>
                                    when st_receive_second_mat =>
   if DIN_VALID = '1' then -- Check if data is valid
    if data_count = C_NUM_OF_ELEMENTS -1 then -- If all elements received
        main_sm <= st_wait_for_calculate; -- Transition to wait for calculation state
        GOT_ALL_MATRICES <= '1'; -- Set all matrices received flag
        data_count <= 0; -- Reset data count</pre>
                                                      eise
data_count <= data_count + 1; -- Increment data count
end if;</pre>
                                                      if row_num = 3 then -- Check if last row is received
  row_num <= 0; -- Reset row number
  if col_num = 3 then -- Check if last column is received
      col_num <= 0; -- Reset column number</pre>
-0-0-0-
                                                      col_num <= col_num + 1; -- Increment column number end if;
                                              row_num <= row_num + 1; -- Increment row number end if; end if; high_address <= "001"; -- Set high address bits for second matrix
                                     when st_wait_for_calculate =>
    row_num <= 0; -- Reset row number
    high_address <= "000"; -- Reset high address bits
    if start = '1' then -- Check if start signal is active
        main_sm <= st_calculate; -- Transition to calculate state
        calc_sm <= st_get_row; -- Set calculation state machine to get row state
    end if;</pre>
                                     when st_get_col =>
   if row_num = 3 then -- Check if last row is reached
   calc_sm <= st_save; -- Transition to save state
   row_num <= 0; -- Reset row number
   igh_address <= '1' & std_logic_vector(to_unsigned(iteration_num, 2)); -- Set high address bits for result storage</pre>
                                                               else
row_num <= row_num + 1; -- Increment row number
end if;
store_mat2_col_data <= '1'; -- Set store matrix 2 column data signal
                                                      when st_save =>
   if row_num = 3 then -- Check if last row is reached
   if iteration_num = 3 then -- Check if last iteration is done
        calc_sm <= st_idle; -- Transition to idle state
   else</pre>
                                                                                iteration_num <= iteration_num + 1; -- Increment iteration number calc_sm <= st_get_row; -- Transition to get row state high_address <= "000"; -- Reset high address bits row_num <= iteration_num + 1; -- Set row number for next iteration
                                                                        end if;
                                                               else
                                                                row_num <= row_num + 1; -- Increment row number
end if;</pre>
                                                          end IT;
when st_idle =>
main_sm <= st_display; -- Transition to display state
result_ready <= '1'; -- Set result ready flag
GOT_ALL_MATRICES <= '0'; -- Clear all matrices received flag
row_num <= 0; -- Reset row number
high_address <= "100"; -- Set high address bits for result display</pre>
                                                end case:
                                       when st_dispic
if display
if row
if
                                                          display =>
display = '1' then -- Check if display signal is active
if row_num = 3 then -- Check if last row is reached
    if unsigned(high_address(1 downto 0)) = 3 then -- Check if last address is reached
    high_address <= "100"; -- Set high address bits to result display state
                                                                    eise
    high_address <= std_logic_vector(unsigned(high_address) + 1); -- Increment high address bits
end if;</pre>
                                                                    row_num <= 0; -- Reset row number
                                                RESULTS_READY <= result_ready; -- Update results ready flag
            -- Process to store row data from matrix 1 into memory
          -- Process to store row uata 110m mat. ...

process(CLK, RST)

begin

if RST = '1' then -- Reset condition
    matl_row_data <= (others => '0'); -- Clear matrix 1 row data

elsif rising_edge(CLK) then -- On rising edge of the clock
    if store_matl_row_data = '1' then -- Check if store signal is active
    matl_row_data <= mem_dout; -- Store memory output into matrix 1 row data
    end if;
end if;
end process;
           -- Memory address and write control logic
mem_address <= high_address & std_logic_vector(to_unsigned(row_num, 2)); -- Combine high address and row number for memory address
mem_wr_data <= res_mat_element when res_mat_element_valid = '1' else DIN & DIN & DIN; -- Select write data for memory
mem_wr <= DIN_VALID or res_mat_element_valid; -- Enable memory write if data input is valid or result element is valid
mem_byte_enable <= "1111" when res_mat_element_valid = '1' else byte_enable; -- Select byte enable for memory
           -- Process to generate byte enable signals based on column number qen_byte_enable : process(col_num)
                                        byte_enable <= "0001"; -- Enable first byte
                                        byte_enable <= "0010"; -- Enable second byte
                                        byte_enable <= "0100"; -- Enable third byte
                                       byte_enable <= "1000"; -- Enable fourth byte
            end case;
end process;
```

265

269 270

275 276

```
-- Instantiate matrix RAM component
matrix_ram_inst : matrix_ram
eric map (
DATA_WIDTH => 32, -- Data width of RAM
ADDRESS_BITS => 5 -- Number of address bits for RAM
                                                 map (
                                                                        => CLK, -- Connect clock signal
=> RST, -- Connect reset signal
=> mem_wr_data, -- Connect memory write data
=> mem_wr, -- Connect memory write enable
=> mem_address, -- Connect memory address
=> mem_byte_enable, -- Connect byte enable signals
=> mem_dout -- Connect memory output data
                           -- Instantiate first multiplier component mult1: my_multiplier generic map (

N => N, -- Width of data
                                                                         => N, -- Width of data inputs/outputs
=> LATENCY, -- Latency of multiplier
=> IS_SIGNED -- Signed/unsigned operation flag
                                                LATENCY
IS_SIGNED
                                                map (
CLK
DIN_VALID
                                               nstantiate second multiplier component
2: my_multiplier
generic map (
                                                                          => N, -- Width of data inputs/outputs
=> LATENCY, -- Latency of multiplier
=> IS_SIGNED -- Signed/unsigned operation flag
LATENCY
IS_SIGNED
                                               t map (

CLK => CLK, -- Connect clock signal

DIN_VALID => store_mat2_col_data, -- Connect data valid signal

A => mat1_row_data(15 downto 8), -- Connect next 8 bits of matrix 1 row data

B => mem_dout(15 downto 8), -- Connect next 8 bits of memory output data

Q => mullt2_q, -- Connect multiplier output

DOUT_VALID => mult2_q_valid -- Connect multiplier output valid flag
                            -- Instantiate third multiplier component mult3 : my_multiplier generic map ( ......
                                               N => N, -- Width of data inputs/outputs
LATENCY => LATENCY, -- Latency of multiplier
IS_SIGNED => IS_SIGNED -- Signed/unsigned operation flag
                                      port map (
CLK
DIN_VALID
                                               -- Instantiate fourth multiplier component mult4: my_multiplier generic map (

N => N, -- Width of data
                                                                          => N, -- Width of data inputs/outputs
=> LATENCY, -- Latency of multiplier
=> IS_SIGNED -- Signed/unsigned operation flag
                                                LATENCY
IS_SIGNED
                                               t map (
CLK => CLK, -- Connect clock signal
CLK => Store_mat2_col_data, -- Connect data valid signal
A => mat1_row_data(31 downto 24), -- Connect upper 8 bits of matrix 1 row
B => mem_dout(31 downto 24), -- Connect upper 8 bits of memory output data
Q => mullt4_q, -- Connect multiplier output

DOUT_VALID => mult4_q_valid -- Connect multiplier output valid flag
378
379
                         -- Process to sum the products of the multiplications and store the result sum\_of\_products : process(CLK, RST)
 380
                                 res_mat_element <= (others => '0'); -- Clear result matrix element res_mat_element_valid <= '0'; -- Clear result element valid flag elsif rising_edge(CLK) then -- On rising edge of the clock res_mat_element <= std_logic_vector(
    resize(signed(multi 2) 20)
                                  if RST = '1' then -- Reset condition
res_mat_element <= (other
 381
 382
 383
 385
                                         res_mat_enement <= std_fort_vector(
    resize(signed(mult1_q), 32) +
    resize(signed(mult2_q), 32) +
    resize(signed(mult3_q), 32) +
    resize(signed(mult3_q), 32) +
    resize(signed(mult4_q), 32)); -- Sum the resized multiplier outputs
    res_mat_element_valid <= mult1_q_valid; -- Set result element valid flag based on first multiplier valid flag
386
387
 388
389
390
 391
 392
                         end process;
                        RESULT <= mem dout(16 downto 0): -- Output the lower 17 bits of the memory output as the final result
 394
```

הסברים כלליים:

- הגדרות ראשוניות: הקוד כולל קבועים (C_NUM_OF_ELEMENTS, N, LATENCY) המשמשים להגדרת מאפיינים שונים של המערכת, כמו מספר האיברים במטריצה, רוחב הנתונים, וזמן ההשהיה של הכפל.
 - מכונת מצבים : (State Machine) הקוד משתמש בשתי מכונות מצבים אחת לתהליך הראשי (calc_sm) ואחת לתהליך החישוב. (calc_sm) כל אחת מהן עוברת בין מצבים שונים כדי לבצע את המשימות הנדרשות.

סוכום כללוי

הקוד הזה מגדיר יחידה מרכזית שתפקידה לקבל נתונים של מטריצות, לבצע כפל מטריצות בצורה סינכרונית באמצעות מכפלים, ולשמור את התוצאה בזיכרון לשימוש בהמשך או להצגה. מכונות המצבים מבטיחות שהמעבר בין השלבים יתבצע בצורה נכונה ורציפה, תוך שמירה על הסדר הלוגי של הפעולות.

main_controller_simulation:



הסבר סימולציה:

קבלת המטריצות:

- תחילת מצב: כאשר האות STARTn עולה לגבוה.
- לחיצה ראשונה על STARTn: המערכת מתחילה לקבל את נתוני המטריצה הראשונה דרך אות ה- DIN. כל האותות המעידים על קבלת הנתונים (DATA_REQUEST, DIN_VALID)
 פעילים ומסמנים שהנתונים נקלטו כראוי. האות GOT ALL MATRICES
 - לחיצה שניה על STARTn : המערכת מתחילה לקבל את נתוני המטריצה השנייה באותו תהליך כמו בקבלת המטריצה הראשונה. כאשר הנתונים התקבלו, המערכת מוכנה להתחיל את תהליך החישוב.

חישוב המטריצות:

- תחילת מצב: כאשר האות STARTn מופעל פעם נוספת לאחר קבלת שתי המטריצות.
- תהליך: המערכת מבצעת את חישוב המכפלה בין המטריצות. תהליך זה נמשך עד לסיום החישוב, שאז ניתן לראות שהאות RESULTS_READY עולה ל-1 כדי לסמן שהתוצאה מוכנה.



הצגת התוצאה:

- תחילת מצב: כאשר האות DISPLAYn מופעל.
- לחיצה על DISPLAYn: התוצאה הסופית מוצגת על תצוגות ה
 לחיצה על T-segment HEX0-HEX3 (סמנים את (סיובי/שלילי). המערכת ממשיכה במצב הצגה זה עד לקבלת פקודת מאיפוס של STARTn חדשה.

לחיצה נוספת על STARTn:

• תחילת מצב: לחיצה שלישית על START מתחילה את התהליך מחדש, המערכת שוב מוכנה לקבל נתוני מטריצה חדשה ולהציג את התוצאות במידה והתקבלו שתי מטריצות חדשות.

קבלת נתוני המטריצות והתחלת החישוב:

- תחילת מצב: כאשר האותות mult1_q_valid עד mult4_q_valid הופכים לגבוהים.
- תהליך: המערכת מקבלת את תוצאות החישובים הבינאריים מהחישובים של כל שורה ועמודה במטריצות (דרך mult1_q עד mult1_q). כל אחד מהאותות האלה מסמן שהערך התקבל ומאומת. ברגע שהאות res_mat_elements_valid עולה ל-1, המערכת מסיימת את קבלת הנתונים ועוברת לשלב הבא.

חישוב תוצאת המטריצה:


- תחילת מצב: כאשר האות res_mat_elements_valid במצב גבוה.
- תהליך: המערכת מתחילה לחשב את התוצאה של כפל המטריצות, כאשר האות res_mat_elements_q מציג את התוצאה של כל אלמנט במטריצה. תהליך זה ממשיך עד לסיום חישוב כל האלמנטים של המטריצה.

סיום החישוב והצגת התוצאה:


- עולה ל-1. result_ready עולה ל-1.
- תהליך: בסיום החישוב, האות result_ready עולה כדי לסמן שהתוצאה הסופית מוכנה להצגה או לשימוש נוסף במערכת. בשלב זה, המערכת סיימה את החישוב ומוכנה לשלב הבא של הצגת התוצאה או קבלת פקודת איפוס חדשה.

3. שלבי הסינתיזה

3.1 הרמה העליונה והקבצים



<u>3.2 קומפילציה (ניצול משאבים)</u>



<u>הסבר למה השתמשנו ביותר DSP בלקים:</u>

בגלל שעשינו Signal tap היא צורכת יותר משאבים.



3.3 ניצול משאבים של כל בלוק

Entity:Instance	ALMs needed [=A-B+C]	[A] ALMs used in final placement	[B] Estimate of ALMs recoverable by dense packing	[C] Estimate of ALMs unavailable	ALMs used for memory
△ Cyclone V: 5CGXFC5C6F27C7					
✓ matrices_mult h h h matrices_mult h h matrices_mult h matrices_mult	1041.0 (3.2)	1365.0 (3.2)	325.5 (0.0)	1.5 (0.0)	0.0 (0.0)
sld_hub:auto_hub	61.0 (0.5)	69.5 (0.5)	8.5 (0.0)	0.0 (0.0)	0.0 (0.0)
> 👯 sld_signaltap:auto_signaltap_0	276.5 (6.8)	396.0 (28.7)	119.5 (21.9)	0.0 (0.0)	0.0 (0.0)
bcd_to_7seg:bcd_to_7seg_inst0	4.5 (4.5)	6.0 (6.0)	1.5 (1.5)	0.0 (0.0)	0.0 (0.0)
bcd_to_7seg:bcd_to_7seg_inst1	4.7 (4.7)	5.0 (5.0)	0.3 (0.3)	0.0 (0.0)	0.0 (0.0)
bcd_to_7seg:bcd_to_7seg_inst2	5.0 (5.0)	5.3 (5.3)	0.3 (0.3)	0.0 (0.0)	0.0 (0.0)
bcd_to_7seg:bcd_to_7seg_inst3	7.0 (7.0)	7.0 (7.0)	0.0 (0.0)	0.0 (0.0)	0.0 (0.0)
bin2bcd_12bit_sync:bin2bcd_inst	44.7 (44.7)	54.3 (54.3)	9.7 (9.7)	0.0 (0.0)	0.0 (0.0)
data_generator:data_gen	23.2 (23.2)	24.6 (24.6)	1.4 (1.4)	0.0 (0.0)	0.0 (0.0)
> 🔐 main_controller:main_ctrl	600.3 (43.8)	782.3 (43.8)	183.4 (0.5)	1.5 (0.5)	0.0 (0.0)
num_convert:num_convert_inst	8.3 (8.3)	8.5 (8.5)	0.2 (0.2)	0.0 (0.0)	0.0 (0.0)
sync_diff:sync_diff_DISPLAY	1.3 (1.3)	2.0 (2.0)	0.7 (0.7)	0.0 (0.0)	0.0 (0.0)
sync_diff:sync_diff_START	1.3 (1.3)	1.3 (1.3)	0.0 (0.0)	0.0 (0.0)	0.0 (0.0)


Combinational ALUTs	Dedicated Logic Registers	I/O Registers	Block Memory Bits	M10Ks	DSP Blocks	Pins	Virtual Pins	Full Hierarchy Name
1074 (7)	2106 (0)	0 (0)	4736	1	4	40	0	matrices_mult
91 (1)	92 (0)	0 (0)	0	0	0	0	0	matrices_mult sld_hub:auto_hub
255 (2)	745 (74)	0 (0)	4736	1	0	0	0	matrices_mult sld_signaltap:auto_signaltap_0
7 (7)	0 (0)	0 (0)	0	0	0	0	0	matrices_mult bcd_to_7seg:bcd_to_7seg_inst0
7 (7)	O (O)	0 (0)	0	0	0	0	0	matrices_mult bcd_to_7seg:bcd_to_7seg_inst1
7 (7)	O (O)	0 (0)	0	0	0	0	0	matrices_mult bcd_to_7seg:bcd_to_7seg_inst2
7 (7)	O (O)	0 (0)	0	0	0	0	0	matrices_mult bcd_to_7seg:bcd_to_7seg_inst3
66 (66)	38 (38)	0 (0)	0	0	0	0	0	matrices_mult bin2bcd_12bit_sync:bin2bcd_ins
33 (33)	20 (20)	0 (0)	0	0	0	0	0	matrices_mult data_generator:data_gen
575 (88)	1186 (57)	0 (0)	0	0	4	0	0	matrices_mult main_controller:main_ctrl
17 (17)	17 (17)	0 (0)	0	0	0	0	0	matrices_mult num_convert:num_convert_inst
1 (1)	4 (4)	0 (0)	0	0	0	0	0	matrices_mult sync_diff:sync_diff_DISPLAY
1 (1)	4 (4)	0 (0)	0	0	0	0	0	matrices_mult sync_diff:sync_diff_START

3.4 הקצאת פינים.

הקצאת הפינים נעשתה דרך קובץ שהורדנו מהמודל והוספנו אותו לפרויקט

		•				- 1
L CLK	Input	PIN_R20	5B	B5B_N0	3.3-V LVTTL	16mA (default)
L DISPLAYn	Input	PIN Y15	4A	B4A NO	1.2 V	8mA (default)
HEXO[6]	Output	PIN_Y18	4A	B4A_No	1.2 V	8mA (default) 1 (default
HEXO[5]	Output	PIN Y19	4A	B4A NO	1.2 V	8mA (default) 1 (default
HEXO[4]	Output	PIN_Y20	4A	B4A_No	1.2 V	8mA (default) 1 (default
■ HEXO[3]	Output	PIN W18	4A	B4A NO	1.2 V	8mA (default) 1 (default
HEXO[2]	Output	PIN_V17	4A	B4A_No	1.2 V	8mA (default) 1 (default
■ HEXO[1]	Output	PIN_V18	4A	B4A_No	1.2 V	8mA (default) 1 (default
HEXO[0]	Output	PIN_V19	4A	B4A_No	1.2 V	8mA (default) 1 (default
HEX1[6]	Output	PIN_AF24	4A	B4A_No	1.2 V	8mA (default) 1 (default
HEX1[5]	Output	PIN_AC19	4A	B4A_No	1.2 V	8mA (default) 1 (defaul
HEX1[4]	Output	PIN_AE25	4A	B4A_No	1.2 V	8mA (default) 1 (defaul
HEX1[3]	Output	PIN_AE26	4A	B4A_No	1.2 V	8mA (default) 1 (defaul
HEX1[2]	Output	PIN_AB19	4A	B4A_No	1.2 V	8mA (default) 1 (defaul
HEX1[1]	Output	PIN_AD26	4A	B4A_No	1.2 V	8mA (default) 1 (defaul
HEX1[0]	Output	PIN_AA18	4A	B4A_No	1.2 V	8mA (default) 1 (defaul
■ HEX2[6]	Output	PIN_W20	5A	B5A_No	3.3-V LVTTL	16mA (default) 1 (defaul
HEX2[5]	Output	PIN_W21	5A	B5A_No	3.3-V LVTTL	16mA (default) 1 (defaul
HEX2[4]	Output	PIN_V20	5A	B5A_No	3.3-V LVTTL	16mA (default) 1 (defaul
HEX2[3]	Output	PIN_V22	5A	B5A_No	3.3-V LVTTL	16mA (default) 1 (defaul
HEX2[2]	Output	PIN_U20	5A	B5A_No	3.3-V LVTTL	16mA (default) 1 (defaul
HEX2[1]	Output	PIN_AD6	зА	ВзА_Nо	3.3-V LVTTL	16mA (default) 1 (defaul
HEX2[0]	Output	PIN_AD7	зА	ВзА_Nо	3.3-V LVTTL	16mA (default) 1 (defaul
── HEX3[6]	Output	PIN_AC22	5A	B5A_No	3.3-V LVTTL	16mA (default) 1 (defaul
■ HEX3[5]	Output	PIN_AC23	5A	B5A_No	3.3-V LVTTL	16mA (default) 1 (defaul
	Output	PIN_AC24	5A	B5A_No	3.3-V LVTTL	16mA (default) 1 (defaul
── HEX3[3]	Output	PIN_AA22	5A	B5A_No	3.3-V LVTTL	16mA (default) 1 (defaul
HEX3[2]	Output	PIN_AA23	5A	B5A_No	3.3-V LVTTL	16mA (default) 1 (defaul
■ HEX3[1]	Output	PIN_Y23	5A	B5A_No	3.3-V LVTTL	16mA (default) 1 (defaul
≝ НЕХЗ[0]	Output	PIN_Y24	5A	B5A_No	3.3-V LVTTL	16mA (default) 1 (defaul
LED_SIGN	Output	PIN_H9	8A	B8A_NO	2.5 V	12mA (default) 1 (defaul
LEDG[3]	Output	PIN_E9	8A	B8A_No	2.5 V	12mA (default) 1 (defaul
LEDG[2]	Output	PIN_D8	8A	B8A_No	2.5 V	12mA (default) 1 (defaul
LEDG[1]	Output	PIN_K6	8A	B8A_No	2.5 V	12mA (default) 1 (defaul
LEDS_1E4[3]	Output	PIN_J10	8A	B8A_No	2.5 V	12mA (default) 1 (defaul
LEDS_1E4[2]	Output	PIN_H7	8A	B8A_No	2.5 V	12mA (default) 1 (defaul
LEDS_1E4[1]	Output	PIN_K8	8A	B8A_No	2.5 V	12mA (default) 1 (defaul
LEDS_1E4[0]	Output	PIN_K10	8A	B8A_No	2.5 V	12mA (default) 1 (defaul
RSTn	Input	PIN P11	зВ	взв No	1.2 V	8mA (default)


Top View - Wire Bond Cyclone V - 5CGXFC5C6F27C7



```
# Turn on transcript to log all console output to a file
                                                                                                                                 :Do קובץ
       transcript on
# Check if the library 'rtl_work' exists and delete it if it does
       if {[file exists rtl_work]}
  vdel -lib rtl_work -all
       # Create a new library 'rtl_work' for the simulation
       vlib rtl_work
       # Map the logical library 'work' to the 'rtl_work' physical library
       vmap work rtl_work
       # Compile all the VHDL source files into the 'work' library
       vcom -2008 -work work {C:/Users/aboud/VHDL2024B/FinalProject/src/sync_diff.vhd}
       vcom -2008 -work work {C:/Users/aboud/VHDL2024B/FinalProject/src/num convert.vhd}
       vcom -2008 -work work {C:/Users/aboud/VHDL2024B/FinalProject/src/my_multiplier.vhd}
       vcom -2008 -work work {C:/Users/aboud/VHDL2024B/FinalProject/src/matrix_ram.vhd}
       vcom -2008 -work work {C:/Users/aboud/VHDL2024B/FinalProject/src/matrices mult.vhd}
       vcom -2008 -work work {C:/Users/aboud/VHDL2024B/FinalProject/src/main_controller.vhd}
       vcom -2008 -work work {C:/Users/aboud/VHDL2024B/FinalProject/src/data_generator_pack.vhd}
       vcom -2008 -work work {C:/Users/aboud/VHDL2024B/FinalProject/src/bin2bcd 12bit sync.vhd}
       vcom -2008 -work work {C:/Users/aboud/VHDL2024B/FinalProject/src/bcd_to_7seg.vhd}
       vcom -2008 -work work {C:/Users/aboud/VHDL2024B/FinalProject/src/data_generator.vhd}
       # Compile the testbench file
       vcom -2008 -work work {C:/Users/aboud/VHDL2024B/FinalProject/par/../src/matrices mult tb.vhd}
       # Simulate the testbench with specific libraries and options
vsim -t 1ps -L altera -L 1pm -L sgate -L altera_mf -L altera_lnsim -L cyclonev -L rtl_work -L work -voptargs="+acc" matrices_mult_tb
       # Add all signals to the waveform view, grouped by their hierarchy add wave -group matrices_mult_tb/* -- Add all top-level testbench signals
       add wave -group matrices_mult matrices_mult_tb/dut/* -- Add all signals from the DUT
       # Add signals from specific components in the design under test (DUT
       add wave -group data_generator matrices_mult_tb/dut/data_gen/*
       add wave -group main_controller matrices_mult_tb/dut/main_ctrl/*
       add wave -group matrix_ram_inst matrices_mult_tb/dut/main_ctrl/matrix_ram_inst/*
       add wave -group mult1 matrices_mult_tb/dut/main_ctrl/mult1/*
       add wave -group mult2 matrices_mult_tb/dut/main_ctrl/mult2/*
add wave -group mult3 matrices_mult_tb/dut/main_ctrl/mult3/*
       add wave -group mult4 matrices_mult_tb/dut/main_ctrl/mult4/*
       add wave -group bin2bcd_12bit_sync matrices_mult_tb/dut/bin2bcd_inst/*
       add wave -group num_convert matrices_mult_tb/dut/num_convert_inst/*
       add wave -group bcd_to_7seg_inst0 matrices_mult_tb/dut/bcd_to_7seg_inst0/*
       add wave -group bcd_to_7seg_inst1 matrices_mult_tb/dut/bcd_to_7seg_inst1/*
add_wave -group bcd_to_7seg_inst2 matrices_mult_tb/dut/bcd_to_7seg_inst2/*
add_wave -group bcd_to_7seg_inst3 matrices_mult_tb/dut/bcd_to_7seg_inst3/*
       add wave -group sync_diff_START matrices_mult_tb/dut/sync_diff_START/*
       add wave -group sync_diff_DISPLAY matrices_mult_tb/dut/sync_diff_DISPLAY/*
       # Open the structure and signals views in the simulator GUI
       view structure
       view signals
       # Run the simulation indefinitely or until manually stopped
       run -all
```

8) בדיקת המערכת בעזרת Signal TAP

אַ יצירת קובץ Signal TAP לבדיקת המערכת ללחיצת ללחיצת לבדיקת המערכת ללחיצת



א סימולציה דרך ה Signal TAP ללחיצת STARTn ימולציה דרך ה



הסבר איטרציות (העברה ממטריציה A ל B):

בלחיצה STARTn בלחיצה

אנחנו נמצאים במטריציה A, התוצאה 250:

הערך 250 הוא תוצאת החישוב הראשון במטריציה A שמערכת הפיקה, והוא זה שאמור להיות מוצג על תצוגות ה-segment-7.



תצוגות ה-HEX0) segment-7):

כל HEX מייצג תצוגת HEX מייצג

.segment-7 שזהו הקוד להצגת הספרה 0 על תצוגת b1000000 ואבר HEX0

שזהו הקוד להצגת הספרה 2. **HEX1**

שזהו הקוד להצגת הספרה 5. HEX2: מראה b0010010 שזהו הקוד להצגת

:HEX3 מראה b1000000 שזהו הקוד להצגת הספרה 0.

נורות ה-LEDG) LED_: נורות

LEDG[3:1] מציגים את מצב ה-LED הירוק: b101 מציין שה-LED הראשון והשלישי דולקים והשני כבוי.

ערך 0 מציין שהתוצאה חיובית (ללא סימן מינוס). **LED_SIGN**

מצבי מכונת המצבים:

מכונת המצבים נמצאת במעבר בין המצבים נמצאת במעבר בין המצבים נמצאת במעבר בין המצבים נמצאת אז ממתינה (idle), ואז ממתינה st_display, מה שמראה שהמערכת בהתחלה מחכה לפעולה (wait_for_calculate). להתחלת החישוב (wait_for_calculate).

:3 ו- 2 STARTn בלחיצה ❖

כל HEX מייצג תצוגת segment-7 אחת שהי b1111111 שזהו הקוד לכבוי התצוגה HEX מייצג תצוגת idle מיוצג מכונת המצבים עברה למצב

:4 STARTn בלחיצה

אנחנו עברנו למטריציה B, התוצאה 6017-:


הערך 6017- הוא תוצאת החישוב הראשון במטריציה B שמערכת הפיקה.

ערך 1 מציין שהתוצאה שלילי (עם סימן מינוס). **LED_SIGN**

שיצירת קובץ Signal TAP לבדיקת המערכת ללחיצת ❖

trigger:	r: 202	24/08/27 23:05:05 #1	Lock mode:	Allow all c	hanges 🔻	Signal Configuration:
		Node	Data Enable	Trigger Enable	Trigger Conditions	
ype A	Alias	Name	55	55	1 ■ Basic AND ▼	Clock: CLK
*		DISPLAYn			<i></i>	Data
\		oller:main_ctrl RESULT[160]			(XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX	
*		⊕ HEX0[60]			XXXXXXXb	Sample depth: 128 ▼ RAM type: Auto
*		⊞ HEX1[60]			XXXXXXXb	
*		⊞HEX2[60]			XXXXXXXb	Segmented: 2 64 sample segments
*		⊞HEX3[60]			XXXXXXXb	Nodes Allocated: ○ Auto ○ Manual:
*		⊞LEDG[31]			XXXb	Nodes Attocated: Auto Maridat:
*		LED_SIGN				Pipeline Factor: 0
**		⊞ LEDS_1E4[30]			XXXXb	
*		ler:main ctrl main sm.st display				Storage qualifier:

שלציה דרך ה Signal TAP ללחיצת ♦ oימולציה דרך ה



הסבר איטרציות (העברה במטריציה A):


:DISPLAYn בלחיצה

התוצאה עברה לאיבר השני 260

ובכל לחיצה על DISPLAYn התוצאה תעבור להאיבר הבא



א יצירת קובץ Signal TAP לבדיקת המערכת ללחיצת ❖



סימולציה דרך ה Signal TAP ללחיצת

Name	-16	
RSTn		
HEX0[60]		1111111b
⊞HEX1[60]		1111111b
⊞HEX2[60]		1111111b
⊞HEX3[60]		1111111b
		001b
LED_SIGN		
⊞LEDS 1E4[30]		0000b

:RSTn בלחיצה

כל HEX מייצג תצוגת segment-7 אחת שהי b1111111 שזהו הקוד לכבוי התצוגה ובכל לחיצה על DISPLAYn התוצאה תעבור להאיבר הבא

LEDs: מציגים את מצב ה-LEDs מציין שכל ה-LEDs כבוים.

ערך 0 מציין שה-LED_SIGN

9) <u>סרטון הדגמה:</u>

https://www.youtube.com/watch?v=htl3920-ROM

