




המחלקה להנדסת חשמל ואלקטרוניקה
התקנים לוגיים מתוכנתים (31551)

פרויקט מסכם
Matrices Muliply



מנחה: ד"ר פאדל טריף

תאריך: 30/08/2024

תוכן ענינים

1.	תיאור כללי.....	3
2.	סכמת בלוקים כללית.....	3
3.	הגדרת הדרישות.....	4
4.	ציוד נדרש.....	4
5.	הנחיות כלליות.....	4
6.	תכן מפורט.....	5
7.	תיאור משימות.....	6
6.	i. Matrices multiply.....	6
14.	ii. Main controller.....	14
8.	בדיקת המערכת בעזרת Signal TAP.....	25
9.	סרטון הדגמה.....	29


(1) תיאור כללי

יש לתכנן מערכת שתקלוט שתי מטריצות בגודל 4×4 כל אחת, תחבר את תוצאת המכפלה שלהן, ותציג את התוצאה על גבי תצוגת 7-segment. המערכת תשתמש במעבד Cyclone V Starter Kit ותקבל קלטים מהמשתמש באמצעות כפתורי לחיצה. המערכת תתחיל במצב המתנה, ותפעל כאשר מתקבלות שתי המטריצות. בסיום חישוב המכפלה, התוצאה תוצג על גבי התצוגה.

(2) סכימת בלוקים כללית

המערכת מורכבת ממספר בלוקים עיקריים:

1. **data_generator**: אחראי על יצירת המטריצות לכניסה. בלוק זה יספק את המטריצות לחישוב.
2. **main_controller**: הבלוק הראשי של המערכת שמנהל את כל התהליך – קבלת המטריצות, חישוב התוצאה, ורישום התוצאה בזיכרון.
3. **matrices_mult**: אחראי על חישוב המכפלה בין שתי המטריצות.
4. **DISPLAY**: תציג את התוצאה על גבי תצוגת ה-7-segment.



איור 1: סכימת בלוקים כללית

הבלוק הכתום יספק את המטריצות עליהן יבוצע החישוב. בלוק זה יסופק על ידינו ויהיה חלק מהקושחה הכוללת.

שימו לב: הבלוק **main_controller** הוא הבלוק הראשי אך לא היחיד. כל השאר לא מופיעים באיור זה.

3) הגדרת הדרישות

- **שעון המערכת:** המערכת תפעל על שעון יחיד של 50MHz.
- **RESET:** הכניסה היא active low, כלומר היא מופעלת כאשר הערך בכניסה הוא '0'.
- **מצב המתנה:** במצב המתנה כל ה-LEDs ותצוגת ה-seg7 יהיו כבויים למעט LEDG (1) שיהיה דולק לאורך כל זמן פעולת המערכת.
- **קבלת מטריצות:** לחיצה ראשונה על לחצן STARTn תגרום ל-data_generator להוציא את שתי המטריצות. סדר קבלת האיברים לכל מטריצה הוא משמאל לימין ומלמעלה למטה.
- **רישום בזיכרון:** המטריצות ירשמו לזיכרון בסדר שנקבע ע"י המשתמש.
- **חישוב מכפלה:** לאחר קבלת המטריצות, המערכת תבצע חישוב מכפלת המטריצות ותשמור את התוצאה בזיכרון.
- **מצב הצגה:** לאחר חישוב התוצאה, המערכת תעבור למצב הצגה. תוצג כל פעם ספרה אחת של התוצאה על גבי תצוגת ה-segment-7.
- **הצגה בלולאה:** לאחר הצגת כל האיברים של התוצאה, לחיצה נוספת על לחצן DISPLAYn תציג שוב את האיבר הראשון בלולאה.
- **התחלה מחדש:** לחיצה על הלחצן STARTn תחזיר את המערכת למצב המתנה.
- **יעילות ואופטימיזציה:** ינתן דגש על זמן החישוב של מטריצת היעד וכמות המכפלים בשימוש. יש למצוא את האיזון הנכון בין השניים.

4) ציוד נדרש

- ערכת Cyclone V Starter Kit.
- מחשב הכולל תוכנות quartus-i, notepad++, modelsim.

5) הנחיות כלליות

- **כתיבת הקוד:** הקוד יכתב ב-VHDL ויש לכלול testbench לכל בלוק.
- **סימולציה מלאה:** יש לבצע סימולציה מלאה לכל המערכת.
- **הגשת קוד אישי:** כל הקוד שיוגש חייב להיות אישי וללא שימוש בקוד מוכן ממקורות אחרים.
- **אופטימיזציה:** יש להקפיד על כתיבה מבנית, שימוש בסינכרוניזציה, ושמירה על כללי הכתיבה הנכונה לסינתיזה.
- **שמות קבועים:** חובה לשמור על שמות הקבצים, שמות ה-entities, שמות ה-ports וה-generics המוגדרים במסמך זה.

6) תכן מפורט

1. תיאור הבלוק `matrices_mult`:

- זהו הבלוק העליון של המערכת, שמחבר בין כל הבלוקים האחרים למטרת הכפלת מטריצות והצגת התוצאות. הבלוק מקבל אותות שעון ואיפוס, ומנהל את זרימת הנתונים בין הבלוקים השונים כמו `data_generator`, `main_controller`, ו-`num_convert`. כמו כן, הוא דואג להמרת התוצאה הבינארית לפורמט BCD ולהצגת התוצאה על גבי תצוגות 7-segment ו-LED. הבלוק הזה מתאם את כל התהליכים במערכת כדי להבטיח ביצועים נכונים ותוצאות מדויקות.

2. תיאור הבלוק `main_controller`:

- בלוק זה הוא הבלוק הראשי של המערכת שמנהל את כל התהליך – קבלת המטריצות, חישוב התוצאה, ורישום התוצאה בזיכרון.

3. תיאור הבלוק `data_generator`:

- בלוק זה אחראי על ייצור המטריצות לכניסה. הבלוק יוציא את המטריצות לפי דרישת המשתמש ויתעלם מפקודות בזמן הוצאת נתונים.

4. תיאור הבלוק `my_multiplier`:

- בלוק זה מכפיל שני מספרים (`signed/unsigned`) ומציג את התוצאה לאחר מספר מחזורי שעון שנקבע מראש.

5. תיאור הבלוק `bcd_to_7seg`:

- הבלוק אחראי על המרת BCD לפורמט המתאים לתצוגת 7-segment.

6. תיאור הבלוק `bin2bcd_12bit_sync`:

- בלוק זה ממיר מספר בינארי למספר BCD באורך של עד 12 ביטים.

7. תיאור הבלוק `matrix_ram`:

- בלוק זה אחראי על רישום וקריאה של המטריצות והתוצאה מהזיכרון.

8. תיאור הבלוק `num_convert`:

- הבלוק אחראי על המרת מספרים לא חתומים (`unsigned`) למספרים חתומים (`signed`) ולהיפך.


9. תיאור הבלוק `sync_diff`:

- בלוק זה אחראי על סנכרון אותות אסינכרוניים עם השעון, על מנת למנוע בעיות של metastability במערכת. הבלוק מבטיח שהאות הנכנס יעבור סינכרון ויהיה זמין בצורה יציבה לשימוש בשאר חלקי המערכת.

(7) תיאור משימות

משימה 1: מימוש הרמה העליונה של `matrices_mult`

2.1.1 `matrices_mult` תכנון הבלוק



6.1.20 מימוש הרמה העליונה



איור 8: הבלוק של הרמה העליונה

טבלה 8: תיאור הבלוק matrices_mult

Generics			
Name	Dir.	Type	Description
Ports			
Name	Dir.	type	Description
System Signals			
CLK	I	std_logic	System clock
RSTn	I	std_logic	Active low system reset. Connect to KEY0 on EVB.
STARTn	I	std_logic	0 – KEY pressed 1 – KEY not pressed
DISPLAYn	I	std_logic	0 – KEY pressed 1 – KEY not pressed
HEX0	O	std_logic_vector (6:0)	0 will turn on the relevant segment ספרת האחדות
HEX1	O	std_logic_vector (6:0)	0 will turn on the relevant segment ספרת העשרות
HEX2	O	std_logic_vector (6:0)	0 will turn on the relevant segment ספרת המאות
HEX3	O	std_logic_vector (6:0)	0 will turn on the relevant segment ספרת האלפים
LEDS_1E4	O	std_logic_vector (3:0)	יצוג בינארי של ספרת עשרות האלפים 1 will turn on the relevant LED
LED_SIGN	O	std_logic	1 will turn on the relevant LED
LEDG	O	std_logic_vector (3:1)	1 will turn on the relevant LED

מבנה כללי:

היישום matrices_mult מקבלת מספר אותות כניסה, כולל שעון (CLK), אות איפוס (RSTn), אות התחלה (STARTn), ואות תצוגה (DISPLAYn). היא מבצעת את הכפל של שתי מטריצות ומציגה את התוצאה באמצעות תצוגות 7-segment ונורות LED.

2.1.2 סימולציה פונקציונאלית של הבלוק matrices_mult

❖ matrices_mult code:

```

1  library ieee; -- Import the IEEE library for standard logic and arithmetic operations
2  use ieee.std_logic_1164.all; -- Use the IEEE standard logic package for logic operations
3  use ieee.numeric_std.all; -- Use the IEEE numeric standard package for arithmetic operations
4
5  entity matrices_mult is
6  port (
7      CLK          : in std_logic; -- Input clock signal
8      RSTn         : in std_logic; -- Active-low reset signal
9      STARTn       : in std_logic; -- Active-low start signal
10     DISPLAYn     : in std_logic; -- Active-low display signal
11     HEX0         : out std_logic_vector(6 downto 0); -- 7-segment display output for lower digit
12     HEX1         : out std_logic_vector(6 downto 0); -- 7-segment display output for the next digit
13     HEX2         : out std_logic_vector(6 downto 0); -- 7-segment display output for the third digit
14     HEX3         : out std_logic_vector(6 downto 0); -- 7-segment display output for the fourth digit
15     LEDS_1E4     : out std_logic_vector(3 downto 0); -- Output for LEDs showing thousands place
16     LEDG         : out std_logic_vector(3 downto 0); -- Output for additional green LEDs
17 );
18 end entity matrices_mult;
19
20 architecture structural of matrices_mult is
21
22     -- Internal signals for communication between data_generator and main_controller components
23     signal data_request : std_logic; -- Signal to request new data
24     signal din          : std_logic_vector(7 downto 0); -- Data input from data_generator to main_controller
25     signal din_valid    : std_logic; -- Validity flag for the data input
26     signal result       : std_logic_vector(16 downto 0); -- Result output from main_controller
27     signal result_ready : std_logic; -- Flag indicating the result is ready
28     signal got_all_matrices : std_logic; -- Flag indicating all matrices have been processed
29
30     -- Signals for converting binary result to BCD and driving 7-segment displays
31     signal bcd_ones      : std_logic_vector(3 downto 0) := (others => '0'); -- BCD value for ones place
32     signal bcd_tenths    : std_logic_vector(3 downto 0) := (others => '0'); -- BCD value for tens place
33     signal bcd_hundreds  : std_logic_vector(3 downto 0) := (others => '0'); -- BCD value for hundreds place
34     signal bcd_thousands : std_logic_vector(3 downto 0) := (others => '0'); -- BCD value for thousands place
35     signal bcd_tens_of_thousands : std_logic_vector(3 downto 0) := (others => '0'); -- BCD value for tens of thousands place
36     signal display_hex0  : std_logic_vector(6 downto 0) := (others => '1'); -- Default off state for HEX0
37     signal display_hex1  : std_logic_vector(6 downto 0) := (others => '1'); -- Default off state for HEX1
38     signal display_hex2  : std_logic_vector(6 downto 0) := (others => '1'); -- Default off state for HEX2
39     signal display_hex3  : std_logic_vector(6 downto 0) := (others => '1'); -- Default off state for HEX3
40
41     -- Additional internal signals
42     signal sign_out      : std_logic; -- Signal indicating the sign of the result
43     signal dout          : std_logic_vector(15 downto 0); -- Processed data output
44
45     -- Synchronization signals for START and DISPLAY
46     signal START_SIG     : std_logic; -- Synchronized start signal
47     signal DISPLAY_SIG   : std_logic; -- Synchronized display signal
48
49     -- Component declarations
50
51     component data_generator
52     port (
53         CLK          : in std_logic; -- Input clock signal
54         RST          : in std_logic; -- Reset signal
55         DATA_REQUEST : in std_logic; -- Signal to request data generation
56         DOUT         : out std_logic_vector(7 downto 0); -- Generated data output
57         DOUT_VALID   : out std_logic; -- Validity flag for the generated data
58     );
59
60     component main_controller
61     port (
62         CLK          : in std_logic; -- Input clock signal
63         RST          : in std_logic; -- Reset signal
64         START        : in std_logic; -- Start signal
65         DISPLAY      : in std_logic; -- Display control signal
66         DIN          : in std_logic_vector(7 downto 0); -- Data input
67         DIN_VALID    : in std_logic; -- Validity flag for the data input
68         DATA_REQUEST : out std_logic; -- Signal to request more data
69         RESULT       : out std_logic_vector(16 downto 0); -- Computed result output
70         RESULTS_READY : out std_logic; -- Signal indicating the result is ready
71         GOT_ALL_MATRICES : out std_logic; -- Signal indicating all matrices have been processed
72     );
73
74     component bin2bcd_12bit_sync
75     port (
76         CLK          : in std_logic; -- Input clock signal
77         BIN_IN       : in std_logic_vector(11 downto 0); -- Binary input value
78         ones         : out std_logic_vector(3 downto 0); -- BCD output for ones place
79         tenths       : out std_logic_vector(3 downto 0); -- BCD output for tens place
80         hundreds     : out std_logic_vector(3 downto 0); -- BCD output for hundreds place
81         thousands    : out std_logic_vector(3 downto 0); -- BCD output for thousands place
82         tensofthousands : out std_logic_vector(3 downto 0); -- BCD output for tens of thousands place
83     );
84
85     component bcd_to_7seg
86     port (
87         BCD_IN       : in std_logic_vector(3 downto 0); -- BCD input value
88         SHUTDOWNn    : in std_logic; -- Shutdown control signal, active low
89         D_OUT        : out std_logic_vector(6 downto 0); -- 7-segment display output
90     );
91
92     component sync_diff
93     generic (
94         G_DERIVATE_RISING_EDGE : boolean := true; -- Enable/disable edge detection
95         G_SIG_IN_INIT_VALUE    : std_logic := '0'; -- Initial value of the input signal
96         G_RESET_ACTIVE_VALUE   : std_logic := '0'; -- Reset active value
97     );
98     port (
99         CLK          : in std_logic; -- Input clock signal
100        RST          : in std_logic; -- Reset signal
101        SIG_IN       : in std_logic; -- Input signal to be synchronized
102        SIG_OUT      : out std_logic; -- Synchronized output signal
103    );
104
105     component num_convert
106     port (
107         CLK          : in std_logic; -- Input clock signal
108         RST          : in std_logic; -- Reset signal
109         DIN          : in std_logic_vector(16 downto 0); -- Input data value
110         DIN_VALID    : in std_logic; -- Validity flag for input data
111         DOUT         : out std_logic_vector(15 downto 0); -- Output data value
112         SIGN         : out std_logic; -- Output sign indicator
113     );
114
115 begin

```



```

124 -- Instantiate the data_generator component
125 data_gen: data_generator
126   port map (
127     CLK      => CLK, -- Connect clock signal
128     RST      => not RSTn, -- Connect inverted reset signal
129     DATA_REQUEST => data_request, -- Connect data request signal
130     DOUT     => din, -- Connect data output to din signal
131     DOUT_VALID => din_valid -- Connect data valid output to din_valid signal
132   );
133
134 -- Instantiate the main_controller component
135 main_ctrl: main_controller
136   port map (
137     CLK      => CLK, -- Connect clock signal
138     RST      => not RSTn, -- Connect inverted reset signal
139     START    => START_SIG, -- Connect synchronized start signal
140     DISPLAY  => DISPLAY_SIG, -- Connect synchronized display signal
141     DATA_REQUEST => data_request, -- Connect data request signal
142     DIN      => din, -- Connect data input
143     DIN_VALID => din_valid, -- Connect data valid input
144     RESULT   => result, -- Connect result output
145     RESULTS_READY => result_ready, -- Connect result ready flag
146     GOT_ALL_MATRICES => got_all_matrices -- Connect all matrices processed flag
147   );
148
149 -- Instantiate the num_convert component to get the absolute value of the result
150 num_convert_inst: num_convert
151   port map (
152     CLK      => CLK, -- Connect clock signal
153     RST      => not RSTn, -- Connect inverted reset signal
154     DIN      => result, -- Pass the result to num_convert for processing
155     DIN_VALID => result_ready, -- Connect result ready flag
156     DOUT     => dout, -- Connect processed data output
157     SIGN     => sign_out -- Connect sign output
158   );
159
160 -- Instantiate the binary to BCD converter
161 bin2bcd_inst: bin2bcd_12bit_sync
162   port map (
163     binIN    => dout, -- Use the positive result for BCD conversion
164     ones     => bcd_ones, -- Connect BCD ones output
165     tenths   => bcd_tenths, -- Connect BCD tens output
166     hundreds => bcd_hundreds, -- Connect BCD hundreds output
167     thousands => bcd_thousands, -- Connect BCD thousands output
168     tensofthousands => bcd_tens_of_thousands, -- Connect BCD tens of thousands output
169     CLK      => CLK -- Connect clock signal
170   );
171
172 -- Instantiate the BCD to 7-segment display converters
173 bcd_to_7seg_inst0: bcd_to_7seg
174   port map (
175     BCD_IN => bcd_ones, -- Connect BCD ones input
176     SHUTDOWNn => RSTn, -- Connect reset signal
177     D_OUT => display_hex0 -- Connect 7-segment display output for HEX0
178   );
179
180 bcd_to_7seg_inst1: bcd_to_7seg
181   port map (
182     BCD_IN => bcd_tenths, -- Connect BCD tens input
183     SHUTDOWNn => RSTn, -- Connect reset signal
184     D_OUT => display_hex1 -- Connect 7-segment display output for HEX1
185   );
186
187 bcd_to_7seg_inst2: bcd_to_7seg
188   port map (
189     BCD_IN => bcd_hundreds, -- Connect BCD hundreds input
190     SHUTDOWNn => RSTn, -- Connect reset signal
191     D_OUT => display_hex2 -- Connect 7-segment display output for HEX2
192   );
193
194 bcd_to_7seg_inst3: bcd_to_7seg
195   port map (
196     BCD_IN => bcd_thousands, -- Connect BCD thousands input
197     SHUTDOWNn => RSTn, -- Connect reset signal
198     D_OUT => display_hex3 -- Connect 7-segment display output for HEX3
199   );
200
201 -- Synchronize the START signal using sync_diff component
202 sync_diff_START: sync_diff
203   generic map (
204     G_DERIVATE_RISING_EDGE => false, -- Disable edge detection
205     G_SIG_IN_INIT_VALUE   => '0', -- Initial value for the input signal
206     G_RESET_ACTIVE_VALUE  => '0' -- Reset active value
207   )
208   port map (
209     CLK      => CLK, -- Connect clock signal
210     RST      => RSTn, -- Connect reset signal
211     SIG_IN   => STARTn, -- Connect raw STARTn input signal
212     SIG_OUT  => START_SIG -- Output the synchronized START signal
213   );
214
215 -- Synchronize the DISPLAY signal using sync_diff component
216 sync_diff_DISPLAY: sync_diff
217   generic map (
218     G_DERIVATE_RISING_EDGE => false, -- Disable edge detection
219     G_SIG_IN_INIT_VALUE   => '0', -- Initial value for the input signal
220     G_RESET_ACTIVE_VALUE  => '0' -- Reset active value
221   )
222   port map (
223     CLK      => CLK, -- Connect clock signal
224     RST      => RSTn, -- Connect reset signal
225     SIG_IN   => DISPLAYn, -- Connect raw DISPLAYn input signal
226     SIG_OUT  => DISPLAY_SIG -- Output the synchronized DISPLAY signal
227   );
228
229 -- Connect the 7-segment display outputs, enabling them when result is ready
230 HEX0 <= display_hex0 when result_ready else (others=>'1'); -- Show HEX0 when result is ready, otherwise turn off
231 HEX1 <= display_hex1 when result_ready else (others=>'1'); -- Show HEX1 when result is ready, otherwise turn off
232 HEX2 <= display_hex2 when result_ready else (others=>'1'); -- Show HEX2 when result is ready, otherwise turn off
233 HEX3 <= display_hex3 when result_ready else (others=>'1'); -- Show HEX3 when result is ready, otherwise turn off
234
235 -- Control the LEDs based on the result readiness and sign
236 LEDS_1E4 <= bcd_tens_of_thousands when result_ready else (others=>'0'); -- Show the BCD tens of thousands on LEDs
237 LED_SIGN <= sign_out when result_ready else '0'; -- Show the sign of the result on the sign LED
238 LEDG(3) <= result_ready; -- Light up the third green LED when result is ready
239 LEDG(2) <= got_all_matrices; -- Light up the second green LED when all matrices are processed
240 LEDG(1) <= '1'; -- Constantly light up the first green LED
241
242 end architecture structural;

```

❖ אותות ומסרים פנימיים:

1. `data_request`, `din`, `din_valid`: משמשים לתקשורת בין היישות המרכזית (`main_controller`) ליחידת ייצור הנתונים (`data_generator`). היישות המרכזית מבקשת נתונים, מקבלת אותם, ומסמנת האם הם תקפים.
2. `result`, `result_ready`, `got_all_matrices`: אותות שמעידים על קבלת התוצאה, מוכנות התוצאה וסיום תהליך קבלת המטריצות בהתאמה.

❖ הסבר על רכיבי המערכת:

1. `data_generator`: אחראי על יצירת הנתונים לשימוש ביישות המרכזית. הוא יוצר את המטריצות שצריך להכפיל.
2. `main_controller`: היישות המרכזית שמנהלת את כל תהליך הכפל. היא מקבלת את הנתונים מהמטריצות, מבצעת את החישובים, ושומרת את התוצאה.
3. `num_convert`: ממיר את התוצאה הבינארית לפורמט שבו ניתן להציג על תצוגת `segment-7`, כולל קבלת הערך המוחלט במקרה של מספרים שליליים.
4. `bin2bcd_12bit_sync`: ממיר את התוצאה הבינארית לפורמט `BCD` כדי שניתן יהיה להציג אותה על תצוגות `segment-7`.
5. `bcd_to_7seg`: ממיר כל ספרת `BCD` לקוד תצוגת `segment-7` המתאים.
6. `sync_diff`: רכיב שמשמש לסנכרון האותות האסינכרוניים כמו `START` ו-`DISPLAY`, על מנת למנוע בעיות של אי יציבות במערכת (`metastability`).

❖ תהליך הפעולה:

1. סנכרון אותות: האותות `STARTn` ו-`DISPLAYn` מסונכרנים באמצעות הרכיב `sync_diff` כדי להבטיח שהמערכת תקבל את האותות בצורה יציבה.
2. יצירת נתונים: היישות המרכזית שולחת בקשה ליחידת ייצור הנתונים (`data_generator`) כדי לקבל את המטריצות שהיא צריכה להכפיל.
3. כפל מטריצות: היישות המרכזית (`main_controller`) מבצעת את הכפל של המטריצות שהתקבלו ושומרת את התוצאה.
4. המרת תוצאה לפורמט תצוגה: לאחר קבלת התוצאה, היא מומרת לפורמט `BCD` באמצעות `bin2bcd_12bit_sync`, ולאחר מכן מומרת לקוד תצוגת `segment-7` באמצעות `bcd_to_7seg`.
5. הצגת התוצאה: התוצאה מוצגת על ארבע תצוגות `segment-7` ועל נורות `LED` שמציגות את הספרה הראשונה (אלפי) ואת סימן המספר (חיובי או שלילי).

❖ שליטה בתצוגה ובנורות LED:

1. `HEX0-HEX3`: מציגים את הספרות השונות של התוצאה על תצוגות `segment-7`.
2. `LEDS_1E4`: מציג את הספרה במיקום האלפי.
3. `LED_SIGN`: מציג את הסימן של התוצאה (חיובי או שלילי).
4. `LEDG`: נורות ירוקות שמסמנות שהמערכת מוכנה עם התוצאה, ושהמטריצות התקבלו.

❖ סיכום:

הקוד הזה מגדיר מערכת מורכבת שמשלבת כמה רכיבים לשם ביצוע כפל מטריצות והצגת התוצאה בצורה ברורה. הוא משתמש במכונת מצבים ובאותות סנכרון כדי לוודא שכל שלב בתהליך מתבצע בצורה תקינה ולוגית.

❖ matrices_mult_TB:

```

1  library ieee; -- Import IEEE standard logic library for common logic operations
2  use ieee.std_logic_1164.all; -- Use the IEEE standard logic package for logic operations
3  use ieee.std_logic_unsigned.all; -- Use the IEEE standard logic package for unsigned arithmetic operations
4  use ieee.std_logic_arith.all; -- Use the IEEE standard logic package for arithmetic operations
5  library std; -- Import standard library
6  use std.textio.all; -- Use standard text I/O package for file handling
7
8  entity matrices_mult_tb is
9  end entity; -- Testbench entity for matrices_mult
10
11  architecture behave of matrices_mult_tb is
12
13      constant C_CLK_PRD : time := 20 ns; -- Clock period for the simulation
14      constant NUM_OF_TESTS : integer := 3; -- Number of test cases to be simulated
15
16      type int_array is array(integer range <>) of integer; -- Define a type for an array of integers
17
18      component matrices_mult is
19      port (
20          CLK : in std_logic; -- System clock input
21          RSTn : in std_logic; -- Asynchronous, active-low reset input
22          STARTn : in std_logic; -- Active-low start signal
23          DISPLAYn : in std_logic; -- Active-low display signal
24          HEX0 : out std_logic_vector(6 downto 0); -- Output to 7-segment display 0
25          HEX1 : out std_logic_vector(6 downto 0); -- Output to 7-segment display 1
26          HEX2 : out std_logic_vector(6 downto 0); -- Output to 7-segment display 2
27          HEX3 : out std_logic_vector(6 downto 0); -- Output to 7-segment display 3
28          LEDS_1E4 : out std_logic_vector(3 downto 0); -- Output for LED display (thousands place)
29          LED_SIGN : out std_logic; -- Output for sign LED
30          LEDG : out std_logic_vector(3 downto 1); -- Output for additional green LEDs
31      );
32  end component; -- End of matrices_mult component declaration
33
34  function seg7_to_bcd(val_in : std_logic_vector(6 downto 0)) return integer is
35  begin
36      -- Convert 7-segment display code to corresponding BCD integer value
37      case val_in is
38          when "1000000" =>
39              return 0;
40          when "1111001" =>
41              return 1;
42          when "0100100" =>
43              return 2;
44          when "0110000" =>
45              return 3;
46          when "0011001" =>
47              return 4;
48          when "0010010" =>
49              return 5;
50          when "0000010" =>
51              return 6;
52          when "1111000" =>
53              return 7;
54          when "0000000" =>
55              return 8;
56          when "0010000" =>
57              return 9;
58          when others =>
59              return -1; -- Return -1 if input does not match any valid 7-segment code
60      end case;
61  end function; -- End of function seg7 to bcd
62
63  -- Signals for testbench stimulus and response
64  signal clk : std_logic := '0'; -- Clock signal
65  signal rstn : std_logic := '0'; -- Active-low reset signal
66  signal start : std_logic := '1'; -- Start signal for matrices_mult
67  signal display : std_logic := '1'; -- Display signal for matrices_mult
68  signal hex0 : std_logic_vector(6 downto 0); -- Output signal for 7-segment display 0
69  signal hex1 : std_logic_vector(6 downto 0); -- Output signal for 7-segment display 1
70  signal hex2 : std_logic_vector(6 downto 0); -- Output signal for 7-segment display 2
71  signal hex3 : std_logic_vector(6 downto 0); -- Output signal for 7-segment display 3
72  signal led_sign : std_logic; -- Output signal for sign LED
73  signal ledg : std_logic_vector(3 downto 1); -- Output signal for additional green LEDs
74  signal leds_1e4 : std_logic_vector(3 downto 0); -- Output signal for LED display (thousands place)
75
76  begin
77
78      -- Instantiate the design under test (DUT)
79      dut: matrices_mult
80      port map (
81          CLK => clk, -- Connect testbench clock signal
82          RSTn => rstn, -- Connect testbench reset signal
83          STARTn => start, -- Connect testbench start signal
84          DISPLAYn => display, -- Connect testbench display signal
85          HEX0 => hex0, -- Connect to testbench HEX0 output
86          HEX1 => hex1, -- Connect to testbench HEX1 output
87          HEX2 => hex2, -- Connect to testbench HEX2 output
88          HEX3 => hex3, -- Connect to testbench HEX3 output
89          LEDS_1E4 => leds_1e4, -- Connect to testbench LEDS_1E4 output
90          LED_SIGN => led_sign, -- Connect to testbench LED_SIGN output
91          LEDG => ledg, -- Connect to testbench LEDG output
92      );
93
94      clk <= not clk after C_CLK_PRD / 2; -- Generate clock signal with specified period
95      rstn <= '0', '1' after 100 ns; -- Apply reset pulse at the beginning of the simulation
96
97      process
98      begin
99          start <= '1'; -- Initialize start signal to idle state
100         display <= '1'; -- Initialize display signal to idle state
101         wait for 100 us; -- Wait for 100 microseconds
102
103         for i in 0 to 2 loop
104             start <= '0'; -- Start process to get matrices
105             wait for 100 us; -- Wait for 100 microseconds
106             start <= '1'; -- Return start signal to idle
107
108             wait for 200 us; -- Wait for 200 microseconds
109
110             start <= '0'; -- Start calculation process
111             wait for 100 us; -- Wait for 100 microseconds
112             start <= '1'; -- Return start signal to idle
113
114             wait for 200 us; -- Wait for 200 microseconds
115
116             for j in 0 to 17 loop -- Loop to simulate display process
117                 display <= '0'; -- Activate display
118                 wait for 100 us; -- Wait for 100 microseconds
119                 display <= '1'; -- Deactivate display
120                 wait for 200 us; -- Wait for 200 microseconds
121             end loop;
122
123             wait for 1 ms; -- Wait for 1 millisecond
124
125             start <= '0'; -- Return to idle state
126             wait for 100 us; -- Wait for 100 microseconds
127             start <= '1'; -- Return start signal to idle
128             wait for 1 ms; -- Wait for 1 millisecond
129
130         end loop;
131


```

```

133     report "End of Simulation"
134     severity failure; -- End the simulation with a failure report to stop the simulation
135
136 end process; -- End of test process
137
138
139 verify_results: process
140     variable expected_values : int_array(0 to 15); -- Array to store expected values
141     variable expected_sign : int_array(0 to 15); -- Array to store expected sign values
142     file infile : text open read_mode is "expected_results.dat"; -- Open file for reading expected results
143     variable inline : line; -- Line variable to hold the current line from the file
144     variable errors_counter : integer := 0; -- Counter for the number of errors
145     variable param_num : integer := 0; -- Parameter number for indexing
146     variable ones, tens, hunds : integer := 0; -- Variables to hold decoded 7-segment values
147     variable dut_val : integer := 0; -- Variable to hold the calculated DUT value
148     variable thousands : integer := 0; -- Variable to hold the thousands place value
149     variable tensofthousands : integer := 0; -- Variable to hold the tens of thousands place value
150
151     begin
152
153         readline(infile, inline); -- Skip the first line of the file
154
155         for i in 1 to NUM_OF_TESTS loop -- Loop through the number of tests
156             wait until falling_edge(start); -- Wait until the falling edge of the start signal
157
158             for j in 0 to 15 loop -- Loop to read expected values from the file
159                 readline(infile, inline); -- Read a line from the file
160                 read(infile, expected_sign(j)); -- Read the expected sign
161                 read(infile, expected_values(j)); -- Read the expected value
162             end loop;
163
164             param_num := 0; -- Initialize parameter number
165
166             for k in 0 to 17 loop -- Loop through the display segments
167                 wait until falling_edge(display); -- Wait until the falling edge of the display signal
168                 ones := seg7_to_bcd(hex0); -- Decode 7-segment HEX0 to BCD
169                 tens := seg7_to_bcd(hex1); -- Decode 7-segment HEX1 to BCD
170                 hunds := seg7_to_bcd(hex2); -- Decode 7-segment HEX2 to BCD
171                 thousands := seg7_to_bcd(hex3); -- Decode 7-segment HEX3 to BCD
172                 tensofthousands := conv_integer(leds_1e4); -- Convert LEDS_1E4 to integer
173                 dut_val := ones + tens*10 + hunds*100 + thousands*1E3 + tensofthousands*1E4; -- Calculate the full value from decoded digits
174
175                 if (dut_val = expected_values(param_num)) then -- Check if the DUT value matches the expected value
176                     report "Value Pass" & LF; -- Report success if values match
177                 else
178                     report "Value Fail! " & "Expected=" & integer'image(expected_values(param_num)) & " Actual=" & integer'image(dut_val) & LF; -- Report failure if values do not match
179                     errors_counter := errors_counter + 1; -- Increment error counter
180                 end if;
181
182                 if (conv_integer(led_sign) = expected_sign(param_num)) then -- Check if the DUT sign matches the expected sign
183                     report "Sign Pass" & LF; -- Report success if signs match
184                 else
185                     report "Sign Fail! " & "Expected=" & integer'image(expected_sign(param_num)) & " Actual=" & integer'image(conv_integer(led_sign)) & LF; -- Report failure if signs do not match
186                     errors_counter := errors_counter + 1; -- Increment error counter
187                 end if;
188
189                 if param_num = 15 then -- Check if the parameter number has reached its limit
190                     param_num := 0; -- Reset the parameter number
191                 else
192                     param_num := param_num + 1; -- Increment the parameter number
193                 end if;
194             end loop;
195
196         end loop;
197
198         report "Total errors: " & integer'image(errors_counter) & LF; -- Report the total number of errors
199
200         wait; -- Wait indefinitely, effectively ending the process
201
202     end process; -- End of verify_results process
203
204 end architecture; -- End of architecture behave

```

❖ matrices_mult simulation:



הסבר סימולציה:

קבלת מטריצות והתחלת חישוב:

- **תחילת מצב:** כאשר האות STARTn יורד לאפס.
- לחיצה ראשונה על START, המערכת מתחילה לקבל את נתוני המטריצות דרך אות ה. din- כל האותות המעידים על קבלת הנתונים (=1 data_request, din_valid) פעילים ומסמנים שהנתונים נקלטו אחרי ש got_all matrices עלה ל1.
- לחיצה שניה על START, מתחילה חישוב המכפלה בין המטריצות. תהליך זה נמשך עד לסיום החישוב ואז רואים ש result_ready עולה ל1.

הצגת התוצאה:


- תחילת מצב: כאשר האות DISPLAYn מופעל.
- לחיצה על DISPLAYn מציגה את האברים, התוצאה הסופית מוצגת על תצוגות ה-7- (חיובי/שלילי). המערכת ממשיכה במצב זה עד לקבלת פקודת איפוס חדשה.

לחיצת **בפעם שלישית** ל START :

- לחיצה שלישית על START, המערכת מתחילה לקבל את נתוני המטריצות
- השניות ועוד שתי לחיצות מתילים לראות תוצאות המטריצה השניה.

: START_SIG DISPLAY_SIG

- אלה ה signals של START וDISPLAY אחרי שהכנסנו אותם ל SYNC כדי שיהיו באורך שרון אחד בלבד והן סנכרונים



משימה 2: ייצור הבלוק main controller

2.2 הבלוק main controller


6.1.19 מימוש הבלוק main_controller



איור 7 : הבלוק main_controller


טבלה 7: תיאור הבלוק main_controller

Generics			
Name	Dir.	Type	Description
Ports			
Name	Dir.	type	Description
System Signals			
CLK	I	std_logic	System clock
RST	I	std_logic	Active high asynchronous reset
START	I	std_logic	פולס חיובי ברוחב מחזור שעון אחד שמתקבל בעקבות לחיצה (ולא שחרור) על הלחצן STARTn
DISPLAY	I	std_logic	פולס חיובי ברוחב מחזור שעון אחד שמתקבל בעקבות לחיצה (ולא שחרור) על הלחצן DISPLAYn
DATA_REQUEST	O	std_logic	פולס חיובי ברוחב מחזור שעון אחד שבעקבותיו יתקבלו 16 איברים של מטריצה אחת.
DIN	I	std_logic_vector (7:0)	כניסת המידע של איברי המטריצה המתקבלת
DIN_VALID	I	std_logic	המידע בכניסה DIN תקף בכל עלית שעון שבה כניסה זו ב-1'
RESULT	O	std_logic_vector (16:0)	ביציאה זו יצאו הערכים של מטריצת היעד
RESULT_READY	O	std_logic	המידע ביציאה RESULT תקף בכל עלית שעון שבה יציאה זו ב-1'.
GOT_ALL_MATRICES	O	std_logic	יציאה זו תעלה ל-1' לאחר שהתבלו שתי מטריצות המקור ונרשמו לזיכרון.



מכונות מצבים:

1. Main state Machine



תיאור המצבים במכונת המצבים הראשית (main_sm):

1. st_idle

במצב זה, המערכת מחכה לאתחול (באמצעות אות START). כאשר מתקבל האות, המערכת עוברת למצב st_receive_first_mat שבו היא מתחילה לקבל את המטריצה הראשונה.

2. st_receive_first_mat

המערכת נמצאת במצב קבלת המטריצה הראשונה. היא מקבלת נתונים דרך האות DIN ומאמתת אותם באמצעות DIN_VALID. לאחר קבלת כל הנתונים למטריצה הראשונה, המערכת עוברת למצב קבלת המטריצה השנייה st_receive_second_mat.

3. st_receive_second_mat

במצב זה, המערכת מקבלת את המטריצה השנייה. תהליך זה דומה לתהליך של קבלת המטריצה הראשונה. לאחר קבלת כל הנתונים, המערכת עוברת למצב המתנה לחישוב st_wait_for_calculate.

4. st_wait_for_calculate

במצב זה, המערכת מחכה לקבלת אישור נוסף (אות START) כדי להתחיל את תהליך החישוב. כאשר מתקבל האות, המערכת עוברת למצב st_calculate.


5. st_calculate

זהו מצב שבו מתבצע החישוב של כפל המטריצות. כאן מכונת המצבים המשנית (calc_sm) נכנסת לפעולה ומבצעת את החישוב עבור כל שורה ועמודה במטריצות.

6. st_display

לאחר שהחישוב הושלם, המערכת עוברת למצב התצוגה שבו התוצאה מוצגת. כאשר מתקבל האות DISPLAY, המערכת מציגה את התוצאה על המסך או תצוגה אחרת. לאחר הצגה של כל התוצאה, המערכת חוזרת למצב st_idle.

2. Multiply State Machine



תיאור המצבים במכונת המצבים של החישוב (calc_sm):

:st_idle

מצב מנוחה שבו מחכה המערכת להתחלת תהליך החישוב.

:st_get_row

במצב זה, המערכת משיגה את השורה מהמטריצה הראשונה לצורך חישוב.

:st_get_col

במצב זה, המערכת משיגה את העמודה מהמטריצה השנייה לצורך חישוב כפל של השורה והעמודה. לאחר מכן, היא עוברת למצב st_save.

:st_save

במצב זה, המערכת שומרת את התוצאה של כפל השורה והעמודה במשתנה תוצאה. אם כל השורות והעמודות עובדו, המערכת חוזרת למצב st_idle.

❖ main_controller code:

```

1  library ieee; -- Import the IEEE library for standard logic and arithmetic operations
2  use ieee.std_logic_1164.all; -- Use the IEEE standard logic package for logic operations
3  use ieee.numeric_std.all; -- Use the IEEE numeric standard package for arithmetic operations
4
5  entity main_controller is
6  port (
7      CLK : in std_logic; -- System clock input
8      RST : in std_logic; -- System reset input
9      START : in std_logic; -- Start signal input
10     DISPLAY : in std_logic; -- Display signal input
11     DIN : in std_logic_vector(7 downto 0); -- Data input vector
12     DIN_VALID : in std_logic; -- Data valid flag input
13     DATA_REQUEST : out std_logic; -- Data request output signal
14     RESULT : out std_logic_vector(16 downto 0); -- Result output vector
15     RESULTS_READY : out std_logic; -- Result ready output flag
16     GOT_ALL_MATRICES : out std_logic; -- All matrices received output flag
17 );
18 end entity;
19
20 architecture behave of main_controller is
21     constant C_NUM_OF_ELEMENTS : integer := 16; -- Number of elements in matrices
22     constant N : integer := 8; -- width of data input/output for multiplier
23     constant LATENCY : integer := 2; -- Latency for multiplier
24     constant IS_SIGNED : boolean := true; -- Flag for signed or unsigned operation
25
26     -- State machine definitions for main control and calculation processes
27     type main_sm_states is (
28         st_idle -- Idle state
29         st_receive_first_mat -- Receiving first matrix
30         st_receive_second_mat -- Receiving second matrix
31         st_wait_for_calculation -- Waiting to start calculation
32         st_calculate -- Calculating matrix multiplication
33         st_display -- Displaying results
34     );
35
36     type calc_sm_states is (
37         st_idle -- Idle state
38         st_get_row -- Getting row for calculation
39         st_get_col -- Getting column for calculation
40         st_save -- Saving calculated results
41     );
42
43     -- Component declaration for matrix RAM
44     component matrix_ram is
45         generic (
46             DATA_WIDTH : integer := 32; -- Data width of RAM
47             ADDRESS_BITS : integer := 5 -- Number of address bits for RAM
48         );
49         port (
50             CLK : in std_logic; -- Clock input
51             RST : in std_logic; -- Reset input
52             DATA : in std_logic_vector(DATA_WIDTH-1 downto 0); -- Data input
53             WREN : in std_logic; -- Write enable input
54             ADDRESS : in std_logic_vector(ADDRESS_BITS-1 downto 0); -- Address input
55             BYTEENA : in std_logic_vector(DATA_WIDTH/8-1 downto 0); -- Byte enable input
56             Q : out std_logic_vector(DATA_WIDTH-1 downto 0) -- Data output
57         );
58     end component;
59
60     -- Component declaration for multiplier
61     component my_multiplier is
62         generic (
63             N : integer := 8; -- width of data inputs/outputs
64             LATENCY : integer range 1 to 8 := 2; -- Latency of multiplier
65             IS_SIGNED : boolean := false -- Flag for signed/unsigned operation
66         );
67         port (
68             CLK : in std_logic; -- Clock input
69             DIN_VALID : in std_logic; -- Data valid input
70             A : in std_logic_vector(N-1 downto 0); -- Multiplier input A
71             B : in std_logic_vector(N-1 downto 0); -- Multiplier input B
72             Q : out std_logic_vector(N*2-1 downto 0); -- Multiplication result output
73             DOUT_VALID : out std_logic -- Data output valid flag
74         );
75     end component;
76
77     -- Signal declarations
78     signal main_sm : main_sm_states; -- Main state machine signal
79     signal calc_sm : calc_sm_states; -- Calculation state machine signal
80     signal data_count : integer range 0 to C_NUM_OF_ELEMENTS; -- Counter for received data elements
81     signal row_num : integer range 0 to 3; -- Row index signal
82     signal col_num : integer range 0 to 3; -- Column index signal
83     signal byte_enable : std_logic_vector(3 downto 0); -- Byte enable signal for RAM
84     signal mem_byte_enable : std_logic_vector(3 downto 0); -- Byte enable signal for memory
85     signal mem_address : std_logic_vector(4 downto 0); -- Memory address signal
86     signal mem_wr_data : std_logic_vector(31 downto 0); -- Memory write data signal
87     signal mem_wr : std_logic; -- Memory write enable signal
88     signal high_address : std_logic_vector(2 downto 0); -- High bits of the address
89     signal iteration_num : integer range 0 to 3; -- Iteration number for calculation
90     signal store_mat1_row_data : std_logic := '0'; -- Signal to store row data from matrix 1
91     signal store_mat2_col_data : std_logic := '0'; -- Signal to store column data from matrix 2
92     signal mat1_row_data : std_logic_vector(31 downto 0); -- Data for row from matrix 1
93     signal mat2_col_data : std_logic_vector(31 downto 0); -- Data for column from matrix 2
94     signal mem_dout : std_logic_vector(31 downto 0); -- Data output from memory
95
96     signal mult1_q : std_logic_vector(15 downto 0); -- Output of first multiplier
97     signal mult2_q : std_logic_vector(15 downto 0); -- Output of second multiplier
98     signal mult3_q : std_logic_vector(15 downto 0); -- Output of third multiplier
99     signal mult4_q : std_logic_vector(15 downto 0); -- Output of fourth multiplier
100
101     signal mult1_q_valid : std_logic; -- Valid flag for first multiplier output
102     signal mult2_q_valid : std_logic; -- Valid flag for second multiplier output
103     signal mult3_q_valid : std_logic; -- Valid flag for third multiplier output
104     signal mult4_q_valid : std_logic; -- Valid flag for fourth multiplier output
105
106     signal res_mat_element_valid : std_logic := '0'; -- Valid flag for result matrix element
107     signal res_mat_element : std_logic_vector(31 downto 0) := (others => '0'); -- Result matrix element
108     signal result_ready : std_logic := '0'; -- Flag to indicate result is ready
109
110 begin
111     -- Main process handling the state machines and control logic
112     process(CLK, RST)
113     begin
114         if RST = '1' then -- Reset condition
115             main_sm <= st_idle; -- Set main state machine to idle
116             calc_sm <= st_idle; -- Set calculation state machine to idle
117             DATA_REQUEST <= '0'; -- Clear data request signal
118             data_count <= 0; -- Reset data count
119             row_num <= 0; -- Reset row number
120             col_num <= 0; -- Reset column number
121             high_address <= "000"; -- Reset high address bits
122             iteration_num <= 0; -- Reset iteration number
123             store_mat1_row_data <= '0'; -- Clear store matrix 1 row data signal
124             store_mat2_col_data <= '0'; -- Clear store matrix 2 column data signal
125             result_ready <= '0'; -- Clear result ready flag
126             GOT_ALL_MATRICES <= '0'; -- Clear all matrices received flag
127             RESULTS_READY <= '0'; -- Clear results ready flag
128         elsif rising_edge(CLK) then -- On rising edge of the clock
129             DATA_REQUEST <= '0'; -- Clear data request signal
130             store_mat1_row_data <= '0'; -- Clear store matrix 1 row data signal
131             store_mat2_col_data <= '0'; -- Clear store matrix 2 column data signal
132
133             -- Main state machine
134             case main_sm is
135                 when st_idle =>
136                     if start = '1' then -- Check if start signal is active
137                         main_sm <= st_receive_first_mat; -- Transition to receive first matrix state
138                         DATA_REQUEST <= '1'; -- Set data request signal
139                     end if;
140                     row_num <= 0; -- Reset row number
141                     col_num <= 0; -- Reset column number
142                     iteration_num <= 0; -- Reset iteration number
143
144                 when st_receive_first_mat =>
145                     if DIN_VALID = '1' then -- Check if data is valid
146                         if data_count = C_NUM_OF_ELEMENTS then -- If all elements received
147                             main_sm <= st_receive_second_mat; -- Transition to receive second matrix state
148                             data_count <= 0; -- Reset data count
149                             DATA_REQUEST <= '1'; -- Set data request signal
150                         else
151                             data_count <= data_count + 1; -- Increment data count
152                             end if;
153                     end if;
154                 end case;
155             end if;
156         end if;
157     end process;
158 end architecture;

```

```

154         if col_num = 3 then -- Check if last column is received
155             col_num <= 0; -- Reset column number
156             if row_num = 3 then -- Check if last row is received
157                 row_num <= 0; -- Reset row number
158             else
159                 row_num <= row_num + 1; -- Increment row number
160             end if;
161         else
162             col_num <= col_num + 1; -- Increment column number
163         end if;
164     end if;
165     high_address <= "000"; -- Reset high address bits
166
167     when st_receive_second_mat =>
168         if DIN_VALID = '1' then -- Check if data is valid
169             if data_count = C_NUM_OF_ELEMENTS - 1 then -- If all elements received
170                 main_sm <= st_wait_for_calculate; -- Transition to calculate state
171                 GOT_ALL_MATRICES <= '1'; -- Set all matrices received flag
172                 data_count <= 0; -- Reset data count
173             else
174                 data_count <= data_count + 1; -- Increment data count
175             end if;
176
177             if row_num = 3 then -- Check if last row is received
178                 row_num <= 0; -- Reset row number
179                 if col_num = 3 then -- Check if last column is received
180                     col_num <= 0; -- Reset column number
181                 else
182                     col_num <= col_num + 1; -- Increment column number
183                 end if;
184             else
185                 row_num <= row_num + 1; -- Increment row number
186             end if;
187         end if;
188         high_address <= "001"; -- Set high address bits for second matrix
189
190     when st_wait_for_calculate =>
191         row_num <= 0; -- Reset row number
192         high_address <= "000"; -- Reset high address bits
193         if start = '1' then -- Check if start signal is active
194             main_sm <= st_calculate; -- Transition to calculate state
195             calc_sm <= st_get_row; -- Set calculation state machine to get row state
196         end if;
197
198     when st_calculate =>
199         -- Calculation state machine
200         case calc_sm is
201             when st_get_row =>
202                 calc_sm <= st_get_col; -- Transition to get column state
203                 high_address <= "001"; -- Set high address bits for second matrix
204                 row_num <= 0; -- Reset row number
205                 store_mat1_row_data <= '1'; -- Set store matrix 1 row data signal
206
207             when st_get_col =>
208                 if row_num = 3 then -- Check if last row is reached
209                     calc_sm <= st_save; -- Transition to save state
210                     row_num <= 0; -- Reset row number
211                     high_address <= '1' & std_logic_vector(to_unsigned(iteration_num, 2)); -- Set high address bits for result storage
212                 else
213                     row_num <= row_num + 1; -- Increment row number
214                 end if;
215                 store_mat2_col_data <= '1'; -- Set store matrix 2 column data signal
216
217             when st_save =>
218                 if row_num = 3 then -- Check if last row is reached
219                     if iteration_num = 3 then -- Check if last iteration is done
220                         calc_sm <= st_idle; -- Transition to idle state
221                     else
222                         iteration_num <= iteration_num + 1; -- Increment iteration number
223                         calc_sm <= st_get_row; -- Transition to get row state
224                         high_address <= "000"; -- Reset high address bits
225                         row_num <= iteration_num + 1; -- Set row number for next iteration
226                     end if;
227                 else
228                     row_num <= row_num + 1; -- Increment row number
229                 end if;
230
231             when st_idle =>
232                 main_sm <= st_display; -- Transition to display state
233                 result_ready <= '1'; -- Set result ready flag
234                 GOT_ALL_MATRICES <= '0'; -- Clear all matrices received flag
235                 row_num <= 0; -- Reset row number
236                 high_address <= "100"; -- Set high address bits for result display
237             end case;
238
239     when st_display =>
240         if display = '1' then -- Check if display signal is active
241             if row_num = 3 then -- Check if last row is reached
242                 if unsigned(high_address(1 downto 0)) = 3 then -- Check if last address is reached
243                     high_address <= "100"; -- Set high address bits to result display state
244                 else
245                     high_address <= std_logic_vector(unsigned(high_address) + 1); -- Increment high address bits
246                 end if;
247                 row_num <= 0; -- Reset row number
248             else
249                 row_num <= row_num + 1; -- Increment row number
250             end if;
251         end if;
252         if start = '1' then -- Check if start signal is active
253             main_sm <= st_idle; -- Transition to idle state
254             result_ready <= '0'; -- Clear result ready flag
255         end if;
256     end case;
257
258     RESULTS_READY <= result_ready; -- Update results ready flag
259
260 end if;
261 end process;
262
263 -- Process to store row data from matrix 1 into memory
264 process(CLK, RST)
265 begin
266     if RST = '1' then -- Reset condition
267         mem1_row_data <= (others => '0'); -- Clear matrix 1 row data
268     elsif rising_edge(CLK) then -- On rising edge of the clock
269         if store_mat1_row_data = '1' then -- Check if store signal is active
270             mem1_row_data <= mem_dout; -- Store memory output into matrix 1 row data
271         end if;
272     end if;
273 end process;
274
275 -- Memory address and write control logic
276 mem_address <= high_address & std_logic_vector(to_unsigned(row_num, 2)); -- Combine high address and row number for memory address
277 mem_wr_data <= res_mat_element when res_mat_element_valid = '1' else DIN & DIN & DIN; -- Select write data for memory
278 mem_wr <= DIN_VALID or res_mat_element_valid; -- Enable memory write if data input is valid or result element is valid
279 mem_byte_enable <= "1111" when res_mat_element_valid = '1' else byte_enable; -- Select byte enable for memory
280
281 -- Process to generate byte enable signals based on column number
282 gen_byte_enable : process(col_num)
283 begin
284     case col_num is
285         when 0 =>
286             byte_enable <= "0001"; -- Enable first byte
287         when 1 =>
288             byte_enable <= "0010"; -- Enable second byte
289         when 2 =>
290             byte_enable <= "0100"; -- Enable third byte
291         when 3 =>
292             byte_enable <= "1000"; -- Enable fourth byte
293     end case;
294 end process;

```

```

298 -- Instantiate matrix RAM component
299 matrix_ram_inst : matrix_ram
300 generic map (
301     DATA_WIDTH => 32, -- Data width of RAM
302     ADDRESS_BITS => 5 -- Number of address bits for RAM
303 )
304 port map (
305     CLK => CLK, -- Connect clock signal
306     RST => RST, -- Connect reset signal
307     DATA => mem_wr_data, -- Connect memory write data
308     WREN => mem_wr_en, -- Connect memory write enable
309     ADDRESS => mem_addr, -- Connect memory address
310     BYTEENA => mem_byte_enable, -- Connect byte enable signals
311     Q => mem_dout -- Connect memory output data
312 );
313
314 -- Instantiate first multiplier component
315 mult1 : my_multiplier
316 generic map (
317     N => N, -- width of data inputs/outputs
318     LATENCY => LATENCY, -- Latency of multiplier
319     IS_SIGNED => IS_SIGNED -- Signed/unsigned operation flag
320 )
321 port map (
322     CLK => CLK, -- Connect clock signal
323     DIN_VALID => store_mat2_col_data, -- Connect data valid signal
324     A => mat1_row_data(7 downto 0), -- Connect lower 8 bits of matrix 1 row data
325     B => mem_dout(7 downto 0), -- Connect lower 8 bits of memory output data
326     Q => mult1_q, -- Connect multiplier output
327     DOUT_VALID => mult1_q_valid -- Connect multiplier output valid flag
328 );
329
330 -- Instantiate second multiplier component
331 mult2 : my_multiplier
332 generic map (
333     N => N, -- width of data inputs/outputs
334     LATENCY => LATENCY, -- Latency of multiplier
335     IS_SIGNED => IS_SIGNED -- Signed/unsigned operation flag
336 )
337 port map (
338     CLK => CLK, -- Connect clock signal
339     DIN_VALID => store_mat2_col_data, -- Connect data valid signal
340     A => mat1_row_data(15 downto 8), -- Connect next 8 bits of matrix 1 row data
341     B => mem_dout(15 downto 8), -- Connect next 8 bits of memory output data
342     Q => mult2_q, -- Connect multiplier output
343     DOUT_VALID => mult2_q_valid -- Connect multiplier output valid flag
344 );
345
346 -- Instantiate third multiplier component
347 mult3 : my_multiplier
348 generic map (
349     N => N, -- width of data inputs/outputs
350     LATENCY => LATENCY, -- Latency of multiplier
351     IS_SIGNED => IS_SIGNED -- Signed/unsigned operation flag
352 )
353 port map (
354     CLK => CLK, -- Connect clock signal
355     DIN_VALID => store_mat2_col_data, -- Connect data valid signal
356     A => mat1_row_data(23 downto 16), -- Connect next 8 bits of matrix 1 row data
357     B => mem_dout(23 downto 16), -- Connect next 8 bits of memory output data
358     Q => mult3_q, -- Connect multiplier output
359     DOUT_VALID => mult3_q_valid -- Connect multiplier output valid flag
360 );
361
362 -- Instantiate fourth multiplier component
363 mult4 : my_multiplier
364 generic map (
365     N => N, -- width of data inputs/outputs
366     LATENCY => LATENCY, -- Latency of multiplier
367     IS_SIGNED => IS_SIGNED -- Signed/unsigned operation flag
368 )
369 port map (
370     CLK => CLK, -- Connect clock signal
371     DIN_VALID => store_mat2_col_data, -- Connect data valid signal
372     A => mat1_row_data(31 downto 24), -- Connect upper 8 bits of matrix 1 row data
373     B => mem_dout(31 downto 24), -- Connect upper 8 bits of memory output data
374     Q => mult4_q, -- Connect multiplier output
375     DOUT_VALID => mult4_q_valid -- Connect multiplier output valid flag
376 );
377
378 -- Process to sum the products of the multiplications and store the result
379 sum_of_products : process(CLK, RST)
380 begin
381     if RST = '1' then -- Reset condition
382         res_mat_element <= (others => '0'); -- Clear result matrix element
383         res_mat_element_valid <= '0'; -- Clear result element valid flag
384     elsif rising_edge(CLK) then -- On rising edge of the clock
385         res_mat_element <= std_logic_vector(
386             resize(signed(mult1_q), 32) +
387             resize(signed(mult2_q), 32) +
388             resize(signed(mult3_q), 32) +
389             resize(signed(mult4_q), 32)); -- Sum the resized multiplier outputs
390         res_mat_element_valid <= mult1_q_valid; -- Set result element valid flag based on first multiplier valid flag
391     end if;
392 end process;
393
394 RESULT <= mem_dout(16 downto 0); -- Output the lower 17 bits of the memory output as the final result
395
396 end architecture;

```


הסברים כלליים:

- הגדרות ראשוניות: הקוד כולל קבועים (C_NUM_OF_ELEMENTS, N, LATENCY) המשמשים להגדרת מאפיינים שונים של המערכת, כמו מספר האיברים במטריצה, רוחב הנתונים, וזמן ההשהיה של הכפל.
- **מכונת מצבים (State Machine)** הקוד משתמש בשתי מכונות מצבים - אחת לתהליך הראשי (main_sm) ואחת לתהליך החישוב (calc_sm) כל אחת מהן עוברת בין מצבים שונים כדי לבצע את המשימות הנדרשות.

סיכום כללי:

הקוד הזה מגדיר יחידה מרכזית שתפקידה לקבל נתונים של מטריצות, לבצע כפל מטריצות בצורה סינכרונית באמצעות מכפלים, ולשמור את התוצאה בזיכרון לשימוש בהמשך או להצגה. מכונות המצבים מבטיחות שהמעבר בין השלבים יתבצע בצורה נכונה ורציפה, תוך שמירה על הסדר הלוגי של הפעולות.

❖ main_controller simulation:



הסבר סימולציה:

קבלת המטריצות:

- **תחילת מצב:** כאשר האות **STARTn** עולה לגבוה.
- **לחיצה ראשונה על STARTn:** המערכת מתחילה לקבל את נתוני המטריצה הראשונה דרך אות ה- **DIN**. כל האותות המעידים על קבלת הנתונים (**DATA_REQUEST**, **DIN_VALID**) האות **GOT_ALL_MATRICES** עולה ל-1 כדי להראות שכל המטריצות התקבלו.
- **לחיצה שנייה על STARTn:** המערכת מתחילה לקבל את נתוני המטריצה השנייה באותו תהליך כמו בקבלת המטריצה הראשונה. כאשר הנתונים התקבלו, המערכת מוכנה להתחיל את תהליך החישוב.

חישוב המטריצות:

- **תחילת מצב:** כאשר האות **STARTn** מופעל פעם נוספת לאחר קבלת שתי המטריצות.
- **תהליך:** המערכת מבצעת את חישוב המכפלה בין המטריצות. תהליך זה נמשך עד לסיום החישוב, שאז ניתן לראות שהאות **RESULTS_READY** עולה ל-1 כדי לסמן שהתוצאה מוכנה.

הצגת התוצאה:

- **תחילת מצב:** כאשר האות **DISPLAYn** מופעל.
- **לחיצה על DISPLAYn:** התוצאה הסופית מוצגת על תצוגות ה-7-segment HEX0-HEX3 (כאשר האותות **LEDG** ו-**LED_SIGN** מסמנים את מצב התוצאה (חיובי/שלילי). המערכת ממשיכה במצב הצגה זה עד לקבלת פקודת איפוס של **STARTn** חדשה.

לחיצה נוספת על STARTn:

- **תחילת מצב:** לחיצה שלישית על **START** מתחילה את התהליך מחדש, המערכת שוב מוכנה לקבל נתוני מטריצה חדשה ולהציג את התוצאות במידה והתקבלו שתי מטריצות חדשות.

קבלת נתוני המטריצות והתחלת החישוב:

- **תחילת מצב:** כאשר האותות **mult1_q_valid** עד **mult4_q_valid** הופכים לגבוהים.
- **תהליך:** המערכת מקבלת את תוצאות החישובים הבינאריים מהחישובים של כל שורה ועמודה במטריצות (דרך **mult1_q** עד **mult4_q**). כל אחד מהאותות האלה מסמן שהערך התקבל ומאומת. ברגע שהאות **res_mat_elements_valid** עולה ל-1, המערכת מסיימת את קבלת הנתונים ועוברת לשלב הבא.

חישוב תוצאת המטריצה:

- **תחילת מצב:** כאשר האות **res_mat_elements_valid** במצב גבוה.
- **תהליך:** המערכת מתחילה לחשב את התוצאה של כפל המטריצות, כאשר האות **res_mat_elements_q** מציג את התוצאה של כל אלמנט במטריצה. תהליך זה ממשיך עד לסיום חישוב כל האלמנטים של המטריצה.

סיום החישוב והצגת התוצאה:

- **תחילת מצב:** כאשר האות **result_ready** עולה ל-1.
- **תהליך:** בסיום החישוב, האות **result_ready** עולה כדי לסמן שהתוצאה הסופית מוכנה להצגה או לשימוש נוסף במערכת. בשלב זה, המערכת סיימה את החישוב ומוכנה לשלב הבא של הצגת התוצאה או קבלת פקודת איפוס חדשה.

3. שלבי הסינתיזה

3.1 הרמה העליונה והקבצים

Cyclone V: 5CGXFC5C6F27C7

> abc VHDL matrices_mult

Files

- ./src/expected_results.dat
- abc SDC matrices_mult.sdc
- abc VHDL ./src/matrices_mult_tb.vhd
- abc VHDL ./src/sync_diff.vhd
- abc VHDL ./src/num_convert.vhd
- abc VHDL ./src/my_multiplier.vhd
- abc VHDL ./src/matrix_ram.vhd
- abc VHDL ./src/matrices_mult.vhd
- abc VHDL ./src/main_controller.vhd
- abc VHDL ./src/data_generator_pack.vhd
- abc VHDL ./src/data_generator.vhd
- abc VHDL ./src/bin2bcd_12bit_sync.vhd
- abc VHDL ./src/bcd_to_7seg.vhd
- output_files/start_btn_stp.stp

3.2 קומפילציה (ניצול משאבים)

Flow Summary	
Flow Status	Successful - Wed Aug 28 10:26:05 2024
Quartus Prime Version	20.1.1 Build 720 11/11/2020 SJ Lite Edition
Revision Name	matrices_mult
Top-level Entity Name	matrices_mult
Family	Cyclone V
Device	5CGXFC5C6F27C7
Timing Models	Final
Logic utilization (in ALMs)	1,041 / 29,080 (4 %)
Total registers	2106
Total pins	40 / 364 (11 %)
Total virtual pins	0
Total block memory bits	4,736 / 4,567,040 (< 1 %)
Total DSP Blocks	4 / 150 (3 %)
Total HSSI RX PCSs	0 / 6 (0 %)
Total HSSI PMA RX Deserializers	0 / 6 (0 %)
Total HSSI TX PCSs	0 / 6 (0 %)
Total HSSI PMA TX Serializers	0 / 6 (0 %)
Total PLLs	0 / 12 (0 %)
Total DLLs	0 / 4 (0 %)

הסבר למה השתמשנו ביותר DSP בלקים:

בגלל שעשינו Signal tap היא צורכת יותר משאבים.

3.3 ניצול משאבים של כל בלוק

Entity:Instance	ALMs needed [=A-B+C]	[A] ALMs used in final placement	[B] Estimate of ALMs recoverable by dense packing	[C] Estimate of ALMs unavailable	ALMs used for memory
Cyclone V: 5CGXFC5C6F27C7					
matrices_mult	1041.0 (3.2)	1365.0 (3.2)	325.5 (0.0)	1.5 (0.0)	0.0 (0.0)
sld_hub:auto_hub	61.0 (0.5)	69.5 (0.5)	8.5 (0.0)	0.0 (0.0)	0.0 (0.0)
sld_signaltap:auto_signaltap_0	276.5 (6.8)	396.0 (28.7)	119.5 (21.9)	0.0 (0.0)	0.0 (0.0)
bcd_to_7seg:bcd_to_7seg_inst0	4.5 (4.5)	6.0 (6.0)	1.5 (1.5)	0.0 (0.0)	0.0 (0.0)
bcd_to_7seg:bcd_to_7seg_inst1	4.7 (4.7)	5.0 (5.0)	0.3 (0.3)	0.0 (0.0)	0.0 (0.0)
bcd_to_7seg:bcd_to_7seg_inst2	5.0 (5.0)	5.3 (5.3)	0.3 (0.3)	0.0 (0.0)	0.0 (0.0)
bcd_to_7seg:bcd_to_7seg_inst3	7.0 (7.0)	7.0 (7.0)	0.0 (0.0)	0.0 (0.0)	0.0 (0.0)
bin2bcd_12bit_sync:bin2bcd_inst	44.7 (44.7)	54.3 (54.3)	9.7 (9.7)	0.0 (0.0)	0.0 (0.0)
data_generator:data_gen	23.2 (23.2)	24.6 (24.6)	1.4 (1.4)	0.0 (0.0)	0.0 (0.0)
main_controller:main_ctrl	600.3 (43.8)	782.3 (43.8)	183.4 (0.5)	1.5 (0.5)	0.0 (0.0)
num_convert:num_convert_inst	8.3 (8.3)	8.5 (8.5)	0.2 (0.2)	0.0 (0.0)	0.0 (0.0)
sync_diffs:sync_diff_DISPLAY	1.3 (1.3)	2.0 (2.0)	0.7 (0.7)	0.0 (0.0)	0.0 (0.0)
sync_diffs:sync_diff_START	1.3 (1.3)	1.3 (1.3)	0.0 (0.0)	0.0 (0.0)	0.0 (0.0)


Combinational ALUTs	Dedicated Logic Registers	I/O Registers	Block Memory Bits	M10Ks	DSP Blocks	Pins	Virtual Pins	Full Hierarchy Name
1074 (7)	2106 (0)	0 (0)	4736	1	4	40	0	matrices_mult
91 (1)	92 (0)	0 (0)	0	0	0	0	0	matrices_mult sld_hub:auto_hub
255 (2)	745 (74)	0 (0)	4736	1	0	0	0	matrices_mult sld_signaltap:auto_signaltap_0
7 (7)	0 (0)	0 (0)	0	0	0	0	0	matrices_mult bcd_to_7seg:bcd_to_7seg_inst0
7 (7)	0 (0)	0 (0)	0	0	0	0	0	matrices_mult bcd_to_7seg:bcd_to_7seg_inst1
7 (7)	0 (0)	0 (0)	0	0	0	0	0	matrices_mult bcd_to_7seg:bcd_to_7seg_inst2
7 (7)	0 (0)	0 (0)	0	0	0	0	0	matrices_mult bcd_to_7seg:bcd_to_7seg_inst3
66 (66)	38 (38)	0 (0)	0	0	0	0	0	matrices_mult bin2bcd_12bit_sync:bin2bcd_inst
33 (33)	20 (20)	0 (0)	0	0	0	0	0	matrices_mult data_generator:data_gen
575 (88)	1186 (57)	0 (0)	0	0	4	0	0	matrices_mult main_controller:main_ctrl
17 (17)	17 (17)	0 (0)	0	0	0	0	0	matrices_mult num_convert:num_convert_inst
1 (1)	4 (4)	0 (0)	0	0	0	0	0	matrices_mult sync_diffs:sync_diff_DISPLAY
1 (1)	4 (4)	0 (0)	0	0	0	0	0	matrices_mult sync_diffs:sync_diff_START

3.4 הקצאת פינים.

הקצאת הפינים נעשתה דרך קובץ שהורדנו מהמודל והוספנו אותו לפרויקט

in	CLK	Input	PIN_R20	5B	B5B_No	3.3-V LVTTTL		16mA (default)	
in	DISPLAYn	Input	PIN_Y15	4A	B4A_No	1.2 V		8mA (default)	
out	HEX0[6]	Output	PIN_Y18	4A	B4A_No	1.2 V		8mA (default)	1 (default)
out	HEX0[5]	Output	PIN_Y19	4A	B4A_No	1.2 V		8mA (default)	1 (default)
out	HEX0[4]	Output	PIN_Y20	4A	B4A_No	1.2 V		8mA (default)	1 (default)
out	HEX0[3]	Output	PIN_W18	4A	B4A_No	1.2 V		8mA (default)	1 (default)
out	HEX0[2]	Output	PIN_V17	4A	B4A_No	1.2 V		8mA (default)	1 (default)
out	HEX0[1]	Output	PIN_V18	4A	B4A_No	1.2 V		8mA (default)	1 (default)
out	HEX0[0]	Output	PIN_V19	4A	B4A_No	1.2 V		8mA (default)	1 (default)
out	HEX1[6]	Output	PIN_AF24	4A	B4A_No	1.2 V		8mA (default)	1 (default)
out	HEX1[5]	Output	PIN_AC19	4A	B4A_No	1.2 V		8mA (default)	1 (default)
out	HEX1[4]	Output	PIN_AE25	4A	B4A_No	1.2 V		8mA (default)	1 (default)
out	HEX1[3]	Output	PIN_AE26	4A	B4A_No	1.2 V		8mA (default)	1 (default)
out	HEX1[2]	Output	PIN_AB19	4A	B4A_No	1.2 V		8mA (default)	1 (default)
out	HEX1[1]	Output	PIN_AD26	4A	B4A_No	1.2 V		8mA (default)	1 (default)
out	HEX1[0]	Output	PIN_AA18	4A	B4A_No	1.2 V		8mA (default)	1 (default)
out	HEX2[6]	Output	PIN_W20	5A	B5A_No	3.3-V LVTTTL		16mA (default)	1 (default)
out	HEX2[5]	Output	PIN_W21	5A	B5A_No	3.3-V LVTTTL		16mA (default)	1 (default)
out	HEX2[4]	Output	PIN_V20	5A	B5A_No	3.3-V LVTTTL		16mA (default)	1 (default)
out	HEX2[3]	Output	PIN_V22	5A	B5A_No	3.3-V LVTTTL		16mA (default)	1 (default)
out	HEX2[2]	Output	PIN_U20	5A	B5A_No	3.3-V LVTTTL		16mA (default)	1 (default)
out	HEX2[1]	Output	PIN_AD6	3A	B3A_No	3.3-V LVTTTL		16mA (default)	1 (default)
out	HEX2[0]	Output	PIN_AD7	3A	B3A_No	3.3-V LVTTTL		16mA (default)	1 (default)
out	HEX3[6]	Output	PIN_AC22	5A	B5A_No	3.3-V LVTTTL		16mA (default)	1 (default)
out	HEX3[5]	Output	PIN_AC23	5A	B5A_No	3.3-V LVTTTL		16mA (default)	1 (default)
out	HEX3[4]	Output	PIN_AC24	5A	B5A_No	3.3-V LVTTTL		16mA (default)	1 (default)
out	HEX3[3]	Output	PIN_AA22	5A	B5A_No	3.3-V LVTTTL		16mA (default)	1 (default)
out	HEX3[2]	Output	PIN_AA23	5A	B5A_No	3.3-V LVTTTL		16mA (default)	1 (default)
out	HEX3[1]	Output	PIN_Y23	5A	B5A_No	3.3-V LVTTTL		16mA (default)	1 (default)
out	HEX3[0]	Output	PIN_Y24	5A	B5A_No	3.3-V LVTTTL		16mA (default)	1 (default)
out	LED_SIGN	Output	PIN_H9	8A	B8A_No	2.5 V		12mA (default)	1 (default)
out	LEDG[3]	Output	PIN_E9	8A	B8A_No	2.5 V		12mA (default)	1 (default)
out	LEDG[2]	Output	PIN_D8	8A	B8A_No	2.5 V		12mA (default)	1 (default)
out	LEDG[1]	Output	PIN_K6	8A	B8A_No	2.5 V		12mA (default)	1 (default)
out	LEDS_1E4[3]	Output	PIN_J10	8A	B8A_No	2.5 V		12mA (default)	1 (default)
out	LEDS_1E4[2]	Output	PIN_H7	8A	B8A_No	2.5 V		12mA (default)	1 (default)
out	LEDS_1E4[1]	Output	PIN_K8	8A	B8A_No	2.5 V		12mA (default)	1 (default)
out	LEDS_1E4[0]	Output	PIN_K10	8A	B8A_No	2.5 V		12mA (default)	1 (default)
in	RSTn	Input	PIN_P11	3B	B3B_No	1.2 V		8mA (default)	

Top View - Wire Bond Cyclone V - 5CGXFC5C6F27C7



```

1  # Turn on transcript to log all console output to a file
2  transcript on
3
4  # Check if the library 'rtl_work' exists and delete it if it does
5  if {[file exists rtl_work]} {
6      vdel -lib rtl_work -all
7  }
8
9  # Create a new library 'rtl_work' for the simulation
10 vlib rtl_work
11
12 # Map the logical library 'work' to the 'rtl_work' physical library
13 vmap work rtl_work
14
15 # Compile all the VHDL source files into the 'work' library
16 vcom -2008 -work work {C:/Users/aboud/VHDL2024B/FinalProject/src/sync_diff.vhd}
17 vcom -2008 -work work {C:/Users/aboud/VHDL2024B/FinalProject/src/num_convert.vhd}
18 vcom -2008 -work work {C:/Users/aboud/VHDL2024B/FinalProject/src/my_multiplier.vhd}
19 vcom -2008 -work work {C:/Users/aboud/VHDL2024B/FinalProject/src/matrix_ram.vhd}
20 vcom -2008 -work work {C:/Users/aboud/VHDL2024B/FinalProject/src/matrices_mult.vhd}
21 vcom -2008 -work work {C:/Users/aboud/VHDL2024B/FinalProject/src/main_controller.vhd}
22 vcom -2008 -work work {C:/Users/aboud/VHDL2024B/FinalProject/src/data_generator_pack.vhd}
23 vcom -2008 -work work {C:/Users/aboud/VHDL2024B/FinalProject/src/bin2bcd_12bit_sync.vhd}
24 vcom -2008 -work work {C:/Users/aboud/VHDL2024B/FinalProject/src/bcd_to_7seg.vhd}
25 vcom -2008 -work work {C:/Users/aboud/VHDL2024B/FinalProject/src/data_generator.vhd}
26
27 # Compile the testbench file
28 vcom -2008 -work work {C:/Users/aboud/VHDL2024B/FinalProject/par/./src/matrices_mult_tb.vhd}
29
30 # Simulate the testbench with specific libraries and options
31 vsim -t lps -L altera -L lpm -L sgate -L altera_mf -L altera_lnsim -L cyclonev -L rtl_work -L work -voptargs="+acc" matrices_mult_tb
32
33 # Add all signals to the waveform view, grouped by their hierarchy
34 add wave -group matrices_mult_tb/* -- Add all top-level testbench signals
35 add wave -group matrices_mult matrices_mult_tb/dut/* -- Add all signals from the DUT
36
37 # Add signals from specific components in the design under test (DUT)
38 add wave -group data_generator matrices_mult_tb/dut/data_gen/*
39 add wave -group main_controller matrices_mult_tb/dut/main_ctrl/*
40 add wave -group matrix_ram_inst matrices_mult_tb/dut/main_ctrl/matrix_ram_inst/*
41 add wave -group mult1 matrices_mult_tb/dut/main_ctrl/mult1/*
42 add wave -group mult2 matrices_mult_tb/dut/main_ctrl/mult2/*
43 add wave -group mult3 matrices_mult_tb/dut/main_ctrl/mult3/*
44 add wave -group mult4 matrices_mult_tb/dut/main_ctrl/mult4/*
45
46 add wave -group bin2bcd_12bit_sync matrices_mult_tb/dut/bin2bcd_inst/*
47 add wave -group num_convert matrices_mult_tb/dut/num_convert_inst/*
48
49 add wave -group bcd_to_7seg_inst0 matrices_mult_tb/dut/bcd_to_7seg_inst0/*
50 add wave -group bcd_to_7seg_inst1 matrices_mult_tb/dut/bcd_to_7seg_inst1/*
51 add wave -group bcd_to_7seg_inst2 matrices_mult_tb/dut/bcd_to_7seg_inst2/*
52 add wave -group bcd_to_7seg_inst3 matrices_mult_tb/dut/bcd_to_7seg_inst3/*
53
54 add wave -group sync_diff_START matrices_mult_tb/dut/sync_diff_START/*
55 add wave -group sync_diff_DISPLAY matrices_mult_tb/dut/sync_diff_DISPLAY/*
56
57 # Open the structure and signals views in the simulator GUI
58 view structure
59 view signals
60
61 # Run the simulation indefinitely or until manually stopped
62 run -all

```

קובץ Do:

8) בדיקת המערכת בעזרת Signal TAP

❖ יצירת קובץ Signal TAP לבדיקת המערכת ללחיצת STARTn

trigger: 2024/08/27 21:50:07 #1

Lock mode: Allow all changes

Type	Alias	Name	Data Enable	Trigger Enable	Trigger Conditions
*		STARTn	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	1 Basic AND
...	oller:main_ctrl	RESULT[16..0]	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	XXXXXXXXXXXXXXXX
...	HEX0[6..0]		<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	XXXXXXXXb
...	HEX1[6..0]		<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	XXXXXXXXb
...	HEX2[6..0]		<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	XXXXXXXXb
...	HEX3[6..0]		<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	XXXXXXXXb
...	LEDG[3..1]		<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	XXXb
*		LED_SIGN	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	
...	LEDS_1E4[3..0]		<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	XXXXb
...	troller:main_ctrl main_sm.st_idle		<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	
...	r main_sm.st_wait_for_calculate		<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	
...	ler:main_ctrl main_sm.st_display		<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	

Signal Configuration:

Clock: CLK

Data

Sample depth: 128 RAM type: Auto

☐ Segmented: 2 64 sample segments

Nodes Allocated: ☒ Auto ☐ Manual: 57

Pipeline Factor: 0

Storage qualifier:

Type: ☒ Continuous

❖ סימולציה דרך ה Signal TAP ללחיצת STARTn

לחיצה 1

Name	7
STARTn	
...oller:main_ctrl RESULT[16..0]	250
HEX0[6..0]	1000000b
HEX1[6..0]	0010010b
HEX2[6..0]	0100100b
HEX3[6..0]	1000000b
LEDG[3..1]	101b
LED_SIGN	
LEDS_1E4[3..0]	0000b
...troller:main_ctrl main_sm.st_idle	
...r main_sm.st_wait_for_calculate	
...ler:main_ctrl main_sm.st_display	

לחיצה 2

Name	7
STARTn	
...oller:main_ctrl RESULT[16..0]	250
HEX0[6..0]	1111111b
HEX1[6..0]	1111111b
HEX2[6..0]	1111111b
HEX3[6..0]	1111111b
LEDG[3..1]	001b
LED_SIGN	
LEDS_1E4[3..0]	0000b
...troller:main_ctrl main_sm.st_idle	
...r main_sm.st_wait_for_calculate	
...ler:main_ctrl main_sm.st_display	

לחיצה 3

Name	7
STARTn	
...oller:main_ctrl RESULT[16..0]	-9724
HEX0[6..0]	1111111b
HEX1[6..0]	1111111b
HEX2[6..0]	1111111b
HEX3[6..0]	1111111b
LEDG[3..1]	011b
LED_SIGN	
LEDS_1E4[3..0]	0000b
...troller:main_ctrl main_sm.st_idle	
...r main_sm.st_wait_for_calculate	
...ler:main_ctrl main_sm.st_display	

לחיצה 4

Name	3
STARTn	
...oller:main_ctrl RESULT[16..0]	-6017
HEX0[6..0]	1111000b
HEX1[6..0]	1111001b
HEX2[6..0]	1000000b
HEX3[6..0]	0000010b
LEDG[3..1]	101b
LED_SIGN	
LEDS_1E4[3..0]	0000b
...troller:main_ctrl main_sm.st_idle	
...r main_sm.st_wait_for_calculate	
...ler:main_ctrl main_sm.st_display	

הסבר איטרציות (העברה ממטריציה A ל B):

❖ בלחיצה STARTn 1:

אנחנו נמצאים במטריציה A, התוצאה 250:

הערך 250 הוא תוצאת החישוב הראשון במטריציה A שמערכת הפיקה, והוא זה שאמור להיות מוצג על תצוגות ה-segment-7.

תצוגות ה-segment-7 (HEX0 עד HEX3):

כל HEX מייצג תצוגת segment-7 אחת:

HEX0: מראה b1000000 שזהו הקוד להצגת הספרה 0 על תצוגת segment-7.

HEX1: מראה b0100000 שזהו הקוד להצגת הספרה 2.

HEX2: מראה b0010010 שזהו הקוד להצגת הספרה 5.

HEX3: מראה b1000000 שזהו הקוד להצגת הספרה 0.

נורות ה-LED (LEDG ו-LED_SIGN):

LEDG[3:1] מציגים את מצב ה-LED הירוק: b101 מצוין שה-LED הראשון והשלישי דולקים והשני כבוי.

LED_SIGN: ערך 0 מצוין שהתוצאה חיובית (ללא סימן מינוס).

מצבי מכונת המצבים:

מכונת המצבים נמצאת במעבר בין המצבים **st_idle**, **st_wait_for_calculate** ו-**st_display**, מה שמראה שהמערכת בהתחלה מחכה לפעולה (**idle**), ואז ממתינה להתחלת החישוב (**wait_for_calculate**), ולאחר מכן מציגה את התוצאה (**display**).

❖ בלחיצה STARTn 2 ו-3:

כל HEX מייצג תצוגת segment-7 אחת שהי b1111111 שזהו הקוד לכבוי התצוגה

מכונת המצבים עברה למצב **idle** ואחר כך למצב **wait_for_calculate**

❖ בלחיצה STARTn 4:

אנחנו עברנו למטריציה B, התוצאה -6017:

הערך -6017 הוא תוצאת החישוב הראשון במטריציה B שמערכת הפיקה.

LED_SIGN: ערך 1 מצוין שהתוצאה שלילי (עם סימן מינוס).

❖ יצירת קובץ Signal TAP לבדיקת המערכת ללחיצת DISPLAYn

trigger: 2024/08/27 23:05:05 #1

Lock mode: Allow all changes

Type	Alias	Name	Data Enable	Trigger Enable	Trigger Conditions
*		DISPLAYn	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	1 Basic AND
C		...oller:main_ctrl RESULT[16..0]	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	XXXXXXXXXXXXXXXXXXXX
quit		HEX0[6..0]	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	XXXXXXXXb
quit		HEX1[6..0]	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	XXXXXXXXb
quit		HEX2[6..0]	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	XXXXXXXXb
quit		HEX3[6..0]	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	XXXXXXXXb
quit		LEDG[3..1]	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	XXXb
*		LED_SIGN	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	
quit		LEDS_1E4[3..0]	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	XXXXb
*		...ler:main_ctrl main_sm.st_display	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	

Signal Configuration:

Clock: CLK

Data

Sample depth: 128 RAM type: Auto

☐ Segmented: 2 64 sample segments

Nodes Allocated: ☒ Auto ☐ Manual: 55

Pipeline Factor: 0

Storage qualifier:

❖ סימולציה דרך ה Signal TAP ללחיצת DISPLAYn

Sign Value

0 250

0 260

0 270

0 280

0 618

0 644

0 670

0 696

0 986

0 1028

0 1070

0 1112

0 1354

0 1412

0 1470

0 1528

Name

DISPLAYn

...oller:main_ctrl|RESULT[16..0]

HEX0[6..0]

HEX1[6..0]

HEX2[6..0]

HEX3[6..0]

LEDG[3..1]

LED_SIGN

LEDS_1E4[3..0]

...ler:main_ctrl|main_sm.st_display

7

260

1000000b

0000010b

0100100b

1000000b

101b

0000b

1 לחיצה

Name

DISPLAYn

...oller:main_ctrl|RESULT[16..0]

HEX0[6..0]

HEX1[6..0]

HEX2[6..0]

HEX3[6..0]

LEDG[3..1]

LED_SIGN

LEDS_1E4[3..0]

...ler:main_ctrl|main_sm.st_display

7

270

1000000b

1111000b

0100100b

1000000b

101b

0000b

2 לחיצה

name

DISPLAYn

...oller:main_ctrl|RESULT[16..0]

HEX0[6..0]

HEX1[6..0]

HEX2[6..0]

HEX3[6..0]

LEDG[3..1]

LED_SIGN

LEDS_1E4[3..0]

...ler:main_ctrl|main_sm.st_display

7

280

1000000b

0000000b

0100100b

1000000b

101b

0000b

3 לחיצה

Name

DISPLAYn

...oller:main_ctrl|RESULT[16..0]

HEX0[6..0]

HEX1[6..0]

HEX2[6..0]

HEX3[6..0]

LEDG[3..1]

LED_SIGN

LEDS_1E4[3..0]

...ler:main_ctrl|main_sm.st_display

7

618

0000000b

1111001b

0000010b

1000000b

101b

0000b

4 לחיצה

הסבר איטרציות (העברה במטריציה A):

❖ בלחיצת DISPLAYn:

התוצאה עברה לאיבר השני 260

ובכל לחיצה על DISPLAYn התוצאה תעבור לאיבר הבא

❖ יצירת קובץ Signal TAP לבדיקת המערכת ללחיצת RSTn

trigger: 2024/08/28 10:24:26 #1

Lock mode: Allow all changes

Type	Alias	Name	Data Enable	Trigger Enable	Trigger Conditions
		RSTn	37	37	1 Basic AND
		HEX0[6..0]	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	XXXXXXb
		HEX1[6..0]	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	XXXXXXb
		HEX2[6..0]	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	XXXXXXb
		HEX3[6..0]	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	XXXXXXb
		LEDG[3..1]	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	XXXb
		LED_SIGN	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	
		LEDS_1E4[3..0]	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	XXXXb

Signal Configuration:

Clock: CLK

Data

Sample depth: 128 RAM type: Auto

☐ Segmented: 2 64 sample segments

Nodes Allocated: ☒ Auto ☐ Manual: 37

Pipeline Factor: 0

Storage qualifier:

Type: ☒ Continuous

סימולציה דרך ה Signal TAP ללחיצת RSTn

Name	-16
RSTn	
HEX0[6..0]	1111111b
HEX1[6..0]	1111111b
HEX2[6..0]	1111111b
HEX3[6..0]	1111111b
LEDG[3..1]	001b
LED_SIGN	
LEDS_1E4[3..0]	0000b

❖ בלחיצת RSTn:

כל HEX מייצג תצוגת 7-segment אחת שהי 1111111b שזהו הקוד לכבוי התצוגה ובכל לחיצה על DISPLAYn התוצאה תעבור להאיבר הבא

LEDG[3:1] מציגים את מצב ה-LED הירוק: 000b מציין שכל ה-LEDs כבויים.

LED_SIGN: ערך 0 מציין שה-LED כבוי.

(9) סרטון הדגמה:

<https://www.youtube.com/watch?v=htl3920-ROM>

