


PORT TO SAMTEC J77A J77B **QSH-060 QSH-060** VIO1_HDR VIO1_HDR 61 {2,4} DQ10 **DQ29** {4,5} SEC 1/2 SEC 2/2 {4,5} DQ26 **C** DQ31 {4,5} 65 **CONTRIBITION** DQ8 {2,4} {2,4} DQ14 67 **DQ**0 {2,4} {4,5} DQ23 10 69 **C** DQ3 {2,4} {4,5} DQ22 12 12 × {2,4} DQ12 **C** DQ25 {4,5} 72 73 **✓ DQ1** {2,4} {4,5} DQ18 16 16 × **✓ DQ2** {2,4} {4,5} DQ21 76 18 18 × 17 77 **C** DQ24 {4,5} {4,5} DQ20 78 20 × **✓ DQ5** {2,4} {2,4} DQ11 80 22 × × 21 81 {2,4} DQ13 82 24 × {2,4} DQ15 84 26 26 × × 25 85 {4,5} DQ17 ✓ I2C_SDA_PPORT {4,8} 28 28 {4,5} DQ19 \rightarrow I2C_SCL_PPORT {4,8} 88 × 29 89 _>> I2S-MCLK {4,5} ✓ PMODE2_CON {2} {2,4} DQ9 30 90 {2,4} CTL3 **≺**⟨ DQ6 {2,4} {4,5} I2S_WP 92 32 {4,5} I2S_SD {2,4} CTL0 34 VIO1 J125 ✓ PMODE0_CON {2} {4,5} I2S_CLK × 97 {2,4} CTL7 **C**DQ28 {4,5} 100 {2,4} CTL5 **C** DQ30 {4,5} 100 102 × 101 **√**⟨ DQ7 {2,4} {2,4} CTL9 102 HEADER_1x2_100mil × 103 104 **≺** CLK {2,4} {2,4} CTL10 104 106 × 105 → ✓ PMODE1_CON {2} {2,4} CTL6 106 V5P0 J156 × 47 48 × 107 108 108 × 109 {2,4} CTL8 110 V5P0_HDR 112 × × 111 {2,4} CTL1 **-⟨** INT_N_CTL15 {2,4} 112 × 53 V5P0_HDR 113 V5P0_HDR HEADER_1x2_100mil **-**⟨⟨ CTL11 {2,4} 114 115 {2,4} CTL2 **C**DQ16 {4,5} 116 117 VIO1_HDR **\(\left\)** DQ27 {4,5} {2,4} CTL12 118 119 **-**⟨⟨ CTL4 {2} {2} RESET_N_CON <-2222 QSH_120pin_CONN PART_NUMBER = QSH-060-01-L-D-A QSH_120pin_CONN PART_NUMBER = QSH-060-01-L-D-A Manufacturer = Samtec Inc Manufacturer = Samtec Inc **FX3 DVK DEVICE BOARD** Document Number 630-60013-01 REV02 Thursday, September 08, 2011 Sheet

P-PORT CONNECTIONS VIO1 P - PORT SEC 1/7 F10 R5 22 DQ0 →>>DQ0 {3,4} R205 22 DQ1 →>>DQ1 {3,4} {3} PMODE0_CON< {3} PMODE1_CON< DQ1 R7 R8 22 DQ2 PMODE. 10K 10K 10K DQ2 **-⋙**DQ2 {3,4} R207 PMODE_0_DIP 3 PMODE_1_DIP 3 22 DQ3 DQ3 **->>**DQ3 {3,4} PMODE_0_DIP DQ4 **->>**DQ4 {3,4} DQ4 PMODE_1_DIP DQ5 DQ5 **-⋙**DQ5 {3,4} PMODE 2 DIP {3} PMODE2_CON< R210 DQ6 →>>DQ6 {3,4} PMODE R211 DQ7 DQ7 **-**>>>DQ7 {3,4} PMODE_2_DIP CTL4_LT R212 22 DIP SWITCH 4POS **-⋙**DQ8 {3,4} PART_NUMBER = 218-4LPST Manufacturer = CTS Electrocomponents ->>DQ9 {3,4} DQ9 R214 22 DQ10 ->>DQ10 {3,4} ->>DQ11 {3,4} DQ11 R216 22 ->>DQ12 {3,4} DQ12 R217 22 DQ13 DQ13 **-**>>>DQ13 {3,4} RESET_CONNECTION R218 22 →>>DQ14 {3,4} DQ14 R219 22 VI01 ->>DQ15 {3,4} DQ15 R220 22 ->>PCLK {3,4} PCLK **CVDDQ** CVDDQ R221 22 CTL0 ->>CTL0 {3,4} CTL0 R222 22 CTL1 CTL1 ->>CTL1 {3,4} R63 R223 22 CTL2 ->>CTL2 {3,4} CTL2 100K R224 22 R0402 ->>CTL3 {3,4} CTL3 R225 22 CTL4_SW ->>CTL4_SW {4} CTL4 RESET_N R226 22 CTL5 ->>CTL5 {3,4} CTL5 C1 _0.1uF R227 22 CTL6 PART NUMBER = EVQPAC07K CTL6 {3,4} {3} RESET_N_CON>> CTL6 Manufacturer = Panasonic C0402 R228 22 CTL7 CTL7 ->>CTL7 {3,4} HEADER_1x3_100mil R229 22 CTL8 CTL ->>>CTL8 {3,4} R230 22 CTL9 CTLS ->>CTL9 {3,4} 22 CTL10 CTL10 >>>CTL10 {3,4} CTL1 ->>CTL11 {3,4} R233 CTL12 CTL12 >>>CTL12 {3,4} VIO1 V5P0 22 PMODE_0 R234 PMODE0 VIO1 VIO1 V5P0 U45 22 PMODE 1 C2 C3 =0.1uF PMODE1 __0.1uF R170 C0402 C0402 PMODE2 VCCA VCCB DNL INT_N_CTL15 →>>INT_N_CTL15 {3,4} INT_N_CTL15 ->>USB_DRV_VBUS {9} RESET_N RESET_N **≺**RESET_N {4} VIO1 R11 GND 10K FX3_121_BUMP R0402 PART_NUMBER = TXS0101DBVR FX3 DVK DEVICE BOARD Document Number Size Rev 2.0 630-60013-01 REV02 Thursday, September 08, 2011





Pin Description

Table 16. Pin List

Pin I/O Name		Description			
				GPIFII (\	/IO1 Power Domain) J136: 3V3
				GPIF™II Interface	Slave FIFO Interface
F10	VIO1	I/O	GPIO[0]	DQ[0]	DQ[0]
F9	VIO1	I/O	GPIO[1]	DQ[1]	DQ[1]
F7	VIO1	I/O	GPIO[2]	DQ[2]	DQ[2]
G10	VIO1	I/O	GPIO[3]	DQ[3]	DQ[3]
G9	VIO1	I/O	GPIO[4]	DQ[4]	DQ[4]
F8	VIO1	I/O	GPIO[5]	DQ[5]	DQ[5]
H10	VIO1	I/O	GPIO[6]	DQ[6]	DQ[6]
H9	VIO1	I/O	GPIO[7]	DQ[7]	DQ[7]
J10	VIO1	I/O	GPIO[8]	DQ[8]	DQ[8]
J9	VIO1	I/O	GPIO[9]	DQ[9]	DQ[9]
K11	VIO1	I/O	GPIO[10]	DQ[10]	DQ[10]
L10	VIO1	I/O	GPIO[11]	DQ[11]	DQ[11]
K10	VIO1	I/O	GPIO[12]	DQ[12]	DQ[12]
K9	VIO1	I/O	GPIO[13]	DQ[13]	DQ[13]
J8	VIO1	I/O	GPIO[14]	DQ[14]	DQ[14]
G8	VIO1	I/O	GPIO[15]	DQ[15]	DQ[15]
J6	VIO1	I/O	GPIO[16]	PCLK	CLK
K8	VIO1	I/O	GPIO[17]	CTL[0]	SLCS#
K7	VIO1	I/O	GPIO[18]	CTL[1]	SLWR#
J7	VIO1	I/O	GPIO[19]	CTL[2]	SLOE#
H7	VIO1	I/O	GPIO[20]	CTL[3]	SLRD#
G7	VIO1	I/O	GPIO[21]	CTL[4]	FLAGA
G6	VIO1	I/O	GPIO[22]	CTL[5]	FLAGB
K6	VIO1	I/O	GPIO[23]	CTL[6]	GPIO
H8	VIO1	I/O	GPIO[24]	CTL[7]	PKTEND#
G5	VIO1	I/O	GPIO[25]	CTL[8]	GPIO
H6	VIO1	I/O	GPIO[26]	CTL[9]	GPIO
K5	VIO1	I/O	GPIO[27]	CTL[10]	GPIO
J5	VIO1	I/O	GPIO[28]	CTL[11]	A1
H5	VIO1	I/O	GPIO[29]	CTL[12]	A0
G4	VIO1	I/O	GPIO[30]	PMODE[0]	PMODE[0]
H4	VIO1	I/O	GPIO[31]	PMODE[1]	PMODE[1]
L4	VIO1	I/O	GPIO[32]	PMODE[2]	PMODE[2]
L8	VIO1	I/O	INT#	INT#/CTL[15]	CTL[15]
C5	CVDDQ	I	RESET#	RESET#	RESET#
				IO2 (VIO2 Power Domain)	
				GPIF II (32-bit data mode)	
K2	VIO2	I/O	GPIO[33]	DQ[16] GPIO	
J4	VIO2	I/O	GPIO[34]	DQ[17] GPIO	
K1	VIO2	I/O	GPIO[35]	DQ[18] GPIO	
J2	VIO2	I/O	GPIO[36]	DQ[19] GPIO	
J3	VIO2	I/O	GPIO[37]	DQ[20] GP	



Table 16. Pin List (continued)

	Pin	1/0	Name			De	escription		
J1	VIO2	I/O	GPIO[38]	DQ[21] GPIO			PIO		
H2	VIO2	I/O	GPIO[39]	DQ[22] GPIO			PIO		
НЗ	VIO2	I/O	GPIO[40]	DQ[23] GPIO					
F4	VIO2	I/O	GPIO[41]	DQ[24] GPIO					
G2	VIO2	I/O	GPIO[42]	DQ[25] GPIO					
G3	VIO2	I/O	GPIO[43]	DQ[26] GPIO			PIO		
F3	VIO2	I/O	GPIO[44]	DQ[27] GPIO					
F2	VIO2	I/O	GPIO[45]	GPIO					
				IO3 (VIO3 Power Domain) J145: 3V3			73		
				GPIO+SPI	GPIO+UART	GPIO only	GPIF II - 32 (FX3)+UART+I2S	GPIO+I2S	UART+SPI+ I2S
F5	VIO3	I/O	GPIO[46]	GPIO	GPIO	GPIO	DQ[28]	GPIO	UART_RTS
E1	VIO3	I/O	GPIO[47]	GPIO	GPIO	GPIO	DQ[29]	GPIO	UART_CTS
E5	VIO3	I/O	GPIO[48]	GPIO	GPIO	GPIO	DQ[30]	GPIO	UART_TX
E4	VIO3	I/O	GPIO[49]	GPIO	GPIO	GPIO	DQ[31]	GPIO	UART_RX
D1	VIO3	I/O	GPIO[50]	GPIO	GPIO	GPIO	I2S_CLK	GPIO	I2S_CLK
D2	VIO3	I/O	GPIO[51]	GPIO	GPIO	GPIO	I2S_SD	GPIO	I2S_SD
D3	VIO3	I/O	GPIO[52]	GPIO	GPIO	GPIO	I2S_WS	GPIO	I2S_WS
						IO4 (VIO4) Power Domain	•	
D4	VIO4	I/O	GPIO[53]	SPI_SCK	UART_RTS	GPIO	UART_RTS	GPIO	SPI_SCK
C1	VIO4	I/O	GPIO[54]	SPI_SSN	UART_CTS	GPIO	UART_CTS	I2S_CLK	SPI_SSN
C2	VIO4	I/O	GPIO[55]	SPI_MISO	UART_TX	GPIO	UART_TX	I2S_SD	SPI_MISO
D5	VIO4	I/O	GPIO[56]	SPI_MOSI	UART_RX	GPIO	UART_RX	I2S_WS	SPI_MOSI
C4	VIO4	I/O	GPIO[57]	GPIO	GPIO	GPIO	I2S_MCLK	I2S_MCLK	I2S_MCLK
					USB	Port (VBAT	T/VBUS Power Domain	n)	
C9	VBUS/ VBATT	I	OTG_ID	OTG_ID					
					USB Port	(U3TXVDDC	/U3RXVDDQ Power D	omain)	
А3	U3RXVDDQ	I	SSRXM	SSRX-					
A4	U3RXVDDQ	I	SSRXP	SSRX+					
A6	U3TXVDDQ	0	SSTXM	SSTX-					
A5	U3TXVDDQ	0	SSTXP	SSTX+					
					USB	Port (VBAT	T/VBUS Power Domain	n)	
A9	VBUS/VBATT	I/O	DP	D+					
A10	VBUS/VBATT	I/O	DM	D-					
A11			NC				o connect		
					Crys		CVDDQ Power Domain	1)	
B2	CVDDQ	I	FSLC[0]	FSLC[0]					
C6	AVDD	I/O	XTALIN	XTALIN					
C7	AVDD	I/O	XTALOUT	XTALOUT					
B4	CVDDQ	I	FSLC[1]	FSLC[1]					
E6	CVDDQ	I	FSLC[2]	FSLC[2]					
D7	CVDDQ	I	CLKIN	CLKIN					
D6	CVDDQ	I	CLKIN_32				LKIN_32		
					120		(VIO5 Power Domain)	J134:	3V3
D9	VIO5	I/O	I2C_GPIO[58]	I ² C_SCL					
D10	VIO5	I/O	I2C_GPIO[59]	I ² C_SDA					



Table 16. Pin List (continued)

	Pin	I/O	Name	Description
E7	VIO5	I	TDI	TDI
C10	VIO5	0	TDO	TDO
B11	VIO5	I	TRST#	TRST#
E8	VIO5	I	TMS	TMS
F6	VIO5	I	TCK	TCK
D11	VIO5	I/O	O[60]	Charger detect output
				Power
E10		PWR	VBATT	
B10		PWR	VDD	
A1		PWR	U3VSSQ	
E11		PWR	VBUS	
D8		PWR	VSS	
H11		PWR	VIO1	
E2		PWR	VSS	
L9		PWR	VIO1	
G1		PWR	VSS	
F1		PWR	VIO2	
G11		PWR	VSS	
E3		PWR	VIO3	
L1		PWR	VSS	
B1		PWR	VIO4	
L6		PWR	VSS	
B6		PWR	CVDDQ	
B5 A2		PWR PWR	U3TXVDDQ U3RXVDDQ	
C11		PWR	VIO5	
L11		PWR	VSS	
A7		PWR	AVDD	
B7		PWR	AVSS	
C3		PWR	VDD	
B8		PWR	VSS	
E9		PWR	VDD	
B9		PWR	VSS	
F11		PWR	VDD	
H1		PWR	VDD	
L7		PWR	VDD	
J11		PWR	VDD	
L5		PWR	VDD	
K4		PWR	VSS	
L3		PWR	VSS	
K3		PWR	VSS	
L2		PWR	VSS	
A8		PWR	VSS	
				Precision Resistors
C8	VBUS/VBATT	I/O	R_usb2	Precision resistor for USB 2.0 (Connect a 6.04 kΩ+/-1% resistor between this pin and GND)
B3	U3TXVDDQ	I/O	R_usb3	Precision resistor for USB 3.0 (Connect a 200 Ω+/-1% resistor between this pin and GND)