# Viking CPU - Manual de referência v<br/>0.3 $\,$

Sérgio Johann Filho

29 de janeiro de 2018

# Sumário

1	A a	quitetura Viking	. 2										
	1.1	2.00 % 1 % 2.00 %											
	1.2	Formatos de instrução	3										
		1.2.1 Instruções tipo R	3										
		1.2.2 Instruções tipo I	4										
	1.3	$\label{eq:Modos} \mbox{Modos de endereçamento}  \dots $	5										
	1.4	Conjunto de instruções	5										
		1.4.1 Computação	5										
		$1.4.2  Deslocamento \ . \ . \ . \ . \ . \ . \ . \ . \ . \ $	9										
		1.4.3 Carga e armazenamento	9										
		1.4.4 Desvios condicionais											
	1.5	Características únicas	12										
		1.5.1 Carga de constantes	12										
		1.5.2 Extensão de sinal	13										
		1.5.3 Desvios condicionais	13										
		1.5.4 Outras operações	13										
	1.6	Tipos de dados	14										
	1.7	Convenções de chamada de função	14										
		1.7.1 Pilha	14										
		1.7.2 Registradores	15										
		1.7.3 Chamada e retorno de funções $\ \ldots \ \ldots \ \ldots \ \ldots \ \ldots$	15										
2	Cint	ese de pseudo instruções	. 17										
4	2.1	Pseudo operações básicas											
	$\frac{2.1}{2.2}$	Operações de deslocamento											
	2.2	Pseudo operações não suportadas pelo montador											
	۷.ن	2.3.1 Testes, seleção e desvios (condicionais)											
		2.3.1 Testes, seleção e desvios (condicionais)											
		2.3.3 Desvios incondicionais											
		2.3.4 Operações aritméticas adicionais	20										
3	Mo	tagem de código e simulação	. 21										
	3.1	Montador											
		3.1.1 Formato da linguagem de montagem											
		3.1.2 Sintaxe de linha de comando $\ \ldots \ \ldots \ \ldots \ \ldots \ \ldots \ \ldots$	22										
	3.2	Simulador	23										
		3.2.1 Mapa de memória	24										
		3.2.2 Sintaxe de linha de comando $\dots \dots \dots \dots \dots \dots \dots \dots$	24										
$\mathbf{A}$	Exe	mplos	. 25										
В	Rot	nas <i>mulsi3. divsi3. modsi3</i> e <i>udivmodsi4</i>	. 28										

# Capítulo 1

# A arquitetura Viking

Viking é uma arquitetura simples, construída de acordo com a filosofia RISC. Essa arquitetura foi planejada com o objetivo de servir como ponto de partida para um conjunto de instruções básico extensível, em que uma quantidade reduzida de hardware é necessário para implementar seu conjunto de operações<sup>1</sup>, e ainda possuir funcionalidade suficiente para a execução de software de alto nível. Por exemplo, o banco de registradores possui poucas entradas, poucos multiplexadores são necessários, não existem qualificadores de estado de operações, unidades multiplicação e divisão não foram definidas, tampouco uma unidade de deslocamento (barrel shifter). Esse processador pode ser implementado em variantes de 16 e 32 bits, sendo que a diferença entre as duas se dá apenas com relação ao tamanho dos registradores do seu banco, o que não altera o conjunto de instruções básico.

Um pequeno número de operações é definido no conjunto de instruções da arquitetura Viking (17 operações básicas). Apesar do pequeno número de instruções, estas são poderosas o suficiente para realizarem todas as operações de máquinas com um maior número de instruções. Para que isso seja possível, muitas vezes uma instrução é utilizada de modo pouco ortodoxo ou uma combinação de instruções implementam um único comportamento. As operações são separadas em quatro classes distintas:

- 1. Computação (AND, OR, XOR, SLT, SLTU, ADD, SUB, LDR, LDC)
- 2. Deslocamento (LSR, ASR)
- 3. Carga e armazenamento (LDB, STB, LDW, STW)
- 4. Desvios condicionais (BEZ, BNZ)

Seguindo a filosofia RISC, as instruções são definidas em uma codificação que utiliza apenas dois formatos de instrução, com um tamanho fixo de 16 bits por instrução. Assim, a lógica necessária para a decodificação de instruções é reduzida significativamente, comparado ao que seria necessário para decodificar instruções com um tamanho variável. Além disso, um tamanho de 16 bits permite uma boa densidade de código, quando comparado a outros ISAs que possuem instruções de tamanho fixo porém com 32 bits.

<sup>&</sup>lt;sup>1</sup>O conjunto de instruções foi definido com o intuito de minimizar a complexidade da arquitetura e de forma que possa facilmente sintetizar operações mais complexas através de poucas operações básicas.

# 1.1 Registradores

Assim como outros processadores RISC, o processador Viking é definido como uma arquitetura baseada em operações de carga e armazenamento (load/store) para acesso à memória de dados. Para que operações lógicas e aritméticas possam ser executadas, é necessário que os operandos sejam trazidos da memória ou carregados como constantes em um ou mais registradores de propósito geral (GPRs).

São definidos 8 registradores (r0 - r7) e estes podem ser utilizados para qualquer finalidade, sendo apenas recomendado seu uso em função das convenções apresentadas na Seção 1.7. Além dos 8 registradores de propósito geral (GPRs), é definido um registrador chamado contador de programa (PC). Esse registrador aponta para a instrução corrente do programa, e não pode ser modificado diretamente pelo programador. A cada instrução que é decodificada, o PC avança para a próxima posição. Desvios condicionais podem fazer com que o PC seja atualizado com o destino do desvio, caso tomado. As instruções possuem um tamanho de 16 bits, portanto o contador de programa é incrementado com esse tamanho.

# 1.2 Formatos de instrução

Existem apenas dois formatos de instrução definidos na arquitetura Viking (tipos R e I). Em instruções do tipo R, um registrador é definido como destino (Rst) e dois registradores são definidos como fontes (RsA e RsB). Em instruções do tipo I, um registrador é definido como fonte e destino da operação (Rst), e o segundo valor usado como fonte é obtido a partir do campo Immediate codificado diretamente na instrução. Os índices utilizados para indexar o banco de registradores são codificados na instrução em 3 bits cada, o suficiente para referenciar 8 registradores por operando ou destino para escrita do resultado.

# 1.2.1 Instruções tipo R

Em instruções do tipo R os campos Opcode (4 bits) e Op2 (2 bits) definem a operação específica. Nesse tipo de instrução três registradores são referenciados, e o papel desses registradores depende da classe à qual a instrução está associada. As instruções do tipo R possuem o campo Imm com o valor fixo em 0.

$I_{<15:12>}$	$I_{<11>}$	$I_{<10:8>}$	$I_{<7:5>}$	$I_{<4:2>}$	$I_{<1:0>}$
Opcode	Imm	Rst	RsA	RsB	Op2
x x x x	0	rrr	rrr	rrr	хх

A função dos campos adicionais em instruções do tipo R é definida como:

- Rst registrador destino (alvo) da operação;
- RsA registrador Fonte 1 (Operando A);
- RsB registrador Fonte 2 (Operando B ou base);
  - Operando B em operações da classe computação
  - Endereço base para instruções de carga e armazenamento e desvios;

Para instruções de deslocamento, o registrador Fonte 2 deve ser sempre  $r\theta$ . O motivo para isso é que não é necessário codificar a quantidade a ser deslocada, uma vez que a arquitetura pode deslocar apenas 1 bit por instrução. Em instruções de carga, o registrador Fonte 1 deve ser sempre  $r\theta$  e em instruções de armazenamento e desvios condicionais, o registrador alvo é sempre  $r\theta$ . Abaixo são apresentados alguns exemplos de instruções do tipo R, utilizando a sintaxe da linguagem de montagem apresentada no Capítulo 3. Importante observar que em instruções de armazenamento e desvios condicionais Rst deve ser  $r\theta$ , em instruções de carga RsA deve ser  $r\theta$  e em deslocamentos RsB deve ser  $r\theta^2$ .

Operação	Significado
add r3,r1,r2	r3 = r1 + r2
ldb r3,r0,r2	r3 = MEM[r2]
stw r0,r1,r2	$\mathrm{MEM}[\mathrm{r2}] = \mathrm{r1}$
and r2,r3,r4	r2 = r3 and $r4$
bez r0,r2,r3	if (r2 == zero) PC = r3
slt r3,r1,r2	if $(r1 < r2) r3 = 1$ , else $r3 = 0$
lsr r5,r3,r0	r5 = r3 >> 1

# 1.2.2 Instruções tipo I

Em instruções do tipo I o campo *Opcode* (4 bits) define a operação específica. Nesse tipo de instrução um registrador é referenciado, e o papel desse registrador depende da classe à qual a instrução está associada. As instruções do tipo I possuem o campo *Imm* com o valor fixo em 1.

$I_{<15:12>}$	$I_{<11>}$	$I_{<10:8>}$	$I_{<7:0>}$
Opcode	Imm	Rst	Immediate
x x x x	1	rrr	iiiiiiii

A função dos campos adicionais em instruções do tipo I é definida como:

- Rst registrador Fonte 1 e destino;
- Immediate campo com valor imediato;
  - Fonte 2 em instruções da classe computação;
  - Endereço relativo ao contador de programa em desvios;

Para desvios condicionais, endereço efetivo é calculado somando-se o valor atual do contador de programa (PC) ao campo *Immediate* (extendido em sinal<sup>3</sup> e representado em complemento de 2). Dessa forma, é possível realizar desvios relativos ao PC de ±128 bytes<sup>4</sup>, o suficiente para lidar com a maior parte dos casos que envolvem saltos de tamanho reduzido, como em comandos de seleção e laços curtos. Abaixo são apresentados alguns exemplos de instruções do tipo I, utilizando a sintaxe da linguagem de montagem.

<sup>&</sup>lt;sup>2</sup>O motivo para tais convenções é fixar no formato de instruções o papel dos registradores *Rst*, *RsA* e *RsB*, evitando a utilização de multiplexadores adicionais. No tipo R, o primeiro registrador sempre é escrito, e os dois últimos sempre lidos. No tipo I, o primeiro é sempre lido e escrito.

<sup>&</sup>lt;sup>3</sup>A implementação de extensão de sinal é apresentada na Seção 1.5.2.

 $<sup>^4</sup>$ No futuro o campo *Immediate* poderá codificar apenas a magnitude alinhada, o que aumenta o alcance dos desvios relativos para  $\pm 256$  bytes.

Operação	Significado
add r5,10	r5 = r5 + 10
or r2,1	r2 = r2  or  1
xor r5,-1	r5 = r5  xor -1 = not r5
ldr r3,5	r3 = 5
ldc r3,10	r3 = (r3 << 8)  or  10
slt r4,10	if $(r4 < 10)$ $r4 = 1$ , else $r4 = 0$
bez r4,28	if (r4 == zero) PC = PC + 28

# 1.3 Modos de endereçamento

Apenas três modos de endereçamento são utilizados na arquitetura, sendo esses:

- 1. Registrador
- 2. Imediato
- 3. Relativo ao PC

O primeiro modo (registrador) é utilizado por instruções do tipo R apenas. Instruções que fazem uso desse modo pertencem às classes computação, deslocamento, carga e armazenamento e desvios condicionais. O segundo modo (imediato) é utilizado por instruções do tipo I apenas, classe computação. O último modo (relativo ao PC) é utilizado por instruções do tipo I, classe desvios condicionais.

Dois modos de endereçamento bastante comuns são os modos direto e indireto. A arquitetura Viking não define esses modos de endereçamento, uma vez que a memória de dados é acessada exclusivamente por operações de carga e armazenamento. No entanto, tais modos podem ser emulados $^5$  com o uso de múltiplas instruções de carga, permitindo acesso à memória pelo número indireções desejado. Outros modos de endereçamento como base + deslocamento, base + índice, indireto à registrador, indireto à memória e auto incremento, entre outros, não foram definidos com o objetivo de simplificar a arquitetura.

# 1.4 Conjunto de instruções

O conjunto de instruções básico definido na arquitetura é apresentado a seguir. Diversos códigos de operação são reservados para extensões futuras, como operações aritméticas, carga e armazenamento e desvios, além de instruções mais poderosas com tamanho de 32 bits.

As operações definidas no conjunto de instruções básico permitem que operações não elementares possam ser geradas a partir de sequências curtas. Como as instruções possuem tamanho de 16 bits, a densidade do código é boa.

# 1.4.1 Computação

# AND - bitwise logical product

Realiza o produto lógico de dois valores e armazena o resultado em um registrador.

• AND Rst, RsA, RsB

$$GPR[Rst] \leftarrow GPR[RsA]$$
 and  $GPR[RsB]$ 

 $<sup>^{5}</sup>$ No Capítulo 2 são apresentadas pseudo operações que emulam o modo de endereçamento direto.

$I_{<15:12>}$	$I_{<11>}$	$I_{<10:8>}$	$I_{<7:5>}$	$I_{<4:2>}$	$I_{<1:0>}$
Opcode	Imm	Rst	RsA	RsB	Op2
0 0 0 0	0	rrr	rrr	rrr	0 0

# • AND Rst, Immediate

 $\texttt{GPR}[\texttt{Rst}] \; \leftarrow \; \texttt{GPR}[\texttt{Rst}] \; \; \texttt{and} \; \; \texttt{ZEXT}(\texttt{Immediate})$ 

$I_{<15:12>}$	$I_{<11>}$	$I_{<10:8>}$	$I_{<7:0>}$
Opcode	Imm	Rst	Immediate
0 0 0 0	1	rrr	iiiiiiii

# $\mathbf{OR}$ - bitwise logical sum

Realiza a soma lógica de dois valores e armazena o resultado em um registrador.

# • OR Rst, RsA, RsB

 $\texttt{GPR}[\texttt{Rst}] \; \leftarrow \; \texttt{GPR}[\texttt{RsA}] \; \; \texttt{or} \; \; \texttt{GPR}[\texttt{RsB}]$ 

$I_{<15:12>}$	$I_{<11>}$	I<10:8>	$I_{<7:5>}$	$I_{<4:2>}$	$I_{<1:0>}$
Opcode	Imm	Rst	RsA	RsB	Op2
0 0 0 1	L 0	rrr	rrr	rrr	0 0

# • OR Rst, Immediate

 $\texttt{GPR}[\texttt{Rst}] \; \leftarrow \; \texttt{GPR}[\texttt{Rst}] \; \; \texttt{or} \; \; \texttt{ZEXT}(\texttt{Immediate})$ 

$I_{<15:12>}$	$I_{<11>}$	$I_{<10:8>}$	$I_{<7:0>}$
Opcode	Imm	Rst	Immediate
0 0 0 1	1	rrr	iiiiiiii

# $\mathbf{XOR}$ - bitwise logical difference

Realiza a diferença lógica de dois valores e armazena o resultado em um registrador. No tipo I, o segundo valor possui extensão de sinal.

# • XOR Rst, RsA, RsB

 $\texttt{GPR}[\texttt{Rst}] \; \leftarrow \; \texttt{GPR}[\texttt{RsA}] \; \; \texttt{xor} \; \; \texttt{GPR}[\texttt{RsB}]$ 

$I_{<15:12>}$	$I_{<11>}$	$I_{<10:8>}$	$I_{<7:5>}$	$I_{<4:2>}$	$I_{<1:0>}$
Opcode	Imm	Rst	RsA	RsB	Op2
0 0 1 0	0	rrr	rrr	rrr	0 0

# • XOR Rst, Immediate

 $\texttt{GPR}[\texttt{Rst}] \; \leftarrow \; \texttt{GPR}[\texttt{Rst}] \; \; \texttt{xor} \; \; \texttt{SEXT}(\texttt{Immediate})$ 

$I_{<15:12>}$	$I_{<11>}$	$I_{<10:8>}$	$I_{<7:0>}$
Opcode	Imm	Rst	Immediate
0 0 1 0	1	rrr	iiiiiiii

#### SLT - set if less than

Compara dois valores (com sinal, em complemento de 2). Se o primeiro for menor que o segundo, armazena 1 (verdadeiro) em um registrador. Senão, armazena 0 (falso). No tipo I, o segundo valor possui extensão de sinal. O cálculo do valor dessa instrução é definido por SLT = N xor V, resultante de uma subtração realizada internamente e avaliação da diferença lógica dos qualificadores negative e overflow, também internos a ULA. O valor da condição SLT é armazenado no bit menos significativo do registrador destino, sendo os outros zerados.

# • SLT Rst, RsA, RsB

if (GPR[RsA] < GPR[RsB]) GPR[Rst] 
$$\leftarrow$$
 1 else GPR[Rst]  $\leftarrow$  0

$I_{<15:12>}$	$I_{<11>}$	$I_{<10:8>}$	$I_{<7:5>}$	$I_{<4:2>}$	$I_{<1:0>}$
Opcode	Imm	Rst	RsA	RsB	Op2
0 0 1 1	0	rrr	rrr	rrr	0 0

#### • SLT Rst, Immediate

if (GPR[RsA] < SEXT(Immediate) GPR[Rst] 
$$\leftarrow$$
 1 else GPR[Rst]  $\leftarrow$  0

$I_{<15:12>}$	$I_{<11>}$	$I_{<10:8>}$	$I_{<7:0>}$
Opcode	Imm	Rst	Immediate
0 0 1 1	1	rrr	iiiiiiii

# SLTU - set if less than (unsigned)

Compara dois valores (sem sinal). Se o primeiro for menor que o segundo, armazena 1 (verdadeiro) em um registrador. Senão, armazena 0 (falso). No tipo I, o segundo valor possui extensão de sinal. O cálculo dessa instrução é definido por SLTU = C, resultante de uma subtração realizada internamente e avaliação do qualificador *carry* interno a ULA. O valor da condição SLTU é armazenado no bit menos significativo do registrador destino, sendo os outros zerados.

#### • SLTU Rst, RsA, RsB

if (GPR[RsA] < GPR[RsB]) GPR[Rst] 
$$\leftarrow$$
 1 else GPR[Rst]  $\leftarrow$  0

$I_{<15:12>}$	$I_{<11>}$	$I_{<10:8>}$	$I_{<7:5>}$	$I_{<4:2>}$	$I_{<1:0>}$
Opcode	Imm	Rst	RsA	RsB	Op2
0 1 0 0	0	rrr	rrr	rrr	0 0

#### • SLTU Rst, Immediate

if (GPR[RsA] < SEXT(Immediate) GPR[Rst] 
$$\leftarrow$$
 1 else GPR[Rst]  $\leftarrow$  0

$I_{<15:12>}$	$I_{<11>}$	$I_{<10:8>}$	$I_{<7:0>}$
Opcode	Imm	Rst	Immediate
0 1 0 0	1	rrr	iiiiiiii

#### ADD - add

Soma dois valores e armazena o resultado em um registrador. No tipo I, o segundo valor possui extensão de sinal.

# • ADD Rst, RsA, RsB

$$\mathtt{GPR}[\mathtt{Rst}] \; \leftarrow \; \mathtt{GPR}[\mathtt{RsA}] \; + \; \mathtt{GPR}[\mathtt{RsB}]$$

	$I_{<15:12>}$	$I_{<11>}$	$I_{<10:8>}$	$I_{<7:5>}$	$I_{<4:2>}$	$I_{<1:0>}$
	Opcode	Imm	Rst	RsA	RsB	Op2
ĺ	0 1 0 1	0	rrr	rrr	rrr	0 0

# • ADD Rst, Immediate

$$\texttt{GPR}[\texttt{Rst}] \; \leftarrow \; \texttt{GPR}[\texttt{Rst}] \; + \; \texttt{SEXT}(\texttt{Immediate})$$

$I_{<15:12>}$	$I_{<11>}$	$I_{<10:8>}$	$I_{<7:0>}$
Opcode	Imm	Rst	Immediate
0 1 0 1	1	rrr	iiiiiiii

#### SUB - subtract

Subtrai dois valores e armazena o resultado em um registrador. No tipo I, o segundo valor possui extensão de sinal.

# • SUB Rst, RsA, RsB

$I_{<15:12>}$	$I_{<11>}$	$I_{<10:8>}$	$I_{<7:5>}$	$I_{<4:2>}$	$I_{<1:0>}$
Opcode	Imm	Rst	RsA	RsB	Op2
0 1 1 0	0	rrr	rrr	rrr	0 0

# • SUB Rst, Immediate

$$\texttt{GPR}[\texttt{Rst}] \; \leftarrow \; \texttt{GPR}[\texttt{Rst}] \; - \; \texttt{SEXT}(\texttt{Immediate})$$

$I_{<15:12>}$	$I_{<11>}$	$I_{<10:8>}$	$I_{<7:0>}$
Opcode	Imm	Rst	Immediate
0 1 1 0	1	rrr	iiiiiiii

# LDR - load register

Carrega uma constante de 8 bits em um registrador. O valor carregado possui extensão de sinal, o que facilita a carga de constantes de pequeno valor ( $\pm 128$ , em complemento de dois) com apenas uma instrução.

# • LDR Rst, Immediate

$$\texttt{GPR[Rst]} \leftarrow \texttt{SEXT(Immediate)}$$

$I_{<15:12>}$	$I_{<11>}$	$I_{<10:8>}$	$I_{<7:0>}$
Opcode	Imm	Rst	Immediate
1 0 0 0	1	rrr	iiiiiiii

# LDC - load constant

Carrega uma constante em um registrador. O valor carregado não possui extensão de sinal. Antes de carregar o valor nos 8 bits menos significativos de um registrador, o mesmo tem seu conteúdo deslocado à esquerda, o que permite a carga de constantes de valores maiores que  $\pm 128$  com múltiplas instruções.

# • LDC Rst, Immediate

$$GPR[Rst] \leftarrow (GPR[Rst] << 8) + ZEXT(Immediate)$$

$I_{<15:12>}$	$I_{<11>}$	$I_{<10:8>}$	$I_{<7:0>}$
Opcode	Imm	Rst	Immediate
1 0 0 1	1	rrr	iiiiiiii

# 1.4.2 Deslocamento

# LSR - logical shift right

Realiza a o deslocamento lógico por 1 bit à direita e armazena o resultado em um registrador.

• LSR Rst, RsA, r0

$$GPR[Rst] \leftarrow GPR[RsA] >> 1$$

$I_{<15:12>}$	$I_{<11>}$	$I_{<10:8>}$	$I_{<7:5>}$	$I_{<4:2>}$	$I_{<1:0>}$
Opcode	Imm	Rst	RsA	RsB	Op2
0 0 0 0	0	rrr	rrr	0 0 0	0 1

# ASR - arithmetic shift right

Realiza a o deslocamento aritmético por 1 bit à direita e armazena o resultado em um registrador. O valor armazenado tem seu sinal mantido.

• ASR Rst, RsA, r0

$$\texttt{GPR[Rst]} \; \leftarrow \; \texttt{GPR[RsA]} \; >> \; 1$$

$I_{<15:12>}$	$I_{<11>}$	$I_{<10:8>}$	$I_{<7:5>}$	$I_{<4:2>}$	$I_{<1:0>}$
Opcode	Imm	Rst	RsA	RsB	Op2
0 0 0 1	0	rrr	rrr	0 0 0	0 1

# 1.4.3 Carga e armazenamento

# LDB - load byte

Carrega um byte da memória. O endereço é obtido a partir do registrador base RsB. O valor é carregado na parte baixa do registrador destino Rst, e possui extensão de sinal.

# • LDB Rst, r0, RsB

# $\texttt{GPR}[\texttt{Rst}] \; \leftarrow \; \texttt{SEXT}(\texttt{MEM}[\texttt{GPR}[\texttt{RsB}]]_{<7:0>})$

$I_{<15:12>}$	$I_{<11>}$	$I_{<10:8>}$	$I_{<7:5>}$	$I_{<4:2>}$	$I_{<1:0>}$
Opcode	Imm	Rst	RsA	RsB	Op2
0 0 0 0	0	rrr	0 0 0	rrr	1 0

# STB - store byte

Armazena um byte na memória. O endereço é obtido a partir do registrador base RsB. O valor armazenado encontra-se na parte baixa do registrador fonte RsA.

# • STB r0, RsA, RsB

$$\texttt{MEM[GPR[RsB]]} \leftarrow \texttt{GPR[RsA]}_{<7:0>}$$

$I_{<15:12>}$	$I_{<11>}$	$I_{<10:8>}$	$I_{<7:5>}$	$I_{<4:2>}$	$I_{<1:0>}$
Opcode	Imm	Rst	RsA	RsB	Op2
0 0 0 1	0	0 0 0	rrr	rrr	1 0

# LDW - load word

Carrega uma palavra da memória. O endereço é obtido a partir do registrador base RsB e deve estar alinhado ao tamanho da palavra (16 ou 32 bits). O valor é carregado no registrador destino Rst.

# • LDW Rst, r0, RsB

GPR[Rst] ← MEM[GPR[RsB]]

$I_{<15:12>}$	$I_{<11>}$	$I_{<10:8>}$	$I_{<7:5>}$	$I_{<4:2>}$	$I_{<1:0>}$
Opcode	Imm	Rst	RsA	RsB	Op2
0 1 0 0	0	rrr	0 0 0	rrr	1 0

#### STW - store word

Armazena uma palavra na memória. O endereço é obtido a partir do registrador base RsB e deve estar alinhado ao tamanho da palavra (16 ou 32 bits). O valor armazenado encontra-se no registrador fonte RsA.

# $\bullet$ STW r0, RsA, RsB

# $\texttt{MEM[GPR[RsB]]} \leftarrow \texttt{GPR[RsA]}$

$I_{<15:12>}$	$I_{<11>}$	$I_{<10:8>}$	$I_{<7:5>}$	$I_{<4:2>}$	$I_{<1:0>}$
Opcode	Imm	Rst	RsA	RsB	Op2
0 1 0 1	0	0 0 0	rrr	rrr	1 0

# 1.4.4 Desvios condicionais

# BEZ - branch if equal zero

Realiza um desvio condicional, caso o valor de Fonte 1 seja zero. O endereço é obtido a partir do registrador base RsB ou relativo ao PC e deve estar alinhado ao tamanho de uma instrução (16 bits).

# • BEZ r0, RsA, RsB

if 
$$(GPR[RsA] == zero) PC \leftarrow GPR[RsB]$$

$I_{<15:12>}$	$I_{<11>}$	$I_{<10:8>}$	$I_{<7:5>}$	$I_{<4:2>}$	$I_{<1:0>}$
Opcode	Imm	Rst	RsA	RsB	Op2
1 0 1 0	0	0 0 0	rrr	rrr	1 1

# • BEZ Rst, Immediate

if 
$$(GPR[Rst] == zero) PC \leftarrow PC + SEXT(Immediate)$$

$I_{<15:12>}$	$I_{<11>}$	$I_{<10:8>}$	$I_{<7:0>}$
Opcode	Imm	Rst	Immediate
1 0 1 0	1	rrr	iiiiiiii

# BNZ - branch if not equal zero

Realiza um desvio condicional, caso o valor de Fonte 1 não seja zero. O endereço é obtido a partir do registrador base RsB ou relativo ao PC e deve estar alinhado ao tamanho de uma instrução (16 bits).

# • BNZ r0, RsA, RsB

$I_{<15:12>}$	$I_{<11>}$	$I_{<10:8>}$	$I_{<7:5>}$	$I_{<4:2>}$	$I_{<1:0>}$
Opcode	Imm	Rst	RsA	RsB	Op2
1 0 1 1	0	0 0 0	rrr	rrr	1 1

# • BNZ Rst, Immediate

$$\texttt{if (GPR[Rst] != zero) PC} \leftarrow \texttt{PC + SEXT(Immediate)}$$

$I_{<15:12>}$	$I_{<11>}$	$I_{<10:8>}$	$I_{<7:0>}$
Opcode	Imm	Rst	Immediate
1 0 1 1	1	rrr	iiiiiiii

A tabela a seguir apresenta um resumo das operações definidas na arquitetura. Importante observar que diversos *opcodes* não foram definidos, o que permite adição de novas instruções ao conjunto básico.

Instrução	Descrição	Opcode	Imm	Op2
AND	Logical product	0 0 0 0	х	0 0
OR	Logical sum	0 0 0 1	х	0 0
XOR	Logical difference	0 0 1 0	х	0 0
SLT	Set if less than	0 0 1 1	х	0 0
SLTU	Set if less than (unsigned)	0 1 0 0	х	0 0
ADD	Add	0 1 0 1	х	0 0
SUB	Subtract	0 1 1 0	х	0 0
LDR	Load register	1 0 0 0	1	0 0
LDC	Load constant	1 0 0 1	1	0 0
LSR	Logical shift right	0 0 0 0	0	0 1
ASR	Arithmetic shift right	0 0 0 1	0	0 1
LDB	Load byte	0 0 0 0	0	1 0
STB	Store byte	0 0 0 1	0	1 0
LDW	Load word	0 1 0 0	0	1 0
STW	Store word	0 1 0 1	0	1 0
BEZ	Branch if equal zero	1 0 1 0	х	1 1
BNZ	Branch if not equal zero	1 0 1 1	х	1 1

# 1.5 Características únicas

# 1.5.1 Carga de constantes

A carga de constantes pode ser realizada com as instruções LDR e LDC. A instrução LDR simplifica a carga de constantes com valor entre  $\pm 128$  e outras com valor negativo e maior magnitude. O objetivo de existir uma instrução específica para carga de valores pequenos é o fato da maior parte das constantes terem um valor nessa faixa, além de inicializar com a extensão de sinal a parte alta de um registrador. O valor -1 pode ser carregado diretamente com:

Para constantes com valores fora da faixa de valores entre  $\pm 128$  uma sequência de instruções LDC (ou LDR + LDC) pode ser usada. Uma constante em uma arquitetura de 16 bits pode ser carregada pela seguinte sequência. O valor a ser carregado é  $1234_{16}$  e os bytes são carregados a partir do byte mais significativo<sup>6</sup>, sendo os valores especificados em decimal.

Para a carga da mesma constante em uma arquitetura de 32 bits, a sequência a seguir pode ser utilizada.

ldc r1,0 ldc r1,0 ldc r1,18 ldc r1,52

É importante observar que com a carga de todo o registrador qualquer informação antiga terá sido eliminada, uma vez que o registrador tem seu conteúdo deslocado à esquerda 8 bits a cada instrução. Uma maneira mais eficiente seria (desde que o valor do primeiro byte seja menor que 128):

 $<sup>^6\</sup>mathrm{Mais}$  detalhes sobre a ordem de bytes da arquitetura são apresentados na Seção 1.6.

```
ldr r1,18
```

O valor -31073 pode ser carregado com o par de instruções a seguir (assumindo que a instrução LDR utiliza uma constante sinalizada e LDC não):

```
ldr r1,-122
ldc r1,159
```

Outro exemplo seria a carga de constantes com valores de grande magnitude (32 bits). No exemplo, o valor a ser carregado é  $12345678_{16}$  (ou  $305419896_{10}$ ).

```
ldc r1,0x12
ldc r1,0x34
ldc r1,0x56
ldc r1,0x78
```

Para o caso de uma arquitetura de 32 bits, de uma a quatro instruções podem ser utilizadas, sendo que o número de instruções varia de acordo com a magnitude do valor da constante. Para uma versão de 16 bits, duas instruções LDC podem ser utilizadas para a carga de constantes fora da faixa de valor  $\pm 128$ .

#### 1.5.2 Extensão de sinal

Para que valores imediados (instruções do tipo I) possam ser utilizados para aritmética, é necessário que a sinalização adequada seja mantida (em complemento de dois). Para implementar a extensão de sinal, o valor do oitavo bit do campo imediato (bit 7) é replicado para todos os bits mais significativos de Fonte 2. O comportamento da extensão de sinal pode ser descrito como SEXT(Immediate)  $\leftarrow$  Immediate $_{<7>}$  ... Immediate $_{<7:0>}$ . As únicas operações do tipo I que não utilizam extensão de sinal, ou seja utilizam extensão por zero, são as instruções AND, OR e LDC.

#### 1.5.3 Desvios condicionais

São definidas duas instruções de desvios condicionais (BEZ e BNZ) na arquitetura, que comparam o valor de um registrador com zero e realizam desvios condicionalmente. O motivo para a definição dessas instruções, e não instruções mais genéricas que comparam o valor de um registrador com qualquer valor (como BEQ e BNE) é simples. No tipo de instrução R, três registradores são referenciados. Se dois valores a serem comparados estivessem em registrador, e mais um registrador de endereços fosse referenciado na mesma instrução, seriam necessárias três portas de leitura no banco de registradores. Além disso, seria necessário o uso de um multiplexador adicional para modificar a semântica dos campos Rst, RsA e RsB em instruções de desvio.

# 1.5.4 Outras operações

Algumas operações elementares como complemento, deslocamentos à esquerda e outros tipos de desvios são implementados na arquitetura com o uso de pseudo operações. Em algumas operações, não existe vantagem alguma em incluir *hardware* adicional para o seu suporte, uma

vez que as mesmas podem ser sintetizadas diretamente por outras equivalentes. Um exemplo é o deslocamento à esquerda, que pode ser obtido somando-se um valor a ele mesmo, não sendo necessária uma instrução separada para implementar esse comportamento.

Outras operações podem ser sintetizadas com sequências de poucas instruções elementares. Mais detalhes sobre tais operações são apresentadas no Capítulo 2.

# 1.6 Tipos de dados

Viking é uma arquitetura big-endian, ou seja, tipos compostos por múltiplos bytes possuem o endereço alinhado com o byte mais significativo. Dessa forma, o primeiro byte de uma instrução (mais significativo) é capaz de conter informação suficiente para definir operações que resultem em instruções com tamanho maior que 16 bits, uma possível extensão do formato de instruções. Na arquitetura Viking existem dois tipos de dados:

- Um byte possui 8 bits. Em operações de carga e armazenamento o byte mais significativo de uma palavra (dados, bits <31:24> para 32 bits ou bits <15:8> para 16 bits) é acessado quando o endereço estiver alinhado (endereço, bits <1:0> = 0 para 32 bits ou bit <0> = 0 para 16 bits) e o byte menos significativo é acessado quando os bits do endereço forem <1:0> = 3 (para palavras de 32 bits) e <0> = 1 (para palavras de 16 bits).
- Uma palavra possui 32 ou 16 bits (dependendo da implementação). Esse tipo possui seu byte mais significativo acessado na parte alta da palavra em operações de carga e armazenamento quando o endereço estiver alinhado (bits <1:0> = 0 para 32 bits ou bit <0> = 0 para 16 bits). Não são definidos acessos desalinhados para esse tipo.

# 1.7 Convenções de chamada de função

#### 1.7.1 Pilha

Não há mecanismos ou instruções específicas para o gerenciamento da pilha. O programador é responsável por fazer a gerência manualmente, utilizando o registrador r7~(sp) para essa finalidade. Por convenção, a pilha cresce do endereço mais alto para o endereço mais baixo, e esta deve ser inicializada com o endereço do topo da pilha no início do programa. Para implementar o comportamento de instruções estilo PUSH e POP, pode ser usado o seguinte padrão de código:

```
add sp,-2  # PUSH r1
stw r0,r1,sp
...
ldw r1,r0,sp  # POP r1
add sp,2
```

Importante observar que no código foi considerada uma implementação de 16 bits da arquitetura. Caso fossem utilizados registradores de 32 bits, seria necessário alocar / desalocar 4 bytes na pilha, e não 2 como apresentado no exemplo.

# 1.7.2 Registradores

Um conjunto de 8 registradores de propósito geral é definido na arquitetura. Por questões de interoperabilidade, as seguintes convenções são definidas para o uso de tais registradores. Importante observar que os nomes alternativos podem ser utilizados para designar os papéis de registradores específicos e tornar o código de montagem mais legível.

Registrador	Nome	Apelido	Papel	Preservado
0	r0	at	Temporário (montador)	Não
1	r1	r1	Variável local	Chamado
2	r2	r2	Variável local	Chamado
3	r3	r3	Variável local	Chamado
4	r4	r4	Variável local	Chamado
5	r5	sr	Temporário	Não
6	r6	lr	Endereço de retorno	Chamador
7	r7	sp	Apontador de pilha	Sim

Nos formatos de instruções em que um dos registradores especificado é fixo, deve-se utilizar a notação  $r\theta$ . Nos outros casos, o registrador 0 deve ser referenciado por at. O registrador at é reservado para a síntese de pseudo operações, e deve ser utilizado diretamente pelo programador apenas em situações em que não estão envolvidas pseudo operações. Os registradores r1 a r4 são de propósito geral e podem ser utilizados para avaliação de expressões e passagem de parâmetros. O registrador sr é um registrador temporário, e pode ser utilizado para qualquer finalidade. Para chamada de procedimentos e manipulação da pilha são utilizados os registradores lr e sp respectivamente.

Caso necessário, os registradores sr e lr podem ser utilizados como registradores de propósito geral. Para que o registrador lr possa ser utilizado com esse fim, seu conteúdo deve ser colocado na pilha no início da função, e restaurado no final antes de efetuado o retorno de função. Quando tratados como registradores de propósito geral, sr e lr devem ser referenciados por seus nomes r5 e r6, ficando assim os registradores r1 a r6 (6 registradores) disponíveis para uso geral.

# 1.7.3 Chamada e retorno de funções

Em função do número reduzido de registradores na arquitetura, a passagem de parâmetros ocorre normalmente pela pilha. Apenas em casos onde não é desejável a manipulação da pilha (pequenas funções, por exemplo) os registradores r1 a r4 podem ser utilizados para essa finalidade. Nesse caso, é responsabilidade tanto da função chamadora quanto da função chamada definirem o protocolo adequado.

Não existem instruções nativas para o suporte de chamada e retorno de funções. Assim, para realizar a passagem de parâmetros pela pilha são necessárias as seguintes convenções:

- Usar o registrador r5 (scratch register, sr) para o retorno de valores em funções. Se mais valores de retorno forem necessários, deve-se utilizar a pilha;
- Usar o registrador r6 (link register, lr) como um registrador de endereço de retorno, e gerenciar o mesmo usando a pilha no caso de chamadas recursivas;
- Usar o registrador r7 (stack pointer, sp) como apontador de pilha e fazer a sua gerência manualmente.

Uma chamada de função envolve gerenciar a passagem e retorno de parâmetros e endereços de chamada e retorno de função. Considerando as limitações da arquitetura, o seguinte protocolo pode ser usado:

- 1. Colocar os parâmetros na pilha (em ordem inversa);
- 2. Salvar lr na pilha;
- 3. Carregar lr com o endereço de retorno (um rótulo definido após a instrução de desvio que salta para a função chamada);
- 4. Carregar sr com o endereço da função a ser chamada;
- 5. Saltar para sr (chamada de função). Na função:
  - (a) Salvar r1 até r4 na pilha, se necessário;
  - (b) (Fazer o que for necessário);
  - (c) Escrever o resultado pelos parâmetros (ponteiros) ou em sr;
  - (d) Restaurar registradores r1 até r4, se necessário;
  - (e) Saltar para lr (retorno);
- 6. Na função chamadora, restaurar lr da pilha;
- 7. Liberar da pilha os parâmetros.

# Capítulo 2

# Síntese de pseudo instruções

Neste Capítulo são apresentadas diversas instruções que não fazem parte da arquitetura Viking, mas que podem ser sintetizadas de maneira simples. As operações apresentadas correspondem a instruções tipicamente encontradas em arquiteturas RISC, e servem para facilitar o desenvolvimento de programas em linguagem de montagem ou para a simplificação das listagens resultantes do processo de compilação.

Nas tabelas de instruções são apresentados o formato da instrução (pseudo operação) e a sua equivalência em uma sequência de instruções suportadas pela arquitetura. Em instruções que necessitam de um registrador temporário, at é utilizado para esse fim. O registrador lr é utilizado como endereço de retorno.

# 2.1 Pseudo operações básicas

Instruções de complemento são sintetizadas com operações XOR e SUB. Deslocamentos à esquerda são sintetizados com operações ADD. A carga de constantes é sintetizada de maneira trivial pelo montador, no entanto uma sequência mais otimizada pode ser gerada, como apresentado na Seção 1.5.1. O parâmetro *const* da pseudo operação LDI pode ser tanto um valor numérico quanto um rótulo, tendo seu valor resolvido pelo montador.

Operações de carga e armazenamento e desvios podem ser especificadas com apenas dois registradores, uma vez que para essas instruções um dos registradores não é utilizado fazendo com que o formato com três registradores se torne pouco intuitivo. Os parâmetros addr das operações BEZ e BNZ podem ser rótulos, sendo que essas operações fazem uso do registrador at para a carga do endereço. Isso simplifica o código de montagem pois o programador não precisa carregar o endereço manualmente. Outras operações que fazem uso de rótulos são LDB, STB, LDW e STW. A operação HCF não é definida pela arquitetura, e possui funcionalidade apenas no contexto de simulação (a simulação é abortada).

Nos formatos de pseudo operações suportadas pelo montador e pseudo operações adicionais, o registrador r1 é exemplificado como registrador destino ou fonte da operação, enquanto r2 é fonte.

Instrução	Descrição	Formato	Equivalência
NOP	No operation	nop	and r0,r0,r0
NOT	One's complement	not r1	xor r1,-1
NEG	Two's complement	neg r1	xor r1,-1
			add r1,1
LSR	Logical shift right	lsr r1,r2	lsr r1,r2,r0
ASR	Arithmetic shift right	asr r1,r2	asr r1,r2,r0
LSL	Logical shift left	lsl r1,r2	add r1,r2,r2
LDI	Load immediate	ldi r1, const	ldc r1, byte0
			ldc r1, byte1
BEZ	Branch if equal zero	bez r1,r2	bez r0,r1,r2
		bez r1, addr	ldi at, addr
			bez r0,r1,at
BNZ	Branch if not equal zero	bnz r1,r2	bnz r0,r1,r2
		bnz r1, addr	ldi at, addr
			bnz r0,r1,at
LDB	Load byte	ldb r1,r2	ldb r1,r0,r2
		ldb r1,addr	ldi at, addr
			ldb r1,r0,at
STB	Store byte	stb r1,r2	stb r0,r1,r2
		stb r1,addr	ldi at, $addr$
			stb r0,r1,at
LDW	Load word	ldw r1,r2	ldw r1,r0,r2
		ldw r1,addr	ldi at, addr
			ldw r1,r0,at
STW	Store word	stw r1,r2	stw r0,r1,r2
		stw r1,addr	ldi at, addr
			stw r0,r1,at
HCF	Halt and catch fire	hcf	0x0003 (padrão)

# 2.2 Operações de deslocamento

Nas operações de deslocamento que envolvem múltiplos bits o registrador r1 é exemplificado como fonte e destino e r2 contém o número de bits a serem deslocados. O conteúdo de r2 também é modificado como resultado do processamento.

Instrução	Descrição	Formato	Equivalência
LSRM	Logical shift right multiple	lsrm r1,r2	lsr r1,r1,r0
			sub r2,1
			bnz r2,-6
ASRM	Arithmetic shift right	asrm r1,r2	asr r1,r1,r0
	multiple		sub r2,1
			bnz r2,-6
LSLM	Logical shift left multiple	lslm r1,r2	add r1,r1,r0
			sub r2,1
			bnz r2,-6

# 2.3 Pseudo operações não suportadas pelo montador

# 2.3.1 Testes, seleção e desvios (condicionais)

Em pseudo operações que envolvem testes, os registradores r2 e r3 são exemplificados como operandos e r1 como alvo. As operações SLT e SLTU já fazem parte do conjunto de instruções básico, e por isso não foram apresentadas na tabela.

Instrução	Descrição	Formato	Equivalência
SEQ	Set if equal	seq r1,r2,r3	sub r1,r2,r3
			sltu r1,1
SNE	Set if not equal	sne r1,r2,r3	sub r1,r2,r3
			xor at,at,at
			sltu r1,at,r1
SGE	Set if greater equal	sge r1,r2,r3	slt r1,r2,r3
			ldr at,1
			sub r1,at,r1
SGEU	Set if greater equal (unsig-	sgeu r1,r2,r3	sltu r1,r2,r3
	ned)		ldr at,1
			sub r1,at,r1

Nos formatos de desvios condicionais, os registradores r1 e r2 são exemplificados como operandos, sendo o valor de r1 não preservado. Um endereço é definido no rótulo addr.

Instrução	Descrição	Formato	Equivalência
BEQ	Branch if equal	beq r1,r2,addr	ldi at, addr
			sub r1,r1,r2
			bez r0,r1,at
BNE	Branch if not equal	bne r1,r2,addr	ldi at, $addr$
			sub r1,r1,r2
			bnz r0,r1,at
BLT	Branch if less than	blt r1,r2,addr	ldi at, $addr$
			slt r1,r1,r2
			bnz r0,r1,at
BGE	Branch if greater equal	bge r1,r2,addr	ldi at, $addr$
			slt r1,r1,r2
			bez r0,r1,at
BLTU	Branch if less than (unsig-	bltu r1,r2,addr	ldi at, $addr$
	ned)		sltu r1,r1,r2
			bnz r0,r1,at
BGEU	Branch if greater equal	bgeu r1,r2,addr	ldi at, addr
	(unsigned)		sltu r1,r1,r2
			bez r0,r1,at

# 2.3.2 Operações condicionais equivalentes

Outras operações condicionais são equivalentes às definidas anteriormente, sendo apenas necessário inverter a ordem dos operandos. Por exemplo, a instrução BLE é a mesma que BGE porém com os operandos invertidos.

Instrução	Descrição	Formato	Equivalência
SGT	Set if greater equal	sgt r1,r2,r3	slt r1,r3,r2
SLE	Set if less equal	sle r1,r2,r3	sge r1,r3,r2
SGTU	Set if greater than (unsig-	sgtu r1,r2,r3	sltu r1,r3,r2
	ned)		
SLEU	Set if less equal (unsigned)	sleu r1,r2,r3	sgeu r1,r3,r2
BGT	Branch if greater than	bgt r1,r2,r3	blt r2,r1,r3
BLE	Branch if less equal	ble r1,r2,r3	bge r2,r1,r3
BGTU	Branch if greater than	bgtu r1,r2,r3	bltu r2,r1,r3
	(unsigned)		
BLEU	Branch if less equal (un-	bleu r1,r2,r3	bgeu r2,r1,r3
	signed)		

# 2.3.3 Desvios incondicionais

Desvios incondicionais, assim como operações de chamada e retorno de subrotina podem ser trivialmente emuladas. Assume-se que r7 (sp) seja sempre diferente de zero.

Instrução	Descrição	Formato	Equivalência
JMP	Jump	jmp addr	ldi at, addr
			bnz r0,r7,at
JAL	Jump and link	jal <i>addr</i>	ldi at, $addr$
			ldi lr, $raddr$
			bnz r0,r7,at
JMPR	Jump register	jmpr r1	bnz r0,r7,r1
JALR	Jump and link register	jalr r1	ldi lr, raddr
			bnz r0,r7,r1
RET	Return	ret	bnz r0,r7,lr

# 2.3.4 Operações aritméticas adicionais

Para operações de multiplicação, divisão e resto são necessárias chamadas para funções que emulam tais instruções. Nessas operações, os registradores r2 e r3 são exemplificados como operandos e r1 como alvo. As rotinas mulsi3 (multiplicação), divsi3 (divisão) e modsi3 (resto) são apresentadas no Apêndice B.

Instrução	Descrição	Formato	Equivalência
MUL / DIV	Multiply / Divide / Divi-	mul r1,r2,r3 /	sub sp,2
/ REM	sion remainder	div r1,r2,r3 / rem	stw r0,r2,sp
		r1,r2,r3	sub sp,2
			stw r0,r3,sp
			sub sp,2
			stw r0,lr,sp
			ldi lr, $raddr$
			ldi sr, <i>mulsi3 /</i>
			divsi3 / modsi3
			bnz r0,r7,sr
			ldw lr,r0,sp
			add sp,6
			add r1,r0,sr

# Capítulo 3

# Montagem de código e simulação

# 3.1 Montador

O montador possui uma sintaxe bastante simples, não sendo necessário definir regiões separadas para código e dados e diretivas tradicionalmente utilizadas em montadores de outras arquiteturas. O programa montador foi descrito com a linguagem Python, em função de sua facilidade natural de manipular texto e poder servir como referência para implementações mais completas e com um desempenho melhor.

# 3.1.1 Formato da linguagem de montagem

Rótulos são utilizados para declarar pontos específicos (deslocamentos) no código, como destinos de saltos, endereço de entrada de funções ou procedimentos e também endereços de estruturas de dados (variáveis e vetores). O montador é responsável por resolver o valor dos rótulos, permitindo que as referências à memória assumam um valor numérico para a codificação das instruções em linguagem de máquina.

Instruções são representadas por seus mnemônicos, e em sua maioria possuem parâmetros que especificam o modo de endereçamento utilizado (R ou I) e operandos. Os mnemônicos que representam instruções, assim como as referências à registradores, são traduzidos pelo montador. Algumas poucas pseudo-operações não possuem parâmetros, como NOP e HCF. As regras para um programa de montagem válido são:

- Comentários devem ser iniciados por um caracter ponto e vírgula (;) à esquerda, sem tabulações. Apenas caracteres da língua inglesa são reconhecidos.
- Rótulos devem ser declarados com alinhamento à esquerda, sem tabulações, e sem finalizador (dois pontos).
- Instruções devem ser alinhadas à esquerda, com uma única tabulação.
- Instruções devem ser representadas por dois campos: mnemônico e parâmetros (se existirem). O separador dos dois campos pode ser um espaço ou uma tabulação.
- Os elementos que compõem parâmetros de uma instrução devem ser separados por vírgula e sem espaços.

- Rótulos sem parâmetros definem endereços (deslocamentos) no código, e com parâmetros estruturas de dados e sua posição na memória.
- Estruturas de dados são definidas por dois tipos básicos (byte e inteiro). No tipo byte, os valores são representados por um conjunto de bytes e no tipo inteiro podem ser definidos por apenas um valor (variável) ou uma lista de valores separados por um espaço (vetor de inteiros).
- Valores das estruturas de dados podem ser bytes (string) delimitados por aspas ou valores numéricos, representados em decimal (123), hexadecimal (0x123), octal (0o123) ou binário (0b1010).
- Instruções e dados podem ser misturados.

Para a montagem de código, são realizadas três passadas em sequência. Cada uma possui um papel fundamental na transformação do programa em linguagem de montagem para código de máquina. A sequência para a montagem de um programa com relação às passadas pelo código fonte em linguagem de montagem é a seguinte:

- Pseudo-operações são convertidas para operações básicas equivalentes ou sequências (padrões) de instruções suportadas pela arquitetura;
- 2. Rótulos são resolvidos (convertidos) para endereços e uma tabela de símbolos é montada;
- 3. Instruções e dados são montados (traduzidos), um a um, a partir da listagem gerada no passo anterior e da tabela de símbolos.

#### 3.1.2 Sintaxe de linha de comando

A entrada e saída padrão devem ser utilizadas para processar um arquivo em linguagem de montagem e armazenar o código objeto gerado. Além disso, o script do montador deve ser invocado com o interpretador Python (versão 2.7):

```
$ python assemble16.py < input.asm > output.out
```

O seguinte código em linguagem de montagem,

Listing 3.1: ninetoone.asm

```
main
ldi r1,9
ldi r2,32
ldoop
ldw sr, writei
stw r1,sr
ldw sr, writec
stw r2,sr
sub r1,1
bnz r1,loop
hcf
writec 0xf000
writei 0xf002
```

após ser processado pelo montador, resulta no seguinte código objeto:

```
Listing 3.2: ninetoone.out
                                           10 0012 9822
                                              0014 4502
0000 9900
                                              0016 5056
0002 9909
                                              0018 6901
0004 9a00
                                              001a 9800
0006 9a20
                                              001c 9808
0008 9800
                                              001e b020
000a 9824
                                              0020 0003
000c 4502
                                              0022 f000
000e 5036
                                              0024 f002
0010 9800
```

O arquivo de entrada *input.asm* será processado e o código objeto (pronto para ser executado no simulador) será armazenado em *output.txt*. Uma listagem completa é obtida (para depuração do código, por exemplo), se o script for executado com o parâmetro *debug*:

```
$ python assemble16.py debug < input.asm > output.out
```

O resultado será uma listagem contendo além dos endereços e código objeto, os rótulos e código intermediário do processo de montagem. O simulador não pode executar essa listagem diretamente, no entanto.

```
Listing 3.3: ninetoone debug.out
                                                   0010 9800
                                                                   ldc0
                                                                         at, writec
                                                   0012 9822
                                                                   ldc1 at, writed
                                               12
                                                  0014 4502
                                                                   ldw sr, r0, at
   main
                                               13
   0000 9900
                   ldc0 r1,9
                                               14\quad 0016\quad 5056
                                                                  stw r0, r2, sr
   0002 9909
                   ldc1
                         r1,9
                                               15 0018 6901
                                                                   sub r1,1
                   ldc0
                         r2,32
   0004 9a00
                                               16 001a 9800
                                                                   ldc0 at, loop
   0006 9a20
                   ldc1
                         r2,32
                                                  001c 9808
                                                                   ldc1 at, loop
                                               17
                                                                   bnz r0, r1, at
                                               18 001e b020
   loop
                                               19 0020 0003
                                                                   hcf r0, r0, r0
   0008 9800
                   ldc0 at, writei
   000a 9824
                   ldc1
                         at, writei
   000\,\mathrm{c}\ 4502
                   ldw sr, r0, at
                                               21 0022 f000 writec
                                                                       0 \times f000
10 000e 5036
                                                  0024 f002 writei
                   stw r0, r1, sr
```

Caso ocorra algum erro de montagem, o script irá terminar silenciosamente. Erros de montagem podem ser verificados no código objeto gerado, onde nas linhas em que ocorreram erros será apresentado um padrão \*\*\*\* ????. O código objeto resultante será rejeitado pelo simulador caso exista algum erro na montagem.

Diversos arquivos de código fonte podem ser combinados (concatenados) e usados como uma única entrada para o montador. A sintaxe é:

```
$ cat fonte1.asm fonte2.asm fonte3.asm | python assemble16.py > output.out
```

# 3.2 Simulador

Assim como o programa montador, o simulador foi implementado na linguagem Python. Apesar da simulação ser bastante lenta em função do interpretador Python, a descrição mostrou-se adequada para a verificação do comportamento da arquitetura. Esse implementação de referência é simples de ser entendida, o que permite um porte fácil do simulador para outras linguagens de alto desempenho (como C, por exemplo).

# 3.2.1 Mapa de memória

O simulador implementa o modelo de execução da arquitetura Viking, incluindo uma memória e mecanismos básicos de entrada e saída. O espaço de endereçamento é compartilhado entre dados e instruções, por questões de simplicidade. Os espaços de endereçamento possuem algumas diferenças entre os simuladores da arquitetura de 16 e 32 bits.

Papel	16 bits	32 bits
Código + dados (início)	0x0000	0x0000000
Apontador de pilha	Oxdffe	0x000ffffc
Saída (caracter)	0xf000	0xf0000000
Saída (inteiro)	0xf002	0xf0000004
Entrada (caracter)	0xf004	0xf0000008
Entrada (inteiro)	0xf006	0xf00000c

No início da simulação, o apontador de pilha (sp) é inicializado para o topo da pilha, que coindide com o final da memória. A execução do programa começa a partir do endereço zero, após o programa ser carregado para a memória.

#### 3.2.2 Sintaxe de linha de comando

Assim como o montador, a entrada e saída padrão são usadas pelo simulador para a leitura do código objeto e dispositivos de entrada e saída apresentados no mapa de memória. Para a execução de um programa, o simulador deve ser invocado da seguinte forma:

```
$ python run16.py < output.out</pre>
```

```
[program (code + data): 38 bytes]
[memory size: 57344]
9 8 7 6 5 4 3 2 1
[ok]
112 cycles
```

Nesse caso, output.out foi gerado no processo de montagem e é usado como entrada para o simulador. Caso seja necessário executar o programa instrução por instrução, pode-se usar o parâmetro debug:

```
$ python run16.py debug < output.out</pre>
```

Case seja necessário montar o programa e executá-lo no simulador, é possível invocar o montador e direcionar sua saída à entrada do simulador, através de um *pipe*. Com isso, evita-se a necessidade de criação de um arquivo intermediário, e pode-se executar o programa a partir de seu código de montagem:

```
$ python assemble16.py < input.asm | python run16.py</pre>
```

# Apêndice A

# Exemplos

```
Listing A.1: hello_world.asm
                                                   stw r2, sr
                                                   add r4,1
1 main
                                                   bnz r2, r3
   ldw sr, writec
                                                   hcf
   ldi r4, str
   ldi r3, loop
                                              12 writec 0xf000
5 loop
                                              13 str "hello world!"
   ldb r2, r4
             Listing A.2: fibonacci.asm
                                                   add r3, r1, r2
1 main
                                                   and r1, r2, r2
                                              13
   xor r1, r1, r1
                                                   and r2, r3, r3
    ldi r2,1
                                              15
   ldi r4,21
                                                   sub r4,1
5 fib loop
                                                   bnz r4, fib_loop
    ldw sr, writei
                                                   hcf
     stw r1, sr
     ldw sr, writec
                                              20 writec 0xf000
     ldi r3,32
                                                 writei 0xf002
     stw r3, sr
          Listing A.3: function call.asm
                                                   ldi lr, ret print2
                                              20
                                                    ldi sr, print str
1 main
                                                   bnz r7, sr
     ldi r1, str1
                                                 ret_print2
     sub sp, 2
                                                   ldw lr, sp
     stw r1, sp
                                                   add sp,4
     sub sp,2
     stw lr, sp
                                                   hcf
                                              26
     ldi lr , ret _ print1
     ldi sr , print_str
                                              28 print_str
     bnz r7, sr
                                                   ldw sr, writec
10 ret_print1
                                                   sub sp, 2
                                              30
11
     ldw lr, sp
                                                   stw r1, sp
     add sp,4
                                                   sub sp, 2
                                                   stw r2, sp
     ldi r1, str2
                                              34
     sub sp,2
                                                   and r1, sp, sp
                                              35
     stw r1, sp
                                                   add r1,6
     sub sp, 2
                                                   ldw r1, r1
     stw lr, sp
```

```
print_loop
                                                        ldw r1, sp
      ldb r2, r1
39
                                                   47
                                                        add sp,2
      stw r2, sr
                                                         bnz r7, lr
40
      add r1,1
41
      bnz r2, -8
                                                      writec 0xf000
                                                             "this is the first call \n"
44
      ldw r2, sp
                                                      str1
                                                  52
      add sp,2
                                                      \mathtt{str2} "and this is the second!\n"
                Listing A.4: mult.asm
                                                   13
                                                         ldi lr, ret addr
                                                         ldi sr, mulsi3
                                                   14
                                                         bnz r7, sr
1 main
     ldw r2, readi
                                                   _{16}\ ret\_addr
     ldw r2, r2
                                                        ldw lr, sp
     ldw r3, readi
                                                         add sp,6
                                                   18
     ldw r3, r3
                                                   19
                                                         and r1, sr, sr
                                                   20
      \frac{\mathbf{sub}}{\mathbf{sp}}, 2
                                                        ldw sr, writei
                                                  21
      stw r2, sp
                                                         stw r1, sr
                                                  22
      sub sp,2
                                                  23
                                                         hcf
      stw r3, sp
10
                                                  24
                                                      writei 0xf002
11
      sub sp, 2
      stw lr, sp
                                                      readi 0xf006
            Listing A.5: bubble sort.asm
                                                  32
                                                         ldi sr, array2
1 main
                                                         sub sp,2
      ldi sr, array1
                                                   35
                                                        stw sr, sp
      sub sp,2
                                                        ldw sr, array2_sz
                                                   36
      stw sr,sp
                                                        lsl sr, sr
                                                   37
     ldw sr, array1_sz
                                                        sub sp, 2
     lsl sr, sr
                                                         stw sr, sp
      sub sp,2
                                                        sub sp,2
                                                   40
      stw sr, sp
                                                         stw lr, sp
                                                   41
      sub sp,2
                                                   42
                                                         ldi lr , ret_sort2
      stw lr, sp
10
                                                         ldi sr, sort
11
      ldi lr , ret_sort1
                                                         bnz r7, sr
                                                   44
      ldi sr, sort
12
                                                      \mathtt{ret}\_\mathtt{sort2}
                                                   45
      bnz r7, sr
13
                                                        ldw lr, sp
                                                   46
14
   ret sort1
                                                         {\rm add}\ {\rm sp}\ , 4
                                                   47
      ldw lr,sp
15
                                                   48
      add sp,4
16
                                                         ldi r1, array2
                                                   49
17
                                                         ldw r2, array2_sz
                                                   50
      ldi r1, array1
18
                                                      print_array2
                                                   51
      ldw r2, array1 sz
19
                                                        ldw r3, r1
   print_array1
20
                                                        ldw r4, writei
                                                  53
21
      ldw r3, r1
                                                        stw r3,r4
                                                  54
      ldw r4, writei
                                                        ldi r3,32
                                                   55
      stw r3, r4
23
                                                        ldw r4, writec
                                                   56
      ldi r3,32
24
                                                        stw r3, r4
     ldw r4, writec
                                                        add r1,2
                                                  58
      stw r3, r4
                                                        sub r2,1
                                                  59
      add r1,2
                                                        bnz r2, print_array2
                                                  60
      sub r2,1
                                                        ldi r3,10
                                                  61
     bnz r2, print_array1
29
                                                  62
                                                        stw r3, r4
     ldi r3,10
30
                                                  63
      stw r3, r4
```

```
hcf
                                                          bnz r3, no_swap
65
                                                    104
                                                          and sr, sp, sp
                                                          add sr,14
    sort
                                                    105
                                                          ldw r3, sr
      sub sp, 2
                                                    106
                                                          add r3, r3, r1
      stw r1, sp
      sub sp,2
                                                          stw r4, r3
                                                    108
      stw r2, sp
                                                          ldw r4, sr
                                                    109
                                                          add r4, r4, r2
      sub sp, 2
                                                    110
      stw r3, sp
                                                          ldw r3, sp
      sub sp, 2
                                                          stw r3, r4
                                                    112
      stw r4, sp
                                                    113 no_swap
      xor r1, r1, r1
                                                          add sp,2
                                                    114
    beg\_loop\_i
                                                          add r2,2
                                                    115
      and r4, sp, sp
                                                          bnz r7, beg_loop_j
      \mathbf{add} \quad \mathbf{r4} \ , 10
                                                    117
                                                        end_loop_j
                                                          add r1,2
      ldw r4, r4
                                                    118
      sub r4,2
                                                          bnz r7, beg_loop_i
                                                    119
                                                    _{120}\quad end\_loop\_i
      slt r4, r4, r1
      bnz r4, end loop i
                                                          ldw r4, sp
                                                    121
      and r2, r1, r1
                                                          add sp,2
83
                                                    122
84
      add r2, 2
                                                          ldw r3, sp
                                                    123
    beg_loop_j
                                                          add sp, 2
                                                    124
      and r4, sp, sp
                                                          ldw r2, sp
      \mathbf{add} \quad \mathbf{r4} \ , 10
                                                          add sp,2
      ldw r4, r4
                                                          ldw r1, sp
                                                    127
      sub r4,2
                                                          add sp, 2
89
                                                    128
      slt r4, r4, r2
                                                          bnz r7, lr
      bnz r4, end loop j
      and sr, sp, sp
                                                       writec
                                                                     0 \times f000
      add sr,12
                                                                    0 \times f002
                                                       writei
93
                                                    132
      ldw r3, sr
                                                                    -5\ 3\ 23\ -64\ 34\ 3\ 65\ 7\ 10\ -4\ 10
                                                        array1
      add r3, r3, r1
                                                    134 array1_sz 11
      ldw r3, r3
                                                                    13121\ 6686\ 12335\ 6172\ -13028
                                                        array2
      ldw r4, sr
                                                             -4379 -3953 16045 -7613 -12561 -7188
      add r4, r4, r2
                                                              -7141 \ -6281 \ 8039 \ -12760 \ -2041 \ 6212
      ldw r4, r4
                                                             -146\ -3087\ 9151\ -14015\ 7819\ 6590
99
      sub sp, 2
                                                             -13079 549 13277 9033 -8114 -3338
100
      stw r3, sp
                                                             -5071
101
      slt r3, r3, r4
                                                   136 array2_sz 30
102
```

# Apêndice B

# Rotinas *mulsi3*, *divsi3*, *modsi3* e *udivmodsi4*

and sr, r3, r3

```
and sr,1
1 mulsi3
                                                     bez sr,2
   sub sp, 2
                                                     add r1, r1, r2
     stw r1, sp
                                                     lsl r2, r2
     sub sp, 2
                                                     lsr r3, r3
     stw r2, sp
                                                     bnz r7, -16
     sub sp, 2
     stw r3, sp
                                                     and sr, r1, r1
                                                     add sp,2
     and r3, sp, sp
                                                     ldw r3, sp
     add r3,10
                                                     add sp,2
     ldw r2, r3
                                                     ldw r2, sp
     sub r3,2
                                                     add sp,2
     ldw r3, r3
                                                     ldw r1,sp
14
     xor r1, r1, r1
15
                                                     bnz r7, lr
     bez r3, 14
              Listing B.2: divsi3.asm
                                                     slt sr, r1, at
                                                     bez sr,4
                                                     sub r1, at, r1
1 divsi3
                                                     or r3,1
     sub sp, 2
     stw r1,sp
                                                     slt sr, r2, at
                                               21
                                                     bez sr,4
     sub sp, 2
                                               22
                                                     sub r2, at, r2
     stw r2, sp
     sub sp, 2
                                                     xor r3,1
     stw r3, sp
                                                     sub sp, 2
     and r2, sp, sp
                                                     stw r1,sp
     add r2,10
                                                     sub sp, 2
     ldw r1, r2
                                                     stw r2, sp
     sub r2,2
                                                     sub sp,2
     ldw r2, r2
                                                     ldr sr,0
14
     xor r3, r3, r3
                                                     stw sr, sp
                                                     sub sp, 2
     xor at, at, at
                                                     stw lr, sp
```

Listing B.1: mulsi3.asm

```
ldi lr, ret_divsi3
      ldi sr, udivmodsi4
36
                                                     45
                                                            add sp,2
      bnz r7, sr
                                                           ldw r3, sp
37
                                                     46
   ret divsi3
                                                           add sp,2
                                                     47
      ldw lr,sp
                                                           ldw r2, sp
      add sp,8
                                                            add sp,2
                                                     49
      bez r3,4
                                                           ldw r1, sp
41
                                                     50
      xor at, at, at
42
                                                     5.1
      sub sr, at, sr
                                                            bnz r7, lr
                                                     52
                Listing B.3: modsi3.asm
                                                            sub sp, 2
                                                     26
                                                            stw r1,sp
                                                     27
1 modsi3
                                                           sub sp,2
      sub sp,2
                                                           stw r2, sp
      stw r1,sp
                                                           sub sp,2
                                                     30
      sub sp,2
                                                           ldr sr,1
                                                     31
      stw r2, sp
                                                           stw sr, sp
                                                     32
      \frac{\mathbf{sub}}{\mathbf{sp}}, 2
                                                           sub sp, 2
      stw r3, sp
                                                            stw lr, sp
                                                     34
                                                     35
                                                            ldi lr, ret_modsi3
      and r2, sp, sp
                                                            ldi sr, udivmodsi4
                                                     36
      add r2,10
                                                            bnz r7, sr
                                                     37
                                                         ret_modsi3
      ldw r1, r2
11
      sub r2,2
                                                            ldw lr, sp
12
                                                     39
      ldw r2, r2
                                                           add sp,8
13
                                                     40
      xor r3, r3, r3
                                                            bez r3,4
14
                                                     41
                                                            xor at, at, at
16
      xor at, at, at
                                                     43
                                                            sub sr, at, sr
17
      slt sr, r1, at
                                                     44
      bez sr,4
                                                           add sp,2
                                                     45
18
      sub r1, at, r1
                                                           ldw r3, sp
19
                                                     46
      \frac{\mathbf{or}}{\mathbf{r}} \frac{\mathbf{r}}{3}, 1
                                                            add sp,2
21
      slt sr, r2, at
                                                     48
                                                           ldw r2, sp
      bez sr,4
                                                           add sp,2
22
                                                     49
      sub r2, at, r2
                                                           ldw r1, sp
23
                                                     50
      xor r3,1
24
                                                     51
                                                            bnz r7, lr
             Listing B.4: udivmodsi4.asm
                                                            ldw r2, r2
                                                     18
   udivmodsi4
                                                     20
                                                            sltu sr, r2, r1
      sub sp, 2
                                                            bez sr,8
                                                     21
      stw r1,sp
                                                            bez r3,6
                                                     22
      sub sp,2
                                                            lsl r2, r2
                                                     23
      stw r2, sp
                                                            lsl r3, r3
      \frac{\mathbf{sub}}{\mathbf{sp}},2
                                                            bnz r7, -12
                                                     25
      stw r3, sp
                                                            sltu sr, r1, r2
                                                     26
      sub sp, 2
                                                            bnz sr,4
                                                     27
      stw r4, sp
                                                           sub r1, r1, r2
                                                     28
10
                                                            add r4, r4, r3
                                                     29
      ldr r3,1
11
                                                            lsr r3, r3
                                                     30
      xor r4, r4, r4
12
                                                            lsr r2, r2
                                                     31
13
                                                           bnz r3, -14
                                                     32
      and r2, sp, sp
14
                                                     33
15
      add r2,14
                                                     34
                                                            and sr, sp, sp
      ldw r1, r2
                                                           add sr,10
                                                     35
      sub r2,2
```

```
ldw sr, sr
                                                                       ldw r3, sp
        bez sr,4
                                                                        \operatorname{add} \operatorname{sp}, 2
37
                                                                 45
        and sr, r1, r1
                                                                        ldw r2, sp
38
                                                                 46
        bez sr,2
                                                                        \operatorname{add} \operatorname{sp}, 2
39
                                                                 47
        and sr, r4, r4
                                                                        ldw r1, sp
                                                                        add sp, 2
41
                                                                 49
       ldw r4, sp
                                                                      bnz r7,lr
42
                                                                 50
       \operatorname{add} \operatorname{sp}, 2
43
```