

Universidad de Buenos Aires
Facultad De Ingeniería
Año 2026 – 2do Cuatrimestre

(TA138) Taller de Diseño de Circuitos Electrónicos

Sistema de Alimentación para Aplicaciones Industriales y Automotrices.

Integrantes		**Padrón**		**Correo electrónico**
Campisi Iriarte, Antonella	—	108876	—	acampisi@fi.uba.ar
Chaparro, Sergio Nahuel	—	109752	—	schaparro@fi.uba.ar
Ferrua, Luciano Andrés	—	109609	—	lferrua@fi.uba.ar
Rozenberg, Francisco Samy	—	109836	—	frozenberg@fi.uba.ar

Docentes			**Correo electrónico**
Ing. D'angiolo Federico Gabriel	—	—	fdangiolo@fi.uba.ar
Ing. Bruno Marcelo Adrian	—	—	maabruno@fi.uba.ar
Ing. Salaya Juan Guido	—	—	jsalaya@fi.uba.ar

Índice

1. Objetivos **2**

2. Desarrollo **3**

2.1. Compensación . . . 3

2.1.1. Compensación del lazo de tensión . . . 3

2.1.2. Compensación del lazo de corriente . . . 10

2.1.3. Analisis de estabilidad . . . 11

2.2. Análisis térmico . . . 13

2.2.1. Potencia máxima disipada . . . 14

2.2.2. Verificación sin disipador . . . 15

2.2.3. Cálculo del disipador mínimo . . . 15

2.2.4. Selección del disipador . . . 16

2.2.5. Verificación térmica con el disipador seleccionado . . . 16

2.3. Diseño del PCB . . . 17

3. Conclusiones **17**

1. Objetivos

En este segundo *checkpoint* se busca compensar el circuito, tanto el lazo de tensión como el de corriente, con el objetivo de alcanzar un margen de fase de 60° manteniendo una ganancia y ancho de banda aceptables.

La **compensación** es un método en el que se busca modificar la respuesta en frecuencia de un circuito para hacerlo estable. La estabilidad se logra cuando la ganancia del circuito es menor a 0 dB a la frecuencia en la que la fase es -180°. Equivalentemente será estable el circuito si la fase en la frecuencia a la que la ganancia es 0 dB es menor a |180°|. Por eso el **margen de fase** (distancia entre la fase y $-180°$ en la frecuencia a la que la magnitud de la ganancia es 0 dB) es una buena forma de verificar estabilidad: si el margen de fase es menor o igual a cero, no puede haber estabilidad. Esto se ilustra en la figura 1. Estas nociones surgen de analizar la transferencia en frecuencia del circuito realimentado:

$$\mathrm{A_f}(\mathrm{j}\omega) = \frac{\mathrm{A}(\mathrm{j}\omega)}{1 + \mathrm{A}(\mathrm{j}\omega)\beta} \tag{1}$$

donde $\mathrm{A_f}$ es la ganancia del circuito realimentado, A es la ganancia del amplificador y β es la ganancia del lazo de realimentación que se presume independiente de la frecuencia. Como ya ha sido analizado anteriormente, en el caso $\mathrm{A}(\mathrm{j}\omega)\beta \gg 1$ la ganancia total se puede aproximar a $1/\beta$. Como $\mathrm{A}(\mathrm{j}\omega)$ es una cantidad compleja, podemos escribirla en forma polar: $\mathrm{A}(\mathrm{j}\omega)\beta = |\mathrm{A}(\mathrm{j}\omega)\beta|\mathrm{e}^{\mathrm{j}\phi(\omega)}$. A una cierta frecuencia ω_1 en la que la magnitud es $|\mathrm{A}(\mathrm{j}\omega_1)\beta| = 1$ (equivalente a 0 dB), la ganancia del circuito realimentado queda como:

$$\mathrm{A_f}(\mathrm{j}\omega_1) = \frac{(1/\beta)\mathrm{e}^{-\mathrm{j}\theta}}{1 + \mathrm{e}^{-\mathrm{j}\theta}}$$

donde en este caso se define $\theta = 180 - \text{margen de fase} = -\phi$. Ahora es claro ver que si el margen de fase vale cero, el denominador de la ecuación anterior se vuelve nulo dando una ganancia infinita y con ella un circuito de comportamiento inestable. Es por esto que el margen de fase debe ser mayor a cero.




Figura 1: Diagrama de Bode: representación genérica del margen de ganancia y margen de fase (Aβ es la ganancia de lazo)

El margen de fase, que se calcula observando el diagrama de Bode del circuito, el cual se grafica en base a los polos y ceros que introducen los componentes del mismo, podrá ser alterado si dichos polos y ceros se modifican. Esto se logra introduciendo componentes, como capacitores, en puntos estratégicos e intentando mantener las características del circuito previamente establecidas.
Por motivos relacionados a la tecnología PMOS utilizada en el transistor de paso, estos requerimientos fueros adaptados. El margen de fase logrado sería de unos 45°, siendo alcanzado a partir de modificaciones en el circuito amplificador para disminuir la ganancia de lazo y consecuentemente aumentar el ancho de banda.

Con la versión final del circuito se diseñó el *layout* en PCB con la herramienta **KiCad**, buscando que la superficie ocupada sea la menor posible.

2. Desarrollo

2.1. Compensación

2.1.1. Compensación del lazo de tensión

Primero compensamos el circuito con el lazo de corriente desconectado, es decir, solo con el lazo de tensión actuando. Para poder medir la ganancia de lazo y observar su gráfico de Bode, abrimos el circuito en el nodo donde se conecta el lazo de realimentación de tensión, colocando una fuente de prueba con un capacitor y un inductor en serie, tal como se observa en la figura 2. Los valores de estos componentes se eligen tal que la fuente de prueba no modifique los valores de reposo ni los de señal. En la figura 3 se puede ver que el margen de fase es negativo, por lo que el lazo es inestable.




Figura 2: Circuito LDO sin compensar




Figura 3: Ganancia del lazo del circuito de la figura 2

Al ser un circuito complejo es de esperar que la transferencia posea varios polos y ceros. Un análisis

de las constantes de tiempo de los nodos del circuito permite deducir que hay un nodo dominante. Es por eso que agregando un capacitor de valor adecuado en dicho nodo se produce un corrimiento del polo que modificará el margen de fase.
Inicialmente se identificó el nodo N1 del Gate de M1 como uno de los nodos de alta impedancia susceptibles de introducir un polo dominante. La resistencia equivalente de pequeña señal obtenida mediante simulación fue $R_{N1} = 49.57\,k\Omega$, mientras que la capacitancia equivalente sin compensación se estimó en $C_{N1} = 4.2\,nF$. De esta forma, el polo asociado al nodo se encuentra aproximadamente en $f_{p1} = 764.5\,Hz$.
Se incorporó posteriormente como primer intento de compensar $C_1 = 220\,pF$ entre Gate y Drain de M1, como puede observarse en la figura 4. Dado que la ganancia de pequeña señal entre ambos nodos es aproximadamente $A_v = -25.9$, el capacitor se refleja sobre el gate mediante **efecto Miller** como una capacitancia $C_M = C_1(1 - A_v) \approx 5.92\,nF$. La capacitancia total del nodo aumenta así hasta aproximadamente $C^* = 10.12\,nF$, desplazando el polo estimado desde 762 Hz hasta 316 Hz. Este desplazamiento fuerza una caída más temprana de la ganancia de lazo. En simulación, la frecuencia de cruce se reduce aproximadamente de 2.52 MHz a 495 kHz, mientras que el margen de fase evoluciona de aproximadamente $-6°$ a $+4.9°$. Por lo tanto, C1 mejora la estabilidad relativa del circuito, aunque por sí solo no proporciona un margen de fase suficiente.




Figura 4: Circuito LDO con capacitor de compensación en el nodo dominante con reflexión de Miller.




Figura 5: Ganancia del lazo del circuito de la figura 4

Como siguiente paso se introdujo una red de adelanto de fase, agregando un capacitor $C_2 = 820\,\text{pF}$ entre los nodos NX y salida, como puede verse en la figura 6. El capacitor colocado en paralelo con $R_3 = 10\,\text{k}\Omega$, transforma la red resistiva de realimentación en una red de adelanto que introduce un cero en aproximadamente 19.4 kHz y un polo en 38.8 kHz. Al encontrarse el cero a menor frecuencia que el polo, se genera una región de adelanto de fase. De esta forma, C2 permite modificar la respuesta en frecuencia de la red de realimentación y contribuir a recuperar margen de fase, complementando la reducción de la frecuencia de cruce conseguida previamente mediante C1. Como se puede ver en la figura 7, C2 mejora adicionalmente la estabilidad relativa del sistema, logrando un margen de fase de 10.7°, pero resultando aún insuficiente de acuerdo a nuestro requerimiento.




Figura 6: Circuito LDO con capacitor de compensación en el nodo dominante y red de adelanto de fase.




Figura 7: Ganancia del lazo del circuito de la figura 6

Algo que comenzó a ocurrir fue que, para continuar aumentando el margen de fase únicamente mediante el desplazamiento de los polos hacia frecuencias menores, era necesario reducir excesivamente

la frecuencia de cruce, comprometiendo el ancho de banda y, por lo tanto, la velocidad de respuesta del regulador. Como alternativa, se buscó reducir la ganancia de la etapa diferencial, permitiendo disminuir la ganancia de lazo y desplazar su frecuencia de cruce sin recurrir exclusivamente a un aumento de las capacidades de compensación. Para esto se agregaron resistencias en los emisores del par diferencial, provocando que la ganancia de lazo a bajas frecuencias, inicialmente cercana a 100 dB, disminuya hasta aproximadamente 70 dB. Esto se debe a la degeneración de emisor, por la cual la transconductancia efectiva del transistor puede aproximarse como

$$g_{m,ef} \simeq \frac{g_m}{1 + g_m R_E},$$

reduciéndose así la ganancia de la etapa diferencial y, consecuentemente, la ganancia y frecuencia de cruce del lazo.

Adicionalmente, se agregó un capacitor $C_5 = 1\,\text{nF}$ conectado entre el gate de M1 y la base de Q3 (ver figura 8), es decir, entre la salida y la entrada de una etapa inversora. Debido al efecto Miller, la capacitancia observada desde el nodo de entrada resulta mayor que el valor físico de C_5, pudiéndose aproximar como

$$C_{5,eq} \simeq C_5(1 - A_v),$$

donde A_v es la ganancia entre los nodos conectados por el capacitor. Al tratarse de una etapa inversora, $A_v < 0$, por lo que

$$C_{5,eq} \simeq C_5(1 + |A_v|).$$

De esta manera, C_5 introduce una realimentación local dependiente de la frecuencia y permite obtener una capacitancia efectiva considerablemente mayor que 1 nF.

Una consecuencia importante de esta compensación es el fenómeno conocido como *pole splitting*. Al incorporar la capacitancia Miller, el polo de menor frecuencia asociado a la etapa se desplaza hacia frecuencias aún menores, reforzando su carácter dominante, mientras que otro de los polos de mayor frecuencia se desplaza en sentido contrario, hacia frecuencias superiores. De esta forma aumenta la separación entre ambos polos. Esto resulta beneficioso para la estabilidad, ya que permite que la ganancia de lazo alcance los 0 dB bajo una dinámica predominantemente dominada por el primer polo, antes de que los polos no dominantes introduzcan un atraso de fase significativo.

En consecuencia, la combinación de la degeneración de emisor y la compensación mediante C_5 permite reducir la frecuencia de cruce y, al mismo tiempo, aumentar la separación entre los polos relevantes del sistema, obteniéndose un incremento significativo del margen de fase. El valor de $C_5 = 1\,\text{nF}$ se seleccionó como un compromiso entre estabilidad y ancho de banda: un valor mayor reforzaría la compensación, pero desplazaría el polo dominante hacia frecuencias todavía menores, reduciendo excesivamente el ancho de banda y haciendo más lenta la respuesta del regulador. En la figura 9 se puede observar que con estas últimas modificaciones se alcanza un margen de fase alrededor de los $60°$, cumpliendo con el requerimiento inicialmente establecido.




Figura 8: Circuito LDO con capacitores de compensación en el nodo dominante, red de adelanto de fase y resistencias en los emisores del AD.




Figura 9: Ganancia del lazo del circuito de la figura 8

2.1.2. Compensación del lazo de corriente

Ahora conectando el lazo de corriente (ver figura 10), el diagrama de Bode de la ganancia de lazo de la figura 11 observa un margen de fase de 4°, por lo que es necesario aplicar una compensación.




Figura 10: Circuito LDO con lazo de corriente sin compensar.




Figura 11: Ganancia del lazo del circuito de la figura 10

Agregando un capacitor sobre la realimentacion del opamp se logra compensar el lazo. Se fueron probando diferentes valores, pero el que alcanzó mejor margen de fase fue un capacitor de 1 nF (ver figura 12), siendo este de $33,5°$, como puede verse en la figura 13.




Figura 12: Circuito LDO con lazo de corriente compensado.




Figura 13: Ganancia del lazo del circuito de la figura 12

2.1.3. Analisis de estabilidad

A modo de corroborar la estabilidad del lazo se graficaron los **diagramas de Nyquist** para el lazo de tensión y de corriente. Se extrajeron los datos de los graficos de Bode de las simulaciones de la sección anterior para poder generar las transferencias de lazo en **MATLAB** y así dibujar estos diagramas.




Figura 14: Diagrama de Nyquist del lazo de tensión sin compensación




Figura 15: Diagrama de Nyquist del lazo de tensión compensado




Figura 16: Diagrama de Nyquist del lazo de corriente sin compensación




Figura 17: Diagrama de Nyquist del lazo de corriente compensado

2.2. Análisis térmico

Para verificar la necesidad de un disipador y realizar su selección se utiliza el modelo de resistencias térmicas del transistor. La temperatura de juntura puede expresarse como:

$$\mathrm{T_J} = \mathrm{T_A} + \mathrm{P_D}\,(\theta_{\mathrm{JC}} + \theta_{\mathrm{CS}} + \theta_{\mathrm{SA}})$$

donde:

- $\mathrm{T_J}$ es la temperatura de juntura del transistor.
- $\mathrm{T_A}$ es la temperatura ambiente.
- $\mathrm{P_D}$ es la potencia disipada por el transistor.

El circuito térmico equivalente puede representarse como:




Figura 18: Circuito térmico equivalente del transistor y el disipador.

Para el transistor utilizado se consideran los siguientes parámetros, tanto $\mathrm{V_{IN}}$ como $\mathrm{I_{OUT,máx}}$ fueron elegidos tal que tener un margen de disipación y por no saber todavía el ripple de la fuente Buck, los datos del transistor del datasheet del mismo:

$$
\begin{aligned}
V_{IN,máx} &= 6.5\,V \\
V_{OUT} &= 5\,V \\
I_{OUT,máx} &= 1.7\,A \\
I_{SC} &= 0.4\,A \\
T_A &= 50\,°C \\
T_{J,máx} &= 175\,°C \\
\theta_{JC} &= 2.2\,°C/W \\
\theta_{CS} &= 0.5\,°C/W \\
\theta_{JA} &= 62\,°C/W
\end{aligned}
$$

2.2.1. Potencia máxima disipada

En un LDO, la potencia disipada por el transistor puede aproximarse mediante:

$$P_D = V_{DS} I_D$$

En la condición de máxima corriente de carga, se tiene:

$$P_D = (V_{IN,máx} - V_{OUT}) I_{OUT,máx}$$

por lo tanto:

$$P_D = (6.5 - 5)(1.7)$$

$$P_D = 2.55\,W$$

También se debe considerar la condición de cortocircuito, en la cual el circuito limita la corriente a aproximadamente 400 mA. Considerando $V_{OUT} \approx 0$:

$$P_{D,SC} \approx V_{IN,máx} I_{SC}$$

$$P_{D,SC} \approx 6.5(0.4)$$

$$P_{D,SC} \approx 2.6\,W$$

Por lo tanto, para el cálculo térmico se considera de manera conservadora:

$$\boxed{P_D = 2.6\,W}$$

2.2.2. Verificación sin disipador

En primer lugar se analiza el caso en el cual el transistor no posee un disipador externo. En este caso se utiliza la resistencia térmica juntura-ambiente:

$$\mathrm{T_J} = \mathrm{T_A} + \mathrm{P_D}\theta_{\mathrm{JA}}$$

Reemplazando:

$$\mathrm{T_J} = 50 + (2.6)(62)$$

$$\mathrm{T_J} = 211.2\,^{\circ}\mathrm{C}$$

Este valor supera ampliamente la temperatura máxima de juntura especificada para el transistor:

$$211.2\,^{\circ}\mathrm{C} > 175\,^{\circ}\mathrm{C}$$

Por lo tanto, el transistor no puede operar en la condición de máxima disipación sin un disipador térmico adecuado.

2.2.3. Cálculo del disipador mínimo

A continuación se calcula la máxima resistencia térmica disipador-ambiente que puede tener el disipador para no superar la temperatura máxima de juntura.

Partiendo de:

$$\mathrm{T_{J,máx}} = \mathrm{T_A} + \mathrm{P_D}\left(\theta_{\mathrm{JC}} + \theta_{\mathrm{CS}} + \theta_{\mathrm{SA}}\right)$$

Despejando θ_{SA}:

$$\theta_{\mathrm{SA}} = \frac{\mathrm{T_{J,máx}} - \mathrm{T_A}}{\mathrm{P_D}} - \theta_{\mathrm{JC}} - \theta_{\mathrm{CS}}$$

Reemplazando los valores:

$$\theta_{\mathrm{SA}} = \frac{175 - 50}{2.6} - 2.2 - 0.5$$

$$\theta_{\mathrm{SA}} = 48.08 - 2.7$$

$$\boxed{\theta_{\mathrm{SA,máx}} \approx 45.4\,^{\circ}\mathrm{C/W}}$$

Por lo tanto, para no superar la temperatura máxima de juntura, el disipador seleccionado debería presentar una resistencia térmica menor o igual a aproximadamente $45.4\,^{\circ}\mathrm{C/W}$.

Este valor representa solamente el límite térmico correspondiente a $\mathrm{T_J} = 175\,^{\circ}\mathrm{C}$. Para disponer de un margen de seguridad frente a variaciones de temperatura ambiente, potencia disipada, contacto térmico y condiciones de operación, se selecciona un disipador con una resistencia térmica considerablemente menor.

2.2.4. Selección del disipador

Se decidió utilizar un disipador con:

$$\boxed{\theta_{SA} = 20\,^{\circ}\text{C/W}}$$

Este valor es considerablemente menor que el máximo calculado de $45.4\,^{\circ}\text{C/W}$, permitiendo trabajar con un margen térmico amplio.

La selección del disipador se muestra en la siguiente figura, utilizando la página proporcionada por la cátedra:



Figura 19: Disipador seleccionado para el transistor de potencia.

2.2.5. Verificación térmica con el disipador seleccionado

Finalmente, se verifica la temperatura de juntura utilizando el disipador seleccionado:

$$T_J = T_A + P_D\,(\theta_{JC} + \theta_{CS} + \theta_{SA})$$

Reemplazando:

$$T_J = 50 + 2.6(2.2 + 0.5 + 20)$$

$$T_J = 50 + 2.6(22.7)$$

$$T_J = 50 + 59.02$$

$$\boxed{T_J \approx 109\,^{\circ}\text{C}}$$

La temperatura obtenida se encuentra por debajo de la temperatura máxima de juntura:

$$109\,^{\circ}\text{C} < 175\,^{\circ}\text{C}$$

Por lo tanto, el disipador seleccionado permite mantener la temperatura de juntura dentro del límite especificado incluso considerando la condición de máxima potencia disipada utilizada en este análisis.

Además, la diferencia respecto de la temperatura máxima de juntura es:


$$\Delta T_{\text{margen}} = 175 - 109$$

$$\Delta T_{\text{margen}} \approx 66\,^{\circ}\text{C}$$

Por este motivo se selecciona un disipador de 20 °C/W, obteniendo un margen térmico considerable respecto del límite máximo de operación.

2.3. Diseño del PCB

Una vez definido el circuito definitivo para el LDO, se procedió a diseñar el *layout* del PCB. En la figura 20 se puede ver cómo quedaría la placa del frente y dorso.



(a) Vista superior **(b)** Vista inferior

Figura 20: Diseño del PCB

Se priorizó que la placa sea del tamaño mas reducido posible y se colocaron jumpers en varios lugares de importancia para poder hacer diversas mediciones:

- Para abrir el lazo de tensión.
- Para medir la corriente del transistor de paso.
- Para abrir el lazo de corriente en todos los puntos en los que se conecta al circuito.

3. Conclusiones

Durante este checkpoint se logró compensar exitosamente ambos lazos de realimentación del regulador LDO, partiendo de una condición inicial inestable hasta alcanzar respuestas estables y con márgenes de fase adecuados.

En el lazo de tensión, se observó que ninguna técnica aplicada de forma aislada resultaba suficiente: el capacitor de compensación en el nodo dominante (C1, con efecto Miller) mejoró el margen de fase de 6° a +4,9°; la red de adelanto de fase (C2) lo llevó a 10,7°; pero fue la combinación de la degeneración de emisor en el par diferencial (que redujo la ganancia de lazo de 100 dB a 70 dB) junto con el capacitor C5 (generando pole splitting) lo que permitió alcanzar un margen de fase de aproximadamente 60°.

En el lazo de corriente, la compensación resultó más sencilla: un único capacitor de 1 nF en la realimentación del amplificador operacional bastó para llevar el margen de fase de 4° a 33,5°. Si bien este valor es menor al objetivo de 60° buscado en el lazo de tensión, se consideró aceptable dado que era la mejor solución encontrada entre los valores probados y garantiza estabilidad con margen positivo.

El análisis térmico evidenció que el transistor de paso no puede operar sin disipador en la condición de máxima disipación (211,2 °C, muy por encima del límite de 175 °C). El cálculo del disipador mínimo requerido ($\theta_{SA} \leq 45{,}4$ °C/W) permitió seleccionar un disipador comercial de 20 °C/W, que deja un margen térmico amplio de 66 °C respecto al límite máximo, dando robustez frente a variaciones de temperatura ambiente o condiciones de carga no contempladas en el cálculo nominal.

Finalmente, el diseño del PCB en KiCad priorizó minimizar la superficie ocupada, incorporando jumpers estratégicos que permiten abrir los lazos de tensión y corriente, y medir la corriente del transistor de paso, facilitando así la validación experimental posterior del circuito compensado.