## MICROPROCESADORES E INTERRUPCIONES



#### Integrantes del Grupo 2

Theo Dyzenchauz

Arnold Sánchez Franco

Juan Pablo Castiglione

Reynaldo Ulises Coaquira Mamani


Federico Carracedo

#### ¿Qué son la interrupciones?



Las interrupciones son transferencias de control forzadas por determinados sucesos. Los procesos ejecutados para atenderlas se llaman "subrutinas de atención a la interrupción"

#### <u>Interrupciones externas (o de hardware)</u>



Las interrupciones externas son aquellas que son convocadas de manera asincrónica, es decir que no dependen del programa en ejecución y normalmente provienen de periféricos.

#### ¿Qué son la excepciones?



Son un **tipo de interrupción**, sincrónicas a la ejecución del procesador, que son provocadas automáticamente al detectar alguna anomalía en el flujo de control

#### Tipos de interrupciones

Son un **tipo de interrupción**, sincrónicas a la ejecución del procesador, que son provocadas automáticamente al detectar alguna anomalía en el flujo de control


Mascarables	Llega otra señal distinta de la NMI
No enmascarables	A la cpu le llega una señal de control que nombramos NMI

# Tipos de excepciones Según cuándo aparecen

Faltas o errores	Se pueden detectar y corregir antes de que se produzca la ejecución de una instrucción determinada.
Trampas	Se detectan una vez ejecutada la instrucción que las provoca.
Abortos	Se detectan sin localizar la instrucción que las provoca, produciendo que se aborte o cancele la ejecución del programa.



#### INTERRUPCIONES EN EL CICLO DE INSTRUCCIÓN



### INTERRUPCIONES EXTERNAS ENMASCARABLES Y NO ENMASCARABLES



Enmascarables	No enmascarables
Avisada por una señal de control diferente a la NMI.	Avisada por una señal de control NMI.
Son atendidas si la flag IF está en El (Enable interrupt).	Atendidas con urgencia al ser de máxima importancia.

Se chequea que la flag IF esté en El

Se chequea que haya una señal de interrupción

Se suspende la ejecución del programa de usuario

Se ejecuta el servicio de interrupción

Se reanuda la ejecución del programa de usuario

#### FASES DE ATENCIÓN

FASE 1	Se comprueba si hay interrupciones pendientes para ser atendidas. Si hay varias peticiones de interrupciones pendientes, se atenderán por orden de prioridad.
FASE 2	Al comenzar la interrupción se resguarda el entorno actual de la CPU (context switch) para que al finalizar la interrupción o excepción se retorne al mismo punto, es decir, se guardan el contenido de los registros del procesador en la pila. Por último IF = 0 prohíbe las interrupciones enmascarables, evitando que una interrupción de menor importancia interrumpa a la rutina en ejecución
FASE 3	Se busca la entrada correspondiente en la IDT y se cargan los registros CS e IP con el valor contenido en dicha entrada, de esta forma, se obtiene el inicio de la rutina y comienza la ejecución de la misma.
FASE 4	La rutina de interrupción finaliza con la instrucción IRET, se restaura el contexto de la CPU (context switch). De esa manera, el programa continua su ejecución en la siguiente instrucción a la que se produjo la interrupción o excepción. El flag IF=1, es decir, se vuelven a activar las interrupciones enmascarables.

#### **INTERRUPCIONES MÚLTIPLES**

**DOS ACERCAMIENTOS** 



#### **INHABILITAR INTERRUPCIONES**

- Cuando hay una interrupción, flag IF pasa a DI
- Interrupciones que se realizan quedan pendientes hasta que termine la interrupción previa
- No tiene en cuenta tareas prioritarias

#### **DEFINIR PRIORIDAD**

 Interrupciones de mayor prioridad pueden a su vez interrumpir a las de menor prioridad



# Tabla de descriptores de interrupciones (IDT)



#### Qué es el IDT?



- -Tabla o vector de 256 entradas
- -Cada entrada asociada a una interrupción

## Qué representa la tabla?


VECTOR	DESCRIPCIÓN	FLAG	CAUSA	CÓDIGO DE ERROR	CLASE
a	Error de división	#DE	DIV	No .	Falta
1	Excepción de depuración	#DB	Cualquier código/dato de referencia/INT1	No	Falta/ trampa
2	Interrupción NMI	-	Interrupción externa no ermascarable	No	Interrupción
3	Punto de ruptura	#BP	INT 3	. No	Trampa
4	Desbordamiento	#OF	INTO:	No	Тганпра
5	Comprobación de limites	#BR	BOUND	. Na	Falta
6	Código OP no válido	#UD	UD2 o código OP reservado	No	Falta
7	Coprocesador matemático . no disponible	#NM	WAIT/FWAIT o coma fletante	No	Falta
8	Dobte falta	#DF	Instrucciones que origine una excepción, NMI o INTR	Si (cero)	Aborto
9	Desbordamiento del segmento del coprocesador	-	Instrucciones de coma flotante	No	Falta
10	TSS no válido	#TS	Acceso TSS e conmutación de tareas	SI	Falta
11	Segmento no presente	#NP	Carga de registros de segmento o acceso a segmentos	SI	Falla
12	Excepción en la pila	#SS	Operaciones de pila y carga registros SS	Si	Falta
13	Protección general	#GP	Referencia a memoria y comprebación	Si	Falta
14	Fallo de página	#PF	Referencia a memoria	Si	Falta
15	Reservados por Intel	-	-	No	_
16	Error de coma (lotante FPU	WMF	WAIT/FWAIT a coma flotante	Na	Falla
17	Comprobación de alimentación	#AC	Cualquier dato referenciado en memoria	Si (cera)	Falta
18	Comprobación de la máquina	#MC	Códigos de error y fuentes son modelos dependientes	No	Aborto
19	Excepción de coma flotante SIMD	#XF	· SSE SSE2	Na	Falla
30-31	Reservados por Intel	·- )	-		-
32-255	Interrupción definida por el usuario	-	Interrupción externa o INT n	-	Interrupción

Figura 14.2. Tabla de excepciones e interrupciones.

 $-\sim\sim\sim$ 


#### Código de error

Mediante éste, la CPU conoce cuál es el origen de la interrupción.



Es la quinta columna de la tabla IDT


#### **IDTR**




## Arranque del IDT

- El pentium trabaja por defecto en modo real
- El SO debe tener cargado en la memoria principal la tabla IDT
- Se carga el registro IDTR con el valor 0000 0000H
- Solo se utiliza el primer MB de memoria
- Se trabaja con segmentos de máximo 64KB
- En cada entrada del IDT se apunta a un segmento de código que atiende a la interrupción (hay un CS y un IP).
- Dirección en la base del segmento = CS \* 10<sub>(16)</sub>

#### **ACCESO A LAS INTERRUPCIONES EN MODO REAL**



- Se carga la base del registro IDTR con el valor 0000 0000H, usando solo el primer MB de memoria
- Se trabaja con segmentos y el máximo tamaño del registro es de 64kb
- En cada entrada de la IDT se apunta a la rutina pertinente a esa interrupción
- El tamaño máximo de la IDF es de 1kb, si hay 256 entradas de 4 bytes, el límite es O3FFH(16)



## Prioridad de excepciones

Table 5-2. Priority Among Simultaneous Exceptions and Interrupts

Priority	Descriptions
1 (Highest)	Hardware Reset and Machine Checks - RESET - Machine Check
2	Trap on Task Switch - T flag in TSS is set
3	External Hardware Interventions - FLUSH - STOPCLK - SMI - INIT
4	Traps on the Previous Instruction - Breakpoints - Debug Trap Exceptions (TF flag set or data/I-O breakpoint)
5	External Interrupts - NMI Interrupts - Maskable Hardware Interrupts
6	Faults from Fetching Next Instruction - Code Breakpoint Fault - Code-Segment Limit Violation* - Code Page Fault*
7	Faults from Decoding the Next Instruction - Instruction length > 15 bytes - Illegal Opcode - Coprocessor Not Available
8 (Lowest)	Faults on Executing an Instruction - Overflow - Bound error - Invalid TSS - Segment Not Present - Stack fault - General Protection - Data Page Fault - Alignment Check - x87 FPU Floating-point exception - SIMD floating-point exception