Universidad de Buenos Aires

FACULTAD DE INGENIERÍA


Trabajo Practico 1

Autor: Franco Mariotti 102223 2do Cuatrimestre 2020

Creación del Proyecto

Primero cree el proyecto en Vivado con los archivos **lab.vhd** que contiene el la definición del circuito combinacional y el archivo de restricciones **lab1_Arty_Z7_10.xdc**





Luego genere la vista lógica del componente definido en lab.vhd, el cual conincide con la lógica definida en el mismo.





Figure 2: Vista lógica del componente


Simluación del Sistema

En este punto genere una simulación, de 200 nSeg de duración, del sistema a partir del archivo **lab1**_tb, el cual define las señales de entrada y salida las cuales podemos visualizar en la imagen siguiente:



En la imagen 03 remarqué algunos datos de gran importancia según mi consideración. En primer lugar en la consola, la cual indique con el número 5,se puede visualizar la salida del archivo de pruebas. En segundo lugar podemos visualizar en un determinado instante de la simulación, en este caso elegí a los 120 nSeg, que la salida esperada del circuito cambia en ese instante y pasa a concidir con la salida del componente. Los valores de salida esperada, la salida del componente y la entrada(estados de los interruptores) se encuentran remarcados con los numeros 3, 2 y 1 respectivamente.


Luego realice una simulación extendida de 700 nSeg del sistema para poder visualizar las señales internas del componente la cual se puede ver en esta imagen:



Síntesis del Sistema

Al finalizar la etapa de simulació pase a correr la etapa de síntesis del sistema en Vivado, el cual genero el directorio de archivos en la carpeta del proyecto como se puede ver en la siguiente imagen: Y en la siguiente imagen se puede ver un

Figure 5: Archivos generados por Vivado en el proceso Síntesis




esquemático del sistema sintetizado, es decir una visualización mas cercana a los que en realidad implementa el **FPGA**.

Impementación del sistema

Ya teniendo el sistema sintetizado, corrí la etapa de implementación la cual genero el siguiente directorio de archivos:

Figure 7: Directorio de archivos del proceso de implementación




En la imagen 7 se puede ver una parte del diseño de la implementación del sistema en el **FPGA**, es decir podemos visualizar como serán las conexiones internas en el **FPGA** que permitiran implementar el sistema que se vio en la etapa de sintesís con el esquemático.

Figure 8: Implementaciń dentro de la FPGA del sistema


5

La figura 8 muestra un resumen de los recursos utilizados en el proceso de implementación.



Simulación Temporal

Ya con la implementación del sistema, el paso final es la simulación temporal del mismo la cual se puede visualizar en la siguiente imagen:



En esta imagen lo interesante es ver la propagación de los retardos producido por el mismo hardware. En este caso particular podemos que la salida del componente empieza a cambiar a los 58 nSeg aproximadamente y finaliza un tiempo después. Por esta razón la salida esperada (e_led) tiene cambiar con un cierto retardo, efecto que también puede apreciarse en la imagen. En este caso particular el e_led cambia a los 60 nSeg.