

Trabajo Práctico 5

[66.17/86.41] Sistemas Digitales

Asignación de Restricciones

Autor: Franco Mariotti 102223

2do Cuatrimestre 2020

1 Introducción

El objetivo de esta practica es la creación de archivos de restricción de temporización y ubicación de pines para el sistema UART con el que se trabajo en las practicas previas.

2 Asignación de ubicaciones utilizando la interfaz Device View y Package pins

En esta etapa lo que se hizo fue una asignación de los puertos del sistema UART(clk_pin, btn_pin, rst_pin, rxd_pin y txd_pin) a distintos pines físicos de la FPGA, a partir de la vista gráfica Package View de los pines.




Figure 1: Interfaz Device View

Figure 2: Asignación puerto clk_pin a pin H16

Tcl Console Messages	Package	Pins ×	I/O Ports																			? _ 🗆 🖸
Q 🗼 🖨 📲																						0
Name	Available	Prohibit	Ports		I/O Std		Dir	Vcco	Bank	Bank Type	Byte Group	Туре	Diff Pair	Clock	Voltage	Config	XADC	Gigabit I/O	MCB	PCI	Min Trace Dly (ps)	Max Trace Dly
[∞] L17	1			٧					VO	HIGH_RA		Mul	L11N	SR							89.43	g^
[∞] K17	1			~					VO	HIGH_RA		Mul	L12P	MR							87	8
Д K18	1			~					VO	HIGH_RA		Mul	L12N	MR							84.13	8
. № H16	0		clk_pin	٧	LVCMOS33*	•	Input	3.300	VO	HIGH_RA		Mul	L13P	MR							52.78	ŧ
. [∞] Н17	1			~					VO	HIGH_RA		Mul	L13N	MR							54.15	
₽ J18	1			~					VO	HIGH_RA		Mul	L14P	SR			AD4P				74.11	7
[∞] H18	1			v					VO	HIGH RA		Mul	L14N	SR			AD4N				70.68	7,

Figure 3: Asignación puerto **btn_pin** a pin D19

1	≥ D18		,	·	_		I/O	HIGH_RA	Mul	L3N	AD1N		50.67	
ı	▶ D19	(btn_pin s	✓ LVCMOS33*	▼ Input	3.300	I/O	HIGH_RA	Us	L4P			72.52	
- 1														

Figure 4: Asignación puerto **rst_pin** a pin L19



Figure 5: Asignación puertos rxd_pin y txd_pin a pines Y18 y Y19

~ Y120					II.	/ HIGH_IVA	US LIVIN	07.00	C C
№ Y18	0	rxd_pin	✓ LVCMOS33*	▼ Input	3.300 VC	HIGH_RA	Us L17P	93.46	
№ Y19	0	txd_pin	✓ LVCMOS33*	▼ Output	3.300 VC	HIGH_RA	Us L17N	86.75	8
0.144					100		11 1400	00.5	

Luego de crear y asignar los puertos a los respectivos pines físicos de la FPGA, el siguiente paso fue crear un vector de 4 puertos llamado led_pins y realizar la asignación por medio del comando TCL set_property como se puede observar en la siguiente captura:

Figure 6: Asignación puertos **led_pins** usando comando TCL set_property

Una vez completadas las restricciones de ubicación, guarde el archivo de

restricciones con el nombre " $uart_led_pins_ArtyZ7$ " y migre el proyecto a un proyecto RTL.

Figure 7: Archivo uart_led_pins_ArtyZ7.xdc guardado




Figure 8: entidad IOS




Figure 9: uart_top.vhd

Ya teniendo el proyecto RTL, agregue los fuentes led_ctl.vhd, meta_harden.vhd, uart_baud_gen.vhd, uart_led.vhd, uart_rx.vhd, uart_rx_ctl.vhd al mismo y agregue la descripción de la entidad **ios**, quedando la jerarquia del sistema del siguiente modo:

Figure 10: jerarquía del sistema



3 Síntesis y Restricciones Temporales

Ya teniendo el proyecto con todos las entidades, agregue las restricciones de temporización, estableciendo la frecuencia del puerto clk_pin en 125.000 Mhz y utilizando la herramienta **Constraints Wizard**. Luego corrí el proceso de síntesis y genere un reporte de temporización para verificar que se cumplan todas las restricciones de temporización en el sistema sintetizado En el siguiente reporte generado podemos ver que se cumplen con todas las restricciones.

Figure 11: Reporte de temporización



4 Implementación y Análisis Temporal

Finalmente corrí el proceso de implementación del sistema y genere otro reporte de temporización para verificar que se cumplan las restricciones de temporización en el sistema implementado, el cual podemos ver en la siguiente imagen:

Figure 12: Reporte de temporización

