习题:

1) 设计可重叠101序列检测器,【鼓励用verilog 开发该模块,并开发测试程序。也可等到后面学习了再说】

2)假设有一个数字系统,它通过识别输入的数据命令字5306来发动一次关键命令数据传输。关键命令数据有效生命时间为100□s,请画出该数字系统的状态图。(只做状态图)

提示: 100□s时间是通过计数器产生,即计数器的时钟信号CLK每10□s产生一次,

1

输入: X

新的: Y


海输入"小兰为状态"与输入作"可居建入状态"与新入作"可居建入状态"与有输入作"帮入 Si 再输入作"帮 入 Si 再输入作" 帮 入 Si


原的状态转换表

Smy/x | Sm | C | C | S2 | Cu

X	30	7	>2		
0	50/0	S2/0	5%	S ₄ /0	Solo
	5./0	Si/D	52/1	S1/0	53/1

原贴状态转换图:






最尚状态转换表:

SMY/SM	S.	S,	52	
0	50/0	S2/0	5%	
	5./0	Si/D	S,/I	

状态情况:

水态稀

the
$$\begin{cases} Q_{i}^{n+1} = Q_{i}^{n} \overline{X} \\ Q_{o}^{n+1} = X \\ Y = Q_{i}^{n} \overline{X} \end{cases}$$



2)假设有一个数字系统,它通过识别输入的数据 命令字5306来发动一次关键命令数据传输。关 键命令数据有效生命时间为100□s,请画出该 数字系统的状态图。(只做状态图)

提示: 100□s时间是通过计数器产生,即计数器的时钟信号CLK每10 □s产生一次,

So: Andrika

输入: X,

S.: 接收到5

计时选是方达到100 ns 书记于lag (flag=1:从到100 ns. flag=0:未达到100 ns.)

Sz. 2 (2 1024) 3

编出: 7

Sz: 2724020

的种子的计时标志 Shurt (=1 4的计时)

Se: 2度收到1

