

Institut Supérieur des Etudes Technologiques de Nabeul

Département Technologies de l'Informatique

Support de cours

CIRCUITS NUMÉRIQUES

Niveau: SEM-2

Elaboré par

Azzouna Ahmed

Année Universitaire 2019 – 2020

SECTION 1:

RAPPEL SUR LES SYSTÈMES COMBINATOIRES ET SÉQUENTIELS

LES CIRCUITS COMBINATOIRES

Définition

Un circuit est dit combinatoire lorsque ses sorties ne dépondent que de ses entrées et non pas des états antérieurs.

A chaque combinaison des variables d'entrées ne correspond toujours qu'une seule combinaison des variables de sorties ; cette combinaison est toujours la même.


On dit qu'il n y a pas bouclage des sorties vers les entrées.



LES CIRCUITS COMBINATOIRES

Les Portes Logiques

Ce sont les circuits intégrés qui contiennent un ensemble de portes logiques



4

Définition

Les transcodeurs sont des circuits qui transforment une information présente à leurs entrées sous forme donnée (**code1**) en la même information présente à leur sortie sous une forme différente (**code2**).

Trois types de transcodeurs peuvent être rencontrés :


- Les codeurs : Ces circuits possèdent 2ⁿ entrées et n sorties.
- Les décodeurs : Ces circuits possèdent n entrées et 2ⁿ sorties.
- Les convertisseurs de code ou encore transcodeurs : Ces circuits possèdent p entrées et k sorties.

Remarque:

Ces circuits peuvent posséder des entrées et/ou des sorties additionnelles qui s'appellent : entrées ou sorties de validation.

Les Codeurs (Principe)

Le codeur code en binaire le numéro décimal de l'entrée active. Le principe de fonctionnement d'un codeur à 2² entrées et 2 sorties est donné par la figure suivante :




Les Codeurs (Exemple : le SN 74148)

C'est un codeur de priorité. Il possède 8 entrées (0, 1, 2, 3, 4, 5, 6, 7) et 3 sorties (S₀, S₁, S₂) qui codent en binaire l'indice de l'entrée active ou l'indice le plus élevé si plusieurs entrées sont activées. Les entrées et les sorties sont actives au niveau bas (L). En plus, il possède une entrée de validation (E₁) et deux sorties de validation (E₀, G₈) pour la mise en cascade de plusieurs circuits lors de l'extension à plus de 8 entrées.

		Entrées							Sorties					
E _I —	$\mathbf{E}_{\mathbf{I}}$	0	1	2	3	4	5	6	7	S_2	S_1	S_0	$\mathbf{E_0}$	G_{S}
$E_0 \longrightarrow 0$	Н	X	X	X	X	X	X	X	X	Н	Н	Н	Н	Н
$E_1 \longrightarrow 1$	L	Н	Н	Н	Н	Н	Н	Н	Η	Н	Н	Н	Н	L
\mathbf{E}_2 \mathbf{E}_2 \mathbf{E}_2	L	X	X	X	X	X	X	X	L	L	L	L	L	Н
$E_3 \longrightarrow d_3$	L	X	X	X	X	X	X	L	Η	L	L	Н	L	Н
E ₅ — G ₅	L	X	X	X	X	X	L	Η	Η	L	Н	L	L	Н
$E_6 \longrightarrow G_6 $	L	X	X	X	X	L	Η	Η	Η	L	Н	Н	L	Н
$E_7 \longrightarrow G_S \longrightarrow G_S$	L	X	X	X	L	Η	Η	Η	Η	Η	L	L	L	Н
SN 74148	L	X	X	L	Н	Н	Н	Н	Η	Н	L	Н	L	Н
	L	X	L	Н	Н	Н	Н	Н	Η	Н	Н	L	L	Н
	L	L	Н	Н	Н	Н	Н	Н	Η	Н	Н	Н	L	Н


Les Décodeurs (Principe)

Le principe de fonctionnement d'un décodeur à 2 entrées et 2² sorties est donné par la figure suivante :



Les Décodeurs (Exemple : le SN 74138)

Ce boitier est un décodeur 1 parmi 8. Il possède 3 entrées de données (A_0, A_1, A_2) , 3 entrées de validation (E_0, E_1, E_2) , et 8 sorties actives au niveau bas $(S_0, S_1, S_2, S_3, S_4, S_5, S_6, S_7)$.



Les Convertisseurs de Code


Présentations commercialisées :

- Le convertisseur décimal binaire : SN 74147
- Le convertisseur binaire décimal : **SN 7442** et **SN 7445**
- Le convertisseur excédant 3 décimal : **SN 7443**
- Le convertisseur Gray décimal : SN 7444
- Le convertisseur DCB 7 segments : **SN 7448**

LES CIRCUITS COMBINATOIRES: COMPARAISON

Définition

Le comparateur binaire est un circuit qui compare deux mots binaires de « n » bits chacun en indiquant sur ses sorties si le premier mot binaire est plus grand que le second, si le premier mot binaire est plus petit que le second, ou si les deux mots sont égaux :



LES CIRCUITS COMBINATOIRES: COMPARAISON

Le SN 7485


C'est un comparateur de deux mots sur quatre bits

Entrées de comparaison				Entr	ées de cas	scade	Sorties		
A_3,B_3	A_2,B_2	A_1,B_1	A_0,B_0	A > B	A < B	A = B	A > B	A < B	A = B
$A_3 > B_3$	X	X	X	X	X	X	Н	L	L
$A_3 < B_3$	X	X	X	X	X	X	L	Н	L
$A_3=B_3$	A ₂ >B ₂	X	X	X	X	X	Н	L	L
$A_3=B_3$	$A_2 < B_2$	X	X	X	X	X	L	Н	L
$A_3=B_3$	$A_2=B_2$	$A_1>B_1$	X	X	X	X	Н	L	L
$A_3=B_3$	$A_2=B_2$	$A_1 < B_1$	X	X	X	X	L	Н	L
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0 > B_0$	X	X	X	Н	L	L
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0 < B_0$	X	X	X	L	Н	L
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0 = B_0$	Н	L	L	Н	L	L
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0 = B_0$	L	Н	L	L	Н	L
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0 = B_0$	L	L	Н	Н	L	Н
, D	4 D	4 B	4 D	ı			-	T	
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$\mathbf{A}_0 = \mathbf{B}_0$	X	X	Н	L	L	Н
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$\mathbf{A}_0 = \mathbf{B}_0$	H	Н	L	L	L	L
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0 = B_0$	L	L	L	Н	Н	L

LES CIRCUITS COMBINATOIRES: COMPARAISON

Le SN 7485


Exemple : comparaison de 2 mots binaires de 12 bits à partir de 3 comparateurs de 4 bits.



Les Multiplexeurs (MUX)

Un multiplexeur (sélecteur de données) est un circuit logique qui possède 2^N entrées d'information $(E_1, ..., E_N)$, N entrées d'adresses (appelées aussi de sélection) et une seule sortie (commutateur numérique commandé).

Le rôle d'un tel multiplexeur est d'aiguiller (verrouiller), l'entrée sélectionnée par son adresse vers la sortie unique.




En outre le circuit de multiplexage peut être muni par une **entrée additionnelle de validation** « **V** » qui **permet** ou non l'**autorisation** au multiplexeur à délivrer sur sa sortie l'entrée adressée.

Les Multiplexeurs (MUX)

Exemple : Multiplexeur 4 vers 1 (avec entrée de validation)

Validation	Adr	esse	Sortie
V	В	A	S
0	X	X	0
1	0	0	E_0
1	0	1	E_1
1	1	0	E_2
1	1	1	E_3




$$S = V.(\overline{A}.\overline{B}.E_0 + A.\overline{B}.E_1 + \overline{A}.B.E_2 + A.B.E_3)$$

Les Multiplexeurs (MUX)


Présentations commercialisées:


- Le SN 74151 : ce boitier est un multiplexeur qui possède 8 entrées de données, 3 lignes d'adresses, 1 entrée de validation active au niveau bas et 1 sortie muni de son complément.
- Le SN 74150 : ce boitier est un multiplexeur qui possède 16 entrées de données, 4 lignes d'adresses, 1 entrée de validation et 1 sortie active au niveau bas.
- Le SN 74157 : ce boitier est un double multiplexeur qui possède 2x4 entrées de données, 2 lignes d'adresses, 2 entrées de validation actives au niveau bas et 2 sorties.

Les Multiplexeurs (MUX)





Les Multiplexeurs (MUX)






Les Multiplexeurs (MUX)





Les Démultiplexeurs (DEMUX)


Un démultiplexeur (distributeur de données) est un circuit logique qui effectue l'opération inverse d'un multiplexeur, c-à-d qu'il aiguille une information binaire, présente sur sa voie unique d'entrée, vers une des voies de sortie sélectionnée par l'intermédiaire des commandes d'adressage.



LES CIRCUITS SÉQUENTIELS

Définition


Un circuit est dit séquentiel lorsque ses sorties dépondent de ses entrées et du temps (des états antérieurs des sorties) :




LES CIRCUITS SÉQUENTIELS

Définition

Circuit Séquentiel Asynchrone



Circuit Séquentiel Synchrone



Définition


Les bascules ou bistables sont les éléments de base de la logique séquentielle. Elles se caractérisent par deux états stables possibles, c'est pourquoi elles s'appellent bistables.

Le fonctionnement de ces bascules peut être :

- Asynchrone : la sortie de la bascule change d'état uniquement en fonction des grandeurs d'entrées ;
- **Synchrone**: le changement d'état de la bascule est conditionné par une autorisation donnée par un signal de synchronisation appelé aussi signal d'horloge.


La Bascule Asynchrone RS (Reset Set)

La bascule RS est la seule bascule asynchrone qui existe,



La Bascule Synchrone RST

La bascule RST, appelée encore bascule RS synchronisée, est synchronisée par le niveau haut d'une horloge T.



La Bascule Synchrone D

Cette bascule ne charge et ne conserve que la valeur D présente au moment de l'activation du signal de synchronisation.

Ce signal de synchronisation peut être actif soit :


- Sur un niveau : La bascule est dite « D Latch ».
- Sur un front : La bascule est dite « D Edge Trigged ».

Le mode de fonctionnement de ce type de bascule varie selon le signal de synchronisation :

- Le signal de synchronisation est actif : La sortie recopie l'entrée D.
- Le signal de synchronisation n'est pas actif : La sortie ne change pas. *C'est la fonction mémoire*.

La Bascule Synchrone D


Le fonctionnement d'une bascule D:



La Bascule Synchrone D

La bascule D en circuit intégré : Le 7474


La bascule intégrée 7474 (deux par boîtier) est conçu autour des protes NAND à trois entrées permettant de rajouter deux fonctions appelées « Set (PRESET : Mise à 1) » et « Reset (CLEAR : remise à 0) ». Ces deux dernières fonctions agissent par impulsion négative (actives au niveau Bas).



	Inp	Outputs			
PR	CL	CLK	D	Q	Q
L	Н	X	X	Н	L
Н	L	X	X	L	Н
L	L	X	X	Н	Н
Н	Н	↑	Н	Н	L
Н	Н	↑	L	L	Н
Н	Н	L	X	Q	\overline{Q}

La Bascule Synchrone T

Cette bascule dispose d'une commande T. Elle change d'état à chaque impulsion de la commande.




Lorsque le signal de commande est périodique de période T (fréquence F), le signal de sortie est également un signal périodique de période T' = 2T (fréquence F' = F/2).

⇒ une division par deux de la fréquence d'entrée.


La Bascule Synchrone JK

C'est une bascule qui disposent de deux entrées, appelées respectivement J et K.



La Bascule Synchrone JK

La bascule JK peut substituer n'importe qu'elle autre bascule synchrone :



- Bascule RST: J = S et K = R avec J = K = 1 est interdit;
- Bascule D : $J = \overline{K} = D$;
- Bascule T : J = K = 1 ou $J = \overline{Q}$ et K = Q.