
- A. 一個gate 对外来籍訳(外来电压变化) 的容忍度。 Vih voise voise Vih Vil
 - B. 訊號变化通过此gate所花费的時間。 tpd= max {tph, tpm}
 - C、一個 Flip-Flop 接受 input 之後, 將 output set 成 input 時所需要 input 维持不变的時間。
 - D. 一個大的 Module 可以由很多小的 module 設計組合而成,而这些小的 module 是已经设计好的,不需要去了解内部構造或重新 besign。


2.




3 VILLO EzEI E6 Ei Di decoder decoder Load (增為2bits) Ri 01 10 Thoud 假设不会同時 為1 Thord A2 A1 A6 W_1 Load Hoad 711 B2B1B0 Fload W_2 2 Thoad Load

Ratki, Rb+R2 Rater, Rb L R3 $R_A \leftarrow R_1$, $R_b \leftarrow R_4$ Ra + Rz Rb + Rz Rat Rz. Rb L R3 RatRz. Rb LR4 Rat R3 Rb C R2 Rack3 Rb-R3 Ra←R3. Rb ←R4 RatRa Rb + Rz Rate Ra Rb+R3 Ra-Ra Rb-R4 Rackb Rb Rb Rz $R_a \leftarrow R_b$, $R_b \leftarrow R_{3}$ Ra L Rb. Rb LR4

(If the selectors of two MUXs are independent)



(15%) Program the following Programmable Array Logic (PAL) such that it
performs the same function as that of the Programmable Logic Array (PLA) in the
next page.



$$F_1 = AB + BC + AC$$

$$F_2 = \overline{AB + \overline{AB}} = A\overline{B} + \overline{A}B$$