英伟达全栈深度研究

NVIDIA 如何在 AI 训练与推理中变得不可或缺 —— 逐层解析

卷二 · 芯片、内存与互联

第 02–07 层：GPU、内存与封装、CPU、纵向扩展、横向扩展网络、DPU 与网卡

简体中文参考译文 · 仅供参考，如有出入以英文原文为准
数据与图表截至 2026-11-05 · 仅使用公开信息
英文原版：github.com/FrankHuang94/nvidia_deep_dive_claude

阅读说明

本册为英文研究资料库《NVIDIA Full-Stack Deep Dive》的**简体中文参考译文**，仅供参考；如与英文原文存在任何出入，以英文原文为准。全书共五册，可分册打印。

- **图表**：数据图表与架构图保留英文原版（由仓库中的 CSV 数据生成）；每张图下方的灰色文字为中文图注，概括该图的结论与关键数字。Mermaid 示意图已译为中文。
- **引用**：正文中的灰色上标（如 [S2031]）为来源编号，完整书目见卷五附录“参考文献”（保留英文原题）。
- **可信度标记**：🟢 已确认（公司官方公布）· 🟡 有报道（可信媒体或分析机构）· 🔴 推测（推断、传闻或本资料库的分析）；“估计”表示估算值。
- **对比标记**：🟩 领先 · 🟨 持平 · 🟥 落后 · 🟦 路线不同。
- **三层阅读深度**：每页以“⚡ 要点速览”开篇；正文“原理解析”含“算例”；虚线框为“🔧 技术细节”；页末“🎯 企业发展视角”列出供企业发展团队思考的问题。
- **时效**：数据截至 2026-11-05；英伟达 2027 财年第三季度财报（2026-11-17）与 GTC DC 大会（2026-12-01）晚于此日期。
- **公开信息**：本资料库仅使用公开信息；涉及高通的内容均以问题与选项的形式呈现，不构成建议。

目录

第 02 层 —— GPU 芯片 5

产品代际：从 Volta 到 Feynman 10
数值格式与精度 15
现代 GPU 内部结构 19
GPU、CPU 与 ASIC 对比 24
光罩尺寸极限与多裸片 GPU 27
GPU 芯片：竞争格局 31
GPU 芯片：发展历程与英伟达的构建之道 39
GPU 芯片：路线图 44
GPU 芯片：价值链与企业发展视角 50

第 03 层 —— 内存、封装与供应链 56

内存墙 60
HBM 详解 66
CoWoS 与先进封装 72
供应链即武器 76
内存分层与 Rubin CPX 80
内存、封装与供应链：竞争格局 84
内存、封装与供应链：发展历程与英伟达的构建之道 91
内存、封装与供应链：路线图 96
内存、封装与供应链：价值链与企业发展视角 101

第 04 层 —— CPU（Grace、Vera） 106

AI 系统为什么需要 CPU 110
Grace 与超级芯片 114
Vera 与定制核心 119
全行业的 CPU 挂接策略 124
CPU（Grace、Vera）：竞争格局 128
CPU（Grace、Vera）：发展历程与英伟达的构建方式 134
CPU（Grace、Vera）：路线图 138
CPU（Grace、Vera）：价值链与企业发展视角 142

第 05 层 —— 纵向扩展（NVLink、NVSwitch） 147

纵向扩展与横向扩展：一颗巨型 GPU，还是网络上的众多 GPU 151
NVLink 与 NVSwitch 各代产品：从 8 GPU 网格到 144 GPU 机架 156
铜缆背板：为何铜缆在机架内胜出（就目前而言） 161
为何 NVLink 域规模对 MoE 与推理型模型至关重要 166
NVLink Fusion：开放 NVLink，但按英伟达的条件 171
纵向扩展（NVLink、NVSwitch）：竞争格局 175
纵向扩展（NVLink、NVSwitch）：发展历程与英伟达的构建之道 181
纵向扩展（NVLink、NVSwitch）：路线图 185
纵向扩展（NVLink、NVSwitch）：价值链与企业发展视角 189

第 06 层 —— 横向扩展与跨数据中心网络 **194**

AI 网络为何不同 198

InfiniBand 与 SHARP 202

Spectrum-X 以太网与跨数据中心扩展 207

共封装光学 210

100,000 GPU 集群拓扑 214

横向扩展与跨数据中心网络：竞争格局 219

横向扩展与跨数据中心网络：发展历程与英伟达的构建方式 225

横向扩展与跨数据中心网络：路线图 229

横向扩展与跨数据中心网络：价值链与企业发展切入点 233

第 07 层 —— DPU、SuperNIC、存储与安全 **238**

DPU 的作用 242

面向 AI 的存储 247

SuperNIC 与 GPUDirect 251

GPU 上的机密计算 256

DPU、SuperNIC、存储与安全：竞争 260

DPU、SuperNIC、存储与安全：发展历程与英伟达的构建之路 265

DPU、SuperNIC、存储与安全：路线图 270

DPU、SuperNIC、存储与安全：价值链与企业发展视角 275

第 02 层 —— GPU 芯片

第 02 层（共 12 层）· 加速器芯片本身：SM、张量核心、数值格式、多裸片封装 · 约 10 分钟阅读 · 最后核实：2026-11-05

⚡ 要点速览

- **GPU 是一座矩阵乘法工厂。** H100 拥有 132 个流式多处理器（SM）、528 个张量核心 [S33024]，稠密 BF16 算力达 989 TFLOPS [S33002]；2026 年的 Rubin GPU 则在两颗裸片上集成 224 个 SM 和 896 个张量核心 [S2000,S2001]。
- **2017 年以来的大部分提升来自更低精度的数值，而非更大的芯片。** Rubin 的稠密 NVFP4 算力为 35 PFLOPS，约为 V100 FP16 算力（125 TFLOPS）的 280 倍；但若按 16 位精度比较，提升仅约 32 倍 [S33005,S33010,S100]。
- **芯片在 2017 年撞上尺寸墙。** 自 V100 以来，每一代旗舰裸片都用掉了 858 mm^2 光罩尺寸极限的约 95% [S35010,S126]；自 Blackwell 起，英伟达（NVIDIA）通过 10 TB/s 的 NV-HBI 链路把两颗光罩尺寸的裸片（die）连在一起来扩展规模 [S35014,S208]。
- **内存决定推理的节奏。** 从 H100（3.35 TB/s）到 Rubin（19.2 TB/s），单 GPU 的 HBM 带宽仅提升约 5.7 倍，而低精度算力提升约 18 倍 [S33002,S33007]。
- **2026 年出现了规格回调：** 9–10 月间，Rubin 的 HBM4 带宽由 22 TB/s 下调至 19.2 TB/s，单 GPU 的 NVLink 6 带宽由 3.6 TB/s 下调至 3.0 TB/s 🟢 [S90006,S90007,S103]；Vera Rubin 已于 2026 年 8 月初开始量产出货 [S500,S90009]。
- **弱点 / 最强挑战者：** 纸面上，AMD MI455X 宣称 FP8 算力达 20 PFLOPS（未说明稠密还是稀疏）、配备 432 GB HBM4，而 Rubin 为 17.5 PFLOPS 和 288 GB [S144,S33005]；据报道，OpenAI 委托博通（Broadcom）打造的 ASIC 在单颗裸片上实现 13.4 PFLOPS MXFP4 🟡 [S628]。🔴 本资料库观点：芯片层面的领先优势如今以月计，而非以代计。
- **芯片是利润引擎。** 一颗 B200 的制造成本估计约 $6,400，售价则为 $30–40K（估计，Epoch AI）[S35020,S35026]。

Rubin's 35 PFLOPS dense FP4 is 280× V100's 16-bit peak; 16-bit alone grew 32×

Dense peak PFLOPS per GPU package by number format, Volta → Rubin Ultra (no sparsity; log scale)

LOG SCALE



Hatched/dashed = roadmap or Est.

Source: data from NVIDIA specs [S33010] [S126] [S33009] [S127] [S33002] [S35011] ...; chart by repo · As of 2026-11-05

对数坐标折线图：按数值格式展示英伟达各代 GPU 单卡稠密峰值算力，从 V100（2017）到 Rubin Ultra（2027 路线图）。Rubin 的 FP4 算力达 35 PFLOPS、FP8 达 17.5 PFLOPS，是 V100 FP16 算力（125 TFLOPS）的 280 倍；16 位算力仅增长 32 倍；FP64 在 Blackwell Ultra 上降至约 1.4 TFLOPS，随后在 Rubin 上回升至 33 TFLOPS。

本层在技术栈中的位置



本层导图



职能、指标与进展

[Q1 · 职能与失效后果] 本层把电力转化为矩阵乘法——训练和推理中几乎全部的数学运算都是矩阵乘法（见 P1 与 P2）。如果这一层薄弱，集群要产出同样多的 token 就需要更多机架、电力和资本。具体的失效模式包括：HBM 带宽不足会让解码（decode）“断粮”；容量不足会迫使一个模型分散到更多 GPU 上；缺少相应数值格式会让廉价的 FP4 算力闲置；一次流片延误就会让路线图推迟一年。

[Q2 · 关键指标]

指标	为何重要	H100（2022）→ Rubin（2026）
实际运行格式下的稠密 PFLOPS	决定训练时间和预填充（prefill）成本	1.98 FP8 → 17.5 FP8 / 35 FP4 S33002,S33005,S100
HBM 带宽（TB/s）	限定单 GPU 的解码 tokens/s 上限	3.35 → 19.2 S33002,S33007
HBM 容量（GB）	决定一个模型需要多少块 GPU	80 → 288 S33002,S33005
单 GPU 纵向扩展带宽（TB/s）	让 72 块 GPU 像一块那样协同工作（第 05 层）	0.9 → 3.0 S33002,S90006
每瓦稠密 TFLOPS	决定每兆瓦产出的 token 数——这是最紧的约束	2.8（FP8）→ 7.6（FP8）/ 15.2（FP4） S33002,S106

[Q3 · 代际进步] 从 H100 到 Rubin，低精度算力提升约 18 倍，带宽提升 5.7 倍，容量提升 3.6 倍，功耗提升约 3.3 倍；逐代图表化的完整历史见产品代际：从 Volta 到 Feynman。

H100 → Rubin: low-precision compute 18×, HBM bandwidth 5.7×, capacity 3.6×, power 3.3×

Per-GPU specs by generation, 2022–2028: dense FP8 (Hopper) or FP4 (Blackwell+) PFLOPS, HBM TB/s, HBM GB, W



Hatched = roadmap; n/d = not disclosed

Source: data from NVIDIA specs and roadmap [S33002] [S35011] [S35013] [S32002] [S33003] [S35014] …; chart by repo · As of 2026-11-05

四幅小型组合柱状图：英伟达 GPU 规格从 H100（2022）到 Feynman（2028）的演进。从 H100 到 Rubin，稠密低精度算力提升 18 倍（从 2.0 PFLOPS FP8 到 35 PFLOPS FP4），HBM 带宽提升 5.7 倍（从 3.35 到 19.2 TB/s），容量提升 3.6 倍（从 80 到 288 GB），功耗提升 3.3 倍（从 700 W 到约 2,300 W）。Rubin Ultra（2027）以斜线阴影表示；Feynman 的数据尚未披露。

提示

算例 —— 为什么英伟达的利润在 GPU 而非机架。 Epoch AI 估计，一颗 B200 的制造成本约为 $6,400：其中 HBM 约 $2,900，CoWoS-L 封装约 $1,100，逻辑芯片 仅约 $850–2,200（估计）[S35020,S35022,S355]。按英伟达 CEO 提到的 $30–40K 售价 [S35026]，每块 GPU 可带来约 $24–34K 的毛利，毛利率接近 80%（估计）：即每个 NVL72 机架约 $1.7–2.4M，尚未计入交换机、网卡或软件。

🔧 技术细节：2026 年“一块 GPU”指的是什么

自 Blackwell 起，“GPU”指的是一个封装：内含两颗计算裸片、八个 HBM 堆栈和一块中介层； 在 CES 2026 上，英伟达的机架命名从按裸片计数（“NVL144”）改为按封装计数（“NVL72”）[S90003]。 本层均按单封装、稠密（非稀疏）吞吐量引用数据；厂商为何引用稀疏数据，见 数值格式。

八个问题一览

#	问题	简要回答	详见
Q1	职能与失效后果	把电力转化为矩阵运算；芯片薄弱会让整个技术栈空转	本页
Q2	关键指标	运行格式下的稠密 FLOPS、HBM 的 TB/s 与 GB、NVLink TB/s、每瓦 FLOPS	本页、现代 GPU 内部结构
Q3	代际进步	H100→Rubin 低精度算力提升约 18 倍；主要来自数值格式和第二颗裸片	产品代际
Q4	优势来源	执行速度与软硬件协同设计，以规模优势提供资金；单论芯片本身，如今已被追平	发展历程与构建之道
Q5	最强挑战者	芯片层面是 AMD（内存、纸面规格）；系统层面是谷歌（Google）TPU	竞争格局

#	问题	简要回答	详见
Q6	复制成本	每一代项目约 $10B [S35028]；估计需 5–7 年、$20–30B 才能达到商用芯片的同等水平 🔴	发展历程与构建之道
Q7	路线图	Rubin Ultra（2027 年下半年）、Feynman（2028）；封装和 HBM 是关键变数	路线图
Q8	价值池与并购	芯片毛利率约 80%；价值正向 HBM、封装、互连转移	价值链与企业发展

本层页面

页面	你将了解
GPU、CPU 与 ASIC 对比	为何矩阵运算偏爱 GPU；灵活性与效率的权衡
现代 GPU 内部结构	SM、张量核心、内存层级、封装剖析
数值格式与精度	从 FP32 到 FP4、微缩放、稀疏性、每美元 token 数
光罩尺寸极限与多裸片	858 mm^2 之墙、良率、NV-HBI、芯粒
产品代际：从 Volta 到 Feynman	每一代新增了什么；2026 年 Rubin 的规格调整
竞争格局	逐一评判各路挑战者
发展历程与英伟达的构建之道	关键押注与复制成本
路线图	Rubin Ultra、Feynman、对手的反制举措
价值链与企业发展视角	谁拿走了利润；相关私营公司

🎯 企业发展视角

1. 约 80% 的芯片级毛利率（估计）[S35020] 是每个挑战者定价的参照基准；随着 HBM 在制造成本中的占比持续上升，这一毛利率还能保住多少?
2. 英伟达的领先优势如今更多来自数值格式、封装和迭代节奏，而非晶体管本身；其中哪些是合作方可以通过授权获得、而无需自建的?
3. Rubin 的规格下调表明，内存供应商如今决定着标称规格；在 HBM4/HBM4E 上，谁握有定价权?
4. 对推理市场的新进入者而言，重 SRAM 或重容量的设计（LPU 路线或单卡 768 GB 路线）是否比追赶张量核心 FLOPS 更干净利落的切入点?

产品代际：从 Volta 到 Feynman

第 02 层 · GPU 芯片 · 每一代新增了什么、今昔对比，以及 2026 年 Rubin 的规格调整 · 约 7 分钟阅读 · 最后核实：2026-11-05

⚡ 要点速览

- **迭代节奏从约 2–3 年一代变为一年一代：** Volta（2017）、Ampere（2020）、Hopper（2022）、Blackwell（2024）、Blackwell Ultra（2025）、Rubin（2026），Rubin Ultra（2027 年下半年）和 Feynman（2028）已列入官方路线图 🟢 S33020,S502。
- **每一代都同时搭配新的张量核心、新的数值格式、新一代 HBM 和更快的 NVLink；** 其中数值格式通常带来最大的跃升（Hopper 的 FP8、Blackwell 的 FP4）S2023,S35014。
- **从 V100 到 Rubin，单 GPU 晶体管数增长了 16 倍**（21.1B → 336B），其中最后的 4 倍来自增加第二颗裸片 S126,S100。
- **功耗增长约 7.7 倍**，从 300 W（V100）增至 Rubin 据报道的 Max-P 配置下约 2,300 W S33010,S106。
- **2026 年出现了英伟达（NVIDIA）首次公开可见的规格回调：** Rubin 的单 GPU HBM4 带宽从 22 TB/s 降至 19.2 TB/s，NVLink 6 从 3.6 TB/s 降至 3.0 TB/s 🟢；原因尚未证实 🔴 S90006,S90007,S90008。
- **路线图正变得更加异构：** Rubin CPX 从 GTC 2026 路线图中消失 🟡 S115，源自 Groq 的 LPU 如今与 Rubin 并列 S114，另据报道 Feynman 将搭配 LP40 LPU 和 Rosa CPU 🟡 S90004。

Transistors per GPU rose 22× from P100 to Rubin (15.3B → 336B), now on two dies

Transistors per GPU package, billions; dies per package labeled (flagship datacenter GPU per generation)



Source: data from NVIDIA whitepapers [S125] [S33010] [S126] [S33009] [S127] [S33002] ...; chart by repo · As of 2026-11-05

> 柱状图：英伟达数据中心 GPU 的单卡晶体管数：P100 15.3B（2016），V100 21.1B，A100 54.2B，H100 80B，B200 208B（双裸片），Rubin 336B（双裸片），增长 22 倍；自 Blackwell 起，增长来自增加第二颗光罩尺寸的裸片。

每一代新增了什么

[Q3 · 代际进步]

代际（旗舰产品）	年份	新增张量格式	单 GPU 内存	单 GPU NVLink	标志性变化
Volta（V100）	2017	FP16	32 GB HBM2，0.9 TB/s	300 GB/s	首次引入张量核心 S126,S33010

代际（旗舰产品）	年份	新增张量格式	单 GPU 内存	单 GPU NVLink	标志性变化
Ampere（A100）	2020	TF32、BF16、2:4 稀疏	80 GB HBM2e，2.0 TB/s	600 GB/s	每个 SM 的张量运算速率翻倍 S127,S33009
Hopper（H100）	2022	FP8	80 GB HBM3，3.35 TB/s	900 GB/s	Transformer Engine、TMA S2023,S33002
Blackwell（B200）	2024	FP6、FP4、MX、NVFP4	192 GB HBM3E，8 TB/s	1.8 TB/s	双裸片、NV-HBI S35014,S33003
Blackwell Ultra（GB300）	2025	NVFP4 提升至 1.5 倍	288 GB HBM3E，8 TB/s	1.8 TB/s	FP64 削减至约 1.3 TFLOPS S2003,S32004,S123
Rubin	2026	NVFP4 自适应压缩	288 GB HBM4，19.2 TB/s	3.0 TB/s	336B 晶体管、224 个 SM S100,S2000,S33007
Rubin Ultra 🟢	2027 年下半年	未披露	约 1 TB HBM4E，16 个堆栈	NVLink 7	四颗裸片（另有报道称改为双裸片 🟡） S35018,S509
Feynman 🟢	2028	未披露	定制 HBM、裸片堆叠 🟡	NVLink 8，铜缆 + 光学 🟡	Rosa CPU、LP40 LPU 🟡 S502,S90004

英伟达数据中心 GPU 代际



提示

算例 —— 1 兆瓦的 GPU 能买到什么：H100 对比 Rubin。 1 MW 的 GPU 功率可运行约 1,430 块 700 W 的 H100，或约 435 块约 2,300 W 的 Rubin S33002,S106。按 FP8 计，前者为 1,430 × 1.98 = **2.8 EF**，后者为 435 × 17.5 = **7.6 EF**，多出 2.7 倍；按 Rubin 的 FP4 计则为 15.2 EF，多出 5.4 倍（本资料库测算）。 因此，受电力约束的站点升级是为了数值格式，而不是为了晶体管数量。

Power per GPU rose ~7.7× from V100 (300 W) to Rubin (~2,300 W, Max-P)

Maximum power per GPU package, watts (superchip rows exclude the CPU share; Rubin is press-reported)



Source: data from NVIDIA specs; SemiAnalysis [S125] [S33010] [S126] [S33009] [S127] [S33002] ...; chart by repo · As of 2026-11-05

柱状图：英伟达 GPU 封装功耗：P100 和 V100 为 300 W，A100 为 400 W，H100 和 H200 为 700 W，B200 为 1,000 W，GB200 为 1,200 W，B300 为 1,100 W，GB300 为 1,400 W，Rubin 在据报道的 Max-P 配置下约为 2,300 W（Max-Q 为 1,800 W），约为 V100 的 7.7 倍。

FP64 peaked at 67 TFLOPS per GPU on Hopper; Blackwell Ultra cut it to ~1.4 TFLOPS

Peak FP64 TFLOPS per GPU (Tensor Core where available); Rubin native rate shown, emulated DGEMM excluded



Source: data from NVIDIA specs [S125] [S33010] [S126] [S33009] [S127] [S33002] ...; chart by repo · As of 2026-11-05

柱状图：英伟达单 GPU 的 FP64 吞吐量：P100 为 5.3，V100 为 7.8，A100 为 19.5，H100 为 67 TFLOPS；随后 B200 为 37，GB200 为 40，B300 为 1.25，GB300 为 1.39 TFLOPS；Rubin 回升至原生 33 TFLOPS（英伟达称通过仿真可达 200 TFLOPS）；英伟达正在以双精度换取 AI 格式。

NVLink per-GPU bandwidth rose 19× in 5 generations, from 160 GB/s (P100) to 3,000 GB/s (Rubin)

Left: bidirectional GB/s per GPU. Right: NVLink links per GPU × bidirectional GB/s per link



Source: data from NVIDIA whitepapers, NVLink page; SemiAnalysis [S259] [S200] [S260] [S261] [S205] [S262] ...; chart by repo · As of 2026-11-05

双面板柱状图：第 1 至第 7 代 NVLink：单 GPU 带宽分别为 160、300、600、900、1,800、3,000、3,600 GB/s；单 GPU 链路数分别为 4、6、12、18、18 和 36（NVLink 6 将链路数翻倍，Rubin 的量产规格从 3.6 TB/s 下调至 3.0 TB/s）；NVLink 7（Rubin Ultra，2027）的 3.6 TB/s 为据报道的路线图数字。

2026 年 Rubin 的规格调整

规格	CES 2026 发布时	2026 年 10 月产品页	变化
单 GPU HBM4 带宽	22 TB/s S33006	19.2 TB/s S33007,S90006	−13%
单 GPU NVLink 6 带宽	3.6 TB/s S33004	3.0 TB/s S90006,S103	−17%
NVL72 机架 HBM 带宽	1,580 TB/s	1,400 TB/s S90007	−11%
HBM 容量；稠密 FP8	288 GB；17.5 PFLOPS	未变 S33005	0

提示

算例 —— 规格下调对客户意味着什么。 解码（decode）受限于带宽，因此其上限 按比例下降：70B 模型在 FP8 下、按 75% 带宽效率计，单路流从约 236 tokens/s 降至约 206 tokens/s （22 或 19.2 TB/s × 0.75 ÷ 70 GB；本资料库测算）。受限于算力的训练则不受影响。 英伟达表示，新数字反映的是系统在批量生产中可持续达到的水平 S104；一位分析师将其 归因于 HBM4 引脚速率约为 9.4 Gb/s 而非约 10.7 Gb/s 🔴 S90008。Vera Rubin 已于 2026 年 8 月初开始量产出货 S500,S90009。

🔧 技术细节：Rubin CPX、LPU 与 Feynman

- **Rubin CPX**（2025-09-09 发布）：单裸片预填充（prefill）加速器，NVFP4 算力 30 PFLOPS，配备 128 GB GDDR7 而非 HBM S33023。它未出现在 GTC 2026 路线图中；英伟达的 Ian Buck 表示， 该产品被推迟，以便集中精力发展 LPU 解码 🟡 S115,S116；一位分析师报道称，它将改用 HBM4 重新设计，定于 1Q27 推出 🔴 S117。
- **Groq 3 LPU（LP30）**：单芯片约 500 MB SRAM，带宽约 150 TB/s，FP8 算力约 1.2 PFLOPS；每个 LPX 机架 256 颗， 与 Vera Rubin 搭配出货 S114,S90003。
- **Feynman（2028）**：裸片堆叠与定制 HBM，采用铜缆与共封装光学的 Kyber NVL1152 机架 🟡 S502,S108；据报道采用台积电（TSMC）A16 制程 🔴 S119。尚未公布任何算力或内存数据。

🎯 企业发展视角

1. 一年一代的节奏把每款产品的销售窗口压缩到约 12 个月；这对残值和客户的折旧年限意味着什么?
2. 供应商如今能够左右英伟达的标称规格；尽职调查是否应像重视英伟达路线图一样重视内存路线图?
3. 每个机架同时配有 CPU、GPU 和 LPU：这种异构化是通过 NVLink Fusion 为第三方加速器打开了插槽，还是关上了大门?

数值格式与精度

第 02 层 · GPU 芯片 · 从 FP32 到 NVFP4、微缩放、稀疏性与每美元 token 数 · 约 9 分钟阅读 · 最后核实：2026-11-05

⚡ 要点速览

- **每个数值用更少的位数，是成本最低的性能提升。** 在 Rubin 上，稠密 FP8 的速度是 BF16 的 4.4 倍，FP4 是其 8.75 倍（17.5 和 35 对 4 PFLOPS）[S33005,S100]；在 H100 上，FP8 是 BF16 的 2 倍 [S33002]。
- **每一代都新增了一种更窄的格式：** TF32 和 BF16（Ampere，2020）[S127]，FP8（Hopper，2022）[S2013,S33024]，带块缩放的 FP6 和 FP4（Blackwell，2024）[S2007,S32017]。
- **微缩放（microscaling）让 4 位格式变得可用：** OCP MX 标准为每 32 个数值配一个共享的 2 的幂缩放因子（每个数值 4.25 位）；英伟达（NVIDIA）的 NVFP4 采用 16 个数值一块、配一个 FP8 缩放因子，外加一个张量级 FP32 缩放因子（4.5 位）[S2007,S2008,S32017]。
- **厂商引用的是“稀疏”峰值，** 其前提是 2:4 稀疏性，恰好是稠密值的 2 倍：H100 的 FP8 稀疏算力为 3,958 TFLOPS，稠密算力则为 1,979 [S33002,S2012]。本资料库一律采用稠密数值。
- **更低的精度直接转化为每美元 token 数：** 按单块 B200 建模，70B 模型在 NVFP4 下的解码（decode）tokens/s 约为 BF16 的 2.7 倍（约 4,700 对约 1,700，估计）[S2021]。
- **精度保持得比预期好，但有前提：** 英伟达报告称，一个以 NVFP4 在 10T token 上预训练的 12B 模型，效果接近 FP8 基线 [S2009,S2010]；MXFP4 若不辅以额外技术，精度损失更大 [S2008]。

Rubin runs FP4 8.75× and FP8 4.4× faster than BF16; on H100 FP8 was 2×

Dense peak throughput in each format divided by the same GPU's dense BF16 throughput (BF16 = 1.0)



Source: data from NVIDIA datasheets (dense = sparse figures halved) [S33009] [S127] [S33002] [S35011] [S35013] [S33003] …; chart by repo · As of 2026-11-05

分组柱状图：相对 BF16 的吞吐量倍数。TF32 在 A100、H100、B200 和 GB300 上均为 0.5 倍。FP8 在 H100、B200 和 GB300 上为 BF16 的 2 倍，在 Rubin 上则为 4.4 倍。FP6 与 FP8 相同。FP4 在 B200 上为 4 倍，在 Blackwell Ultra（GB300）上为 6 倍，在 Rubin 上为 8.75 倍。A100 不支持 FP8 和 FP4。每一代新产品投向窄位宽格式的张量核心硅片都多于 BF16。

从 FP32 到 FP4：位数换来了什么

浮点数就是二进制的科学计数法：一个符号位、一个指数（决定范围）和一个 尾数（决定精度）。削减位数能同时压低三项成本：内存容量、内存带宽 以及乘法器面积——后者大致随尾数位宽的平方增长（经验法

则）。 这就是为什么张量核心执行 FP8 运算的次数约为 BF16 的两倍。

格式	位数（指数 / 尾数）	最大值	块缩放	含缩放因子的每数值位数	英伟达张量核心首次支持
FP32	8 / 23	3.4×10^{38}	无	32	仅 CUDA 核心 S127
TF32	8 / 10	3.4×10^{38}	无	32（以 FP32 存储）	Ampere S127
BF16	8 / 7	3.4×10^{38}	无	16	Ampere S127
FP8 E4M3 / E5M2	4 / 3 · 5 / 2	448 · 57,344	每个张量一个	8	Hopper S2013,S33024
MXFP8 / MXFP6 / MXFP4	E4M3 / E2M3 / E2M1	448 / 7.5 / 6	每 32 个数值一个 2 的幂	8.25 / 6.25 / 4.25	Blackwell S2007
NVFP4	2 / 1	6	每 16 个数值一个 FP8 + 每个张量一个 FP32	4.5	Blackwell S32017,S2008

提示

算例 —— 70B 模型在单块 B200 上的权重字节数与解码速度。 权重：70B × 2 字节 = BF16 下 **140 GB**，FP8 下 **70 GB**，NVFP4（4.5 位）下 **约 39 GB**。单个用户的解码每生成一个 token 就必须把 每个权重读取一遍，因此按 B200 8 TB/s 的 75% S33003 计算，上限为 6 TB/s ÷ 140 GB ≈ **43 tokens/s**（BF16）、≈ **86**（FP8）和 ≈ **152**（NVFP4）。若 64 个用户共享每次读取，同一块 GPU 可达约 1,700、约 3,400 和约 4,700 tokens/s（本资料库模型，见下图）S2021。同一块 GPU、同一小时、同样的 折旧：仅凭数值格式，每美元 token 数就多出约 2.7 倍。

Est.: NVFP4 lets a B200 serve ~2.7× its BF16 tokens/s on a 70B model

Modelled decode tokens/s per GPU: Llama 3.1 70B, 64 streams × 4,096-token context, 75% of peak HBM bandwidth



Est.

Source: data from repo roofline model [S2021] [S32006] [S32025] [S33013] [S33002] [S35011] ...; chart by repo · As of 2026-11-05

分组柱状图：Llama 3.1 70B 在 64 个并发用户下的单 GPU 解码吞吐量建模结果。H100：BF16 约 712 tokens/s，FP8 约 1,424（不支持 FP4）。B200：BF16 1,700，FP8 3,400，NVFP4 4,664。Rubin：4,080、8,159 和 11,195。所有情形均受限于内存带宽，因此每个权重的字节数减少几乎直接转化为每 GPU、每美元更多的 token；Rubin 在 NVFP4 下的产出约为 H100 在 BF16 下的 16 倍。数据为基于屋顶线模型的估计。

[Q2 · 关键指标] 一定要问：“这是哪种格式下的 PFLOPS？稠密还是稀疏？”以及“我的 模型在该格式下能否保持精度？”对受限于 BF16 的客户而言，35 PFLOPS 的 FP4 算力价值不大。

Compute/W rose 37× V100→Rubin, but just 2.7× over H100 at like-for-like FP8

Dense TFLOPS per watt of package power: bars = best low-precision format (labeled); diamonds = FP8



Source: data from NVIDIA specs; repo calc. [S33010] [S126] [S33009] [S127] [S33002] [S35011] ...; chart by repo · As of 2026-11-05

柱状图：英伟达各代 GPU 的每瓦稠密 TFLOPS。按每一代最佳低精度格式计，能效从 V100（FP16）的 0.42 TFLOPS/W 升至 H100（FP8）的 2.8，再升至 Rubin（FP4，约 2,300 W）的 15.2，累计提升 37 倍；在相同的 FP8 格式下，Rubin 为 7.6 TFLOPS/W，是 H100 的 2.7 倍——可见大部分提升来自更小的数值格式。

微缩放：MX 格式与 NVFP4

4 位浮点数只能表示八个量级（0、0.5、1、1.5、2、3、4、6）[S2007]，因此每个小块都要除以一个缩放因子，使块内最大值接近 6。OCP MX 标准（由 AMD、Arm、英特尔（Intel）、Meta、微软（Microsoft）、英伟达和高通（Qualcomm）于 2023 年共同制定）采用 32 个数值一块和 2 的幂缩放因子 [S2007]；NVFP4 采用 16 个数值一块和分数形式的 FP8 缩放因子，每个数值因此多占 0.25 位 [S2008,S32017]。



提示

算例 —— 对一个最大值为 3.6 的块进行编码。 MXFP4 必须选择一个 2 的幂 缩放因子：按标准规则取 0.5，于是 3.6 ÷ 0.5 = 7.2，饱和截断为 6，解码后为 **3.0，即最重要的数值上 有 17% 的误差** [S2007]。NVFP4 可以使用分数缩放因子：3.6 ÷ 6 = 0.6， 以 FP8 存储为 0.625；3.6 ÷ 0.625 = 5.76，舍入为 6，解码后为 **3.75，误差 4%**。块更小 还意味着一个离群值只会扭曲 16 个数值而非 32 个（本资料库测算）。

注

🐂 **看多观点：** 微软报告称，与原生 FP8 相比，NVFP4 使 DeepSeek-V3.2 的内存占用降低 1.7 倍，且结果几乎持平 [S2011]；英伟达已展示了 NVFP4 预训练 [S2009]；而且 NVFP4 在精度上 优于开放的 MX 格式 [S2008]。

注意

🐻 **看空观点：** 数值格式是一次性红利：低于 4 位后已无多少可削减的空间，此后的提升必须 来自芯片和内存。它也构不成护城河：AMD 的 MI355X 运行 FP4 的稠密算力约为 10 PFLOPS [S143]， 而更好的量化方法可把 MXFP4 的差距缩小至约 1–2% [S2008]。

🔧 技术细节：2:4 稀疏性，以及英伟达为何引用稀疏数据

Ampere 引入了稀疏张量核心（Sparse Tensor Cores）：如果每组四个权重中有两个为零，硬件 就会跳过它们，使矩阵吞吐量翻倍 [S2012]。这种模式需要剪枝并重新训练才能恢复 精度，因此大多数生产环境中的 LLM 都以稠密方式运行；但英伟达的数据手册仍以稀疏数值作为标题数字 （H100：“含稀疏性”的 FP8 为 3,958 TFLOPS）[S33002]。Rubin 的 50 PFLOPS NVFP4“推理”数值则是 另一种机制（Transformer Engine 的自适应压缩），对应的稠密值为 35 PFLOPS [S100,S2000]。 AI 格式竞赛的代价是双精度：Blackwell Ultra 把 FP64 从 H100 的 67 TFLOPS 削减到约 1.25 TFLOPS [S123,S33002]，这对科学计算类买家是实实在在的损失。

🎯 企业发展视角

1. NVFP4 由英伟达定义；MX 则是高通参与制定的开放标准 [S2007]。格式治理会否成为一种竞争杠杆?
2. 量化工具链决定了 FP4 芯片是否可用；它本身是否构成一个值得合作或收购的类别?
3. 如果格式红利止步于 FP4，2028 年之后哪些杠杆（内存、封装、稀疏性）将驱动每 token 成本，又由谁掌握?
4. FP64 买家（研究机构、主权 HPC）正被边缘化；这对挑战者而言是否是一个有利可图的利基市场?

现代 GPU 内部结构

第 02 层 · GPU 芯片 · SM、张量核心、Transformer Engine、内存层级与封装 · 约 9 分钟阅读 · 最后核实：2026-11-05

⚡ 要点速览

- **GPU 是由层层复制的单元构成的层级结构：** Rubin 有 8 个 GPC，共容纳 224 个 SM，每个 SM 配有四个张量核心（共 896 个），分布在两颗裸片上 [S2000,S2001,S2025]。
- **张量核心负责矩阵运算；CUDA 核心负责其余一切。** 从 V100 到 H100，每个 SM 的 16 位矩阵运算速率每代翻一番，从每时钟周期 1,024 FLOPs 增至 4,096 FLOPs [S126,S127,S2023]。
- **自 H100 以来，每个 SM 的 16 位吞吐量仅提升约 2.4 倍，而 FP8/FP4 吞吐量提升约 10 倍：** 新增的张量核心硅片面积都投向了窄位宽格式（Rubin：每个 SM 稠密算力 17.9 对 156 TFLOPS，本资料库测算）[S33005,S100,S2000]。
- **Transformer Engine** 负责选择数值格式和缩放因子，让模型在 FP8（Hopper）、FP4（Blackwell）以及 Rubin 的自适应压缩下仍能保持精度 [S2024,S2000]。
- **内存是一架梯子：** 在 H100 上，寄存器的数据搬运速度约为 HBM 的 110 倍，但容量约为其 1/2,400（估计）[S2021]；B200 的 L2 增至 126 MB，实测带宽约 21 TB/s [S2004]。
- **算力已跑赢内存：** 自 V100 以来，峰值算力提升约 280 倍，而 HBM 带宽仅提升约 21 倍 [S33010,S33007]，因此片上数据复用决定了实际速度。

H100 registers are ~111× faster than its HBM but hold ~2,400× less data

Total capacity vs aggregate bandwidth per GPU at each memory level, H100 SXM, B200 and Rubin (both axes log scale)

LOG SCALE



Hollow = Est.

Source: data from NVIDIA, Chips and Cheese, repo Est. [S33024] [S2022] [S2021] [S2005] [S33002] [S2004] ...; chart by repo · As of 2026-11-05

双对数坐标图：GPU 各级存储的容量与带宽。H100：寄存器约 33 MB，带宽估计 371 TB/s；L1/共享内存 33 MB，约 31 TB/s；L2 50 MB，超过 5.5 TB/s；HBM3 80 GB，3.35 TB/s；8-GPU NVLink 域 640 GB，每 GPU 0.9 TB/s。B200：L2 126 MB，约 21 TB/s；HBM3E 180 GB，8 TB/s；NVL72 域 13.4 TB，1.8 TB/s。Rubin：HBM4 288 GB，19.2 TB/s；NVL72 域 20.7 TB，3.0 TB/s。每向外一级，容量约增加 100 至 1,000 倍，带宽则随之降低。

SM、CUDA 核心与张量核心

不妨把 GPU 想象成一座工厂园区：GPC 是一栋厂房，SM 是一条生产线，张量核心则是 每个时钟周期冲压出一次小型矩阵乘法的冲压机。CUDA 核心是通用工人，负责 一切非矩阵的工作。





双面板图。单 GPU 的 SM 数量：V100 80 个，A100 108 个，H100 132 个，B200 148 个，Blackwell Ultra 160 个，Rubin 224 个。每个 SM 的稠密 TFLOPS：16 位从 V100 的 1.6 升至 H100 的 7.5，此后到 Rubin 仅升至 17.9；每个 SM 的 FP8 算力从 H100 的 15 升至 Rubin 的 78，FP4 从 B200 的 61 升至 Rubin 的 156——可见新增的张量核心硅片大多服务于窄位宽格式。

提示

算例 —— 用零部件重建数据手册上的数字。 H100 的每个 SM 每时钟周期完成 8,192 次 FP8 浮点运算（是其 BF16 下 4,096 次的两倍）[S2023]。8,192 × 132 个 SM × 约 1.83 GHz = **1.98 PFLOPS**，恰好 等于数据手册上的稠密 FP8 数值 [S33002]。对 Rubin 反向套用同样的算法：4 PFLOPS BF16 [S33005] ÷ 224 个 SM = 每个 SM 17.9 TFLOPS；若假设与 Blackwell 相同的每时钟周期 8,192 FLOPs， 则意味着频率约为 2.2 GHz（本资料库估计）。因此，Rubin 相对 Blackwell 的 16 位算力提升来自更多的 SM 和更高的频率， 而其 FP8 通路（17.5 PFLOPS，为 BF16 的 4.4 倍）必定是在张量核心内部加宽的（本资料库推断）。

[Q2 · 关键指标] SM 数量 × 单 SM 速率 × 频率 = 峰值 FLOPS；实际交付的性能 则取决于内存梯子每一级上每 FLOP 可获得的字节数。

🔧 技术细节：Transformer Engine 的逐代演进

- **Hopper（2022）：** FP8 张量核心，外加一套软件：跟踪每个张量在最近若干步中的最大值（amax），并为每个张量选定一个 FP32 缩放因子（“延迟缩放”）[S2024,S2023]。
- **Blackwell（2024）：** 硬件支持块缩放，每个小数值块携带自己的缩放因子（MXFP8、MXFP6、MXFP4 和 NVFP4）[S2024,S2007]；每个 SM 配有 256 KB 的张量内存，在更大的张量核心旁存放累加器 [S2006]。
- **Rubin（2026）：** 第三代 Transformer Engine，配备硬件“自适应压缩”；英伟达（NVIDIA）将推理时 50 PFLOPS 的 NVFP4 算力（训练时为 35 PFLOPS 稠密算力）归功于此 [S2000,S100]。它并非 2:4 稀疏；真实模型能在多大程度上达到 50 PFLOPS 这一数字，目前尚无独立测量。
- Hopper 还新增了张量内存加速器（TMA），可在后台把整块数据分块从 HBM 复制到共享内存 [S2023]。

内存层级：寄存器 → 共享内存 → L2 → HBM

离张量核心越近，速度越快、容量越小。寄存器堆每个时钟周期供给操作数，L1/共享内存暂存矩阵分块，L2 由所有 SM 共享，HBM 则存放模型。

层级（单 GPU）	H100 SXM（2022）	B200（2024）	Rubin（2026）
寄存器	33 MB（132 × 256 KB）[S33024,S2022]	37 MB（148 × 256 KB）[S2004]	未披露
L1 / 共享内存	每个 SM 256 KB，其中共享内存 ≤228 KB [S2022]	每个 SM 256 KB + 256 KB 张量内存 [S2004,S2006]	未披露
L2 缓存	50 MB，PCIe 卡实测 >5.5 TB/s [S2005]	126 MB，实测约 21 TB/s [S2004]	未披露
HBM	80 GB HBM3，3.35 TB/s [S33002]	180 GB HBM3E，8 TB/s [S33003]	288 GB HBM4，19.2 TB/s [S33007,S90006]

提示

算例 —— 为什么数据复用比原始带宽更重要。 要直接从 HBM 取数并让 H100 的 989 TFLOPS BF16 算力保持满载，每取一个字节就必须支撑约 295 次浮点运算（989 ÷ 3.35）。Rubin 在稠密 FP4 下则需要每个 HBM 字节支撑约 1,820 次浮点运算（35,000 ÷ 19.2）[S100,S33007]。把一个 128 × 128 的 BF16 分块一次性暂存到共享内存，并在 128 个输出列上复用，即可提供这样的复用率；而批大小为 1 的解码（decode）每生成一个 token 就要把每个权重读取一遍，无法做到这一点，因此运行时不到峰值 FLOPS 的 1%（见 P3）。

Since V100, compute grew 280× but HBM bandwidth only 21×: the memory wall

Per-GPU growth indexed to V100 = 1: dense peak FLOPS (best format, and 16-bit) vs HBM bandwidth (log scale) LOG SCALE



Dashed = roadmap (Est.)

Source: data from NVIDIA specs; repo index [S33010] [S126] [S33009] [S127] [S33002] [S35011] ...; chart by repo · As of 2026-11-05

对数坐标指数图（V100 = 1）：到 Rubin 时，最佳支持格式下的稠密算力是 V100 的 280 倍，16 位算力为 32 倍，而 HBM 带宽仅提高 21 倍；因此每字节内存带宽必须支撑多得多的运算——这道“内存墙”让 LLM 解码受限于带宽。

注意

看空观点： Rubin 的 HBM4 带宽在批量出货前被下调了 13% [S33007,S90007]；而 Groq LPU（约 500 MB，约 150 TB/s）[S114] 等重 SRAM 设计，正是瞄准了这架梯子在解码环节 留下的缺口。

封装剖析

客户实际购买的实物是一个封装：两颗通过 NV-HBI 连接的计算裸片， 加上八个 HBM 堆栈，全部安装在 CoWoS-L 中介层和有机基板上 [S35014,S358,S380]。关于 HBM 和封装供应的深入分析见第 03 层。



原创示意图：双裸片英伟达 GPU 封装。俯视图：两颗各约 800 mm2 的计算裸片通过 10 TB/s 的 NV-HBI 链路相连，周围环绕八个 HBM 堆栈。关键数字：B200 为 192 GB HBM3E、8 TB/s，Rubin 为 288 GB HBM4、19.2 TB/s；晶体管数分别为 208B 和 336B；NVLink 5 为 1.8 TB/s，NVLink 6 为 3.0 TB/s。自上而下的剖面图：HBM 堆栈与计算裸片、微凸点、带局部硅桥的 CoWoS-L 中介层、C4 凸点、有机基板以及电路板。

提示

算例 —— 每个 HBM 堆栈需要提供多少带宽。 B200：8 TB/s ÷ 8 个堆栈 = 每个堆栈 1 TB/s [S33003]。Rubin：19.2 TB/s ÷ 8 个堆栈 = 每个堆栈 2.4 TB/s，基于 2,048 位 HBM4 接口， 意味着每引脚约 9.4 Gb/s；最初 22 TB/s 的目标需要约 10.7 Gb/s，报道将此与 规格下调联系起来 🔴 [S90006,S90007,S90008]。

🎯 企业发展视角

1. 单 SM 的 16 位吞吐量已趋于平缓；更便宜、更简单的架构能否在以 BF16 为主的训练市场上竞争?
2. 片上 SRAM 是披露最少、却最具战略意义的规格；如果 Feynman 的裸片堆叠把缓存移到独立裸片上，哪些 IP 供应商（SRAM、3D 堆叠缓存）将受益?
3. HBM 引脚速率如今限制着英伟达的标称带宽；内存或基础裸片（base die）合作伙伴是否比逻辑设计方更具战略价值?
4. 张量内存和块缩放格式把内核与英伟达的每一代产品绑定在一起；这给竞争对手带来了多大的移植成本?

GPU、CPU 与 ASIC 对比

第 02 层 · GPU 芯片 · 为什么并行矩阵运算偏爱 GPU，以及 ASIC 舍弃了什么 · 约 7 分钟阅读 · 最后核实：2026-11-05

⚡ 要点速览

- **AI 运算就是同一种操作重复数万亿次：** 即矩阵乘法（GEMM），由彼此独立的融合乘加（FMA）构成；因此，谁能在每瓦功耗下同时完成最多的运算，谁就胜出。
- **每个时钟周期，H100 可完成约 541,000 次 16 位浮点运算**（132 个 SM × 4,096）[S33024]，约为一个不带矩阵单元的 CPU 核心的 8,400 倍，也约为一颗带 AMX 的 128 核 Xeon 理论峰值的 4 倍 [S2015,S179]。
- **CPU 把芯片面积花在让单个线程跑得快上；GPU 把它花在数千个线程上；ASIC 则把它花在一种运算上。** 谷歌（Google）Ironwood 的矩阵单元是一个 256×256 的单一阵列，每个时钟周期完成 65,536 次乘累加 [S2016,S2017]。
- **取舍在于以灵活性换效率。** 大型脉动阵列遇到不规整的矩阵形状就会闲置 [S2017]；GPU 保留了调度器、缓存和 CUDA 核心，这些虽然占用面积，却能在第一天就运行任何新模型。
- **ASIC 的差距更多在成本而非物理：** Ironwood 单芯片提供 4.6 PFLOPS FP8 算力 [S151]，而 Rubin 单封装为 17.5 [S33005]；但超大规模云厂商采购 ASIC 无需支付英伟达（NVIDIA）约 80% 的芯片毛利（估计）[S35020]。
- **英伟达也为自己的押注做了对冲：** 据报道，它于 2025 年 12 月以约 $20B 授权引入 Groq 基于 SRAM 的 LPU 🟡 [S90018,S90019]，并将其与 Vera Rubin 搭配出货，专门用于解码（decode）[S114]。

One H100 does ~541K 16-bit FLOPs per clock, ~4× a 128-core AMX Xeon

Peak dense matrix FLOPs per clock cycle (BF16/FP16) by compute unit and by whole chip; vendor figures and repo arithmetic — LOG SCALE



Hatched = Est.

Source: data from NVIDIA, Intel, Google papers [S2015] [S2014] [S126] [S127] [S33024] [S2023] ...; chart by repo · As of 2026-11-05

> 对数坐标水平条形图：每时钟周期的 16 位矩阵峰值 FLOPs。不带 AMX 的单个 CPU 核心为 64，带 AMX 为 1,024；英伟达 V100 单个 SM 为 1,024，A100 单个 SM 为 2,048，H100 单个 SM 为 4,096；谷歌 TPU v4 的 128x128 脉动阵列为 32,768，Ironwood 的 256x256 阵列为 131,072。整颗芯片层面：带 AMX 的 128 核 Xeon 约 131,072，TPU v4 芯片为 262,144，H100 为 540,672，约为 Xeon 的 4 倍。GPU 靠复制大量中等规模的矩阵引擎取胜，ASIC 则靠构建少数超大引擎取胜。

为什么矩阵运算偏爱并行硬件

不妨设想批改一百万份试卷。CPU 好比 64–128 位才华横溢、什么都能做的教授。GPU 则是 一个坐满数千名助教的大厅，他们以 32 人为一组（一个 warp）同时执行 同一步骤。ASIC 是一台专为某种答题卡版式打造的光学阅卷机：速度最快， 直到版式改变为止。

GEMM 正是最适合这个大厅的工作。每个输出数值都是一次点积，不依赖相邻的任何结果， 因此工作可以干净地分摊到 132 个流式多处理器（SM）上， 每个 SM 配有四个张量核心，每个时钟周期完成一次小型矩阵乘法 [S33024]。

> **提示**
>
> **算例 —— 一次 8,192 × 8,192 × 8,192 的矩阵乘法。** FLOPs = $2 \times 8{,}192^3 \approx$ **1.1 万亿。** H100 每个时钟周期完成 540,672 次浮点运算（132 个 SM × 4,096）[S33024]；按其 989 TFLOPS 标称值 [S33002] 推算的约 1.83 GHz 频率，峰值下约需 1.1 ms，按 70% 的现实利用率约需 1.6 ms。528 个 张量核心各自执行约 200 万个时钟周期、每周期 1,024 次浮点运算。一个不带 AMX 的 CPU 核心（每时钟周期 64 FLOPs， 频率约 2 GHz [S2015]）则需要**约 8.6 秒**，耗时约为 H100 的 7,700 倍。一颗 128 核 AMX Xeon 理论上 约 4 ms 即可完成，但其 845 GB/s 的内存总线 [S179] 仅为 H100 3.35 TB/s 的四分之一，而且 AMX 在负载下会降频：CPU 是可信的小模型推理引擎，但不是训练引擎。

[Q2 · 关键指标] 比较不同架构时，有用的数字是*在明确数值格式下*每时钟周期和每瓦的矩阵 FLOPs、 每 FLOP 对应的内存带宽，以及在真实模型上实际达到的利用率——而不仅仅是峰值 TFLOPS。

> **🔧 技术细节：GPU 的“灵活性税”花在了哪里**
>
> GPU 的 SM 带有 ASIC 可以省去的硬件：调度数十个 warp 以掩盖内存延迟的 warp 调度器； 每个 SM 256 KB 的寄存器堆和 256 KB 的 L1/共享内存 [S33024,S2022]；用于非矩阵运算（softmax、归一化、专家路由）的 CUDA 核心；以及完整的 指令集。这些开销让 GPU 能在论文发表的当周就运行新的注意力变体；而 固定功能设计则可以把同样的面积和功耗用于更多的矩阵运算。

灵活性与效率的权衡

	CPU（Xeon、EPYC、Grace）	英伟达 GPU	ASIC（TPU、Trainium、Maia）	SRAM 数据流（Groq LPU、Cerebras）
单芯片矩阵 FLOPs	🟥 峰值约低 4 倍，实际差距更大	参照基准	🟨 Ironwood 4.6 PF FP8，Rubin 为 17.5 [S151,S33005]	🟥 LP30 约 1.2 PF FP8 [S114]
内存带宽	🟥 <1 TB/s [S179]	参照基准：19.2 TB/s HBM4 [S33007]	🟨 Ironwood 7.4 TB/s [S151]	🟩 SRAM 约 150 TB/s，但容量仅约 0.5 GB [S114]
可运行任何新模型	🟩	参照基准	🟥 依赖编译器	🟥 模型须分布在多颗芯片的 SRAM 中才能放下
规模化后的每 token 成本	🟥	参照基准（需支付英伟达毛利）	🟩 拥有者无需支付商用芯片毛利	🟦 延迟低，但所需芯片数量多
任何人都能买到	🟩	🟩	🟥 多为自用或仅通过云提供	🟨



提示

算例 —— 为什么巨型阵列并不总是更快。 Ironwood 的矩阵单元只有在两个矩阵维度都是 256 的倍数时，才能做到每个时钟周期 65,536 次乘累加 [S2017]。一个宽度为 300 的层需要两次 256 宽的处理，用 512 个槽位承载 300 个数值：该维度上的利用率**约为 59%**。GPU 张量核心指令处理的分块要小得多，同一矩阵补齐后只浪费几个 百分点（本资料库测算）；在 GPU 上，形状问题由软件库消化。

注意

误区与事实：“ASIC 的效率是 GPU 的 10 倍。” 按峰值规格看，差距很小甚至 相反：据报道，OpenAI 委托博通（Broadcom）打造的推理芯片单裸片可实现 13.4 PFLOPS MXFP4，而 Rubin 每颗裸片的 NVFP4 算力为 17.5 PFLOPS 🟡 [S628]。ASIC 的优势在于能按成本价拥有芯片，这也 是为什么最强的挑战者是超大规模云厂商（见竞争格局）。

🎯 企业发展视角

1. 如果峰值效率已接近持平，ASIC 就是一场攫取毛利的博弈；英伟达降价到什么程度，超大规模云厂商的自研项目就不再划算?
2. 英伟达对 Groq 的授权交易表明，行业龙头正在买入专用解码设计；哪些 SRAM 或近存计算架构仍保持独立?
3. CPU 矩阵单元（AMX、Arm SME）让在通用服务器上进行小模型推理成为可能；这个“够用就好”的细分市场有多大?
4. 编译器人才是任何 ASIC 的隐性成本；组建编译器团队是否比组建芯片团队的入场门槛更低?

光罩尺寸极限与多裸片 GPU

第 02 层 · GPU 芯片 · 858 mm² 之墙、良率经济学、NV-HBI 与 AMD 的芯粒替代方案 · 约 7 分钟阅读 · 最后核实：2026-11-05

⚡ 要点速览

- **芯片不能大于光刻机的曝光视场：** 26 × 33 mm = 858 mm²，即光罩尺寸极限；High-NA EUV 会将其减半至 429 mm² S35010。
- **英伟达（NVIDIA）在 2017 年就撞上了这堵墙：** V100（815 mm²）、A100（826 mm²）和 H100（814 mm²）都用掉了约 95% 的面积上限 S126,S127,S35013。
- **大裸片之所以昂贵，是因为缺陷随机分布：** 在标准模型中，当缺陷密度为 0.1 个/cm² 时，814 mm² 的裸片无缺陷的概率（即其裸片良率）仅约 44%，而 100 mm² 的裸片约为 90%（本资料库模型；输入参数来自 Epoch AI）S35020。
- **Blackwell 的答案：两颗光罩尺寸的裸片，组成一块 GPU。** B200 用 10 TB/s 的 NV-HBI 链路把两者连接起来，使软件看到的是一个拥有 208B 晶体管的单一设备 S35014,S208,S2003。
- **Rubin Ultra 发布时采用四颗计算裸片**和 1 TB HBM4E，定于 2027 年下半年推出 🟢 S35018,S110；2026 年，TrendForce 和 SemiAnalysis 报道称其已改为双裸片设计、性能约减半 🟡 S509,S2018，英伟达对此未予证实，并表示其路线图不变 S508。
- **AMD 走得更远、更早：** MI355X 在两颗 N6 I/O 裸片上堆叠了八颗小型 N3P 计算芯粒（chiplet）（185B 晶体管）S2019,S2020,S143；代价是更多的封装工序和裸片间互连能耗。



> 柱状图：英伟达各代 GPU 单颗计算裸片面积与 858 mm2 光罩尺寸极限的对比：P100 为 610 mm2，V100 为 815，A100 为 826，H100 为 814 mm2，均达到上限的约 95%；Blackwell 和 Rubin 使用两颗光罩尺寸的裸片（计算芯片面积约 1,600 mm2，估计），Rubin Ultra 使用四颗（约 3,200 mm2）——如今规模扩展靠的是封装更多裸片，而非做大单颗裸片。

光罩之墙与良率曲线

光刻机印制芯片，就像投影仪一次印一张照片；最大的那张照片就是 光罩视场，因此更大的 GPU 意味着要印制多颗裸片再将它们连接起来。在撞墙之前，尺寸同样要花钱： 一个缺陷就会让一颗裸片报废，而大裸片就是个大靶子（见 P5 · 芯片经济学入门）。

An 814 mm² GPU die yields ~44% vs ~90% for a 100 mm² phone chip

Modelled share of defect-free dies vs die area; central case D0 = 0.1 defects/cm² (Poisson and Murphy models; no harvesting)



Source: data from repo yield model; parameters from CSET, SemiEngineering, Epoch AI [S35010] [S35001] [S35008] [S35009] [S35020]; chart by repo · As of 2026-11-05

折线图：裸片良率建模结果与裸片面积的关系：缺陷密度为每平方厘米 0.1 个时，良率从 100 mm2 裸片的约 90% 降至 814 mm2 H100 级裸片的约 44%；缺陷密度为 0.2 个时约为 20%；858 mm2 的光罩尺寸极限封顶了裸片尺寸。

提示

算例 —— 拆分 1,600 mm² 的逻辑电路能省多少钱。 按 $17,000 一片晶圆、缺陷密度 0.1 个/cm² 计[S35020]，一颗假想的 1,600 mm² 裸片无缺陷的概率为 20%：每块合格 GPU 的芯片成本约 $3,100——前提是它能被印制出来。 两颗 800 mm² 的裸片各自良率为 45%，而且由于裸片在 组装前就经过测试，**每对成本约 $1,180（−62%）**。八颗 200 mm² 的芯粒成本**约 $540（−83%）**，但 最后这一步只多省了约 $640，却额外增加了六颗裸片的接口、键合和组装 风险（本资料库模型）[S2021]。这就是英伟达止步于两颗、而 AMD 走到八颗的原因。

Est.: two dies instead of one cut silicon cost per GPU ~62%; eight chiplets ~83%

Good logic silicon for one GPU (1,600 mm²), $17K wafer, 0.1 defects/cm², Poisson yield; excludes D2D area, packaging, assembly yield



Est.

Source: data from repo yield model, Epoch AI [S2021] [S35020] [S35010] [S35008] [S35009]; chart by repo · As of 2026-11-05

柱状图：在 $17,000 晶圆、每 cm2 0.1 个缺陷条件下，把 1,600 mm2 的 GPU 逻辑电路拆分为 1、2、4、8 或 16 颗裸片的芯片成本建模结果。一颗 1,600 mm2 的裸片（实际不可能：光罩尺寸极限为 858 mm2）良率为 20%，成本约 $3,119；两颗 800 mm2 的裸片（如 Blackwell 或 Rubin）各自良率 45%，成本约 $1,182；四颗 400 mm2 的裸片约 $709；八颗 200 mm2 的芯粒约 $543；十六颗 100 mm2 的约 $470。节省幅度逐渐趋平，而封装成本、裸片间功耗和组装风险则随每增加一颗裸片而上升。

两颗裸片，一块 GPU：NV-HBI 与 CoWoS-L

难点在于让软件感知不到这种拆分。裸片 A 上的内核读取挂在裸片 B 上的 HBM 时， 要穿过裸片间链路；如果链路太慢，程序员就得自己管理两块 GPU。英伟达把 NV-HBI 做得足够宽， 宽到拆分“消失”，并转向 CoWoS-L，由其嵌入式硅桥 承载连线；台积电（TSMC）的目标是 2026 年实现约 5.5 倍光罩尺寸的封装，2027 年约 9.5 倍 [S380]。

提示

算例 —— 10 TB/s 够用吗？ 每颗 B200 裸片拥有四个 HBM 堆栈，约占 封装 8 TB/s 中的 4 TB/s [S33003]。NV-HBI 的 10 TB/s [S208] 是另一侧 HBM 带宽的 2.5 倍，因此远端读取受限于内存，而非桥接链路。它还是这块 GPU 全部 NVLink 5 带宽（1.8 TB/s）的 5.6 倍 [S263]。在 Rubin 上，每颗裸片拥有约 9.6 TB/s 的 HBM4 带宽 [S33007]；英伟达尚未公布 Rubin 的裸片间带宽，因此该链路是否仍保有充裕余量尚不得而知 🔴。

产品	计算裸片	制程	晶体管	裸片间互连	内存
英伟达 B200（2024）	2 × 约 800 mm²（估计）	台积电 4NP	208B	NV-HBI，10 TB/s	8 个 HBM3E 堆栈 S35014,S358
英伟达 Rubin（2026）	2 颗光罩尺寸裸片	台积电 3 nm 级	336B	NV-HBI，未披露	8 个 HBM4，288 GB S100,S106
英伟达 Rubin Ultra（2027 年下半年）	4 颗 🟢，有报道称改为双裸片版本 🟡	3 nm 级（据报道）	未披露	未披露	16 个 HBM4E，约 1 TB S35018,S509
AMD MI355X（2025）	8 颗 XCD 位于 2 颗 I/O 裸片之上	N3P + N6	185B	3D 堆叠 + Infinity Fabric	288 GB HBM3E S2019,S143
AMD MI455X（2026）	芯粒，计算部分采用 N2（据报道）	N2 + N3	320B（据报道）	未披露	432 GB HBM4 S144,S145

> **注意**
>
> **误区与事实：“芯粒总是更便宜。”** 芯片成本确实下降了，但封装成本没有： 每颗 B200 的 CoWoS-L 封装约增加 $1,100，而 H100 的 CoWoS-S 约为 $750（估计）[S35040]；一次组装失败 就会报废价值数千美元的已知合格裸片（KGD）和 HBM [S35020]。最优裸片数量取决于 封装良率，而台积电并不公布这一数据。

> **🔧 技术细节：四裸片 Rubin Ultra 在 2026 年经历了什么**
>
> 英伟达在 GTC 2025 上展示了四颗光罩尺寸裸片、16 个 HBM4E 堆栈、约 100 PFLOPS FP4 的设计，并在 GTC 2026 上展示了 1 TB 的 Rubin Ultra 托盘，计划用于 2027 年下半年推出的、每机架 144 个 GPU 封装的 Kyber 机架 🟢 [S35018,S110,S90003]。 TrendForce 于 2026 年 4 月报道称，受先进封装产能限制，四裸片单封装设计未被 采用；SemiAnalysis（2026 年 6 月）则描述了一个性能约为原方案一半的 双裸片替代方案 🟡 [S509,S2018]。7 月，SemiAnalysis 还报道称，由于中板（midplane） 可制造性问题，Kyber 推迟至 2028 年 🟡 [S507]；英伟达回应称其路线图不变 [S508]。GTC DC（2026 年 12 月 1 日）晚于 本页的数据截止日期 [S90047]。跟踪表见路线图。

🎯 企业发展视角

1. 约束已从晶体管转移到封装；除台积电外，还有谁能新增 CoWoS-L 级产能，速度有多快?
2. 如果连英伟达都从四裸片方案退却，裸片间互连 IP 和已知合格裸片（KGD）测试就具有了战略意义；芯粒互连 IP 供应商是否可供收购?
3. 芯粒策略（像 AMD 那样按功能混用不同制程节点）能否把新加速器的进入成本降到足以改变“自建还是合作”测算的程度?
4. High-NA EUV 会把光罩尺寸减半（429 mm^2）[S35010]；当每款旗舰产品都采用多裸片时，谁将掌握互连标准?

GPU 芯片：竞争格局

第 02 层 · GPU 芯片 · 约 13 分钟阅读 · 最后核实：2026-11-05

⚡ 要点速览

- **纸面上，芯片层面的差距已经抹平。** AMD 的 MI455X 宣称 FP8 算力 20 PFLOPS、432 GB HBM 和 23.3 TB/s 带宽 [S144,S538,S90093]；英伟达（NVIDIA）Rubin 标称稠密 FP8 17.5 PFLOPS、288 GB，经 2026 年规格调整后带宽为 19.2 TB/s [S33005,S90006]。两者都从 2026 年第三季度末开始出货 [S90009,S90020]。
- **芯片层面最强的挑战者是 AMD；综合来看最强的是谷歌（Google）TPU。** SemiAnalysis 实测 Ironwood 每百万 token 成本为 $0.181，B200 为 $0.222 [S625]；Anthropic 已签约采购最多 100 万颗 TPU [S90026]。
- **定制 ASIC 单芯片性能落后，但钱包份额在上升。** Trainium3、Ironwood 和 Maia 200 的 FP8 算力为 2.5–5 PFLOPS [S155,S151,S158]，然而 2026 年博通（Broadcom）AI 收入相当于英伟达 数据中心收入的比例已从约 12% 升至约 19% [S2516,S405]。
- **在商业上真正关键的地方，英伟达仍然领先：** Rubin 的 FP8 能效约为 7.6 TFLOPS/W，MI355X 约为 3.6（功耗数据 部分来自报道）[S106,S143]；框架支持为 36/36，而 ROCm 为 26 [S580,S586]；并且它是唯一 规模化出货的商用芯片平台。
- **市场份额几乎没有变化：** 2025 年约占 AI 数据中心芯片收入的 87%，2023 年约为 90%（本资料库计算）[S416,S660,S663]。
- **中国是一个独立市场：** 华为昇腾（Ascend）950（FP8 算力 1 PFLOPS）单芯片性能约落后 Rubin 17 倍，但被用于 8,192 颗芯片规模的 SuperPoD 设计 [S163,S90042]。

Rubin and MI455X claim 17.5–20 PFLOPS FP8; shipping custom ASICs sit at 2.5–5

Dense FP8 PFLOPS (x) vs memory bandwidth TB/s (y) per accelerator; bubble area = memory GB (log–log) LOG SCALE



Hatched = not yet shipping

Source: data from vendor specs [S33002] [S35011] [S35013] [S32004] [S123] [S100] …; chart by repo · As of 2026-11-05

> 双对数气泡图：各款 AI 加速器。英伟达 Rubin（稠密 FP8 17.5 PFLOPS、19.2 TB/s、288 GB）和 AMD 已发布的 MI455X（20 PFLOPS、23.3 TB/s、432 GB）位于右上方远端；已出货的定制 ASIC——谷歌 Ironwood、AWS Trainium3 和微软 Maia 200——聚集在 2.5-5 PFLOPS、4.9-7.4 TB/s 区间，与 GB300 和 MI355X 持平；华为昇腾 950DT 和英特尔 Gaudi 3 落后。

记分卡：五项指标，九家挑战者

评判以各家旗舰产品对比 Rubin/B300（厂商峰值数据；“稠密”= 不计稀疏性 加成）。

挑战者（旗舰产品）	单芯片稠密 FP8 / FP4	内存容量 / 带宽	每瓦性能	软件成熟度	可获得性
AMD MI455X	🟨 20 / 40 PF，未说明口径 S144	🟩 432 GB，23.3 TB/s S144,S90093	🟥 MI355X 约 3.6 TFLOPS/W S143	🟥 ROCm 26/36 S586	🟨 商用芯片；2026 年第三季度末出货 S90020
谷歌 Ironwood / TPU 8t	🟥 4.6 PF FP8；8t 为 12.6 PF FP4 S151,S552	🟥 192 GB，7.4 TB/s S151	🟦 未公布 TDP；每代约提升 2 倍 S552	🟨 JAX/XLA；TorchTPU 刚推出 S553	🟦 谷歌云、Anthropic、Meta S90025
AWS Trainium3 / 4	🟥 2.5 PF FP8 S155	🟥 144 GB，4.9 TB/s S155	🟦 未披露	🟥 Neuron 7/36 S594	🟦 仅限 AWS
微软（Microsoft）Maia 200	🟥 >5 / >10 PF S158	🟥 216 GB，约 7 TB/s S158	🟨 750 W 下约 6.7 S158	🟦 内部使用（Copilot） S90044	🟦 内部使用
Meta MTIA 300–500	🟦 推荐排序与推理 S561	🟦 自 MTIA 400 起采用 HBM S561	🟦 未披露	🟦 PyTorch，内部使用	🟦 内部使用
英特尔（Intel）Gaudi 3 / Crescent Island	🟥 1.8 PF FP8 S161	🟥 128 GB，3.7 TB/s S161	🟥 约 2.0 S161	🟥 18/36 S580	🟥 2026 年下半年送样 S162
华为昇腾 950DT	🟥 1 / 2 PF S163	🟥 144 GB，4 TB/s S163	🟦 未披露	🟥 CANN 17/36 S592	🟦 仅限中国
Cerebras、Etched、Groq 类	🟦 晶圆级、SRAM 或固定功能	🟦 44 GB SRAM，21 PB/s S166	🟦	🟥 支持面窄	🟥 小众
高通（Qualcomm）AI200 / AI250	🟦 未披露 S173	🟦 单卡 768 GB LPDDR S173	🟦 仅有 TCO 宣称	🟥 4/36 S596	🟥 尚无确认的出货 S90028

> **提示**
>
> **算例 —— AMD 的内存优势能换来什么。** 一个 1 万亿参数的模型在 FP8 下 权重约需 1,000 GB。四块 Rubin GPU 共有 1,152 GB，留给 KV 缓存的约为 152 GB； 四块 MI455X 共有 1,728 GB，可留出约 728 GB：在 GPU 数量相同的情况下，**可容纳的并发对话空间是前者的 4.8 倍。** 更大的解码（decode）批次意味着每 GPU 小时产出更多 token——这是 AMD 最有力的经济论据。

Qualcomm AI200 (768 GB LPDDR) and MI455X (432 GB) out-pack Rubin's 288 GB

Memory capacity per accelerator package or card, GB; current-generation flagship per vendor, memory type labeled



Hatched = not yet shipping

Source: data from vendor specs [S100] [S101] [S33005] [S33004] [S103] [S33007] ...; chart by repo · As of 2026-11-05

水平条形图：各款加速器的内存容量：高通 AI200 单卡 768 GB LPDDR（已发布，计划 2026 年推出），AMD MI455X 432 GB HBM4（已发布），英伟达 Rubin 288 GB HBM4，微软 Maia 200 216 GB，谷歌 Ironwood 192 GB，AWS Trainium3 和华为昇腾 950DT 144 GB，英特尔 Gaudi 3 128 GB，SambaNova SN40L 64 GB HBM，Cerebras WSE-3 44 GB 片上（晶圆上）SRAM；容量领先地位已转到 AMD 和基于 LPDDR 的设计手中，后者以带宽换取容量。

逐一审视挑战者

AMD Instinct —— 内存与开放性。 在 MLPerf Inference v6.0 中，MI355X 在 Llama 2 70B 上的单 GPU 表现与 B200 持平 （12,935 对 12,994 tokens/s），但落后于 GB300（15,651）[S602]。MI455X 以 72 GPU 的 Helios 机架形式出货（1.4 EF FP8，31 TB HBM4）[S90021]，锚定客户包括 OpenAI（6 GW）、甲骨文（Oracle，50,000 颗 MI450）和 Anthropic（最高 2 GW） [S546,S90022,S538]。MI300X 曾落后 H100 约一年 [S141,S33002]；MI455X 则与 Rubin 在同一季度上市。 仍然欠缺的是：收入（2025 年份额约 3%）[S663]和软件深度。

On MLPerf Llama 2 70B, AMD's MI355X (12,935 tok/s) matches B200 but trails GB300 by 17%

MLPerf Inference v6.0 (Apr 2026), Llama 2 70B Offline, best closed result per accelerator, tokens/s per accelerator



Hatched = preview category

Source: data from MLCommons MLPerf Inference v6.0 results (closed division) [S602]; chart by repo · As of 2026-11-05

水平条形图：MLPerf Inference v6.0 封闭组 Llama 2 70B Offline 场景下各加速器的最佳成绩，单位为每加速器 tokens/s：GB300 15,651，B300 14,466，B200 12,994，MI355X 12,935，GB200 12,334，MI350X 10,060，MI325X 4,235，H200 NVL 4,000，MI300X 3,450；英特尔 Arc Pro 系列显卡低于 1,000。

谷歌 TPU —— 每 token 成本。 Ironwood 提供 4,614 TFLOPS FP8 算力和 9,216 颗芯片的 pod [S151]；TPU 8t 宣称单芯片 FP4 算力达 12.6 PFLOPS [S552]。TPU 如今已触达外部客户：Anthropic（最多 100 万颗）、Meta 数十亿美元的 租用协议及采购谈判，以及自 2027 年起的甲骨文云（Oracle Cloud）[S90026,S90025,S552]。

> **提示**
>
> **算例 —— TPU 的成本优势从何而来。** 在 Qwen3.5-397B 上、每用户 20 tokens/s 的条件下，Ironwood 单芯片产出 9,364 tokens/s，B200 为 8,903，仅高约 5% [S625]。在每用户 100 tokens/s 的条件下，其成本为 每百万 token $0.181 对 $0.222，约低 18%。差距的大部分来自**更便宜的芯片小时**，而非更快的芯片，因此它随英伟达的定价而变化，而不是随规格而变化。

AWS、微软与 Meta —— “够用、更便宜、自己的”。 Trainium3 运行在 144 颗芯片的 UltraServer 中；AWS 宣称 Trainium4 将带来 3 倍的 FP8 算力、4 倍的内存带宽，并支持 NVLink Fusion [S155,S90034]。Maia 200 承载 Copilot；Maia 300 将于 2027 年部署 [S90044,S90046]。Meta 计划在 2027 年前推出四代 MTIA [S561]。

华为、英特尔、初创公司与高通。 华为 SuperPoD 的出货情况尚未证实（🔴）[S90042]；英特尔在 Gaudi 3 未达目标后 取消了 Falcon Shores [S668,S564]；Groq 的技术如今已归入英伟达 [S90018]；高通的 AI200（单卡 768 GB LPDDR）尚无经证实的 2026 年批量出货（🔴）[S173,S90028]。

每瓦性能与灵活性–效率权衡

每瓦性能决定了一个受电力上限约束的站点能卖出多少 token。只有部分厂商公布 芯片功耗，这本身就是一个信号。

Rubin leads FP8 per watt (~7.6 TFLOPS/W); Maia 200 is next at ~6.7

Dense FP8 TFLOPS per watt of chip/module power vs memory per chip; bubble area = memory bandwidth (TB/s)



Source: data from vendor specifications (power partly reported) [S33002] [S35011] [S35013] [S32002] [S33003] [S35014] ...; chart by repo · As of 2026-11-05

散点图：每瓦稠密 FP8 TFLOPS 与单芯片内存容量的关系。英伟达 Rubin 在据报道的 2.3 kW 下约 7.6 TFLOPS/W（1.8 kW 下约 9.7），内存 288 GB；微软 Maia 200 约 6.7，216 GB；AMD 最佳的 MI350X 约 4.6，288 GB；B200 为 4.5，GB300 为 3.6，MI355X 为 3.6，H100 为 2.8，Gaudi 3 为 2.0。谷歌 TPU、AWS Trainium、AMD MI455X 和华为昇腾 950 因未公布芯片功耗而未绘出。

提示

算例 —— 每兆瓦芯片功耗的峰值 FP8 算力。 1 MW 可供约 435 块 2.3 kW 的 Rubin GPU（≈ 7.6 EF）、约 714 块 1.4 kW 的 MI355X（≈ 3.6 EF），或约 1,333 颗 750 W 的 Maia 200（≈ 6.7 EF）[S106,S143,S158]。这款仅用于推理的 Maia 通过舍弃通用性，把与 Rubin 的差距缩小到约 12% 以内——这正是 ASIC 的交换条件。

灵活性与效率（本资料库判断）



🔧 **技术细节：为什么规格表对比会误导人**

- **稠密与稀疏。** AMD 未说明 MI455X 的 20/40 PFLOPS 是否为稠密值 [S144]；Rubin 50 PFLOPS 的 NVFP4 “推理”数值依赖自适应压缩，35 PFLOPS 才是训练数值 [S100]。
- **功耗定义各不相同。** Rubin 约 1.8/2.3 kW 的数据来自分析师报道 [S106]；Maia 的 750 W 是厂商标称 TDP [S158]。
- **纸面与产品。** Rubin 的 HBM 和 NVLink 数据在发布后被下调（见路线图）；实测结果（MLPerf、InferenceX）是更好的参考 [S602,S625]。

芯片之外：护城河在哪里

No rival matches NVIDIA across the stack: the closest, Google TPU, is level or ahead in only 5 of 12 layers

Repo verdict vs NVIDIA by stack layer (02-13) and competitor; letter = verdict, number = score 0-5 (analyst judgement, sourced)

	02 Silicon	03 Memory & supply	04 CPU	05 Scale-up	06 Scale-out	07 DPU / SuperNIC	08 Systems & racks	09 System software	10 Libraries	11 Inference software	12 Cloud & orchestr.	13 Ecosystem & capital
AMD	P 4	B 3	**L 5**	B 2	B 3	B 3	B 2	B 3	B 2	B 3	D 2	B 3
Google TPU	P 4	B 4	P 4	D 5	D 4	D 3	P 5	B 3	B 3	**L 4**	**L 5**	B 4
AWS Trainium	B 3	B 3	P 4	B 3	D 4	D 4	B 4	B 2	B 2	B 3	**L 5**	B 3
Microsoft Maia	B 3	B 2	B 3	B 3	D 3	D 3	B 3	B 2	B 1	B 2	**L 5**	B 2
Meta MTIA	D 2	B 2	B 1	B 1	D 4	B 2	D 3	D 4	B 2	D 3	D 1	B 2
Broadcom	D 4	D 4	B 1	B 4	**L 5**	B 3	D 2	D 1	D 1	D 1	D 0	B 4
Marvell	D 3	D 3	B 1	B 3	B 4	B 3	D 1	D 1	D 1	D 1	D 0	B 3
Intel	B 2	D 3	P 4	B 2	B 2	B 3	B 1	B 2	B 2	B 2	B 1	B 2
Huawei	B 3	B 1	B 3	D 4	P 4	B 3	D 4	B 2	B 2	B 3	D 3	D 3
Qualcomm	D 2	D 3	B 2	B 1	B 2	B 1	B 2	B 2	B 1	D 2	B 1	B 1
Cerebras	D 4	D 3	B 1	D 3	B 2	B 1	B 3	B 2	B 1	**L 4**	B 2	B 2
Groq	D 3	D 3	B 1	D 2	B 1	B 1	B 2	B 2	B 1	D 3	B 2	B 1

L = leads NVIDIA　P = parity　B = behind　D = different approach

Analyst judgement (speculative)

Source: data from repo analysis (competitor_matrix.csv) [S602] [S143] [S361] [S379] [S144] [S624] ...; chart by repo · As of 2026-11-05

热力图：12 家竞争对手在英伟达 12 个技术栈层级上的表现。谷歌 TPU 在 12 层中的 5 层持平或领先，为所有对手中最多；全部单元格中 60% 为“落后”，24 个软件和软件库单元格中有 19 个落后。超大规模云厂商仅在云服务上领先；博通在以太网交换上领先；谷歌 TPU 在推理成本上领先。

NVIDIA kept ~87% of AI silicon revenue in 2025 while the pool grew 4.2x from 2023

Share of vendor-reported AI data-center revenue (NVIDIA DC, AMD Instinct, Broadcom AI, Marvell AI), %; labels = pool US$ B



Est.; hatched = 2026E scenario

Source: data from vendor filings; repo calculation [S416] [S417] [S1] [S403] [S405] [S660] ...; chart by repo · As of 2026-11-05

100% 堆叠柱状图：各厂商的 AI 数据中心芯片收入份额。英伟达 2023 年为 90%，2025 年为 87%；定制 ASIC 合作方（博通和美满电子（Marvell））2025 年约为 10%；AMD 为 1-4%。市场规模从 2023 年的约 $53B 增至 2025 年的 $224B，2026 年估计为 $448B（斜线阴影）。

提示

算例 —— 一个百分点的份额值多少钱。 AI 芯片市场规模 2025 年约为 $224B，估计 2026 年约为 $436B（本资料库计算）[S416,S660,S663]。一个百分点的份额约值 $2.2B，随后约值 $4.4B：AMD 若在 2026 年市场中的份额从约 3% 升至约 6%，将意味着约 $13B 的额外收入，而英伟达的领先地位不会因此受损。

[Q5 · 最强挑战者] 在芯片层面是 **AMD**：其最有力的论据是内存（432 GB 对 288 GB），以及 自英伟达 2026 年规格调整后，在 HBM 和纵向扩展（scale-up）带宽上的纸面领先，并以开放的商用替代方案定位销售 [S144,S90006]。差距已从“晚一年”缩小到“同一季度、纸面规格更好”，但在收入 （约 3%）和软件上并未缩小 [S663,S586]。在系统层面是**谷歌 TPU**：实测每 token 成本约低 18%， 且在持平或领先的技术栈层级数量上超过任何其他对手 [S625]。

注

🐂 **看多观点。** 对手如今在*规格*上已与英伟达比肩，但英伟达仍保持约 87% 的份额和约 75% 的毛利率 [S405]。追平一款芯片，不等于每年都能追平一个平台。

注意

🐻 **看空观点。** 一家商用芯片对手在规格上超越了英伟达的旗舰产品，最大的买家在自研芯片， TPU 也在谷歌之外销售。一旦芯片“够用”，决定胜负的就是每 token 价格，而英伟达的溢价 恰恰是 ASIC 所要消除的。

🎯 企业发展视角

1. 当芯片差距以月和 GB 来衡量时，差异化是否会转向机架、软件或供应?
2. 超大规模云厂商的 ASIC 在其自有工作负载上以每 token 成本取胜。在最大的几家云厂商之外，第三方推理加速器 是否存在一个可持续的价值池？每 token 价格应在什么水平?
3. AMD 和高通都在内存容量上领先。一旦 HBM4E 堆栈达到 48–64 GB（见 第 03 层），这一优势还有多大防御性?
4. 可信、经审计的每瓦性能披露，能否成为新进入者的商业武器?
5. 随着 TPU 成为商用芯片，哪些供应商将获得议价能力?

GPU 芯片：发展历程与英伟达的构建之道

第 02 层 · GPU 芯片 · 约 11 分钟阅读 · 最后核实：2026-11-05

⚡ 要点速览

- **二十七年，一场持续复利的押注。** 英伟达（NVIDIA）将 GeForce 256（1999）作为首款 GPU 推向市场 [S2502]；G80（2006）借助 CUDA 使 GPU 可编程 [S2503]；Rubin（2026）则在两颗裸片上集成了 336B 晶体管 [S100]。
- **三项硬件押注定义了 AI 时代：** P100（2016）上的 HBM2 与 NVLink [S125]；V100（2017）上的张量核心（矩阵运算吞吐量为其 FP32 的 8 倍）[S126]；以及不断降低的精度，从 FP8（2022）到 NVFP4（2025）[S35011,S32017]。
- **自 2024 年起，英伟达靠增加裸片和缩短周期来扩展：** Blackwell 采用两颗光罩尺寸的裸片 [S35014]，代际间隔从约 29 个月缩短至约 11 个月 [S33020,S100]。
- **[Q4 · 优势来源]** 已不再是芯片本身（AMD 的 MI455X 在纸面规格上超过 Rubin [S144]），而是 执行速度 × 软硬件协同设计 × 规模：FY2026 研发投入 $18.5B，研发人员约 31,000 人 [S401]。
- **[Q6 · 复制成本]** 一款先进制程芯片的设计成本约 $0.6–0.7B [S2501]；一个代际项目约 $10B [S35028]。估计（🔴）：达到与商用芯片大致同等的水平需要 5–7 年和 $20–30B，构建完整技术栈则需十年。
- **前车之鉴：** 英特尔（Intel）于 2019 年以约 $2B 收购 Habana [S2514]；Gaudi 3 在 2024 年仍未能达成 $500M 的收入 目标 [S668]。

NVIDIA's GPU cadence sped up from ~29 months per generation to ~11 (annual)

Months between first volume availability of successive NVIDIA data-center GPU architectures, Volta → Feynman



Hatched = planned (roadmap)

Source: data from NVIDIA keynotes and launch coverage [S126] [S312] [S127] [S315] [S35012] [S532] ...; chart by repo · As of 2026-11-05

柱状图：英伟达 GPU 代际间隔月数：Volta→Ampere、Ampere→Hopper 和 Hopper→Blackwell 平均约 29 个月；Blackwell→Blackwell Ultra 和 Blackwell Ultra→Rubin 平均约 11 个月；规划中的 Rubin Ultra（2027 年下半年）和 Feynman（2028）延续约 12 个月的节奏，但据报道 Kyber 机架将推迟至 2028 年。

从图形芯片到 AI 工厂引擎



在 G80 与 P100 之间，Fermi 和 Kepler 两代产品增加了计算功能，赢得了超级计算机合同，在深度学习出现之前就让 CUDA 得以存续 [S2503]。CUDA 1.0 于 2007 年 6 月发布 [S525]；注册开发者达到 100 万用了 13 年 [S529]。

时间	决策	为何重要	来源
2006	让 GPU 可以用 C 语言编程（G80 + CUDA）	到 2026 年约有 600 万开发者，这是对手所缺乏的基础	S2503,S528
2016	率先采用 HBM2 和 NVLink（P100）	732 GB/s 内存带宽，160 GB/s 的 GPU 间互连	S125
2017	加入张量核心（V100）	张量 FP16 算力 125 TFLOPS，FP32 为 15.7 TFLOPS	S126,S33010
2022	Transformer Engine 与 FP8（H100）	稠密 FP8 算力 1,979 TFLOPS，为 BF16 的 2 倍	S35011,S33002
2024	转向多裸片（Blackwell）	208B 晶体管，突破 858 mm² 光罩尺寸极限	S35014,S35010
2024–25	转向一年一代的节奏	每代间隔从约 29 个月缩短至约 11 个月	S33020,S100
2025	NVFP4 块缩放 4 位格式	在 Rubin 上吞吐量为 FP8 的 2 倍	S32017,S33005
2025	Groq 授权及团队（据报道约 $20B）	买下了一种 SRAM 解码架构	S90018,S90019

> **提示**
>
> **算例 —— 更快的节奏带来了什么。** 从 V100（2017）到 H100（2022）的五年间，16 位张量峰值算力提升 7.9 倍（125 → 989 TFLOPS）[S33010,S33002]。从 H100 到 Rubin（2026）的四年间，稠密 FP8 提升 8.8 倍（1,979 → 17,500），最低精度格式提升 17.7 倍（FP8 1,979 → NVFP4 35,000）[S33005,S100]。每年更多的代际迭代，其复利效应快于每代更大的跃升。

[Q4] 优势在于芯片本身，还是英伟达的构建方式?

不妨以一级方程式赛车为例：对手可以复制上赛季的赛车，但冠军每个赛季都能推出更好的一辆。2026 年，对手的赛车在纸面上更快（MI455X：432 对 288 GB，23.3 对 19.2 TB/s [S144,S90093,S90006]）；英伟达的领先优势在别处。

候选优势来源	证据	是否仍为英伟达独有?
原始芯片与架构	MI455X 在四项标称规格上追平或超越 Rubin [S144,S90006]	🟥 否
执行速度	约 11 个月的迭代节奏，但 AMD 如今已在同一季度发布 [S538]	🟨 差距在收窄
软硬件协同设计	新格式与内核同步推出；CUDA 框架支持得分 36/36，ROCm 为 26 [S580,S586]	🟩 是
供应获取	约占 2026 年 CoWoS 预订量的 60%（估计） [S379]	🟩 是，但只能换取时间
研发规模	$18.5B（FY2026），AMD 为 $6.5B（2024，全部产品） [S401,S450]	🟩 是

提示

算例 —— 为什么 NVFP4 是协同设计的胜利，而非晶体管的胜利。 从 Blackwell 到 Rubin，晶体管数增长 1.6 倍（208B → 336B）[S35014,S100]。在 Rubin 内部，BF16 稠密算力为 4 PFLOPS，FP8 为 17.5，NVFP4 为 35 [S33005,S100]：同一颗芯片上**仅靠数值格式就获得 8.75 倍的提升**。但前提是模型在 4 位下仍能保持精度（NVFP4 每 16 个数值存储一个 FP8 缩放因子 [S32017]），并且内核和推理服务引擎在第一天就支持它。这靠的是软件——护城河如今就在这里。

NVIDIA's 2024 R&D ($12.9B) passed AMD and Broadcom, still below Intel's $16.5B

GAAP R&D expense, US$ B per year; NVIDIA FY2023–FY2025 shown as 2022–2024, Broadcom FY ends ~Nov



Source: data from company 10-K filings [S450] [S451] [S452] [S418] [S2] [S417] …; chart by repo · As of 2026-11-05

分组柱状图：2022–2024 年研发费用：英伟达从 $7.3B 增至 $12.9B；2024 年 AMD 为 $6.5B，博通（Broadcom）为 $9.3B（含 VMware），英特尔为 $16.5B；英伟达 FY2026 的 $18.5B 研发费用未在图中显示。

[Q4 · 优势来源] 主要是**执行速度与协同设计，并以规模优势提供资金**；供应获取 是次要的且有时效性；单论芯片本身，如今已被追平。

[Q6] 复制需要多少成本?



Source: data from IBS via Silicon Analysts and Tom's Hardware; company filings; press reports [S2501] [S2508] [S2509] [S2500] [S2514] [S2504] ...; chart by repo · As of 2026-11-05

> 对数坐标水平条形图：基于 IBS 的估计，一颗大型芯片的设计成本约为 $0.48B（5 nm）、$0.59B（3 nm）和 $0.72B（2 nm）；MatX 融资 $0.5B，Tenstorrent 融资 $0.69B；英特尔以 $2B 收购 Habana；Cerebras IPO 募资 $5.55B；AMD 2024 年研发费用为 $6.5B，英特尔为 $16.5B；英伟达在 Blackwell 上投入约 $10B，FY2026 研发支出 $18.5B，并为 Groq 的技术和团队支付约 $20B。

单款设计是便宜的部分：按 IBS 的模型，一颗大型 2 nm 芯片的 NRE 约为 $0.72B，可能 偏高 [S2501,S2500]。而一个*平台*还要每年叠加封装、内存、互连、系统和软件。

路径	时间	资金（估计 🔴）	人才（估计 🔴）	证据
初创公司做出首颗芯片	3–4 年	$0.5–1B	200–500 名工程师	MatX $0.5B、Tenstorrent $0.69B 融资轮 [S2508,S2509]
超大规模云厂商与设计合作方共同开发 ASIC	每代 2–3 年	每代 $0.5–1.5B	500–1,500 人，外加合作方团队	IBS 设计成本 [S2501]；MTIA 与 Maia 的迭代节奏 [S561,S90046]
训练级商用芯片挑战者	5–7 年达到大致同等水平	累计 $20–30B	数千人，涵盖硬件和软件	AMD MI250X（2021）→ MI455X（2026） [S140,S144]
完整的英伟达同等技术栈	10 年以上	每年约 $15–20B	约 31,000 名研发人员	英伟达 FY2026 研发投入与人员规模 [S401]

提示

算例 —— 同一个项目，两张资产负债表。 Blackwell 的开发成本约为 $10B [S35028]。按约 75% 的 毛利率计，英伟达只需约 $13.3B 的收入即可收回，约相当于其 $89.0B 季度数据中心 收入的 **4.5 周** [S405]。AMD 2024 年数据中心 GPU 收入“超过 50 亿美元” [S663]：同样的 $13.3B 相当于 其 **2.5 年以上**的收入。规模让入场门票对在位者而言只是个零头。

🔧 技术细节：为什么真正的约束是人才而非资金

- **团队能力会复利。** 截至 FY2026 年末，英伟达约有 42,000 名员工，其中约 31,000 人从事研发，员工流失率为 3.7% [S401]。

- **设计合作方出租人才。** 博通、美满电子（Marvell）、联发科和世芯（Alchip）提供物理设计、SerDes 和 封装团队，使超大规模云厂商可以跳过部分招聘爬坡过程（见价值链）。
- **收购来的团队会流失。** Habana 与英特尔内部一条相互竞争的 GPU 路线图并行运作，始终未能撼动 CUDA [S2515]。

反事实推演——假如英伟达当初没有……

以下全部为本资料库的分析（🔴 推测）。

假如英伟达当初没有……	可能的结果	证据锚点
……在 2017 年加入张量核心	只有约 15.7 TFLOPS 的 FP32 算力，而非 125 TFLOPS 的张量算力；谷歌（Google）TPU 很可能会主导 Transformer 训练	S126
……在 2024 年转向多裸片	单颗受光罩尺寸限制的裸片 ≈ B200 208B 晶体管的一半；采用芯粒的 MI300X（153B，192 GB）和 MI355X（185B，288 GB）将会领先	S35014,S141,S143
……转向一年一代的节奏	Rubin 约在 2027 年推出，而 MI455X 和 TPU 8t 在 2026 年推出：将有一整年对手在所有标称规格上都处于领先	S144,S550

> **提示**
>
> **算例 —— 以 GPU 小时衡量张量核心的反事实。** GPT-3 的训练需要 3.14×10^{23} 次浮点运算 [S31015]。在 V100 张量核心（125 TFLOPS）上、按 30% 利用率计约需 230 万 GPU 小时；若使用其 FP32 单元（15.7 TFLOPS）则约需 1,850 万 GPU 小时 [S126]。对一个 10,000 GPU 的集群而言：**约 10 天对约 77 天**——这就是快速迭代模型 与苦等模型训练之间的差别。

🎯 企业发展视角

1. 如果护城河是迭代节奏加协同设计，哪些资产能压缩新进入者 5–7 年的追平时间： 编译器团队、封装诀窍，还是内存合作关系?
2. 设计合作方按项目出售难以招聘的人才。鉴于英特尔收购 Habana 的经历，这是否比收购初创公司团队更好的路径?
3. 英伟达花约 $20B 授权 Groq，而不是自建 SRAM 解码（decode）芯片。这个价格说明了经过验证的 替代架构对在位者有多大价值?
4. 每一种新数值格式都把价值转移给了发布时掌控软件的一方。哪一次技术转换（HBM4E、 近存计算）可能重置这一优势?

GPU 芯片：路线图

第 02 层 · GPU 芯片 · 约 10 分钟阅读 · 最后核实：2026-11-05

⚡ 要点速览

- **Rubin 已在出货；接下来两步已定出时间。** 量产出货于 2026 年 8 月开始，批量放量在 第四季度 [S500,S90009]；🟢 Rubin Ultra 官方定于 2027 年下半年推出，🟢 Feynman 定于 2028 年 [S35018,S109]。
- **Rubin 的规格在发布后遭下调：** 单 GPU HBM4 带宽从 22 TB/s 降至 19.2 TB/s，NVLink 6 从 3.6 TB/s 降至 3.0 TB/s；容量（288 GB）和算力不变 [S90006,S90007]。原因尚无定论（🔴）[S104]。
- **两个项目发生了变动。** 🟡 Rubin CPX 从 GTC 2026 路线图中消失，据报道将以采用 HBM4 的重新设计版本于 1Q27 回归 [S115,S117]；🟢 Groq 3 LPU 接替了推理加速器的位置 [S113,S506]。
- **Rubin Ultra 是最大的悬而未决问题：** 🟡 有报道称其将改为双裸片封装、内存从 1 TB 降为 768 GB，且 Kyber 机架推迟至 2028 年 [S509,S111,S507]；而英伟达（NVIDIA）称“路线图不变” [S508]。
- **所有厂商都进入一年一代的节奏：** 🟢 AMD MI500（2027）和 MI600（2028）[S538]，🟢 TPU 8t/8i（2026 年底）[S550]，🟢 Trainium4（AWS 宣称 FP8 提升 3 倍）[S90034]，🟡 Maia 300（2027）[S90046]，🟢 昇腾（Ascend）960/970 [S90042]。
- **按单芯片计，英伟达和 AMD 正与 ASIC 拉开差距：** 估计 Rubin Ultra 的 FP8 算力约为 35 PFLOPS，而 Trainium4 约为 7.6，昇腾 960 为 2（本资料库根据厂商公布的倍数估算）[S35018,S90034,S163]。

Rubin and MI455X reach 17.5-20 PFLOPS FP8 in 2026: 3.5× Maia 200, 18× Ascend 950

Flagship dense FP8 PFLOPS per chip by year of volume availability (log scale); hollow = announced/roadmap, dashed = estimate LOG SCALE



Source: data from vendor specs and roadmaps; repo Est. for Rubin Ultra, Trn4 [S33002] [S35011] [S35013] [S33003] [S35014] [S101] ...; chart by repo · As of 2026-11-05

对数坐标折线图：各厂商旗舰产品单芯片 FP8 算力随年份的变化：英伟达从 2.0 PFLOPS（H100，2022）升至 17.5（Rubin，2026），Rubin Ultra（2027）估计约 35；AMD 从 2.6（MI300X，2023）升至 20（MI455X，2026，未说明口径）；谷歌 Ironwood 为 4.6（2025）；AWS Trainium2 为 1.3，Trainium3 为 2.5，Trainium4 估计约 7.6；微软 Maia 200 为 5；英特尔 Gaudi 3 为 1.8；华为昇腾 950 为 1，960 为 2，970 到 2028 年为 4 PFLOPS。

2024–2028 年时间表

各条形从批量供货开始，延续至下一代旗舰产品推出。🟢 公司确认的时间 · 🟡 有报道 · 🔴 尚无定论。



提示

算例 —— 各家对手落后多少年？ 把每款芯片的 FP8 算力与英伟达首次出货同等水平的年份相对照。Ironwood（4.6 PFLOPS，2025）≈ B200（4.5，2024）：约 1 年。Trainium3（2.5，2025）介于 H100（2.0，2022）和 B200 之间：约 2–3 年。昇腾 950（1.0，2026）低于 H100：超过 4 年。MI455X（20，2026）与 Rubin 持平：零 S151,S155,S163,S144,S33002,S33003。

路线图跟踪表（`data/roadmap.csv` 中第 02 层的条目，已对照事实表复核）

项目	时间窗口	状态	置信度	来源
英伟达 Rubin GPU	2026 年第三季度 → 第四季度放量	出货中；规格于 2026 年 9–10 月调整	🟢	S500,S90009,S90006
英伟达 Rubin CPX	原定 2026 年底；据报道改为 1Q27	推迟	🟡	S33023,S115,S117
英伟达 Groq 3 LPU（LP30）	2026 年第三季度	量产中	🟢	S113,S506
英伟达 Rubin Ultra	2027 年下半年	路线图；有双裸片和 768 GB 的报道	🟢 时间 / 🟡 变更	S35018,S509,S111
英伟达 Feynman、LP40、Rosa CPU	2028	路线图	🟢 名称 / 🟡 细节	S109,S90004
AMD MI455X（Helios）	2026 年第三季度末，第四季度放量	出货中	🟢	S538,S90020,S90021
AMD MI500 / MI600	2027 / 2028	路线图	🟢	S538,S90023
谷歌（Google）TPU 8t / 8i	“2026 年晚些时候”	已发布	🟢	S550,S552

项目	时间窗口	状态	置信度	来源
AWS Trainium4	无日期（估计 2027）	路线图	🟡	S90034,S518
微软（Microsoft）Maia 200 / 300	2026 年 1 月 / 2027	出货中 / 路线图	🟢 / 🟡	S90044,S90046
Meta MTIA 400 / 450 / 500	2026 / 2027 年初 / 2027 年末	已发布 / 路线图	🟡	S561
英特尔（Intel）Crescent Island	2026 年下半年送样	已发布	🟢	S162,S564
华为昇腾 950DT / 960 / 970	2026 年第四季度 / 2027 / 2028	路线图；SuperPoD 出货未经证实	🟢 / 🔴	S90042,S567,S90043
高通（Qualcomm）AI200 / AI250	2026 / 2027	已发布；尚无确认的出货	🟢 / 🔴	S173,S90028



> 旗舰加速器时间线：英伟达 B200（2024 年第四季度）、B300（2025 年第三季度）、Rubin（2026 年第三季度）、Rubin Ultra（2027 年下半年）、Feynman（2028）；AMD 的 MI325X、MI355X 和 MI455X 均在同一季度上市（三年中有三年），MI500（2027）和 MI600（2028）在规划中；谷歌 Trillium、Ironwood 和 TPU 8t/8i 均在当年 12 月至第四季度推出；AWS Trn2 和 Trn3 均在 12 月推出，Trn4 估计在 2027 年。

2026 年 Rubin 规格调整：改了什么、为何重要

英伟达的产品页如今列出的带宽低于发布时：NVL72 机架的 HBM 带宽从 1,580 TB/s 降至 1,400 TB/s，HGX NVL8 主板从 176 TB/s 降至 130 TB/s [S90007,S105]。产品页未给出原因；媒体报道 援引英伟达的声明，将这些数字与保证质量的批量生产联系起来 [S104,S2523]，而一位分析师则将其归咎于 HBM4 引脚速率仅约 9.4 Gb/s 而非约 10.7 Gb/s（🔴 尚无定论）[S90006]。英伟达此前曾推动供应商把 HBM4 速率提升到 10–11 Gb/s 以上 [S90040]。

Rubin's 2026 revision cut HBM bandwidth 13% and NVLink 17%; MI455X now leads on paper

Per-GPU specs: Rubin at CES 2026 launch (hatched, superseded) vs revised pages (Sep–Oct 2026) vs AMD MI455X



Source: data from NVIDIA product pages and statements; AMD; press coverage of the revision [S100] [S33004] [S33005] [S103] [S104] [S90006] ...; chart by repo · As of 2026-11-05

四面板柱状图。单 GPU HBM 带宽：Rubin 发布时 22 TB/s，调整后 19.2，MI455X 为 23.3。纵向扩展带宽：Rubin 发布时 3.6 TB/s，调整后 3.0，MI455X 为 3.6。HBM 容量：Rubin 288 GB 不变，MI455X 432 GB。稠密 FP8：Rubin 17.5 PFLOPS 不变，MI455X 20 PFLOPS（AMD 未说明是稠密还是稀疏）。媒体报道援引英伟达的说法，将新数字与批量生产联系起来；原因尚无定论。

提示

算例 —— 13% 的带宽下调对解码有何影响。 对一个 70B 参数的 FP8 模型而言，为一个用户生成一个 token 需要读取约 70 GB 的权重。在 22 TB/s 下，上限 ≈ 314 tokens/s；在 19.2 TB/s 下 ≈ 274，同样 损失约 13%。解码（decode）属于内存受限型负载，因此下调冲击的是交互式 推理服务，而训练和预填充（prefill）不受影响。MI455X 的 23.3 TB/s 可达 ≈ 333 [S90093]，甚至高于 Rubin 发布时的规格。

4 NVIDIA roadmap items slipped, led by Kyber's reported 12-month delay

Originally announced (hollow) vs current official or reported (filled) start of availability window



Source: data from Company statements, SemiAnalysis, TrendForce, trade press [S163] [S567] [S568] [S33023] [S115] [S116] ...; chart by repo · As of 2026-11-05

哑铃图：日程变动（华为为提前）：昇腾 960 提前 9 个月，Rubin CPX 推迟 3 个月，Quantum-X Photonics InfiniBand 推迟 3 个月，Vera Rubin NVL144 CPX 机架推迟 3 个月，Kyber NVL144 推迟 12 个月。Kyber NVL144 的推迟为 SemiAnalysis 报道、英伟达予以否认；Rubin CPX 回归则为分析师的说法。

哪些因素会改变格局

[Q7 · 路线图与变数] 英伟达计划到 2028 年每年推出一款旗舰产品（Rubin → Rubin Ultra → Feynman），外加用于解码的 LPU [S109,S113]；AMD 跟上了这一节奏，超大规模云厂商也每年迭代。观察信号：

- 🟡 **Rubin Ultra 降级或延期。** 双裸片、768 GB 的产品或推迟至 2028 年的 Kyber 机架 [S509,S111,S507]，将使 MI500（2027）[S538] 连续第二年在内存上领先。
- 🟡 **AMD 放量受阻。** 2026 年 2 月有报道称 MI455X 机架延期，AMD 予以否认 [S2521,S2524]；Helios 到 2027 年上半年的出货量将是检验 [S90020]。
- 🟡 **HBM4/HBM4E 不达预期。** SK 海力士供应英伟达 2026 年一半以上的 HBM [S90039]；以带宽为主导的路线图首先暴露于引脚速率和良率问题。
- 🟢 **TPU 成为商用芯片。** Meta 的租用与采购谈判，加上自 2027 年起进入甲骨文（Oracle）云的 TPU，将为 买家提供第二个全栈供应商 [S90025,S552]。
- 🟢 **对手芯片内置 NVLink Fusion。** Trainium4 在设计上即支持它 [S90034]：英伟达将能从 定制芯片中获利，而不只是与之竞争。
- 🟡 **OpenAI 的自研加速器。** 自 2026 年下半年起部署 10 GW 的 OpenAI–博通（Broadcom）机架 [S174]；SemiAnalysis 认为 首款芯片单裸片可实现 13.4 PFLOPS MXFP4，而 Rubin 每颗裸片为 17.5 [S628]。
- 🔴 **中国市场重新开放或关闭。** H200 的销售已获许可，但需将 25% 的收入上缴美国政府 [S90032]； 华为已将昇腾 960 提前至 2027 年第一季度 [S567]。
- 🟢 **需求超过供给。** 黄仁勋估计到 2027 年 Blackwell 加 Rubin 的需求规模达 $1T [S90001,S90002]； CFO 称 FY2028 将受供应约束 [S90012]。只要这一状况持续，规格下滑就不会造成多少份额损失。

> **提示**
>
> **算例 —— 据报道的 Rubin Ultra 内存削减的代价。** 一个 144 个封装的 Kyber 机架，若每个 封装 1 TB，共有约 147 TB 的 HBM4E；若为 768 GB，则约 111 TB：**少 25%** [S35018,S111]。在长上下文推理中，KV 缓存会在算力耗尽之前先占满内存，因此每个机架的并发会话数将减少约 25%， 这为重内存的 MI500 打开了机会。

> **🔧 技术细节：如何解读加速器路线图幻灯片**
>
> - **裸片与封装。** “Vera Rubin NVL144”（按裸片计）在 CES 2026 上改为 NVL72（按封装计）；Kyber “NVL576”按同样的逻辑改为 NVL144 [S90009,S90003]。
> - **“推理”数字。** Rubin 50 PFLOPS 的 NVFP4 依赖自适应压缩；35 PFLOPS 才是稠密训练 数值 [S100]。AMD 未说明 MI455X 40 PFLOPS 的 FP4 是否为稠密值 [S144]。
> - **发布 ≠ 批量出货。** 华为 SuperPoD 和高通 AI200 的出货均未经证实 [S90042,S90028]。

🎯 企业发展视角

1. 英伟达在 Rubin 上以带宽换取了产量。如果 HBM 仍是最紧的投入要素，轻内存架构 （LPDDR、SRAM、近存计算）是否会在 2027–28 年获得窗口期?
2. Rubin Ultra 的最终内存配置将在 2027 年下半年之前揭晓。如果是 768 GB，哪些合作伙伴或客户会重新规划?

3. Trainium4 对 NVLink Fusion 的支持模糊了“对手”与“伙伴”的界限。接入英伟达的互连架构对第三方加速器而言 是一个可持续的选择，还是一种依赖?
4. 在所有主要厂商都一年一代的情况下，新进入者是否需要每年流片一次？这对 融资意味着什么?

GPU 芯片：价值链与企业发展视角

第 02 层 · GPU 芯片 · 约 11 分钟阅读 · 最后核实：2026-11-05

⚡ 要点速览

- **每一美元 GPU 收入，英伟达（NVIDIA）留下了大部分。** Epoch AI 估计，一颗 B200 的制造成本约为 $6.4K，售价为 $30–40K： 芯片级毛利率接近 80%（估计）[S35020,S35026]。公司层面 GAAP 毛利率在 Q2 FY2027 为 75.0% [S405]。
- **内存是最大的供应商份额，且仍在扩大：** HBM 约占 B200 制造成本的 45%（估计）[S35020]； Bernstein 预计 2027 年 HBM4 价格约为 $53/GB，约为 B200 所假设的约 $15/GB 的 3.5 倍 [S333,S35020]。
- **台积电（TSMC）从每块 GPU 上拿到的钱不多，却掌握着最稀缺的产能：** 每颗 B200 的逻辑裸片和 CoWoS-L 约 $1.95K， 另有约 $1K 的部件在封装中报废（估计）[S35022,S35039]；英伟达预订了 2026 年约 60% 的 CoWoS 产能（估计）[S379]。
- **增长最快的价值池是定制芯片：** 截至 2026 年 8 月的季度，博通（Broadcom）AI 收入达 $16.7B（同比 +221%） [S2516]；据报道，联发科 2026 年 AI ASIC 收入目标为 $2B（🟡） [S2518]。
- **英伟达通过授权和参股、而非大型并购来获取能力：** Groq（约 $20B 的授权及团队交易，价格为 🟡） [S90019]，入股英特尔（Intel）$5B [S468]、新思科技（Synopsys）$2B [S471]，据报道入股美满电子（Marvell）$2B [S90037]；$40B 收购 Arm 的交易 则被否决 [S466]。
- **初创公司估值两极分化：** Cerebras 于 2026 年 5 月 IPO 募资 $5.55B [S2504]，据报道 Etched 估值达 $10.3B（🟡） [S2507]；而 SambaNova 洽谈的估值约为 $1.6B（含债务），2021 年则为 $5B [S2512]。

Est. ~$6.4K to build a B200 vs a ~$30–40K price; HBM is the biggest cost

Est. unit manufacturing cost and implied gross profit per B200 GPU package, US$ (price = midpoint of CEO's range; hatched = Est.)



Source: data from Epoch AI, Silicon Analysts, CNBC via Tom's Hardware [S35022] [S35020] [S35040] [S35039] [S35026] [S35027]; chart by repo · As of 2026-11-05

瀑布图：B200 成本构成估计：逻辑裸片约 $850，HBM3E 约 $2,880，CoWoS-L 封装约 $1,100，封装良率损失约 $1,000，其他约 $570，合计约 $6,400；对比约 $35,000 的售价，意味着芯片级毛利率接近 82%。

谁拿走了利润

具体机制见入门 P5 —— 芯片经济学：台积电制造逻辑裸片，并将其与 HBM 一起封装在 CoWoS 中介层上；内存厂商销售 HBM；英伟达销售 最终产品。下图依据 Epoch AI 和 Silicon Analysts 的估计，拆分一颗约 $35K 的 B200（单 GPU 美元，估计）[S35020,S35022,S35039]。



提示

算例 —— 为什么芯片毛利率（约 80%）高于报告毛利率（约 75%）。 一颗售价 $35K 的 B200，约 $6.4K 的 成本后剩余约 82% [S35020]。英伟达报告的毛利率更低，因为它还销售含较低毛利成分的主板和机架，并计提存货减值：$4.5B 的 H20 减值使 Q1 FY2026 的 GAAP 毛利率降至 60.5% [S444,S414]。

Gross margin climbed from 43.5% to ~75%, broken only by the H20 write-down

GAAP and non-GAAP gross margin, % of revenue, Q1 FY23–Q2 FY27; from Q1 FY2027 non-GAAP includes stock-based comp



Axis starts at 35% (break marked)

Source: data from NVIDIA 8-K releases [S432] [S433] [S434] [S435] [S418] [S436] …; chart by repo · As of 2026-11-05

折线图：英伟达季度毛利率：GAAP 毛利率在 Q2FY23 触底至 43.5%（游戏业务存货减值），在 Hopper 放量期间升至 75% 以上，Q1 FY2026 因 $4.5B 的 H20 出口管制减值降至 60.5%（剔除该项后的 non-GAAP 为 71.3%），Q2FY27 约为 75%。

提示

算例 —— 内存厂商分得的份额不断上升。 B200：192 GB × 约 $15/GB ≈ $2.9K 的 HBM [S35020]。Rubin：288 GB × Bernstein 估计的约 $53/GB ≈ **每块 GPU $15.3K**（估计）[S333]，约为前者的 5 倍。除非售价随之上调，否则利润将转移至 SK 海力士、三星和美光（Micron）；从 GB300 到 Vera Rubin，内存在一个 NVL72 机架估计成本中的占比将从约 9% 升至约 26% [S332,S331]（见第 03 层）。

供应商、赋能者与定制芯片产业链

环节	参与者	获取的价值或提供的服务	为何重要	来源
晶圆代工	台积电	每颗 B200 约 $850 的逻辑裸片（估计）	占全球前十大晶圆代工厂收入的 72.5%	S35022,S35035
封装	台积电 CoWoS-L	约 $1.1K，另加约 $1K 良率损失（估计）	英伟达约占 2026 年预订量的 60%（估计）	S35040,S35039,S379
内存	SK 海力士、三星、美光	每颗 B200 约 $2.9K 的 HBM3E（估计）	SK 海力士供应英伟达 2026 年 HBM 的 50% 以上	S35020,S90039
EDA 与 IP	新思科技、Cadence、Arm	设计工具、接口 IP、CPU 核心	英伟达持有新思科技 $2B 股份；三家均支持 NVLink Fusion	S471,S90031,S90036
设计服务	博通、美满电子、联发科、世芯（Alchip）、创意电子（GUC）	把超大规模云厂商的设计转化为定制 XPU	对手的赋能者；据报道英伟达向美满电子投资 $2B	S2516,S2517,S90037



ASIC 设计合作方提供物理设计、SerDes 和封装服务（世芯 拿下了 Trainium3 订单）[S2517]；NVLink Fusion 则把英伟达的互连架构植入了 Trainium4 [S90034]。

> **提示**
>
> **算例 —— 设计服务价值池的增速快于英伟达。** 截至 2026 年 8 月的季度，博通 AI 收入同比增长 221% 至 $16.7B，而英伟达数据中心收入增长 117% 至 $89.0B [S2516,S405]。博通 $21.7B 的指引约为一年前 $6.5B 的 3.3 倍 [S661]：定制芯片价值池从较小的基数 开始复利增长——份额转移正是这样开始的。

Broadcom's AI revenue rose from ~12% to ~19% of NVIDIA's data-center revenue in 2026

Broadcom AI semiconductor revenue ÷ NVIDIA Data Center revenue, same calendar quarter of quarter-end, %



Source: data from Broadcom and NVIDIA filings; repo calculation [S660] [S661] [S451] [S2516] [S403] [S405]; chart by repo · As of 2026-11-05

柱状图：从 2024 年第一季度到 2026 年第一季度，博通季度 AI 半导体收入相当于英伟达数据中心收入的约 11-14%，随后在 2026 年第二季度升至 14%（推算），在 2026 年第三季度升至 19%，当季博通录得 $16.7B，英伟达为 $89.0B。博通对下一季度的指引为 $21.7B。

值得关注的私营公司

仅基于公开信息；各项估值口径不尽相同。

公司	业务	阶段 / 最近一次公开融资	为何重要	来源
Cerebras	晶圆级引擎，44 GB SRAM	2026 年 5 月 IPO，募资 $5.55B；据报道估值约 $40–56B	一种成功上市的非 GPU 架构	S2504,S2505,S166
Groq	基于 SRAM 的 LPU	英伟达授权及团队交易，约 $20B（2025 年 12 月）；上一轮估值约 $6.9B	在位者付出约 3 倍溢价将其吸纳	S90018,S90019
Etched	仅支持 Transformer 的 ASIC（Sohu）	$300M C 轮，估值 $10.3B（2026 年 7 月，🟡）	极致专用化	S2507,S171
MatX	专注 LLM 的加速器	$500M B 轮（2026 年 2 月，🟡）；2027 年出货	在台积电投片、资金充裕的新进入者	S2508
Tenstorrent	RISC-V AI 芯片及可授权 IP	$693M D 轮，投前估值 $2B（2024 年 12 月）	开放 IP 模式，而不只是卖芯片	S2509,S169
d-Matrix	数字存内计算	$275M C 轮，估值 $2B（2025 年 11 月）	攻克内存墙	S2511,S170
Lightmatter	光子互连	$400M D 轮，估值 $4.4B（2024 年 10 月）	光学纵向扩展链路	S2510
SambaNova	可重构数据流芯片	$5B（2021）；与英特尔洽谈约 $1.6B（含债务），已停滞	估值下调（down-round）的参照	S2512

提示

算例 —— 如何解读一轮融资。 Tenstorrent 以 $2B 的*投前*估值融资约 $693M [S2509]，因此 投后估值约为 $2.7B，新投资者持股约 26%（0.693 ÷ 2.693）。据报道，Etched 的估值从 >$5B（2026 年 1 月）升至 $10.3B（2026 年 7 月），六个月内翻倍，依据的是预订单而非实际出货量 [S2506,S2507]。

AI-chip start-up values span ~$1.6B–$40B; Groq's ~$20B exit went to NVIDIA

Latest disclosed valuation or deal value, US$ billions (basis varies: see labels)



Source: data from company announcements, IPO and press reports [S2512] [S2511] [S2509] [S2513] [S2510] [S2507] ...; chart by repo · As of 2026-11-05

水平条形图：AI 芯片初创公司估值：Cerebras 在 2026 年 5 月 IPO 时约 $40B（据报道完全稀释后最高约 $56B）；Groq 与英伟达的授权及团队交易约 $20B（2025 年 12 月）；Etched $10.3B（C 轮，2026 年 7 月，据报道）；Lightmatter $4.4B（2024 年 10 月）；Celestial AI 获美满电子预付 $3.25B（2026 年 2 月）；Tenstorrent 投后约 $2.7B（2024 年 12 月）；d-Matrix $2.0B（2025 年 11 月）；SambaNova 在已停滞的英特尔谈判中约 $1.6B，而 2021 年为 $5B。

本层的并购历史

年份	交易	金额	结果	来源
2000	英伟达收购 3dfx 图形资产	$70M	整合了 PC 图形市场	S400,S484
2006	英伟达收购 PortalPlayer	$357M	为 Tegra SoC 产品线奠定基础	S400,S484
2011	英伟达收购 Icera（调制解调器）	$367M	2015 年关停	S400,S484
2019	英特尔收购 Habana Labs	约 $2B	Gaudi 未达成 2024 年目标	S2514,S668
2020–22	英伟达竞购 Arm	$40B	遭否决；交易终止	S465,S466
2025	英伟达授权 Groq 技术并招揽其团队	约 $20B（据报道）	Groq 3 LPU 进入 Vera Rubin 平台	S90019,S113
2025	英伟达入股英特尔和新思科技	$5B 和 $2B	x86 + NVLink CPU；加速 EDA	S468,S471
2026	美满电子收购 Celestial AI	预付 $3.25B，另加或有对价（earn-out）	光子内存互连架构	S2513

提示

算例 —— 以英伟达自己的“货币”衡量它为 Groq 付出的代价。 约 $20B（🟡 据报道）约为 Groq 上一轮私募 估值（约 $6.9B）的 2.9 倍 [S90019]，约相当于英伟达 Q2 FY2027 数据中心收入的 **3 周**（$89.0B ÷ 13 周 ≈ 每周 $6.8B）[S405]。“授权 + 收购式招聘（acquihire）”的结构规避了并购审查，但 Groq 前员工已起诉其董事会 [S118]。

[Q8 · 价值池与并购机会] 最大的价值池仍是英伟达约 75–80% 的芯片毛利 [S405,S35020]。有两个价值池增长更快：一是**内存**，因为 HBM 正朝着占芯片成本过半的方向发展；二是**定制 芯片设计服务**，博通 AI 收入相当于英伟达数据中心收入的比例已从约 12% 升至约 19% [S333,S2516]。英伟达的模式是通过授权、收购式招聘和少数股权投资，把合作伙伴拉入其 生态；而大型芯片收购要么被否决（Arm），要么令人失望（英特尔收购的 Habana）。

> 🔧 **技术细节：为什么对在位者而言授权优于收购**
>
> - **监管路径**。 非独家授权加人员招聘，使 Groq 仍作为持续经营的实体存在（GroqCloud 继续运营）[S90018]。
> - **速度**。 交易完成约八个月后，Groq 3 LPU 即在三星 4 nm 上投产 [S506]。
> - **杠杆**。 入股英特尔、新思科技和美满电子，无需收购即可把 CPU、EDA 和定制 XPU 与 NVLink 绑定 [S468,S471,S90037]。

🎯 企业发展视角

1. 高通（Qualcomm）是服务器 CPU 领域的 NVLink Fusion 合作伙伴 [S90031]，同时销售 AI200/AI250 推理产品线 [S173]。这两项押注各自瞄准哪个价值池：英伟达的生态，还是定制与推理价值池?
2. 博通 AI 收入约为英伟达数据中心收入的 19%，据报道联发科 2026 年目标为 $2B [S2516,S2518]。一家移动 SoC 公司的 SerDes、封装和能效能力能否迁移到设计 服务上？哪些锚定客户仍未敲定合作方?
3. Groq 以约为上一轮估值 3 倍的价格出售，而 SambaNova 洽谈的估值仅为其 2021 年估值的零头。哪些尽调 信号（量产客户、软件、团队留存）把两者区分开来?
4. HBM 是最稀缺、涨价最快的投入要素。在 Celestial AI 已归入美满电子之后，还有哪些独立的“内存墙” 解决方案（存内计算、光子技术、重 LPDDR 设计）可作为合作对象?
5. “授权 + 收购式招聘”的结构推进迅速，但容易招致诉讼 [S118]。如果买方与标的公司的客户存在竞争，监管机构、员工和 客户将如何看待这样的交易?

第 03 层 —— 内存、封装与供应链

共 12 层中的第 03 层 · 高带宽内存（HBM）、CoWoS 封装，以及把二者转化为可交付 GPU 的供应承诺 · 约 7 分钟阅读 · 最近核实：2026-11-05

⚡ 要点速览

- **对大语言模型（LLM）推理而言，内存先于算力成为瓶颈。** 自 V100 以来，稠密低精度算力提升约 280 倍，而高带宽内存（HBM）带宽仅提升约 21 倍 [S33010,S33005,S33007]；受带宽所限，一个 70B FP8 对话流在 H100 上的上限约为 48 tokens/s，在 Rubin 上约为 274 [S33002,S32006]。
- **HBM 是 GPU 中最昂贵的部件：** 约占 B200 制造成本的 45%（估计，Epoch AI）[S35020]；从 GB300 到 Vera Rubin，内存占 NVL72 机架成本的比重由约 9% 升至约 26%（估计）[S330,S332]。
- **HBM4 改变了产品形态：** 2,048 位总线 [S369]，以及采用逻辑工艺、通常由台积电（TSMC）制造的基础裸片（base die）[S3007,S3011]。🟢 Rubin 的 HBM4 标称带宽为 19.2 TB/s，低于此前的 22 [S90006,S33007]。
- **封装是第二道关口。** 🟡 从 2023 年底到 2026 年底，台积电 CoWoS 产能由每月约 15k 片晶圆增至约 115k 片（估计），英伟达（NVIDIA）预订了 2026 年约 60% 的晶圆 [S379]。
- **英伟达把现金转化为配额。** 截至 Q2 FY2027，供应与产能承诺达到 $279B，较上一季度的 $119B 大幅上升，主要为内存与制造 [S407,S404]。
- **最大弱点：** 英伟达与竞争对手向同样的三家厂商采购 HBM。AMD 的 MI455X 搭载 432 GB、23.3 TB/s，而 Rubin 为 288 GB、19.2 TB/s，容量约为其 1.5 倍、带宽约为其 1.2 倍 [S144,S90093,S33007]。固定承诺也使英伟达成为冲击的缓冲垫，$4.5B 的 H20 减值即为例证 [S414]。

HBM bandwidth per GPU rose 26× from P100 to Rubin (0.73 → 19.2 TB/s)

Peak memory bandwidth per GPU package, TB/s; Rubin shown at the revised production figure



Source: data from NVIDIA specs; press [S125] [S33010] [S126] [S33009] [S127] [S33002] …; chart by repo · As of 2026-11-05

英伟达各代 GPU 的 HBM 带宽柱状图：P100 0.73 TB/s、V100 0.9、A100 2.0、H100 3.35、H200 4.8、B200 与 B300 均为 8、Rubin 19.2 TB/s（2026 年末由 22 TB/s 的发布目标下调），2027 年路线图上的 Rubin Ultra 约 32 TB/s；从 P100 到 Rubin 增长 26 倍。

本层在技术栈中的位置

提示

算例 —— 从本层视角看一台 Vera Rubin NVL72 机架。 72 颗 GPU × 8 个堆栈 = 576 个 HBM4 堆栈，容量 72 × 288 GB ≈ 20.7 TB，带宽 72 × 19.2 ≈ 1,400 TB/s [S102,S33007]。按每片 CoWoS 晶圆约 12 个 Rubin 级封装计算（估计）[S3000]，每台机架消耗约 6 片 CoWoS 晶圆。在约 $7.8M 的机架成本中，内存约占 $2.0M（估计，摩根士丹利）[S330]。**商业解读：** 每台机架既是一笔 GPU 采购，同样也是一笔内存与封装采购。

🔧 技术细节：本层估算的构建方法

解码（decode）上限 = HBM 带宽 ÷ 每个 token 所需字节数；HBM 容量测算 = FP8 权重 + 由各模型层数与注意力头数推算的 KV 缓存；每片晶圆封装数 = 在 300 mm 晶圆上可容纳的、具有给定光罩倍数的中介层数量。以上均为本资料库基于所引输入数据的测算 [S3000]，假设见 `data/l03_memory_scenarios.csv` 与 `data/l03_cowos_geometry.csv`。



本层导图



八个问题一览

#	问题	简要回答	详见
Q1	职能是什么，薄弱时会出什么问题?	以足够快的速度为张量核心供数，并容纳模型与 KV 缓存；进而生产足够的 HBM 与 CoWoS。薄弱时：算力闲置、GPU 无法出货。	内存墙
Q2	关键指标?	每颗 GPU 的 HBM 带宽（TB/s）与容量（GB）、每 token 字节数、CoWoS 晶圆数 × 每片晶圆封装数、承诺额 ÷ 营收。	内存墙
Q3	代际进步?	P100 → Rubin：0.73 → 19.2 TB/s（26 倍），16 → 288 GB（18 倍），4 → 8 个堆栈 S125,S33007。	HBM 详解
Q4	优势来源?	供应与执行：最大的承诺型买家，且每一代 HBM 都率先导入。	发展历程与构建方式
Q5	最强挑战者?	AMD，凭借重容量的 HBM4 配置（432 GB 对 288 GB）S144。	竞争格局
Q6	复制成本?	内存可以买到；多年积累的配额买不到。	发展历程与构建方式
Q7	路线图?	采用定制基础裸片的 HBM4E（2027 年）S3007；🟡 CoWoS 产能到 2028 年约翻一番 S3002。	路线图
Q8	价值池?	HBM 厂商、台积电封装、封测代工厂（OSAT）、基板、ODM。	价值链与企业发展

本层页面

页面	你将了解
内存墙	为什么带宽与容量制约解码；各 GPU 的解码上限
HBM 详解	堆栈、TSV、基础裸片、HBM2E → HBM4E、成本与良率
CoWoS 与先进封装	CoWoS-S/L/R、每片晶圆的 GPU 数、台积电产能、替代方案
供应链即武器	$279B 的承诺、ODM/OEM 链条、产能配额
内存分层与 Rubin CPX	HBM、LPDDR、GDDR7 与 NVMe 对比；Rubin CPX；竞争对手的方案

页面	你将了解
竞争格局	内存与封装领域的挑战者
发展历程与英伟达的构建之道	关键供应决策与复制成本
路线图	HBM4E、Rubin Ultra 内存、封装时间表
价值链与企业发展视角	谁攫取了价值；相关私营公司

🎯 企业发展视角

1. **内存是新的利润率争夺战场。** HBM 约占 B200 成本的 45% [S35020]。在 2027 年的 HBM4E 合约中，谁握有定价权？这又会对英伟达约 75% 的毛利率产生什么影响 [S405]？
2. **产能配额是一项永远不会出现在资产负债表上的资产。** 新进入者能否靠预付款买到优先权，还是只能靠多年的采购量换取？
3. **定制基础裸片打开了一道缝隙。** 在台积电制造、置于 HBM 堆栈内部的逻辑电路 [S3007,S3008] 需要接口与控制器 IP。高通（Qualcomm）的 IP 可以在哪里切入？
4. **容量优先的推理是一条真实可行的替代路线。** AMD（432 GB，且无带宽损失）与高通 AI200（768 GB LPDDR，以带宽换容量）都押注容量 [S144,S173]。哪些工作负载会因此受益？

内存墙

第 03 层 · 内存、封装与供应链 · 约 9 分钟阅读 · 最近核实：2026-11-05

⚡ 要点速览

- **生成文本本质上是一项内存工作。** 在解码（decode）阶段，每生成一个新 token（词元）都要把全部权重重新读取一遍。一个 70B FP8 模型在批大小为 1 时每个 token 需搬运约 70 GB 数据，单个流在 H100（3.35 TB/s）上的上限约为 48 tokens/s，在 Rubin（19.2 TB/s）上约为 274 [S33002,S33007,S32006]。
- **算力跑在了带宽前面。** 自 V100 以来，稠密低精度算力增长约 280 倍，而高带宽内存（HBM）带宽仅增长约 21 倍 [S33010,S33005,S33007]。美光（Micron）在 Hot Chips 2026 上表示，这一差距并未收窄 [S3006]。
- **越来越多的工作负载受限于内存。** FP8 屋脊点（ridge point）从约 591 FLOPs/字节（H100）升至约 911（Rubin）[S33002,S33005,S33007]。
- **容量是第二道墙。** 在 32k 上下文下，一个 70B FP8 模型每位用户需要约 5.4 GB 的 KV 缓存，因此一颗 288 GB 的 GPU 约在 35 位用户时即被填满（估计）[S3000]。四种服务场景分别需要 1–3 颗 Rubin GPU 或 4–11 颗 H100（估计）[S3000]。
- 🟢 **瓶颈资源靠外购。** Rubin 的 HBM4 标称带宽由 22 TB/s 降至 19.2 TB/s，使批大小为 1 时的上限下降约 13% [S90006,S33007]。AMD 的 MI455X 则以 23.3 TB/s（较 Rubin 高约 21%）搭配 432 GB [S144,S361,S90093]。



Source: data from NVIDIA specs; repo index [S33010] [S126] [S33009] [S127] [S33002] [S35011] ...; chart by repo · As of 2026-11-05

> 对数坐标指数图（V100 = 1）：到 Rubin 时，以其所支持的最佳格式计的稠密算力为 V100 的 280 倍，16 位算力为 32 倍，而 HBM 带宽仅为 21 倍，因此每字节内存带宽需要喂饱多得多的运算 —— 这就是使 LLM 解码受限于带宽的内存墙。

为什么决定解码速度的是字节而非 FLOPS

类比。 想象一位厨师，每写下一个字之前都必须把整本菜谱重读一遍。换一支更快的笔没有用，读得更快才有用。菜谱就是 HBM 中的权重，阅读速度就是带宽。

机制。 每个 FP8 权重（一个字节）在每个 token 上大约只参与 2 次运算。Rubin 可提供约 17,500 TFLOPS 的稠密 FP8 算力，但读取速度只有 19.2 TB/s [S33005,S33007]，因此每字节需要约 900 次运算才能保持满载。批大小为 1 的解码每字节只提供约 2 次运算，因此属于内存受限（memory-bound）（参见 入门 P3 中的屋脊线模型（roofline model））。真正有用的指标是 **每 token 字节数（bytes per token）**；带宽除以该值即为 **解码上限（decode ceiling）**。

提示

算例 —— 70B FP8 模型的解码上限。 上限 = 带宽 ÷ 70 GB。

GPU	HBM	带宽	Tokens/s	可用于 KV 缓存的空间（按 90% 利用率）
H100	80 GB	3.35 TB/s	~48	~2 GB
H200	141 GB	4.8 TB/s	~69	~57 GB
B200（HGX）	180 GB	8 TB/s	~114	~92 GB
Rubin，发布时	288 GB	22 TB/s	~314	~189 GB
Rubin，修订后	288 GB	19.2 TB/s	~274	~189 GB

输入数据 [S33002,S32002,S33003,S33006,S33007]；测算 [S3000]。**商业解读：** Rubin 相对 H100 约 5.7 倍的单流提升与带宽增幅（5.7 倍）一致，而非 FP8 算力增幅（8.8 倍）。

One Llama 3.1 70B stream at FP8 decodes at most ~48 tokens/s on H100, ~274 on Rubin

Upper bound on single-stream decode = HBM bandwidth ÷ weight bytes read per token, tokens/s per GPU (batch 1, KV reads ignored)



Source: data from NVIDIA specs; Meta Llama 3.1 config; repo calculation [S33002] [S32002] [S33003] [S32004] [S33005] [S33006] ...; chart by repo · As of 2026-11-05

分组柱状图：每颗 GPU 上单个 Llama 3.1 70B 流的解码速度带宽上限。FP8 权重下，H100（3.35 TB/s）约 48 tokens/s，H200（4.8 TB/s）69，B200 与 B300（8 TB/s）114，Rubin（19.2 TB/s）274；BF16 约为其一半，FP4 约为其两倍。斜线柱表示仅权重就超过 GPU 内存 90% 的情形。

[Q1 · 职能与失效后果] 本层负责为张量核心供数：字节必须足够快地送达，模型与每位用户的上下文必须装得下，而且必须有足够的 HBM 与封装产能才能把 GPU 造出来。本层薄弱时，算力闲置、批次缩小、每 token 成本上升、订单只能排队。

[Q2 · 关键指标]

指标	重要性	H100 → Rubin	纸面最强对手
每颗 GPU 的 HBM 带宽（TB/s）	决定解码上限	3.35 → 19.2 [S33002,S33007]	MI455X 23.3 [S144,S90093]

指标	重要性	H100 → Rubin	纸面最强对手
每颗 GPU 的 HBM 容量（GB）	决定每颗 GPU 的用户数、每个模型所需 GPU 数	80 → 288 [S33005]	MI455X 432；AI200 768 LPDDR [S173]
每 token 字节数	分母	70B FP8：约 70 GB + 每个上下文 token 约 0.16 MB [S32006]	潜在注意力将 KV 缓存削减约 93% [S32026]
CoWoS 晶圆数 × 每片晶圆封装数	把设计转化为出货	CoWoS	—
承诺额 ÷ 季度营收	已锁定的供应	Q2 FY2027 为 2.9 倍 [S407,S405]	—

🔧 技术细节：批处理摊薄的是权重读取，而非 KV 缓存

对 B 位用户进行批处理（batching）时，每一步只需读取一次权重 W，但每位用户的 KV 缓存 K 需要分别读取：tokens/s ≈ B × 带宽 ÷ (W + B × K)。随着 B 增大，上限趋近于 带宽 ÷ K。以 FP8 下的 Llama 3.1 70B 为例，K ≈ 2 × 80 层 × 8 个 KV 头 × 128 × 1 字节 ≈ 每个上下文 token 0.16 MB [S32006]，32k 上下文下约 5.4 GB，因此无论增加多少内存，Rubin 的上限都在约 3,600 tokens/s 附近 [S3000]。这正是分组查询注意力（grouped-query attention）与多头潜在注意力（multi-head latent attention）具有商业意义的原因：它们缩小了 K。



稠密 BF16 下的双对数屋脊线图。H100：989 TFLOPS、3.35 TB/s，屋脊点约 295 FLOPs/字节；B200：2,250 TFLOPS、8 TB/s，屋脊点约 281 FLOPs/字节；Rubin：4,000 TFLOPS、19.2 TB/s，屋脊点约 208 FLOPs/字节。批大小为 1 的解码（约 1 FLOP/字节）位于最左侧的带宽斜坡上；批大小 64（63）与 256（241）向右移动；预填充（约 1,365）与训练矩阵乘法（约 3,277）位于平坦的算力屋顶上。

算力跑在了带宽前面

内存墙（memory wall）是增速上的差距：在全行业范围内，峰值 FLOPS 每两年增长约 3.0 倍，而 DRAM 带宽仅增长约 1.6 倍 [S33011]。

提示

算例 —— H100 到 Rubin 的同口径对比。 稠密 FP8 算力提升 8.8 倍（1,979 → 17,500 TFLOPS），带宽提升 5.7 倍（3.35 → 19.2 TB/s）[S33002,S33005,S33007]。运算强度为 600 FLOPs/字节的工作负载能让 H100 满载，却会让 Rubin 三分之一的 FP8 单元闲置。**商业解读：** 应询问给定延迟下的每秒 token 数，而不是峰值 FLOPS。

注意

误区与事实： “Rubin 的 50 PFLOPS NVFP4 能让对话速度提升约 10 倍。”解码受带宽限制，而 Rubin 的带宽是 B300 的 2.4 倍（19.2 对 8 TB/s）[S33007,S32004]；FP4 的主要作用在于把每 token 字节数减半。

容量：第二道墙

带宽决定速度。容量决定**每一次权重读取能由多少用户共享**，进而决定每 token 成本。

HBM capacity caps the batch: a 70B FP8 model at 32k context fills 288 GB at 35 users

Decode ceiling from memory bandwidth, tokens/s per GPU (all users) · Llama 3.1 70B, FP8 weights and KV cache, 32k context — LOG SCALE



Est.: ignores compute and overhead limits

Source: data from repo model (Est.) on Primer P2 inputs [S3000] [S32006] [S32002] [S33003] [S32004] [S33007]; chart by repo · As of 2026-11-05

折线图：Llama 3.1 70B、FP8、32k token 上下文（每位用户约 5.4 GB KV 缓存）下，每颗 GPU 解码吞吐量的内存带宽上限随批大小的变化。H200 在 10 位用户时内存耗尽（约 388 tokens/s），B200 在 17 位（约 843），B300 在 35 位（约 1,086），Rubin 在 35 位（约 2,606 tokens/s）。Rubin 2.4 倍的带宽提升了速度但没有扩大批次；在其极限处，KV 缓存读取约占每步搬运字节的 73%。

提示

算例 —— 为什么容量值钱。 在 32k 上下文下，一颗 Rubin 可容纳 (259 − 70) ÷ 5.4 ≈ 35 位用户，上限约 2,600 tokens/s。一颗 MI455X（432 GB、23.3 TB/s）可容纳约 59 位用户，上限约 3,500 tokens/s，高出约 36%（估计）：其中约 12% 仅来自容量，其余来自其约 21% 的带宽领先[S3000,S144,S361,S90093]。🔴 这些上限未考虑软件与网络，而英伟达在这两方面的实测结果领先（见竞争格局）。**商业解读：** 在长上下文场景下，额外的 GB 与额外的 TB/s 一样能提升每颗 GPU 的收入。

Serving four model scenarios needs 242–745 GB of HBM: 1–3 Rubin GPUs or 4–11 H100s

HBM needed for FP8 weights + FP8 KV cache, GB (stacked) vs memory per GPU (dashed lines) · GPU counts assume 90% of HBM is usable



Source: data from model configs in Primer P2; repo scenarios [S3000] [S32006] [S32027] [S32008] [S34007] [S32009] …; chart by repo · As of 2026-11-05

> 水平堆叠柱状图：FP8 下服务本资料库四种场景所需的 HBM：Llama 3.1 70B、32 位用户、32k 上下文需 242 GB（权重 70 GB，KV 缓存 172 GB）；同一模型、16 位用户、128k 上下文需 414 GB；Llama 3.1 405B、16 位用户、32k 上下文需 540 GB；DeepSeek-V3 671B、64 位用户、32k 上下文需 745 GB，其中压缩注意力将 KV 缓存控制在 74 GB。对照每颗 GPU 80、141、192 与 288 GB，相当于 1 至 3 颗 Rubin GPU 或 4 至 11 颗 H100。

英伟达的应对是提升每颗 GPU 的容量（Rubin Ultra 规划 1 TB；有报道称为 768 GB）[S35041,S111]，并在 HBM 之后增加更便宜的存储层级（见内存分层）。

HBM per GPU grew 18× from P100 to Rubin (16 → 288 GB); Rubin Ultra targets 1 TB

HBM capacity per GPU package, GB (usable capacity as specified; roadmap hatched)



Source: data from NVIDIA specs and roadmap [S125] [S33010] [S126] [S33009] [S127] [S33002] …; chart by repo · As of 2026-11-05

> 英伟达各代 GPU 的 HBM 容量柱状图：P100 16 GB，V100 32，A100 与 H100 80，H200 141，B200 180，GB200 186，B300 与 Rubin 288 GB，Rubin Ultra 按 2027 年公布计划为 1,024 GB（2026 年的报道称为 768 GB）；从 P100 到 Rubin 增长 18 倍。

> **注**
>
> 🐂 **看多观点：** 英伟达每一代 HBM 都率先导入，并推动供应商提供更快的 HBM4 速度档位 [S90040]；其软件能把每 TB/s 转化为更多 token。

> **注意**
>
> 🐻 **看空观点：** 瓶颈资源是一种从三家供应商采购的大宗商品 [S90039]。MI455X 在带宽（约 1.2 倍）和容量（1.5 倍）上均已超越 Rubin [S144,S90093]；而规格下调 —— 有分析师将其归因于 HBM4 引脚速率不及预期（🔴 原因未经证实）—— 表明英伟达对内存速度的掌控力十分有限 [S90006]。

🎯 企业发展视角

1. **以字节而非 FLOPS 为推理硬件定价。** 尽调比率：每美元、每瓦的 TB/s 与 GB，然后看给定延迟下的每秒 token 数。
2. **模型架构会转移硬件价值。** 潜在注意力将 DeepSeek 的 KV 缓存削减约 93% [S32026]。谁拥有能减少每 token 字节数的 IP?
3. **重容量设计有其细分市场。** 长上下文智能体与大型混合专家模型（MoE）看重每美元 GB 数，这正是 AMD 与高通 AI200 的卖点 [S144,S173]。哪些客户愿意为此牺牲单流速度?

HBM 详解

第 03 层 · 内存、封装与供应链 · 约 9 分钟阅读 · 最近核实：2026-11-05

⚡ 要点速览

- **高带宽内存（HBM）是在 GPU 旁边盖起的一座 DRAM 摩天楼。** 8–16 片减薄的 DRAM 裸片叠放在一片基础裸片（base die）之上，通过硅通孔（TSV）垂直互连，并经由 1,024 根（HBM3E）或 2,048 根（HBM4）数据线与 GPU 通信 S368,S369。
- **[Q3 · 代际进步]** 单堆栈峰值带宽提升 16 倍，从 128 GB/s（2013 年）增至 2,048 GB/s（JEDEC HBM4）S370,S369。就单颗 GPU 而言，从 P100 到 Rubin，带宽由 0.73 增至 19.2 TB/s（26 倍），容量由 16 增至 288 GB（18 倍），Rubin Ultra 规划搭载 16 个堆栈 S125,S33007,S35041。
- **HBM 之所以昂贵，是因为其制造过程损耗大。** 每 GB 的 HBM3E 需要约 3 倍于 DDR5 的晶圆面积（美光数据）S3006，且一片坏裸片就会让整个堆栈报废。HBM 约占 B200 制造成本的 45%（估计）S35020。
- 🟡 **HBM4 将基础裸片转向逻辑工艺，且常由台积电（TSMC）制造** S3011,S3007，使部分价值池转移至晶圆代工厂和 GPU 设计方。
- 🟡 **三家供应商，一家领先。** 预计 SK 海力士将供应英伟达（NVIDIA）2026 年一半以上的 HBM；三星也已进入 Rubin HBM4 供应商名单 S90039,S90041。



原创示意剖面图，对比 HBM3E 与 HBM4 堆栈：二者均有塑封盖、12 片通过硅通孔与微凸块连接的 DRAM 核心裸片，以及一片基础裸片。HBM3E 的基础裸片采用 DRAM 厂商自身工艺，1,024 根数据线、约 9.2 至 9.8 Gb/s，单堆栈约 1.2 TB/s。HBM4 的基础裸片转向逻辑工艺（如台积电 12 nm），在 Rubin 中为 2,048 根数据线、约 9.4 Gb/s，单堆栈约 2.4 TB/s，并自 HBM4E 起可选定制基础裸片。堆栈通过硅中介层或 CoWoS-L 桥接与 GPU 相连，距离仅 1 至 2 mm；八个堆栈在 B200 上提供 8 TB/s，在 Rubin 上提供 19.2 TB/s。底部说明 HBM 昂贵的原因：每 GB 约 3 倍于 DDR5 的晶圆面积、堆栈级良率损失以及已知良好裸片测试。

HBM 在物理上是什么

类比。 服务器 DDR5 像郊区：芯片分散在各条 DIMM 上，每个通道通过一条 64 位的“道路”连到 CPU。HBM 则像隔壁的一座摩天楼：裸片叠起十几层，每层都贯穿着“电梯井”（TSV），并通过一座 1,024 或 2,048 车道的“桥”连到仅一两毫米之外的 GPU。

- **核心裸片（core die）** 存储比特。一片 24 Gb 裸片可存 3 GB，因此 12 层堆栈容量为 36 GB；JEDEC HBM4 允许由 32 Gb 裸片组成的 16 层堆栈，即 64 GB [S369]。堆叠层数（stack height）决定容量。
- **TSV 与微凸块（micro-bump）** 在各层之间传输数据与电力。混合键合（hybrid bonding）是一种无凸块的铜对铜连接方式，正被探索用于 16 层堆栈。
- **基础裸片（base die）** 承载接口与测试逻辑。中介层（interposer）把它的数千根导线连到 GPU，这也是 HBM 必须与 GPU 共同封装的原因（见 CoWoS）。

单堆栈带宽 = 引脚速率（pin speed） × 总线位宽 ÷ 8。

> **提示**
>
> **算例 —— 一个 HBM4 堆栈对比 DDR5 通道。** 一条 DDR5-6400 通道的传输速率为 6.4 Gb/s × 64 ÷ 8 = 51.2 GB/s [S179]。每个 Rubin 堆栈的速率为 19.2 TB/s ÷ 8 = 2,400 GB/s，约相当于 47 条 DDR5 通道，意味着 2,048 根数据线上每引脚约 9.4 Gb/s（发布时 22 TB/s 的规格对应约 10.7）[S33006,S33007,S90006]。**商业解读：** HBM4 的提升来自更宽的总线，而非更快的引脚；🔴 据一位分析师称，英伟达对 10–11 Gb/s 速度档位的追求 [S90040] 受制于供应商的量产能力 [S90006]。

代际演进：HBM2E → HBM4E

代际	量产	引脚速率	总线位宽	单堆栈峰值	最大堆栈容量	英伟达产品
HBM2E	2020	~3.6 Gb/s	1,024	~460 GB/s	16 GB	A100 80GB [S370,S365]
HBM3	2022	6.4 Gb/s	1,024	~819 GB/s	24 GB	H100 [S368]
HBM3E	2024	9.2–9.8 Gb/s	1,024	~1.2–1.28 TB/s	36 GB（48 GB 已送样）	H200、B200、B300 [S371,S372,S375]
HBM4	2026	8（JEDEC）至 >10；Rubin 中约 9.4	2,048	2.0–2.56 TB/s	Rubin 中为 36 GB；最大 64 GB	Rubin [S369,S374,S33007]
HBM4E	🟡 2027	目标最高约 12.8 GT/s	2,048	未公布	规划约 64 GB	Rubin Ultra [S3009,S35041]

Per-stack HBM bandwidth rose 16× from HBM (128 GB/s) to JEDEC HBM4 (2,048 GB/s)

Peak GB/s per HBM stack (bars; axis label = pin speed × interface bits) · ◆ = as run in NVIDIA GPUs (GPU GB/s ÷ stacks)



Source: data from JEDEC, Micron, Samsung, SK hynix, NVIDIA [S370] [S368] [S372] [S369] [S374] [S125] ...; chart by repo · As of 2026-11-05

> 单个 HBM 堆栈峰值带宽柱状图：HBM 128 GB/s（2013 年），HBM2 256，HBM2E 460，HBM3 819，HBM3E 约 1,280，JEDEC HBM4 2,048，SK 海力士 HBM4（超过 10 Gb/s）约 2,560 GB/s，增长 16 倍。菱形标记表示英伟达产品实际出货时的单堆栈速率，从 P100 的约 183 GB/s 到 Rubin 的约 2,400 GB/s；HBM4 将接口从 1,024 位翻倍至 2,048 位。

HBM stack capacity rose 36× in a decade, from 1 GB to 36 GB; HBM4E targets 64 GB

Largest stack per generation, GB (axis label = DRAM dies per stack) · hollow ○ = JEDEC maximum · hatched = sampling or roadmap



Source: data from JEDEC, SK hynix, Samsung, NVIDIA roadmap [S370] [S368] [S372] [S375] [S33006] [S360] ...; chart by repo · As of 2026-11-05

> 单个 HBM 堆栈最大容量柱状图：HBM 1 GB（4 层），HBM2 8 GB，HBM2E 16 GB，HBM3 24 GB，12 层 HBM3E 36 GB，16 层 HBM3E 48 GB（送样中），Rubin 所用 HBM4 36 GB，规划用于 Rubin Ultra 的 HBM4E 单堆栈约 64 GB（16 个堆栈共 1 TB）；JEDEC 的 HBM3 与 HBM4 标准允许最高 64 GB。

GPU 层面的提升是引脚速率、总线位宽与堆栈数量三者相乘的结果：P100 为 4 个堆栈，B200 与 Rubin 为 8 个，规划中为 16 个；AMD 的 MI455X 使用 12 个[S35041,S144,S361]。

HBM stacks per NVIDIA GPU package grew 4×, from 4 (P100) to 16 (Rubin Ultra, roadmap)

HBM stacks per accelerator package (label = GB per package) · CoWoS-S silicon interposer → CoWoS-L bridges · hatched = roadmap



Source: data from NVIDIA, AMD, TSMC [S125] [S126] [S365] [S33002] [S32002] [S358] ...; chart by repo · As of 2026-11-05

每个封装的 HBM 堆栈数柱状图：英伟达 P100 4、V100 4、A100 5、H100 5、H200 6、B200 8、B300 8、Rubin 8，Rubin Ultra 16（路线图，1 TB）；AMD MI300X 8、MI355X 8、MI455X 12（432 GB）。英伟达随双裸片的 B200 从 CoWoS-S 硅中介层转向 CoWoS-L 桥接；台积电目标为 2026 年约 5.5 倍光罩尺寸、2027 年 9.5 倍光罩尺寸的中介层。

为什么 HBM 每 GB 成本是 DDR 的数倍，以及为什么良率难以提升

1. **每比特耗用硅片：** 每 GB 约 3 倍于 DDR5 的晶圆面积，美光称这一差距并未缩小 [S3006]。
2. **良率连乘效应：** 一片坏裸片或一处坏键合就会让整个堆栈报废；已知良好裸片（known-good-die）测试能以一定成本限制损失。
3. **封装：** 每个堆栈随后还需要稀缺的 CoWoS 产能。

提示

算例 —— 堆栈良率与 HBM 成本。 🔴 若每道“裸片 + 键合”工序良率为 99%，12 层堆栈良率约为 89%，16 层约为 85%。按 HBM3E 约 $15/GB 计算，B200 的 192 GB 约值 $2,900，约占其约 $6,400 制造成本的 45%（估计，Epoch AI）[S35020]；🟡 若按伯恩斯坦（Bernstein）对 2027 年 HBM4 约 $53/GB 的预测 [S333]，Rubin 的 288 GB 将超过 $15,000。**商业解读：** 如今决定 GPU 最大一项成本的是内存厂商。

HBM rose from ~14% of an A100's build cost to ~45% of a B200's

Estimated HBM share of unit manufacturing cost (left) and of all AI-accelerator component spend (right), %



All values are estimates

Source: data from Silicon Analysts, Epoch AI [S35023] [S35020] [S35021]; chart by repo · As of 2026-11-05

两组柱状图：HBM 占单位成本的比重从 A100 的约 14% 升至 H100 的约 33%，再到 B200 的约 45%；在所有 AI 加速器中，内存占元器件支出的比重从 2024 年 Q1 的 52% 升至 2025 年 Q4 的 63%。

注意

误区与事实： “HBM 每年都会变便宜。”2025–26 年，DDR5 的盈利能力与 HBM 争夺晶圆 [S3016]，内存在 Rubin 机架成本中的占比大约增至原来的三倍（估计）[S330,S332]；🟡 美光的目标是到 2026 年底 HBM 晶圆产能达到每月约 100k 片 [S3017]。

HBM4 的定制基础裸片：逻辑电路进入内存堆栈

为驱动 2,048 根数据线，HBM4 的基础裸片从 DRAM 工艺转向逻辑工艺 [S3009]。🟡 据报道，SK 海力士采用台积电 12 nm；三星则采用自家 4 nm [S3011]。美光表示，自 2027 年起将由台积电制造其 HBM4E 基础裸片，并为愿意支付溢价的客户提供定制设计 [S3007]。台积电在 N3P 上提供定制 HBM4E 基础裸片 [S3008]。

提示

算例 —— 宽而慢胜过窄而快。 即使只有 8 Gb/s，JEDEC HBM4 也能提供 8 × 2,048 ÷ 8 = 2,048 GB/s；最快的 HBM3E 为 9.8 Gb/s、1,024 根数据线，约 1,280 GB/s [S369,S372]。即以低 18% 的引脚速率换来 +60% 的带宽，同时缓解了功耗与信号完整性压力。**商业解读：** 如今决定速度的是基础裸片，谁来设计它，谁就获得议价筹码。

对内存厂商意味着什么： 由台积电制造基础裸片，会把每个堆栈的一部分价值转移给晶圆代工厂（三星以自有代工厂作为反向卖点）[S3011]；定制基础裸片会把堆栈绑定到某一买家的 GPU 上，拉长验证周期并利好在位者；GPU 厂商则获得了把控制器逻辑移入堆栈的杠杆。

🔧 技术细节：通道、键合与高度限制

- **通道。** HBM3 将 1,024 位划分为 16 个独立通道；HBM4 为 32 个 [S368,S369]。通道越多，同时在途的请求越多，有利于分散的 KV 缓存读取。
- **高度。** 堆栈必须符合固定的封装高度，因此层数更多的堆栈需要更薄、更脆弱的裸片，这也是 16 层落后于 12 层的原因之一 [S375,S369]。

🎯 企业发展视角

1. **基础裸片是一个新的价值池。** 在台积电制造的定制 HBM4E 逻辑 [S3007,S3008] 需要 PHY、控制器与接口 IP。哪些 IP 与设计服务公司会受益?
2. **供应商集中是一把双刃剑。** 🟡 SK 海力士供应英伟达 2026 年 HBM 的 50% 以上 [S90041]，这既意味着深度合作伙伴关系，也意味着单一的定价权来源。依赖第二、第三家供应商的竞争对手暴露程度如何?
3. **晶圆分配的经济账决定所有人的成本。** 如果 DDR5 利润率保持高位 [S3016]，HBM 供应将增长缓慢，有利于每 token 所需 HBM 更少的设计（见内存分层）。

CoWoS 与先进封装

第 03 层 · 内存、封装与供应链 · 约 9 分钟阅读 · 最近核实：2026-11-05

⚡ 要点速览

- **AI GPU 是一个封装，而不是一颗芯片。** 任何裸片（die）都无法超过约 858 mm² 的光罩尺寸极限（reticle limit），而高带宽内存（HBM）必须放置在距 GPU 仅数毫米之处 [S380]。台积电（TSMC）的 CoWoS 将裸片与 HBM 并排放置在硅中介层（interposer）或桥接之上，即 2.5D 封装。
- **三种类型。** CoWoS-S 采用单片硅中介层，最大约为光罩尺寸的 3.3 倍（H100）。CoWoS-L 在有机层中嵌入小型硅桥，目标为 2026 年约 5.5 倍、2027 年约 9.5 倍（B200 起采用）。CoWoS-R 不用硅，以更便宜的布线替代 [S380,S358]。
- **封装尺寸的增长快于产能。** 一片 300 mm 晶圆在 2 倍光罩尺寸时可容纳约 28 个中介层，而在 9.5 倍时仅约 4 个（估计）[S3000]。从 H100 级到 Rubin 级，每片晶圆的 GPU 数大致减半。
- 🟡 **产能在增长，但仍然短缺。** 各方估计从每月约 15k 片（2023 年底）增至约 115–130k 片（2026 年底）、约 260k 片（2028 年底）[S379,S3002]，另有报道称 2026 年缺口约 20% [S3003]。
- 🟡 **英伟达（NVIDIA）拥有最大份额的产能配额：** 约占 2026 年预订量的 60%（约 1.0M 片晶圆中的约 595k 片，摩根士丹利数据，经媒体转述）[S379]，后续报道则称约 800–850k 片 [S3003]。

Est.: TSMC CoWoS capacity grew ~8× from 2023 to 2026, and NVIDIA booked ~60% of 2026 wafers

Left: year-end CoWoS run-rate, k wafers/month (midpoint of press-reported ranges) · Right: 2026 CoWoS bookings by customer, k wafers



All values Est. (TSMC does not disclose CoWoS wafers)

Source: data from TrendForce, Morgan Stanley via trade press, TSMC [S379] [S378]; chart by repo · As of 2026-11-05

两联图，均为估计。左：台积电 CoWoS 产能在 2023 年底约为每月 15k 片晶圆，2024 年 35k，2025 年 75k，2026 年约 115k，增长约 8 倍。右：2026 年约 1,000k 片的 CoWoS 需求中，英伟达约 595k（60%），博通 150k，AMD 105k，其他约 150k。

为什么 AI 加速器需要 2.5D 封装

类比。 主板就像城市街道网格；中介层则是一块布线精细约 100 倍的硅电路板，因此数万根短导线可以容纳在几平方厘米之内。有两股力量把每一款旗舰加速器推向这种封装：一是光罩尺寸极限 —— 英伟达如今以 10 TB/s 链路连接两颗光罩尺寸的裸片来突破它 [S35014]（见第 02 层）；二是 HBM 的宽总线（见 HBM 详解）。

提示

算例 —— 数一数 Rubin 封装上的导线。 8 个 HBM4 堆栈 × 2,048 根数据线 = 16,384 根内存数据线，这还不包括时钟、供电与裸片间互连 [S369,S360]。一个 12 通道 DDR5 服务器插槽只有 768 根 [S179]。**商业解读：** 限制 GPU 产量的不只是晶圆产能，还有封装产能；英伟达、AMD、谷歌（Google）与 AWS 的旗舰产品都在同样的 CoWoS 产线前排队。



CoWoS-S、CoWoS-L 与 CoWoS-R 对比

类型	承载布线的介质	最大尺寸（台积电）	取舍	英伟达采用情况
CoWoS-S	单片式硅中介层	约 3.3 倍光罩尺寸 [S380]	布线最精细，但尺寸受限且成本高	A100、H100、H200 [S380]
CoWoS-L	嵌入局部硅互连桥（local silicon bridge）的有机层	约 5.5 倍（2026 年）、约 9.5 倍（2027 年） [S380]	可做得更大；组装难度与翘曲问题更突出	B200、B300、Rubin [S358,S35014]
CoWoS-R	仅有机重布线层（RDL）	—	更便宜；布线更粗	未用于英伟达旗舰产品

🟡 分析师估计 CoWoS-S 封装成本约为每颗 H100 $750，CoWoS-L 约为每颗 B200 $1,100–1,500（估计）[S35040,S35020]，与约 $2,900 的 HBM 成本相比很小 [S35020]。约束在于能否拿到产能，而非价格。

🔧 技术细节：为什么用 CoWoS-L，以及为什么翘曲很关键

要用硅中介层突破单个光罩尺寸，就必须把多次曝光拼接成一块大而易碎的硅板，因此 CoWoS-L 只在裸片边缘下方保留硅 [S380]。代价是机械层面的：不同材料受热膨胀程度不同，因此 5–10 倍光罩尺寸的封装会发生翘曲，这也是台积电在面板级封装上指出的主要风险 [S3004]。有报道称 Rubin Ultra 需要返工重新设计，说明这一极限真实存在 [S509]。

封装尺寸增长与每片晶圆 GPU 数

每个 GPU 封装使用一个中介层，因此中介层越大，**每片晶圆的封装数**越少。

A 300-mm CoWoS wafer fits ~28 interposers at 2× reticle but only ~4 at 9.5×

Gross interposers per wafer (before yield) vs interposer size · shaded bands = repo estimate of NVIDIA packages



Source: data from repo geometry model (Est., before yield) on TSMC reticle multiples [S380] [S3000] [S358] [S360] [S35041] [S509]; chart by repo · As of 2026-11-05

阶梯图：随着封装尺寸增大，一片 300 mm CoWoS 晶圆可容纳的矩形中介层数量：在 858 平方毫米光罩尺寸的 2 倍时约 28 个，在 CoWoS-S 3.3 倍极限时 16 个，在 2026 年目标的 5.5 倍 CoWoS-L 尺寸时 8 个，在 2027 年目标的 9.5 倍尺寸时约 4 个。本资料库估计 H100 为每片晶圆 22-28 个，B200/B300 为 16-17 个，Rubin 为 11-16 个，四裸片的 Rubin Ultra 为 4-6 个，因此同样的晶圆数产出的 GPU 封装越来越少。

提示

算例 —— 从每月晶圆数到每年 GPU 数。 每年 GPU 数 ≈ 每月晶圆数 × 12 × 每片晶圆封装数 × 良率。🔴 假设每片约 16 个封装（B300 级）或约 12 个（Rubin 级），良率 90% [S3000]：

- **每月 10k 片**B300 级晶圆 ≈ 10,000 × 12 × 16 × 0.9 ≈ **每年 1.7M 颗 GPU**。
- **英伟达 2026 年约 595k 片晶圆** [S379] ≈ 6.4–8.6M 个封装；若按约 800–850k 片 [S3003]，则 ≈ 8.6–12.2M 个。
- **交叉验证：** Q2 FY2027 约 $71.5B 的数据中心计算营收（估计）[S405,S408]，按每颗 GPU $30–40k 计 [S35026]，相当于每年约 7–10M 颗 GPU。

商业解读： 一片晶圆决定了约 $0.5–0.6M 的 GPU 营收，而其 CoWoS-L 封装成本仅约 $18–24k [S35040,S35020]，约 3–4%。台积电对其掌控的瓶颈收费甚低，因此真正的“硬通货”是产能配额，而非价格。

台积电产能与英伟达的配额份额

此处的 **[Q2 · 关键指标]**：每月 CoWoS 晶圆数、各厂商份额以及每片晶圆封装数，均为估计值。

年末	CoWoS 产能，k 片晶圆/月（估计）	来源
2023	~13–15	S379
2024	~32–40；台积电称产能翻倍以上	S379,S378
2025	~65–80	S90039
2026	~105–130	S90039,S3002
2027	🟡 ~170（凯基证券）	S3001
2028	🟡 ~260（《经济日报》）	S3002

🟡 摩根士丹利（经媒体转述）将 2026 年约 1.0M 片晶圆拆分为：英伟达约 595k、博通（Broadcom）约 150k、AMD 约 105k、其他约 150k [S379]；后续报道称英伟达预订了约 800–850k 片 [S3003]，凯基证券（KGI）则预计 2027 年英伟达与博通各增加约 100k 片 [S3001]。

> **注意**
>
> **误区与事实：** “CoWoS 产能翻倍，GPU 供应就翻倍。”但封装也在变大：每片晶圆从约 16 个（B300 级）降至约 12 个（Rubin），再到约 4–6 个（四裸片 Rubin Ultra）（估计）[S3000]。

替代方案：EMIB、封测代工厂与面板级封装

方案	是什么	规模与时间	带来的改变
英特尔（Intel）EMIB-T、Foveros	在基板中嵌入桥接；Foveros 进行 3D 裸片堆叠	🟡 2027 年约每月 15–20k 片 CoWoS 等效晶圆，2028 年约 40–45k（估计）[S3002]	一条非台积电的路线，包括在美国本土
封测代工厂（OSAT）（日月光/矽品（ASE/SPIL）、安靠（Amkor））	承接更多 CoWoS 工序；建设类 CoWoS 产线	🟡 台积电正外包更多芯片上晶圆（CoW）工序 [S3003]；到 2028 年底约每月 110k 片等效晶圆 [S3002]	增加产能；最先进的工艺流程仍需经台积电认证
面板级封装 / CoPoS	以方形面板取代圆形晶圆	🟡 2026 年中试产；约 2028 年下半年至 2029 年量产 [S3004,S3005]	对超大封装而言边缘浪费更少；存在翘曲风险

> **提示**
>
> **算例 —— 为什么要用面板。** 🔴 在 9.5 倍光罩尺寸下，4 个约 8,150 mm^2 的中介层占用约 32,600 mm^2，而晶圆可用面积约 67,900 mm^2，利用率不到一半 [S3000,S380]。矩形在方形面板上拼排时浪费要少得多。**商业解读：** CoPoS 对 2027–28 年的超大封装最为关键，而这恰好是它预计投产的时间。

🎯 企业发展视角

1. **这个瓶颈拥有成本低，掌控价值高。** CoWoS 仅约占其所决定营收的 3–4%（估计）[S3000]，这正是英伟达提前数年锁定配额的原因。
2. **第二供应来源对在台积电排队中位于英伟达之后的 ASIC 项目最为重要。** 哪些超大规模云厂商或商用芯片项目会率先承诺采用 EMIB-T、OSAT 产线或 CoPoS [S3002,S3003,S3004]?
3. **封装尺寸是路线图风险。** 有报道称 Rubin Ultra 需要返工重新设计 [S509]，表明封装可能迫使产品重新规划。那些假定 2027 年采用 5–9 倍光罩尺寸封装的竞争对手路线图，风险敞口有多大？乘上这轮建设浪潮的供应商见价值链。

供应链即武器

第 03 层 · 内存、封装与供应链 · 约 8 分钟阅读 · 最近核实：2026-11-05

⚡ 要点速览

- **英伟达（NVIDIA）提前买下瓶颈。** 截至 Q2 FY2027，供应与产能承诺（采购义务）达 $279B，较上一季度的 $119B 大幅上升，主要为内存与制造产能 [S407,S404]。
- **这一规模前所未有。** 该数字在 FY2023 末为 $4.9B，在 FY2026 末为 $95.2B [S419,S401]，但 10-K 中的“采购义务”科目与 10-Q 中口径更宽的“供应与产能承诺”（$119B → $279B）并不严格可比 [S90092]；目前约为 $96.2B 季度营收的 2.9 倍 [S405]。10-Q 还列示了 $29B 的云服务协议，以及 $36B 的 AI 云产能兜底承诺 [S407]。
- **一条长链把芯片变成机架。** ODM（富士康、广达、纬创）制造板卡、托盘与机架（L6/L10/L11）；OEM（戴尔、慧与、超微）销售自有品牌系统。🟡 富士康称其占据约 40% 的 AI 服务器市场 [S3014]。
- **短缺时期，配额优势会自我强化。** 🟡 据报道，英伟达拿下了台积电（TSMC）2026 年一半以上的 CoWoS 产能 [S379,S3003]，以及 SK 海力士最大份额的高带宽内存（HBM）配额 [S90041]；首席财务官称 FY2028 将“受供应限制” [S90012]。
- 🐻 **这一杠杆是双刃剑。** 2022 年，英伟达在一个季度内计提了约 $1.34B 的存货减值 [S433]；2025 年的 H20 禁令则带来了 $4.5B 的存货与采购义务相关费用 [S414]。

Supply commitments hit $279B: 2.9× quarterly revenue vs ~1.4× before the 2022 bust

Left: purchase/supply commitments vs inventory, US$ B at quarter end. Right: commitments ÷ that quarter's revenue



Source: data from NVIDIA 10-Q/10-K [S420] [S421] [S432] [S433] [S434] [S435] …; chart by repo · As of 2026-11-05

Definition widened from Q3 FY2026

两联图。左：英伟达采购义务从 Q2FY22 的 $4.8B 增至 Q2FY27 的 $279B，存货达到 $31.6B。右：在 FY2023 存货减值之前，承诺额约为季度营收的 1.4 倍，如今为 2.9 倍，主要是面向 Rubin 的内存与产能。

承诺与预付款：在产能存在之前就买下它

机制。 HBM 产线、CoWoS 设备与基板工厂需要一到两年才能建成，而供应商只会针对确定的需求扩产。英伟达以不可撤销承诺的形式提供这种确定性，有时还预先支付现金（预付款）。供应商获得有保障的回报；英伟达获得产出的优先认领权。**类比：** 为两年后的一场活动，交定金订下城里所有好酒店。

> **提示**
>
> **算例 —— $279B 有多大？** $96.2B 的季度营收、约 75% 的毛利率意味着季度营业成本约 $24B [S405]，因此 $279B 约相当于 11.6 个季度、约 2.9 年的当前销货成本（🔴 本资料库测算）[S407]。2022 年年中，$9.2B 的采购义务约为 $6.7B 季度营收的 1.4 倍 [S420,S433]。**商业解读：** 英伟达大约锁定了三年的投入品，需求坚挺时这是护城河，否则就是一项固定负债。

FY2023 期间预付供应协议余额为 $3.1–3.5B [S420,S419]；当前余额不在本资料库的数据中。内存厂商也与其他客户签订长期协议（🟡 据报道美光 2026 年约 $22B）[S3018]；英伟达只是其中规模最大的一家。

> **🔧 技术细节：“承诺”里有什么，以及损失如何体现**
>
> 该科目涵盖存货采购义务与产能预留（自 Q3 FY2026 起表述为“制造、供应与产能承诺”）[S412]。需求不足时就会形成费用：Q3 FY2023 约 $348M [S421]，Q1 FY2026 因 H20 计提 $4.5B [S414]。看空者把 10-K 的 $95B 到 10-Q 的 $279B 解读为六个月内接近增至三倍 [S431]；但二者是不同的科目，同口径的 10-Q 变化是一个季度内从 $119B 增至 $279B [S90092,S404]。

谁来造整机：ODM 与 OEM 链条

集成深度按层级标注：**L6** 为已贴装元件的板卡，**L10** 为经过测试的服务器或托盘，**L11** 为网络、供电与散热作为一个整体完成验证的整机架。



公司	主要角色	要点
富士康（鸿海）	L6 至 L11：模组、托盘、NVL72 机架	🟡 AI 服务器份额约 40%；2026 年机架出货量可能翻倍 [S3014]
广达	面向超大规模云厂商的 L10–L11 机架	🟡 2026 年 8 月前开始首批 Rubin 交付 [S90010]
纬创 / 纬颖（Wiwynn）	板卡与托盘；超大规模云厂商机架，含定制 ASIC 项目	业务敞口横跨英伟达与云厂商自研芯片
超微（Supermicro）、戴尔（Dell）、慧与（HPE）	OEM 系统、服务、融资	新兴云服务商、企业与主权客户渠道
天弘（Celestica）	超大规模云厂商机架与交换机	🟡 2026 年第一季度 AI 后端交换机销售额位居第— [S90054]

Est.: of ~$4.8M spent on a GB300 NVL72 rack + network, NVIDIA keeps ~$2.3M as GPU gross profit

Where the dollars go, US$ M · rack price $3.99M (Morgan Stanley, May 2026) + ~$0.8M scale-out network/storage (SemiAnalysis GB200 basis) · GPU cost on Epoch AI B200 basis



All values Est. · NVIDIA also earns margin inside 'Other rack content' (Grace, NVLink switches, NICs) and much of the network spend; those splits are not public.

Source: data from Morgan Stanley, SemiAnalysis, Epoch AI (repo calc) [S332] [S331] [S334] [S32004] [S35020] [S324]; chart by repo · As of 2026-11-05

桑基图：一台 GB300 NVL72 机架及其分摊的网络部分的估计价值流向：约 $4.8M 中，英伟达 GPU 毛利约 $2.27M，台积电逻辑晶圆约 $0.14M、CoWoS-L 封装约 $0.09M，HBM 厂商约 $0.31M，LPDDR5X 约 $0.06M，其他机架内容约 $0.94M，液冷 $0.05M，ODM 利润约 $0.11M，横向扩展网络与存储约 $0.8M。

提示

算例 —— 一台机架上谁赚多少。 一台 GB300 NVL72 加网络约 $4.8M，其中英伟达 GPU 毛利约 $2.27M（约 47%），HBM 厂商约 $0.31M，台积电约 $0.23M，ODM 约 $0.11M（约 2%）（估计）[S332,S331,S35020]。**商业解读：** ODM 是低利润的集成商，但能制造约 100 kW 以上液冷机架的产能本身就是稀缺资源。

交付周期。 🟡 台积电 2026 年的 CoWoS 产能已被订满 [S90039]，缺口约 20% [S3003]；Rubin 的量产爬坡将持续到 2027 年上半年 [S90009,S500]。下单晚的买家只能等待，或接受上一代产品。

为什么短缺时期的配额会巩固英伟达的地位



处于短缺中的供应商会优先服务规模最大、确定性最高、且已预付款的买家；每一轮循环都让英伟达的交付日期更可信，从而吸引下一轮的订单与现金。

提示

算例 —— 20% 的缺口由谁承担？ 🔴 简化情景：2026 年需求约 1.0M 片晶圆，其中英伟达约 595k [S379]，缺口约 20% [S3003]，即可供应约 800k 片。若英伟达的需求被全额满足，其余所有厂商只能分享约 205k 片，而其需求约为 405k 片：满足率约 51%，而英伟达为 100%。**商业解读：** 短缺拉大的不只是交付周期，还有份额差距。

> **注**
>
> 🐂 **看多观点：** 很少有竞争对手能承诺约 $279B 或进行如此规模的预付款，而一年一代的节奏也把供应商的路线图与英伟达绑在一起。

> **注意**
>
> 🐻 **看空观点：** 承诺是固定的，需求却不是。一旦资本开支暂停、出口管制冲击或向 ASIC 的迁移加速，英伟达就会背负这些义务；而内存约占 Vera Rubin 机架成本的 26%（估计）[S330,S332]。到 2028 年 CoWoS 产能翻倍 [S3002]，配额作为武器的威力将会减弱。

🎯 企业发展视角

1. **配额无法速成。** 挑战者需要预付款、多年采购量与联合工程开发。联合体或锚定客户的结构能否作为替代?
2. **ODM 是可调配的弹性产能。** 富士康约 40% 的份额 [S3014] 使其成为任何新加速器上市时间的守门人；与二线 ODM 合作可能是更现实的路径。
3. **要读 10-Q，而不是新闻稿。** 承诺、预付款、云产能兜底（$36B）[S407]以及存货，同时是供应实力与下行风险的领先指标。当 CoWoS 与 HBM 产能追上需求时 [S3002,S3017]，配额将不再是护城河，承诺则会变成成本。

内存分层与 Rubin CPX

第 03 层 · 内存、封装与供应链 · 约 9 分钟阅读 · 最近核实：2026-11-05

⚡ 要点速览

- **推理使用的是一架“内存阶梯”。** 每往下一级，都是以带宽换容量：片上 SRAM、高带宽内存（HBM）、GDDR7、LPDDR5X，然后是 NVMe 闪存。Rubin 的 HBM4 速度是 Vera 的 LPDDR5X 的 16 倍，但容量只有其五分之一（19.2 TB/s、288 GB 对 1.2 TB/s、1.5 TB）[S33007,S100]。
- **预填充（prefill）与解码（decode）需要不同的内存。** 预填充受算力限制，解码受带宽限制 [S33025]，因此分离式服务（disaggregated serving）将二者拆开 [S32014]；英伟达（NVIDIA）的 Dynamo 自 2026 年 3 月起已在生产环境中进行这种调度 [S520,S90066]。
- **英伟达如今每一层级都在卖。** Vera 通过 1.8 TB/s 链路在两颗 GPU 之后增加最多 1.5 TB 的 LPDDR5X [S100]；🟢 BlueField-4 存储为 KV 缓存卸载（KV-cache offload）增加了一个 NVMe 层级 [S3012]；源自 Groq 的 LPU 则增加了 SRAM 层级 [S114]。
- 🟡 **Rubin CPX 前途未卜。** 它于 2025 年作为采用 GDDR7 的预填充 GPU 发布（30 PFLOPS NVFP4、128 GB）[S33023]，却未出现在 GTC 2026 路线图上 [S115]；🔴 有分析师报道其将以 HBM4 版本于 2027 年 Q1 复活 [S117]。
- **竞争对手从容量端发起进攻。** AMD 的 MI455X 搭载 432 GB HBM4 [S144]；高通（Qualcomm）的 AI200 每卡搭载 768 GB LPDDR，其 2028 年的 AI300 宣称内存带宽为 AI200 的 54 倍（公开信息）[S173,S90060]。



Source: data from NVIDIA, AMD, Cerebras, d-Matrix, Qualcomm, Tenstorrent specs [S100] [S101] [S33005] [S33004] [S103] [S33007] ...; chart by repo · As of 2026-11-05

双对数散点图：每颗芯片的内存容量与带宽。SRAM 方案位于左上：英伟达 Groq 3 LPU 0.5 GB、约 150 TB/s，d-Matrix Corsair 2 GB、150 TB/s，Cerebras WSE-3 44 GB、21,000 TB/s。HBM 位于中间：H100 80 GB、3.35 TB/s，B300 288 GB、8 TB/s，Rubin 288 GB、19.2 TB/s，AMD MI455X 432 GB、23.3 TB/s。LPDDR 位于右下：Grace 480 GB、0.5 TB/s，Vera 1,536 GB、1.2 TB/s，高通 AI 100 Ultra 128 GB、0.55 TB/s；高通 AI200（768 GB）与 Rubin CPX（128 GB GDDR7）未披露带宽。通往 NVMe 上下文存储的 BlueField-4 链路传输速率约 0.1 TB/s。

预填充与解码：内存需求截然相反的两项工作

机制。 预填充一次性读取整个提示词，每个权重在数千个 token 间复用：一个 2,048 token 的提示词运算强度约为 1,365 FLOPs/字节，因此瓶颈在 FLOPS [S33025]。随后的解码每生成一个 token 都要重读权重与 KV 缓存，因此瓶颈在带宽（见内存墙）。**类比：** 首次印刷用大型印刷机，后续每一页则靠快递员快速送达。

> **提示**
>
> **算例 —— 70B 模型上的 128k token 提示词。** 预填充 $\approx 2 \times 70\text{B} \times 131{,}072 \approx 1.8 \times 10^{16}$ FLOPs，再加上注意力计算：按 Rubin 17.5 PFLOPS FP8 的 50% 计约需 2.1 s，按 CPX 公布的 30 PFLOPS NVFP4 的 50% 计约需 1.2 s，且无需 HBM [S33005,S33023,S32025]。由此产生的约 21.5 GB FP8 KV 缓存，经 3.0 TB/s 的 NVLink 6 传给解码 GPU 约需 7 ms，而经 800 Gb/s 链路约需 0.2 s [S33007,S272]。**商业解读：** 只有交接足够快，分离式架构才划算，这利好 NVLink 机架。

各个层级：HBM、LPDDR、GDDR7 与 NVMe

层级	英伟达示例	容量	带宽	用途
片上 SRAM	Groq 3 LPU	每芯片约 0.5 GB；每机架 128 GB	每芯片约 150 TB/s	超低延迟解码 [S114]
HBM4	Rubin	288 GB	19.2 TB/s	权重、热 KV 缓存 [S33007]
GDDR7	Rubin CPX（已发布）	128 GB	本资料库无数据	预填充 [S33023]
LPDDR5X（SOCAMM）	Vera，由两颗 GPU 共享	最多 1.5 TB	约 1.2 TB/s；到 GPU 为 1.8 TB/s	温 KV 缓存 [S100]
NVMe 闪存	BlueField-4 存储	pod 级规模	每个 800 Gb/s BlueField-4 约 0.1 TB/s	冷的、共享的 KV 缓存 [S3012,S272]

🟢 英伟达的推理上下文内存存储（inference context memory storage）平台（CES 2026）通过 BlueField-4 与 Dynamo 在节点之间共享 KV 缓存块，宣称每秒 token 数可达传统存储的 5 倍（厂商宣称）[S3012,S3013]。



提示

算例 —— 重新加载胜过重新计算。 🔴 在 70B FP8 模型上，一段 60k token 的智能体对话占用约 9.8 GB KV 缓存 [S32006]。经 Vera 的 1.8 TB/s 链路重新加载约需 5.5 ms [S100]，从 800 Gb/s 的闪存加载约需 0.1 s [S272]；而重新计算（8.4×10^{15} FLOPs）按 Rubin FP8 峰值的 50% 计约需 1 s [S33005]。**商业解读：** 廉价层级使重复上下文的成本比重新计算低 10–175 倍，无需更多 HBM 即可提高每颗 GPU 的 token 产出。

🔧 技术细节：为什么 LPDDR5X 与 GDDR7 不只是“慢一点的 HBM”

三者都是 DRAM，区别在于封装与信号传输。HBM 通过中介层使用数千根低速导线。GDDR7 则在普通电路板上使用几百根极高速导线，因此不需要 CoWoS，但每比特能耗更高。LPDDR5X 为手机而生，以速度换取低功耗与高密度；在 Vera 上，它安装在 CPU 旁可更换的 SOCAMM 模组上 [S100]。GPU 通过 NVLink-C2C 访问它，因此在 GPU 看来，这是一个更慢但大得多的内存池。

Rubin CPX：发布、撤下、据报复活

日期	事件	状态
2025-09-09	发布：30 PFLOPS NVFP4、128 GB GDDR7；NVL144 CPX 机架 8 EF NVFP4，计划 2026 年底推出 [S33023,S304]	🟢
2026-03-16	未出现在 GTC 2026 路线图上；其位置由 Groq 3 LPX 取代 [S115,S308]	🟢
2026-03	Ian Buck：是推迟，而非取消 [S116]	🟡
2026-05-27	供应链中未见 CPX 的内存或基板订单 [S3015]	🟡
2026-09-02	郭明錤：以 168 GB HBM4 复活，2027 年 Q1 起量产 [S117]	🔴

为什么用 GDDR7。 预填充需要的是 FLOPS 而非 HBM 带宽，而 GDDR7 无需 CoWoS，可以把 HBM 与封装产能留给解码 GPU。🔴 HBM4 版 CPX 将与 Rubin 争夺同样的 HBM4 与 CoWoS 产能，而 Groq 的 SRAM 方案如今已覆盖对延迟最敏感的一端 [S114,S90018]。

竞争方案

产品	内存方案	关键数据	相对 Rubin 的评估（仅内存）
AMD MI455X	12 个 HBM4 堆栈	432 GB、23.3 TB/s [S144,S361,S90093]	🟩 容量（1.5 倍）与带宽（约 1.2 倍）均领先
高通 AI200	每卡 LPDDR	768 GB；带宽未披露 [S173]	🟦 重每美元 GB 数，轻速度
高通 AI250 / AI300	近存计算	有效带宽为 AI200 的 10 倍以上（2027 年）；54 倍（2028 年），均为厂商宣称 [S173,S90060]	🟦 尚未验证
Cerebras WSE-3	晶圆级 SRAM	44 GB、21 PB/s [S166]	🟦 带宽极高，容量很小

提示

算例 —— 面向大型混合专家模型（MoE）：容量优先对比带宽优先。 DeepSeek-V3 在 FP8 下服务 64 位用户、32k 上下文约需 745 GB（估计）[S3000]：一张 768 GB 的 AI200 卡或三颗 Rubin [S173]。解码时每个 token 读取约 37 GB 的激活参数 [S34007]；🔴 假设带宽约为 1.2 TB/s（Vera 级 LPDDR5X；高通未披露带宽），单个流的上限约为 30 tokens/s，而在 19.2 TB/s 下约为 500。**商业解读：** 容量优先更适合批处理与后台智能体，而非交互式对话。

> **注**
>
> 🐂 **看多观点：** 英伟达把每一个层级（HBM、Vera LPDDR5X、BlueField-4 闪存、Groq SRAM）整合成一个由 Dynamo 统一调度的系统 [S3012,S520]；大多数竞争对手只能提供其中一层。

> **注意**
>
> 🐻 **看空观点：** Dynamo 是开源的 [S90066]，而智能分层加上紧凑型注意力机制会降低每位用户所需的 HBM，削弱重 HBM GPU 的溢价。CPX 的反复变化表明，英伟达的推理路线图仍在变动之中 [S115,S117]。

🎯 企业发展视角

1. **KV 缓存层级是一个新市场。** 戴尔（Dell）、IBM、VAST 与 WEKA 支持英伟达的上下文存储 [S3012]。哪些私营存储、CXL 内存或 KV 软件公司契合这一方向（见价值链）？
2. **高通公开下注的方向位于容量端与近存计算端** [S173,S90060]，恰是 HBM 最昂贵之处。什么样的证据（例如给定延迟下的每美元 token 数）能够验证这一押注？
3. **把 CPX 作为信号来观察。** GDDR7 版 CPX 表明英伟达正在把工作负载从 HBM 上移走；HBM4 版 CPX 则意味着 HBM 供应趋于宽松 [S117]。

内存、封装与供应链：竞争格局

第 03 层 · 内存、封装与供应链 · 约 12 分钟阅读 · 最近核实：2026-11-05

⚡ 要点速览

- **竞争对手争夺稀缺供应的力度不亚于比拼设计。** 每一款基于高带宽内存（HBM）的加速器都需要同样的台积电（TSMC）CoWoS 产线和同样的三家内存厂商，因此产能配额（capacity allocation）与内存规格同等重要。
- **在单芯片内存上，差距已经反转。** AMD 的 MI455X 搭载 432 GB HBM4、23.3 TB/s [S144,S90093]，而 Rubin 为 288 GB、19.2 TB/s —— 英伟达（NVIDIA）于 2026 年 9–10 月将其从 22 TB/s 下调 [S103,S104]：每颗 GPU 带宽高出约 21%，容量为 1.5 倍。🟢
- **在机架层面，AMD 如今同样领先。** Helios 搭载 31 TB HBM4 [S344]，带宽约 1,678 TB/s（72 × 23.3 TB/s，本资料库测算；约 1.7 PB/s）[S90093]；而 Vera Rubin NVL72 为 20.7 TB、1,400 TB/s（原为 1,580）[S102,S90006]，AMD 带宽高出约 20%。
- **在供应上，英伟达仍大幅领先。** 据估计，英伟达拿下了 2026 年 CoWoS 预订量的约 60%（约 595k 片晶圆），而 AMD 约 105k 片，博通（Broadcom）的定制芯片客户约 150k 片（估计，摩根士丹利数据，经媒体转述）[S379]；另有报道称英伟达为 800–850k 片 [S3003]。🟡
- **定制 ASIC 的单芯片内存落后。** 谷歌（Google）Ironwood（192 GB、7.37 TB/s）[S151] 与 AWS Trainium3（144 GB、4.9 TB/s）[S353] 的带宽比 Rubin 低 2.6–3.9 倍，但其 pod 级设计以不同方式汇聚内存。
- **路线不同的玩家绕开了瓶颈。** 高通（Qualcomm）的 AI200 每卡搭载 768 GB LPDDR，既不需要 CoWoS 也不需要 HBM [S173]；SRAM 优先的设计（Cerebras、d-Matrix）则以容量换取片上带宽 [S166,S170]。
- **[Q5 · 最强挑战者]** AMD：纸面上容量领先 1.5 倍、带宽领先约 1.2 倍，并获得 OpenAI（最高 6 GW）、甲骨文（Oracle）（50,000 颗 MI450）与 Anthropic（最高 2 GW）的承诺支持 [S546,S90022,S538]。其短板在于供应：CoWoS 晶圆仅约为英伟达估计值的 1/6。

Helios leads Vera Rubin NVL72 on rack HBM bandwidth (1,678 vs 1,400 TB/s, ~1.2x) and capacity (1.5x)

HBM bandwidth (TB/s) and capacity (TB) per rack-scale system; outline = Vera Rubin launch target (CES 2026)



Source: data from vendor specifications; per-chip x count where marked (repo calc) [S32004] [S123] [S102] [S33006] [S90006] [S104] ...; chart by repo · As of 2026-11-05

两组水平柱状图，比较各机架级系统的 HBM。带宽：AMD Helios 1,678 TB/s（72 x 23.3 TB/s），Vera Rubin NVL72 在 2026 年 9-10 月修订后为 1,400 TB/s（发布目标 1,580），华为 CloudMatrix 384 在 16 个机架上合计约 1,229 TB/s，AWS Trn3 UltraServer 706，GB300 NVL72 576，谷歌 Ironwood 64 芯片立方体 472 TB/s。容量：CloudMatrix 49.2 TB，Helios 31.1 TB，Vera Rubin、Trn3 与 GB300 均为 20.7 TB，Ironwood 立方体 12.3 TB。

评估矩阵：规格与供应

不妨把竞争看作两场比赛：一场是*规格之争*（每个处理器旁边有多少内存、读取速度多快；机制详见 HBM 详解），另一场是*供应之争*（谁能买到足够的晶圆、HBM 堆栈与封装产能，出货数以百万计的产品）。英伟达已不再稳赢第一场，但仍赢得第二场。算力层面的竞争见第 02 层。

下表评估的是**挑战者相对英伟达 2026 年旗舰产品的位置**（🟩 领先 · 🟨 持平 · 🟥 落后 · 🟦 路线不同）。

挑战者	每颗加速器的内存	每颗加速器的带宽	CoWoS / HBM 配额	供应商关系	封装替代方案
AMD MI455X / Helios	🟩 432 对 288 GB S144	🟩 23.3 对 19.2 TB/s S90093,S103	🟥 约 105k 对约 595k 片晶圆（估计） S379	🟨 三星被列为主要 HBM4 供应商 S3511	🟨 同样依赖 CoWoS
谷歌 TPU（+博通）	🟥 192 GB S151	🟥 7.37 TB/s S151	🟥 约 150k 片晶圆，与其他 ASIC 共享（估计） S379	🟦 博通 + 联发科，四方合作链条 S90027	🟦 据报与英特尔洽谈 EMIB S3532
AWS Trainium	🟥 144 GB（Trn3） S353	🟥 4.9 TB/s；Trn4 宣称提升 4 倍 S156	🟥 经由世芯（Alchip）/ 美满电子（Marvell） S2517	🟦 自研 + 设计合作伙伴	🟦 据报与英特尔洽谈 EMIB S3532
华为昇腾（Ascend）	🟥 144 GB（950DT） S163	🟥 4.0 TB/s S163	🟥 受出口管制 S90042	🟦 自研 HBM；长鑫存储（CXMT） S3516	🟦 被迫国产化
高通 AI200 / AI250	🟩 768 GB LPDDR S173	🟥 LPDDR，未公布数值	🟦 无需	🟦 移动 DRAM 供应链	🟩 无需 CoWoS 或 HBM
SRAM 初创公司	🟥 44 GB SRAM（WSE-3） S166	🟩 晶圆上 21 PB/s S166	🟦 无需	🟦 仅需逻辑晶圆	🟩 无需 CoWoS 或 HBM

AMD and Qualcomm out-pack Rubin per chip; all 4 HBM-based rivals trail NVIDIA on supply access

Challenger's position vs NVIDIA's 2026 flagship (Rubin / Vera Rubin NVL72) on six memory-system dimensions



Source: data from repo analysis (analyst judgement) [S144] [S100] [S103] [S104] [S90093] [S102] ...; chart by repo · As of 2026-11-05

热力图：六家挑战者在六个内存系统维度上的表现。AMD 在每颗加速器内存（432 对 288 GB）以及单 GPU 与机架带宽（23.3 对 19.2 TB/s；1,678 对 1,400 TB/s）上领先，但在 CoWoS 与 HBM 配额上落后（约 105k 对 595k 片晶圆）。谷歌 TPU、AWS Trainium 与华为在单芯片内存与配额上落后；高通的 LPDDR 设计在容量（768 GB）以及摆脱 CoWoS 与 HBM 依赖方面领先，但带宽落后；SRAM 初创公司在片上带宽与独立性上领先，但容量落后。

提示

算例 —— AMD 的规格领先与英伟达的供应领先。 假设两家公司每片 CoWoS 晶圆可容纳的封装数相近（🔴 简化假设）。AMD 约 105k 片晶圆 × 每封装 432 GB，对比英伟达约 595k 片 × 288 GB，可得 AMD 2026 年可部署的 HBM 约为英伟达的 (105 × 432) ÷ (595 × 288) ≈ **26%** [S379,S144]。单芯片 1.5 倍的领先无法抵消晶圆数少 5.7 倍的劣势。单芯片容量赢得基准测试，产能配额赢得市场份额。



逐一审视挑战者

Qualcomm AI200 (768 GB LPDDR) and MI455X (432 GB) out-pack Rubin's 288 GB

Memory capacity per accelerator package or card, GB; current-generation flagship per vendor, memory type labeled



Hatched = not yet shipping

Source: data from vendor specs [S100] [S101] [S33005] [S33004] [S103] [S33007] …; chart by repo · As of 2026-11-05

每颗加速器内存的水平柱状图：高通 AI200 每卡 768 GB LPDDR（宣布于 2026 年推出），AMD MI455X 432 GB HBM4（已发布），英伟达 Rubin 288 GB HBM4，微软 Maia 200 216 GB，谷歌 Ironwood 192 GB，AWS Trainium3 与华为昇腾 950DT 144 GB，英特尔 Gaudi 3 128 GB，SambaNova SN40L 64 GB HBM，Cerebras WSE-3 44 GB 晶圆上 SRAM；容量领先地位已转到 AMD 以及以带宽换容量的基于 LPDDR 的设计手中。

AMD —— 容量优先

自 MI300X（2023 年 192 GB）以来，AMD 在每颗 GPU 内存上一直领先 [S141]，并以 MI355X 追平了 B300 的 288 GB [S143]。它目前最有力的论据是：Helios 每机架的 HBM 容量约为对手的 1.5 倍、HBM 带宽约为 1.2 倍 [S90093]，而且三星已将其列为 HBM4 优先客户 [S3512]。剩下的差距在于量产规模，而非设计。

谷歌 TPU 与博通 —— pod 级的内存

单颗 Ironwood 芯片落后于 Rubin，但一个 9,216 芯片的超级 pod 可通过谷歌的互连共享 1.77 PB HBM [S151]，TPU 8t pod 更可达约 2 PB [S239]。Anthropic 最多 1M 颗 TPU 的承诺 [S90026] 使博通在争取 CoWoS 产能时拥有强有力的筹码。

AWS Trainium —— 在带宽上追赶

AWS 表示，Trainium4 的内存带宽将是 Trainium3 的 4 倍、容量为 2 倍 [S156]，按本资料库估计约为 19.6 TB/s 与 288 GB。🟡

华为 —— 出口管制下的自给自足

在无法获得最先进 HBM 的情况下，华为发布了自研 HBM：950PR 为 128 GB、1.6 TB/s，950DT 为 144 GB、4 TB/s [S163]。中国的长鑫存储（CXMT）于 2026 年开始小规模生产 HBM3E [S3516]。华为以规模弥补不足：CloudMatrix 384 在 16 个机架上分布了 49 TB 内存 [S340]。

高通（仅基于公开信息）—— 押注 LPDDR

AI200 面向推理，每卡 768 GB，为 Rubin 容量的 2.7 倍，采用手机类内存，完全避开了 CoWoS 与 HBM [S173]。代价是带宽；AI250 宣称通过近存计算（near-memory computing）实现 10 倍以上的有效带宽 [S173]。尚未找到 2026 年出货的确认信息（🔴）[S90030]。

SRAM 优先的初创公司

Cerebras 在一片晶圆上集成 44 GB SRAM，带宽 21 PB/s [S166]，并在 2026 年 5 月的 IPO 中募资约 $5.5B [S2504]；d-Matrix 将 2 GB SRAM 与 256 GB LPDDR5 搭配使用 [S170]。英伟达通过授权 Groq 的技术（据报道约 $20B）把这条路线收编旗下 [S90019]；一台 Groq 3 LPX 机架搭载 128 GB SRAM [S114]。

综合评估

> **提示**
>
> **算例 —— Rubin 规格修订在解码（decode）速度上的代价。** 在内存受限的解码中，每生成一个新 token 都需要从 HBM 读取模型权重与缓存，因此每秒 token 数与带宽成正比（见 P3）。从 22 降至 19.2 TB/s，即每颗 GPU 下降 12.7% [S103]。MI455X 的 23.3 TB/s 比 Rubin 高约 21%（也高于 Rubin 22 TB/s 的发布目标）[S90093]，因此纸面上每颗 GPU 的内存受限解码速度快约 21%；其 432 GB 还可多容纳 50% 的 KV 缓存：每颗 GPU 可服务更多并发的长上下文用户。

MI455X leads at 23.3 TB/s per chip (~1.2× Rubin); Rubin is 2.6× the best custom ASIC

Peak memory bandwidth per accelerator, TB/s; current-generation flagship per vendor (Rubin at revised 19.2 TB/s)



Hatched = not yet shipping

Source: data from vendor specs [S100] [S101] [S33005] [S33004] [S103] [S33007] ...; chart by repo · As of 2026-11-05

内存带宽水平柱状图：AMD MI455X 23.3 TB/s（已发布）与英伟达 Rubin 19.2 TB/s 领先；谷歌 Ironwood 7.37 TB/s 是最好的定制 ASIC，低约 2.6 倍，其后为微软 Maia 200 7.0、AWS Trainium3 4.9、华为昇腾 950DT 4.0 与英特尔 Gaudi 3 3.7 TB/s；高通 Cloud AI 100 Ultra 与 Tenstorrent Blackhole 等 LPDDR 和 GDDR 设计约为 0.5 TB/s。

🔧 技术细节：为什么机架带宽比较容易失真

英伟达标称 Vera Rubin NVL72 为 1,400 TB/s，但 72 × 19.2 TB/s 为 1,382 TB/s；而 HGX Rubin NVL8 页面显示为 130 TB/s，低于 8 × 19.2 [S105]。此处 AMD 的数字是单 GPU 数值的倍乘，而非实测机架数据。比较设计时应看单加速器规格，比较服务能力时应看纵向扩展（scale-up）域；±2% 以内的差异应视为持平。

注

🐂 **看多观点。** 内存规格只是入场门槛，任何 HBM 买家都能追平；短期内无法追平的是约 60% 的 CoWoS 份额、对三家 HBM 厂商的优先认领权（仅 SK 海力士预计就将供应英伟达 2026 年 HBM 的 50% 以上）[S90039]，以及 $279B 的承诺 [S407]。Rubin Ultra 的 1 TB HBM4E 将在 2027 年夺回容量领先地位 [S110]。

注意

🐻 **看空观点。** 英伟达不得不下调已发布的规格，而 AMD 没有 [S90006]；增长最快的 HBM 供应商三星正优先供应 AMD [S3512]；CoWoS 产能到 2028 年可能翻倍 [S3002]，这将削弱配额作为护城河的作用，而恰在此时，据报道 Rubin Ultra 将缩减为双裸片 [S509]。

🎯 企业发展视角

1. 如果配额就是护城河，挑战者必须在产品发布前签下哪些供应合同（HBM 长期协议（LTA）、CoWoS 产能），才能让超大规模云厂商信服?
2. LPDDR 路线（AI200 的 768 GB）能否覆盖足够多的容量受限型推理需求，从而在 HBM 排队体系之外支撑起一项业务?

3. AMD 的容量领先源于每个封装选用 12 个堆栈：这会带来哪些封装尺寸与成本上的代价？合作伙伴是否愿意接受？
4. 如果英伟达在 2027 年提供更大的 HBM4E 采购量，三星对 AMD 的优先供应还能维持吗？
5. 在英伟达已授权采用 Groq 方案的情况下，SRAM 优先的设计还能保持独立吗？

内存、封装与供应链：发展历程与英伟达的构建之道

第 03 层 · 内存、封装与供应链 · 约 12 分钟阅读 · 最近核实：2026-11-05

⚡ 要点速览

- **堆叠内存并非英伟达（NVIDIA）发明；首款高带宽内存（HBM）产品由 AMD 于 2015 年推出** [S370]。英伟达的第一款是 2016 年的 P100：基于台积电（TSMC）CoWoS 的四个 HBM2 堆栈，16 GB、732 GB/s [S125]。
- **这一优势是靠资产负债表建立的。** 英伟达的采购义务从 2023 年 1 月的 $4.9B 增至 2026 年 7 月的 $279B，主要为内存与制造产能 [S419,S407]；该披露科目在 2026 年扩大了口径，因此倍数仅供参考 [S90092]。
- **这并非没有代价。** FY2023 的下行周期带来约 $2.17B 的存货减值准备 [S418]，以及约 $348M 因承诺超出需求而计提的费用 [S421]，此前英伟达已向供应商支付了 $3.45B 的预付款 [S419]。
- **承诺额如今已超过实际产能的增长。** 自 2023 年底以来，承诺额增长了 17 倍，而季度营收增长 4.4 倍，估计的 CoWoS 产能增长约 8 倍 [S407,S379]，原因在于承诺额现已包含按超级周期价格签订的多年期内存合同。
- **供应商认证既是武器也是风险。** 三星花了约 19 个月才通过英伟达的 HBM3E 测试（2025 年 9 月）[S3514]；一旦通过，其 HBM 份额在一年内从 17% 升至 33% [S3500]。
- **[Q4 · 优势来源]** 主要是规模、采购能力与时机，而非内存工程能力：AMD 在容量和带宽规格上都超过 Rubin [S144,S90093]，而英伟达估计拿下了约 60% 的 CoWoS 产能 [S379]。
- **[Q6 · 复制成本]** 估计需要 3–5 年和 $100–300B 的多年期承诺才能追平英伟达的供应地位，但只需几百名专业工程师（🔴 本资料库估计）。



Source: data from NVIDIA filings; analyst CoWoS estimates [S417] [S425] [S426] [S427] [S416] [S414] ...; chart by repo · As of 2026-11-05

对数坐标指数图（2023 年底 = 1）。英伟达的采购与供应承诺从 $16.1B（2024 年 1 月）增至 $279B（2026 年 7 月），增长 17 倍；季度营收从 $22.1B 增至 $96.2B，增长 4.4 倍；估计的台积电 CoWoS 产能到 2026 年底从每月约 15k 片晶圆增至 115k 片，增长约 8 倍。承诺额的增速超过实际封装产能，因为其中现已包含按大幅上涨的内存价格签订的多年期内存与产能合同。

从 GDDR 板卡到供应链武器



在 P100 之前，英伟达的数据中心板卡使用的是 GDDR，即焊接在芯片周围的显存 [S125]。HBM 改变了物理形态：DRAM 裸片堆栈通过硅中介层放置在距 GPU 仅数毫米之处，带宽因此大幅跃升，但 GPU、内存与封装必须一并组装。这使内存从板级采购变成了对台积电和 HBM 厂商的三方制造依赖。

时间	决策	意义	来源
2016	P100 采用基于 CoWoS 的 HBM2	旗舰产品转向堆叠内存；开始与台积电进行 CoWoS 量产合作	S125
FY2023	向供应商预付款（$3.06–3.45B）	锁定了产能，但在需求下滑时使英伟达面临减值	S420,S419
2023	承诺额三个季度内增长 3.5 倍	在短缺期间先于竞争对手锁定 CoWoS 与 HBM	S419,S424
2024	B200 采用 CoWoS-L（双裸片）	英伟达首款采用台积电桥接式 CoWoS-L 的封装；两颗光罩尺寸的裸片	S358
2024–25	HBM 多元化采购（H200 引入美光；随后引入三星）	扩大供应并增强议价能力	S371,S3514
2025	推动 HBM4 超越 JEDEC 速率	意在带宽上击败 AMD；2026 年被下调，Rubin 如今落后于 MI455X（19.2 对 23.3 TB/s）	S90041,S103,S90093
2026	承诺额增至 $279B	以高内存价格锁定 2027 年及以后的供应	S407

> **提示**
>
> **算例 —— 下行风险有多大？** 在 FY2023 的峰值时，承诺额为 $9.6B，约为季度营收的 1.2–1.4 倍 [S420]；周期下行导致约 $2.17B 的减值准备 [S418]，约为该峰值的 23%。如今的 $279B 是 $96.2B 季度营收的 2.9 倍 [S407,S405]。同样 23% 的冲击将约为 $63B（🔴 仅作示意）。在短缺环境下，内存与产能可以找到其他买家，因此实际敞口可能更低，但已不再无足轻重。

认证之战：为什么供应商数量很重要

HBM 厂商无法直接向英伟达供货。每一代堆栈都要经过 HBM 认证（HBM qualification）：在英伟达的封装内对速度、发热、功耗与良率进行长达数月的测试。据报道，三星的 HBM3E 经历了约 18 个月的挫折，并否认了 2024 年 7 月已获批准的传闻 [S3515]；其 12 层产品于 2025 年 9 月通过英伟达认证，距首批送样约 19 个月 [S3514,S3513]。这一延误使 SK 海力士在整个 2025 年保持了 57–70% 的 HBM 营收份额 [S377]。

Samsung's HBM share nearly doubled to 33% in a year; SK hynix fell from 62% to 50%

Share of HBM revenue by supplier, % (Counterpoint Research); hatched bar = forecast for Samsung in Q4 2026



Source: data from Counterpoint Research; KB Securities forecast [S377] [S3500] [S3501]; chart by repo · As of 2026-11-05

HBM 营收份额 100% 堆叠柱状图。2025 年 Q2：SK 海力士 62%，美光 21%，三星 17%。2025 年 Q3：57/21/22。2026 年 Q1：SK 海力士 58%，三星 21%，美光 21%。2026 年 Q2：SK 海力士 50%，三星 33%，美光 18%。斜线柱表示 2026 年 Q4 三星份额约 40% 的预测（KB 证券预测，三星亦有类似表态）。

提示

算例 —— 一次认证值多少钱。 2025 年 Q2 至 2026 年 Q2 期间，三星的份额上升了 16 个百分点[S377,S3500]。按美光对 2025 年 HBM 市场约 $35B 的估计[S399]，16 个百分点约相当于每年 $5.6B 的营收（本资料库测算）。这就是供应商愿意接受英伟达在引脚速率与散热方面要求的原因，也是英伟达希望拥有三家合格供应商的原因。

SK hynix held 50–70% of HBM revenue in 2022–25; Samsung, Micron ~21–22% each

Share of HBM revenue by supplier, % (TrendForce for 2022–2023; Counterpoint for 2025 quarters) · hatched = estimate



Source: data from TrendForce, Counterpoint Research [S376] [S377]; chart by repo · As of 2026-11-05

HBM 营收份额 100% 堆叠柱状图：2022 年 SK 海力士 50%，三星 40%，美光 10%；2023 年估计为 53/38/9；2025 年 Q1 SK 海力士约 70%；2025 年 Q2 SK 海力士 62%，美光 21%，三星 17%；2025 年 Q3 SK 海力士 57%，三星 22%，美光 21%。

[Q4 · 优势来源] 证据表明，优势来自**凭借风险承受力强的资产负债表提前买下的供应**，而非更胜一筹的内存工程能力。AMD 每颗 GPU 容纳的 HBM 更多、带宽更高 [S144,S90093]；英伟达自身的 HBM4 速率目标也不得不修订 [S104]。竞争对手所缺乏的，是英伟达估计约 60% 的 CoWoS 份额 [S379]，以及对三家 HBM 厂商的优先认领权 [S90039]。工程协同设计固然重要（B200 是英伟达首款 CoWoS-L 封装 [S358]），但台积电向所有客户出售的是同样的工艺。🔴 本资料库分析；机制详见供应链即武器。

复制需要付出什么？

[Q6 · 复制成本] 本资料库估计（🔴），每行附推理依据：

要素	估计	推理依据
时间	3–5 年	据报道 CoWoS 产能已售罄至 2027 年 [S3507]；SK 海力士称已签订 14 份长期协议（LTA），供应已预订至 2029 年 [S3503]；美光 2027 年的大部分 HBM 已签约 [S3534]；新供应商的认证可能需要约 19 个月 [S3514]
资金	$100–300B 的多年期承诺	英伟达背负 $279B [S407]，约为 AMD 季度数据中心营收 $6.7B 的 42 倍 [S543]；挑战者还需要足够的股权资本来承受约 20% 的减值
人才	几百名专业人才	封装、信号与电源完整性、散热以及供应商质量工程师；稀缺但可以招到，并非关键约束
需求证明	锚定客户	AMD 借助了 OpenAI、甲骨文（Oracle）与 Anthropic 的承诺 [S546,S90022,S538]；OpenAI 签署了最高约每月 900k 片 DRAM 晶圆的意向书（报道中的单位口径不一）[S3535,S3536]，接近三星与 SK 海力士合计约 1.1M 片的产能 [S3537]

提示

算例 —— 拿下 2028 年 10 个百分点的 CoWoS 产能，在内存上要花多少钱。 按 2028 年每月约 260k 片晶圆计 [S3002]，10% 约为每年 312k 片。按本资料库估计的每片晶圆 11–16 个 Rubin 级封装计 [S3000]，即约 3.4–5.0M 颗 GPU，每颗需要 288 GB HBM，按伯恩斯坦（Bernstein）约 $53/GB 计（约 $15K）[S333]：**每年约 $52–76B 的 HBM**，需要在芯片问世之前就签约（🔴 本资料库测算）。

🔧 技术细节：为什么承诺额的增速快于 CoWoS 产能

CoWoS 晶圆数衡量的是封装产能，承诺额衡量的则是金额。2023 年底至 2026 年中，每个产能单位对应的金额上升，原因在于：每个 Rubin 封装搭载更昂贵的 HBM4，内存价格大涨（2026 年 Q1 DRAM 行业营收环比增长 81%）[S3518]，且合同期限延长为多年期。

反事实推演：假如英伟达没有……

- 🔴 **……在 2023 年预订 CoWoS？** 2023 年底产能约为每月 15k 片晶圆 [S379]。如果英伟达将承诺额维持在约 $5B 而非 $17B [S424]，AMD 的 MI300X（192 GB，2023 年 12 月）[S141] 与博通（Broadcom）的 ASIC 将在 2024 年拿到更多产能，Blackwell 的爬坡规模也会更小。
- 🔴 **……遇到三星较早通过认证？** 假如三星在 2024 年年中就通过认证，SK 海力士 62% 的份额 [S377] 很可能提前一年下滑，从而降低英伟达的 HBM3E 成本，而三星可向 AMD 承诺的富余 HBM4 也会更少 [S3512]。

提示

算例 —— 以 JEDEC 为基准的反事实推演（🔴）。 假如英伟达只要求 JEDEC 的 8 Gb/s，八个 2,048 位 HBM4 堆栈将提供 8 × 2,048 × 8 ÷ 8 = 16.4 TB/s [S369]，低于 MI455X 的 23.3 TB/s —— AMD 以 12 个堆栈、约 7.6 Gb/s 实现了这一带宽（本资料库测算）[S144,S90093,S90094]。英伟达超过 10 Gb/s 的要求 [S90041] 最终落在 19.2 TB/s：仍比 AMD 低约 18%，且代价是公开下调规格。

🎯 企业发展视角

1. 新进入者需要在产品发布前签下哪些供应合同？对内存厂商的股权投资或预付款能否替代英伟达级别的采购量？
2. 如果 2027 年需求放缓，$279B 的承诺中蕴含多少减值风险？披露信息对可撤销性是如何说明的？
3. 三星较晚通过认证，是否使其成为寻求优先供应的挑战者的天然合作伙伴？
4. 买家联合体（AI 实验室、超大规模云厂商）能否像 OpenAI 的意向书所暗示的那样直接签约采购内存，从而绕开芯片厂商的配额权力？

内存、封装与供应链：路线图

第 03 层 · 内存、封装与供应链 · 约 11 分钟阅读 · 最近核实：2026-11-05

⚡ 要点速览

- **2026 年是 HBM4 之年，但开局并不顺利。** Rubin 出货时搭载 288 GB HBM4，但其标称带宽由 22 TB/s 降至 19.2 TB/s [S103,S104]；有分析师将此归因于约 9.4 Gb/s（而非约 10.7 Gb/s）的引脚速率（🔴 原因）[S90006]。
- **2027 年将迎来 HBM4E 与定制基础裸片。** 三星与 SK 海力士已于 2026 年 5–6 月送样 HBM4E [S3528]；TrendForce 预计 HBM4E 将占 2027 年市场的约 40% [S3531]，HBM 基础裸片将转向台积电 N3P 等逻辑工艺 [S3008,S3011]。
- **英伟达（NVIDIA）已公布的 2027 年跃升是 Rubin Ultra：16 个堆栈、1 TB HBM4E** [S35018,S110]。🟡 有报道称其可能以 768 GB 或双裸片封装形式出货 [S111,S509]；英伟达则表示其路线图保持不变 [S508]。
- **AMD 继续坚持容量优先。** MI455X（432 GB、23.3 TB/s）于 2026 年出货，MI500 将于 2027 年跟进 [S144,S90093,S538]；AWS 宣称 Trainium4 的内存带宽将是 Trainium3 的四倍 [S156]。
- **封装产能持续复合增长。** 据估计，CoWoS 产能在 2026 年底约为每月 105–130k 片晶圆，2027 年为 170–200k 片，到 2028 年约为 260k 片 [S90039,S3510,S3002]。🟡 面板级 CoPoS 预计在 2028 年下半年之前不会量产 [S3004]。
- > **提示**
  >
  > **算例 —— 内存价格敏感性。** 在约 $7.8M 的 Vera Rubin 机架中，内存约占 $2.0M（估计）[S330]。内存价格每上涨 10%，每台机架成本增加约 $200K（+2.6%）；若价格翻倍，则增加约 $2.0M（+26%），英伟达必须将其转嫁或自行消化（🔴 本资料库测算）。

[Q7 · 路线图与变数] HBM4E 的引脚速率与良率、三星的份额、CoWoS 供应是否超过需求、内存价格以及中国本土 HBM，将决定英伟达的供应护城河是拓宽还是被侵蚀。

MI455X leads 2026 on bandwidth (23.3 vs Rubin's 19.2 TB/s); Rubin Ultra (1 TB HBM4E) targets the capacity lead in 2027

Memory per accelerator package by year: capacity (GB, left) and bandwidth (TB/s, right); hollow = roadmap or estimate



Source: data from vendor roadmaps; Trainium4 = repo Est. [S33003] [S101] [S123] [S102] [S103] [S104] …; chart by repo · As of 2026-11-05

两组折线图，展示 2024-2028 年每颗加速器的内存。容量：英伟达 B200 180 GB，B300 288，Rubin 288，Rubin Ultra 按 2027 年公布计划为 1,024 GB（有报道称为 768 GB）；AMD MI325X 256，MI355X 288，MI455X 432；谷歌 Trillium 32、Ironwood 192；AWS Trainium2 96、Trainium3 144、Trainium4 约 288（估计）；华为 910C 128、950DT 144、960 与 970 288。带宽：Rubin 19.2 TB/s（发布目标 22），MI455X 23.3，Trainium4 约 19.6（估计），Ironwood 7.37，华为 950DT 4.0 并在 2028 年升至 14.4，Rubin Ultra 约 32 TB/s。

路线图一览



下表未列出的条目来源：HBM3E 12 层 [S372,S123]；CoWoS-L 5.5 倍（2026 年）与 9.5 倍（2027 年）光罩尺寸目标 [S380]；英特尔 EMIB-T [S15548,S15549]；搭载 HBM4E 的 MI500 [S145,S538]；长鑫存储 HBM3E [S3516]。

项目	时间窗口	状态	可信度	来源
Rubin：288 GB HBM4，19.2 TB/s（发布时 22）	2026 年 Q3 起	已出货	🟢	S102,S104
Rubin Ultra：1 TB HBM4E，16 个堆栈，约 32 TB/s	2027 年下半年	路线图	🟢 已公布 / 🟡 有 768 GB 或双裸片的报道	S35018,S110,S111,S509
面向 Rubin Ultra 的 Kyber NVL144 机架	2027 年下半年（有报道称推迟至 2028 年）	路线图	🟡	S507,S508
Feynman：定制 HBM、堆叠裸片	2028	路线图	🟡	S502,S119
Rubin CPX 以 HBM4 替代 GDDR7 复活	2027 年 Q1	有报道	🔴	S117
AMD MI455X 432 GB HBM4；MI500	2026；2027	已出货；路线图	🟢	S144,S538
三星 + SK 海力士 HBM4E 送样	2026 年 5–6 月	送样中	🟡	S3528
美光 HBM4E，基础裸片由台积电制造	2027	路线图	🟡	S3007
CoWoS 约每月 170–200k 片晶圆	2027 年底	预测	🟡	S3510,S3001
CoPoS 面板级封装量产	2028 年下半年至 2029 年（或更晚）	试产	🔴	S3004,S3508
华为昇腾 960 / 970 自研 HBM（960：288 GB；9.6 / 14.4 TB/s）	2027 / 2028	路线图	🟡	S163

Reported plans would take CoWoS to ~260k wafers/month by 2028, ~17x end-2023

TSMC CoWoS capacity at year end, k wafers/month: midpoint and range of press-reported estimates (all Est.)



Source: data from analyst and press estimates [S379] [S378] [S90039] [S3002] [S3510] [S3001]; chart by repo · As of 2026-11-05

带区间的柱状图，展示年末台积电 CoWoS 产能估计：2023 年约每月 15k 片晶圆（13-15k），2024 年约 35k（32-40k），2025 年约 75k（65-80k），2026 年约 120k（105-130k），2027 年预计 170-200k，2028 年预计约 260k，约为 2023 年底的 17 倍。所有数字均为分析师或媒体估计；台积电不以晶圆数披露 CoWoS 产能。

提示

算例 —— 晶圆数不等于封装数。 CoWoS 产能可能大致翻倍，从约 120–130k 片（2026 年底）增至每月约 260k 片晶圆（2028 年）[S3002]。但一片 300 mm 晶圆可容纳约 11–16 个 Rubin 封装，而四裸片 Rubin Ultra 级封装仅约 4–6 个（本资料库估计）[S3000]。如果产出转向 Ultra 级封装，两倍的晶圆产出的 GPU 数量大致持平甚至更少（🔴），这就是为什么即便产能增长，更大的封装仍会让封装产能保持紧张。

HBM4 到 HBM4E：带宽从何而来

单堆栈带宽就是 *总线位宽 × 引脚速率*。HBM4 将总线从 1,024 根线翻倍至 2,048 根（机制详见 HBM 详解）[S369]；在同一代内，唯一的杠杆就是每根线的翻转速度，而这恰恰是 Rubin 未达预期之处。

单堆栈	HBM3E 12 层	HBM4（JEDEC）	Rubin 中的 HBM4	HBM4E（2027 年）
接口	1,024 位	2,048 位 [S369]	2,048 位	2,048 位（假设）
引脚速率	9.6–9.8 Gb/s [S373,S372]	8 Gb/s [S369]	推算约 9.4 Gb/s [S90006]	目标最高 12.8 Gb/s [S3009]
带宽	~1.2–1.3 TB/s	2.0 TB/s	~2.4 TB/s	~3.3 TB/s（本资料库测算）
容量	36 GB	最高 64 GB [S369]	36 GB	48–64 GB [S111,S35041]
基础裸片	DRAM 工艺	可选逻辑工艺	—	定制逻辑，台积电 N3P / N12 或三星 4 nm [S3008,S3011]

提示

算例 —— 引脚速率解释了 Rubin 的规格修订。 Rubin 搭载八个 2,048 位的 HBM4 堆栈 [S360]。按 8 Gb/s（JEDEC）计：8 × 2,048 × 8 ÷ 8 = 16.4 TB/s。按约 9.4 Gb/s 计：19.2 TB/s，即修订后的数字。按约 10.7 Gb/s 计：约 21.9 TB/s，即 22 TB/s 的发布目标 [S103,S90006]。英伟达曾要求供应商提供 >10–11 Gb/s [S90041]；据报道量产器件的速率更低。Rubin Ultra 以 16 个堆栈实现约 32 TB/s，每引脚只需约 7.8 Gb/s（本资料库测算），这是依靠堆栈数量而非速率的更稳妥押注。

提示

算例 —— 1 TB 的内存账单。 按伯恩斯坦（Bernstein）对 2027 年 HBM4 约 $53/GB 的预测 [S333]，Rubin Ultra 的 1 TB 每颗 GPU 约需 $54K 的 HBM，而同价格下 Rubin 的 288 GB 约为 $15K（🔴 本资料库测算）。768 GB 方案每颗 GPU 可节省约 $14K，这可能是相关报道背后的一个合理原因。TrendForce 预计 2027 年 HBM 综合价格将上涨 121% [S3520]。

🔧 技术细节：为什么面板级封装与定制基础裸片很重要

随着封装尺寸逼近 9.5 倍光罩尺寸，一片 300 mm 圆形晶圆能容纳的大型矩形中介层越来越少；方形面板的面积浪费更少，这正是台积电试产 CoPoS 的原因（见 CoWoS 与先进封装）[S3004]。另一方面，采用逻辑工艺的 HBM 基础裸片使买家可以在 DRAM 堆栈下方放置自己的控制器或简单计算单元：这是一种超越“购买英伟达同款堆栈”的设计杠杆。

哪些因素会改变格局

- **HBM4E 的速率与良率。** 若再像 Rubin 那样未达预期，AMD 将再获得一个带宽卖点；若爬坡顺利，英伟达将凭借 Rubin Ultra 恢复领先。
- **三星的份额。** 预测称到 2026 年 Q4 其份额将接近 40% [S3501]；如果这部分产能向 AMD 倾斜 [S3512]，英伟达的多源采购优势将缩小。
- **CoWoS 供应超过需求。** 预计到 2026 年底缺口将从约 20% 收窄至约 10% [S3505]；凯基证券（KGI）预计 2027 年英伟达与博通各增加约 100k 片晶圆 [S3001]。封装产能充裕将削弱配额作为护城河的作用。
- **内存价格。** 内存已约占 Vera Rubin 机架成本的 26%（估计）[S330]；HBM 价格进一步上涨，挤压的要么是英伟达的利润率，要么是客户的预算。
- **中国。** 长鑫存储（CXMT）计划于 2027 年扩产 HBM3E [S3516]；华为的目标是到 2028 年达到 14.4 TB/s [S163]。

[Q7 · 路线图与变数] 只有当 1 TB 的 Rubin Ultra 如期按公布规格出货时，英伟达的路线图才能在 2027 年夺回容量领先；更大的变数在于封装与 HBM 供应是否不再稀缺。

🎯 企业发展视角

1. 定制 HBM 基础裸片开辟了新的设计空间：挑战者能否凭借内存侧逻辑而非堆栈数量实现差异化?
2. 如果 CoWoS 产能到 2028 年大致翻倍 [S3002]，今天的供应优势有多少只是暂时的?
3. HBM4E 的延迟是否有利于依靠更多堆栈、更低引脚速率的设计（AMD 的 12 个堆栈、Rubin Ultra 的 16 个堆栈）？
4. 二线买家现在需要为 2028 年预留哪些封装替代方案（英特尔 EMIB-T、CoPoS、封测代工厂（OSAT）产能）？

内存、封装与供应链：价值链与企业发展视角

第 03 层 · 内存、封装与供应链 · 约 12 分钟阅读 · 最近核实：2026-11-05

⚡ 要点速览

- **内存已成为 AI 机架中最大的新增价值池。** 摩根士丹利估计，在约 $7.8M 的 Vera Rubin NVL72 中，内存约占 $2.0M（约 26%），而在约 $4.0M 的 GB300 NVL72 中仅约 $0.37M（约 9%）（估计）[S330,S331,S332]。
- **内存厂商的利润率如今已超过英伟达（NVIDIA）。** 美光（Micron）截至 2026 年 9 月的季度 GAAP 毛利率为 86.8% [S3533]，SK 海力士 2026 年 Q3 营业利润率约为 80% [S3502]，而英伟达的毛利率为 75.0% [S405]。
- **台积电（TSMC）从封装中稳定获利，但不那么惊人。** 其 2026 年 Q3 毛利率为 66.4% [S3538]；先进封装约占 2025 年营收的 10% [S3509]，另据报道 CoWoS 价格将上涨 10–20%（🟡）[S3510]。
- **测试与互连专业厂商赚取堪比芯片公司的利润率。** 爱德万测试（Advantest）预计 FY2026 营业利润率为 51.9% [S3521]；Astera Labs 指引毛利率约为 72% [S3525]。
- **机架组装商只分到残羹。** ODM 在一台 Vera Rubin 机架上的毛利率估计为 1.9%（估计）[S332]；占据约 40% AI 服务器份额的富士康 [S3014]，公司整体毛利率约为 6.3% [S3522]。
- **英伟达在本层的“并购”是合同，而非收购。** 它持有 $279B 的供应承诺 [S407]；相关交易包括对 Enfabrica 的收购式招聘（acquihire）（>$900M）[S475]、Groq 技术授权（据报道约 $20B）[S90019]，以及对英特尔（Intel）$5B 的股权投资 [S468]。
- **[Q8 · 价值池与并购机会]** 增长最快的价值池是 HBM 与封装；可投资的私营公司机会位于 HBM 之外的内存层级（CXL、SRAM、光子互连架构），美满电子（Marvell）为收购 Celestial AI 预付了约 $3.25B [S2513]。



利润率水平柱状图：美光 GAAP 毛利率 86.8%（2026 财年 Q4），SK 海力士营业利润率约 80%（2026 年 Q3），英伟达毛利率 75.0%（Q2 FY2027），Astera Labs 毛利率约 72%（指引），台积电毛利率 66.4%（2026 年 Q3），爱德万测试营业利润率 51.9%（FY2026 预测），富士康毛利率约 6.3%（2025 年 Q2），机架 ODM 在机架上的毛利率估计为 2.7%（GB300 NVL72）与 1.9%（Vera Rubin NVL72）。

一台机架上的钱被谁赚走

机架上的大部分收入流向英伟达，但在英伟达的销货成本中，最大一项已不再是硅片：Epoch AI 估计高带宽内存（HBM）约占 B200 制造成本的 45% [S35020]，到 2025 年 Q4 内存约占 AI 芯片元器件支出的 63% [S35021]。2026 年的内存超级周期（2026 年 Q1 DRAM 行业营收环比增长 81%，达 $97B）[S3518]进一步推高了这一比重（成本机制见 P5；机架经济学见第 08 层）。



Est.: memory rises from ~9% to ~26% of an NVL72 rack's cost (GB300 → Vera Rubin)

Morgan Stanley rack BOM (ODM price to hyperscaler, May 2026), US$ M · memory = HBM + CPU-attached LPDDR5X



Source: data from Morgan Stanley via PC Gamer, Wccftech, iTiger [S332] [S331] [S330]; chart by repo · As of 2026-11-05

NVL72 机架估计成本堆叠柱状图：GB300 NVL72 为 $3.99M，其中 GPU $2.52M、内存 $0.37M（9%）；Vera Rubin NVL72 为 $7.80M，其中 GPU $3.96M、内存 $2.00M（26%），每台机架的内存金额增长 5.4 倍。

提示

算例 —— 一台 Vera Rubin 机架上各环节的毛利（🔴 仅作示意）。 将各公司最新的利润率应用到摩根士丹利估算的 $7.8M 机架中其各自对应的部分 [S332]：GPU $3.96M × 75% ≈ **$3.0M** 归英伟达 [S405]；内存 $2.0M × ~80% ≈ **$1.6M** 归内存厂商 [S3502]；ODM 1.9% × $7.8M ≈ **$0.15M** [S332]。公司层面的利润率只是近似替代，但内存厂商如今在每台机架上获取的毛利已约为英伟达的一半。摩根士丹利还估计，若买家直接采购 SOCAMM 内存，机架价格约为 $6.7M [S332]，即约 $1.1M 属于转手部分，只抬高了发票金额而不增加利润。

环节	主要参与者	利润率信号	2026 年定价权
HBM / DRAM	SK 海力士、三星、美光	80–87% [S3502,S3533]	高：2027 年 HBM 大部分已按更高价格签约 [S3534]；SK 海力士签有 14 份长期协议（LTA） [S3503]
晶圆代工 + CoWoS	台积电	毛利率 66.4% [S3538]	上升：CoWoS 晶圆价格已接近 7 nm 逻辑晶圆水平 [S3509]

环节	主要参与者	利润率信号	2026 年定价权
封测代工（OSAT）	日月光/矽品（ASE/SPIL）、安靠（Amkor）	来源中无数据	增长：台积电正外包更多 CoW 工序 S3003
ABF 载板、PCB	揖斐电（Ibiden）、欣兴电子（Unimicron）等	来源中无数据	每台 Rubin 机架的用量上升 S332；买家提供预付款 S3532
测试	爱德万测试	营业利润率 51.9%（FY2026 预测） S3521	在 SoC 测试机领域较高
机架集成	富士康、广达、纬创	机架上约 2%（估计） S332	低

Est.: of ~$4.8M spent on a GB300 NVL72 rack + network, NVIDIA keeps ~$2.3M as GPU gross profit

Where the dollars go, US$ M · rack price $3.99M (Morgan Stanley, May 2026) + ~$0.8M scale-out network/storage (SemiAnalysis GB200 basis) · GPU cost on Epoch AI B200 basis



All values Est. · NVIDIA also earns margin inside 'Other rack content' (Grace, NVLink switches, NICs) and much of the network spend; those splits are not public.

Source: data from Morgan Stanley, SemiAnalysis, Epoch AI (repo calc) [S332] [S331] [S334] [S32004] [S35020] [S324]; chart by repo · As of 2026-11-05

桑基图：一台 GB300 NVL72 机架及其分摊的网络部分的估计价值流向：约 $4.8M 中，英伟达 GPU 毛利约 $2.27M，台积电逻辑晶圆约 $0.14M、CoWoS-L 封装约 $0.09M，HBM 厂商约 $0.31M，LPDDR5X 约 $0.06M，其他机架内容约 $0.94M，液冷 $0.05M，ODM 利润约 $0.11M，横向扩展网络与存储约 $0.8M。

🔧 技术细节：为什么内存厂商的利润率能超过英伟达

DRAM 通常是利润率大起大落的大宗商品。2026 年，常规 DRAM 合约价格在一个季度内上涨 93–98% S3518，原因在于 HBM 每比特消耗的晶圆面积要大得多 —— 美光称 HBM3E 约为 DDR5 的 3 倍 S3006。每投片一片 HBM 晶圆，常规内存供应就减少一片，因此整个产品线的价格都会上涨。内存利润率具有周期性，这对任何承接长期供应合同的一方都至关重要。

值得关注的私营公司（仅基于公开信息）

公司	业务	阶段 / 最近一次公开融资	重要性
Panmnesia	用于内存池化（memory pooling）的 CXL 3.x 交换芯片与 IP	A 轮融资超过 $60M（2024 年 11 月）；估值超过 $250M S3523	为 KV 缓存与大模型提供 HBM 之外的容量层级
d-Matrix	SRAM 加 LPDDR 的存内计算推理卡	C 轮 $275M，估值 $2B（2025 年 11 月） S2511	不依赖 HBM 的以内存为中心的推理 S170
SambaNova	三级内存：SRAM、64 GB HBM、最多 1.5 TB DDR S168	与英特尔以约 $1.6B（含债务）进行的洽谈已停滞 S2512	内存分层的验证案例；可能成为困境资产
Lightmatter	光子互连	D 轮 $400M，估值 $4.4B（2024 年 10 月） S2510	光链路可能将内存与计算分离

公司	业务	阶段 / 最近一次公开融资	重要性
Groq（GroqCloud）	向英伟达授权后的基于 SRAM 的 LPU 云服务	英伟达授权费约 $20B（据报道）[S90019]	表明英伟达为吸收一种替代内存架构所愿付出的价格

> **提示**
>
> **算例 —— 一个内存层级能带来什么。** Enfabrica 的 EMFASYS 宣称，单台以太网连接设备后方可挂载最多 18 TB DDR5 [S3526]，相当于约 62 颗 Rubin GPU 的 HBM 容量（18,000 ÷ 288 GB）[S100]，只是带宽为 DDR5 级别而非 HBM 级别。对于很少被读取的 KV 缓存，这样的层级可能比为获取内存而购买 GPU 更划算；厂商宣称每 token 成本最多可降低 50% [S3526]。另见内存分层与 Rubin CPX。

值得关注的上市可比公司：Astera Labs（PCIe/CXL 互连；2026 年 Q2 营收 $392M，同比增长 104%）[S3524]，以及 Cerebras（2026 年 5 月上市）[S2504]。

本层的并购历史

时间	交易	金额	相关性	来源
2025-09	英伟达收购式招聘与授权：Enfabrica	>$900M（据报道）	SuperNIC 加 EMFASYS：通过以太网提供最多 18 TB CXL 内存	S475,S3526
2025-09	英伟达股权投资：英特尔	$5B	获得美国本土晶圆代工厂与 EMIB 封装合作伙伴的选择权	S468
2025-10	OpenAI 与三星、SK 海力士签署意向书	无约束力	买家直接签约采购内存	S3535
2025-12	英伟达技术授权与团队招募：Groq	约 $20B（据报道）	不依赖 HBM 的 SRAM 推理	S90019
2026-02	美满电子收购 Celestial AI	约 $3.25B 预付 + 业绩对赌付款	光子内存互连架构	S2513
2026-03	AMD–三星 HBM4 谅解备忘录	不适用	以供应优先权作为交易筹码	S3511

> **提示**
>
> **算例 —— 预付还是收购？** Celestial AI 约 $3.25B 的预付对价 [S2513]，约相当于英伟达 $279B 承诺额的 1.2% [S407]。对挑战者而言，同样约 $3.25B 也可以用于预付约 210,000 套 Rubin 级 HBM（288 GB，按伯恩斯坦（Bernstein）对 2027 年约 $53/GB 的预测，每套约 $15K）[S333]（🔴 本资料库测算）。以当前的内存利润率，锁定供应带来的竞争力提升可能大于收购一家内存架构初创公司。

[Q8 · 价值池与并购机会] 最大的增量价值池在内存厂商与台积电手中；它们无法被收购，因此机会在于合同（预付款、LTA、联合设计的定制 HBM 基础裸片）以及对内存层级初创公司的少数股权投资。

🎯 企业发展视角

1. 对于重 LPDDR 的推理方案（如 AI200 每卡 768 GB）[S173]，每 GB 带宽达到多少时，LPDDR 在每 token 成本上会胜过 HBM?
2. 入股一家 CXL 交换芯片或内存互连架构公司（Panmnesia，或与 Astera Labs 合作），能否为挑战者提供英伟达纯 HBM 封装所不具备的容量层级?
3. 在约 $2–3B 的入场估值下（d-Matrix、Celestial AI），SRAM 与光子内存架构应归为收购、合作还是观望?
4. 资本是更应投向与利润率 80% 以上的内存厂商签订的供应预付款与 LTA，还是投向这些厂商的股权?

5. 与 SK 海力士、三星或台积电联合设计定制 HBM 基础裸片 [S3011,S3008]，能否带来类似 AI250 所宣称的近存计算收益 [S173]？

第 04 层 —— CPU（Grace、Vera）

第 04 层（共 12 层）· AI 系统中的主机 CPU、CPU–GPU 互连与 CPU 内存 · 阅读约 7 分钟 · 最近核实：2026-11-05

⚡ 要点速览

- **每块 GPU 都需要一颗主机 CPU**，用来启动其任务、为其供给数据、运行推理服务逻辑，并越来越多地执行智能体调用的工具。主机性能不足会让 GPU“挨饿”：由 CPU 负责数据预处理时，一台 16-GPU 的 DGX-2 只发挥出其 ResNet-50 吞吐量的 56% [S4017]。
- **英伟达（NVIDIA）的对策是把主机掌握在自己手里。** Grace（72 个 Arm 核心、最高 480 GB LPDDR5X）通过 900 GB/s 的 NVLink-C2C 与 GPU 相连，带宽约为 PCIe Gen5 x16 链路的 7 倍；其缓存一致性（cache coherence）使 CPU 内存成为 GPU 的第二个内存层级 [S129,S222]。
- **每 GPU 主机带宽**从 128 GB/s（DGX H100）提升至 900 GB/s（GH200）；GB200 让每颗 Grace 搭配两块 GPU 后回落至约 450 GB/s；到 Vera Rubin 又回到约 900 GB/s，同时每块 GPU 可用约 750 GB 的 CPU 内存 [S128,S4019,S100,S102]。
- **Vera（2026 年）是英伟达首款采用自研定制核心的 CPU：**88 核、176 线程，最高 1.5 TB LPDDR5X、带宽约 1.2 TB/s，还以 256 颗 CPU 的整机架形态单独销售，用于智能体沙箱 [S4000,S4002]；Meta 是首个大规模单独采购 Grace 的客户 [S4006]。
- **智能体（agentic） AI 正在拉动 CPU 需求：**🟡 英特尔（Intel）与 TrendForce 认为 AI 服务器的 CPU:GPU 配比正向 1:2–1:1 演进 [S4012,S4013]，与此同时 2026 年服务器 CPU 供不应求 [S4015]。
- **弱点与最强挑战者：**主机仅占机架成本约 2%（在估计约 $7.8M 的 Vera Rubin 机架中约为 $180k）[S331]；通用 CPU 工作负载已高度商品化，Vera 的基准测试领先幅度也有限 [S4003]。AMD 的 256 核 EPYC Venice 是 Helios 机架的核心 [S4028,S538]；AWS、谷歌（Google）与微软（Microsoft）都运行自研 Arm CPU。
- **英伟达两头下注：**以 $5B 入股英特尔，合作开发带 NVLink 的定制 x86 CPU [S4009]；同时通过 NVLink Fusion 接入高通（Qualcomm）与富士通的 CPU [S90031]。

Host link per GPU: 7× jump with GH200, halved on GB200, restored on Vera Rubin

CPU↔GPU bandwidth per GPU, GB/s, both directions; a shared C2C link is split across its GPUs; hatched = announced



Source: data from NVIDIA, AMD, PCI-SIG specs; heise; repo arithmetic [S189] [S312] [S222] [S188] [S315] [S33022] …; chart by repo · As of 2026-11-05

每 GPU 的 CPU 至 GPU 带宽柱状图：DGX-1 V100 为 32 GB/s（PCIe Gen3），DGX A100 为 64（Gen4），DGX H100 与 DGX B200 为 128（Gen5）；GH200 经 NVLink-C2C 达 900 GB/s，每块 GPU 配一颗 Grace；GB200 与 GB300 NVL72 约为 450，因为两块 GPU 共享一颗 Grace 的 900 GB/s 链路；Vera Rubin NVL72 约为 900（每颗 Vera 1.8 TB/s，由两块 GPU 共享）；AMD Helios 若其 EPYC Venice 主机采用 PCIe Gen6 x16 链路，约为 256。

提示

算例 —— 主机花多少钱、管多少事。 摩根士丹利估计一台 Vera Rubin NVL72 约 $7.8M，其中 36 颗 Vera CPU 约 $180k [S331]：占机架的 **~2.3%**，折合每块 GPU 约 $2,500 的 CPU 成本。这些 CPU 承载 54 TB 的 LPDDR5X，约为整机架 20.7 TB HBM4 的 2.6 倍 [S102,S362]，并掌控全部 72 块 GPU 的调度路径。**结论：**账单中的一小部分，决定了每块 GPU 能保持多少“热”上下文。

本层在技术栈中的位置



本层导图



八个问题一览

#	问题	简要回答	详见
Q1	职能是什么？薄弱时会出什么问题？	为 GPU 供给数据并运行非矩阵类工作；主机薄弱会让 GPU“挨饿”（DGX-2 上 44% 时间空闲） S4017	AI 为什么需要 CPU
Q2	哪些指标最关键？	每 GPU 主机带宽、每 GPU CPU 内存、每核带宽、每 GPU 主机线程数、能效（perf/W）	Grace 与超级芯片

#	问题	简要回答	详见
Q3	代际进步如何?	每 GPU 主机链路 128 → 900 GB/s；每 GPU CPU 内存 ~240 → ~750 GB；每 GPU 线程数 28 → 88	Vera 与定制核心
Q4	优势从何而来?	系统集成（一致性链路、机架级协同设计），而非更强的核心	发展历程与构建方式
Q5	最强挑战者是谁?	机架内是 AMD（Helios 中的 Venice）；智能体集群中是超大规模云厂商的自研 Arm CPU	竞争格局
Q6	复制成本多高?	做一颗 Arm CPU 不难；做一个缓存一致、机架级的 CPU–GPU 平台很难	发展历程与构建方式
Q7	路线图?	Vera 2026 年下半年；Rosa 随 Feynman 于 2028 年推出 🟡；英特尔 NVLink Xeon 未定时间；AMD Verano 2027 年；高通 C1000 2028 年下半年 🟡	路线图
Q8	价值池与并购机会?	CPU 约占机架成本 2%（估计）[S331]；价值在于内存层级、Fusion 授权和独立的智能体 CPU	价值链与企业发展视角

本层页面

页面	你将了解
AI 系统为什么需要 CPU	主机职能、GPU 饥饿、CPU:GPU 配比、智能体带来的 CPU 需求
Grace 与超级芯片	一致性 NVLink-C2C 与 PCIe 之比较、超级芯片产品家族、KV 缓存卸载、关键指标
Vera 与定制核心	Vera 的设计、为何采用定制核心、基准测试宣称、英特尔交易
CPU 挂接策略	各厂商如何为加速器搭配 CPU
竞争格局	正面对比与能力热力图
发展历程与英伟达的构建方式	时间线、关键决策、复制成本、反事实推演
路线图	Vera、Rosa 及竞争对手 CPU 路线图（附置信度标注）
价值链与企业发展视角	谁在 CPU 层获取收入、非上市公司、并购

🔧 **技术细节：如何阅读主机 CPU 规格表**

- **带宽数字**通常是双向合计；单向为其一半（PCIe Gen5 x16 = 合计 128 GB/s，每个方向约 64）。
- **共享链路：**将 C2C 数字除以其上挂接的 GPU 数量（GB200：900 ÷ 2）。
- **内存带宽**是峰值；在 Grace 上，STREAM 实测持续带宽为峰值的 80–95% [S4020]。
- **线程与核心：**云上的 vCPU 是硬件线程；Grace 每核一个线程，Vera 和大多数 x86 处理器每核两个。

🎯 企业发展视角

1. **是控制点，而非利润池。** 机架内每颗 Vera 约 $5,000（估计）[S331]，CPU 收入规模不大；掌握主机，等于锁定了内存层级、调度路径和机架设计。
2. **智能体 CPU 是一个新的插槽市场。** 如果沙箱集群与 GPU 的配比接近 1:1 [S4012,S4013]，独立智能体 CPU 的赢家（Vera、AMD、英特尔或超大规模云厂商的 Arm 芯片）将获得一块大业务；Meta 2027 年纯 Vera CPU 部署计划就是一次检验 [S4006]。
3. **高通问题（仅基于公开信息）：**手握 Fusion CPU 合作 [S131]、AI200/AI250 机架 [S173]，以及计划于 2028 年下半年推出的约 250 核 Dragonfly C1000 🟡 [S4030]，哪一种主机角色（挂接英伟达、自有机架，还是独立智能体集群）最有可能实现规模化?

AI 系统为什么需要 CPU

第 04 层 · CPU（Grace、Vera）· 阅读约 9 分钟 · 最近核实：2026-11-05

⚡ 要点速览

- **GPU 负责算数，主机 CPU 负责其余一切：**调度并启动 GPU 任务、加载与解码数据、分词（tokenization）、网络与存储 I/O、溢出内存，以及越来越多的 AI 智能体所调用的工具。主机一慢，昂贵的 GPU 就只能干等。
- **GPU“饥饿”是可以量化的。** 在一台 16-GPU 的 DGX-2 上，ResNet-50 训练在 CPU 预处理下仅达 12,586 images/s，而使用合成数据时为 22,656 images/s，即 GPU 约 44% 的时间处于空闲；把解码挪到 GPU 上后恢复至 21,034 images/s [S4017]。
- **英伟达（NVIDIA）不断提高每块 GPU 配备的主机算力：**DGX H100 上每 GPU 约 28 个主机线程 [S33022]，GB200 NVL72 上为 36 个（72 块 GPU 配 36 颗 Grace）[S396]，Vera Rubin NVL72 上约 88 个（本资料库基于 [S4000,S102] 推算）。
- **智能体 AI 与强化学习推高 CPU 需求。** 英特尔（Intel）2026 年表示，在智能体场景下 CPU:GPU 配比可能收紧至接近 1:1 [S4012]；TrendForce 预计为 1:2 至 1:1 [S4013]；2026 年初服务器 CPU 交货周期已达约 6 个月 [S4015]。
- **英伟达如今直接面向这类需求销售 CPU：**一个由 256 颗 Vera 组成的机架可同时维持 >22,500 个 CPU 运行环境 [S4000]，大约每核一个（256 × 88 = 22,528）。
- **看空论点：**主机是机架中便宜的部分（在估计约 $7.8M 的 Vera Rubin NVL72 中约占 $180k）[S331]，且超大规模云厂商可以在自有 Arm 集群上运行智能体工具；AWS 为每颗 Trainium3 只配 16 个主机 vCPU [S354]。

Vera Rubin gives each GPU 88 host threads, 3× DGX H100; a Trainium3 gets 16

Host CPU hardware threads (vCPUs) per accelerator; labels add physical cores where known; hatched = announced



Source: data from NVIDIA DGX datasheets; NVIDIA Grace/Vera; AWS Neuron docs [S189] [S312] [S222] [S313] [S314] [S188] ...; chart by repo · As of 2026-11-05

每个加速器所配主机 CPU 线程数柱状图：DGX-1 V100 为 10，DGX-2 为 6，DGX A100 为 32，DGX H100 为 28，DGX B200 为 28，GH200 为 72（72 个 Grace 核心，无 SMT），GB200 与 GB300 NVL72 为 36，Vera Rubin NVL72 为 88（44 个 Olympus 核心，每核两个线程）；AWS Trn2 实例每颗 Trainium2 配 12 个主机 vCPU，Trn3 Gen2 UltraServer 每颗 Trainium3 配 16 个，因此英伟达的机架设计在每个加速器上配备的主机算力高出数倍。

1. 主机到底做什么

不妨把它想象成一家餐厅：GPU 是手速极快、但只会掌勺的厨师；主机 CPU 则是传菜调度和备菜间。调度一慢，厨师就只能干站着。主机承担六项职能：

1. **编排：**驱动程序、CUDA 运行时，以及每个训练步中成千上万次的内核启动（第 09 层）。
2. **数据加载：**读取、解码、增强训练数据并进行分词。数据加载器（data loader）过慢会导致 GPU 饥饿（GPU starvation）。
3. **I/O：**检查点、存储与网络配置，部分已卸载到 DPU（第 07 层）。
4. **推理服务：**请求处理、分词、批处理与流式输出。
5. **溢出内存：**放不进高带宽内存（HBM）的权重、KV 缓存和嵌入向量（Grace 与超级芯片）。
6. **智能体工具与强化学习环境：**为智能体 AI 执行代码、浏览网页与调用 API，以及为强化学习打分。

在智能体的一轮交互中，只有下图中的 GPU 步骤是矩阵运算：



提示

算例 —— 主机过慢让一台 DGX-2 损失了多少。 英伟达在一台 DGX-2（16 块 V100 GPU，48 个主机核心）上测量了 ResNet-50 训练 [S4017,S313]：- 使用合成数据时的 GPU 上限：**22,656 images/s**；使用 CPU 数据加载器时：**12,586 images/s**（56%）。- CPU 每核每秒约解码 262 张图像（12,586 ÷ 48），若要喂满上限约需 86 个核心，是这台机器实际核心数的 1.8 倍。- 按 $399,000 的标价 [S313,S314]，44% 的空闲时间意味着每台系统约有 $176,000 的硬件被闲置。- 解决办法是把工作挪到 GPU 上：DALI 达到 **21,034 images/s**（93%）[S4017]，A100 还增加了硬件 JPEG 解码器 [S4018]。

结论：主机瓶颈的解法要么是多买 CPU，要么是把工作挪到 GPU 上。智能体的工具调用无法挪到 GPU 上，这正是 CPU 需求再度上升的原因。

CPU-bound data loading left DGX-2's 16 GPUs 44% idle; GPU decoding got 93%

ResNet-50 training throughput on one DGX-2 (16× V100, 48 host CPU cores), images per second



Vendor measurement (NVIDIA)

Source: data from NVIDIA DALI case study; DGX-2 datasheet [S4017] [S313] [S314]; chart by repo · As of 2026-11-05

DGX-2 上 ResNet-50 训练吞吐量柱状图：使用合成数据（即 GPU 上限）时为每秒 22,656 张图像；使用 48 个主机核心上的标准 CPU 预处理流水线时为 12,586（为上限的 56%，即 GPU 有 44% 时间空闲）；使用 NVIDIA DALI 将 JPEG 解码与数据增强移到 GPU 上后为 21,034（93%）。

[Q1 · 职能与失效后果] 主机让 GPU 保持忙碌，并运行一切非稠密矩阵运算的工作。主机薄弱时系统并不会崩溃；只是 GPU 会“挨饿”（DGX-2 测试中 44% 时间空闲），当上下文需要重新计算而非重新加载时首 token 延迟上升，智能体或 RL 循环则因等待工具而停滞。薄弱的主机会悄无声息地拉低系统中最昂贵部分的回报。

🔧 **技术细节：主机时间花在了哪里**

- **内核启动**每次耗费数微秒的 CPU 时间；CUDA Graphs 可把一个训练步录制下来，再用一次调用重放。
- **锁页内存（pinned memory）：**数据必须先放在页锁定的主机内存中，GPU 的拷贝引擎才能搬运。
- **NUMA：**在双路 x86 服务器中，每颗 CPU 各管一半 GPU；如果加载线程跑在错误的插槽上，就要跨越插槽间链路。单 CPU 的超级芯片可以避免这一问题。

2. 各代系统的 CPU:GPU 配比

英伟达基于 x86 的 DGX 服务器八年来一直保持每 8 块 GPU 配两颗 CPU（从 DGX-1 到 DGX B200）[S189,S188,S33022,S319]；16-GPU 的 DGX-2 为 1:8 [S313]。GH200 为每块 GPU 配一颗 72 核 Grace [S128]；GB200、GB300 和 Vera Rubin NVL72 则定格在 72 块 GPU 配 36 颗 CPU [S396,S32004,S102]。竞争对手的选择不同：AMD 的 Helios 为 72 块 GPU 配 18 颗 EPYC Venice CPU（1:4）[S538]；AWS 则改为公布 vCPU 数：每颗 Trainium2 配 12 个，每颗 Trainium3 配 16 个 [S4021,S354]。

提示

算例 —— 每 GPU 主机线程数。 DGX H100：2 × 56 核 × 2 线程 ÷ 8 块 GPU = **28** [S33022]。GB200 NVL72：36 × 72 核 ÷ 72 = **36** [S396,S129]。Vera Rubin NVL72：36 × 88 核 × 2 线程 ÷ 72 = **88** [S4000,S102]。AWS Trn3 Gen2：2,304 个 vCPU ÷ 144 颗芯片 = **16** [S354]。**解读：**英伟达在每个加速器上捆绑的主机算力是 AWS 的 3–5 倍；这既可以看作对智能体时代的远见，也可以看作部分买家更愿意单独配置的 CPU 成本。

3. 智能体 AI 与强化学习：CPU 需求为何再度上升

智能体在 GPU 上“思考”与在 CPU 上“行动”（运行代码、查询数据库、浏览网页）之间交替进行；一次两秒的工具调用会一直占用该请求的 GPU 槽位，除非调度器把它重新填满。RL 后训练每一步会生成数以千计的尝试，每次尝试都要在隔离的沙箱中执行和打分，通常每个沙箱占一个核心。

业界在 2026 年注意到了这一点：英特尔表示配比可能从当前的 1:4–1:8 向 1:1 靠拢 [S4012]；AMD 表示 CPU 需求超出预期 [S4012]；Counterpoint 将 AMD 在 2026 年第一季度的份额提升归功于智能体需求，而同期英特尔受供应限制 [S4014]。英伟达的回应是推出独立销售的 Vera 和 Vera CPU 机架 [S4000]；据报道，英伟达将其定位为一项数十亿美元级别的业务 🟡 [S90003]。

> **提示**
>
> **算例 —— 为一次 RL 训练配置 CPU。** 设想以每沙箱一个核心的方式让 22,500 个沙箱保持满载，这正是英伟达给出的单个 Vera 机架的数字（256 × 88 = 22,528 个核心）[S4000]。一个 GB200 NVL72 机架有 36 × 72 = 2,592 个 Grace 核心 [S396,S129]，且这些核心已在为各自的 GPU 服务，因此同样的负载需要 **约 8.7 个 GB200 机架**的主机核心。**结论：**在智能体规模下，专用 CPU 资源池优于借用 GPU 机架的主机；谁提供这个资源池，谁就能抢占一个新的 CPU 插槽市场。

> **注意**
>
> 🐻 **看空观点：**智能体工具在任何 CPU 上都能运行。Graviton5（192 核）、Cobalt 200（132 核）和 AMD 的 256 核 Venice 都已上市 [S4022,S4024,S4028]；沙箱集群是 AI 技术栈中商品化程度最高的部分。

🎯 企业发展视角

1. **智能体带来的 CPU 需求最终落在哪里？** 是落在 GPU 机架内部（由英伟达获取），还是落在通用集群上（AMD、英特尔、超大规模云厂商的 Arm）？应关注头部 AI 实验室的资本开支披露。
2. **是利润池还是控制点？** 机架内每颗 Vera 约 $5,000（估计，$180k ÷ 36）[S331]，CPU 收入规模不大；其价值在于掌控内存层级和调度路径。
3. **高通问题（仅基于公开信息）：**高通（Qualcomm）将其已发布的 Dragonfly C1000 定位于智能体编排和 AI 头节点 🟡 [S4029]。智能体浪潮是否会让一颗高能效、高核心数的 Arm CPU 成为独立的切入点，而不论其是否挂接 GPU？

Grace 与超级芯片

第 04 层 · CPU（Grace、Vera）· 阅读约 10 分钟 · 最近核实：2026-11-05

⚡ 要点速览

- **Grace 是一颗为“喂饱”GPU 而生的 CPU。** 它于 2021 年 4 月发布 [S537]，拥有 72 个 Arm Neoverse V2 核心，最高配 480 GB LPDDR5X，带宽最高约 512 GB/s [S129]；英伟达（NVIDIA）的调优指南预计实际可达峰值的 80–95% [S4020]。
- **差异化在于链路，而非核心。** NVLink-C2C 在 Grace 与其 GPU 之间提供 900 GB/s 带宽，约为 PCIe Gen5 x16 链路（128 GB/s）的 7 倍，并且具备缓存一致性（cache coherence） [S129,S222]。
- **缓存一致性使 CPU 内存成为 GPU 的第二个内存层级：** 一个 GB200 NVL72 机架中，约 17 TB 的 LPDDR5X 与 13.4 TB 的 HBM3E 并存 [S121]；Vera Rubin NVL72 中则是 54 TB LPDDR5X 配 20.7 TB HBM4 [S102,S362]。
- **超级芯片（superchip）的配比在变化。** GH200 为每块 GPU 配一整颗 Grace 和 900 GB/s 带宽 [S128]；GB200 中两块 GPU 共享一条 900 GB/s 链路（每块约 450 GB/s） [S4019]；Vera Rubin 把链路翻倍至 1.8 TB/s（每块 GPU 约 900 GB/s） [S100,S209]。
- **回报：KV 缓存卸载。** 英伟达称，与在 x86 主机的 H100 上重新计算相比，改为重新加载已缓存的上下文可使首 token 时间（time-to-first-token）最多加快 14 倍，在 GH200 上还可最多再快 2 倍 [S4016]。
- **弱点：** 焊接式 LPDDR5X 将 Grace 的内存上限锁定在每颗 CPU 480 GB，购买时即已固定 [S129]；缓存一致性只适用于英伟达自家 CPU 或 NVLink Fusion 合作伙伴；许多买家仍选择 x86 HGX 服务器 [S319]。

Vera's NVLink-C2C moves 1,800 GB/s CPU↔GPU, 14× a PCIe Gen5 x16 link (128 GB/s)

CPU-to-GPU link bandwidth per GPU, GB/s, both directions combined: PCIe x16 generations vs NVLink-C2C



Hatched = announced, not yet shipping

Source: data from NVIDIA, AMD, Intel specs [S178] [S189] [S177] [S188] [S33022] [S144] …; chart by repo · As of 2026-11-05

每 GPU 的 CPU 至 GPU 带宽横向柱状图：PCIe Gen3 x16 约 32 GB/s（DGX-1），Gen4 为 64 GB/s（DGX A100），Gen5 为 128 GB/s（DGX H100），Gen6 为 256 GB/s（EPYC Venice 等 2026 年 x86 CPU）；相比之下，NVLink-C2C 在 Grace 上为 900 GB/s，在 Vera 上为 1,800 GB/s —— 是 Gen5 x16 链路的 14 倍，使 GPU 能把 CPU 的 LPDDR 当作缓存一致的第二内存层级。

1. Grace：一颗围绕内存带宽设计的 CPU

Grace 的主要“客户”是它身旁的 GPU，因此它以牺牲服务器 CPU 的灵活性为代价换取带宽。LPDDR5X 这种手机内存被放在模组上、紧挨着 CPU；走线短，使其能以低功耗高速运行，每颗 Grace 带宽约 512 GB/s [S129]，而 8 通道 DDR5 的 Xeon 8480 约为 307 GB/s [S33022]。代价是：容量在出厂时即已固定。核心采用 Arm 现成的 Neoverse V2，AWS Graviton4 和谷歌（Google）Axion 用的也是它 [S181,S182]；英伟达的差异化体现在内存和链路上。



两种主机挂接方式对比图。左：在 DGX H100 中，一颗配 DDR5 内存（每路约 1 TB，307 GB/s）的英特尔 Xeon 8480C 通过与网卡和 SSD 共享的 PCIe Gen5 交换芯片连接四块 H100 GPU，每条 x16 链路 128 GB/s，内存池相互独立，没有缓存一致性。右：在 GB200 超级芯片中，一颗 72 核 Grace 配 480 GB LPDDR5X（约 512 GB/s），通过 900 GB/s 的缓存一致 NVLink-C2C 链路连接两块 B200 GPU（两者同时读取时每块约 450 GB/s），形成统一地址空间，使 LPDDR5X 成为第二内存层级。

提示

算例 —— “最高 512 GB/s”实际能交付多少。 英伟达的 Grace 指南列出，双 CPU 的 Grace Superchip 在 STREAM 内存基准测试中达 820–972 GB/s，为峰值的 80–95% [S4020]：即**每颗 CPU 410–486 GB/s**，或每核约 5.7–6.8 GB/s；而 56 核 Xeon 8480 每核的*峰值*约为 5.5 GB/s（307 ÷ 56）[S33022]。**结论：**在 CPU 工作负载上，Grace 相对于其所取代的 x86 主机优势有限；其决定性优势在于 *GPU* 访问这部分内存的速度。

2. NVLink-C2C 与缓存一致性：GPU 可以直接使用 CPU 内存

在 PCIe 下，CPU 内存就像一座隔着国境的仓库：GPU 必须安排一次“发货”（一次拷贝），Gen5 x16 的速度不超过 128 GB/s，而且还要自留一份副本，这份副本可能过时。而在缓存一致的 NVLink-C2C 下，仓库就在隔壁，并且共用一套库存系统：

- **统一地址空间（统一内存）：**CPU 代码创建的指针可以直接在 GPU 内核中使用。
- **硬件一致性：**如果 CPU 修改了 GPU 已缓存的数据，硬件会使过时的副本失效。
- **细粒度访问：**GPU 可以按 64 字节的缓存行而非整页读取，适合嵌入表等稀疏查找。

最典型的应用是 KV 缓存卸载（KV-cache offload）：把空闲会话的注意力缓存暂存到 CPU 内存，待用户回来时再重新加载（KV 缓存的原理见 P2）。

> **提示**
>
> **算例 —— 重新加载一个暂存的会话。** Llama 3.1 70B 有 80 层、8 个键/值头，每个头宽 128 [S32006]。在 FP8 精度下，每个 token 需存储 2 × 80 × 8 × 128 字节 = **163,840 字节**，因此一个 32,768-token 的会话占 **5.4 GB**。经 PCIe Gen5 x16（单向约 64 GB/s）[S222] 重新加载：**约 84 ms**。经 GB200 分摊的 C2C 带宽（单向约 225 GB/s）[S4019]：**约 24 ms**。经 GH200 或 Vera Rubin 每 GPU 的完整份额（约 450 GB/s）[S128,S100]：**约 12 ms**。若改为重新计算（约 6.0×10^{15} FLOPs，在一块 H100 级 GPU 上以 1,979 dense FP8 TFLOPS 的 50% 运行）[S33002,S32025]：**约 6 s**（估计）。**结论：**任何形式的卸载都比重新计算快约 70 倍；C2C 还能再把重新加载时间缩短约 7 倍，这对每秒需要恢复大量长上下文的智能体至关重要。英伟达的实测收益更小，因为真实的首 token 延迟还包含其他工作 [S4016]。

KV-cache reload: 84 ms over PCIe Gen5, 12 ms over NVLink-C2C, ~6 s to recompute

Time to restore one 32k-token Llama 3.1 70B conversation (5.4 GB, FP8) to the GPU; peak one-way link rates

LOG SCALE



Source: data from Meta Llama config; NVIDIA, PCI-SIG specs; repo arithmetic [S32006] [S32025] [S32027] [S33013] [S128] [S222] ...; chart by repo · As of 2026-11-05

对数刻度横向柱状图。一个 32,768-token 的 Llama 3.1 70B 会话拥有 5.4 GB 的 FP8 KV 缓存。在一块 H100 级 GPU 上以 dense FP8 峰值的 50% 重新计算约需 6.1 秒（估计）；从 CPU 内存拷回则分别约需：PCIe Gen4 x16 168 ms、Gen5 84 ms、Gen6 42 ms、GB200 共享的 NVLink-C2C 24 ms、GH200 或 Vera Rubin 每 GPU 完整 C2C 份额 12 ms；相比之下从 HBM3E 读取约 1.1 ms。

🔧 技术细节：缓存一致的 CPU–GPU 内存如何工作

- **地址转换：**GPU 的内存管理单元通过 CPU 的页表解析 CPU 虚拟地址，使两种处理器找到同一个物理字节。
- **NUMA 视图：**操作系统把 LPDDR5X 和 HBM 视为不同的内存节点；软件可以显式放置数据，也可以让驱动把热页迁移到 HBM。
- **不对称性：**GPU 读取自身 HBM 的速度为 4.8–8 TB/s [S32002,S33003]，而读取 CPU 内存的单向速度不超过 0.45 TB/s，因此卸载的数据应是“温”数据而非“热”数据：空闲的 KV 缓存、优化器状态、嵌入向量。
- **在 x86 主机上，**统一内存靠软件实现，但每次缺页都要以 PCIe 速度传输一整页。

3. 超级芯片家族：GH200 → GB200 → GB300 → Vera Rubin

超级芯片（首次量产）	CPU	每 CPU 配 GPU 数	每 GPU C2C 带宽	每 GPU CPU 内存	每 GPU HBM
GH200（2023–24）	Grace，72 核	1	900 GB/s	480 GB	96–144 GB [S128]

超级芯片（首次量产）	CPU	每 CPU 配 GPU 数	每 GPU C2C 带宽	每 GPU CPU 内存	每 GPU HBM
GB200（2024–25）	Grace，72 核	2	~450 GB/s	~240 GB	186 GB [S396,S4019]
GB300（2025–26）	Grace，72 核	2	~450 GB/s	~240 GB	288 GB [S32004]
Vera Rubin（2026 年下半年）	Vera，88 核	2	~900 GB/s	~750 GB	288 GB [S102,S100]

GB200 通过把每块 GPU 的主机带宽和 CPU 内存减半来节省 CPU 插槽；Vera 则把两者都恢复了。

Vera Rubin attaches ~750 GB of CPU memory per GPU, 3.1× GB200, 2.6× its HBM

GB per accelerator: CPU-attached memory (DDR or LPDDR5X) vs on-package HBM; hatched = announced



Source: data from NVIDIA DGX/GB200/Vera Rubin specs; AWS Neuron docs [S189] [S312] [S222] [S188] [S315] [S33022] ...; chart by repo · As of 2026-11-05

每个加速器内存分组柱状图。CPU 侧内存：DGX-1 V100 为 64 GB，DGX A100 为 128，DGX H100 与 DGX B200 为 256，GH200 为 480，GB200 与 GB300 NVL72 为 240，Vera Rubin NVL72 约 750 GB；每 GPU HBM 依次为 16、40、80、180、144、186、288 和 288 GB。AWS Trn2 每颗 Trainium2 配 128 GB 主机内存（96 GB HBM），Trn3 为 192 GB（144 GB HBM）。GPU 可经缓存一致的 NVLink-C2C 访问 Grace 和 Vera 的内存。

提示

算例 —— 能暂存多少个会话？ 在一块 GH200 上以 FP8 部署 Llama 3.1 70B（权重约 70 GB）[S128]：剩余约 74 GB HBM 可用于 KV 缓存，约能容纳 **13** 个上文所述的 5.4 GB 会话。其 480 GB LPDDR5X 还能再容纳 **约 89** 个，每个约 12 ms 即可重新加载。一块 Vera Rubin GPU 约 750 GB 的份额 [S102] 可容纳约 139 个。**结论：**CPU 内存层级可使一块 GPU 能保持“温”状态的用户数提高约 7–10 倍。

[Q2 · 关键指标] 五个数字决定主机是助力还是拖累：

1. **每 GPU 的 CPU↔GPU 带宽，以及是否缓存一致：**PCIe Gen5 主机为 128 GB/s，C2C 为约 450–900 GB/s [S222,S4019,S100]。
2. **每 GPU 的 CPU 内存：**256 GB（DGX H100）、约 240 GB（GB200）、约 750 GB（Vera Rubin）[S102]。
3. **每核 CPU 内存带宽：**Grace 约 7.1 GB/s，Vera 约 13.6 GB/s [S129,S4000]。
4. **每 GPU 主机线程数：**DGX H100、GB200 和 Vera Rubin 分别为 28、36 和 88（AI 为什么需要 CPU）。
5. **CPU 工作负载的每瓦性能：**Meta 称改用独立 Grace 后部分工作负载最高提升 2 倍（公司自述）[S4007]。

> **注意**
>
> **误区与事实：**“Grace 能让 GPU 变快。”当模型和数据都能放进 HBM 时，主机链路大多处于空闲，x86 HGX 服务器的表现相差无几；英伟达至今仍在销售 x86 版 DGX B200 和 B300 [S319,S321]。只有当工作溢出 HBM，或机架级集成至关重要时，Grace 才物有所值。

🎯 企业发展视角

1. **护城河是缓存一致性，而非 CPU 本身。** 任何 Arm 授权厂商都能做出一颗 72 核 CPU；但能把它以缓存一致方式接到领先 GPU 上的寥寥无几。NVLink Fusion 把这种挂接能力授权给了高通（Qualcomm）和富士通 [S90031]：双方各自保留了什么？
2. **内存价值发生转移。** 每个 Vera Rubin 机架 54 TB 的 LPDDR5X [S102] 使英伟达成为 LPDDR 的大买家，为内存厂商开辟了新的出货渠道（第 03 层）。
3. **高通问题（仅基于公开信息）：**作为已官宣的 Fusion CPU 合作伙伴 [S131]，基于 Oryon、配 LPDDR5X 的 CPU 能否达到 Grace 的“每瓦内存”水平？英伟达又是否会向第三方主机开放 C2C 级别的带宽？

Vera 与定制核心

第 04 层 · CPU（Grace、Vera）· 阅读约 10 分钟 · 最近核实：2026-11-05

⚡ 要点速览

- **Vera 是英伟达（NVIDIA）首款采用自研核心的 CPU：**88 个实现 Armv9.2 指令集的定制“Olympus”核心，借助空间多线程（Spatial Multithreading）每核两个线程（共 176 线程），通过 SOCAMM 模组最高配 1.5 TB LPDDR5X、带宽约 1.2 TB/s，并以 1.8 TB/s 的 NVLink-C2C 连接两块 Rubin GPU [S4000,S4002,S100]。
- **英伟达把晶体管预算花在了数据供给上：**与 Grace 相比，内存容量提升至 3.2 倍、带宽 2.3 倍、GPU 链路 2 倍，而核心数仅 1.22 倍 [S129,S4000,S209]。
- **早期测试结果不错，但谈不上碾压。**英伟达对 Phoronix 测试的汇总显示，Vera 约为 Grace 的 1.63 倍，比 5 GHz 的 AMD EPYC 9575F 领先约 10% [S4004]；英伟达自己的 SPECrate 估计值（925）低于一份经审核的双路 EPYC 9755 成绩（1,070）[S4003]。
- **Vera 也是一款独立产品，**在 GTC 2026 上与 256 颗 CPU 的整机架一同发布，合作伙伴将于 2026 年下半年供货 [S4000]；据报道，英伟达称之为一项数十亿美元级别的业务 🟡 [S90003]。Meta 可能从 2027 年起大规模部署纯 Vera CPU 服务器 🟡 [S4006]。
- **x86 通过合作覆盖：**英伟达对英特尔（Intel）的 $5B 入股已于 2025-12-26 完成交割 [S4009]；英特尔正为 AI 主机节点打造一款带 NVLink 的定制 x86 Xeon，截至 2026 年 5 月尚未披露产品名称或时间表 🟡 [S4011,S4010]。
- **下一步：**据报道，Feynman 世代（2028 年）将搭配一款名为 Rosa 的 CPU 🟡 [S90004,S109]。

Vera's 1.2 TB/s memory bandwidth beats every shipping server CPU (88 cores)

Cores per socket (x) vs peak memory bandwidth per socket, GB/s (y); hollow = announced, not yet shipping



Hollow = announced

Source: data from vendor specs [S129] [S128] [S100] [S33004] [S178] [S189] …; chart by repo · As of 2026-11-05

服务器 CPU 核心数与内存带宽散点图：英伟达 Vera 为 88 核、1,200 GB/s，Grace 为 72 核、512 GB/s；x86 处理器从 Xeon Sapphire Rapids（56 核，307 GB/s）到 EPYC Turin（192 核，576 GB/s）及 Xeon 6 Granite Rapids（128 核，配 MRDIMM 时 845 GB/s）不等；只有 AMD 已发布的 EPYC Venice（256 核，1,600 GB/s）带宽超过 Vera，而 Graviton4、AmpereOne 等云端 Arm CPU 位于 333–538 GB/s。

1. 通俗解读 Vera 的设计

AMD 的 EPYC Venice 核心数高达 256 [S4028]。Vera 止步于 88 核，把预算花在了别处：

- **每核带宽。** 8 个 128 位 LPDDR5X 控制器 [S4001] 提供约 1.2 TB/s 带宽，即每核约 13.6 GB/s，约为 Grace 的两倍 [S4000,S129]。
- **每核两个线程，但组织方式不同。** 传统的同时多线程（SMT）让两个线程争用核心的全部执行单元，因此每个线程的速度取决于其“邻居”。英伟达称空间多线程是在线程之间划分核心资源，从而获得更可预测的性能 🟡 [S4002,S100]；评测人士则质疑二者究竟有多大区别 [S4005]。
- **可维护的内存。** SOCAMM 模组把每颗 CPU 的容量提升至 1.5 TB，也终结了 Grace 焊接内存的限制 [S4002]。

其芯片切分方式尚有争议：一份 Hot Chips 2026 报道称是中介层上的六颗裸片，其他报道则称是单颗计算裸片 🟡 [S4001]。

	Grace（2023）	Vera（2026）	变化
核心 / 线程	72 个 Neoverse V2 / 72	88 个 Olympus / 176	1.22× / 2.4× [S129,S4000]
内存	≤480 GB LPDDR5X，焊接	≤1.5 TB LPDDR5X，SOCAMM	3.2× [S129,S4002]
内存带宽	≤~512 GB/s	~1.2 TB/s	2.3× [S129,S4000]
共享 L3 缓存	—	164 MB（有报道）	🟡 [S4002]
与 GPU 的链路	NVLink-C2C 900 GB/s	NVLink-C2C 1.8 TB/s	2× [S129,S209]

> **提示**
>
> **算例 —— 1.2 TB/s 是否算得通？领先幅度有多大？** 1,024 位总线每次传输 128 字节；1.2 TB/s ÷ 128 B ≈ **每秒 94 亿次传输**，与最高速率的 LPDDR5X 相符（本资料库基于 [S4001,S4000] 推算）。每核：**13.6 GB/s**，而 AMD 192 核 EPYC Turin 按其 576 GB/s 峰值计算每核为 3.0 [S176]。英伟达白皮书显示 Turin 的持续带宽约为 400 GB/s；据报道 Chips and Cheese 实测约为 570 GB/s，使 Vera 的持续带宽领先幅度从约 3 倍缩小至约 1.9 倍 🟡 [S4005]。**结论：**带宽领先是真实的，但比英伟达所暗示的要小，而且这是按插槽而非按机架计算的。

Vera feeds each core 13.6 GB/s of memory bandwidth, 2.1× the best shipping x86

Peak memory bandwidth per core, GB/s (socket bandwidth ÷ cores); CPUs launched 2022 or later



Hatched = announced

Source: data from vendor specs; repo calc. [S185] [S186] [S180] [S176] [S156] [S4022] ...; chart by repo · As of 2026-11-05

> 每核内存带宽横向柱状图：英伟达 Vera 每核 13.6 GB/s、Grace 7.1 GB/s 居前；已出货的最佳 x86 处理器 Xeon 6980P（Granite Rapids-AP）每核 6.6 GB/s，而 EPYC Turin（3.0）和 Xeon 6+ Clearwater Forest（2.7）等高核心数处理器低于 3 GB/s —— Vera 的调校目标是持续为 GPU 和智能体 CPU 工作供给数据，而非最大化核心数。

[Q3 · 代际进步] 英伟达的主机在所有为 GPU 供给数据的维度上都有提升：每 GPU 主机链路从 128 GB/s（PCIe Gen5，DGX H100）升至 900 GB/s（GH200），GB200 上约 450 GB/s，Vera Rubin 上再次回到约 900 GB/s；每 GPU CPU 内存从约 240 GB（GB200）增至约 750 GB；每 GPU 主机线程数从 28 增至 88（图表见 AI 为什么需要 CPU 和 Grace 与超级芯片）。按单颗 CPU 计：

Vera vs Grace: 3.2× memory, 2.3× bandwidth, 2× C2C, only 1.22× cores

Vera (2026) ÷ Grace (2023) per CPU socket, × (1.0 = no change); labels show Grace → Vera values; Vera hatched (shipping H2 2026)



Source: data from NVIDIA Grace and Vera specifications [S129] [S128] [S100] [S33004] [S102] [S209] ...; chart by repo · As of 2026-11-05

> Vera 相对 Grace 的单 CPU 倍数横向柱状图：核心数 72 → 88（1.22 倍），硬件线程 72 → 176（2.4 倍，借助空间多线程），内存带宽 512 → 1,200 GB/s（2.3 倍），每核带宽 7.1 → 13.6 GB/s（1.9 倍），内存容量 480 → 1,536 GB（3.2 倍），NVLink-C2C 900 → 1,800 GB/s（2 倍）：英伟达把新增晶体管花在了数据供给上，而非核心数上。

2. 英伟达为何从授权 Neoverse 核心转向自研核心

Grace 的 Neoverse V2 核心 [S129] 与 AWS Graviton4 和谷歌（Google）Axion 所用的是同一款核心 [S181,S182]：上市快，但并不比客户自研的芯片更好。定制的 Olympus 核心带来三点：（1）围绕 1.8 TB/s 的 GPU 流量对核心、缓存和内存进行协同设计；（2）掌控路线图，使新特性按英伟达一年一代而非 Arm 的节奏推出；（3）一颗能够独立与 EPYC 和 Xeon 竞争的 CPU。代价是：庞大的核心设计团队、更长的芯片启动周期以及第一代产品的风险；软件可移植性则不受影响。高通（Qualcomm，Oryon）、Ampere 和富士通也走了同样的定制核心路线 [S4029,S185,S187]。

> **提示**
>
> **算例 —— 解读英伟达的基准测试宣称。** 英伟达估计双路 Vera 在 SPECrate 2026 整数测试中得分 **925**，而 AMD EPYC 9755 为 **898**，领先 3% [S4003]。但一套经审核的戴尔双路 EPYC 9755 系统的公布成绩为 **1,070** [S4003]，因此英伟达的估计值仅为已公布最佳 EPYC 成绩的约 **86%**。**结论：** Vera 在通用 CPU 工作负载上具备竞争力，但并非跨越式进步；它的卖点在于每核带宽、C2C 链路和机架级集成。

🔧 技术细节：“定制 Arm 核心”意味着什么

- **两种 Arm 授权。** 核心授权是直接采用 Arm 的成品设计（Grace）。架构授权（architecture licence）则允许公司基于 Arm 指令集自行设计核心（Vera；苹果、高通、Ampere 亦然）。
- **哪些保持兼容：** 编译器、操作系统和应用程序面向的是指令集，因此 Arm 服务器软件可以在 Vera 上运行。
- **哪些发生变化：** 流水线宽度、分支预测、缓存、多线程和功耗管理，这些决定了单线程速度和功耗。
- **Arm 的反制：** Arm 在 Neoverse 中加入了对 NVLink Fusion 的支持 [S90036]，使采用 Arm 核心授权的厂商同样能接入英伟达 GPU。

3. 作为独立 CPU 的 Vera，以及 x86 对冲



时间线来源：[S537,S128,S396,S131,S130,S209,S4006,S4000,S4002,S4001,S90004]。

英伟达将独立 Vera 定位于智能体（agentic）AI 和强化学习，宣称其能效是传统机架级 CPU 的两倍（厂商宣称）[S4000]；戴尔、HPE、联想和 Supermicro 均提供 Vera 服务器 [S4032,S4033]。Meta 是标杆客户 [S4006,S4008]。

> **提示**
>
> **算例 —— “数十亿美元”对应多少出货量。** 摩根士丹利估计 36 颗 Vera CPU 约 $180k，即机架内**每颗 CPU 约 $5,000**（估计）[S331]。按此价格，一项 $2B 的独立 CPU 业务**每年需要约 400,000 颗 CPU**，约合 1,560 个 256 颗 CPU 的机架 [S4000]；独立销售价格很可能更高，因此所需数量更少（🔴 本资料库分析）。**结论：**这一说法依赖少数几家像 Meta 这样的超大规模买家，客户集中度很高。

x86 对冲。 2025-09-18，英伟达与英特尔达成协议，由英特尔打造通过 NVLink 接入英伟达平台的英伟达定制 x86 CPU [S130]；英伟达以每股 $23.28 买入 214,776,632 股、总计 $5.0B 的交易于 2025-12-26 完成交割（持股约 4–5%，各来源说法不一）[S4009]。英特尔于 2026 年 1 月介绍了一款面向 AI 主机节点、集成 NVLink 的定制 Xeon [S4011]，并于 2026 年 5 月确认相关工作仍在推进，但仍未公布名称或时间表 🟡 [S4010]。这让重度依赖 x86 的企业客户留在 NVLink 机架之内，也为英特尔重返 AI 主机插槽提供了一条路径。

> **注意**
>
> 🐻 **看空观点：**定制核心是一项跨越多代的投入，而在这个市场上，AMD 已于 2026 年 7 月出货 256 核的 Venice [S4028]，超大规模云厂商也在自研 Arm CPU。英特尔的 NVLink Xeon 还可能蚕食 Vera 的份额。

🎯 企业发展视角

1. **核心设计人才稀缺。** 英伟达、高通（通过 Nuvia）、Ampere 和富士通都打造了定制 Arm 核心；还有哪些独立 CPU 团队或 IP 公司可供合作?
2. **是 CPU 业务，还是 GPU 挂接策略?** 关注英伟达在 Vera 出货后是否单独披露 CPU 收入；Meta 的 2027 年计划是第一次检验 [S4006]。
3. **高通问题（仅基于公开信息）：**高通已发布的约 250 核 Dragonfly C1000 瞄准 2028 年下半年的 AI 头节点 🟡 [S4030]，与 Rosa 同期。第三方 Arm CPU 需要满足什么条件，才能赢得英伟达本可自己填补的 Fusion 主机插槽?

全行业的 CPU 挂接策略

第 04 层 · CPU（Grace、Vera）· 阅读约 10 分钟 · 最近核实：2026-11-05

⚡ 要点速览

- **主机 CPU 与加速器的搭配有四种模式：**缓存一致的超级芯片（英伟达（NVIDIA）Grace 与 Vera）；经 PCIe 连接的 x86 主机（英伟达 HGX、AMD Helios）；自研 CPU 加自研加速器（AWS、谷歌（Google）、微软（Microsoft）、华为）；以及经 NVLink Fusion 接入的合作伙伴 CPU（已官宣：高通（Qualcomm）、富士通，以及英特尔（Intel）的一款定制 Xeon——尽管英特尔同时也支持与之竞争的 UALink）[S90031,S130]。
- **只有英伟达在机架规模上出货缓存一致的 CPU–GPU 链路：**NVLink-C2C 为每 GPU 约 450–900 GB/s，而 PCIe Gen5–Gen6 x16 链路为 128–256 GB/s [S4019,S100,S222]。
- **AMD 拼的是核心数，而非缓存一致性。** Helios 以 18 颗 EPYC Venice CPU（每颗最多 256 个 Zen 6 核心）搭配 72 块 MI455X GPU，配比 1:4 [S538,S4028]；据报道首批出货在 2026 年第三季度末前后 🟡 [S90020]。
- **超大规模云厂商让主机保持精简，CPU 集群则单独部署。** AWS 为每颗 Trainium3 仅配 16 个主机 vCPU [S354]，同时销售 192 核的 Graviton5 实例 [S4022,S4023]；谷歌将 TPU 与 Axion 虚拟机及 Titanium 卸载搭配 [S4026,S4027]；微软在 Maia 200 旁部署 132 核的 Cobalt 200 [S4024,S90044]。
- **挂接正在变成一种授权。** 高通与富士通于 2025 年 5 月签约成为 Fusion CPU 合作伙伴，Arm 在 Neoverse 中加入了 Fusion 支持，AWS 表示 Trainium4 将支持 Fusion [S90031,S90036,S90034]。
- **高通（仅基于公开信息）：**其已发布的、基于 Oryon 的 Dragonfly C1000（约 250 核、PCIe Gen7、CXL）瞄准 2028 年下半年的 AI 头节点 🟡 [S4029,S4030]；在本资料库查阅的材料中，高通尚未公布 AI200 机架所用的主机 CPU [S173]。

Grace and Vera racks pair 4 CPUs with every 8 GPUs, double DGX H100's 2

CPU sockets per 8 accelerators by system; hatched = announced; band = reported agentic-era projection (4–8)



Source: data from NVIDIA, AMD, Huawei system specs; Intel; TrendForce [S312] [S126] [S313] [S314] [S315] [S316] …; chart by repo · As of 2026-11-05

> 各系统每 8 块 GPU 配备的主机 CPU 插槽数横向柱状图：DGX-1、DGX A100、DGX H100 和 DGX B200 为 2；DGX-2 为 1（16 块 GPU 配 2 颗 CPU）；GH200 为 8（每块 GPU 配一颗 Grace）；GB200、GB300 和 Vera Rubin NVL72 为 4（72 块 GPU 配 36 颗 CPU），华为 CloudMatrix 384 亦然（384 颗 NPU 配 192 颗 CPU）；AMD Helios 为 2（72 块 GPU 配 18 颗 EPYC Venice）。4–8 区间的阴影带标示英特尔与 TrendForce 2026 年的观点：智能体 AI 将推动配比向 1:2 至 1:1 演进。

1. 四种挂接模式

挂接方式决定了加速器访问 CPU 内存的速度，以及由谁来供应 CPU 插槽。



缓存一致的超级芯片提供最高的主机带宽和统一的内存空间（Grace 与超级芯片）。x86 主机保留了用户熟悉的软件环境；英伟达自家的 HGX 和 DGX 整机至今仍在使用 [S319,S179]。自研组合让主机保持精简，把 I/O 和安全功能转移到卸载卡上（AWS Nitro、谷歌 Titanium [S4027]、微软 Azure Boost [S4024]）。Fusion 则把英伟达的互连架构授权给合作伙伴的 CPU 和加速器 [S90031]（第 05 层）。

提示

算例 —— Helios 与 Vera Rubin 的主机侧对比。 Vera Rubin NVL72：36 颗 Vera × 88 核 = **3,168 个核心**，每 GPU 约 44 个，每块 GPU 以约 900 GB/s 访问 CPU 内存 [S102,S4000,S100]。AMD Helios：18 颗 Venice CPU [S538]；AMD 尚未公布具体型号。*假如*采用的是 256 核旗舰型号 [S4028]，整机架将拥有 **4,608 个核心**，每 GPU 约 64 个，经 PCIe Gen6 x16 以约 **256 GB/s** 访问主机内存 [S222]（🔴 本资料库情景假设）。**结论：** AMD 在每 GPU 主机算力上可以追平英伟达，但在缓存一致带宽上做不到；胜负取决于工作负载是否需要一个快速的第二内存层级。

🔧 **技术细节：为什么 PCIe 主机不能简单地变成缓存一致**

- **PCIe 搬运的是数据块，而非缓存行。** PCIe 上的 GPU 可以读取主机内存，但没有一致性协议时，CPU 的缓存中可能保存着更新的数据，因此软件必须显式地拷贝和同步。
- **CXL 在 PCIe 物理链路上增加了一致性，**但速率仍是 PCIe 链路速率（Gen6 x16 约 256 GB/s），且目前加速器对它的支持有限。
- **目前的一致性链路都是专有的：**NVLink-C2C（英伟达）、AMD 自家封装内部的 Infinity Fabric，以及面向授权合作伙伴的 NVLink Fusion。

2. 逐家厂商分析

厂商	主机 CPU	加速器	CPU↔加速器链路	配比或每芯片主机资源	状态（2026-11）
英伟达机架	Grace → Vera	Blackwell → Rubin	NVLink-C2C，缓存一致	1:2	Vera 2026 年下半年 S396,S4000,S90009
英伟达 HGX	Xeon 6 或 EPYC	B200 / B300	PCIe Gen5	1:4	已出货 S319,S179
AMD	EPYC Venice，≤256 核	MI455X	PCIe（宣称 Gen6）	1:4	约 2026 年第三季度末 🟡 S538,S4028,S90020
AWS	Graviton5 集群，192 核	Trainium2/3	未披露	12–16 个 vCPU	Graviton5 于 2026 年 6 月全面上市 S4022,S4023,S354
谷歌	Axion C4A / N4A	TPU Ironwood	未披露	未披露	N4A 于 2026 年 1 月全面上市 S182,S4026,S547
微软	Cobalt 200，132 核	Maia 200	未披露	未披露	2026 年全面上市 S4024,S4025,S90044
Meta	x86；独立 Grace，2027 年起 Vera	MTIA、英伟达	—	—	🟡 S4006,S4008
华为	鲲鹏 → 950（≤192 核）	昇腾 910C → 950	自有互连	1:2（CM384）	950 预计 2026 年推出 🟡 S340,S4031
高通	Dragonfly C1000，约 250 核	AI200 / AI250	计划经 Fusion 接入英伟达 GPU	—	2028 年下半年 🟡 S4029,S4030,S131
富士通	MONAKA，144 核	英伟达 GPU	计划采用 Fusion	—	FY2027 S187,S131

竞争对手最有力的论点。 AMD 提供了唯一能替代整套英伟达机架的商用方案，每个 Venice 插槽内存带宽达 1.6 TB/s S4028，并计划在其 2027 年机架中采用低功耗的 Verano CPU S538,S540。超大规模云厂商则主张主机 CPU 应单独配置：Graviton5 配有 192 MB L3 缓存和 DDR5-8800 S4022，因此智能体沙箱可以在加速器机架之外运行。华为的路线图在 2026 年加入 192 核的鲲鹏 950，2028 年推出超过 256 核的鲲鹏 960 S4031,S163。

提示

算例 —— 每加速器主机内存：英伟达对比 AWS。 一台 Trn3 Gen2 UltraServer 为 144 颗 Trainium3 配备 27,648 GiB 主机内存：**每颗芯片 192 GiB**，另有 144 GiB 高带宽内存（HBM） S354。一台 Vera Rubin NVL72 为 72 块 GPU 配备 54 TB LPDDR5X：**每块 GPU 约 750 GB**，另有 288 GB HBM4 S102。**结论：**英伟达在每个加速器旁配置的主机内存约多 4 倍，且具备缓存一致性；AWS 则押注耗内存的主机工作应放在别处。长时间的智能体会话需要把“温”的 KV 缓存放在靠近加速器的位置，它将决定哪一方的押注胜出。

高通：仅基于公开信息

- **2025 年 5 月：**与富士通一同被列为 NVLink Fusion CPU 合作伙伴，开发定制数据中心 CPU [S131,S90031]。
- **2025 年 10 月：**发布 AI200（2026 年）和 AI250（2027 年）机架级推理系统，每卡配 768 GB LPDDR [S173,S90028]。Counterpoint 报道称 AI200 正在送样，首批部署在 2026 年下半年 🟡 [S4030]；未找到 2026 年出货的确认信息 🔴 [S90028]。
- **2026 年 6 月：**发布 Dragonfly C1000，约 250 个主频超过 5 GHz 的 Oryon 核心，支持 PCIe Gen7 和 CXL，面向智能体（agentic）编排和 AI 头节点，预计 2028 年下半年推出；另有报道称其与 Meta 签订了多年期协议 🟡 [S4029,S4030]。

挂接维度（对比英伟达 Vera Rubin）	AMD Helios	AWS Trainium	谷歌 TPU	华为 CloudMatrix
CPU↔加速器带宽	🟥 PCIe ~256 对 ~900 GB/s	🟦 精简主机，未披露	🟦 未披露	🟦 自有互连
每加速器主机核心数	🟨 相近或更高（型号未披露）	🟥 16 个 vCPU 对 88 个线程	🟦 未披露	🟨 同为 1:2 插槽配比
缓存一致的共享内存	🟥 无	🟥 无	🟥 无公开证据	🟦 未披露
面向智能体的独立 CPU 集群	🟨 EPYC	🟩 Graviton5	🟩 Axion	🟨 鲲鹏

以上评级为本资料库依据上文所引公开规格作出的判断（🔴）。

> **注**
>
> 🐂 **看多观点：**缓存一致挂接是一条随上下文长度增长而加宽的护城河；只有英伟达能为每块 GPU 提供数百 GB、带宽 450–900 GB/s 的缓存一致 CPU 内存 [S102,S4019]。

> **注意**
>
> 🐻 **看空观点：**超大规模云厂商已经拥有出色的 Arm CPU 和卸载卡。如果 KV 缓存层级转移到网络后端的池化内存或存储中（第 07 层），超级芯片就会从护城河变成成本负担。

🎯 企业发展视角

1. **2028 年谁将掌握主机插槽？** 英伟达（Vera、Rosa）、英特尔（NVLink Xeon）、AMD（Venice、Verano）、超大规模云厂商的 Arm，还是 Fusion 合作伙伴；挂接方式决定了谁离加速器的内存最近。
2. **Fusion 的经济条款并不透明。** 合作伙伴为实现缓存一致挂接要付出什么——特许权使用费、芯粒，还是对路线图的依赖？英伟达又能否在同一插槽上用 Vera 与之竞争？
3. **卸载芯片是一个并行的价值池。** Nitro、Titanium、Azure Boost 和 BlueField 都在为主机分担工作；还有哪些独立的数据处理器（DPU）或 SmartNIC 厂商可供合作？
4. **高通问题（仅基于公开信息）：**高通同时是 Fusion CPU 合作伙伴 [S131]、加速器机架供应商 [S173]，以及据报道的 Meta CPU 供应商 🟡 [S4030]。如果英伟达持续扩张 Vera，哪个定位最具防御力？

CPU（Grace、Vera）：竞争格局

第 04 层 · CPU（Grace、Vera）· 阅读约 12 分钟 · 最近核实：2026-11-05

⚡ 要点速览

- **是两场竞赛，而不是一场。** 在自家 GPU 机架内部，英伟达（NVIDIA）几乎理所当然地赢得主机 CPU 插槽；但在规模大得多的通用服务器 CPU 市场上，它只是新入局者——2025 年 x86 仍占约 90% 的出货量 [S4500]。
- **Arm 的份额取决于统计口径：** 2026 年第一季度占服务器 CPU 出货量的 13.2%（Mercury）至 17.7%（UBS），但非 x86 系统占服务器收入的 47.9%，因为 Grace 是装在价格极高的 GPU 机架里出货的 [S4502,S4503,S4501]。
- **英伟达不拼核心数。** Vera 有 88 核；EPYC Venice 最多 256 核，Graviton5 192 核，Xeon 6+ 有 288 个能效核（E-core）[S100,S144,S4526,S4525]。
- **Vera 的领先之处在于 GPU 链路：** 1.8 TB/s 的缓存一致 NVLink-C2C，对比 PCIe Gen6 x16 主机链路的约 256 GB/s，约为 7 倍 [S100,S144]。其内存带宽优势（1.2 TB/s）已被 Venice 宣称的 1.6 TB/s 追平 [S144]。
- **[Q5 · 最强挑战者]** 以 AMD 为首的 x86 在位者：2026 年 AMD 占 x86 服务器出货量的 34.5%、按金额计约 46%，且是 AMD Helios 机架的主机 CPU [S4505,S4503,S538]。
- **超大规模云厂商的自研 Arm**（Graviton、Axion、Cobalt）限制了英伟达在最大买家通用集群中所能赢得的份额：AWS 表示其新增 CPU 容量中超过一半是 Graviton [S4527]。
- **英伟达机架内部的插槽正在变得可争夺：** 经 NVLink Fusion 接入的高通（Qualcomm）与富士通 CPU、带 NVLink 的英特尔（Intel）x86，以及 Arm 自己的 AGI CPU 🟡 [S90031,S468,S4510]。

Arm holds 13–18% of server CPU units but ~48% of server revenue

Arm share of server CPU shipments (%) by tracker, 2025–2030; dashed/hollow = forecast; diamond = share of server system revenue



Forecasts dashed

Source: data from Mercury Research, UBS, TrendForce, IDC as reported [S4503] [S4502] [S4500] [S4501]; chart by repo · As of 2026-11-05

Arm 在服务器 CPU 出货量中份额的折线图：Mercury Research 为 12.5%（2025 年第四季度）和 13.2%（2026 年第一季度）；UBS 为 11.5%（2025 年第一季度）和 17.7%（2026 年第一季度），预测 2030 年达 40–45%；TrendForce 2025 年约 10%，预测 2026 年超过 20%、2027 年约 30%。IDC 认为非 x86（主要为 Arm）占 2026 年第一季度服务器收入的 47.9%，但该数字被基于英伟达 Grace 的 GPU 机架抬高，因为 CPU 只占这些机架成本的一小部分。

CPU 竞赛如何计分

服务器 CPU 扮演两种角色。在 AI 机架中，它是**空中交通管制员**：调度工作、供给数据，并为 GPU 保存溢出内存。在通用服务器中，它是**飞机本身**。第一种角色看重与 GPU 之间快速、缓存一致（cache-coherent）的链路，以及大量就近内存。第二种角色看重核心数、每瓦性能、价格、作为商用芯片（merchant silicon）的可得性，以及与数十年 x86 软件的兼容性。英伟达的 Grace 和 Vera 是为第一种角色设计的。自 GTC 2026 以来对独立 Vera 的推广（英伟达称之为“数十亿美元级别的业务”）是英伟达首次真正进军第二种角色 [S90003]。

竞争对手（产品依据）	每插槽核心数	内存带宽	CPU–GPU 链路与一致性	软件 / 指令集	商用可得性
AMD EPYC Venice（2026）	🟩 256 对 88	🟩 1.6 对 1.2 TB/s（AMD 宣称）	🟥 PCIe Gen6，约 256 GB/s，非缓存一致	🟩 原生 x86	🟩 所有 OEM 和云厂商
英特尔 Xeon 6 / 6+（2024–26）	🟩 128 个性能核 / 288 个能效核	🟥 845 GB/s；2027 年约翻倍	🟥 PCIe Gen5；NVLink x86 时间未定	🟩 原生 x86	🟩 DGX B300 的主机
AWS Graviton5（2026）	🟩 192	🟥 DDR5-8800，未披露	🟥 PCIe Gen6	🟨 相同的 Arm 指令集	🟦 只租不卖
微软 Cobalt 200（2026）	🟩 132	🟥 12 通道 DDR5	🟥 无缓存一致 GPU 链路	🟨 Arm	🟦 仅限 Azure
Ampere AmpereOne（2023–25）	🟩 192	🟥 333 GB/s	🟥 PCIe Gen5	🟨 Arm	🟩 商用
高通数据中心 CPU（已官宣）	🟥 据报道 80 核 🔴	🟥 未披露	🟨 计划采用 NVLink Fusion	🟨 Arm	🟥 尚未出货

评级 = 竞争对手对比 Vera。规格来源：[S144,S179,S4525,S4526,S184,S185,S4515,S131]；全部十家竞争对手见下方热力图。

8 of 10 rival CPUs out-core Vera, but none beats its coherent 1.8 TB/s GPU link

Repo verdict for each rival CPU vs NVIDIA Vera (Grace where noted) on five dimensions; cell = verdict letter + key number

	Cores per socket	Memory bandwidth	CPU-GPU link & coherence	Software / ISA	Merchant availability
AMD EPYC Venice (2026)	**L · 256 vs 88**	**L · 1.6 vs 1.2 TB/s**	B · PCIe 6: 256 GB/s	**L · x86 native**	**L · any OEM/cloud**
Intel Xeon 6 / 6+ (2024-26)	**L · 128 P / 288 E**	B · 0.84 vs 1.2 TB/s	B · PCIe 5: 128 GB/s	**L · x86 native**	**L · any OEM/cloud**
AWS Graviton5 (2026)	**L · 192 vs 88**	B · DDR5-8800	B · PCIe 6	P · Arm	D · AWS only
Google Axion (2024-26)	B · 72 vCPU	B · DDR5 n/d	D · TPU host	P · Arm	D · GCP only
Microsoft Cobalt 200 (2026)	**L · 132 vs 88**	B · 12-ch DDR5	B · PCIe	P · Arm	D · Azure only
Ampere AmpereOne (2023-25)	**L · 192 vs 88**	B · 0.33 TB/s	B · PCIe 5: 128 GB/s	P · Arm	**L · merchant**
Arm Arm AGI CPU (2026)	**L · 136 vs 88**	B · n/d	B · n/d	P · Arm	P · Meta + partners
Fujitsu MONAKA (2027)	**L · 144 vs 88**	B · 12-ch DDR5	B · PCIe 6 + NVLF plan	P · Arm	B · 2027 roadmap
Huawei Kunpeng 950 (2026)	**L · 192 vs 88**	B · n/d	D · UnifiedBus	D · Arm + openEuler	D · China
Qualcomm Datacenter CPU (announced)	B · 80 (reported)	B · n/d	P · NVLF (planned)	P · Arm	B · not shipping

L = rival leads NVIDIA　P = parity　B = rival behind　D = different approach

Analyst judgement (speculative)

Source: data from repo analysis of vendor specs (l04_cpu_verdicts.csv) [S144] [S538] [S100] [S4501] [S602] [S179] …; chart by repo · As of 2026-11-05

> 10 款竞争服务器 CPU 与英伟达 Vera 在五个维度上的对比热力图。8 款在每插槽核心数上领先（EPYC Venice 256、Graviton5 192、鲲鹏 950 192）；只有 AMD 在内存带宽上领先（1.6 对 1.2 TB/s）；没有一款在 CPU–GPU 链路与一致性上领先（PCIe Gen5/Gen6 为 128–256 GB/s，NVLink-C2C 为 1.8 TB/s）；x86 厂商在软件兼容性上领先；超大规模云厂商的 CPU 因不对外销售而属于路线不同。

提示

算例 —— 为什么在 AI 机架中链路比核心更重要。 一台 Vera Rubin NVL72 为 72 块 GPU 配有 36 颗 Vera × 88 = 3,168 个核心（每 GPU 44 个）[S102,S100]；AMD 的 Helios 为 72 块 MI455X 配有 18 颗 Venice × 256 = 4,608 个核心（每 GPU 64 个）[S538,S144]。两者都足以完成调度。现在把 100 GB 的 KV 缓存溢出到 CPU 内存再取回：按约 256 GB/s（PCIe Gen6 x16）需约 0.39 s；按 1.8 TB/s（NVLink-C2C）约 0.06 s。对于亚秒级的对话响应，这一差距决定了 CPU 内存能否成为可用的第二层级。

Vera's 1.2 TB/s memory bandwidth beats every shipping server CPU (88 cores)

Cores per socket (x) vs peak memory bandwidth per socket, GB/s (y); hollow = announced, not yet shipping



Hollow = announced

Source: data from vendor specs [S129] [S128] [S100] [S33004] [S178] [S189] ...; chart by repo · As of 2026-11-05

服务器 CPU 核心数与内存带宽散点图：英伟达 Vera 为 88 核、1,200 GB/s，Grace 为 72 核、512 GB/s；x86 处理器从 Xeon Sapphire Rapids（56 核，307 GB/s）到 EPYC Turin（192 核，576 GB/s）及 Xeon 6 Granite Rapids（128 核，配 MRDIMM 时 845 GB/s）不等；只有 AMD 已发布的 EPYC Venice（256 核，1,600 GB/s）带宽超过 Vera，而 Graviton4、AmpereOne 等云端 Arm CPU 位于 333–538 GB/s。

🔧 技术细节：“缓存一致”为 GPU 带来了什么

在 PCIe 下，CPU 和 GPU 内存是相互独立的地址空间：软件必须显式地来回拷贝数据，并跟踪哪份副本是最新的。有了缓存一致链路，GPU 可以用普通指针对 CPU 内存进行读写，由硬件保持各缓存副本的一致。正因如此，英伟达可以把一颗 Grace 上的 480 GB LPDDR5X（Vera 上为 1.5 TB）呈现为 GPU 内存的延伸 [S129,S100]。CXL 也能为 x86 主机提供一致性，但带宽只有 PCIe 级别。

逐一分析挑战者

AMD EPYC：最强挑战者

AMD 在 x86 服务器 CPU 出货量中的份额从 2025 年第一季度的 27.2% 升至 2026 年第二季度的 34.5%，按金额计约为 46% [S4504,S4505,S4503]。Venice（2 nm，最多 256 核，1.6 TB/s）随 Helios 一同发布，在 Helios 中 18 颗 Venice CPU 为 72 块 MI455X 担任主机 [S144,S538]。AMD 2026 年第三季度数据中心收入同比增长 97% [S542]。

最有力的论点：大多数与 AI 相关的 CPU 工作（数据准备、智能体工具调用、数据库）都是普通的 x86 软件，需要的是核心数和兼容性，而不是 1.8 TB/s 的 GPU 链路。**差距是否缩小：**内存带宽上已追平；GPU 链

路上没有（落后约 7 倍）。

AMD rose to 34.5% of x86 server CPU units by Q2 2026, ~46% by value

AMD share of x86 server CPUs (%), Mercury Research as reported; light bar = revenue or like-for-like value share



Excludes Arm

Source: data from Mercury Research via press [S4504] [S4503] [S4505]; chart by repo · As of 2026-11-05

> 据 Mercury Research，AMD 在 x86 服务器 CPU 中份额的分组柱状图：按出货量，2025 年第一季度 27.2%、2026 年第一季度 33.2%、2026 年第二季度 34.5%；按收入，2026 年第一季度 46.2%，按 EPYC 对 Xeon 的标准化口径 2026 年第二季度为 46.4% —— x86 在位者之争已演变为两强对决，英特尔在出货量上仍居领先。

英特尔 Xeon：在位者、供应商兼合作伙伴

英特尔仍占服务器出货量的大头（据 UBS，2026 年第一季度为 54.9%）[S4503]。Clearwater Forest（288 个能效核，Intel 18A 工艺）在 Computex 2026 上发布；据报道，Diamond Rapids（核心数增加 50%，内存带宽约翻倍，PCIe Gen6）在推迟后定于 2027 年年中推出 🟡 [S4525,S4524]。英伟达对英特尔的 $5B 入股（2025 年 9 月）换来了通过 NVLink 挂接的定制 x86 CPU；目前尚无公开的产品时间表 🔴 [S468]。

超大规模云厂商自研 Arm

Graviton5（192 核，DDR5-8800，PCIe Gen6）于 2026-06-10 全面上市 [S4526]。微软的 132 核 Cobalt 200 在 2026 年年中仍处于预览阶段，谷歌（Google）的 Axion 则用于 C4A 及更新的虚拟机 [S184,S4526,S547]。它们与 Grace 使用相同的 Arm 指令集：这验证了英伟达的软件生态，但也把英伟达挡在了最大的通用集群之外。

商用、国家队与新晋 Arm 玩家

软银于 2025 年 11 月完成对 Ampere 的 $6.5B 收购 [S4530]。Arm 推出了首款自研芯片——136 核的 AGI CPU，Meta 为首个客户（2026-03-24）[S4510]。富士通的 144 核 MONAKA（2027 年）计划推出 NVLink Fusion 版本；华为的鲲鹏 950（192 核）和 960（256 核以上）分别瞄准 2026 年第四季度和 2028 年第一季度 [S187,S4529,S4528]。

高通（仅基于公开信息）

高通于 2017 年 11 月推出 48 核的 Centriq 2400，随后在 2018 年将该部门从约 1,000 人裁减至约 50 人 [S4542,S4543,S4544]。2021 年以 $1.4B 收购 NUVIA，在 Computex 2025 上宣布推出基于 Oryon、支持 NVLink Fusion 的数据中心 CPU [S4517]，并于 2025 年 12 月收购 Ventana（RISC-V）和 Alphawave（互连）

S4538,S4516,S4512,S4513。目前没有 2026 年出货的确认信息 🔴 S90028。待解问题：它瞄准哪种插槽（挂接英伟达的主机还是独立 CPU），以及其 RISC-V 与 Arm 路线图如何分工。

提示

算例 —— 为什么收入份额夸大了 Arm。 IDC 统计的 2026 年第一季度 $58.7B 非 x86 服务器收入 S4501，按摩根士丹利对 GB300 NVL72 约 $3.99M 的估计 S332，相当于约 14,700 个机架。这些机架包含约 530,000 颗 Grace CPU（每架 36 颗）S396，其价值仅约占机架成本的 2%（价值链）。是 GPU 带着 CPU 一起走。

CPU 定位：GPU 耦合度与商用覆盖面



注

🐂 **看多观点。** 每个 NVL72 机架都搭载 36 颗英伟达 CPU，据报道独立 Vera 已有约 $20B 的 FY2027 收入可见度 🟡 S4502,S4522。Meta 正在大规模部署独立 Grace，英伟达称已出货数十万台纯 Grace 服务器 S4519,S4521。

注意

🐻 **看空观点。** 在机架之外，英伟达在核心数、价格和 x86 兼容性上都没有优势；Venice 的内存带宽超过 Vera；NVLink Fusion 则把高通、富士通和英特尔请进了英伟达原本独占的那个插槽 S144,S90031。

🎯 企业发展视角

1. 如果 NVLink Fusion 使主机插槽变得可争夺，第三方 CPU 能在挂接英伟达的机架中赢得多少份额？依靠什么（价格、功耗、客户掌控力）？

2. 鉴于英伟达并不单独披露 CPU 收入[S4523]，独立的“智能体（agentic） CPU”市场究竟是一个新的价值池，还是从 x86 转移而来的份额?
3. 超大规模云厂商已拥有自己的 Arm CPU 团队；留给商用 Arm CPU 的买家还有哪些（新兴云服务商（neocloud）、主权 AI、企业）？
4. 在 AMD 已接近占据 x86 服务器价值一半的情况下，x86 双寡头会在价格、一致性链路（CXL、UALink）还是合作上作出回应?

CPU（Grace、Vera）：发展历程与英伟达的构建方式

第 04 层 · CPU（Grace、Vera）· 阅读约 11 分钟 · 最近核实：2026-11-05

⚡ 要点速览

- **从首次尝试到一颗可信的服务器 CPU，用了十五年。** Denver 项目（CES 2011）从 2014 年起仅用于 Tegra 移动和车载芯片 [S4536,S4537]。
- **失败的捷径：**英伟达（NVIDIA）以 $40B 竞购 Arm（2020 年 9 月），本可买下所有 Arm 竞争对手都要授权使用的指令集（ISA）；该交易于 2022 年 2 月告吹（计提约 $1.36B 费用），但英伟达保留了一份 20 年期授权 [S465,S466]。
- **Grace（2021 年 4 月发布）靠授权核心取胜**（Arm Neoverse V2，与 Graviton4 同属一个系列），外加差异化的 900 GB/s NVLink-C2C 链路 [S537,S129,S181]。
- **是机架成就了 CPU 业务：**GB200 NVL72 每个机架装入 36 颗 Grace，Mercury 将 Arm 服务器出货量的增长归功于 Grace [S396,S4502]。
- **Vera（2026 年）带来了英伟达首批自研数据中心核心**（88 个 Olympus 核心）以及一项独立 CPU 业务；据报道，Feynman 时代的 Rosa CPU 将于 2028 年推出 🟡 [S100,S90003,S90004]。
- **英伟达也做了对冲：**NVLink Fusion 向高通（Qualcomm）和富士通开放了主机插槽（2025 年 5 月），$5B 入股英特尔（Intel）则换来了经 NVLink 挂接的 x86（2025 年 9 月）[S90031,S468]。
- [Q4] 优势更多来自缓存一致的挂接方式和平台掌控力，而非核心本身；[Q6] 打造一颗有竞争力的定制服务器 CPU 约需 5–7 年和约 $1.5–3B 🔴。



从 Denver 到 Vera：演进之路

分三个阶段。**第一阶段（2011–2018）：雄心勃勃的弯路。** Denver 采用类似二进制翻译（binary translation）的“动态代码优化”技术，据报道最初是 x86 设计；由于没有 x86 授权，它最终以 Arm 核心的形式出现在 Nexus 9 平板（2014 年）上，后来又用于汽车芯片 [S4536,S4537]。**第二阶段（2016–2022）：从竞争对手那里购买主机。** DGX-1 采用英特尔 Xeon，DGX A100 采用 AMD EPYC，因此英伟达的旗舰系统依赖于竞争对手的 CPU 和 PCIe [S189,S188]。**第三阶段（2020 年至今）：先掌控主机，再将其开放。**

日期	决策	意义	来源
2011-01	Denver 项目：定制 Arm 核心	积累了 CPU 设计能力；最终仅用于移动和汽车领域	S4536
2016 / 2020	先后从英特尔、AMD 采购主机	GPU 系统受制于竞争对手的 CPU 和 PCIe	S189,S188
2020-09-13	以 $40B 竞购 Arm	本可掌控所有 Arm 竞争对手背后的指令集	S465
2021-04-12	采用授权 Neoverse 核心的 Grace	最快的路径；以链路和内存实现差异化	S537
2022-02-08	Arm 交易终止，保留授权	计提约 $1.36B 费用；获得 20 年期授权	S466

日期	决策	意义	来源
2024-03-18	GB200 NVL72：每机架 36 颗 Grace	以每 2 块 GPU 配 1 颗 CPU 的比例锁定 CPU 挂接	S396
2025-05-19	NVLink Fusion 支持第三方 CPU	以插槽独占性换取 NVLink 的覆盖面	S90031
2025-09-18	$5B 入股英特尔，NVLink x86	覆盖坚持使用 x86 的客户	S468
2026	Vera 定制核心；独立销售	首次进军通用 CPU 市场	S100,S90003

提示

算例 —— 英伟达如何让 CPU 挂接率翻倍并把收入留在自己手里。 一台 DGX H100 为 8 块 GPU 配两颗英特尔 Xeon 8480C：每 4 块 GPU 一颗 CPU，从英特尔采购 S33022。一台 GB200 NVL72 为 72 块 GPU 配 36 颗 Grace：每 2 块一颗，由英伟达自己供应 S396。因此每 1,000 个 Vera Rubin 机架就意味着 36,000 颗英伟达 CPU；按摩根士丹利估计的每颗 Vera 约 $5,000 计算，约为 $180M 的 CPU 芯片收入 S331——这部分出货量原本会落入英特尔或 AMD 手中。

[Q4 · 优势来源] 靠的是 CPU、链路还是平台?



答案：截至 2025 年，主要靠链路和平台。Grace 的核心与 AWS 在 Graviton4 中所用的属于同一系列，因此核心并非优势所在 S129,S181。优势在于一条带宽约为 PCIe Gen5 x16 插槽 7 倍的缓存一致链路，以及英伟达能够为其销售的每一颗超级芯片（superchip）和每一个机架指定 CPU S129,S396。Vera 把部分优势转移到了 CPU 本身（基于 Arm 架构授权（architecture licence）打造的定制核心、1.2 TB/s 内存带宽），Meta 也称在部分纯 CPU 工作负载上使用 Grace 可获得最高 2 倍的每瓦性能 S100,S4520。但出货量仍然跟随平台：Arm 服务器出货量的增长与 NVL72 的出货同步 S4502。

提示

算例 —— 链路在时间上值多少。 以 512 GB/s 的内存带宽读取一颗 Grace 上全部 480 GB 的 LPDDR5X 内存池约需 0.9 s，以 900 GB/s 传输给 GPU 完全跟得上 S129；而经 128 GB/s 的 PCIe Gen5 x16 链路，同样的传输约需 3.8 s。CPU 是同一档次的芯片；“管道”却相差 7 倍。

[Q6 · 复制成本] 时间、资金与人才



CPU 相关交易金额的对数刻度横向柱状图：英伟达已终止的 $40,000M 竞购 Arm（2020 年）、软银以 $6,500M 收购 Ampere（2025 年）、英伟达 $5,000M 入股英特尔（2025 年）、高通 $2,400M 收购 Alphawave 和 $1,400M 收购 NUVIA，以及亚马逊据报道以约 $370M 收购 Annapurna Labs（2015 年）并由此孕育了 Graviton；Meta 收购 Rivos 和高通收购 Ventana（2025 年）金额未披露。

证据：其他公司付出了多少、花了多长时间。亚马逊于 2015 年以据报道约 $350–370M 收购 Annapurna Labs，2018 年推出首款 Graviton，2026 年推出 192 核的 Graviton5 [S4540,S4541,S4526]。高通于 2021 年以 $1.4B 收购尚无产品的团队 NUVIA [S4539]。软银以 $6.5B 收购 Ampere [S4530]。高通的 Centriq 项目在 2018 年退出前人员峰值约为 1,000 人 [S4544]。

路径	做出有竞争力产品所需时间	投入金额（估计，本资料库 🔴）	人才
授权 Neoverse / CSS SoC，PCIe 主机	2–3 年（Grace：2021 → 2023）[S537,S128]	约 $0.3–0.7B	200–400 名工程师
能与 x86 竞争的定制核心	5–7 年（Annapurna 2015 → Graviton 2018 及后续各代；NUVIA 2021 → 至今尚无服务器产品）[S4540,S4541,S4539]	约 $1.5–3B，含团队收购	300–600 人，其中约 100 名核心架构师
英伟达的地位（一致性链路 + GPU + 机架）	仅靠 CPU 无法复制	CPU 成本外加一个 GPU 平台	需要一项加速器业务作为支撑

提示

算例 —— 收购还是自建。 收购 NUVIA 的前期成本为 $1.4B [S4539]；高通自己的 Centriq 部门在 2018 年退出前峰值约 1,000 人 [S4544]，意味着在产生任何收入之前的自建成本与之相当（估计，本资料库，假设每人综合成本约 $0.3M、历时约 4 年：1,000 × $0.3M × 4 ≈ $1.2B 🔴）。无论哪种方式，入场门槛都在 $1–1.5B 左右，而稀缺的投入是 CPU 架构师人才，而非资金。

反事实推演 —— 假如英伟达没有……

- 🔴 ……**错失 Arm 交易？** 英伟达将从 Graviton、Axion 和 Cobalt 收取特许权使用费，并能左右 Arm 的路线图——而这恰恰是导致交易失败的担忧所在 [S466]。

- 🔴 ……**自研 CPU（始终只用 x86）？** 主机将是经 PCIe 或 CXL 连接的英特尔或 AMD，CPU–GPU 带宽上限约为 256 GB/s，而 AMD 还会把自家 GPU 卖进同样的机架。那样就不会有 GH200，不会有缓存一致的内存层级，也不会有独立 CPU 产品线。
- 🔴 ……**向合作伙伴开放 NVLink?** 那就不会有合作伙伴 CPU，也不会有英特尔交易；更多忠于 x86 的买家可能会选择 AMD 的 Helios [S538]。

> **提示**
>
> **算例 —— 用金额衡量 Arm 反事实。** 将 Arm 每季度 $670M 的特许权使用费收入年化，约为每年 $2.7B [S4506]；英伟达 FY2026 收入为 $215.9B [S1]。拥有 Arm 只会增加约 1% 的收入，却能掌控所有竞争对手的 CPU 路线图——这正是监管机构反对的原因。

> **🔧 技术细节：为什么定制核心很难做**
>
> 一颗有竞争力的服务器核心需要宽发射的乱序执行引擎、优秀的分支预测、大容量缓存、连接 100 多个核心的片上网格，以及多年的验证。Denver 的翻译方案节省了解码（decode）硬件，但在不可预测的代码上表现不佳 [S4537]。Vera 的 Olympus 核心加入了“空间多线程”（88 核 176 线程）[S100]。每一代产品还需要固件、编译器和 Linux 内核方面的工作，这就是为什么授权厂商通常从 Arm 自己的核心起步。

🎯 企业发展视角

1. Grace 表明授权核心加上差异化链路就能赢得插槽：稀缺资产是核心设计团队，还是互连 IP?
2. Annapurna（约 $0.37B）和 NUVIA（$1.4B）买的是团队而非收入；剩下的 CPU 团队（Arm 或 RISC-V）中还有哪些属于这一类?
3. 英伟达选择向 CPU 合作伙伴开放 NVLink，而不是固守插槽：这是否说明它把 NVLink 的覆盖面看得比 CPU 收入更重?
4. 如果 Arm 的特许权使用费和自研芯片战略持续加码，RISC-V 选项会成为谈判筹码、产品路径，还是两者兼而有之?

CPU（Grace、Vera）：路线图

第 04 层 · CPU（Grace、Vera）· 阅读约 9 分钟 · 最近核实：2026-11-05

⚡ 要点速览

- **Vera 已在出货：**配备 1.8 TB/s NVLink-C2C GPU 链路的 Vera Rubin 于 2026 年 8 月初开始量产出货，2026 年第四季度进入放量爬坡，并在 2027 年上半年持续增长 🟢 S500,S90009。
- **独立 Vera 是新的产品线：**英伟达（NVIDIA）在 GTC 2026 上称其为一项“数十亿美元级别的业务”，Meta 计划在部署 Grace 之后采用纯 Vera 服务器 🟢 S90003,S4519。
- **英伟达的下一款 CPU：**Rosa，将于 2028 年与 Feynman 搭配，目前尚无公开规格 🟡 S90004,S109。
- **x86 正在迅速缩小带宽差距：**EPYC Venice 宣称 2026 年达 1.6 TB/s；据报道，Diamond Rapids 将于 2027 年年中推出，带宽约为 Granite Rapids 的 2 倍 🟡 S144,S4524。
- **一个尚无时间表的新进入者：**英特尔（Intel）为英伟达打造的 NVLink x86 尚无公开日期 🔴 S468。高通（Qualcomm）基于 Oryon 的 Dragonfly C1000（> 250 核）现已有明确时间：首批部署在 2028 年下半年，Meta 为首个公开客户 🟢 S90056,S90058。
- **[Q7 · 路线图与变数]** 关注 NVLink Fusion CPU 的出货、智能体（agentic）机架中每 GPU 配 CPU 的比例、Arm 的自研芯片，以及 x86 能否获得速度高于 PCIe 的缓存一致链路。

2024–2028 年路线图



条形表示供货时间窗口。英特尔 NVLink x86 的条形仅为占位：英特尔尚未给出日期 [S468]。高通 C1000 的时间窗口来自其 2026 年 6 月的投资者日 [S90056]。各行来源见下表；表中未列出的 EPYC Turin 见 [S176]，Graviton4 见 [S181]。

项目	时间窗口	状态	置信度	来源
英伟达 Vera（88 个 Olympus 核心，1.8 TB/s C2C）	2026-Q3 →	已出货	🟢	S100,S500
英伟达独立 Vera	2026–2027	已发布；Meta 目前运行独立 Grace，下一步为 Vera	🟢 产品 / 🟡 时间	S90003,S4519
英伟达 Rosa（Feynman 时代）	2028	路线图，无规格	🟡	S90004,S109
英特尔带 NVLink 的定制 x86	未披露（交易于 2025-09-18 宣布）	已宣布	🔴 时间	S468
AMD EPYC Venice（256 核，1.6 TB/s）	2026-Q3 →	已出货，2026 年第四季度放量	🟢	S538,S542
AMD EPYC Verano / Ferrara	2027 / 2028	路线图	🟢	S538,S540
英特尔 Xeon 6+ Clearwater Forest（288 个能效核）	2026	已在 Computex 发布	🟡	S4525
英特尔 Xeon 7 Diamond Rapids	2027 年年中（已推迟）	路线图	🟡	S4524,S4525
英特尔 Coral Rapids	2028	泄露信息	🔴	S4524
AWS Graviton5（192 核）	2026-06-10 全面上市	已出货	🟢	S4526
微软（Microsoft）Cobalt 200（132 核）	2026	2026 年年中预览	🟡	S184,S4526
Arm AGI CPU（136 核）	2026	已发布，Meta 为首个客户	🟢	S4510
华为鲲鹏 950 / 960	2026 年第四季度 / 2028 年第一季度	路线图	🟡	S4528
富士通 MONAKA（144 核）	FY2027	路线图	🟡	S187
高通 Dragonfly C1000（Oryon，> 250 核；公开信息）	2028 年下半年（首批部署，Meta）	2026-06-24 发布	🟢 已发布 / 🟡 时间	S90056,S90058,S4516

英伟达和 AMD 各行与 `data/roadmap.csv` 一致（按本资料库事实表将 Rosa 标为 🟡）；其他各行已为本页在 `data/l04_cpu_roadmap_specs.csv` 中核实。

> **提示**
>
> **算例 —— Vera 的内存带宽优势能维持多久。** Vera 的 1,200 GB/s 是 Granite Rapids 845 GB/s 的 1.42 倍 [S100,S179]。Venice 宣称的 1,600 GB/s 自 2026 年第四季度起放量，是 Vera 的 1.33 倍 [S144,S542]。据报道约为 Granite Rapids 2 倍（约 1,690 GB/s）的 Diamond Rapids 将于 2027 年年中到来 [S4524]。对 AMD 而言，这一优势为零；对英特尔而言，大约能维持一年。

规格演进

Rivals ship 2–3× Vera's 88 cores: EPYC Venice 256, Graviton5 192, Xeon 6+ 288 E-cores

Maximum cores per socket by launch year, 2022–2028 (Qualcomm's 80-core part is an unconfirmed report)



Hollow / dashed = not yet shipping

Source: data from vendor announcements and press [S129] [S100] [S33004] [S209] [S175] [S176] …; chart by repo · As of 2026-11-05

每个服务器 CPU 插槽最大核心数按年份变化的折线图：英伟达 Grace 72（2023 年）和 Vera 88（2026 年）；AMD EPYC 96、192 和 256（Venice，2026 年）；英特尔 Xeon 性能核 60、128 及据报道的 192（Diamond Rapids，2027 年），另有 288 个能效核（Clearwater Forest，2026 年）；AWS Graviton 64、96 和 192；华为鲲鹏 192（2026 年）和 256（2028 年）；Ampere 192，Arm AGI CPU 136，富士通 MONAKA 144。英伟达不在核心数上竞争。

Vera's 1.2 TB/s (2.3× Grace) is matched by x86 within a year: Venice 1.6 TB/s

Peak memory bandwidth per socket, GB/s, by launch year (vendor claims; Diamond Rapids = Intel's '2x Granite Rapids', reported)



Hollow / dashed = not yet shipping

Source: data from vendor announcements and press [S129] [S100] [S33004] [S209] [S175] [S176] …; chart by repo · As of 2026-11-05

每个 CPU 插槽峰值内存带宽折线图：英伟达 Grace 512 GB/s（2023 年）至 Vera 1,200 GB/s（2026 年）；AMD EPYC 461、576 和 1,600 GB/s（Venice，2026 年，AMD 宣称）；英特尔 Xeon 307、845 及据报道 Diamond Rapids 约 1,690 GB/s（2027 年）；AWS Graviton 307 和 538 GB/s；AmpereOne 333 GB/s。英伟达 LPDDR5X 相对 x86 的领先只是 2025–26 年的一个窗口期，而非永久差距。

竞争对手通过增加核心来提高每插槽和每美元的吞吐量；英伟达则提高每核的内存和链路带宽，因为其 CPU 的职责是持续为 GPU 和对延迟敏感的智能体代码供给数据。

> **提示**
>
> **算例 —— 每核带宽。** Vera：1,200 ÷ 88 = 每核 13.6 GB/s [S100]。Venice：1,600 ÷ 256 = 6.3 GB/s [S144]。Diamond Rapids（据报道）：约 1,690 ÷ 192 = 8.8 GB/s [S4524]。对于智能体的工具调用或数据加载器这类吃内存的单线程任务，Vera 能提供大约两倍的带宽；而对于一大批小型 Web 服务，Venice 能完成更多并行工作。

> **🔧 技术细节：如何解读 CPU 路线图宣称**
>
> 峰值内存带宽 = 通道数 × 传输速率 × 8 字节。12 通道 DDR5-6400 可提供 614 GB/s；在同样 12 个通道上，MRDIMM-8800（复用两个 rank 的内存模组）可提供 845 GB/s [S179]。厂商的峰值以最快的认证内存为前提；实际平台出货时往往采用更慢的 DIMM。Vera 使用 SOCAMM 模组上的 LPDDR5X，紧贴 CPU 安装，以牺牲可升级性换取每瓦带宽 [S100]。在数据手册公布之前，推算得出的数字（如 Diamond Rapids 的约 1.7 TB/s）应被视为一个区间。

[Q7 · 路线图与变数]

- **NVLink Fusion CPU 出货。** 高通和富士通的 CPU 或英特尔的 NVLink x86 一旦进入英伟达机架，一个受控的插槽就会变成竞争性插槽 🔴 [S90031,S468]。Arm 已于 2025 年 11 月在 Neoverse 中加入 NVLink Fusion 支持 [S90036]。
- **每 GPU 配 CPU 的比例上升。** TrendForce 预计，随着智能体 AI 增加 CPU 工作量，2027 年服务器 CPU 出货量将增长超过 40% 🟡 [S4500]；Futurum 报道称英特尔和 AMD 的高核心数产品实际上已经售罄 🟡 [S4546]。
- **x86 获得缓存一致的高速链路。** 一条远高于 PCIe Gen6 约 256 GB/s 的 CXL 或 UALink 通道，将抹去 Vera 的主要结构性优势；AMD、博通（Broadcom）和英特尔都支持 UALink [S90031]。
- **Arm 成为芯片厂商。** Arm 曾定下到 2025 年占据超大规模云厂商 CPU 出货量一半的目标 [S4547]，如今开始销售 AGI CPU，据报道目标是五年内实现约 $15B 收入 🟡，与其授权客户形成竞争 [S4510,S4511]。
- **规格修订。** 英伟达在 2026 年末下调了 Rubin 公布的 HBM4 和 NVLink 6 数字 [S90006]；Vera 公布的 CPU 规格未变，但买家应以持续性能而非发布时的数字建模。

> **提示**
>
> **算例 —— 1 吉瓦对 CPU 出货量意味着什么。** 按每个 Vera Rubin NVL72 机架约 230 kW（Max-P）计算 [S302]，1 GW 的 IT 功率约为 4,350 个机架、约 157,000 颗 Vera CPU（每架 36 颗）。按每颗约 $5,000（摩根士丹利）计算 [S331]，每 GW 约合 $0.8B 的 CPU 芯片。如果智能体工作负载为每块 GPU 额外增加一颗独立 CPU，每 GW 的 CPU 数量将大约增至三倍（从每 GPU 0.5 颗增至 1.5 颗）🔴。

🎯 企业发展视角

1. 哪一个路线图事件最能改变经 NVLink Fusion 挂接的 CPU 的价值：一款有明确日期的英特尔 NVLink x86 产品，还是一款开始出货的高通或富士通产品？
2. 如果 x86 在一年内追平 Vera 的内存带宽，那么建立在带宽而非链路之上的 CPU 战略能维持多久？
3. 据报道的 2027 年 CPU 出货激增是结构性的，还是一轮周期性补库存？
4. Arm 进军芯片业务，是否会改变新的数据中心 CPU 项目在 Arm 授权与 RISC-V 之间取舍的经济账？

CPU（Grace、Vera）：价值链与企业发展视角

第 04 层 · CPU（Grace、Vera）· 阅读约 10 分钟 · 最近核实：2026-11-05

⚡ 要点速览

- **在 AI 机架内部，CPU 只是一个小项目：**在一台约 $7.8M 的 Vera Rubin NVL72 机架中，36 颗 Vera CPU 估计约占 $0.18M（约 2%），相当于每 1 美元 GPU 对应约 4.5 美分 CPU（估计，摩根士丹利）S331,S330。
- **但它的内存并不小：**该机架有 54 TB LPDDR5X，按摩根士丹利的数字推算，挂接在 CPU 上的 SOCAMM 模组约为 $1.1M（约 14%）🔴 S362,S332。
- **在机架之外，CPU 是一个规模庞大、竞争激烈的价值池：**AMD 占 x86 服务器 CPU 价值的约 46%；据报道，英伟达（NVIDIA）在“$200B”的机会中，本财年已看到约 $20B 的独立 CPU 收入 🟡 S4503,S4522。
- **Arm 的“过路费”在上涨：**分析师估计，Armv8 的特许权使用费约为芯片价格的 1–3%，Armv9 约为 2–5%，计算子系统（Compute Subsystems）约为 8–10%（估计）S4508,S4509；Arm 在 2026 年 9 月季度的特许权使用费收入为 $670M S4506。
- **Arm 如今也在卖芯片：**其 136 核 AGI CPU（2026 年 3 月，客户为 Meta）与自家授权客户形成竞争 S4510。
- **CPU 团队的易手价格在 $0.4B–$6.5B 之间：**Annapurna、NUVIA、Ampere；Ventana 和 Rivos 于 2025 年被收购，金额未披露 S4540,S4539,S4530,S4512,S4518。
- **[Q8 · 价值池与并购机会]** 三个价值池：机架挂接（金额小、控制力强）、通用及智能体（agentic）集群（金额大、竞争激烈），以及 IP 层（Arm 特许权使用费、RISC-V 核心、互连 IP）。

Est.: Vera CPUs are ~2% of a $7.8M Vera Rubin rack; with LPDDR5X, ~16%

Estimated cost build-up of one Vera Rubin NVL72 rack (ODM price to cloud), US$ M; Morgan Stanley plus a repo split of memory



All Est.; hatched = repo inference

Source: data from Morgan Stanley via press; repo split [S334] [S332] [S331] [S330] [S362]; chart by repo · As of 2026-11-05

> 估计 $7.80M 的 Vera Rubin NVL72 机架成本构成横向柱状图：72 块 Rubin GPU $3.96M，其他部件（NVSwitch 托盘、网卡、PCB、电源、机箱）约 $1.46M，Vera CPU 所配 LPDDR5X SOCAMM 内存约 $1.10M（推算），HBM4 约 $0.90M，36 颗 Vera CPU $0.18M（每颗约 $5k，即每 1 美元 GPU 对应 4.5 美分），ODM 利润 $0.15M，散热 $0.06M。

谁拿走了 CPU 的钱



在 x86 服务器中，英特尔（Intel）或 AMD 几乎拿走了 CPU 的全部价值：指令集、核心和芯片。在 Arm 服务器中，这笔钱被拆分：Arm 收取特许权使用费（royalty）和授权费，设计方（英伟达、AWS、Ampere）拿走其余部分；超大规模云厂商则以更低的云成本体现其“利润”。英伟达把 CPU 打包进超级芯片或托盘中，因此其价值包含在英伟达约 75% 的毛利率之中 S3,S90011。

参与者	角色	获取价值的方式	证据
Arm	指令集、核心、CSS	按芯片收取特许权使用费，外加授权费	单季度特许权使用费收入 $670M S4506
英伟达	CPU 设计方兼平台所有者	打包计入超级芯片和托盘价格	约 $7.8M 的机架中每颗 Vera 约 $5k（估计） S331
AMD、英特尔	x86 双寡头	商用 CPU 利润	AMD 占 x86 服务器价值约 46% S4503
台积电（TSMC）	晶圆代工	晶圆价格	N3 晶圆约 $19.5k，N2 约 $30k（估计） S35006,S35003
内存厂商	LPDDR5X、HBM	销售模组和堆栈	推算每个 VR 机架约 $1.1M 的 LPDDR5X S332
ODM	组装	微薄利润	VR 机架毛利率约 1.9%（估计） S332

Est. ~57% of a ~$4.0M GB300 NVL72 rack is NVIDIA's gross profit on the 72 GPUs alone

Estimated build-up of the ODM-to-hyperscaler rack price, US$ M · Morgan Stanley BOM (May 2026) + Epoch AI B200 unit-cost basis



Source: data from Morgan Stanley via press; Epoch AI; repo calc [S332] [S331] [S334] [S32004] [S35020]; chart by repo · As of 2026-11-05

> 估计 $3.99M 的 GB300 NVL72 机架成本瀑布图：GPU 裸片、CoWoS-L 封装与测试约 $0.25M，英伟达 GPU 毛利约 $2.27M（57%），HBM3E 与 LPDDR5X 内存 $0.37M，其他机架部件（Grace CPU、NVLink 交换托盘、网卡、PCB、电源、机箱）约 $0.94M，液冷 $50K，ODM 毛利约 $108K。

提示

算例 —— 每 1 美元加速器对应多少美分 CPU。 Vera Rubin NVL72（摩根士丹利，估计）：$0.18M 的 Vera ÷ $3.96M 的 Rubin GPU = 每 1 美元 GPU 对应 **4.5 美分** CPU [S331,S332]。加上推算的 $1.1M LPDDR5X，CPU 整体（含内存）约为每 1 美元 GPU 对应 32 美分 🔴 [S332]。芯片本身便宜；内存以及选择内存的权力则不然。

Arm 特许权使用费，以及 x86 与 Arm 的价值获取对比



Arm 特许权使用费率（占芯片价格比例）估计区间柱状图：据 TIKR 和 Kavout 的分析，Armv8 约 1–3%，Armv9 约 2–5%，计算子系统约 8–10% 或更高。以一颗约 $5,000 的服务器 CPU 计，每颗芯片约为 $50–150、$100–250 和 $400–500 —— 相对 GPU 机架微不足道，但对每一颗 Arm 服务器 CPU 而言是一笔不断上涨的“税”。

Arm 通过推动授权客户从 Armv8 升级到 Armv9 再到计算子系统（预先验证的核心、片上网格和 I/O 模块组合），不断提高抽成。法庭证词显示，Arm 至少从 2019 年起就计划在十年内将智能手机年度特许权使用费提高约 $1B [S4507]。在 FY2027 第一季度，数据中心特许权使用费同比增长超过一倍 [S4506]。阻力也存在：高通（Qualcomm）就其源自 NUVIA 的核心在 2024 年赢得陪审团裁决、2025 年获得最终判决；Arm 表示将提起上诉 [S4545]。

提示

算例 —— Arm 从一个 AI 机架中能赚多少。 36 颗 Vera × 约 $5,000 × 2–5%（Armv9 区间）= **每个机架 $3,600–9,000**，即约 $7.8M 机架的 0.05–0.12% [S331,S4508,S4509]。基于 CSS 的超大规模云厂商 CPU 支付约 8–10%；英伟达自研的 Olympus 核心很可能处于区间低端 🔴。Arm 真正的目标是通用集群，而非 GPU 机架。

🔧 技术细节：Arm 授权的三种方式

架构授权（architecture licence）允许公司自行设计实现 Arm 指令集的核心（苹果、高通的 Oryon、英伟达的 Olympus）。**核心授权**是购买 Arm 设计好的核心，例如 Neoverse V2（Grace、Graviton4）。**计算子系统**授权则购买一个更大的预集成模块（微软（Microsoft）的 Cobalt 100 采用 Neoverse N2 CSS）[S183]。特许权使用费通常按芯片售价的一定百分比或按件收取，随 Arm 提供的价值增加而上升；确切费率属于保密信息，因此此处数字均为分析师估计 [S4508,S4509]。

非上市公司与并购历史

值得关注的非上市公司

公司	业务	阶段 / 最近一次公开融资	为何重要
Ampere（软银）	商用 Arm 服务器 CPU（AmpereOne，192 核）	以 $6.5B 被收购；2025-11-25 完成交割 S4530	美国主要的商用 Arm 服务器 CPU 厂商；其所有者软银同时拥有 Arm S465
SiPearl	欧洲主权 Arm HPC CPU（Rhea1，80 个 Neoverse V1 核心）	€130M A 轮（2025 年）；Rhea1 于 2026-05-13 首次上电 S4531,S4532	国家支持的 CPU 需求信号
Tenstorrent	RISC-V CPU 与 AI IP，以及芯片	$693M D 轮，估值约 $2.6B（2024 年 12 月）S4534；据报道以 $6.2B 估值融资 $1.5B 🟡 S4535	向三星、LG 等授权高性能 RISC-V 核心
Akeana	最高可达数据中心级的 RISC-V 核心 IP	成立时融资 $100M+（2024 年） S4533	一个可授权的非 Arm 核心选项
Ventana（现属高通）	RISC-V 服务器 CPU 芯粒	2025 年 12 月被收购，条款未披露 S4512	RISC-V 服务器团队正被陆续吸收
Rivos（现属 Meta）	RISC-V CPU 与加速器团队	2025 年被收购，金额未披露；此前曾寻求以约 $2B 估值融资 $500M S4518	超大规模云厂商直接收购 CPU 人才

> **提示**
>
> **算例 —— CPU 项目的成本与初创公司的融资额对比。** Tenstorrent 的 $693M D 轮加上据报道的 $1.5B 融资，合计约 $2.2B S4534,S4535，处于本资料库估计的打造一颗有竞争力定制核心所需的约 $1.5–3B 区间之内（发展历程页面）。SiPearl 的 €130M A 轮小了一个数量级，这与其采用授权 Neoverse V1 核心、2026 年才首次上电的情况相符 S4531,S4532。

本层的并购历史

日期	交易	金额	结果	来源
2015-01	亚马逊收购 Annapurna Labs	据报道约 $350–370M	发展为 Nitro 和 Graviton	S4540,S4541
2018	高通退出 Centriq	—	部门缩减至约 50 人；IP 转入中国的合资企业华芯通（HXT）	S4544
2020-09	英伟达竞购 Arm	$40B	2022-02 终止；计提约 $1.36B 费用	S465,S466
2021-01	高通收购 NUVIA	$1.4B	2021-03 完成交割；发展为 Oryon	S4539,S4538
2025-03	软银收购 Ampere	$6.5B	2025-11 完成交割	S186,S4530
2025-06	高通收购 Alphawave	约 $2.4B	2025-12-18 完成交割	S4514,S4513
2025-09	英伟达投资英特尔	$5B 股权	为英伟达打造 NVLink x86 CPU	S468
2025	Meta 收购 Rivos；高通收购 Ventana	未披露	RISC-V 团队被吸收	S4518,S4512

> **提示**
>
> **算例 —— 估算独立 CPU 价值池的规模。** 据报道，英伟达本财年约 $20B 的独立 CPU 收入可见度 🟡[S4522]，超过了 AMD 2026 年第三季度*全部* $13.4B 的收入[S542]。按每颗 Vera 约 $5,000[S331] 计算，这相当于约 400 万颗 CPU，因此该数字很可能统计的是服务器而不仅是芯片 🔴；在英伟达单独披露 CPU 收入之前，应仅将其视为数量级参考[S4523]。

另见系统与机架、纵向扩展、生态与资本以及第 19 章。

🎯 企业发展视角

1. 在挂接英伟达的机架中，CPU 芯片约占价值的 2%，而其内存约占 14%：更有吸引力的价值池是 CPU、内存模组，还是连接二者的缓存一致互连 IP?
2. 超大规模云厂商和 Meta 收购的是 CPU 团队（Annapurna、Rivos）而非 CPU；这对独立的 Arm 和 RISC-V CPU 初创公司的退出选择意味着什么?
3. 在 Arm 一边提高特许权使用费、一边销售自家 AGI CPU 的情况下，授权客户应如何权衡架构授权与 Ventana 这类 RISC-V 对冲的价值?
4. NVLink Fusion 允许合作伙伴把 CPU 卖进英伟达机架；英伟达以何种经济条款（授权费、芯粒采购、认证）从该插槽中获取价值?
5. 如果智能体 CPU 价值池真如英伟达所称那么大，哪些资产（核心团队、SerDes 与芯粒 IP、内存模组设计）会最先变得稀缺?

第 05 层 —— 纵向扩展（NVLink、NVSwitch）

第 05 层（共 12 层）· NVLink 链路、NVSwitch 芯片及其构建的机架级域 · 约 6 分钟阅读 · 最后核实：2026-11-05

⚡ 要点速览

- **纵向扩展（scale-up）让众多 GPU 如同一颗 GPU 般协同工作。** NVLink 5 为每颗 Blackwell GPU 提供单向 900 GB/s 带宽，约为其 800G 网卡的 9 倍，并支持 GPU 之间的直接内存访问 [S200,S264]。
- **NVL72 是标志性产品：** 72 颗 GPU、18 颗 NVLink 交换芯片和约 5,000 根铜缆，在单个机架内提供 130 TB/s 带宽 [S262,S5000]；Vera Rubin NVL72 在 2026 年由 260 TB/s 下调后，达到 216 TB/s [S200,S201]。
- **为何当下尤为重要：** 混合专家模型（MoE）与推理型模型让每一层都变成全交换（all-to-all）。英伟达称其 MoE 推理性能相较 HGX H200 提升约 10 倍 [S5002]；基于相同芯片的数据显示，在偏重吞吐量的工作点上提升约 3 倍 [S630]。
- **铜缆是不显山露水的护城河：** 每个机架可省去约 19 kW 功耗和约 $0.7M 的光学器件（估计）[S5000,S5016]；但 200G 铜缆传输距离仅约 1 m [S5010]，因此在共封装光学随 Feynman 到来之前，域的边界止于机架 🟢 [S109]。
- **弱点与最强挑战者：** 72 颗 GPU 的规模落后于谷歌 9,216 芯片的 TPU pod [S232]；AMD 的 Helios 宣称 260 TB/s，高于 Rubin 下调后的 216 [S226]；UALink 与 ESUN 旨在让这一层走向开放 [S574,S576]。
- **NVLink Fusion 开放了链路，但没有开放交换芯片：** 13 家合作伙伴，包括高通（Qualcomm）、富士通（Fujitsu）、英特尔（Intel）和 AWS Trainium4，且每套系统都必须包含英伟达芯片 🟡 [S131,S518,S5018]。

NVLink domain bandwidth rose ~170× in a decade, to 216 TB/s on Vera Rubin NVL72

Aggregate NVLink bandwidth of one scale-up domain, TB/s bidirectional (GPUs × per-GPU NVLink); labels = GPUs



Source: data from NVIDIA specs; SemiAnalysis; repo calc [S259] [S200] [S310] [S260] [S312] [S206] ...; chart by repo · As of 2026-11-05

对数刻度柱状图，展示每个纵向扩展域的 NVLink 总带宽：DGX-1 P100 为 1.28 TB/s（8 颗 GPU），DGX-1 V100 为 2.4，DGX-2 为 4.8（16 颗），HGX A100 为 4.8，HGX H100 为 7.2，HGX B200 为 14.4，GB200 与 GB300 NVL72 约 130 TB/s（72 颗 GPU），Vera Rubin NVL72 按下调后的量产规格为 216 TB/s（发布规格为 259），2027 年路线图上的 Kyber NVL144 约 518 TB/s（144 颗 GPU）。DGX GH200 在 256 颗 GPU 间达到 230 TB/s，但部署有限。

提示

算例 —— 每机架 216 TB/s 意味着什么。 72 颗 GPU × 3.0 TB/s = **216 TB/s** [S200]。一个 Vera Rubin 机架的 72 块 ConnectX-9 网卡合计提供 72 × 200 GB/s = 14.4 TB/s 单向带宽，即双向 28.8 TB/s [S33004]：NVLink 网络承载的带宽是整个机架横向扩展（scale-out）容量的 **7.5 倍**。**结论：** AI 机架搬运的大部分字节从不离开机架，这正是英伟达把机架而非 GPU 作为销售单位的原因。

本层在技术栈中的位置



本层导图



八个问题一览

#	问题	简答	详见
Q1	职能是什么？薄弱时会出什么问题？	让张量并行与专家并行变得廉价；若薄弱，GPU 会空等网络	纵向扩展与横向扩展
Q2	哪些指标重要？	每 GPU 带宽、域规模、域带宽、跳数与延迟、pJ/bit 以及每条链路成本	纵向扩展与横向扩展
Q3	代际进步如何？	每 GPU 160 GB/s → 3.0 TB/s（约 19 倍）；每域 16 → 72 颗 GPU；域带宽约提升 170 倍	各代产品
Q4	优势从何而来？	SerDes、交换芯片、机架与集合通信软件的协同设计，且每年同步迭代	发展历程与构建方式
Q5	最强挑战者是谁？	AMD Helios（72 颗 GPU，基于以太网的 UALink 提供 260 TB/s）；谷歌 TPU pod 在域规模上领先	竞争格局
Q6	复制成本多高？	本资料库估计：4–5 年、$3–6B 及约 1,000 名专业人才 🔴	发展历程与构建方式
Q7	路线图如何？	Kyber NVL144（2027 年，有推迟报道）、采用光互连的多机架 NVL576/NVL1152；UALink 产品于 2027 年推出	路线图
Q8	价值池与并购机会？	交换芯片、SerDes IP、铜缆互连与光 I/O	价值链与企业发展

本层页面

页面	你将了解
纵向扩展与横向扩展	加载/存储（load/store）与 RDMA 的区别、约 9 倍的差距、关键指标
NVLink 与 NVSwitch 各代产品	NVLink 1–7、交换托盘、NVL8 → Kyber
铜缆背板与铜缆为何胜出	NVL72 铜缆背板、铜缆与光学对比、传输距离
为何域规模至关重要	MoE 全交换、英伟达的性能宣称、TPU 环面拓扑
NVLink Fusion	合作伙伴、开放了什么、Fusion 与 UALink 对比
竞争格局	AMD、谷歌、AWS、华为、开放标准

页面	你将了解
发展历程与英伟达的构建方式	时间线、关键决策、复制成本
路线图	NVLink 6–8、Kyber、竞争对手路线图
价值链与企业发展视角	价值池、私营公司、并购

🔧 技术细节：如何解读 NVLink 数字

英伟达给出的 NVLink 带宽为双向合计（1.8 TB/s = 单向 900 GB/s），而网卡（NIC）速率按单向计（800 Gb/s = 100 GB/s）[S200,S264]；机架级数字为 GPU 数量 × 每 GPU 带宽 [S262]。

🎯 企业发展视角

1. **机架就是产品。** 如果大部分流量留在 NVLink 域内，价值将流向掌控交换芯片、铜缆背板与软件的一方；英伟达在这里的领先能否比其 GPU 领先更持久？
2. **开放互连架构落后两年。** UALink 产品预计于 2027 年推出 [S90051]，因此 NVLink Fusion 授权的窗口期就在当下。
3. **高通问题（仅基于公开信息）：** 高通是 Fusion 的 CPU 合作伙伴 [S131]，而其 Dragonfly AI300 加速器计划采用 UALink 与 ESUN [S90060]。哪条纵向扩展路径最适合其推理机架？每条路径在上市时间上各需付出多大代价？

纵向扩展与横向扩展：一颗巨型 GPU，还是网络上的众多 GPU

第 05 层 · 纵向扩展（NVLink、NVSwitch）· 约 9 分钟阅读 · 最后核实：2026-11-05

⚡ 要点速览

- **两种互连网络，两种职能。** 纵向扩展（scale-up）把数十颗 GPU 紧密连接到如同一颗 GPU；横向扩展（scale-out）则通过网络把成千上万个这样的 GPU 组连接起来。英伟达的纵向扩展网络是 NVLink 加 NVSwitch。
- **每 GPU 的差距约为 9 倍。** 一颗 Blackwell GPU 经 NVLink 5 的单向带宽为 900 GB/s，而经其 800 Gb/s 网卡（NIC）仅为 100 GB/s [S200,S264]；Vera Rubin 保持了相近的比例（1,500 vs 200 GB/s）[S200,S33004]。
- **区别在语义，而不只是带宽更多。** 在 NVLink 域内，一颗 GPU 用普通的加载和存储指令写入另一颗 GPU 的内存（加载/存储语义）；跨网络时，则需向网卡投递 RDMA 消息 [S5017]。
- **是实测结果，而非仅为规格：** 即便在受出口管制限制的 H800 上，DeepSeek 的混合专家模型（MoE）全交换在 NVLink 节点内达到 153 GB/s，而跨 InfiniBand 仅为 43–58 GB/s [S5005]；因此张量并行与专家并行都留在 NVLink 域内。
- **弱点：** 由于 200 Gb/s 铜缆传输距离仅约 1 m [S5010]，域的边界止于机架（72 颗 GPU）；谷歌可连接 9,216 颗 TPU [S232]，而 UALink 与 ESUN 则意在让这一层商品化 [S90050,S90052]。



Source: data from NVIDIA product pages and whitepapers [S260] [S200] [S273] [S261] [S205] [S266] …; chart by repo · As of 2026-11-05

对数刻度分组柱状图，对比每 GPU 的 NVLink 与网卡带宽：V100 为 300 vs 25 GB/s，H100 为 900 vs 100，GB200 为 1,800 vs 100（18 倍），GB300 为 1,800 vs 200，Vera Rubin 为 3,000 vs 400 GB/s（7.5 倍）：纵向扩展域的带宽始终比横向扩展高出约一个数量级。

1. 一颗巨型 GPU，还是通过网络对话的众多 GPU

不妨把它想象成开放式办公室与分散在多栋楼里的公司。在开放式办公室里（纵向扩展），你可以直接在同事的白板上写字；在楼与楼之间（横向扩展），你得把便条打包交给收发室（网卡），然后等待回执。在

NVLink 上，一颗 GPU 向属于另一颗 GPU 的地址执行存储操作；交换芯片负责路由，数据直接落入远端的高带宽内存（HBM），全程无需网络协议栈参与。在网络上，工作请求先发给网卡，由网卡封装成数据包；远端网卡将其写入内存并发出完成信号 [S5017]。



	纵向扩展（NVLink 域）	横向扩展（集群网络）
每 GPU 带宽（Blackwell）	1.8 TB/s，单向 900 GB/s [S200]	800 Gb/s = 单向 100 GB/s [S264]
典型规模	8–72 颗 GPU，计划扩至 144 [S262,S510]	数千至 100,000+ 颗 GPU
语义	对对端内存执行加载/存储 [S5017]	经网卡收发 RDMA 消息 [S5017]
拓扑	单跳交换，全互连 [S262]	多层胖树（fat tree）
介质	单机架内铜缆 [S5000]	以光纤为主
最适合	张量并行与专家并行	数据并行与流水线并行

提示

算例 —— 同一次 MoE 数据交换在两种网络上的表现。 DeepSeek 实测：在 NVLink 上跨 8 颗 GPU 的专家并行分发（dispatch）带宽为 **153 GB/s**，在 400G InfiniBand 上跨 16–64 颗 GPU 为 **43–58 GB/s**：在 H800 上约为 3 倍，而 H800 因出口管制，NVLink 被削减至约 160 GB/s [S5005]。Blackwell（单向 900 GB/s）对比 800G 网卡（100 GB/s）则为 **约 9 倍** [S200,S264]。**结论：** 受出口管制限制的硬件低估了纵向扩展的优势。

MoE all-to-all measured at 153 GB/s over NVLink vs 43–58 GB/s over InfiniBand

DeepEP on H800 (NVLink capped ~160 GB/s) + 400G InfiniBand: bandwidth (left), latency for 128 tokens (right)



Source: data from DeepSeek DeepEP README v1.2.1 (GitHub) [S5005]; chart by repo · As of 2026-11-05

DeepSeek DeepEP 实测数据的双面板图。左：专家并行分发带宽在单个 NVLink 节点内的 EP8 为 153 GB/s，而跨 InfiniBand 的 EP16、EP32 与 EP64 分别为 43、58 和 51 GB/s（合并（combine）类似）。右：针对 128 token 解码批次的低延迟内核，在 EP8 下分发耗时 77 微秒、合并耗时 114 微秒，在 EP256 下分别升至约 194 与 360 微秒。H800 是出口版本，NVLink 被削减至约 160 GB/s，因此在 H100 或 Blackwell 上差距更大。

🔧 技术细节：一颗 GPU 如何写入另一颗 GPU 的内存

- **统一地址空间。** NVSHMEM 把对端内存映射到每颗 GPU 中；NVLink 对端可直接接受普通的加载、存储与原子操作，节点外的对端则经网卡走 RDMA [S5017]。
- **交换芯片兼作计算器。** 自第三代起，NVSwitch 可以在数据传输途中完成求和（SHARP），因此一次全规约（all-reduce）只需穿过交换芯片一次，而不必沿环形绕行 [S205]。
- **无需收发室。** NVLink 路径上没有数据包协议栈或完成队列，因此适合小而频繁的数据交换。DeepSeek 基于 RDMA 的解码（decode）内核每次分发仍需 77–194 μs [S5005]，且每一步都要在 58 个 MoE 层中重复 [S5006]。

2. 带宽差距的量化

NVLink 5 的“1.8 TB/s”是双向合计（单向 900 GB/s）；“800 Gb/s”网卡则是单向 100 GB/s。

A 10 GB shard moves each way in ~11 ms on NVLink 5 vs ~100 ms on an 800G NIC

Milliseconds to send 10 GB each way at once (full duplex) at peak link rate; protocol overhead adds more

LOG SCALE



Source: data from NVIDIA NVLink specs, PCI-SIG, IBTA, IEEE 802.3 [S200] [S201] [S202] [S33004] [S203] [S262] ...; chart by repo · As of 2026-11-05

对数刻度横向柱状图，展示每 GPU 单向传输 10 GB 所需时间：Vera Rubin 上的 NVLink 6 约 6.7 ms（单向 1,500 GB/s），NVLink 5 约 11 ms（900 GB/s），NVLink 4 约 22 ms（450 GB/s），1.6 Tb/s 网卡 50 ms，PCIe 6.0 x16 约 78 ms，800 Gb/s 网卡 100 ms，PCIe 5.0 x16 约 156 ms，400 Gb/s 网卡 200 ms：纵向扩展链路比旁边的横向扩展端口快约 9 至 15 倍。

提示

算例 —— 单向搬运一个 10 GB 的张量分片。 两颗 GPU 互换 10 GB 分片（权重或较长的 KV 缓存）。NVLink 5：10 ÷ 900 GB/s = **11 ms**；800G 网卡：10 ÷ 100 = **100 ms** [S200,S264]。Vera Rubin：NVLink 6（下调后规格）为 **6.7 ms**，而 1.6T ConnectX-9 为 **50 ms** [S200,S33004]；PCIe Gen5 x16 需 **156 ms** [S222]。**结论：** 每隔几毫秒交换一次状态，在 NVLink 域内可行，在域外则毫无可能。

[Q2 · 关键指标] 衡量纵向扩展网络优劣的五个数字：

1. **每 GPU 单向带宽：** 450（Hopper）、900（Blackwell）、1,500 GB/s（Rubin，下调后）[S200]。
2. **域规模：** HGX 为 8 颗 GPU，NVL72 为 72 颗，Kyber 计划为 144 颗 [S262,S510]。
3. **域带宽：** 130 TB/s（GB200 NVL72）、216 TB/s（Vera Rubin NVL72）[S200]。
4. **延迟与跳数：** NVL72 内仅一跳交换，环面（torus）或多层网络则需多跳。
5. **每比特能耗与成本：** 无源铜缆几乎不增加能耗（约 0 pJ/bit），而 DSP 光模块约为 19 pJ/bit [S262,S295]。

3. 为何张量并行与专家并行留在 NVLink 域内

[Q1 · 职能与失效后果] 纵向扩展让通信最频繁的并行方式变得廉价。张量并行每层交换两次部分结果；专家并行则把每个 token 发送给其专家再取回（分发与合并（dispatch and combine））。如果这些交换溢出到网络上，GPU 就会闲置：失效后果是利用率低、token 生成慢，而不是系统崩溃。入门篇 P4 估算，张量并行每颗 GPU 搬运的数据量约为数据并行的 17 倍。

TP moves ~17x more data per GPU per step than DP, which is why it stays on NVLink

Est. GB sent per GPU per training step: 70B dense model, TP8 x PP4 x DP64 on 2,048 GPUs, 4M-token batch, BF16



Source: data from Megatron-LM, ZeRO and ring all-reduce formulas; repo arithmetic [S34002] [S34011] [S34012] [S34004] [S34005] [S34001]; chart by repo · As of 2026-11-05

横向柱状图，估算 700 亿参数模型在 8 路张量并行、4 路流水线并行和 64 路数据并行切分下，每颗 GPU 每个训练步发送的数据量：张量并行约 150 GB，数据并行梯度全规约约 8.6 GB，全分片数据并行约 12.9 GB，流水线发送约 2.1 GB；作为对比，每颗 GPU 保存完整模型副本的普通数据并行约需发送 276 GB。

提示

算例 —— 部署 70B 模型时的张量并行。 8 路张量并行、64 token 的解码批次、隐藏维度 8,192、BF16 精度：每次全规约传输 64 × 8,192 × 2 B ≈ 1.05 MB，环形算法下每颗 GPU 发送约 1.8 MB，每层 2 次 × 80 层 ≈ **每步 294 MB**（本资料库计算，方法同 P4）。NVLink 5：**0.33 ms**；800G 网卡：**2.9 ms**；400G：**5.9 ms** [S200,S264,S266]。在每用户 50 tokens/s 下，每步为 20 ms，因此网卡路径在计入 160 次网络往返之前就已耗去其中 15–30%。**结论：** 张量并行留在单个域内，如 Llama 3 405B（8 颗 GPU）[S34006]；更大的域则用于专家并行。

注意

误区与事实：“以太网将使 NVLink 变得多余。”真正的竞争在于纵向扩展*采用哪种协议*（NVLink、UALink 或 ESUN）[S90050,S90052]，而非是否需要纵向扩展（见竞争格局）。

🎯 企业发展视角

1. **价值追随最快的连线。** 无法离开 NVLink 域的并行方式，把模型架构与英伟达机架设计绑定在一起。哪些工作负载在更小或开放的域上也能运行得同样好?
2. **网卡是商品化的一侧。** 纵向扩展正是英伟达捆绑交换芯片、铜缆背板与软件的环节；一旦 UALink 产品于 2027 年出货，这一捆绑能维持多久 🟡 [S90051]?
3. **受出口管制的数据具有误导性。** DeepSeek 在 H800 上测得的 3 倍差距，低估了当前产品上约 9 倍的差距 [S5005,S200]；对任何 MoE 效率宣称，都应追问其是在哪种互连上测得的。
4. **高通问题（仅基于公开信息）：** AI200/AI250 机架采用 PCIe 纵向扩展与以太网横向扩展 [S90029]；模型规模达到多大时，内存语义域会变得必不可少？届时 Fusion、UALink 与 ESUN 哪个是更便宜的解决方案（见 NVLink Fusion）？

NVLink 与 NVSwitch 各代产品：从 8 GPU 网格到 144 GPU 机架

第 05 层 · 纵向扩展（NVLink、NVSwitch）· 约 10 分钟阅读 · 最后核实：2026-11-05

⚡ 要点速览

- **十年约 19 倍。** 每 GPU 的 NVLink 带宽从 160 GB/s（P100，2016 年）升至 3.0 TB/s（Rubin，2026 年）[S259,S200]，而 GPU 所用的 PCIe x16 链路仅提升 8 倍 [S222]。
- **靠更快的线，而非更多的线。** 自 Hopper 起，每颗 GPU 都使用 72 对线；每对线的速率从 100 提升至 200 Gb/s，而在 Rubin 上则实现了约 200 Gb/s 的同时双向传输（本资料库据 [S205,S263,S203] 计算）。
- **NVSwitch 把板级网格变成了机架级互连网络：** DGX-2（2018 年）用 12 颗芯片连接 16 颗 V100 [S206]；GB200 NVL72 用 18 颗 NVLink 5 Switch 芯片连接 72 颗 GPU（130 TB/s）[S262,S207]；Vera Rubin NVL72 使用 36 颗 [S203]。
- **2026 年的规格下调：** NVLink 6 每 GPU 带宽由 3.6 下调至 3.0 TB/s（每机架由 260 → 216 TB/s）；英伟达称发布时的数字为初步目标 [S200,S201,S202]。纸面上，AMD 的 Helios（260 TB/s）如今领先 [S226]。
- **命名两度变更：** Vera Rubin NVL72 最初以“NVL144”（按裸片计数）发布 [S90009]；Kyber NVL144 指 144 个 Rubin Ultra *封装* 🟢 2027 年下半年，另有推迟至 2028 年的报道但存在争议 🟡 [S510,S507,S508]；“NVL576”如今常指八个 72 GPU 机架 🟡 [S214,S120]。

NVLink per-GPU bandwidth rose 19× in 5 generations, from 160 GB/s (P100) to 3,000 GB/s (Rubin)

Left: bidirectional GB/s per GPU. Right: NVLink links per GPU × bidirectional GB/s per link



Source: data from NVIDIA whitepapers, NVLink page; SemiAnalysis [S259] [S200] [S260] [S261] [S205] [S262] ...; chart by repo · As of 2026-11-05

NVLink 第 1 至 7 代的双面板柱状图：每 GPU 带宽为 160、300、600、900、1,800、3,000、3,600 GB/s；每 GPU 链路数为 4、6、12、18、18 和 36（NVLink 6 链路数翻倍，Rubin 量产规格由 3.6 下调至 3.0 TB/s）；NVLink 7（Rubin Ultra，2027 年）的 3.6 TB/s 为有报道的路线图数字。

1. NVLink 1 → 7：链路

一条 NVLink“链路”是每个方向上的一组串行通道（SerDes）。每一代要么增加链路，要么提高通道速率；Hopper 改用 PAM4 信号调制，每个符号承载两个比特。

代际	首款产品（年份）	通道速率	每 GPU 链路数	每 GPU 双向合计	已出货的域规模	交换芯片
NVLink 1	P100、DGX-1（2016）	20 Gb/s NRZ	4	160 GB/s	8，立方体网格	无 S259
NVLink 2	V100（2017）、DGX-2（2018）	25 Gb/s NRZ	6	300 GB/s	16	NVSwitch 1 S260,S206
NVLink 3	A100（2020）	50 Gb/s NRZ	12	600 GB/s	8	NVSwitch 2 S261
NVLink 4	H100（2022）	100 Gb/s PAM4	18	900 GB/s	8（DGX GH200 中为 256）	NVSwitch 3 S205
NVLink 5	B200、GB200（2024）	200 Gb/s PAM4	18	1.8 TB/s	72	NVLink 5 Switch S263,S262
NVLink 6	Rubin（2026）	每对线单向约 200 Gb/s	36	3.6 → 3.0 TB/s	72	NVLink 6 Switch S200,S203
NVLink 7 🟡	Rubin Ultra（2027）	每对线单向约 200 Gb/s	不适用	3.6 TB/s（有报道）	144	NVLink 7 Switch S210

NVLink per-GPU bandwidth grew ~19× from 2016 to 2026; the PCIe x16 link GPUs use grew 8×

Bidirectional GB/s per GPU (NVLink, by GPU launch year) vs one PCIe x16 slot (by specification year)

LOG SCALE



Source: data from NVIDIA whitepapers and NVLink page; PCI-SIG [S259] [S200] [S260] [S261] [S205] [S262] ...; chart by repo · As of 2026-11-05

对数刻度折线图：每 GPU 的 NVLink 带宽从 160 GB/s（P100，2016 年）升至 3,000 GB/s（Rubin，2026 年），约 19 倍；而 PCIe x16 从 32 GB/s（Gen3）升至 256 GB/s（Gen6，2025–26 年的 GPU 采用），为 8 倍；PCIe 7.0（512 GB/s）已获批准，但尚未用于 GPU。

提示

算例 —— 1.8 TB/s 与 3.6 TB/s 是如何构成的。 Blackwell：18 条链路 × 2 条通道 × 200 Gb/s = 7.2 Tb/s = **单向 900 GB/s** S263,S200，使用 18 × 2 × 2 = **72 对线**。Rubin 将链路数翻倍至 36 条，但据 SemiAnalysis，其“400G”双向 SerDes 在一对线上每个方向承载约 200 Gb/s S203：36 × 2 = 同样的 **72 对线**，而单向带宽变为 14.4 Tb/s = 3.6 TB/s S33004；下调后的 3.0 TB/s 意味着每对线约 333 Gb/s（本资料库计算）S200。**结论：** 英伟达在不增加铜缆的情况下将带宽翻倍，因此 Vera Rubin 得以沿用 NVL72 铜缆背板（见铜缆页面）。

72 NVLink wire pairs per GPU since Hopper: bandwidth grew 3–4× via faster pairs

Differential pairs per GPU (left; links × lanes × directions, repo calc) and Gb/s per pair (right); hatched = roadmap



Source: data from NVIDIA whitepapers and specs; SemiAnalysis; repo calc [S259] [S200] [S310] [S260] [S312] [S261] …; chart by repo · As of 2026-11-05

双面板柱状图。左：每 GPU 的 NVLink 差分线对数为 64（NVLink 1）、96（NVLink 2 和 3），NVLink 4、5、6、7 均为 72。右：每对线速率从 20 和 25（NRZ）升至 50、100（PAM4，Hopper）、200（Blackwell），在 Rubin 下调后的规格上约为 333（发布时为 400，每对线同时双向传输），Rubin Ultra 为 400（有报道）。保持线对数不变，正是 NVL72 铜缆背板得以维持线缆数量的关键。

[Q3 · 代际进步] 每 GPU 的 NVLink 带宽增长约 19 倍（160 GB/s → 3.0 TB/s）[S259,S200]；交换域从 16 颗 GPU（DGX-2）扩大到 72 颗（NVL72），并计划扩至 144 颗 [S206,S262,S510]；域总带宽增长约 170 倍（1.3 → 216 TB/s，见本层首页）。唯一的倒退是 Rubin 由 3.6 下调至 3.0 TB/s 🟢（规格页面），原因未予说明 🔴 [S200,S202]。

> **注意**
>
> **误区与事实：**“每一代 NVLink 都让带宽翻倍。”NVLink 6 宣传时为 NVLink 5 的 2 倍，但实际出货仅为 1.67 倍 [S200,S201]。

🔧 **技术细节：SerDes、PAM4 与双向信号传输**

- **SerDes** 把芯片内部的宽位数据转换为差分线对上的高速串行数据流；其速度与功耗决定了链路预算。
- **PAM4** 让每个符号承载的比特数翻倍，但电平之间的间隔更小，使信号更脆弱，并缩短铜缆传输距离 [S5010]。
- **同时双向信号传输**在一对线上同时收发，接收端减去自身发送的信号（千兆以太网即采用此法）。SemiAnalysis 认为 NVLink 6 采用了这一方式 [S203]；英伟达尚未公布通道细节。

2. NVSwitch：从板级芯片到机架级互连网络

没有交换芯片时，每颗 GPU 只能访问与其直接连线的相邻 GPU（如 DGX-1 的立方体网格）；有了交换芯片，每颗 GPU 都能以全速访问其他任意 GPU。NVSwitch 历代不断提升端口数与速率，直至单颗芯片可为 72 颗 GPU 各提供一个端口。

NVSwitch bandwidth grew 8× by 2024, then held at 7.2 TB/s in 2026: half the ports, twice the speed

Bidirectional TB/s per NVSwitch / NVLink Switch chip, labeled with NVLink ports per chip and largest NVLink domain



Source: data from NVIDIA Hot Chips and technical blogs; SemiAnalysis [S206] [S261] [S205] [S207] [S263] [S262] ...; chart by repo · As of 2026-11-05

NVSwitch 各代柱状图：第 1 代（2018 年）0.9 TB/s、18 个端口，第 2 代 1.8 TB/s、36 个端口，第 3 代 3.2 TB/s、64 个端口，NVLink 5 Switch 7.2 TB/s、72 个端口，NVLink 6 Switch 7.2 TB/s、36 个倍速端口，NVLink 7 Switch（2027 年，有报道）7.2 TB/s；域规模从 16 颗 GPU 扩大到 72 颗和 144 颗。

在 GB200 NVL72 中，每个 1U NVLink 交换托盘放置两颗芯片，每机架九个托盘；每个托盘由各自的基板管理控制器（BMC）管理，并通过后部的盲插连接器接入 NVLink 铜缆背板（spine）[S5007,S5008]。

Anatomy of an NVLink switch tray (GB200 / GB300 NVL72 generation, schematic)



GB200 代 NVLink 交换托盘的标注示意图，左侧为前部、右侧为后部：前面板 BMC 模块，用于带外管理，并配有管理端口；两颗 NVLink 5 Switch ASIC，每颗有 72 个 NVLink 端口、7.2 TB/s（单向 28.8 Tb/s）并支持 SHARP 网内规约，覆盖液冷冷板；后部盲插 NVLink 连接器承载 144 个端口（576 对铜线），接入铜缆背板的线缆盒，另有直流电源输入与冷却液快速接头。侧注说明：九个托盘共 18 颗 ASIC、1,296 个面向 GPU 的端口，每机架 5,184 对铜线；Vera Rubin NVL72 使用 36 颗 NVLink 6 Switch 芯片。

提示

算例 —— 为何 NVL72 恰好只需一跳。 72 颗 GPU × 18 条链路 = **1,296** 条链路 = 18 颗芯片 × 72 个端口 [S262,S5008]：每颗 GPU 在每颗交换芯片上各连一条链路，因此任意 GPU 都可经 18 颗芯片中的任意一颗、一跳到达其他任意 GPU。18 × 7.2 TB/s = **130 TB/s**，即英伟达公布的机架数字 [S207,S262]。**结论：** NVL72 是由 18 颗芯片构成的一台无阻塞交换机，因此每颗 GPU 到其他任意 GPU 都有 1.8 TB/s 带宽。



> GB200 NVL72 拓扑图：上方一排 18 颗 NVLink 5 Switch 芯片（S1 至 S18，分布于九个交换托盘，每颗 72 个端口），下方是 18 个计算托盘中的 72 颗 GPU。GPU 1 与 GPU 72 各画出 18 条链路，分别连到每颗交换芯片；GPU 5 至 68 的连线方式相同。图注核对了算术：72 颗 GPU × 18 条链路 = 1,296 条链路 = 18 颗芯片 × 72 个端口，每条链路为 4 对铜线，因此背板共有 5,184 对线，任意 GPU 经一颗交换芯片即可到达其他任意 GPU。

3. NVL8 → NVL72 → Vera Rubin NVL72 → Kyber



DGX GH200 于 2023 年尝试通过光学 NVLink 连接 256 颗 GPU，但部署有限；随后被铜缆 NVL72 取代[S205,S200]。Kyber 把机架改造为插在中板（midplane）上的竖直刀片：36 块计算刀片（每块含四个 Rubin Ultra 封装）和 12 块交换刀片[S510]，功率约 600 kW[S305]。在单机架之外，GTC 2026 展示了 NVL576，以及面向 Feynman、基于铜缆与共封装光学的 NVL1152 🟢[S109,S108]。

> **提示**
>
> **算例 —— Kyber 的数字。** 144 个封装 × 3.6 TB/s（有报道）= 每机架 **约 518 TB/s**，为 GB200 NVL72 的 4 倍[S210]。SemiAnalysis 统计为 72 颗 NVLink 7 Switch 芯片 × 7.2 TB/s = 518 TB/s，二者一致；Glenn Lockwood 估计为 36 颗，那将需要单芯片带宽翻倍[S210,S211]。按约 600 kW 计，每个封装约 4.2 kW[S305]。**结论：** 在英伟达公布规格之前，Kyber 的交换芯片数量与时间表都应视为 🟡。

🎯 企业发展视角

1. **规格的可信度。** 3.6 → 3.0 TB/s 的下调[S201,S202]是 NVLink 首次规格倒退；SerDes 或信号完整性的极限，是否同样会限制采用 200G 级通道的竞争对手?
2. **交换芯片就是收费站。** 每一颗 NVLink 交换芯片都由英伟达自制（每个 Vera Rubin 机架 36 颗[S203]）；Fusion 开放的是链路，而不是交换芯片（见 NVLink Fusion）。
3. **关注 Kyber 的中板。** 有报道称 PCB 中板的可制造性问题导致推迟[S507]，这将给 AMD 的 72 GPU Helios 和谷歌的 TPU 8t 留出缩小差距的时间（见路线图）。

铜缆背板：为何铜缆在机架内胜出（就目前而言）

第 05 层 · 纵向扩展（NVLink、NVSwitch）· 约 9 分钟阅读 · 最后核实：2026-11-05

⚡ 要点速览

- **NVL72 的骨干是铜缆：** 约 5,000 根 NVLink 线缆、总长约 2 英里，将 72 颗 GPU 连接到 18 颗交换芯片 S5000,S5001；按链路算术推得 5,184 对线（本资料库计算）。
- **铜缆每机架节省约 19 kW 功耗和约 $0.5M 成本（估计）。** 若用 800G 光模块实现 130 TB/s，需约 1,300 个模块：功耗约 19 kW，与英伟达宣称的约 20 kW 相符，约占约 120 kW 机架功耗的 16% S5000,S295,S336；成本约 $0.65–0.78M，而按 DAC 定价的铜缆约为 $0.13–0.19M S5016,S5015。
- **可靠性：** 无源铜缆没有激光器或 DSP；英伟达自己在推销共封装光学时，也称其可靠性是可插拔光模块的 10 倍 S265。
- **问题在于传输距离。** 在每通道 200 Gb/s 下，无源铜缆传输距离约 1 m S5010，因此铜缆纵向扩展（scale-up）域止于机架；Kyber 为 144 颗 GPU 改用印刷电路板中板（midplane） S510。
- **下一步光学将进入机架：** 英伟达 Feynman 时代的 Kyber NVL1152 将铜缆与共封装光学（CPO）结合 🟢 S109,S108；华为已运行全光互连的 384 NPU 域，功耗约为 NVL72 的 3.9 倍 S340。



双面板图。左：驱动由 648 条 800G 链路组成的 NVL72 背板所需功耗：除芯片 SerDes 外，无源铜缆约 0 kW，共封装光学约 5.6 kW，线性可插拔光模块约 11 kW，DSP 可插拔光模块约 19 kW，与英伟达宣称节省 20 kW 相符。右：每机架介质成本，按 800G DAC 定价的铜缆约 $0.13-0.19M，而 1,296 个 DSP 光模块为 $0.65-0.78M。均为估计值。

1. 铜缆背板是什么

NVLink 铜缆背板（spine）是机架后部由线缆盒组成的一整面双轴（twin-axial）铜缆墙。计算托盘与交换托盘通过盲插连接器插入其中，因此无需有人手动插接 5,000 根线缆 S5007；英伟达已将该机架设计贡献给开放计算项目（OCP） S5001。Vera Rubin NVL72 沿用这一 Oberon 机架，并让每对线双向传输，在相同铜缆上实现带宽翻倍 S203。

NVL72 doubled its switch chips (18 → 36) on the same ~5,184 copper pairs

NVLink switch chips per domain (left) and NVLink copper pairs per rack, repo calc (right); hatched = roadmap



Source: data from NVIDIA; SemiAnalysis; KGI; Lockwood; repo calc [S206] [S313] [S261] [S200] [S205] [S263] ...; chart by repo · As of 2026-11-05

双面板柱状图。左：每个域的 NVSwitch 芯片数，DGX-2（16 颗 GPU）为 12 颗，HGX A100 为 6 颗，HGX H100 为 4 颗，HGX B200 为 2 颗（均为 8 颗 GPU），GB200 NVL72 为 18 颗，Vera Rubin NVL72 为 36 颗，Kyber NVL144 有报道为 72 颗（Lockwood 估计为 36 颗）。右：GB200 与 GB300 NVL72 约有 5,184 对铜线（英伟达称约 5,000 根线缆、2 英里），实现 130 TB/s；Vera Rubin NVL72 沿用相同线对数，实现 216 TB/s（发布时为 260）；Kyber NVL144 在印刷电路板中板上翻倍至 10,368 对，实现约 518 TB/s。

提示

算例 —— 核验“5,000 根线缆、2 英里”。 18 条 NVLink 5 链路 × 2 条通道 × 2 个方向 = 每 GPU 72 对线；× 72 颗 GPU = **5,184 对** [S263,S262]，与公布的约 5,000 根线缆接近 [S5000]。2 英里 ≈ 3,219 m ÷ 5,184 ≈ **每对 0.62 m**。**结论：** 背板之所以可行，是因为几乎每段走线都短于 200 Gb/s 铜缆约 1 m 的传输距离 [S5010]——这是单个机架的特性，而非一整排机架。

2. 铜缆为何胜出：功耗、成本与可靠性

光学器件需在每条链路的两端把电信号转换为光信号、再转换回来；基于 DSP 的 800G 模块为此消耗约 15 W，而无源铜缆由芯片的 SerDes 直接驱动 [S295,S262]。

介质	能耗（pJ/bit）	传输距离	每条 800G 链路价格（估计）	故障点	机架内评价
无源铜缆（DAC）	额外约 0 [S262]	约 1 m [S5010]	约 $200–300 [S5015]	连接器	🟩 最便宜
线性可插拔光模块	约 10.6 [S295]	数十米	不适用	激光器	🟨 折中
DSP 可插拔光模块	约 18.8 [S295,S282]	公里级	约 $1,000–1,200 [S5016]	激光器、DSP	🟥 功耗与成本
共封装光学	约 5.4 [S265]	公里级	未公开	激光器	🟦 用于机架之外

提示

算例 —— 为光学 NVL72 背板估价。 72 颗 GPU × 单向 900 GB/s = 518 Tb/s = **648 条 800G 链路**，需要 **1,296 个模块** [S200,S262]。功耗：1,296 × 15 W = **19.4 kW**，约占约 120 kW 机架的 16% [S295,S336]。成本：1,296 × $500–600 = **$0.65–0.78M**，约占一台估计约 $3.0M 的 GB200 NVL72 的 22–26%，而按 DAC 定价的铜缆约为 $0.13–0.19M [S5016,S5015,S326]。**结论：** 铜缆约节省机架六分之一的功耗，以及或许五分之一的价格（估计；实际背板为定制设计）。

🔧 技术细节：是什么限制了铜缆

- **损耗随频率上升：** 通道越快，同一根线缆的衰减越大；而 PAM4 的四个电平留给噪声的余量更小。

- **补救措施要耗电：** 重定时器（retimer）和有源电缆（AEC）可将传输距离延长到数米，但代价是额外的功耗与延迟。
- **双向信号传输**在不提高符号速率的情况下，使每对线的吞吐量翻倍 [S203]。

3. 传输距离：约一米处的墙

Passive copper reach shrinks as lanes speed up: ~5 m at 25 Gb/s, ~1 m at 200 Gb/s

Typical maximum length of a passive copper (twinax) link by per-lane signaling rate, metres; varies with wire gauge



Source: data from IEEE 802.3, SNIA, Keysight, vendor listings [S5013] [S5014] [S5012] [S5010] [S5011] [S5000]; chart by repo · As of 2026-11-05

无源铜缆传输距离与通道速率关系折线图：每通道 25 Gb/s（NRZ）约 5 m，50 Gb/s 为 3 m，100 Gb/s 为 2 m（IEEE 802.3ck），200 Gb/s 约 1 m（IEEE 802.3dj 目标），即 NVLink 5 和 6 采用的通道速率。NVL72 背板平均每对线约 0.6 m（2 英里分摊到 5,184 对），这正是机架而非整排机架成为铜缆天然边界的原因。

通道速率每翻一倍，无源铜缆的传输距离就随之缩短：25 Gb/s 约 5 m，50 约 3 m，100 约 2 m，200 约 1 m [S5013,S5014,S5012,S5010]。一个机架高约两米，因此 200G 铜缆恰好够用。

提示

算例 —— Rubin 为何没有改用 400G 通道。 如果每通道 400 Gb/s 时传输距离再减半，将约为 0.5 m（🔴 外推），低于背板约 0.62 m 的平均走线长度（本资料库据 [S5000] 计算）。Rubin 保持约 200 Gb/s 的信号速率，并在每对线上双向传输：发布时在同样的 5,184 对线上实现每 GPU 3.6 TB/s [S203,S33004]。Kyber 则以较短的中板走线取代线缆 [S510,S211]。**结论：** 英伟达已两度通过工程手段绕开铜缆的距离限制；第三步则需要光学。

4. 光学何时进入机架



英伟达的 256 GPU DGX GH200 采用光学 NVLink，但部署有限 [S205,S200]；其路线图在 Feynman 的多机架 Kyber NVL1152 上重新引入光学 🟢 [S109,S108]。华为 CloudMatrix 384 以全光互连连接 384 颗 NPU，功耗约 559 kW，约为 NVL72（约 145 kW）的 3.9 倍，而稠密 BF16 算力约为其 1.7 倍 [S340,S121]。

> **提示**
>
> **算例 —— 576 GPU NVLink 域的光学开销。** 一颗 Rubin Ultra 级 GPU 单向传输 14.4 Tb/s [S210]，即每端需 18 个 800G 端口。DSP 可插拔光模块：36 × 15 W = **每 GPU 540 W**（576 颗约 311 kW）；CPO 按每 800G 当量约 4.3 W 计：**约 155 W**（约 89 kW）[S295,S265]（估计）。相对于每个封装约 4.2 kW（600 kW ÷ 144）[S305]，开销分别约为 13% 与约 4%。**结论：** 共封装光学让多机架 NVLink 在经济上可行；在其大规模出货之前，域规模仍由铜缆决定。

🎯 企业发展视角

1. **铜缆同样是一条供应链。** 线缆盒、连接器和机架机构件随每台 NVL72 的出货而增长（见价值链与企业发展）。
2. **CPO 转型是关键变量。** 英伟达的 CPO 合作伙伴包括台积电（TSMC）、Coherent、康宁（Corning）、富士康、Lumentum 和 SENKO [S90049]；据报道，光 I/O 初创公司 Ayar Labs 与 Lightmatter 已加入 NVLink Fusion 🟡 [S5022]。当纵向扩展转向光学时，英伟达未能留在其交换芯片中的价值，将由其中哪家获取?
3. **传输距离决定域规模。** 宣称可支持 1,024 设备 pod 的竞争方案（UALink 1.0 [S573]），在单机架之外必须承担光学溢价（见竞争格局）。

4. **高通问题（仅基于公开信息）：** 对于每卡配备 768 GB LPDDR 的推理机架 [S90028]，纯铜缆的单机架域目前是否已经足够？

为何 NVLink 域规模对 MoE 与推理型模型至关重要

第 05 层 · 纵向扩展（NVLink、NVSwitch）· 约 11 分钟阅读 · 最后核实：2026-11-05

⚡ 要点速览

- **混合专家模型（MoE）让每一层都变成全交换（all-to-all）。** DeepSeek-V3 在 58 个 MoE 层中的每一层，都把每个 token 发送给 256 个专家中的 8 个 [S5006]：每个 token 约产生 10 MB 流量（本资料库计算）。
- **域规模决定流量的去向。** 在 8 GPU 服务器上做 64 路专家并行时，87.5% 的流量需穿过网卡：在 HGX H200 上每个解码（decode）步约需 22 ms，而在 GB300 NVL72 中约为 1.4 ms（估计），对照的是约 50 ms 的单步时长 [S5004,S5005]。
- **宽专家并行（Wide EP）节省内存：** 在 72 路 EP 下，每颗 GPU 只需保存约 9 GB 的 FP8 专家权重，而 8 路时约为 82 GB（本资料库据 [S5006] 计算）；腾出的空间可被推理型模型用于 KV 缓存。
- **宣称与数据：** 英伟达称 GB200 NVL72 的 MoE 性能约为 HGX H200 的 10 倍 [S5002]；基于相同芯片的数据显示，在偏重吞吐量的工作点约为 3 倍 [S630]，在高单用户速度下则没有优势（本资料库据 [S621] 计算）。
- **反方观点：** 谷歌通过 3D 环面（torus）拓扑和光路交换机（OCS）把 9,216 颗 Ironwood TPU 连接成一个域 [S232,S237]，规模大 128 倍；不过在 64 芯片立方体内，每颗芯片的全交换带宽约为 200 GB/s，而 NVL72 为 900（🔴 估计）。



Source: data from DeepSeek-V3 config and DeepEP (GitHub); NVIDIA specs; repo model [S5006] [S34007] [S5004] [S32009] [S5005] [S205] ...; chart by repo · As of 2026-11-05

> 对数刻度横向柱状图，估算每个解码步的 MoE 分发加合并时间：HGX H200 约 22 ms（87.5% 的专家流量经 400G 网卡离开 8 GPU NVLink 域），HGX B300 约 11 ms，HGX Rubin NVL8 约 5.6 ms，GB300 NVL72 约 1.4 ms，Vera Rubin NVL72 约 0.8 ms——后两者中全部 64 颗专家 GPU 都位于同一 NVLink 域。DeepEP 在 H800 配 400G InfiniBand 上实测内核约需 28 ms，与模型估算接近。按 DeepSeek 每用户约 20 tokens/s 计，每个解码步约 50 ms。

1. MoE 让每一层都变成全交换

MoE 层的路由器为每个 token 挑选少数几个专门的子网络（专家）。专家分布在多颗 GPU 上，因此每一层都必须把每个 token 分发（dispatch）到持有其专家的 GPU，再把结果合并（combine）回来：每颗 GPU 都要与许多其他 GPU 通信，每层两次。



提示

算例 —— DeepSeek-V3 级模型搬运的字节数。 隐藏维度 7,168，每 token 8 个专家，58 个 MoE 层[S5006]。FP8 分发：8 × 7,168 × 1 B = **57 KB**；BF16 合并：**115 KB**；整个模型合计**每 token 约 10 MB**[S5004]。一颗每个解码步处理 128 个 token 的 GPU，**每层发送 22 MB**。在 8 GPU 服务器上做 64 路 EP 时，56/64 的流量离开服务器：19 MB ÷ 50 GB/s（400G 网卡）= **每层 385 µs，每步约 22 ms**；在 GB300 NVL72 中：22 MB ÷ 900 GB/s ≈ **每步 1.4 ms**[S266,S200]。DeepSeek 实测内核每步约需 28 ms[S5005]；按每用户约 20 tokens/s 计，每步约 50 ms[S5004]。**结论：** 在 8 GPU 节点上，除非能被计算掩盖，全交换会吃掉每一步一半的时间；而在 NVL72 中几乎可以忽略。

🔧 技术细节：DeepSeek 如何围绕网络设计模型

- **节点受限路由。** DeepSeek-V3 让每个 token 至多从 8 个专家组中的 4 个里挑选专家[S5006]；训练时每个 token 至多访问 4 个节点[S34007]。
- **计算与通信重叠。** 两个微批次交替进行，一个计算时另一个通信[S5004]。更大的 NVLink 域可减少对此类工程手段的依赖。

2. 宽专家并行与 KV 缓存共享

把专家分散到更多 GPU 上，每颗 GPU 需要存储和读取的专家就更少，从而腾出内存用于更大的批次和更长的上下文。DeepSeek 以 32 路 EP 运行预填充（prefill）（每 GPU 9 个路由专家），以 144 路 EP 运行解码（每 GPU 2 个）[S5004]；72 GPU 的域能以 NVLink 速度运行这样的宽 EP。

提示

算例 —— 腾出的内存与迁移的 KV。 DeepSeek-V3 的每个专家含三个 7,168 × 2,048 矩阵（约 44 M 参数）；256 个专家 × 58 层 ≈ FP8 下 **654 GB**（本资料库据[S5006]计算）。8 路 EP 时每颗 GPU 需保存**约 82 GB**；72 路时 **约 9 GB**，可在 288 GB 的 GB300 中腾出约 70 GB 用于 KV 缓存[S32004]。MLA 每层每 token 存储 576 个值[S32009]，因此 32k token 的上下文在 BF16 下 ≈ **2.3 GB**：从预填充 GPU 交接到解码 GPU 时，经 NVLink 5 需 **2.6 ms**，经 800G 网卡需 **23 ms**[S200,S264]。**结论：** 更大的域换来更大的批次和更廉价的 KV 交接，而这正是决定推理型模型每 token 成本的杠杆。

9× bigger NVLink domain, same GPU: ~3.5× throughput at 49 tok/s/user, ~0.8× at 90

DeepSeek-R1 1k/1k, best published configs (SemiAnalysis InferenceX): tokens/s per GPU vs per user

LOG SCALE



Source: data from SemiAnalysis InferenceX public-API snapshot [S621] [S622]; chart by repo · As of 2026-11-05

DeepSeek-R1 的每 GPU 吞吐量与交互速度关系对数刻度折线图。GB200 NVL72（72 GPU NVLink 域，FP4）在每用户 21-45 tokens/s 时达到每 GPU 约 6,700-7,100 tokens/s，在每用户约 49 tokens/s 时约为 B200 8 GPU 服务器的 3.5 倍；但两条曲线在每用户约 90 tokens/s 处交叉（比值 0.85），在更高交互速度下 B200 领先。H200（FP8）远低于两者。前沿曲线上的数据点来自不同日期与软件版本。

3. 英伟达的宣称与独立数据对比

对比项	来源	基准	倍数	注意事项
GB200 NVL72，1.8T 参数 MoE	英伟达，2024 年 3 月 S396	H100	最高 30 倍	厂商数据；FP4 对 FP8
GB200 NVL72 运行 Kimi K2 Thinking、DeepSeek-R1、Mistral Large 3	英伟达，2025 年 12 月 S5002	HGX H200	约 10 倍	厂商数据；配置未公开 S5003
GB200 NVL72，Kimi K2.5，宽 EP	SemiAnalysis，2026 年 4 月 S630	B200（8 GPU）	峰值 3.1 倍	相同 GPU 芯片
GB200 NVL72，DeepSeek-R1 FP4	本资料库据 InferenceX 计算 S621	B200	每用户 49 tok/s 时约 3.5 倍，90 时约 0.85 倍	配置来自不同日期

提示

算例 —— “10 倍”从何而来？ Blackwell 对比 Hopper：稠密 FP8 为 4.5 vs 1.98 PFLOPS（2.3 倍），HBM 为 8 vs 4.8 TB/s（1.7 倍）S33003,S32002；FP4 还能让算力再翻一倍：在计入任何 NVLink 效应之前即有约 2–4.5 倍，而基于相同芯片的数据则显示 NVLink 效应约为 2–3.5 倍 S630,S621。**结论：** 10 倍是代际、数值格式、域规模与软件叠加的结果；应要求提供相同 GPU 下的对比数字。

4. 反方观点：TPU pod 与环面拓扑

谷歌让每颗 Ironwood TPU 以六条 ICI 链路（1.2 TB/s）按 3D 环面与相邻芯片相连；光路交换机把 4×4×4 立方体拼接成 9,216 芯片的 pod，路径上没有分组交换机 S232,S350,S237。TPU 8t 把 ICI 翻倍至 2.4 TB/s，覆盖 9,600 颗芯片 S239。

Est.: all-to-all bandwidth per chip is 900 GB/s in NVL72, ~200 in a 64-chip TPU cube

Uniform all-to-all GB/s per chip per direction vs chips exchanging; bandwidth-only repo model

LOG SCALE



Source: data from NVIDIA, Google Cloud, IEEE specs; repo model [S200] [S262] [S263] [S201] [S202] [S33004] ...; chart by repo · As of 2026-11-05

双对数折线图，展示建模得到的每芯片全交换带宽。交换式 GB300 级 NVL72 在 72 颗 GPU 以内为每颗 GPU 提供单向 900 GB/s，超出后降至 800G 网卡的约 100 GB/s（9,216 颗 GPU 时为 101 GB/s）；8 GPU HGX 节点超过 8 颗 GPU 后降至约 100 GB/s；Vera Rubin NVL72 起点为 1,500，配 1.6T 网卡后稳定在约 200。TPU Ironwood 3D 环面（六条链路共 1.2 TB/s）在 64 芯片立方体中提供约 200 GB/s，并随芯片数的立方根下降，9,216 颗时约为 38；TPU 8t 将其翻倍。环面链路需承载多跳流量，而交换式网络可以避免。

维度	英伟达 NVL72（交换式）	谷歌 TPU pod（环面 + OCS）	对英伟达的评价
单个纵向扩展域的芯片数	72；计划 144 S262,S510	9,216（Ironwood） S232	🟥 小得多
每芯片全交换带宽（估计）	单向 900 GB/s，一跳	64 芯片立方体中约 200 GB/s（本资料库模型）	🟩 利于 MoE
相邻与环形流量	链路满速	链路满速	🟨 持平
交换芯片	每机架 18–36 颗 S262,S203	无；采用光学反射镜 S237	🟦 成本与灵活性取舍
故障处理	更换托盘 S5007	绕开故障立方体重新路由 S237	🟦 路线不同

提示

算例 —— 环面算术。 在 k × k × k 环面中，一条消息平均经过约 3k/4 跳，每一跳都占用链路容量；因此若有六条单向 b GB/s 的链路，每芯片的均匀全交换带宽约为 6b ÷ (3k/4) = **8b/k**（🔴 本资料库模型）。Ironwood：b = 1,200 ÷ 6 ÷ 2 = 100 GB/s S232；64 芯片立方体为 **约 200 GB/s**，4,096 颗芯片为 **约 50 GB/s**，而 NVL72 一跳即为 900 GB/s S200。**结论：** 环面在规模和成本上胜出，交换式在全交换上胜出；谷歌面向推理的 TPU 8i 采用跳数更少的“Boardfly”布局（1,152 颗芯片间 ⩽ 7 跳） S239。

注

🐂 **看多观点：** 一跳可达的 72–144 GPU 域是运行 MoE 全交换最便宜的方式，AMD Helios 与 AWS Trn3（144 颗芯片）都在效仿交换式设计 S226,S242。

注意

🐻 **看空观点：** 软件正在缩小差距：DeepSeek 借助路由与重叠技术，在 8 GPU 的 H800 节点上实现了 EP144 推理服务 S5004,S5005，而 B200 服务器在高交互速度下与 NVL72 持平 S621。如果模型主动适配网络，买家未必愿意为 NVL72 支付溢价。

🎯 企业发展视角

1. **模型架构追随互连网络。** DeepSeek 的节点受限路由 S5006 表明，AI 实验室会围绕互连来设计模型；为 NVL72 调优的 MoE 层在其他平台上可能表现不佳，从而加深锁定效应。
2. **定价权建立在约 2–3.5 倍而非 10 倍之上。** 在总拥有成本（TCO）模型中，相同芯片的数据 S630,S621 才是衡量 NVL72 溢价的正确基准（见第 08 层）。
3. **高通问题（仅基于公开信息）：** Dragonfly AI300 计划于 2028 年采用 UALink 与 ESUN 实现纵向扩展（scale-up） S90060；要有竞争力地服务 2028 年时代的 MoE 模型，它需要多大的域规模和多少每芯片全交换带宽？

NVLink Fusion：开放 NVLink，但按英伟达的条件

第 05 层 · 纵向扩展（NVLink、NVSwitch）· 约 9 分钟阅读 · 最后核实：2026-11-05

⚡ 要点速览

- **是什么：** NVLink Fusion 于 2025-05-19 发布，以 IP 或芯粒（chiplet）形式向第三方 CPU 与定制加速器授权 NVLink，使其接入英伟达的机架级互连网络 [S131,S215]。
- **谁签了约：** 首发时包括联发科（MediaTek）、美满电子（Marvell）、世芯（Alchip）、Astera Labs、新思科技（Synopsys）、楷登电子（Cadence）、高通（Qualcomm）和富士通（Fujitsu）[S131,S90031]；随后加入的有英特尔 x86 [S130]、Arm Neoverse [S90036] 以及 AWS Trainium4 [S518,S519]。
- **背后的资本：** 据报道，英伟达向美满电子投资 $2B（2026 年 3 月）以加深合作关系 🟡 [S90037]；另据报道，光 I/O 初创公司 Ayar Labs 与 Lightmatter 于 2026 年 6 月加入 🟡 [S5022]。
- **开放，但按英伟达的条件：** 英伟达保留 NVLink 交换芯片，且每个 Fusion 平台都必须包含至少一颗英伟达芯片，因此无法用它把 AMD CPU 连接到 AMD GPU 🟡 [S5018,S5020]。
- **目标收益：** 让定制芯片留在英伟达的机架里。Trainium4 将采用 NVLink 6 和 MGX 机架 [S518]，因此即使英伟达丢掉了加速器订单，仍能卖出交换芯片。
- **竞争路径：** UALink（2.0 版于 2026 年 4 月获批，产品 2027 年推出）[S574,S90051] 与 ESUN（1.0 版于 2026 年 3 月发布）[S576]；英特尔与高通两边都有参与 [S130,S90060]。

NVLink Fusion: 8 launch partners, 13 by June 2026, one hyperscale XPU

Publicly announced NVLink Fusion partners by category and announcement date (filled = company-confirmed, hollow = reported)



Source: data from NVIDIA; partner and press reports [S131] [S216] [S90037] [S4516] [S90031] [S4529] ...; chart by repo · As of 2026-11-05

NVLink Fusion 合作伙伴时间线点图。2025 年 5 月 19 日首发时：联发科、美满电子和世芯（设计服务），新思科技和楷登电子（EDA），Astera Labs（互连），高通和富士通（CPU）。此后：英特尔 x86 CPU（2025 年 9 月），Arm Neoverse（2025 年 11 月），AWS Trainium4（2025 年 12 月，唯一的超大规模云厂商加速器），以及有报道但未经确认的 Ayar Labs 与 Lightmatter（光学，2026 年 6 月）。AMD、博通和谷歌缺席。

1. 两种接入方式：合作伙伴 CPU 或合作伙伴加速器

合作伙伴 CPU（高通、富士通、英特尔 x86）以缓存一致的方式连接英伟达 GPU，正如 Grace 与 Vera 通过 NVLink-C2C 所做的那样 [S131,S130]。**合作伙伴加速器**（如 Trainium4 这样的 XPU）集成 NVLink，并接

入英伟达的交换芯片与机架 S131,S518。设计服务公司（联发科、美满电子、世芯）与 IP 供应商（新思科技、楷登电子）负责打造芯片 S216。



提示

算例 —— Fusion CPU 合作伙伴买到了什么。 通过 PCIe Gen6 x16 连接的 CPU，到 GPU 的带宽为 256 GB/s S222；Vera 经 NVLink-C2C 连接 Rubin 的带宽为 1.8 TB/s，**约高 7 倍**且缓存一致 S209。具备 Vera 级 C2C 的合作伙伴 CPU（此为假设；合作伙伴配置未公开）可把 CPU 内存变成第二层 GPU 内存（见第 04 层）。**结论：** Fusion 是高通和富士通进入英伟达最高价值机架的门票，而这一插槽原本只留给 Grace 和 Vera。

🔧 技术细节：IP、芯粒还是 UCIe?

- **IP 路线：** 使用新思科技或楷登电子的工具，把 NVLink 控制器与 SerDes IP 集成到合作伙伴的裸片中 S216。
- **芯粒路线：** 在合作伙伴的裸片旁放置一颗 NVLink 芯粒；有报道称 XPU 可通过 UCIe 连接该芯粒，甚至两端都可以是定制芯片 🔴 S5021，但英伟达未予证实。
- **机架路线：** Trainium4 在 MGX 机架中沿用英伟达的交换托盘、铜缆背板和管理系统 S518。

2. 哪些开放，哪些不开放

要素	是否向合作伙伴开放?	依据
合作伙伴芯片中的 NVLink 链路协议	🟢 是，通过 IP 或芯粒	S131,S216
缓存一致的 CPU 到 GPU 连接（C2C）	🟢 是，面向合作伙伴 CPU	S131,S130
NVLink 交换芯片	🔴 否，仅限英伟达	S5018
合作伙伴 CPU + 合作伙伴 XPU，不含英伟达芯片	🔴 否（据报道）	S5018,S5020；相反报道 S5021

要素	是否向合作伙伴开放?	依据
参考机架（MGX）、铜缆背板、管理系统	🟡 英伟达设计，合作伙伴制造	S518,S5001

提示

算例 —— Fusion 机架中还剩多少英伟达芯片。 一台 Vera Rubin NVL72 包含 72 个 Rubin 封装、36 颗 Vera CPU、36 颗 NVLink 6 交换芯片，以及每 GPU 一块 ConnectX-9 网卡（NIC）：约 216 颗英伟达芯片 S102,S203,S33004。一台假设的 72 XPU Fusion 机架保留 **36 颗交换芯片**和每颗 XPU 中的 NVLink IP，Vera CPU 和网卡则可选（本资料库计算）。**结论：** 英伟达的芯片数量降至约六分之一，但它保住了最难替代的部分及其软件：这正是“开放，但按英伟达的条件”的交易本质。

注意

误区与事实：“NVLink Fusion 让 NVLink 成为开放标准。”它只是一份授权：条款由英伟达制定，交换芯片由英伟达制造，并且要求使用英伟达自己的芯片 S5018,S5020。

3. 战略逻辑：Fusion、UALink 与 ESUN 之争

超大规模云厂商希望使用定制加速器，同时不放弃机架级纵向扩展（scale-up）。英伟达让它们保留加速器，但租用其互连网络；业内其他厂商则希望拥有开放的互连网络。Counterpoint 将 Fusion 定性为英伟达对 UALink 的回应 S5019。

	NVLink Fusion	UALink	ESUN（以太网纵向扩展）
治理方式	英伟达授权	联盟规范 S573	OCP 工作组 S576
现状（2026 年 11 月）	IP 已出货；Trainium4 已承诺采用 S518	2.0 已获批；产品 2027 年推出 🟡 S574,S90051	1.0 规范，2026 年 3 月 S576
最大域规模	已出货 72，计划 144 S262,S510	1,024 个加速器 S573	未固定
交换芯片	仅限英伟达 S5018	任意 UALink 交换芯片厂商	商用以太网芯片（如博通） S90052
主要支持者	AWS、英特尔、高通、美满电子 S519,S90037	AMD 等；高通 AI300 S90060	12 家创始成员，包括英伟达、AMD、博通、Meta S576

提示

算例 —— 上市时间差距。 Fusion IP 自 2025 年 5 月开始供应；AWS 于当年 12 月承诺 Trainium4 采用 S131,S518。UALink 1.0 于 2025 年 4 月获批，但芯片要到 2026 年下半年才进入实验室，产品则要到 2027 年 🟡 S573,S90051。一个在 2026 年流片的团队，要在一个当下已出货的互连网络与一个距量产还有约 18–24 个月的方案之间做选择。**结论：** Fusion 的武器是时间；其风险在于 UALink 和 ESUN 在 2027–28 年缩小差距。

注

🐂 **看多观点：** Fusion 把定制 ASIC 的威胁转化为交换芯片、机架与软件收入：AWS 为 Trainium4 选择了 NVLink S518，而对美满电子 $2B 的入股则把一家 ASIC 设计公司绑定到英伟达的互连网络上 🟡 S90037。

注意

🐻 **看空观点：** 那些保护英伟达的条款（必须使用其芯片、交换芯片封闭） S5018 会把 AMD 和博通推向开放互连网络，而高通等双线并行的合作伙伴 S131,S90060 一旦开放交换芯片出货，就可以转身离开。

🎯 企业发展视角

1. **谁拿走 Fusion 的收入？** 授权费、交换芯片与机架设计的收益归英伟达；设计合作伙伴（美满电子、联发科、世芯）赚取一次性工程费用（NRE）与 ASIC 利润 [S216]。如果 Trainium4 式的设计成倍增加，谁获益最多？
2. **CPU 厂商的选择权。** 高通和富士通买到了进入英伟达机架的通道 [S131,S4529]；而英伟达完全可以把这些插槽留给 Vera，这种准入能维持多久？
3. **高通问题（仅基于公开信息）：** 一边是 Fusion CPU 合作关系 [S131]，一边是基于 UALink 与 ESUN 的加速器路线图 [S90060]，这种双线并行的互连策略是在最大化选择权，还是在面对英伟达单一互连网络时分散了工程精力？
4. **监管角度。** 要求每套系统都包含英伟达芯片的授权条款可能招致监管审查；条款一旦放宽，Fusion 的经济性也将随之改变（见价值链与企业发展）。

纵向扩展（NVLink、NVSwitch）：竞争格局

第 05 层 · 纵向扩展（NVLink、NVSwitch）· 约 13 分钟阅读 · 最后核实：2026-11-05

⚡ 要点速览

- **决定纵向扩展（scale-up）竞争胜负的三要素：** 每个加速器的带宽、域规模，以及内存式的加载与存储。英伟达的 Vera Rubin NVL72 提供 72 颗 GPU、每颗 3.0 TB/s，低于发布时宣布的 3.6 TB/s [S200,S201]。
- **[Q5 · 最强挑战者]** AMD 的 Helios 借助博通（Broadcom）Tomahawk 6 以太网交换机承载 UALink，以 260 TB/s（每 GPU 3.6 TB/s）连接 72 颗 MI455X [S226,S5523]；首批机架约在 2026 年第三季度末出货，而 NVL72 早在 2024 年底即已出货 [S90020,S121]。
- **在域规模上英伟达落后：** 一个谷歌 Ironwood pod 容纳 9,216 颗 TPU（为 NVL72 的 128 倍），华为目标为 8,192 颗 NPU，二者均采用多跳环面或光互连网络，每芯片带宽为 1.2–2.4 TB/s 🟡 [S232,S249]。
- **开放标准姗姗来迟：** UALink 1.0（2025 年 4 月）和 2.0（2026 年 4 月）仅停留在纸面上；产品将于 2027 年跟进 🟡 [S573,S574,S90051]。以太网纵向扩展芯片则已出货：Tomahawk Ultra 自 2025 年 7 月起供货 [S275]。
- **客户在分散押注。** AWS Trainium4 将采用 NVLink Fusion，而高通的 Dragonfly AI300（2028 年）选择了 UALink 与 ESUN，尽管其服务器 CPU 采用 NVLink Fusion 🟢 [S518,S90060,S90031]。
- **英伟达的弱点：** 铜缆域局限于单个机架。144 GPU 的 Kyber 机架计划于 2027 年下半年推出，但有报道称可能推迟至 2028 年，英伟达对此予以否认 🟡 [S5517,S507,S508]。



Source: data from NVIDIA, AMD, AWS, Google, Huawei, UALink; analysts [S200] [S205] [S262] [S263] [S201] [S202] ...; chart by repo · As of 2026-11-05

对数刻度横向柱状图，展示各厂商纵向扩展域规模：英伟达 NVL72 目前为 72 颗 GPU，Kyber NVL144 与 NVL576 于 2027 年、NVL1152 于 2028 年（路线图）；AMD Helios 为 72；AWS Trn3 UltraServer 为 144；华为 CloudMatrix 384 与 Atlas 950 为 8,192（2026 年第四季度）；谷歌 Ironwood 为 9,216、TPU 8t 为 9,600 颗芯片，但 TPU pod 是多跳环面，而非交换式全互连；UALink 1.0 允许 1,024。

纵向扩展竞争如何计分

纵向扩展域就像一间开放式办公室，任何人都可以翻看任何一张桌子上的文件；横向扩展（scale-out）则像各个办公室之间靠快递互寄信件。在 NVLink 中，一颗 GPU 经一跳 NVSwitch 即可对另一颗 GPU 的内存执行加载或存储。这种**加载/存储语义**对混合专家模型（MoE）最为关键，因为其全交换（all-to-all）流量会同时冲击每一颗 GPU（见 P4）。

竞争者（技术基础）	每加速器带宽	域规模	延迟与语义	开放性	出货状态
AMD Helios（基于以太网的 UALink）	🟩 3.6 vs 3.0 TB/s	🟨 72 vs 72	🟨 一跳交换	🟩 开放协议，商用交换芯片	🟥 首批机架 2026 年第三季度末
谷歌 TPU（ICI + 光交换机）	🟥 1.2（Ironwood）/ 2.4（8t）	🟩 9,216–9,600	🟦 3D 环面，多跳	🟦 自用	🟩 OCS pod 自 2021 年起运行
AWS Trainium（NeuronLink-v4）	🟥 2.0 TB/s	🟩 144	🟨 交换式全互连	🟦 自用；Trn4 采用 Fusion	🟨 2025 年 12 月正式商用
华为（UnifiedBus，灵衢）	🟥 0.78 / 2.0 TB/s	🟩 384 / 8,192	🟦 光互连，功耗约 4 倍	🟦 中国生态	🟥 950 正在爬坡
UALink（联盟）	🟨 200G 通道	🟩 1,024（规范）	🟨 加载/存储，无监听	🟩 成员超过 65 家	🟥 尚无产品
以太网纵向扩展（SUE / ESUN）	🟨 200G 通道	🟩 一跳 512	🟦 以太网帧，交换延迟约 250 ns	🟩 OCP 标准	🟨 交换芯片已出货

评价 = 竞争者对比英伟达 Vera Rubin NVL72。每个单元格的来源与推理见 `data/l05_scale_up_verdicts.csv` S226,S232,S238,S242,S248,S249,S573,S224,S274,S275,S5521。



热力图：六个纵向扩展竞争者在五个维度上对比英伟达 Vera Rubin NVL72。在域规模上，6 家中有 5 家领先（谷歌 TPU pod 9,216-9,600 颗芯片，华为 384 至 8,192，AWS 144，UALink 规范 1,024，以太网 512），AMD Helios 以 72 持平。在每加速器带宽上，仅 AMD Helios 领先（3.6 vs 3.0 TB/s）；谷歌、AWS 和华为落后。UALink、以太网纵向扩展和 AMD 在开放性上领先。在成熟度上，UALink、华为 Atlas 950 和 Helios 落后，而谷歌基于光交换的 pod 自 2021 年起即已运行。

> **提示**
>
> **算例 —— 为何交换式域对混合专家层至关重要。** 假设每颗 GPU 持有 4,096 个 token，并把每个 token 的 7,168 维 FP8 向量（约 7.2 KB）发送给其他 GPU 上的 8 个专家。每层需发出约 235 MB、再取回约 235 MB。NVLink 6 单向 1.5 TB/s，因此往返约需 0.31 ms [S200]。Vera Rubin 的 1.6 Tb/s 横向扩展网卡（NIC）单向 200 GB/s，同样的交换约需 2.35 ms，慢 7.5 倍 [S33004]。在 60 层中，NVLink 每次前向传播可节省 100 ms 以上，这正是域规模与每 GPU 带宽需一并定价的原因。

AMD's Helios (3.6 TB/s per GPU) now out-specs NVIDIA Rubin's production NVLink 6 (3.0 TB/s)

Scale-up bandwidth per accelerator, bidirectional TB/s. Google, AWS and Huawei next-gen parts: 2.0–2.4 TB/s



Source: data from NVIDIA, AMD, Google, AWS, Huawei, Intel; SemiAnalysis [S200] [S262] [S263] [S201] [S202] [S33004] ...; chart by repo · As of 2026-11-05

横向柱状图，展示每加速器纵向扩展带宽：英伟达 Blackwell 1.8 TB/s，Rubin 3.0 TB/s（由 3.6 TB/s 下调），Rubin Ultra 3.6 TB/s（路线图）；AMD MI355X 1.1 TB/s，MI455X 3.6 TB/s；谷歌 Ironwood 1.2、TPU 8t 2.4 TB/s；AWS Trainium2 1.0、Trainium3 2.0 TB/s；华为昇腾 910C 0.8、昇腾 950 2.0 TB/s；英特尔 Gaudi 3 1.2 TB/s。

> **🔧 技术细节：为何环面成本低，但全交换流量更慢**
>
> 在交换式域中，每颗 GPU 都把全部带宽注入一台交换机，经一跳即可到达其他任意 GPU。在环面（torus）中，每颗芯片只与相邻芯片相连，因此发往远端芯片的数据包会占用其经过的每一条链路的带宽。在 4×4×4 立方体中，平均路径约为 3 跳。一颗 Ironwood 芯片有 6 条链路 × 单向 100 GB/s [S232]，因此在均匀的全交换流量下，其可用注入带宽约为 600 ÷ 3 ≈ 单向 200 GB/s：这是横向扩展的速度，而非 NVLink 的速度（本资料库估算，假设理想路由）。当流量停留在相邻芯片之间时（张量并行与流水线并行），环面 pod 胜出；当流量均匀分布时（专家路由），环面 pod 落败。

逐一分析挑战者

AMD：Helios 与基于以太网的 UALink（最强）

AMD 以 72 GPU 的交换式机架，取代了 MI355X 无交换芯片的 8 GPU Infinity Fabric 网格（每 GPU 约 1.1 TB/s）[S229,S226,S5524]。Helios 通过 Tomahawk 6 交换托盘承载基于以太网的 UALink（UALoE）：有报道称共六个托盘、每个两颗芯片，而 AMD 官方页面描述的是四个“纵向扩展线缆盒（scale-up cartridge）”🟡 [S5522,S226]。**最有力的论据：** 与 NVL72 同样的形态、纸面上更高的每 GPU 带宽、无需缴纳英伟达交换芯片

“税”，且已有 OpenAI、甲骨文（Oracle）和 Azure 排队采用 [S546,S90022,S90024]。**差距是否已缩小：** 纸面上是；在已部署机架和软件上，尚未。

谷歌：ICI 加光路交换机

谷歌 TPU 采用 ICI 链路构成 3D 环面，立方体各面之间通过光路交换机（OCS）连接 [S237]。4,096 芯片的 TPU v4 pod 使用了 48 台 OCS [S237]。Ironwood 以 1.2 TB/s 达到 9,216 颗芯片，TPU 8t 以 2.4 TB/s 达到 9,600 颗 [S232,S238,S240]。**最有力的论据：** 经过验证的最大域规模、较低的单芯片成本，且如今已在谷歌云之外销售 [S90027]。**差距：** 每芯片带宽与全交换效率（见上文）。深度分析：CS3。



> 两种纵向扩展拓扑并列对比：英伟达 NVL72 通过约 5,184 根线缆构成的铜缆背板，把 18 个各含 4 颗 GPU 的计算托盘连接到 9 个 NVLink 交换托盘，使每颗 GPU 经一跳交换即可以 1.8-3.0 TB/s 到达其他任意 GPU；谷歌 TPU pod 把 64 芯片的 4x4x4 立方体（Ironwood 为 144 个立方体 = 9,216 颗芯片）的各面通过光纤接入 MEMS 光路交换机，因此每颗芯片只与 6 个相邻芯片直接通信，远端芯片需经多跳才能到达。

AWS：先 NeuronLink，后 NVLink Fusion

Trn3 UltraServer 通过 NeuronSwitch-v1 以每芯片 2 TB/s 连接 144 颗 Trainium3 芯片，而上一代是以环面连接的 64 颗 Trainium2 芯片 [S242,S244]。**最有力的论据：** 自研的 144 芯片交换式域。**转折：** Trainium4 采用 NVLink Fusion 和英伟达 MGX 机架，选择购买英伟达的互连网络，而非继续扩展自家方案 [S518,S519]。

华为：UnifiedBus（灵衢）

CloudMatrix 384 通过光学 UnifiedBus 交换机连接 384 颗昇腾 910C NPU。其稠密 BF16 算力约为 300 PFLOPS，而 GB200 NVL72 为 180，但功耗约 559 kW，而后者约 145 kW（估计，SemiAnalysis）[S248,S340]。Atlas 950 SuperPoD 的目标是在 2026 年第四季度实现 8,192 颗 NPU、每颗 2 TB/s。WAIC 2026 上展示了一套 1,024 NPU 系统 🟡 [S249,S250]。**最有力的论据：** 在出口管制下，靠堆规模的蛮力路线行得通。**差距：** 功耗、单芯片速度与供应。

开放标准：UALink 与以太网纵向扩展

UALink 1.0 定义了 200G 通道、内存语义传输以及最多 1,024 个加速器的 pod，不支持监听式缓存一致性[S573,S224]。首批 UALink 交换芯片之一——Upscale AI 的产品——目标于 2026 年第四季度推出 🟡[S5506,S5507]。以太网阵营包括博通的纵向扩展以太网（SUE）、OCP ESUN 1.0 规范和 UE 1.1，它们为以太网增加了链路层重传与基于信用的流量控制。Tomahawk Ultra 的交换延迟约 250 ns，Tomahawk 6 一跳可连接 512 个加速器[S275,S274,S576,S575]。**最有力的论据：** 多供应商供货与成熟的以太网工具链。**差距：** 尚无出货的 UALink 系统，且以太网成帧仍要额外耗费字节与纳秒。



> 纵向扩展域散点图。交换式全互连设计位于 72-384 个加速器区间：英伟达 GB200 NVL72（1.8 TB/s）、Vera Rubin NVL72（3.0 TB/s）、AMD Helios（3.6 TB/s）、AWS Trn3（144 颗芯片，2.0 TB/s）、华为 CloudMatrix 384（0.78 TB/s）以及路线图上的 Kyber NVL144（3.6 TB/s）。环面设计达到 9,216 颗芯片（谷歌 Ironwood，1.2 TB/s）和 9,600 颗（TPU 8t，2.4 TB/s），华为 Atlas 950 目标为 8,192 颗、2.0 TB/s。8 设备网格（MI355X、Gaudi 3）位于 1.1-1.2 TB/s。

纵向扩展互连网络：开放性与规模验证（本资料库判断）



“开放且已验证”象限空无一物：所有经过验证的互连网络都是专有的，而所有开放方案都还处于早期（本资料库判断）。谁获取收益：见价值链。

> **注**
>
> 🐂 **看多观点。** 竞争对手如今都在模仿 NVL72 的形态——72 GPU 交换式机架，这本身就验证了英伟达的设计。在 Helios 到来之前，英伟达已出货了两代此类产品 S121,S90020。NVLink Fusion 正在把客户芯片（Trainium4）和光学初创公司（Ayar Labs）拉入英伟达的互连网络，而非 UALink 🟡 S518,S5513。

> **注意**
>
> 🐻 **看空观点。** 英伟达下调 Rubin 规格，使 AMD 获得了每 GPU 带宽的领先 S201,S226。一旦芯片于 2027 年出货，UALink 与以太网纵向扩展可能让交换芯片商品化 🔴 S90051。谷歌和华为证明了大 100 倍的域是可行的 🟡 S232,S249。

🎯 企业发展视角

1. 如果 UALink 产品如报道所言于 2027 年推出，商用交换芯片厂商（博通、美满电子、Upscale AI）能以多快的速度在价格上压低英伟达的交换托盘？SerDes 又由谁供应？
2. Helios 表明 UALink 如今就能在以太网交换机上运行。这会让原生 UALink 交换芯片沦为搁浅投资，还是成为日后的降本步骤？
3. 高通（仅基于公开信息）在 CPU 上采用 NVLink Fusion，在 2028 年的加速器上采用 UALink/ESUN S90031,S90060。同时押注两种互连网络，在工程上要付出多少代价，又能换来哪些选择权？
4. 环面与光互连 pod 在域规模上胜出：与同时服务两大阵营的光学供应商之间，是否存在合作机会？

纵向扩展（NVLink、NVSwitch）：发展历程与英伟达的构建之道

第 05 层 · 纵向扩展（NVLink、NVSwitch）· 约 11 分钟阅读 · 最后核实：2026-11-05

⚡ 要点速览

- **十年复利：** 2016 年，NVLink 1 为每颗 P100 提供 160 GB/s；2026 年，NVLink 6 为每颗 Rubin 提供 3.0 TB/s，约为前者的 19 倍 [S259,S200]。
- **两个拐点：** NVSwitch 芯片（DGX-2，2018 年）创造了 16 GPU 的交换式域 [S206]。采用铜缆背板的 GB200 NVL72（2024 年）在不使用光学器件的情况下，把域扩展到 72 GPU 的整个机架 [S396,S5517]。
- **Mellanox（$6.9B，2020 年 4 月完成交割）提供了网络基因。** 网络业务在 FY2026 突破 $31B，NVLink 交换芯片是第四季度的主要增长驱动力 [S464,S5514,S402]。
- **机架级押注先遭挫折、后获回报：** 据报道，早期 NVL72 机架出现过热和链路故障，超大规模云厂商曾削减订单（2025 年 1 月）🟡 [S5500,S5501]。
- **[Q4 · 优势来源]** 优势来自协同设计，而非任何单一部件：SerDes、交换芯片、机架机构设计与集合通信软件每年同步迭代 [S203,S332]。
- **[Q6 · 复制成本]** 即便是一个拥有 65 家成员的联盟，从成立（2024 年 5 月）到推出产品（2027 年）也需约 3 年。本资料库估计，要追平 NVLink 需要 4–5 年、$3–6B 和约 1,000 名专业工程师 🔴 [S5519,S90051,S5521]。

UALink needs ~3 years from founding to products; NVLink ships 8–16 months after launch

Milestones per scale-up and related interconnect track, 2022–2027; hollow markers = expected (trade-press or analyst window)



Expected = mid-window placeholder

Source: data from consortium and vendor releases, trade press [S396] [S121] [S1] [S33020] [S500] [S90009] ...; chart by repo · As of 2026-11-05

时间线图。英伟达 GB200 NVL72 从发布（2024 年 3 月）到首批量产出货约用 8 个月；NVLink 6 Vera Rubin 从列入路线图（2025 年 3 月）到量产出货（2026 年 8 月）约用 16 个月。UALink 发起组于 2024 年 5 月成立，2025 年 4 月发布 1.0 规范、2026 年 4 月发布 2.0，芯片预计于 2026 年下半年进入实验室，产品于 2027 年推出，距成立约 3 年。博通在 SUE 与 ESUN 规范（2025-26 年）之前，于 2025 年 7 月出货 Tomahawk Ultra；NVLink Fusion 的首款第三方加速器（Trainium4）预计于 2027 年推出；PCIe 6.0 从规范到 GPU 平台约用了三年。

从更快的连线到机架大小的 GPU



NVLink 起初只是一条更快的连线：2016 年，PCIe 3.0 只能为 GPU 提供约 32 GB/s，于是英伟达打造了 160 GB/s 的链路，并以立方体网格连接八颗 GPU [S259,S222]。随后出现了交换芯片：第一代 NVSwitch 有 18 个端口，十二颗芯片让 DGX-2 中的 16 颗 V100 一跳即可互访 [S206]。在随后五代中，通道速率从 20 Gb/s 提升至 200 Gb/s [S259,S200]。2022 年的交换芯片加入了 SHARP，在交换芯片内部而非 GPU 上完成梯度求和 [S205]。2023 年的 DGX GH200 跨多个交换机箱，把 NVLink 扩展到 256 颗 GPU [S205]；下一代则以单个铜缆机架取代了这一方案。AWS 是首家提供 32 GPU GH200 NVL32 的云厂商 [S5525,S5526]。

决定性的一步是 GB200 NVL72（2024 年）：72 颗 GPU 置于一个机架内，由约 5,184 根铜缆连接，铜缆总长超过两英里 [S5517,S5516]；英伟达称，不用光学器件使每个机架节省约 20 kW [S5515]。代价是机械与散热风险：据报道，2025 年 1 月，在英伟达修改设计期间，微软（Microsoft）、AWS、谷歌（Google）和 Meta 削减了部分订单 🟡 [S5500,S5501]。黄仁勋否认了过热的报道 [S5501]。

> **提示**
>
> **算例 —— 第一个交换式域的代价。** DGX-1（8 × P100，立方体网格）标价 $129,000，约合每 GPU $16,100 [S310]。DGX-2（16 × V100，经 12 颗 NVSwitch 连接）标价 $399,000，约合每 GPU $24,900 [S314,S206]。客户为更新一代的 GPU、两倍的域规模和一跳全互连，每 GPU 多付了约 55%：这是纵向扩展（scale-up）具有价格溢价的早期证据。

时间	决策	为何重要	来源
2016	自研 GPU 链路，而非等待 PCIe 4.0	每 GPU 160 GB/s vs 约 32 GB/s	S259,S222
2018	打造交换芯片	首个全互连域（16 颗 GPU）	S206
2019–20	以 $6.9B 收购 Mellanox	获得交换芯片、SerDes 与网内计算团队	S464
2024	单机架内采用铜缆背板	72 GPU 域，免去约 20 kW 的光学器件	S5515,S5517
2025	通过 Fusion 开放 NVLink	把定制芯片留在英伟达的互连网络内	S217,S518
2026	每机架交换芯片翻倍（18 → 36）	实现 NVLink 6 带宽；公布的规格后来下调至 3.0 TB/s	S332,S201

优势来源：协同设计

[Q4 · 优势来源] 领先地位无法归因于任何单一部件；由同一家公司掌控的四个层面每年同步迭代：



竞争对手必须同时在四个层面追平：如果 SerDes、线缆传输距离和集合通信库（NCCL）是为别的方案调优的，那么一颗商用交换芯片也无济于事。英伟达甚至把 GB200 NVL72 机架设计贡献给了开放计算项目（OCP），让 ODM 按其蓝图生产 [S336]。

> **提示**
>
> **算例 —— 解读 Rubin 交换芯片的算术。** 每颗 NVLink 6 交换芯片单向传输 28.8 Tb/s [S203]。一个 Vera Rubin 机架有 36 颗，而 GB300 为 18 颗 [S332]：36 × 28.8 = 1,037 Tb/s ≈ 单向 130 TB/s ≈ 双向 259 TB/s。这等于 72 × 3.6 TB/s，即发布时的规格。量产规格为 216 TB/s（每 GPU 3.0 TB/s），约为交换芯片承载能力的 83% [S200,S201]。英伟达未解释这一差距 🔴。

> **🔧 技术细节：NVLink 6 如何在不提高通道速率的情况下让带宽翻倍**
>
> NVLink 5 交换芯片有 72 个端口 [S207]。NVLink 6 交换芯片保持相同的单向 28.8 Tb/s，但端口数减半，每个端口的 SerDes 在单对线上同时双向传输约 200 Gb/s [S203]。GPU 的链路数翻倍（36 vs 18），连接到翻倍数量的交换芯片。单对线上的双向信号传输需要回波消除，这是高难度的模拟电路设计。这也是最稀缺的资产是 SerDes 团队、而非交换逻辑的原因之一。

复制成本

[Q6 · 复制成本] UALink 是最好的自然实验：AMD、博通（Broadcom）、思科（Cisco）、谷歌、慧与（HPE）、英特尔（Intel）、Meta 和微软于 2024 年 5 月成立该联盟 [S5519]，于 2025 年 4 月和 2026 年 4 月发布规范，预计 2027 年推出产品 🟡 [S573,S574,S90051]，成员已超过 65 家 [S5521]。交易为各个部件标出了价格：Upscale AI 为一颗 UALink 交换芯片融资 $200M [S5506]；高通为 Alphawave 的 SerDes IP 支付约 $2.4B [S4514]；AMD 以 $4.9B 收购 ZT Systems（2024 年 8 月），保留其机架设计团队，并以最高约 $3B 将制造业务转售给 Sanmina [S5527]；Helios 大约两年后出货 [S90020]。

构建模块	竞争对手的最快路径	时间	金额（依据）	人才
200G 级 SerDes	授权（新思科技、楷登电子）或收购	1–2 年	最高约 $2.4B（Alphawave）[S4514]	模拟 / 混合信号，最稀缺
交换 ASIC	目前用商用以太网芯片；2027 年起可用 UALink	2–3 年	每代约 $0.2–0.6B [S5506,S2501]	数字设计、验证
机架集成	收购团队，与 ODM 合作	约 2 年 + 爬坡期	ZT Systems 总价 $4.9B，扣除出售给 Sanmina 的部分后净额约 $2–2.7B [S5527]	机构设计、信号完整性、散热
集合通信软件	开源库加自有软件栈	达到生产级水平需 3 年以上	持续性运营开支	系统软件

估计 🔴（本资料库）： 一家资金充裕的新进入者，需要 **4–5 年、$3–6B 和大约 1,000 名专业工程师**，才能推出一个具备成熟软件、有竞争力的 72 个以上加速器的交换式域：这是上表各区间之和，以 UALink 的约 3 年为下限，每个模块的团队规模在一两百人量级。购买商用交换芯片（AMD 的路线）可将时间缩短至约 2 年，但要让出交换芯片的利润。

> **提示**
>
> **算例 —— 时间差。** 英伟达从发布 GB200 NVL72（2024 年 3 月）到首批量产出货（2024 年底）约用 8 个月 [S396,S121]。UALink 从成立到预期推出产品约需 37 个月 [S5519,S90051]。即使 UALink 按时出货，届时英伟达也已出货 NVLink 5 和 6，并正在推出 NVLink 7。

反事实推演 —— 假如英伟达没有……

- 🔴 ……**自研 NVLink，而是采用 PCIe/CXL 标准？** PCIe 6.0 x16 每 GPU 约 256 GB/s，而 NVLink 6 为 3,000 GB/s，差距约 12 倍 [S222,S200]。混合专家模型推理将受限于网卡，GPU 会沦为一张商品化的板卡，英伟达的网络业务（Q4 FY2026 约 $11B）也会小得多 [S402]。
- 🔴 ……**保持 NVLink 封闭（没有 Fusion）？** AWS 很可能会扩展 NeuronLink，或为 Trainium4 选择 UALink，超大规模云厂商也会更早地向 UALink 靠拢。Fusion 让英伟达的交换托盘得以留在围绕他人芯片构建的机架中 [S518,S217]。
- 🔴 ……**在 2024 年就在机架内采用光学？** 英伟达称，背板光模块每机架将耗电约 20 kW，还会增加成本与故障点 [S5515]。铜缆让 NVL72 在成本上可承受，但也把域限制在单个机架内，这正是 Feynman 的 NVL1152 要加入光学的原因 [S108]。

🎯 企业发展视角

1. 最稀缺的资产是高速 SerDes 人才。在高通收购 Alphawave 之后，还剩下哪些独立的 SerDes 团队？还有谁在竞购 [S4513]?
2. AMD 选择收购机架设计团队（ZT Systems），而非自建 [S5527]。机架级集成如今是可以买到的能力，还是需要英伟达式的年度迭代节奏才能保持领先?
3. 当 Fusion 合作伙伴的加速器依赖英伟达的交换托盘时，它在路线图控制权和定价上要放弃什么 [S518]?
4. 如今的纵向扩展领先优势，有多少可以追溯到 $6.9B 的 Mellanox 交易（CS1） [S464]?

纵向扩展（NVLink、NVSwitch）：路线图

第 05 层 · 纵向扩展（NVLink、NVSwitch）· 约 10 分钟阅读 · 最后核实：2026-11-05

⚡ 要点速览

- **当前：** 自 2026 年 8 月起，NVLink 6 已随 Vera Rubin NVL72 出货：72 颗 GPU、36 颗交换芯片、每 GPU 3.0 TB/s——此前已从发布时的 3.6 TB/s 悄然下调 🟢 S500,S332,S200,S201。
- **2027 年：** Rubin Ultra 转向 NVLink 7 和 144 GPU 的 Kyber 机架，据报道每 GPU 约 3.6 TB/s。SemiAnalysis 报道称将推迟 12 个月以上至 2028 年，英伟达予以否认 🟡 S108,S210,S507,S508。
- **2028 年：** Feynman 的 Kyber NVL1152 采用铜缆加共封装光学（CPO），把八个机架连接成一个 NVLink 域；带宽尚未公布 🟡 S108,S109。
- **开放标准：** UALink 2.0 于 2026-04-07 获批。芯片将于 2026 年下半年进入实验室，产品于 2027 年跟进 🟡 S574,S90051。ESUN 1.0（2026 年 3 月）与 UE 1.1（2026 年 10 月）让以太网走上了纵向扩展（scale-up）的轨道 🟢 S576,S575。
- **竞争对手的时间表：** AMD 计划推出 Helios（2026 年）、Helios 500（2027 年）和 Helios 600（2028 年）🟢 S538。谷歌的 TPU 8t 将于 2026 年底带来 9,600 芯片的 pod 🟢 S238。华为 Atlas 960 的目标是在 2027 年第四季度实现 15,488 颗 NPU 🟡 S249。高通的 AI300（2028 年）采用 UALink 与 ESUN 🟢 S90060。
- **[Q7 · 路线图与变数]** 关注 UALink 芯片的推出时间、共封装光学进入机架，以及 Kyber 的上市日期（见最后一节）。



> 按厂商与年份划分的双面板折线图。每加速器带宽：英伟达 NVLink 为 0.16 TB/s（2016 年）、0.6（2020 年）、0.9（2022 年）、1.8（2024 年）、3.0（Vera Rubin，2026 年，由 3.6 下调），Rubin Ultra（2027 年）有报道为 3.6；AMD 为 0.9（MI300X，2023 年）、1.1（MI355X，2025 年），Helios（2026 年）升至 3.6；谷歌为 0.6（TPU v4）、1.2（v5p、Ironwood）和 2.4（TPU 8t，2026 年）；AWS 为 1.0（Trn2）和 2.0（Trn3）；华为为 0.78（CloudMatrix 384）和 2.0（Atlas 950）。域规模：英伟达在 2022 年之前为 8 至 16 颗 GPU，部署有限的 DGX GH200 为 256，NVL72（2024 年）为 72，Kyber（2027 年）为 144，推测的 1,152（2028 年）；谷歌为 4,096 至 9,600；华为为 384 至 8,192 和 15,488（2027 年）；AWS 为 64 至 144；AMD 为 8 至 72。

2024–2028 年路线图



横条表示供货窗口；里程碑表示规范发布。Kyber 推迟横条显示的是 SemiAnalysis 报道的窗口，对照英伟达官方的 2027 年下半年。Trainium4 与 UALink 产品窗口为分析师或行业媒体的估计。各行来源见下表；未列入下表的横条：MI355X 8 GPU 网格 [S229]，Ironwood 9,216 芯片 pod [S151]，CloudMatrix 384 [S248,S340]。

项目	时间窗口	状态	置信度	来源
NVLink 5 / NVLink Switch（1.8 TB/s，72 颗 GPU）	2024-Q4 →	已出货	🟢	S121,S34014
NVLink 6 / NVLink 6 Switch（下调后 3.0 TB/s）	2026-Q3 →	已出货	🟢	S100,S33004,S103,S104
NVLink 7、Kyber NVL144（144 个封装）	官方 2027-Q3/Q4	路线图	🟢 计划	S502,S108,S510
Kyber NVL144 报道中的推迟	2028-Q3/Q4	推迟（据报道）	🟡	S507,S508,S309
Feynman 时代 NVLink、NVL1152（铜缆 + CPO）	2028	路线图	🟡	S109,S108
NVLink Fusion；英特尔 x86 接入 NVLink	2025 →；未定	已出货 / 已发布	🟢	S131,S517,S130
Trainium4 采用 NVLink Fusion	2027（估计）	路线图	🟡	S518,S519,S156
UALink 1.0 / 2.0 规范	2025-04 / 2026-04	已发布	🟢	S573,S574
ESUN 1.0；Ultra Ethernet 1.1 纵向扩展	2026-03；2026-10	已发布	🟢	S576,S575
博通 Tomahawk Ultra	2025-Q3 →	已出货	🟡	S572
AWS NeuronSwitch-v1（144 颗芯片）	2025-12 →	已出货	🟢	S556
AMD Helios / Helios 500 / Helios 600	2026 / 2027 / 2028	已出货 / 路线图	🟢	S538,S539,S542
谷歌 TPU 8t pod（9,600 颗芯片）	2026-Q4	已发布	🟢	S550,S551
华为 UB：Atlas 950 / Atlas 960 SuperPoD	2026-Q4 / 2027-Q4	已出货（据报道）/ 路线图	🟡	S163,S567,S568

各行与 `data/roadmap.csv`（第 05 层与第 08 层）保持一致；本页不修改该文件。

提示

算例 —— 英伟达的增长点正在转移。 每 GPU 的 NVLink 带宽从 NVLink 5 到 NVLink 6 提升了 1.67 倍（1.8 → 3.0 TB/s），据报道到 NVLink 7（3.6 TB/s）仅提升 1.2 倍 [S200,S210]。域规模则计划先翻倍（72 → 144），再扩大 8 倍（144 → 1,152）[S108]。单个域内的总带宽从 216 TB/s（Vera Rubin NVL72）增至约 518 TB/s（Kyber NVL144，按 3.6 TB/s 计）。大部分增益来自每个域容纳更多 GPU，而非更快的链路。这把风险从 SerDes 设计转移到了机架机构与光学。

🔧 技术细节：为何通道速率停滞在约 200 Gb/s

NVLink 5、NVLink 6、UALink 1.0/2.0 和 Tomahawk 6 都采用 200G 级通道 [S200,S223,S225,S274]。IEEE 802.3dj 将于 2026 年完成 200G 通道的标准化；400G 通道尚无确定的时间表 [S254,S256]。在 200G 下，无源铜缆传输距离仅约 1–2 m，因此英伟达把 72–144 颗 GPU 塞进一个机架，机架之外则需要光学 [S262]。在 400G 通道到来之前，厂商只能通过增加通道（NVLink 6 将每 GPU 链路数翻倍至 36）或在同一对线上双向传输来提升带宽 [S203]。

哪些因素会改变格局

[Q7 · 路线图与变数]

- **UALink 芯片按时推出。** 如果 Upscale AI 的交换芯片于 2026 年第四季度出货、UALink 产品于 2027 年落地，定制加速器将获得 NVLink Fusion 之外的商用替代方案 🟡 [S5506,S90051]。若推迟到 2028 年，基于以太网的 UALink（Helios 式）将成为唯一的开放路径 [S5523]。
- **共封装光学进入机架。** Feynman 的光学 NVLink 是英伟达跨出单机架的第一步 [S108]。光 I/O 初创公司（Ayar Labs、Lightmatter）以及博通的 CPO 交换机，也为竞争对手提供了同样的工具 [S5511,S2510,S571]。
- **Kyber 的时间表。** 如果推迟至 2028 年属实，英伟达的域规模在 2027 年全年都将停留在 72 颗 GPU，而 AWS 已出货 144 颗、谷歌 9,600 颗 🟡 [S507,S508,S242,S238]。
- **规格修订。** Rubin 的带宽下调（3.6 → 3.0 TB/s）说明发布时的数字可能变动。应将 2027–28 年的带宽数字视为目标值 🔴 [S201,S202]。
- **超大规模云厂商的采用。** 关注 Trainium4 基于 NVLink Fusion 出货，以及 Meta 或微软是否让其加速器转向 ESUN/UE 1.1 [S518,S576,S575]。

提示

算例 —— 八机架 NVLink 域的光学成本。 假设每颗 GPU 的全部 NVLink 7 带宽（单向约 14.4 Tb/s）都经 1.6 Tb/s 可插拔光模块离开机架：每颗 GPU 需要 9 个端口、18 个模块端，每个约 30 W，即每 GPU 约 540 W [S210,S33020]。576 颗 GPU 合计约 311 kW 的光学功耗，约为一个 Kyber 机架（约 600 kW）的一半。若如博通对其 CPO 交换机的宣称，共封装光学可降低 70% 以上，则可降至约 93 kW [S305,S571]。实际设计中只有跨机架流量走光学（🔴 本资料库估算），但这一数量级说明了为何 CPO 是跨机架域的关键门槛。

🎯 企业发展视角

1. 谁将为 Feynman 的 NVL1152 供应光学器件？第三方（Ayar Labs 已加入 NVLink Fusion）是否还有空间，还是英伟达与台积电（TSMC）合作的自有 CPO 将通吃 🟡 [S5513,S90048]？
2. 如果 Kyber 推迟到 2028 年，2027 年是否会为 144 个以上加速器的设计（AWS、华为、UALink pod）打开窗口，使其在混合专家模型推理中抢占份额？

3. 高通的 AI300（2028 年；仅基于公开信息）将在首批 UALink 产品预期推出约一年后面世 [S90060]。届时 UALink 交换芯片的供应必须满足哪些条件?
4. 既然通道速率停留在 200G，哪些 IP 或模拟电路团队已为每通道 400G 的 SerDes 做好准备？它们目前归谁所有?

纵向扩展（NVLink、NVSwitch）：价值链与企业发展视角

第 05 层 · 纵向扩展（NVLink、NVSwitch）· 约 12 分钟阅读 · 最后核实：2026-11-05

⚡ 要点速览

- **英伟达保留了纵向扩展（scale-up）的大部分价值：** 网络业务在 Q4 FY2026 达到约 $11B，增长主要由 NVLink 交换芯片驱动；在 Q2 FY2027 约为 $17.5B（估计），占数据中心收入的五分之一 S402,S5514,S408,S90013。
- **Rubin 让每机架的交换芯片含量翻倍：** 每台 NVL72 有 36 颗 NVLink 交换芯片，GB300 为 18 颗。在一台 $7.8M 的 Vera Rubin 机架中，除 GPU、内存、CPU、散热和 ODM 利润之外约 19% 的部分包含了这些芯片（估计，摩根士丹利（Morgan Stanley）；本资料库推算余项） S332,S330。
- **铜缆供应商同样增长迅猛。** 安费诺（Amphenol）2026 年第三季度销售额增长 65% 至 $10.2B，AI 约占 IT 数据通信业务的四分之三 S5503。Credo 凭借有源电缆（AEC），FY2026 收入增长两倍至 $1.335B S5504。Astera Labs 季度收入翻倍至 $392M S3524。
- **SerDes IP 正在整合：** 高通（Qualcomm）于 2025-12-18 完成对 Alphawave Semi 约 $2.4B 的收购。新思科技（Synopsys）与楷登电子（Cadence）向 NVLink Fusion 授权 IP S4514,S4513,S217。
- **光学与交换芯片初创公司正被收购：** 美满电子（Marvell）于 2026 年 2 月完成对 Celestial AI（首付 $3.25B）和 XConn 的收购，英伟达则以超过 $900M 招揽了 Enfabrica 的团队 S2513,S5508,S475。
- **[Q8 · 价值池与并购机会]** 共有四个价值池：交换芯片、SerDes IP、铜缆互连与光 I/O。英伟达在其机架中独占第一个；UALink 与以太网纵向扩展将于 2027 年向商用芯片厂商开放这一价值池 🟡 S90051,S275。

NVIDIA networking books ~$17.5B a quarter, ~4× three connectivity suppliers combined

Latest reported quarterly revenue (US$ B); hatched = repo-derived estimate; scopes differ (see labels)



Hatched = estimate

Source: data from company filings and earnings coverage (l05_value_chain.csv) [S408] [S90012] [S5503] [S5505] [S3524] [S402] …; chart by repo · As of 2026-11-05

季度收入横向柱状图：英伟达网络业务在 Q2 FY2027 约 $17.5B（根据 CFO 所称在 $14.8B 基础上环比增长 18% 估算；Q4 FY2026 的增长主要由 NVLink 纵向扩展交换芯片驱动），安费诺 2026 年第三季度 AI 相关 IT 数据通信约 $3.7B（推算：$10.2B 销售额的 48%，其中四分之三为 AI），Credo $0.48B（截至 2026 年 8 月的季度），Astera Labs $0.39B（2026 年第二季度，第三季度指引约 $0.55B）。三家供应商合计约 $4.6B，约为英伟达网络业务的四分之一。

纵向扩展域中的收益由谁获取

纵向扩展域包含四类内容：**交换芯片**（英伟达，或 Helios 中的博通（Broadcom））、每颗芯片上的 **SerDes**（自研或授权）、**铜缆**背板线缆盒、线缆与连接器，以及在链路过长、无源铜缆无法覆盖时使用的**重定时器（retimer）与 AEC**。英伟达设计机架并销售交换托盘；其余部分由 ODM 组装。在一台 GB300 机架中，交换托盘归入约 $3.99M 总价中约 $0.94M 的“其他内容”类别（估计，摩根士丹利）[S332]。

Est. ~57% of a ~$4.0M GB300 NVL72 rack is NVIDIA's gross profit on the 72 GPUs alone

Estimated build-up of the ODM-to-hyperscaler rack price, US$ M · Morgan Stanley BOM (May 2026) + Epoch AI B200 unit-cost basis



Source: data from Morgan Stanley via press; Epoch AI; repo calc [S332] [S331] [S334] [S32004] [S35020]; chart by repo · As of 2026-11-05

瀑布图：一台估计 $3.99M 的 GB300 NVL72 机架构成：GPU 裸片、CoWoS-L 封装与测试约 $0.25M，英伟达在 GPU 上的毛利约 $2.27M（57%），HBM3E 与 LPDDR5X 内存 $0.37M，其他机架内容（Grace CPU、NVLink 交换托盘、网卡、PCB、电源、机箱）约 $0.94M，液冷 $50K，ODM 毛利约 $108K。

价值池	由谁获取	经济性依据	来源
交换芯片与托盘	英伟达；博通（Helios）；2027 年起的 UALink 新进入者	英伟达 GAAP 毛利率 75%（全公司，Q2 FY2027）；每 GPU 交换芯片数 0.25 → 0.5	S3,S332
SerDes IP	自研（英伟达、博通）；新思科技、楷登电子；Alphawave（高通）	Alphawave 约 $2.4B	S217,S4514
铜缆背板、线缆、连接器	安费诺及其他连接器厂商	安费诺 2026 年第三季度销售额 $10.2B，同比 +65%；每台 GB200 NVL72 约 5,184 根线缆	S5503,S5517
重定时器、AEC、互连交换芯片	Astera Labs、Credo、美满电子	Astera GAAP 毛利率约 72%（第三季度指引）	S3525,S5504
光 I/O 与 CPO	英伟达携手台积电（TSMC）；Ayar Labs、Lightmatter；美满电子（Celestial AI）	Ayar 估值约 $3.75B，Lightmatter 估值 $4.4B	S90048,S5511,S2510,S2513

提示

算例 —— 铜缆背板对买家价值几何。 英伟达称，以铜缆替代光学可使每台 NVL72 节省约 20 kW [S5515]，约为 GB200 机架峰值功耗（约 132 kW）的 15% [S33021]。在电力受限的机房中，这意味着同样的电网接入可多部署约 15% 的机架。仅电费一项，按假设的 $0.08/kWh 计算，20 kW × 8,760 h × 5 年 ≈ 876 MWh ≈ 每机架 $70,000。每台 GB200 机架约 5,184 根铜缆对买家的价值，远超其在物料清单中所占的份额 [S5517]，这正是安费诺等连接器厂商能够分享 NVLink 增长的原因。

NVIDIA networking revenue rose 5.5× in two years to ~$17.5B a quarter (~20% of DC)

Left: Data Center networking revenue, US$ B per quarter. Right: networking as % of Data Center revenue



Source: data from NVIDIA CFO commentary, 10-Q, calls [S436] [S422] [S440] [S437] [S423] [S441] …; chart by repo · As of 2026-11-05

双面板图。左：英伟达季度网络收入从 Q1FY24 的 $0.9B（估计）增至 Q2FY27 的约 $17.5B，为 Q1FY25 的 5.5 倍。右：网络业务占数据中心收入的比例在 Blackwell 计算产品爬坡期间降至 8%，随后随着 NVLink、Spectrum-X 和 InfiniBand 规模扩大而回升至约 20%。

🔧 技术细节：重定时器与 AEC 的适用与不适用场景

在每通道 200G 下，无源铜缆传输距离仅约 1–2 m [S262]。在单台 NVL72 内部，背板保持无源，这正是英伟达能够省去约 20 kW 光学器件的原因 [S5515]。重定时器和 AEC 会重建信号，让铜缆再延长几米，目前主要用于网卡到交换机的横向扩展（scale-out）链路。多机架纵向扩展（NVL576、NVL1152）才是 AEC、光学与 CPO 的竞争战场 [S108]。Credo 在 FY2026 的增长来自超大规模云厂商的 AEC 出货量 [S5505]。

供应商、合作伙伴与私营公司

NVLink Fusion 首发合作伙伴包括联发科（MediaTek）、美满电子、世芯（Alchip）和 Astera Labs（定制芯片与互连），新思科技和楷登电子（IP），以及高通和富士通（Fujitsu）（CPU）[S217,S90031]。随后又有 Arm Neoverse 支持（2025 年 11 月）、AWS Trainium4（2025 年 12 月）以及英伟达对美满电子 $2B 的入股（2026 年 3 月）[S219,S518,S218]。其中多家同时支持开放阵营：Astera Labs 是 UALink 董事会成员 [S5520]，美满电子则收购了 XConn 的 PCIe/CXL 交换芯片团队，为 UALink 时代的交换业务布局 [S5508,S5510]。

私营公司	业务	最近一次公开融资	为何重要
Ayar Labs	光 I/O 芯粒，把光纤接到封装边缘	2026 年 3 月 $500M E 轮，估值约 $3.75B；英伟达与 AMD 参投 [S5511]	已加入 NVLink Fusion（约 2026 年 6 月）🟡 [S5513]；多机架 NVLink 的候选方案
Lightmatter	光子中介层与光互连	2024 年 10 月 $400M D 轮，估值 $4.4B [S2510]	可为任意 XPU 提供光学纵向扩展
Upscale AI	UALink 1.0 交换 ASIC（SkyHammer），最多支持 1,024 个设备	2026 年 1 月 $200M A 轮，估值超过 $1B [S5506]	早期商用 UALink 交换芯片，目标 2026 年第四季度推出 🟡

提示

算例 —— 私营标的池萎缩得有多快。 Enfabrica 的团队归入英伟达（超过 $900M），Celestial AI 归入美满电子（首付 $3.25B 外加业绩对赌付款）[S475,S2513]。上市 SerDes 公司 Alphawave 归入高通（约 $2.4B）[S4514]。2025 年 6 月至 2026 年 2 月间，约有 $6.5B 的已公布交易价值从独立公司流向平台型企业。2024 年 12 月获得英伟达、AMD 与英特尔投资的 Ayar Labs 仍保持独立，其估值在 15 个月内增长逾两倍，从超过 $1B 升至约 $3.75B [S5512,S5511]。稀缺性正在被计入价格。

Mellanox ($6.9B) is still the top scale-up deal; 2025–26 money went to optics and SerDes

Disclosed or reported deal value (US$ M) for interconnect-related acquisitions, stakes and rounds, 2019–2026; colour = buyer



Hatch = deal type

Source: data from company releases and press (l05_deals.csv) [S5512] [S5506] [S5508] [S5509] [S2510] [S5511] …; chart by repo · As of 2026-11-05

互连相关交易横向柱状图：英伟达收购 Mellanox $6.9B（2019 年），英伟达为 NVLink x86 CPU 入股英特尔 $5B（2025 年），AMD 收购 ZT Systems $4.9B（2024 年，机架设计团队），美满电子收购 Celestial AI 首付 $3.25B（2026 年完成），高通收购 Alphawave Semi $2.4B（2025 年），英伟达为 NVLink Fusion 入股美满电子 $2B（2026 年），英伟达以收购式招聘吸纳 Enfabrica 超过 $0.9B（2025 年），Ayar Labs $500M E 轮（2026 年），Lightmatter $400M（2024 年），Upscale AI $200M A 轮（2026 年），美满电子收购 XConn 约 $325M 现金加股票（2026 年），Ayar Labs $155M（2024 年）。

并购历史与价值池地图

英伟达买下了交换技术能力（Mellanox，$6.9B，2020-04-27 完成交割）[S464]，招揽了一支互连网络团队（Enfabrica）[S475]，并以股权投资绑定合作伙伴：英特尔（$5B，x86 CPU 接入 NVLink）与美满电子（$2B，Fusion XPU）[S468,S218]。竞争对手则收购了自己缺失的拼图：机架团队（AMD 收购 ZT Systems，$4.9B，制造业务转售给 Sanmina）[S5527,S5528]、SerDes（高通收购 Alphawave）、光学（美满电子收购 Celestial AI）和交换芯片（美满电子收购 XConn）[S4514,S2513,S5508]。



[Q8 · 价值池与并购机会] 各价值池的特性各不相同：

- **交换芯片：** 规模最大、争夺最激烈的价值池；随每 GPU 交换芯片数（Rubin 中由 0.25 → 0.5）增长，由 Fusion 与年度迭代节奏守护 [S332]。
- **SerDes IP：** 收入规模小，但能力具有决定性；Alphawave、Celestial AI 和 Enfabrica 均已被收编。
- **铜缆互连：** 在两大阵营中都随出货量增长。
- **光学：** 押注 2028 年多机架域的期权；Ayar Labs、Lightmatter 和美满电子正受到两大阵营的争相拉拢🔴。

🎯 企业发展视角

1. 对 CPU 或加速器厂商而言，参与 NVLink Fusion 能换来什么（进入英伟达机架、接触其客户），又要付出什么（依赖英伟达的交换托盘、定价与路线图），与 UALink 或 ESUN 相比孰优孰劣 [S217,S518]？
2. 高通（仅基于公开信息）是 Fusion CPU 合作伙伴，拥有 Alphawave 的 SerDes，并计划在 2028 年的 AI300 上采用 UALink/ESUN [S90031,S4513,S90060]。哪些资产可同时服务两种互连网络？哪些需要自建或收购？
3. 在 Celestial AI、Enfabrica 与 Alphawave 已被收编之后，还剩下哪些独立的光 I/O 或交换芯片团队（Ayar Labs、Lightmatter、Upscale AI），估值几何 [S5511,S2510,S5506]？
4. 从铜缆向光学的转型（Feynman NVL1152）会把价值从连接器厂商转移到光子器件供应商，还是两者都会随出货量增长 [S108,S5503]？
5. 如果商用 UALink 交换芯片于 2027 年到来，交换托盘的利润有多少面临风险？与商用交换芯片厂商合作，是否比自建更划算？

第 06 层 —— 横向扩展与跨数据中心网络

共 12 层中的第 06 层 · 单个 NVLink 域之外、以及数据中心之间的 GPU 互连网络 · 约 7 分钟阅读 · 最后核实：2026-11-05

⚡ 要点速览

- **职能（横向扩展（scale-out））：** 把众多 NVLink 域连接成一台“机器”；按本资料库的模型，只要 1% 的数据流慢 10 倍，一个训练步的耗时就会拉长约 3.2 倍（估计）[S6029]。
- **英伟达出售 InfiniBand、Spectrum-X 以太网与 ConnectX SuperNIC，** 全部源自 $6.9B 的 Mellanox 交易 [S464]。网络业务在 Q1 FY2027 创下 $14.8B 的纪录，Q2 约 $17.5B（估计），约占数据中心收入的 20% [S90014,S408]。
- **代际进步：** InfiniBand 端口速率从 10 提升至 800 Gb/s（2001–2024）[S273]；每 GPU 的网卡（NIC）带宽从 400 Gb/s（ConnectX-7）提升至 1.6 Tb/s（ConnectX-9，2026）[S266,S33004]；交换机容量从 Quantum-2 到 Quantum-X800 由 25.6 提升至 115.2 Tb/s [S266,S264]。
- **买家选择了以太网，英伟达也随之转向：** 1Q 2026 以太网约占 AI 后端交换机销售额的三分之二 🟡 [S90054]；Spectrum-X 在 Q2 FY2027 同比增长 2.6 倍 [S408]，并支撑着 xAI 的 100,000 GPU 集群 Colossus [S6000]。
- **规模代价高昂：** 一个 100,000 GPU 的三层网络约需 3,500 台交换机和约 350,000 个光模块（估计）[S294]，网络约占集群硬件资本开支的 17–21% [S6026,S324]。
- **下一步：** 共封装光学（CPO）（Quantum-X 与 Spectrum-X Photonics，宣称功耗改善 3.5×–5×，2026 年出货 🟡）[S265,S6020]，以及用于互连数据中心（跨数据中心扩展（scale-across））的 Spectrum-XGS [S268]。
- **最大弱点 / 最强挑战者：** 以博通（Broadcom）102.4 Tb/s Tomahawk 6 为首的商用以太网 [S274]、白牌设备厂商（1Q 2026 Celestica 在 AI 后端交换领域居首 [S90054]），以及 Ultra Ethernet 标准 [S575]。英伟达的性能优势主要依据其自身的宣称。

Switch ASIC bandwidth doubled every ~2.2 years: 3.2 Tb/s (2014) to 102.4 Tb/s (2025) at Broadcom

Switching capacity per switch (ports × port speed, one direction), Tb/s. NVIDIA's Spectrum-6 reaches 102.4 Tb/s in 2026

LOG SCALE



Source: data from Broadcom, NVIDIA, Cisco, Marvell announcements [S283] [S278] [S277] [S274] [S273] [S267] …; chart by repo · As of 2026-11-05

交换机容量随年份变化的对数刻度折线图：博通 Tomahawk 从 3.2 Tb/s（2014）提升至 102.4 Tb/s（Tomahawk 6，2025），约每 2.2 年翻一番；英伟达 Spectrum 以太网从 3.2 Tb/s（2015）提升至 51.2 Tb/s（Spectrum-4）和 102.4 Tb/s（Spectrum-6，2026）；英伟达 Quantum InfiniBand 从 3.6 提升至 115.2 Tb/s（Quantum-X800 系统）；思科 Silicon One 与美满电子 Teralynx 遵循同样的节奏。

提示

算例 —— 网络在单颗 GPU 中的占比。 每颗 GB300 级 GPU 配一块 800 Gb/s 的 ConnectX-8 SuperNIC [S264]，在三层网络中约对应六个光端口端点；黄仁勋给出的价格约为每个 $1,000、功耗约 30 W [S6016]。即每颗 GPU 约 $6,000、约 180 W 的光学器件，而每颗 GPU 分摊的机架成本约 $55,000 [S332]：仅光学器件就约占 11%，尚未计入交换机。

结论： 网络在每颗售出的 GPU 中都占到两位数百分比，这正是英伟达力争这块市场的原因。

本层在技术栈中的位置



本层导图



八个问题一览

#	问题	简要回答	详见
Q1	职能是什么？薄弱时会出什么问题？	让数千颗 GPU 步调一致；网络薄弱会让它们空转（估计：训练步变慢 1.2 倍时约 17%）	AI 网络为何不同

#	问题	简要回答	详见
Q2	关键指标?	每 GPU Gb/s、有效带宽、尾延迟、端口数/层数、每 GPU 光学器件功耗（W）与成本（$）	AI 网络为何不同
Q3	代际进步?	IB 端口 10 → 800 Gb/s；每 GPU 网卡 400 → 1,600 Gb/s；交换机 3.6 → 115.2 Tb/s	InfiniBand 与 SHARP
Q4	优势来源?	Mellanox 技术，加上网卡–交换机–NCCL 协同设计，并随平台一起销售	发展历程与构建方式
Q5	最强挑战者?	基于博通芯片的商用以太网（Arista、Celestica）搭配 Ultra Ethernet 网卡	竞争格局
Q6	复制成本?	交换芯片可被复制；难点在于经过调优的网卡–交换机–软件库系统	发展历程与构建方式
Q7	路线图?	CPO 交换机 2026 🟡，ConnectX-9 1.6 Tb/s 随 Rubin 推出，ConnectX-10 随 Feynman 于 2028 推出 🟡 S90004；UEC 1.1 S575	路线图
Q8	价值池与并购?	光学器件（每 GPU 约 $6,000）、交换机、网卡、跨数据中心扩展；光子技术与网卡 IP 是交易切入点	价值链与企业发展

本层页面

页面	你将了解
AI 网络为何不同	尾延迟、集合通信、RDMA、incast、关键指标
InfiniBand 与 SHARP	Mellanox 传承、Quantum 各代产品、网内规约
Spectrum-X 以太网与跨数据中心扩展	为何选择以太网、交换机–SuperNIC 协同设计、性能宣称、Spectrum-XGS
共封装光学	可插拔与 CPO 的功耗对比、光子交换机、可靠性、节省的兆瓦数
100,000 GPU 集群拓扑	轨道优化胖树、端口数计算、器件数量、成本、真实集群
竞争格局	博通、Arista、思科、美满电子、UEC、谷歌、AWS 对比
发展历程与英伟达的构建方式	时间线、关键决策、复制成本
路线图	交换机、网卡与光学器件路线图
价值链与企业发展切入点	谁获取收入、私营公司、并购

🔧 技术细节：如何阅读网络产品规格表

- **单向与双向：** 本资料库按单向口径（端口数 × 速率）引用交换机容量；英伟达常按双向翻倍计算（Quantum-2：25.6 对 51.2 Tb/s）S266。
- **端口拆分：** 一台 51.2 Tb/s 交换机可以是 64 × 800G，也可以是 128 × 400G；端口数（radix）取决于拆分方式 S267。
- **“有效带宽”** 取决于流量模式与规模；应索取 NCCL 总线带宽（bus bandwidth）曲线 S34012。

🎯 企业发展视角

1. **每 100,000 颗 GPU 的网络约为 $1B 的支出项**（估计；见集群拓扑）；每一次架构变化（层数、平面、CPO）都会让这笔钱在交换芯片、网卡、光学器件与集成商之间重新分配。
2. **英伟达的筹码在于捆绑。** Spectrum-X 的优势需要英伟达的网卡与交换机配套使用；若 Ultra Ethernet 网卡能够追平，溢价将收缩到软件与支持服务 S575。
3. **光学器件与激光器是下一个瓶颈**，因为 CPO 会把价值从可插拔光模块厂商转移到交换机封装与激光器供应商 S90049。
4. **高通的问题（仅基于公开信息）：** 高通的 AI200/AI250 机架 S173 及 2028 年 Dragonfly 路线图 S90056 都需要横向扩展网络；是自建、合作（商用以太网、UEC 网卡），还是收购网卡与光 I/O 能力?

AI 网络为何不同

第 06 层 · 横向扩展与跨数据中心网络 · 约 8 分钟阅读 · 最后核实：2026-11-05

⚡ 要点速览

- **训练是一场齐步行进。** 每个训练步结束时，GPU 都要通过集合通信操作交换梯度；在最慢的那条消息到达之前，没有一颗 GPU 能开始下一步。Meta 正是以这种方式在 16,384 颗 H100 GPU 上训练了 Llama 3 405B [S34006]。
- **因此决定节奏的是尾部，而非平均值。** 按本资料库的简单模型，若 1% 的网络数据流慢 10 倍，一个含 1,000 条数据流的训练步耗时约为原来的 3.2 倍（估计）[S6029]。
- **涉及的金额很大：** 按每 GPU 小时约 $2 计算 [S393]，一个 100,000 GPU 集群每小时成本约 $200,000；若其中 17% 的时间耗在等待网络上，每年浪费约 $300M（估计）。
- **AI 流量是普通网络的最坏情形：** 少量巨大、同时发生的多对一数据流（incast）。因此集群单独运行一张后端网络，采用 RDMA，每颗 GPU 配一块 400–800 Gb/s 的网卡（NIC）[S266,S264]。
- **英伟达的卖点**是负载下的低尾延迟：它宣称在 100k GPU 规模下，Spectrum-X 的有效带宽达 95%，而标准以太网约为 60%；这是厂商自己的说法 [S6000]。

Est.: if 1% of network flows run 10× slow, a 1,000-flow training step takes 3.2× as long

Step time index (100 = no slow flows) vs flows per collective; 25% of step is exposed comms; slow flow = 10× longer

LOG SCALE



Illustrative model (Est.)

Source: data from repo model; straggler evidence from ByteDance/NYU (OSDI '25) [S34012] [S6029] [S294] [S393]; chart by repo · As of 2026-11-05

基于本资料库简单模型的折线图：同步训练步需等待最慢的网络数据流。假设暴露的通信占训练步时间的 25%、慢流耗时为正常的 10 倍，则含 1,000 条数据流的训练步在 0.01% 数据流变慢时耗时为 121（指数），0.1% 变慢时为 242，1% 变慢时为 325，而无慢流时为 100；上限为 325。集合通信规模越大，在越低的慢流比例下就会触及上限。

1. 职能：让数千颗 GPU 步调一致

在数据并行训练中，所有 GPU 必须先就平均梯度达成一致，才能更新权重。就像赛艇队一样，整体速度取决于最慢的那一桨。掉队者（straggler）并不一定是硬件故障：字节跳动对其大语言模型（LLM）训练集群进行的为期五个月的研究发现，掉队现象很常见，且往往由多种因素相互作用造成 [S6029]。故障进一步推高成本：Llama 3 为期 54 天的训练中出现了 466 次作业中断 [S34006]。

> **提示**
>
> **算例 —— 1% 的数据流延迟 10 倍。** 假设一个训练步中有 25% 是无法被计算掩盖的通信，且一次集合通信涉及约 1,000 条数据流（本资料库假设）。 - 至少一条数据流变慢的概率：$1 - 0.99^{1000} \approx 100\%$，因此每一步都要等待：$0.75 + 0.25 \times 10 =$ 正常训练步的 **3.25×**。 - 即使只有 0.01% 的数据流变慢，概率也约为 9.5%，训练步耗时为 **约 1.21×**。 - 金额：100,000 颗 GPU × 约 $2/GPU 小时 [S393] = $200,000/小时。1.21× 的训练步会让 $1 - 1/1.21 \approx 17\%$ 的 GPU 时间闲置：约 $35,000/小时，即**每年约 $300M**（估计）。
>
> **结论：** 压缩尾部的价值远超网络本身的物料成本——这正是英伟达力推高端网络的核心论据。

[Q1 · 职能与失效后果] 横向扩展（scale-out）网络把数千颗 GPU（超出单个 NVLink 域的范围，见第 05 层）变成一台训练或推理机器。网络薄弱时不会出现宕机：训练步被拉长，MFU 下降，作业重启更频繁，昂贵的 GPU 处于闲置。

> **🔧 技术细节：图表背后的模型**
>
> 期望训练步时间 = (1 − m) + m × [1 + (k − 1) × (1 − (1 − p)^F)]，其中 m 为暴露的通信占比，k 为延迟倍数，p 为慢流比例，F 为数据流数量。随着 F 增大，(1 − p)^F 迅速趋近于零，因此规模越大的集合通信越容易被更罕见的事件“绑架”。通信与计算重叠可以缓解这一问题，但无法消除每一步的同步屏障。

2. 流量：集合通信操作

AI 作业通过四种集合通信模式进行通信，在英伟达系统上由 NCCL 实现 [S34013]：**全规约（all-reduce）**（每颗 GPU 最终都得到总和，用于梯度平均）、**规约散射（reduce-scatter）**（每颗 GPU 最终得到一个求和后的切片，用于 FSDP）、**全收集（all-gather）**（每颗 GPU 收集所有其他 GPU 的切片）以及 **全交换（all-to-all）**（每颗 GPU 向其他每颗 GPU 发送不同的数据块，用于混合专家模型（MoE）的 token 路由）。





> **提示**
>
> **算例 —— 环形全规约要发送多少数据。** 在环形全规约（ring all-reduce）中，每颗 GPU 发送的数据量为消息大小的 2(N−1)/N 倍：8 颗 GPU 时为 1.75 倍，数千颗时约为 2 倍 [S34011,S34012]。一个 70B 参数模型的 BF16 梯度约 140 GB，因此每次完整交换每颗 GPU 需推送约 280 GB：在 800 Gb/s（100 GB/s）下约需 2.8 s，除非进行重叠或分片。
>
> **结论：** 每 GPU 带宽决定了 GPU 的等待时长，这也是网卡升级到 800 Gb/s（ConnectX-8）和 1.6 Tb/s（ConnectX-9）的原因 [S264,S33004]。

全交换——每颗 GPU 同时与其他所有 GPU 通信——是最难的模式，且随 MoE 模型的普及而增加（见 P4）。

3. 传输、拥塞与 incast

TCP/IP 需要经由操作系统和 CPU 复制数据。RDMA 让网卡直接写入远端 GPU 的内存（GPUDirect RDMA）。InfiniBand 围绕 RDMA 而设计；RoCE 则把 RDMA 承载在以太网之中。

	TCP/IP	RoCEv2（以太网上的 RDMA）	InfiniBand
数据路径	经内核，通过 CPU 内存复制	网卡直达 GPU 内存	网卡直达 GPU 内存
丢包处理	丢包后超时重传	需要 PFC / ECN 来避免丢包	设计上即无损（信用机制）
负载均衡	按流哈希（ECMP）	ECMP，除非经过增强（Spectrum-X、UEC）	原生自适应路由
是否适合 AI 后端	🟥 过慢且抖动大	🟨 调优后表现良好	🟩 专为此设计

当许多 GPU 同时向一个接收端发送数据时，接收端所连的交换机端口会溢出。RoCE 无法容忍丢包，因此运营方会加入 PFC 暂停帧和拥塞控制；而暂停帧可能沿网络反向扩散。Meta 的大部分 AI 算力运行在 RoCE 上 [S6003]，它报告称标准的 RoCE 拥塞控制算法 DCQCN 与 AI 集合通信匹配不佳，转而依靠其集合通信库中由接收端驱动的准入机制 [S34022,S6030]。

> **提示**
>
> **算例 —— incast 的算术。** 八个发送端各以 400 Gb/s 向一个 400 Gb/s 端口发送数据：到达 3,200 Gb/s，其中 2,800 Gb/s 必须排队或丢弃。一个示意性的 32 MB 缓冲区约 0.09 ms 即被填满（32 MB ÷ 350 GB/s）。
>
> **结论：** 缓冲区无法吸收 AI incast；必须在微秒级内让发送端降速或分散流量——这正是拥塞控制和自适应路由的任务。

4. 东西向与南北向；后端与前端

训练流量几乎全是东西向流量（服务器之间），而非南北向流量（进出站点），因此集群会把 GPU 网络与前端网络分开：



前端 DPU 与存储详见第 07 层。

[Q2 · 关键指标] 五个数字决定了一张网络是助力还是拖累：

指标	为何重要	英伟达现状（2026）
每 GPU 横向扩展带宽	决定集合通信的传输时间	400 Gb/s（ConnectX-7）→ 800 Gb/s（ConnectX-8）→ 1.6 Tb/s（ConnectX-9） S266,S264,S33004
负载下的有效带宽	冲突会浪费线速	宣称 Spectrum-X 达 95%，标准以太网约 60% S6000
尾延迟（p99 流完成时间）	决定同步训练步的时长	很少公开；买家应自行测试
交换机端口数 → 层数与跳数	更少的交换机、光学器件与跳数	Quantum-X800 为 144 × 800G S264；Spectrum-6 为 512 × 200G S265
每 GPU 光学器件功耗与成本	随 GPU 数量线性增长	每 GPU 约 6 个光模块、约 180 W、约 $6,000（黄仁勋） S6016

🎯 企业发展视角

1. **定价权取决于闲置时间。** 为一个 $5B 集群挽回 5% 的 GPU 时间价值约 $250M；能在客户实际负载上证明尾延迟改善的厂商，可以按价值而非设备成本定价。
2. **基准测试是主战场。** 有效带宽的数据大多由厂商自己发布 S6000；独立的网络基准测试将很有价值。
3. **高通的问题（仅基于公开信息）：** AI200/AI250 机架 S173 需要一套横向扩展方案；对推理集群而言，开放的 RoCE/Ultra Ethernet 是否足够，还是大规模下的尾延迟要求更深度的网卡–交换机协同设计？

InfiniBand 与 SHARP

第 06 层 · 横向扩展与跨数据中心网络 · 约 7 分钟阅读 · 最后核实：2026-11-05

⚡ 要点速览

- **英伟达的网络是买来的。** 总额 $6.9B 的全现金 Mellanox 交易（2019-03-11 宣布，2020-04-27 完成）把 InfiniBand、Spectrum 以太网与 ConnectX 网卡纳入麾下 [S464]；网络业务如今每季度销售额约 $17.5B（估计，Q2 FY2027）[S408]。见 CS1 · Mellanox。
- **InfiniBand 的设计恰好契合 AI 所需：** 无损的基于信用的流控、原生 RDMA、自适应路由以及集中式子网管理器 [S273]。
- **端口速率提升了 80 倍，** 从 10 Gb/s（SDR，2001）到 800 Gb/s（XDR，2024）；交换机端口数从 36 个（EDR）增至 Quantum-X800 上的 144 个 800G 端口 [S273,S264]。
- **SHARP 让交换机来做运算，** 把每次全规约（all-reduce）中每颗 GPU 发送的数据量从消息大小的约 2 倍降至 1 倍；英伟达报告在 HDR 上全规约带宽提升约 2 倍，在 BERT 训练中带来约 17% 的提速 [S6013,S6014]。
- **共封装的 Quantum-X Photonics**（144 × 800G）是下一代交换机；据报道首批部署在 2026 年初 🟡 [S265,S6022]。
- **弱点在于市场：** 到 1Q 2026，InfiniBand 在 AI 后端交换机销售额中的占比已从约 80% 降至约三分之一 [S90053,S90054]。



对数刻度阶梯图：InfiniBand 4x 端口速率从 10 Gb/s（SDR，2001）经 56（FDR）、100（EDR）、200（HDR）、400（NDR）提升至 800 Gb/s（XDR，2024）；以太网从 10 GbE（2002）提升至 100、400、800 GbE 和 1.6 TbE（2026）；下一步（1.6 Tb/s IB GDR、3.2 TbE）属推测。

1. InfiniBand 如何保持流量无损

以太网假定丢包无妨，因为 TCP 会重传；InfiniBand 则假定任何数据都不能丢。在**基于信用的流控**下，接收端通告其空闲缓冲区，发送端只在信用额度内发送——就像停车场只在有空位时才放车进入。不会发生溢

出，因此也就没有重传超时拖累尾部。



集中式**子网管理器**（英伟达 UFM 或 OpenSM）负责计算路由，交换机则把数据包**自适应路由**到繁忙端口以外的路径[S273]。代价是：需要一套独立的技能体系，且大规模部署时英伟达是唯一供应商。

> **提示**
>
> **算例 —— 端口数从 36 跃升到 144 带来了什么。** 端口数为 R 的两层无阻塞胖树（fat tree）可容纳 $R^2/2$ 个端点：EDR 的 36 端口可连 648 颗 GPU，Quantum-2 的 64 端口可连 2,048 颗，Quantum-X800 的 144 端口可连 **10,368** 颗；三层可达约 746,000 颗（估计）[S264,S294]。
>
> **结论：** 端口数决定了一个集群需要多少交换机、光学器件和跳数（见集群拓扑）。

[Q3 · 代际进步] 每一代端口速率翻倍，交换机容量提升 2–4.5 倍：

代际	年份	英伟达交换机	端口数 × 速率	容量（单向）	网内计算
EDR	2014–15	Switch-IB / Switch-IB 2	36 × 100G	3.6 Tb/s	SHARP v1（Switch-IB 2）
HDR	2018	Quantum（QM8700）	40 × 200G	8.0 Tb/s	SHARPv2
NDR	2021	Quantum-2（QM9700）	64 × 400G	25.6 Tb/s	SHARPv3
XDR	2024	Quantum-X800（Q3400）	144 × 800G	115.2 Tb/s	SHARPv4，支持 FP8
XDR + CPO	2025–26 🟡	Quantum-X Photonics（Q3450）	144 × 800G	115.2 Tb/s	SHARPv4

来源：[S273,S266,S264,S265]。英伟达常按双向口径报数（Quantum-2 为 51.2 Tb/s）。



交换机 SerDes 通道速率按发布年份的散点与阶梯图：25 Gb/s NRZ 首见于 2014 年，50 Gb/s PAM4 于 2018 年，100 Gb/s PAM4 于 2021 年，200 Gb/s PAM4 于 2024 年（英伟达 Quantum-X800，随后是博通 Tomahawk 6），约每 3.3 年翻一番；面向 3.2T 以太网和 1.6T InfiniBand 的 400 Gb/s 通道尚无排期。

🔧 技术细节：通道与 SerDes

一个 InfiniBand “4x”端口捆绑四条电通道，因此 XDR 的 200 Gb/s SerDes 通道合计提供 800 Gb/s [S273]。通道速率大约每三年翻一番，因为每一步都需要新的信号调制方式（NRZ → PAM4）和均衡技术；Quantum-X800 率先采用 200G 通道。下一步（GDR，每端口 1.6 Tb/s）需要 400G 级通道，目前尚无厂商排期。

2. SHARP：在网络内部计算

在环形全规约中，所有加法都由 GPU 完成，每颗 GPU 约发送两倍于自身数据量的数据 [S34011]。**SHARP**（可扩展分层聚合与规约协议，Scalable Hierarchical Aggregation and Reduction Protocol）把加法移入交换芯片：GPU 只需把数据沿聚合树向上发送一次，每台交换机对到达的数据求和并转发一个结果，根节点再把总和向下发回 [S34024,S6015]。SHARP 于 2015 年首次在 Switch-IB 2 上出货 [S273]，如今运行在 Quantum InfiniBand 中，并以 NVLink SHARP 的形式运行在 NVSwitch 中（第 05 层）。

SHARP halves the data each GPU sends per all-reduce: 1× the message vs ~2× for a ring

Bytes each GPU sends per all-reduce ÷ message size, by number of GPUs (bandwidth term only)

LOG SCALE



Source: data from Patarasuk & Yuan (ring all-reduce); NCCL docs; NVIDIA SHARP docs [S34011] [S34012] [S34024] [S6015]; chart by repo · As of 2026-11-05

折线图：采用环形全规约时，每颗 GPU 发送的数据量为消息大小的 2(N-1)/N 倍，8 颗 GPU 时为 1.75 倍，数万颗 GPU 时趋近 2.0 倍；采用 SHARP 网内规约时，由于加法由交换机完成，每颗 GPU 只发送一次数据（1.0 倍），因此受带宽限制的全规约最多可快约两倍。英伟达报告在 HDR InfiniBand 上全规约带宽约提升 2 倍。

提示

算例 —— 为何 SHARP 能把全规约流量减半。 在 1,024 颗 GPU 上对 1 GB 数据做全规约，每颗 GPU 配一条 800 Gb/s（100 GB/s）链路： - **环形：** 每颗 GPU 发送 2 × (1,023 ÷ 1,024) × 1 GB ≈ **2.0 GB**（一半用于规约散射，一半用于全收集）：约 20 ms。 - **SHARP：** 每颗 GPU 向上发送 1 GB 一次，并接收一次结果：**1.0 GB**，约 10 ms。环形算法 2 × 1,023 个顺序步骤也缩减为仅几层深的树，降低了小消息的延迟。

结论： 字节数减半，受带宽限制的集合通信时间也大致减半。英伟达在 HDR 上测得全规约带宽约提升 2 倍，但由于通信只占每个训练步的一部分，最终换来的是 BERT 训练约 17% 的提速 [S6013,S6014]。

注意

误区与事实： “SHARP 能让训练快 2 倍。”它翻倍的是全规约带宽，而非训练步速度；端到端收益取决于暴露的通信占比（英伟达的 BERT 示例中为 17% [S6014]），且交换机的聚合资源需要在多个作业之间共享。

🔧 技术细节：SHARP 各版本

SHARPv1（EDR）处理小消息；SHARPv2（HDR）加入了面向大消息的流式聚合，是 NCCL 约 2 倍提升结果的来源 [S6013,S6015]；SHARPv3（Quantum-2）支持多租户作业并发 [S266]；SHARPv4（Quantum-X800）增加了 FP8 规约 [S264]。NCCL 通过其 CollNet 路径调用 SHARP [S34024]。以太网阵营正通过 Ultra Ethernet 1.1（2026 年 10 月）加入网内集合通信 [S575]。

🎯 企业发展视角

1. **Mellanox 是范本。** $6.9B [S464] 买下的业务，如今每季度的销售额约为该价格的 2.5 倍（估计）[S408]：在市场为系统瓶颈定价之前将其收入囊中。哪些互连资产（光学器件、网卡（NIC）传输层、交换芯片）是今

天的等价物?

2. **随着以太网补齐自适应路由与网内集合通信，InfiniBand 的护城河正收窄至 SHARP 与系统集成** [S575]；英伟达基于 NCCL 调优的领先优势还能维持多久?
3. **单一供应商风险是双刃剑**。 锁定效应把买家推向以太网 [S90054]；英伟达的对冲方式是自己也卖以太网（见 Spectrum-X 以太网）。
4. **高通的问题（仅基于公开信息）：** 网内规约或集合通信卸载能否让非英伟达的推理机架形成差异化？还是推理流量对延迟过于敏感，使其意义不大?

Spectrum-X 以太网与跨数据中心扩展

第 06 层 · 横向扩展与跨数据中心网络 · 约 8 分钟阅读 · 最后核实：2026-11-05

⚡ 要点速览

- **客户选择了以太网，于是英伟达造出了 AI 以太网。** 2025 年之前两年，InfiniBand 占 AI 后端交换机销售额的约 80%；到 1Q 2026，以太网已占约三分之二（Dell'Oro）🟡 S90053,S90054。
- **Spectrum-X 是协同设计的一对组合，** 而不只是一台交换机：Spectrum-4 / Spectrum-X800 交换机（51.2 Tb/s，64 × 800G），加上每颗 GPU 一块 BlueField-3 或 ConnectX SuperNIC，于 2023 年 5 月推出 S271,S267,S264。
- **机制：** 采用逐包自适应路由的包喷洒（packet spraying）、在接收端网卡（NIC）中重排序，以及由遥测驱动的拥塞控制 S6011,S271。
- **宣称：** 在 xAI 的 100,000 GPU 集群 Colossus 上有效带宽达 95%，而标准以太网约为 60%，即英伟达宣传的“1.6 倍”；两者都是厂商数据，缺乏独立测试 S6000,S6010。
- **采用是真实的：** Meta 与甲骨文（Oracle）（2025 年 10 月）S6009，Q2 FY2026 年化收入运行率超过 $10B S6027，Q2 FY2027 同比增长 2.6 倍 S408；IDC 将英伟达列为 1Q 2026 数据中心以太网交换机收入第一 🟡 S6028。
- **Spectrum-XGS（2025 年 8 月）** 增加了距离感知的拥塞控制，用于互连数据中心（“跨数据中心扩展（scale-across）”）；英伟达宣称跨站点 NCCL 性能提升约 1.9 倍，CoreWeave 为首家采用者 S268,S6024。
- **看空情景：** 商用以太网正借助 Ultra Ethernet S575 和博通（Broadcom）102.4 Tb/s 的 Tomahawk 6 S274 迎头赶上；Meta 在基于 Arista 的 RoCE 网络上训练了 Llama 3，并未使用 Spectrum-X S6002。

NVIDIA claims Spectrum-X keeps 95% of link bandwidth vs 60% for standard Ethernet

Effective Gb/s per GPU, 400 Gb/s port, 100k-GPU scale (xAI Colossus); hatched = vendor claim, untested



Source: data from NVIDIA (xAI Colossus release; Spectrum-X product page) [S6000] [S6012] [S271] [S6010]; chart by repo · As of 2026-11-05

水平条形图：Colossus 的每颗 GPU 都有一个 400 Gb/s 的 SuperNIC 端口；英伟达称 Spectrum-X 可维持其中的 95%（约 380 Gb/s），而采用基于哈希负载均衡的标准以太网在该规模下因流冲突仅能达到约 60%（约 240 Gb/s）。95/60 = 1.58 的比值与英伟达“AI 网络性能 1.6 倍”的宣称相符。两个数字均为厂商宣称。

1. 英伟达为何进军以太网

三个买方现实把市场推离了 InfiniBand：**运维**（每家云厂商都已具备以太网工具链和人员）、**多租户**（云厂商以以太网原生的隔离方式出售集群切片）和**采购**（超大规模云厂商希望有多家供应商，并使用自己的交换

机软件，如 Meta 的 FBOSS 和微软（Microsoft）的 SONiC）[S6009,S6005]。英伟达选择同时在以太网内部展开竞争；2026 年初，在以太网扩大领先的同时，InfiniBand 仍出现了反弹 [S90054]。

> **提示**
>
> **算例 —— 份额迁移意味着什么。** InfiniBand 在 AI 后端交换机销售额中的占比从约 80% 降至约 33% [S90053,S90054]：一家只做 InfiniBand 的厂商将失去一半以上的份额。1Q 2026，英伟达在 AI 后端交换机厂商中排名第二，落后于白牌设备厂商 Celestica，领先于 Arista [S90054]，同时 Spectrum-X 同比增长 2.6 倍 [S408]。
>
> **结论：** 转向以太网，把份额流失变成了英伟达网络收入内部的结构调整。

2. Spectrum-X 如何工作：交换机与网卡作为一个系统

标准 ECMP 会把每条数据流在其整个生命周期内哈希到一条路径上；AI 中为数不多的“大象流”经常在同一条链路上冲突，而其他链路却闲置——这就是英伟达 60% 数据背后的“流冲突” [S6000]。Spectrum-X 把每条数据流分散到所有路径上，并在网络边缘处理由此带来的后果：

交换机为每个数据包挑选负载最轻的输出端口，只有在自适应路由的余量耗尽时才标记拥塞 [S6011]；接收端 SuperNIC 把每个乱序到达的数据包写入 GPU 内存中的正确位置；交换机遥测让网卡能在微秒级内对发送端限速，并防止一个租户的作业拖慢另一个租户 [S271]。

> **提示**
>
> **算例 —— 解读“1.6 倍”宣称。** Colossus 的每颗 H100 配一块 400 Gb/s 的 BlueField-3 SuperNIC [S6000]：95% 约为 380 Gb/s，60% 约为 240 Gb/s，95 ÷ 60 = 1.58，即英伟达的“1.6 倍” [S6010]。在英伟达自己的博客示例中，背景噪声流量让标准以太网的一个训练步多耗时 1.18 s [S6011]。
>
> **结论：** 在哈希冲突占主导的场景（大规模下的大型集合通信）中，收益是真实的，但前提是两端都使用英伟达网卡；买家应以自己的作业做基准测试。

特性	InfiniBand（Quantum）	Spectrum-X（英伟达以太网）	商用以太网 + UEC 网卡
负载均衡	🟩 原生自适应路由	🟩 逐包喷洒 + 网卡重排序	🟨 UEC 1.0 加入包喷洒；因网卡而异 [S575]
丢包处理	🟩 基于信用，无损	🟨 RoCE 加遥测拥塞控制	🟨 UEC 传输层可容忍丢包
网内规约	🟩 自 2015 年起支持 SHARP	🟥 目前以太网尚无	🟨 已在 UEC 1.1（2026 年 10 月）中定义 [S575]
运维熟悉度	🟥 独立的专业体系	🟩 标准工具链，SONiC/FBOSS	🟩 标准以太网
多供应商采购	🟥 大规模部署仅英伟达一家	🟨 完整收益需英伟达网卡 + 交换机	🟩 博通、思科、美满电子、Arista、AMD

> **🔧 技术细节：Spectrum 产品家族**
>
> Spectrum-4（2022）是一颗基于台积电（TSMC）4N 工艺的 51.2 Tb/s ASIC，在 SN5600 中以 64 × 800G 或 128 × 400G 的形式销售 [S267]。Spectrum-X800（2024）将其与 800 Gb/s 的 ConnectX-8 配套 [S264]。Spectrum-6（2026）容量翻倍至 102.4 Tb/s，是 Rubin 平台六款芯片之一，并搭载于共封装光学交换机中（见共封装光学）[S265,S33004]；ConnectX-9 带来每 GPU 1.6 Tb/s [S33004]。

3. 跨数据中心扩展：数据中心之间的 Spectrum-XGS

受电力上限约束的站点，正把最大的作业推向跨楼宇、跨园区运行；微软通过专用的 AI 广域网（WAN）连接其位于亚特兰大和威斯康星的 Fairwater 站点 [S6005]。距离会让常规拥塞控制失效，因为在发送端获知拥塞之前，已有数以 MB 计的数据在途。**Spectrum-XGS** 于 2025-08-22 发布，沿用 Spectrum-X 硬件，增加了距离感知的拥塞控制、延迟管理和端到端遥测 [S268,S6024]。



> **提示**
>
> **算例 —— 为何距离需要专门的算法。** 光在光纤中每 5 µs 约传播 1 km，因此 100 km 会增加约 1 ms 的往返时延，而在同一机房内仅为几微秒。在 800 Gb/s（100 GB/s）下，这一往返期间约有 100 MB 数据在途；一个晚了整整一个往返时间才作出反应的发送端，早已把拥塞队列撑爆。
>
> **结论：** 跨站点训练需要距离感知的拥塞控制、边缘侧的深缓冲（博通的 Jericho4 和思科的 P200 走的正是这条路线 [S276,S286]），以及把最重的集合通信留在各站点内部的并行策略。

英伟达宣称 Spectrum-XGS 能让跨站点 NCCL 性能接近翻倍（在一项公开的基准测试中约为 1.9 倍）🟡 [S268,S6024]，CoreWeave 是首家公开的采用者 [S268]。

🎯 企业发展视角

1. **捆绑经济学。** Spectrum-X 的优势要求英伟达交换机与 SuperNIC 配套使用；正是这种捆绑（而非交换机 ASIC）让英伟达在一个由基于博通芯片的白牌设备领跑的市场中位居第二 [S90054]。
2. **标准是需要关注的威胁。** 如果来自博通、AMD 等厂商的 Ultra Ethernet 网卡在有效带宽上追平 [S575,S280]，Spectrum-X 的溢价将收窄至软件与支持服务。
3. **跨数据中心扩展是一个新的价值池**（深缓冲路由器、相干光学器件、拥塞控制），并随受电力约束的站点增多而扩大。
4. **高通的问题（仅基于公开信息）：** 对于多站点推理集群，开放的以太网技术栈（UEC，以及面向纵向扩展（scale-up）的 ESUN [S90052]）能否为网卡或数据处理器（DPU）的新进入者留出空间？还是买家会集中采用单一厂商的交换机加网卡捆绑方案？

共封装光学

第 06 层 · 横向扩展与跨数据中心网络 · 约 7 分钟阅读 · 最后核实：2026-11-05

⚡ 要点速览

- **光学器件正成为网络的功耗难题：** 每颗 GPU 约 6 个光模块，每个约 30 W、约 $1,000，即每颗 GPU 约 180 W、约 $6,000（黄仁勋）[S6016,S6017]。
- **共封装光学（CPO）** 把光引擎从前面板的可插拔光模块移到交换机封装上；按本资料库估计，每 100,000 颗 GPU 可节省约 5–11 MW 的光学器件功耗（估计）。
- **英伟达宣称功耗效率提升 3.5 倍、可靠性提升 10 倍（2025 年 3 月），** 并在 2026 年宣称 Spectrum-X Photonics 功耗降低 5 倍、激光器数量减少 4 倍 [S265,S6020]。
- **产品：** Quantum-X Photonics（InfiniBand，144 × 800G）和 Spectrum-X Photonics（以太网，最高约 400 Tb/s，2,048 × 200G 端口），基于台积电（TSMC）的 COUPE 工艺并采用微环调制器 [S90048,S90049]。
- **时间点：** 据报道，首批 InfiniBand CPO 部署在 2026 年初（CoreWeave、Lambda、TACC）🟡 [S6022]；英伟达于 2026 年 6 月开始向部分合作伙伴交付 Spectrum-X CPO 交换机，并于 8 月宣布全面量产 🟡 [S6019,S6020]。上量的证据仍然有限 🔴 [S6021]。
- **症结在于可维护性：** 可插拔模块故障时可热插拔更换；共封装光引擎故障则可能意味着更换整台交换机；黄仁勋表示，对于 GPU 与 GPU 之间的链路，铜缆仍然更可靠 [S6018]。



Source: data from NVIDIA (GTC 2025 keynote, photonics release), Broadcom, LPO MSA; repo estimates [S295] [S282] [S294] [S33020] [S265] [S281] …; chart by repo · As of 2026-11-05

双面板条形图。左：DSP 可插拔光模块约 19 pJ/bit（每 800G 约 15 W；英伟达引用每个 1.6T 模块约 30 W），线性可插拔光模块约 11 pJ/bit，共封装光学 5.4-5.6 pJ/bit（由英伟达 3.5 倍及博通约 70% 节能的宣称推算）。右：在 3 层 800G 胖树中，使用可插拔光模块时每颗 GPU 的光学器件功耗约 90 W，使用 CPO 交换机时为 36 W，每 100,000 颗 GPU 约节省 5.3 MW（估计）。

1. CPO 改变了什么

交换机 ASIC 通过其电 SerDes 进行通信。在可插拔方案中，这些信号要穿过数英寸的电路板走线到达前面板，由模块中的 DSP 进行整形，再由激光器和调制器转换成光信号；在每通道 200 Gb/s 的速率下，驱动这

段板级走线非常耗电。CPO 把光引擎放在同一封装上、距 ASIC 仅数毫米之处，因此电气跳接极短，DSP 也随之消失。激光器作为最易失效、对热最敏感的部件，则被置于前面板上可更换的外置激光光源模块中。





一条折中路线是线性可插拔光学（LPO）：去掉 DSP 但保留模块形态，功耗大约减半，代价是传输距离有所缩短 [S295]。

提示

算例 —— 每个 1.6T 端口的功耗。 英伟达给出 1.6T 可插拔模块约 30 W [S33020,S6016]。其 3.5 倍的宣称意味着 CPO 下约 8.6 W；其 2026 年 5 倍的宣称意味着约 6 W [S265,S6020]。按每比特计：30 W ÷ 1,600 Gb/s ≈ 19 pJ/bit，对比约 5.4 pJ/bit。在一台 512 × 800G 的 Spectrum-X Photonics 系统上，256 个 1.6T 等效端口 × (30 − 8.6) W ≈ 每台交换机节省 **5.5 kW**（估计）。

结论： 在超大规模下，节省量以兆瓦计；对受电力上限约束的站点而言，这些电力可以直接转化为更多 GPU。

2. 英伟达的光子交换机

交换机	网络类型	端口数 × 速率	容量	状态（2026-11）
Quantum-X Photonics Q3450	InfiniBand XDR	144 × 800G	115.2 Tb/s，液冷	原定 2025 年底 [S265]；推迟至 2026 年初 [S515]；已有首批部署的报道 🟡 [S6022]
Spectrum-X Photonics SN6810	以太网（Spectrum-6）	128 × 800G 或 512 × 200G	102.4 Tb/s	自 2026 年 6 月起向部分合作伙伴交付 🟡 [S6019]
Spectrum-X Photonics SN6800	以太网（4 × Spectrum-6，估计）	512 × 800G 或 2,048 × 200G	409.6 Tb/s	2026 年 8 月宣布全面量产；自秋季起随 Vera Rubin 上量 🟡 [S6020]
博通 Bailly / Davisson	以太网（商用）	128 × 400G / 128 × 800G	51.2 / 102.4 Tb/s	Bailly 自 2024 年起出货；Davisson 于 2025 年 10 月发布 [S282,S281]

规格：[S265,S90048]。合作伙伴包括台积电、Coherent、康宁（Corning）、富士康、Lumentum 和 SENKO [S90049]。

注意

时间表相互矛盾： Quantum-X Photonics 原定 2025 年底推出 [S265,S90048]，后又有报道称推迟至 2026 年初 [S515]；本资料库的事实核查未发现经确认的 2026 年客户出货，而 2026 年 6–8 月的报道描述了出货与“全面量产”[S6019,S6020]，分析师则认为上量证据有限 [S6021]。2026 年的出货量应视为 🟡 有报道。

3. 可靠性与可维护性之争

- **支持 CPO：** 没有 DSP、激光器减少 4 倍，意味着故障点更少；英伟达宣称可靠性提升 10 倍、平均事故间隔时间延长 10 倍 [S265,S6020]。
- **反对 CPO：** 故障的光引擎紧挨着昂贵的 ASIC，运营方失去了快速更换模块的能力，供应集中到交换机厂商手中，而且微环需要严格的温度控制。
- **率先落地之处：** 交换机——端口数和功耗最高的地方。纵向扩展（scale-up）目前仍在机架内使用铜缆 [S6018]（见第 05 层）。

Est.: co-packaged optics save ~5–11 MW of optics power in a 100k-GPU cluster

Optics power (MW, IT load before cooling overhead) for 100,000 GPUs in a 3-tier fabric: all-pluggable vs CPO switches



All values Est.

Source: data from NVIDIA claims; repo counts [S294] [S265] [S295] [S282] [S33020] [S6016] ...; chart by repo · As of 2026-11-05

分组条形图（估计）。按双端口模块计算（每颗 GPU 配 1 个 15 W 的网卡侧模块加 2.5 个 30 W 的交换机侧 1.6T 模块），100,000 颗 GPU 的光学器件功耗为 9.0 MW；采用 CPO 交换机后，按英伟达 3.5 倍的宣称降至 3.6 MW，按其 2026 年 5 倍的宣称降至 3.0 MW。若采用黄仁勋主题演讲中每颗 GPU 六个 30 W 光模块的口径，光学器件功耗为 18 MW，CPO 为 7.3 MW。未计冷却开销时，节省量在 5.4 至 10.7 MW 之间。

提示

算例 —— 每个 100,000 GPU 集群节省的兆瓦数。 在三层网络中，每颗 GPU 需要 1 个网卡侧模块（800G 约 15 W）加 2.5 个交换机侧 1.6T 模块（每个约 30 W）[S294,S33020]：- **可插拔：** 15 + 2.5 × 30 = 每颗 GPU 90 W → **9.0 MW**。- **CPO 交换机（3.5 倍）：** 15 + 2.5 × 8.6 = 36.4 W → **3.6 MW**，节省 **5.4 MW**（按 PUE 1.2 计约 6.4 MW）。- **黄仁勋的口径**（每颗 GPU 六个 30 W 光模块 [S6016]）：18 MW → 7.3 MW，节省 **10.7 MW**。- 按每颗 GB200 NVL72 GPU 全口径约 2 kW（每机架 145 kW）[S340] 计算，这些电力可再支撑 **约 2,700–5,300 颗 GPU**。

结论： 对于受电力上限约束的 100k GPU 站点，CPO 带来约 3–5% 的容量增益，相当于价值数亿美元的算力（估计）。

🔧 技术细节：为何采用微环与外置激光器

微环调制器是直径仅数微米的环形结构，通过移动其谐振频率来开关光信号；它们远比大多数可插拔模块中的马赫-曾德尔（Mach-Zehnder）调制器更小、更省电，从而可以在交换机 ASIC 周围排布大量通道。谐振会随温度漂移，因此每个微环都需要主动调谐。让多个光引擎共享一个外置激光器，正是英伟达宣称激光器数量减少 4 倍的来由 [S6020]。

🎯 企业发展视角

1. **价值从模块厂商转向交换机封装。** 如果 CPO 胜出，每颗 GPU 约 $6,000 的可插拔光学器件价值 [S6016] 中有一部分将转移给交换机厂商及其光子供应商 [S90049]；可插拔模块厂商面临产品结构风险。
2. **激光器是新的卡脖子环节：** 它是可更换、易失效且供应受限的部件；谁拥有磷化铟激光器产能？
3. **博通也在出货 CPO** [S282,S281]，因此 CPO 本身并不构成英伟达的护城河；其优势在于与自家交换机加网卡平台的集成，以及与 Vera Rubin 的节奏配合。
4. **高通的问题（仅基于公开信息）：** 英伟达自己也在投资 Ayar Labs 等光 I/O 初创公司 [S482]；对于数据中心市场的新进入者而言，光子领域是否更适合以合作或少数股权投资这种更低成本的方式保持技术跟进？

100,000 GPU 集群拓扑

第 06 层 · 横向扩展与跨数据中心网络 · 约 8 分钟阅读 · 最后核实：2026-11-05

⚡ 要点速览

- **AI 集群以轨道优化（rail-optimized）胖树（fat tree）方式构建：** 每台服务器的第 k 块网卡（NIC）接入第 k 条轨道的叶交换机，而每台叶交换机都连到每台脊交换机 S34022,S294。
- **交换机端口数（radix）决定了规模上限。** 两层可容纳 $R^2/2$ 颗 GPU：144 端口的 Quantum-X800 为 10,368 颗，512 端口的 102.4 Tb/s 交换机为 131,072 颗；三层可容纳 $R^3/4$ 颗（估计）S264,S274。
- **一张 100,000 GPU 的后端网络，若采用三层结构约需 3,500–3,900 台交换机和约 350,000 个光模块，**若采用四平面两层设计则约需 2,350 台交换机和约 250,000 个光模块（估计）S294。
- **在多数估计中，网络约占 AI 集群硬件资本开支的 17–21%**（若计入建筑等整个站点则为 13%）S6025,S6026,S324；按英伟达自己的算法，仅光学器件就约为每颗 GPU $6,000 S6016。
- **2024 年以来公开披露的最大网络均为以太网：** xAI 基于 Spectrum-X 的 100,000 GPU 集群 Colossus S6000、Meta 的 RoCE 集群 S6002，以及甲骨文（Oracle）面向最多 800,000 颗 GPU 的多平面设计 S6008。
- **对英伟达的不利之处：** 512 端口的商用芯片（博通（Broadcom）宣称 Tomahawk 6 用两层即可连接 100k+ 加速器 S274）使得不依赖英伟达交换机的扁平化、多供应商设计变得可行。



100,000 颗 GPU 所需交换机数量的堆叠水平条形图（估计）：三层设计需要 3,473 至 3,908 台交换机、约 350k 个光模块，最坏情况下 5 跳交换机；基于 512 端口 102.4T 交换机的四平面两层设计需要 2,348 台交换机、250k 个光模块（少 29%），3 跳。

1. 轨道优化胖树

在胖树中，每台交换机一半端口向下、一半端口向上，因此越往上带宽也不会收窄（全对分带宽）。轨道优化在此基础上加了一层设计：每台 8 GPU 服务器的 1 号网卡接入“轨道 1”叶交换机，2 号网卡接入轨道 2，依此类推。集合通信库会先通过 NVLink 把数据搬到位于正确轨道上的 GPU，因此大部分跨服务器流量只需经过一台交换机 S34022。



轨道优化两层胖树示意图：四台服务器，每台四颗 GPU 通过 NVLink 互连，每颗 GPU 配一块网卡；每台服务器的 1 号网卡连到轨道 1 叶交换机，2 号网卡连到轨道 2，依此类推；四台轨道叶交换机各有一条上行链路连到四台脊交换机中的每一台，因此同一轨道上的 GPU 之间相隔一跳交换机，任意两颗 GPU 之间最多三跳。

提示

算例 —— 轨道上的跳数。 服务器 1 中的 GPU 3 向同一叶交换机下服务器 9 中的 GPU 3 发送数据：网卡 3 → 轨道 3 叶交换机 → 网卡 3，**一跳交换机**。若发往该服务器中的 GPU 5：要么走 3 跳（叶 → 脊 → 叶），要么先在本机通过 NVLink 一跳到 GPU 5，再在轨道 5 上走一跳交换机。

结论： NVLink 域越大（NVL72 中为 72 颗 GPU），触及上层网络的流量就越少。

2. 端口数计算：两层还是三层



对数刻度分组条形图：两层无阻塞胖树在 40 端口 HDR 交换机下支持 800 颗 GPU，64 端口 Quantum-2 下支持 2,048 颗，128 端口 51.2T 下支持 8,192 颗，144 端口 Quantum-X800 下支持 10,368 颗，512 端口 102.4T 交换机下支持 131,072 颗；三层可达 65,536、524,288 和 746,496 颗；因此，除非交换机具备 512 端口（或采用多平面），100,000 GPU 集群需要三层。

	两层（叶–脊）	三层（叶–脊–核心）	多平面两层
端口数为 R 时的最大 GPU 数	$R^2/2$	$R^3/4$	每平面 $R^2/2$；网卡带宽拆分到各平面
示例	Quantum-X800 上 10,368 颗	Quantum-X800 上 746,496 颗	512 × 200G 平面上 131,072 颗
100k GPU 所需交换机数（估计）	R = 144 时无法实现	3,473–3,908	2,348（4 个平面）
每 GPU 光模块数（估计）	2.5	3.5	2.5

	两层（叶–脊）	三层（叶–脊–核心）	多平面两层
最坏情况交换机跳数	3	5	3

本资料库在 `network_topology_estimates.csv` 中的计算，依据 S264,S265,S274,S294。

提示

算例 —— 100,000 颗 GPU 所需的交换机数量。 在 Quantum-X800（R = 144，800G）上，每台叶交换机 72 个端口向下、72 个向上： - 叶交换机 100,000 ÷ 72 = **1,389** 台；脊交换机 **1,389** 台；核心交换机 100,000 ÷ 144 = **695** 台：合计 **3,473 台交换机**，最坏情况 5 跳。 - 替代方案：把每块 800G 网卡拆成 4 × 200G，用 512 端口 102.4 Tb/s 交换机构建四个独立平面：每平面 391 台叶交换机 + 196 台脊交换机，总计 **2,348 台交换机**，3 跳，且单个平面故障只会损失四分之一的带宽（多平面网络）。

结论： 高端口数可以省掉一层，节省约 1,100–1,600 台交换机和约 100,000 个光模块（估计）；甲骨文的 Acceleron 设计走的正是这条多平面路线 S6008。

🔧 技术细节：为何是 $R^2/2$ 与 $R^3/4$

在两层结构中，每台脊交换机与每台叶交换机各连一次，因此叶交换机最多 R 台，每台向 GPU 提供 R/2 个端口：$R \times R/2 = R^2/2$。第三层则由 R 个两层 pod 组成，每个 pod 含 $R^2/4$ 颗 GPU：$R^3/4$。超额订阅（oversubscription）（向下端口多于向上端口）能让同样的交换机连接更多 GPU，代价是对分带宽下降；据报道，Meta 的 RoCE 设计在其汇聚层的超额订阅比约为 7:1（Lockwood 的解读）S6031。

3. 需要多少光学器件，网络成本几何



Source: data from repo estimate (method in data/network_topology_estimates.csv); NVIDIA; SemiAnalysis [S266] [S267] [S294] [S33020] [S265] [S264]; chart by repo · As of 2026-11-05

堆叠条形图（估计）：在全光链路下，两层胖树中每颗 GPU 需要 2.5 个可插拔光模块，三层中需要 3.5 个（一个网卡侧模块、半个双端口叶交换机模块、每个上层各一个模块），400G 与 800G 下数量相同；若按光端口端点计算则为 4 和 6，与英伟达“每颗 GPU 6 个光模块”的说法一致；共封装光学交换机只保留网卡侧模块，即每颗 GPU 1 个。

按端口端点计算，三层网络每颗 GPU 需要六个，与黄仁勋所说的“六个光模块”一致 S6016；共封装光学则去掉了交换机侧模块（见共封装光学）。

Networking is ~17–21% of AI cluster hardware capex by most estimates (13% of a whole site)

Network share of spend, %, by estimate and scope; hatched = analyst or repo estimate



Source: data from Reuters, SemiAnalysis via fal.ai, AMCompute, NVIDIA, Morgan Stanley; repo calc [S6025] [S6016] [S332] [S6026] [S408] [S3] ...; chart by repo · As of 2026-11-05

网络在 AI 支出中占比各项估计的水平条形图：在一座 1 GW 数据中心的全部支出中，仅交换机约占 3%，全部网络约占 13%（路透社）；按黄仁勋每颗 GPU 六个 $1,000 光模块计算，仅光学器件就约占 GB300 NVL72 每 GPU 价格的 11%；在一篇自下而上的博客估计中约占集群资本开支的 17%（576 颗 GPU）和 19%（24,576 颗 GPU）；Q2 FY2027 英伟达网络业务约占其数据中心收入的 20%；在 SemiAnalysis 的 GB200 NVL72 全口径成本中，网络加存储约占 20.5%。

提示

算例 —— 100,000 颗 GB300 级 GPU 的网络账单。 摩根士丹利估计一台 GB300 NVL72 约 $3.99M，即每颗 GPU 约 $55,400 [S332]：机架合计约 **$5.5B**。若网络占总额的 17–21% [S6026,S324]，则集群成本约 $6.6–7.0B，网络约 **$1.1–1.5B**，即每颗 GPU 约 $11,000–15,000，其中黄仁勋所说的约 $6,000 光学器件 [S6016] 大约占一半（估计）。

结论： 每 100k 颗 GPU 的网络是一笔超过约 $1B 的支出项。英伟达网络收入约占其数据中心收入的 20% [S408,S3]，表明它获取了其中很大一部分，不过该数字包含 NVLink 纵向扩展（scale-up）交换机。

4. 真实集群的选择



Source: data from Microsoft, Meta, NVIDIA/xAI, Oracle announcements [S6006] [S6007] [S6002] [S34022] [S6000] [S6001] ...; chart by repo · As of 2026-11-05

> 公开披露 AI 集群的对数刻度水平条形图：微软 Azure Eagle，14,400 颗 H100，InfiniBand NDR（2023 年 TOP500 测试）；Meta 的两个 24,576 GPU H100 集群，一个采用 InfiniBand，一个采用 RoCE 以太网（2024）；xAI Colossus，100,000 颗 H100，采用英伟达 Spectrum-X 以太网（2024），据报道扩展至 200,000 颗；甲骨文 Zettascale10 RoCE 多平面设计，面向最多 800,000 颗 GPU（宣布于 2026 年推出）。2024 年以来最大的网络均为以太网。

集群	GPU	后端网络	说明了什么
微软 Azure Eagle（2023）	14,400 颗 H100（TOP500 测试）	Quantum-2 NDR InfiniBand	561 PFLOPS，TOP500 第 3 名 S6006
Meta GenAI 集群（2024）	2 × 24,576 颗 H100	RoCE（Arista 7800）与 Quantum-2 InfiniBand；400G	Llama 3 在 RoCE 上训练 S6002,S34006
xAI Colossus（2024）	100,000 颗 H100；据报道达 200,000 颗 🟡	Spectrum-X，三层，400G	宣称吞吐量达 95% S6000,S6001
微软 Fairwater（2025）	GB200/GB300 NVL72；数量未披露	800G InfiniBand 与以太网；亚特兰大采用两层以太网（SONiC）	AI 广域网连接各站点 S6004,S6005
甲骨文 Zettascale10（目标 H2 2026）	最多 800,000 颗 🟢 已宣布	Acceleron RoCE，多平面	首个在 Stargate Abilene 建设 S6008

🎯 企业发展视角

1. **每 100k GPU 约 $1B 的网络价值池**（估计）由交换芯片、网卡、光学器件、线缆和集成商分享；层数、平面数和 CPO 会让资金在它们之间转移。
2. **端口数具有战略意义。** 512 端口的商用交换机让超大规模云厂商能够构建扁平化的多供应商网络 S274；英伟达的反制手段是交换机加 SuperNIC 的捆绑方案以及 CPO 的推出节奏。
3. **多平面设计有利于网卡掌控者。** 当网卡负责把流量拆分到各平面并绕开故障时 S6008，智能就转移到了网卡中，从而提升网卡/DPU 业务的价值（第 07 层）。
4. **高通的问题（仅基于公开信息）：** 对于 2027–2028 年的推理机架 S90056，采用商用以太网后端加第三方网卡是否足够？还是要赢得大规模部署，就必须拥有自己的网卡或网络合作伙伴？

横向扩展与跨数据中心网络：竞争格局

第 06 层 · 横向扩展与跨数据中心网络 · 约 11 分钟阅读 · 最后核实：2026-11-05

⚡ 要点速览

- **以太网赢得了协议之争。** 2025 年之前两年，InfiniBand 占 AI 后端交换机销售额的约 80%；2025 年以太网的销售额已超过 InfiniBand 的两倍，1Q26 约占三分之二 S90053,S90054。
- **英伟达依然保住了席位。** Dell'Oro 在以太网 AI 后端交换机中将 Celestica 排在第一，英伟达以微弱差距位居第二，Arista 第三（1Q26、2Q26）S90054,S6523。IDC 则将英伟达列为 1Q26 全部数据中心以太网交换机收入第一（约 $2.1B）S6028。
- **[Q5 · 最强挑战者]** 以博通（Broadcom）为核心的商用以太网：Tomahawk 6 交付 102.4 Tb/s，比英伟达 Spectrum-6 送达合作伙伴早约 12 个月 S274,S6019。Arista、白牌 ODM 以及 Ultra Ethernet 联盟（UEC）将其推向市场。
- **英伟达的领先优势已转移到网卡（NIC）。** 每颗 Vera Rubin GPU 都配一块 1.6 Tb/s 的 ConnectX-9 SuperNIC S33004。博通的 Thor Ultra 为 800G S280；AMD 只有靠装配三块 800G UEC 网卡，才能获得更高的每 GPU 带宽（2.4 Tb/s）S228。
- **挑战者从较小的基数出发，增长更快。** 博通 AI 网络收入同比增长超过 2.5 倍 S6505，Arista 目标 2026 年 AI 收入 ≥$3.6B S6500。英伟达单季度网络收入约 $17.5B（环比 +18%）S408。
- **超大规模云厂商的自研网络限制了市场空间。** 谷歌（Google）在其自有的 Virgo 网络上每个站点运行多达 80,000 颗 Vera Rubin GPU S554；AWS 使用自有的 EFA S292。

Only Broadcom beats NVIDIA on switch bandwidth, 6 of 8 rivals on openness; none on NIC co-design

Repo verdict for each scale-out rival vs NVIDIA (InfiniBand + Spectrum-X) on six dimensions, as of 2026-11

	Switch radix / bandwidth	Congestion control / tail latency	NIC co-design	Openness / multi-vendor	Ecosystem / software	Share / momentum
Broadcom Tomahawk 6 / Jericho4 / Thor Ultra	**L · 102.4T in 2025**	P · cognitive routing	B · Thor Ultra 800G	**L · merchant + UEC**	P · EOS / SONiC / FBOSS	P · AI net. >2.5x y/y
Arista Etherlink (EOS on Broadcom silicon)	D · Broadcom inside	P · EOS load balancing	B · no NIC	**L · any NIC or GPU**	P · EOS	B · #3 Ethernet AI
Cisco Silicon One G300	P · G300 102.4T	P · -28% JCT claim	B · no AI SuperNIC	**L · chips + systems**	P · enterprise base	B · not top-3
Marvell Teralynx 10 + optical DSPs	B · 51.2T (2023)	B · latency focus	D · custom + optics	**L · merchant**	B · thin AI stack	B · small in switching
White-box ODMs Celestica / Accton + SONiC or FBOSS	D · merchant inside	D · buyer's software	D · buyer's choice	**L · SONiC / FBOSS**	D · in-house NOS	**L · #1 Ethernet AI**
UEC ecosystem UEC 1.0/1.1 NICs (AMD Pensando; Broadcom Thor)	D · spec not ASIC	P · packet spraying	P · 3x800G per GPU	**L · open spec**	B · products 2025-26	B · early
Google Jupiter / Virgo with optical circuit switches	D · OCS spine	D · in-house	D · in-house	D · not sold	D · internal	D · captive
AWS EFA / SRD on in-house switches	D · in-house	D · SRD multipath	D · Nitro / EFA	D · not sold	D · AWS-only	D · captive

L = rival leads NVIDIA　P = parity　B = rival behind　D = different approach

Analyst judgement (speculative)

Source: data from repo analysis of vendor releases and Dell'Oro (l06_competitor_verdicts.csv) [S274] [S6507] [S277] [S279] [S271] [S280] …; chart by repo · As of 2026-11-05

8 家横向扩展网络竞争对手在六个维度上与英伟达对比的热力图。仅博通在交换机端口数与带宽上领先（Tomahawk 6 于 2025 年达到 102.4 Tb/s，比 Spectrum-6 早约一年）；6 家对手在开放性上领先（商用芯片、UEC、SONiC）；在网卡协同设计上无一领先，博通 800G 的 Thor Ultra 落后于 1.6 Tb/s 的 ConnectX-9，AMD 的 UEC 网卡要每颗 GPU 用三块才能持平；以 Celestica 为首的白牌 ODM 在以太网 AI 后端交换机销售份额上领先；谷歌和 AWS 运行自用、路线不同的网络。

横向扩展竞争如何评分

训练集群就像一支接力队：每个训练步都以一次全规约（all-reduce）结束，在最慢的那根接力棒到达之前，没人能跑下一棒。六个因素决定网络竞标的胜负。**交换机端口数（radix）**（每颗芯片的端口数）决定集群需要多少层。**拥塞控制**与**尾延迟**决定 GPU 等待的频率。**网卡协同设计**决定端点是在配合交换机还是与之对抗。**开放性**让买家可以混用多家供应商。**生态**指网络软件和集合通信库（NCCL）。**份额**显示当下谁在赢得订单。

对手	端口数 / 带宽	拥塞控制 / 尾延迟	网卡协同设计	开放性	生态	份额
博通	🟩 率先推出 102.4T	🟨 认知路由（cognitive routing）	🟥 800G Thor	🟩 商用芯片，UEC	🟨 运行 EOS/SONiC	🟨 AI 网络同比 >2.5 倍
Arista	🟦 内置博通芯片	🟨 EOS 负载均衡	🟥 无网卡	🟩 兼容任意网卡/GPU	🟨 EOS	🟥 以太网 AI 第 3
思科	🟨 G300 102.4T	🟨 宣称 JCT 缩短 28%	🟥 无	🟩 芯片 + 系统	🟨 企业客户基础	🟥 未进前三
美满电子	🟥 51.2T	🟥 AI 功能较少	🟦 光学/定制	🟩 商用芯片	🟥 薄弱	🟥 较小
白牌 ODM	🟦 内置商用芯片	🟦 买方自有软件	🟦 由买方选择	🟩 SONiC/FBOSS	🟦 自研	🟩 以太网 AI 第 1
UEC（AMD 等）	🟦 规范而非芯片	🟨 包喷洒（纸面上）	🟨 每 GPU 3×800G	🟩 开放规范	🟥 2025–26 年新推出	🟥 早期
谷歌	🟦 OCS 脊层	🟦 自研	🟦 自研	🟦 不对外销售	🟦 内部使用	🟦 自用
AWS	🟦 自研	🟦 SRD 多路径	🟦 Nitro/EFA	🟦 不对外销售	🟦 仅限 AWS	🟦 自用

评级 = 对手相对英伟达（InfiniBand + Spectrum-X）。每个单元格的来源见 `data/l06_competitor_verdicts.csv` S274,S280,S6503,S284,S90054,S257,S293,S292。

> **提示**
>
> **算例 —— 为何端口数能赢得竞标。** 由 R 端口交换机组成的两层胖树（fat tree）可连接 $R^2/2$ 颗 GPU：128 端口 51.2T 芯片为 8,192 颗，而 512 端口 102.4T 芯片为 131,072 颗 S294,S274。对于 100,000 颗 GPU，本资料库估计三层结构约需 3,500–3,900 台交换机和约 350k 个光模块。由 102.4T 交换机组成的四平面结构约需 2,350 台交换机和约 250k 个光模块（估计）S294。率先交付更高端口数的芯片可省掉约 29% 的光学器件开支，这正是博通 2025 年领先的意义所在。

Switch ASIC bandwidth doubled every ~2.2 years: 3.2 Tb/s (2014) to 102.4 Tb/s (2025) at Broadcom

Switching capacity per switch (ports × port speed, one direction), Tb/s. NVIDIA's Spectrum-6 reaches 102.4 Tb/s in 2026

LOG SCALE



Source: data from Broadcom, NVIDIA, Cisco, Marvell announcements [S283] [S278] [S277] [S274] [S273] [S267] …; chart by repo · As of 2026-11-05

交换机容量随年份变化的对数刻度折线图：博通 Tomahawk 从 3.2 Tb/s（2014）提升至 102.4 Tb/s（Tomahawk 6，2025），约每 2.2 年翻一番；英伟达 Spectrum 以太网从 3.2 Tb/s（2015）提升至 51.2 Tb/s（Spectrum-4）和 102.4 Tb/s（Spectrum-6，2026）；英伟达 Quantum InfiniBand 从 3.6 提升至 115.2 Tb/s（Quantum-X800 系统）；思科 Silicon One 与美满电子 Teralynx 遵循同样的节奏。

协议之争，以及英伟达为何加入以太网阵营

Ethernet passed InfiniBand in AI back-end networks: ~67% of switch sales in 2025 (Dell'Oro)

Share of AI back-end (GPU-to-GPU scale-out) switch sales, %; 2025 and 1Q 2026 per Dell'Oro, other years directional estimates



Hatched = directional estimate (not Dell'Oro data)

Source: data from Dell'Oro Group (2025, 1Q26); directional estimates for other years; NVIDIA [S667] [S90053] [S90054]; chart by repo · As of 2026-11-05

AI 后端网络交换机销售额的 100% 堆叠条形图：2023 年 InfiniBand 约占 80%（方向性数据），据 Dell'Oro，2025 年以太网至少约占 67%，1Q 2026 约占 67%（以太网超过 InfiniBand 的两倍），2027E 方向性数据为 70%。英伟达两边都有参与：Spectrum-X 以太网在 2025 年年化收入运行率突破 $33B。

注意

数据说明： 该图中 2025 年的柱形（以太网约 55%）是较早的方向性估计。Dell'Oro 公布的数据更为陡峭：2025 年以太网超过 InfiniBand 的两倍（≥ 约 67%），1Q26 约占三分之二 [S90053,S90054]。

超大规模云厂商偏爱以太网：它们早已在使用以太网工具链，可以让供应商相互竞价，并避免形成单一供应商的“孤岛”。英伟达的 Spectrum-X（2023 年 5 月）既是**防守**也是**进攻** [S271]。从防守看，只做 InfiniBand 的英伟达将被挡在约三分之二的后端支出之外，也将失去其 NCCL 软件所调优的那张网络。从进攻看，Spectrum-X 把英伟达的交换机和 SuperNIC 卖进以太网预算：xAI 的 100,000 GPU 集群 Colossus（2024）[S6000]、Meta 的 FBOSS 交换机以及甲骨文（Oracle）的 Vera Rubin 集群（2025）[S6009]。

> **提示**
>
> **算例 —— 英伟达的以太网业务已有多大。** Spectrum-X 在 Q2 FY2026 年化收入运行率突破 $10B [S6027]。此后到 Q2 FY2027 同比增长 2.6 倍 [S408]，意味着年化 ≥$26B，约合每季度 $6.5B，约占约 $17.5B 网络收入的 37%（🔴 本资料库推算）。IDC 统计的 1Q26 英伟达以太网*交换机*收入仅约 $2.1B [S6028]。因此，Spectrum-X 的大部分收入来自网卡和平台，而非交换机设备本身。

> **🔧 技术细节：同一拥塞问题的四种解法**
>
> 标准以太网把每条数据流哈希到一条路径上（ECMP）。AI 流量由少数巨大的数据流构成，因此两条流可能在同一链路上冲突，而其他链路却闲置。**Spectrum-X** 采用逐包自适应路由，并由 SuperNIC 将数据包重新排序 [S271]。**UEC 1.0** 将包喷洒（packet spraying）与数据包裁剪（packet trimming）标准化；1.1 增加了可编程拥塞控制 [S257,S575]。**博通 Jericho3-AI** 构建调度式网络：把数据包拆分成信元，并在发送前授予信用 [S279]。**AWS SRD** 将数据包喷洒到多条路径上，并接受乱序交付 [S292]。

逐一审视挑战者

博通（携手 Arista 与白牌 ODM）：最强挑战者。 Tomahawk 6（102.4 Tb/s，2025 年 6 月）已部署在博通几乎所有的 AI 超大规模云客户中 [S274,S6505]。Jericho4 是一款深缓冲交换机，面向超过 100 km 的跨数据中心扩展（scale-across）链路 [S276]。2026 财年第三季度 AI 半导体收入达到 $16.7B，其中包括定制 XPU [S6504]。**最有力的论据：** 同等或更好的交换芯片，卖给任何人，运行在开放的传输协议上。**差距弥合程度：** 交换芯片已完全追平；网卡尚未追平。

Arista。 它基于博通芯片构建设备，并加上 EOS 软件 [S288]。2026 年第三季度收入约 $3.66B（+58.5%）[S6502]，管理层预计约 30% 的 AI 收入将来自跨数据中心扩展 [S6500]。

思科与美满电子。 思科的 G300（102.4 Tb/s，2026 年 2 月发布）与 Spectrum-6 在同一时间窗口出货，并宣称作业完成时间缩短 28% [S6503]。美满电子的交换芯片停留在 51.2T 的 Teralynx 10 [S284]。它通过光学 DSP 以及 Celestial AI 的光子互连（约 $3.25B）参与竞争 [S2513]。

UEC 与 AMD。 UEC 1.0（2025 年 6 月）为所有非英伟达加速器提供了开放的传输协议 [S257]。AMD 的 Helios 搭配 Pensando Vulcano 网卡采用该协议，首批出货约在 2026 年第三季度末 [S290,S90020]。

谷歌与 AWS。 谷歌的 Virgo 借助光路交换机（OCS）以 47 Pb/s 连接超过 134,000 颗 TPU 8t 芯片 [S241,S293]。AWS 使用自有的 EFA [S292]。

> **提示**
>
> **算例 —— 增长快，基数小。** Arista 2026 年第三季度的全部收入约为 $3.66B [S6502]。英伟达在 Q2 FY2027 单季度网络收入约 $17.5B [S408]，约为前者的 4.8 倍。Arista 的 2026 年 AI 目标（每年 ≥$3.6B）[S6500] 约相当于英伟达约 $70B 年化网络收入运行率的 5%。即使每年翻一番，Arista 也需要约 4 年才能追上英伟达当前的网络规模；真正的挑战在于博通芯片分散于众多厂商之中。



> **注**
>
> 🐂 **看多观点。** 英伟达是唯一同时出货 InfiniBand、以太网交换机、1.6 Tb/s 网卡（每颗 Vera Rubin GPU 配 ConnectX-9 [S33004]）和 NVLink 这四类产品的厂商。网络收入约为每 $1 计算收入对应 $0.24（见发展历程），而 Spectrum-X 把向以太网的迁移转化成了增长（同比 2.6 倍）[S408]。

> **注意**
>
> 🐻 **看空观点。** 交换芯片已经商品化。博通率先出货，白牌设备份额领先，UEC 则消除了对英伟达网卡的依赖 [S274,S90054,S257]。一旦 GPU 与其网络分开采购，网络搭售率将向英伟达在公开竞标中赢得的份额回落。而在这些竞标中，以 Celestica 为首的白牌 ODM 的销售额已超过英伟达 [S6523]。

[Q5 · 最强挑战者] 博通的商用生态（Tomahawk/Jericho 芯片、Arista 与白牌系统、UEC 传输协议）。最有力的论据：以同等速度提供开放性。它已弥合交换芯片的差距，并通过 ODM 在份额上领先；英伟达在每 GPU 网卡带宽以及 NCCL/NVLink 集成上仍保持领先。

🎯 企业发展视角

1. 商用以太网赢得了协议之争，但英伟达在以太网 AI 交换机领域的销售仍约居第 2 [S6523]。英伟达的网络护城河如今是否主要在于网卡和软件，而非交换机?
2. 高通的 AI200/AI250 及其 2028 年的 AI300（UALink 与 ESUN 纵向扩展（scale-up））[S90060,S90028] 仍需要横向扩展（scale-out）网卡。哪个来源能提供最大的议价筹码：博通 Thor、AMD Pensando、某家初创公司，还是通过 Spectrum-X 采用英伟达?
3. Arista 基于博通芯片的增长 [S6502] 表明，系统软件能够在商用芯片之上获取价值。一家新的加速器厂商应在哪些环节选择合作而非自建?

4. 如果 UEC 1.1 与 ESUN 在纵向扩展和横向扩展上收敛为同一种以太网 [S575,S90052]，谁会受益：商用交换机厂商还是 NVLink?
5. 谷歌在自有网络上运行 Rubin GPU [S554]。英伟达网络的搭售在超大规模云厂商与新兴云服务商（neocloud）之间的黏性各有多强?

横向扩展与跨数据中心网络：发展历程与英伟达的构建方式

第 06 层 · 横向扩展与跨数据中心网络 · 约 10 分钟阅读 · 最后核实：2026-11-05

⚡ 要点速览

- **英伟达的网络是买来的。** Mellanox 于 1999 年在以色列约克尼姆（Yokneam）成立，专门研发 InfiniBand 芯片，2019 年收入约 $1.33B [S6510]。英伟达以 $6.9B 现金收购（2019-03-11 宣布，2020-04-27 完成）[S464,S6510]。
- **这是一场激烈的竞购。** 七家竞购方推高了价格；据报道英特尔（Intel）出价约 $6B [S6508,S6509]。
- **回报极为丰厚。** 网络收入从 FY2025 的 $13.0B 增至 FY2026 的约 $31.4B [S416,S402]，仅 Q2 FY2027 一个季度就约 $17.5B [S408]。当年的收购价如今仅相当于约五周的网络销售额。
- **真正关键的转向是以太网。** Spectrum-X（2023 年 5 月）为不愿采购 InfiniBand 的超大规模云厂商把交换机与 SuperNIC 配成一套 [S271]。到 Q2 FY2027，其同比增速达 2.6 倍 [S408]。
- **[Q4 · 优势来源]** 端到端协同设计（GPU、网卡（NIC）、交换机、NCCL），加上随 GPU 销售的搭售：Q2 FY2027 每 $1 计算收入对应约 $0.24 的网络收入（估计）[S408]。
- **[Q6 · 复制成本]** 本资料库估计 🔴：重建完整技术栈需 5–7 年、$5–10B 以及约 1,500–3,000 名工程师。博通（Broadcom）所需投入要少得多，因为它已拥有交换机。
- **2025–26 年技术栈向光与距离延伸：** 共封装光学 [S265]、Spectrum-XGS 跨数据中心扩展 [S268]、约 $900M 的 Enfabrica 团队 [S475]，以及 $4B 的激光器企业股权投资 [S6511]。



双面板图。左：英伟达季度网络收入从 Q1FY24 的 $0.9B（估计）增至 Q2FY27 的约 $17.5B，为 Q1FY25 的 5.5 倍。右：网络占数据中心收入的比例在 Blackwell 计算产品放量期间降至 8%，随后随 NVLink、Spectrum-X 与 InfiniBand 上量回升至约 20%。

从 HPC 小众市场到 AI 骨干网



日期	决策	为何重要	来源
2015	Switch-IB 2 加入 SHARP	交换机承担部分全规约运算；后来在 NVLink 中复用	S273
2019-03	以 $6.9B 收购 Mellanox	网络成为英伟达可掌控的 GPU 配套产品	S464
2020-05	收购 Cumulus	开放的网络操作系统，提升以太网可信度	S478
2023-05	推出 Spectrum-X	打入以太网预算，而非拱手相让	S271
2024-10	xAI Colossus，100k GPU	证明 Spectrum-X 可扩展	S6000
2025-03	发布 CPO 交换机	直击光学器件的功耗与供应问题	S265
2025-09	Enfabrica 团队 + 授权（约 $900M）	获得 SuperNIC 与内存互连人才	S475
2026-03	分别向 Lumentum 和 Coherent 投资 $2B	为共封装光学锁定激光器供应	S6511

> **提示**
>
> **算例 —— Mellanox 的投资回报。** 英伟达为一家收入约 $1.33B 的公司支付了 $6.9B，约为 5.2 倍市销率 [S464,S6510]。Q2 FY2027 网络业务在 13 周内带来约 $17.5B 收入 [S408]：约每周 $1.35B。因此当年的收购价仅相当于如今约 5 周的网络收入。（网络收入包含 Mellanox 当年并不销售的 NVLink 交换机。）

[Q4 · 优势来源] 三个来源，按权重排序：

1. **集成与搭售。** 参考设计在每颗 GPU 旁配一块 ConnectX 网卡：先是 400G（CX-7），然后是 800G（CX-8）和 1.6T（CX-9）[S266,S264,S33004]。网络随 GPU 订单一起销售（见下文的搭售率）。
2. **协同设计。** Spectrum-X 的自适应路由之所以可行，完全依赖 SuperNIC 对数据包重新排序 [S271]。英伟达宣称有效带宽约 95%，而标准以太网约 60%；这是厂商的说法 [S6012]。
3. **装机基础与技术积累。** 2025 年之前两年，InfiniBand 占 AI 后端交换机销售额的约 80% [S90053]。SHARP 自 2015 年起便已投入运行 [S273]。

技术本身并不是优势来源：博通率先交付了 102.4 Tb/s（见竞争格局）。

NVIDIA sells ~$0.24 of networking per $1 of compute, up from $0.09 in Q4FY25

Data Center networking ÷ compute revenue by fiscal quarter (US$ per US$; networking incl. NVLink switches); hatched = estimate



Source: data from NVIDIA CFO commentary and filings; repo calculation [S440] [S441] [S442] [S443] [S425] [S426] ...; chart by repo · As of 2026-11-05

英伟达每 1 美元计算收入对应网络收入的季度条形图：Q1FY24 约 $0.28（估计），在 Blackwell 计算产品先于网络放量期间降至 Q4FY25 的 $0.09，随后在 NVLink 交换托盘、Spectrum-X 以太网和 800G InfiniBand 随 GB200/GB300 机架出货后回升至 Q2FY27 的 $0.24（估计：网络 $17.5B 对计算 $71.5B）。网络收入包含 NVLink 纵向扩展交换机，因此这并非纯粹的横向扩展搭售率。

提示

算例 —— 一笔 $1B 订单中搭售的价值。 按 Q2 FY2027 的比率（网络 $17.5B ÷ 计算 $71.5B ≈ 0.245）[S408,S405]，一位采购 $1B 计算产品的客户还会采购约 $245M 的英伟达网络产品。在 Q4 FY2025 的低点（0.093），这一数字约为 $93M [S443]。NVLink 交换托盘和 Spectrum-X 在 18 个月内使每 $1B 计算收入对应的网络收入回升了约 $150M。

这有多难复制?

[Q6 · 复制成本]

路径	参照基准	时间	金额
收购现有厂商	Mellanox：$6.9B 买下约 $1.33B 收入 [S464,S6510]	整合需 3–4 年（2020 年完成交易 → 2023 年推出 Spectrum-X）	$7B+
自研交换芯片	博通 Tomahawk：6 代，2014–2025 [S283,S274]	约每 2 年一代	数十亿美元级研发投入（🔴）
打造开放标准	UEC 1.0（2025 年 6 月）→ 首批网卡 2025–26 [S257,S280,S290]	约 3 年推出首批产品	由成员分摊
投资初创公司	Upscale 融资约 $500M，Nexthop 一轮融资 $500M，Eridu 约 $230M [S6518,S6517,S6516]	3–5 年实现上量（🔴）	首款产品需 $0.2–0.6B
收购式招聘（acquihire）	Enfabrica 团队 + 授权 [S475]	立即	约 $0.9B

本资料库的估计（🔴 分析）是：从零构建一套与英伟达相当的完整技术栈需要 **5–7 年、$5–10B 以及约 1,500–3,000 名工程师**：102.4T 交换芯片、1.6 Tb/s 网卡、在 100k GPU 规模下经过验证的拥塞控制，以及与集合通信库的集成。理由是：英伟达在收购一家有 20 年历史的公司之后，仍花了四年才推出 Spectrum-X；而大规模下的拥塞行为只能在生产环境中习得，无法靠仿真获得。博通是例外：它已拥有交换机，网卡大约落后一代（800G 对 1.6T）[S280,S33004]。其差距或许为 2–3 年和 $1–2B（🔴）。

提示

算例 —— 为何没人能买到英伟达当年买到的东西。 Mellanox 的收购价约为其销售额的 5.2 倍[S464,S6510]。按这一倍数，一家规模相当于英伟达 FY2026 网络业务（约 $31.4B）[S402] 的企业将耗资约 $160B，因此收购之路已经关闭。剩下的选择是自建（需数年）或收购团队。Enfabrica 的约 $900M[S475] 和 Celestial AI 的约 $3.25B[S2513] 是 2025–26 年的参考价格。

🔧 **技术细节：为何网卡才是难点**

交换机只能看到自己的队列；网卡则能看到整条消息。Spectrum-X 和 UEC 都会把一条消息喷洒到多条路径上，因此数据包会乱序到达。网卡必须以线速对它们进行缓冲和重排序：ConnectX-9 上为 1.6 Tb/s[S33004]。它还必须读取交换机遥测数据，在队列溢出前让发送端降速。要让这一控制回路在 100,000 个端点上保持稳定，需要在实际运行的集群上调优软件和固件。这正是收购式招聘（如 Enfabrica）价格高昂的原因[S475]。

反事实推演 —— 如果英伟达当初没有……

- 🔴 ……**赢下 Mellanox，而是英特尔（出价约 $6B）赢了**[S6509]**？** 英伟达的 SuperPOD 将依赖一家 CPU 竞争对手的 InfiniBand。英伟达很可能会把 NVLink 向外扩展，并与博通或 Arista 合作。FY2026 约 $31B 的网络业务[S402] 将主要归于他人。
- 🔴 ……**一直只做 InfiniBand？** 到 1Q26，以太网已占 AI 后端交换机销售额的约三分之二[S90054]。没有 Spectrum-X，英伟达只能争夺约三分之一的市场，并会错失 xAI、Meta 和甲骨文的订单[S6000,S6009]。
- 🔴 ……**放弃共封装光学与激光器股权投资？** TrendForce 指出光引擎、硅光子和封装是上量的制约因素[S6507]。若没有对 Lumentum/Coherent 的 $4B 投资承诺[S6511]，Rubin 时代的集群规模将更依赖同时供货给博通的供应商。

提示

算例 —— 估算“只做 InfiniBand”反事实的规模。 以本资料库对 Spectrum-X 每季度约 $6.5B 的估计（🔴，见竞争格局）对比 Q2 FY2027 约 $17.5B 的网络收入[S408]。只做 InfiniBand 的英伟达将损失大约三分之一的网络收入，约每年 $26B。它还会失去随交换机一起进入每个以太网集群的网卡席位。

🎯 企业发展视角

1. Mellanox 表明，在*相邻*瓶颈显而易见之前将其买下极具价值。今天哪个相邻瓶颈（光学器件、SerDes、网卡固件）被低估了？
2. 价格发现：2019 年 Mellanox 的成交价约为 5 倍市销率[S464,S6510]。如今初创公司在尚未形成规模收入时就以 $2–4B 的估值融资[S6518,S6517]。稀缺资产是否是团队而非收入？
3. 英伟达花了约 3–4 年才把 Mellanox 变成 Spectrum-X。收购网卡或交换机团队的买方应预计多长的整合时间？
4. 高通于 2025 年 12 月完成了对 Alphawave（SerDes 与互连）的收购[S4513]。要把 SerDes IP 变成一款 UEC 网卡需要付出什么？与合作相比又如何？

横向扩展与跨数据中心网络：路线图

第 06 层 · 横向扩展与跨数据中心网络 · 约 9 分钟阅读 · 最后核实：2026-11-05

⚡ 要点速览

- **2026 年是英伟达迈入 1.6 Tb/s 与光互连的一年。** 每颗 Vera Rubin GPU 都配一块 1.6 Tb/s 的 ConnectX-9 [S33004]。Spectrum-6 共封装光学（CPO）交换机于 2026 年 6 月送达部分合作伙伴，并自 2026 年秋季起随 Vera Rubin 全面量产 [S6019,S6020]。
- **InfiniBand 率先走向光互连。** CoreWeave、Lambda 和 TACC 在 2026 年初开始部署 Quantum-X Photonics 交换机，此前该产品已从 2025 年底推迟 [S6022,S515]。
- **2027–28（🟡 有报道）：** Feynman 将搭配 ConnectX-10（据报道每端口 1.6 Tb/s）、BlueField-5 以及采用 CPO 的第七代 Spectrum-X [S90004,S6524,S502]。英伟达表示铜缆将与 CPO 并存 [S6527]。
- **博通（Broadcom）主导交换机迭代节奏。** Tomahawk 6（102.4 Tb/s）于 2025 年 6 月出货 [S274]。若其约 2 年翻一番的节奏延续，约 204.8 Tb/s 的产品将在 2027 年前后推出 🔴 [S283]。
- **AMD 目前在每 GPU 横向扩展（scale-out）带宽上领先。** 自约 2026 年第三季度末起，Helios 通过三块 UEC 网卡为每颗 MI455X 提供 2.4 Tb/s [S228,S90020]。AMD 已公布用于 2027 和 2028 年机架的网络芯片 [S538]。
- **各类标准全面向以太网收敛。** UEC 1.1（2026 年 10 月）延伸至纵向扩展（scale-up）；ESUN 1.0 于 2026 年 3 月发布，UALink 2.0 于 2026 年 4 月发布 [S575,S576,S90050]。
- **光学器件供应是下一个瓶颈。** 1.6T 交换机端口在 2H 2026 放量 [S6523]。矽品（SPIL）的 CPO 光引擎产能计划到 2027 年年中扩大约 15 倍 [S6525]。

AMD's Helios gives each GPU 2.4 Tb/s of scale-out, 1.5× Vera Rubin's 1.6 Tb/s

Scale-out (back-end NIC) bandwidth per accelerator, Gb/s per direction, by system and year; hatched = roadmap



Hatched = roadmap (reported)

Source: data from vendor releases and docs [S266] [S262] [S264] [S33004] [S204] [S6524] ...; chart by repo · As of 2026-11-05

每颗加速器横向扩展网卡带宽的条形图：英伟达 HGX H100 为 400 Gb/s（2022），GB200 NVL72 为 400（2024），GB300 NVL72 为 800（2025），Vera Rubin NVL72 为 1,600（2026），Feynman 每个 ConnectX-10 端口约 1,600（2028，有报道）；AMD Helios 通过三块 800G UEC 网卡为每颗 MI455X 提供 2,400 Gb/s（2026）；AWS Trn2 约 200，P6-B200 经 EFA 为每颗芯片 400 Gb/s。英伟达每代翻倍；AMD 则靠为每颗 GPU 配更多网卡实现反超。

2024–2028 年路线图



下表未列出的条目来源：Quantum-X800、Spectrum-X800 与 ConnectX-8 [S264]；Jericho4 [S276]；Tomahawk 6-Davisson CPO [S281]。

项目	时间窗口	状态	置信度	来源
ConnectX-9 SuperNIC，每 GPU 1.6 Tb/s	2026-Q3 →	随 Vera Rubin 出货	🟢	S33004
Spectrum-6 / Spectrum-X Photonics，102.4T CPO	2026 年 6 月送达合作伙伴；2026 年秋季上量	已出货（有限）	🟢 / 🟡 上量	S6019,S6020,S6507
Quantum-X Photonics（InfiniBand CPO）	2026 年初 →	首批部署；从 2025 年底推迟	🟢	S6022,S515
Spectrum-XGS 跨数据中心扩展	2025 年 8 月 →	已出货；CoreWeave 首家采用	🟢	S268
ConnectX-10、BlueField-5、采用 CPO 的 Spectrum-X 第 7 代	2028	路线图；据报道每端口 1.6 Tb/s	🟡	S90004,S6524,S502
博通 Tomahawk 6（102.4T）	2025 年 6 月 →	已部署于其几乎所有 AI 超大规模云客户	🟢	S274,S6505
博通下一代 Tomahawk（约 204.8T）	约 2027	依迭代节奏推断	🔴	S283
思科 Silicon One G300（102.4T）	H2 2026	2026 年 2 月发布	🟢 / 🟡 日期	S6503
AMD Helios：每 GPU 3 × 800G Vulcano	约 2026 年第三季度末 →	首批出货	🟢	S228,S90020
美满电子–Celestial AI 光子互连	至 Q4 FY2028	目标年化收入运行率 $500M	🟢 目标	S2513
UEC 1.1：纵向扩展、可编程拥塞控制	2026 年 10 月	已发布	🟢	S575

提示

算例 —— 英伟达网络产品日期应打多少折扣。 Quantum-X Photonics 于 2025 年 3 月发布时称“今年晚些时候”推出，实际在 2026 年初才送达首批客户：推迟约一到两个季度 [S514,S6022]。Spectrum-X Photonics 承诺 2026 年推出，并于 2026 年 6 月送达合作伙伴，按时交付 [S265,S6019]。这两个数据点表明首批出货时间应加约 1 个季度。但上量节奏取决于所搭配的 GPU：Spectrum-6 随 Vera Rubin 在 2026 年秋季上量 [S6020]。

规格演进：谁在定节奏

Broadcom shipped 102.4 Tb/s ~12 months before NVIDIA's Spectrum-6 reached partners

Switch ASIC generations by vendor: announcement (hollow) to first shipments (filled); 51.2T and 102.4T classes



Source: data from vendor releases, press and TrendForce [S277] [S267] [S271] [S284] [S285] [S274] …; chart by repo · As of 2026-11-05

交换机 ASIC 各代产品的哑铃式时间线。51.2 Tb/s：英伟达率先发布 Spectrum-4（2022 年 3 月），但直到 2023 年 5 月才以 Spectrum-X 推出，而博通于 2022 年 8 月出货 Tomahawk 5；美满电子 Teralynx 10（2023 年 3 月）和思科 G200（2023 年 6 月）随后跟进。102.4 Tb/s：英伟达于 2025 年 3 月发布 Spectrum-6 光子交换机，博通于 2025 年 6 月出货 Tomahawk 6，英伟达于 2026 年 6 月开始向部分合作伙伴交付 Spectrum-6 CPO 交换机，晚了约 12 个月；思科的 G300（2026 年 2 月发布）计划于 H2 2026 推出。英伟达 115.2 Tb/s 的 Quantum-X800 InfiniBand 交换机于 2024 年 3 月发布，2025 年出货。

在两代产品中，都是英伟达率先发布、博通率先出货，而英伟达把交换机与更快的网卡（NIC）和光学器件捆绑销售。英伟达每代将每 GPU 网卡带宽翻倍（400 → 800 → 1,600 Gb/s）[S266,S264,S33004]。AMD 则通过为每颗 GPU 配三块网卡实现了跨越 [S228]。

提示

算例 —— AMD 的 2.4 Tb/s 代价几何。 一个 72 GPU 的 Helios 机架向横向扩展网络注入 72 × 2.4 = 172.8 Tb/s。一个 Vera Rubin NVL72 注入 72 × 1.6 = 115.2 Tb/s [S228,S33004]。在 102.4 Tb/s 交换机上，每个 Helios 机架需占用约 1.7 台交换机的叶层端口；Vera Rubin 约为 1.1 台。光学器件和线缆同理。AMD 用更多网络硬件换取带宽，这有利于其合作伙伴（博通、Arista、光学器件厂商），但也抬高了每 GPU 成本。

🔧 技术细节：下一步通道速率

当今的 102.4 Tb/s 芯片使用 512 条 200 Gb/s 的 SerDes 通道 [S274,S6503]。下一次翻倍（204.8 Tb/s，3.2 Tb/s 端口）需要约 400 Gb/s 的通道，或者通道数翻倍。无论哪种方式，铜缆的传输距离都会缩短，更多链路必须改用光

互连。英伟达计划在下一代纵向扩展和横向扩展中同时采用铜缆和 CPO [S6527]。博通自其 51.2 Tb/s 的 Bailly 起就已出货 CPO [S282,S6507]。

哪些因素会改变格局

[Q7 · 路线图与变数] 英伟达的年度路线图可信；但仍有三件事可能改变份额格局：

- **UEC 网卡的规模化。** 如果 Helios 级集群（基于博通或 AMD 网卡的 UEC 1.0 与 1.1）在 2027 年于 50–100k GPU 规模下展现出与 NCCL 相当的性能，英伟达的网卡优势将收窄至每端口速率 [S575,S228]。**关注：** Helios 部署公开的作业完成时间。
- **CPO 的可靠性与供应。** CPO 去掉了大部分可插拔模块，却把激光器放进了交换机内部。英伟达宣称可靠性提升 10 倍、激光器数量减少 4 倍 [S6020]；持怀疑态度的观点认为现场数据仍然有限 [S6021]。**关注：** CoreWeave 和 Lambda 首批集群的故障率 [S6022]。
- **超大规模云厂商的自研网卡与网络。** 谷歌在自有的 Virgo 网络上运行 Vera Rubin GPU [S554]，AWS 则使用 EFA [S292]。如果更多买家效仿，即便英伟达卖出了 GPU，其网络搭售率也会下降。

> **提示**
>
> **算例 —— 为何 CPO 改变了故障算术。** 本资料库估计，一个 100k GPU 的三层集群约需 350k 个可插拔模块（估计）[S294]。仅作示意 🔴，假设年故障率为 0.5%：即每年约 1,750 次模块更换，每次都是在前面板热插拔。CPO 交换机只保留每颗 GPU 约 1 个模块（共 100k 个，位于网卡侧），因此更换次数下降约 70%。而每次交换机侧故障如今都涉及一个密封封装，外加一个可更换的外置激光器。这场押注是用更困难的故障换取更少的故障。

🎯 企业发展视角

1. 博通率先出货交换机；英伟达凭网卡和系统捆绑取胜。对 2027–28 年的超大规模云厂商买家而言，哪种迭代节奏更重要：交换机端口数，还是每颗加速器的网卡带宽？
2. AMD 每 GPU 三块网卡的设计表明，在非英伟达机架中，横向扩展的席位是开放的。对于高通的机架路线图 [S90028,S90060]，网卡应该自建（借助 Alphawave 的 SerDes [S4513]）、收购还是合作？
3. CPO 把激光器供应集中到少数厂商（Lumentum、Coherent）和台积电（TSMC）封装上 [S6511,S6507]。如果 2027 年的放量推迟，供应风险由谁承担？
4. UEC 1.1 与 ESUN 模糊了纵向扩展与横向扩展的界限 [S575,S576]。统一的以太网是否会让商用芯片阵营的合作伙伴胜过类 NVLink 的专有链路？

横向扩展与跨数据中心网络：价值链与企业发展切入点

第 06 层 · 横向扩展与跨数据中心网络 · 约 10 分钟阅读 · 最后核实：2026-11-05

⚡ 要点速览

- **网络占集群的五分之一。** 各方估计网络约占 AI 集群硬件资本开支的 17–21%；SemiAnalysis 的 GB200 NVL72 全口径成本意味着网络加存储约占 20.5% [S6026,S324]。
- **英伟达占据最大的单一价值池。** 其 FY2026 网络收入（约 $31.4B，含 NVLink 交换机）约为中际旭创（Innolight）2025 年收入的 6 倍、Arista 2026 年 AI 目标的约 9 倍 [S402,S6513,S6500]。
- **光学器件是增长最快、也最稀缺的环节。** 2025 年中际旭创增长 61%，新易盛（Eoptolink）增长 189% [S6513]；Credo 2026 财年增长 206% [S6515]。Coherent 表示其数据中心订单超过当前产能的 4 倍 [S6512]。
- **英伟达正在花钱买供应安全。** 2026 年 3 月，它分别向 Lumentum 和 Coherent 投资 $2B，并与共封装光学激光器的采购承诺挂钩 [S6511]。
- **本层的并购交易确定了入场价格。** Mellanox（$6.9B）、AMD–Pensando（$1.9B）、美满电子（Marvell）–Celestial AI（约 $3.25B）、高通（Qualcomm）–Alphawave（约 $2.4B）以及慧与（HPE）–瞻博网络（Juniper）（$14B） [S464,S6521,S2513,S4514,S6522]。
- **光学与网络领域的私营初创公司估值高企：** Ayar Labs 约 $3.75B，Lightmatter $4.4B，Nexthop AI $4.2B，Upscale AI 约 $2B [S6519,S2510,S6517,S6518]。
- **[Q8 · 价值池与并购机会]** 尚未被占据的席位是面向非英伟达加速器的横向扩展（scale-out）网卡（NIC），以及光学器件供应链。英伟达已通过股权投资锁定了后者。

NVIDIA's ~$31B networking line is ~6× Innolight's revenue and ~9× Arista's AI target

Latest annual revenue tied to AI networking, US$ B (period in label); hatched = annualized or includes non-networking



Not like-for-like: see labels

Source: data from company filings, LightCounting, press [S402] [S1] [S408] [S409] [S661] [S6513] …; chart by repo · As of 2026-11-05

AI 网络相关收入的水平条形图：英伟达网络业务 FY2026 为 $31.4B，Q2 FY2027 年化收入运行率约 $70B（两者均含 NVLink 交换机）；博通 AI 半导体 FY2025 为 $20.2B，其中混合了定制 XPU 与 AI 以太网；光学器件厂商中际旭创 2025 年 $5.3B、新易盛 $3.5B；Arista 2026 年 AI 网络目标至少 $3.6B；Credo 2026 财年 $1.34B。不计博通，仅英伟达一家的网络收入就超过图中商用交换机、光学器件和线缆专业厂商的总和。

谁在获取网络支出



绿色 = 英伟达参与销售的环节；它同时也采购激光器和光学器件，并持有两家激光器厂商的股权 S6511。

细分环节	主要参与者	规模 / 增长信号	定价权信号	英伟达的位置
交换机系统	Celestica、英伟达、Arista、思科	2Q26 AI 后端交换机销售额首次超过前端 S6523	Arista 指引毛利率 62–64% S6500	以太网 AI 后端第 2 S6523
交换芯片	博通、英伟达、思科、美满电子	博通 AI 网络同比 >2.5 倍 S6505	102.4T 级供应商寥寥 S274,S6503	自研 Spectrum 与 Quantum
网卡	英伟达、博通、AMD	每 GPU 一块网卡（英伟达）或三块（AMD） S33004,S228	英伟达公司整体毛利率约 75% S405	以 1.6 Tb/s 领先
光模块	中际旭创、新易盛、Coherent	2025 年收入分别为 $5.3B 和 $3.5B S6513	供应受限 S6512	买方；CPO 把价值转入交换机
激光器与光子器件	Lumentum、Coherent、台积电	英伟达各投资 $2B S6511	稀缺；制约 CPO 放量 S6507	股权投资 + 采购承诺
铜缆与 DSP	Credo、美满电子、博通	Credo $1.34B（+206%） S6515	Credo 非 GAAP 净利润 >$660M 🟡 S6515	买方

提示

算例 —— 一个 100,000 GPU 集群中的光学器件。 黄仁勋给出的口径是每颗 GPU 约六个光模块，每个约 $1,000、约 30 W S6016。即每颗 GPU 约 $6,000 的光学器件，100,000 颗 GPU 约 $600M、约 18 MW。一个这样的集群约相当于中际旭创 2025 年收入的 11% S6513。共封装光学会把其中大部分价值从模块厂商转移到交换机封装中，而那正是英伟达和博通的销售领域。因此英伟达买的是激光器产能，而不是光模块。

Mellanox ($6.9B) built NVIDIA's network franchise; its 2026 laser stakes add $4B

Disclosed or reported deal value, US$ millions (log scale), networking, optics and interconnect deals 2019–2026

LOG SCALE



Hatched = reported; light = equity stake

Source: data from company releases and press [S478] [S284] [S475] [S6521] [S6511] [S6512] …; chart by repo · As of 2026-11-05

网络领域交易的对数刻度水平条形图：慧与–瞻博网络 $14B（2024 年宣布），英伟达–Mellanox $6.9B（2019），美满电子–Celestial AI 首付约 $3.25B（2025），高通–Alphawave 约 $2.4B（2025），英伟达分别向 Lumentum、Coherent 和美满电子各投资 $2B（2026），AMD–Pensando $1.9B（2022），以及英伟达约 $0.9B 的 Enfabrica 收购式招聘（2025）；英伟达–Cumulus（2020）和美满电子–Innovium（2021）的交易条款不在本资料库的来源中。

本层的并购历史

日期	交易	金额	买到了什么	来源
2019-03	英伟达–Mellanox	$6.9B 现金	InfiniBand、以太网、网卡：即今天的网络业务	S464
2020-05	英伟达–Cumulus Networks	未披露	面向 Spectrum 交换机的开放网络操作系统	S478
2025-09	英伟达–Enfabrica（团队 + 授权）	约 $900M	SuperNIC 与内存互连团队	S475
2026-03	英伟达入股 Lumentum 与 Coherent	各 $2B	用于 CPO 的激光器产能，非独家	S6511
2022-04	AMD–Pensando	约 $1.9B	Pollara 与 Vulcano 背后的 DPU/AI 网卡团队	S6521
2026-02	美满电子–Celestial AI（已完成）	首付约 $3.25B	面向内存与计算的光子互连	S2513
2025-12	高通–Alphawave（已完成）	约 $2.4B	SerDes 与互连 IP	S4513,S4514

提示

算例 —— 供应安全让英伟达花了多少钱。 $4B 的激光器股权投资 S6511 约相当于 FY2026 网络收入（约 $31.4B）的 13% S402。它还不到黄仁勋所称截至 2027 年 Blackwell 与 Vera Rubin $1 万亿需求的 1% S90001。非独家的股权投资买到的是优先权，而非排他。这与其高带宽内存（HBM）和 CoWoS 承诺是同一套打法（见第 03 层）。

值得关注的私营公司

公司	业务	最近一次公开融资 / 状态	为何重要
Ayar Labs	用于 CPO 的光 I/O 小芯片（chiplet）	E 轮 $500M，估值约 $3.75B（2026 年 3 月）；英伟达和 AMD 为投资方 S6519	封装内光学，适用于纵向扩展与横向扩展
Lightmatter	光子互连（Passage）	D 轮 $400M，估值 $4.4B（2024 年 10 月） S2510	Celestial AI 在光子互连领域的竞争对手

公司	业务	最近一次公开融资 / 状态	为何重要
Xscape Photonics	用于光链路的多波长激光器	在 $37M 追加融资后 A 轮合计约 $81M（2026 年 3 月）；NVentures 为投资方 S6520	CPO 的激光器供应
Nexthop AI	面向超大规模云厂商的 AI 交换机与软件	B 轮 $500M，估值 $4.2B（2026 年 3 月） S6517	“白牌 + 软件”模式的挑战者
Upscale AI	基于开放标准的纵向扩展与横向扩展交换	累计融资约 $500M，估值约 $2B（2026） S6518	UALink/ESUN 商用替代方案
Eridu	高端口数 AI 网络芯片	A 轮 $200M，累计约 $230M（2026 年 3 月） S6516	交换机端口数领域的新进入者
Celestial AI	光子互连	被美满电子收购（2026 年 2 月完成） S2513	光子领域的基准价格
Enfabrica	SuperNIC 与内存互连	团队与授权归英伟达（2025 年 9 月） S475	网卡团队的基准价格

仅基于公开信息；融资数据以报道为准，未经独立核实。

> **提示**
>
> **算例 —— $4.2B 的估值意味着什么。** 仅作示意 🔴，假设投资者按约 10 倍前瞻市销率定价。则 Nexthop AI 的 $4.2B S6517 意味着约 $420M 的年收入，约为英伟达约 $70B 网络收入运行率的 0.6% S408。初创公司只需赢得一家超大规模云厂商的设计订单，而不必战胜英伟达，这就是它们的融资规模大且早的原因。

> **🔧 技术细节：为何 CPO 会把利润从模块厂商转移给芯片厂商**
>
> 可插拔光模块把激光器、调制器、光学 DSP 和外壳打包在一起，由模块厂商加价销售。在共封装光学中，调制器位于紧挨交换芯片的硅光子裸片上，DSP 被取消，只有激光光源留在外部。电子与光子器件的价值转移到交换机厂商的封装中，由台积电的 COUPE 工艺制造 S6507。激光器成为唯一仍然稀缺的外部部件。铜质有源电缆（AEC）在短距离场景中得以保留，因为它比光学器件更便宜、发热更低 S6515。

[Q8 · 价值池与并购机会] 最大的价值池——交换机加网卡（仅英伟达一家每年约 $31B，约为每 $1 计算收入对应 $0.24；见发展历程）——由英伟达和博通把持。增长最快的价值池是光学器件与铜缆互连（增速 +61% 至 +206%） S6513,S6515。尚存的切入点有：

- **面向非英伟达加速器的横向扩展网卡。** UEC 使网卡成为标准化部件（AMD Vulcano、博通 Thor） S257,S290,S280。
- **光子与激光器供应，** 英伟达已买下优先权 S6511，但初创公司仍保持独立。
- **跨数据中心扩展路由器**（Jericho4、思科 P200、Spectrum-XGS） S276,S286,S268。

🎯 企业发展视角

1. 英伟达对 Lumentum 和 Coherent 的股权投资是非独家的 S6511。2027 年还剩多少激光器产能留给其他 CPO 买家？价格几何？
2. UEC 网卡是大多数非英伟达机架中缺失的一环。对于一家加速器厂商，网卡团队（Enfabrica 约花费 $900M S475）和 SerDes 资产（Alphawave S4513），哪个是更好的起点？
3. 初创公司估值（尚未形成规模收入时即达 $2–4B） S6517,S6518,S6519 超过了 Mellanox 2019 年约 5 倍市销率的倍数 S464,S6510。少数股权投资加商业协议，是否比取得控制权更好的切入方式？
4. CPO 把价值从模块厂商转移到交换机封装。哪些光学器件供应商（中际旭创、新易盛、Coherent）受冲击最大？哪些会作为激光器供应商受益？

5. Arista 目标约 30% 的 AI 收入来自跨数据中心扩展 S6500。数据中心互连路由器是否是一个独立、受英伟达主导程度较低、值得通过合作切入的价值池?

第 07 层 —— DPU、SuperNIC、存储与安全

第 07 层（共 12 层）· 围绕每颗 GPU 的 I/O、存储与信任“管线” · 阅读约 6 分钟 · 最后核实：2026-11-05

⚡ 要点速览

- **本层是围绕每颗 GPU 的“管线”：**为 GPU 供数的网卡、运行运营方基础设施的数据处理器（DPU）、存储通路以及安全边界。如今每颗 GPU 都配有专属的 SuperNIC：GB200 为 400 Gb/s，GB300 为 800 Gb/s，Vera Rubin 为 1.6 Tb/s [S266,S264,S33004]。
- **卸载（offload）是核心理念。**没有 DPU 时，基础设施软件估计会占用约 19–33% 的主机 CPU 核心，该估计主要来自英伟达自身 [S7005,S7007]。BlueField-4 配备 64 个 Arm Neoverse V2 核心和 800 Gb/s 带宽；英伟达称其算力为 BlueField-3 的 6× [S7001,S512]。
- **数据必须绕过 CPU。**若将网络数据先暂存于主机内存，将消耗 39–150% 的主机内存带宽（估计）[S7000]；GPUDirect RDMA 与 GPUDirect Storage 将数据直接送入 GPU 显存 [S7009]。
- **存储正在成为推理内存：**BlueField-4 运行全新的“G3.5”KV 缓存层级，12 家存储合作伙伴正在打造面向 H2 2026 的 STX 系统 🟢 [S7511,S7027]；一个 128K token 的上下文重新加载约需 0.2 s，而重新计算约需 4.7 s（估计）[S7000]。
- **检查点让存储成为有效吞吐（goodput）的杠杆：**在一个 16,384 颗 GPU 的训练任务中，存储带宽从 100 GB/s 提升至 1 TB/s，每年可节省价值约 $30M 的 GPU 时间（估计）[S34006,S7000]。
- **机密计算已从单颗 GPU（H100）扩展到整个机架（Vera Rubin NVL72）** [S7012,S7028]；实测 H100 开销为吞吐量的 0–7% [S7011]。
- **弱点与挑战者：**AWS（Nitro）和谷歌（Google，Titanium）自研卸载方案 [S292,S7520]；AMD 的 Helios 为每颗 GPU 配置 2.4 Tb/s 的 Pensando 网卡，是 Vera Rubin 的 1.5× [S228,S7500]；存储软件的利润归属合作伙伴（VAST Data、DDN、WEKA）；标准化的设备信任机制（TDISP）可能拉平机密计算领域的差距 [S7015]。

BlueField-4 carries 64 Arm cores, 4× BlueField-3, for 2× the bandwidth (800 Gb/s)

Arm cores, network Gb/s per direction and cores per 100 Gb/s, BlueField-1 to -4; hatched = 2026 launch; * = NVIDIA claim



Source: data from NVIDIA/Mellanox BlueField announcements and datasheets [S273] [S270] [S7008] [S269] [S7001] [S512] …; chart by repo · As of 2026-11-05

英伟达 BlueField DPU 三联柱状图。Arm 核心数：BlueField-1 为 16 个（Cortex-A72，2018），BlueField-2 为 8 个（A72，2020），BlueField-3 为 16 个（A78，2022），BlueField-4 为 64 个（Neoverse V2，Grace 级，2026）。网络带宽：100、200、400 和 800 Gb/s。每 100 Gb/s 对应核心数：16、4、4 和 8，即 BlueField-4 的单位比特算力翻倍，表明它要运行存储和 KV 缓存管理等服务，而不仅仅是数据包卸载。英伟达称 BlueField-2 可替代约 30 个 CPU 核心，BlueField-3 最多可替代 300 个，BlueField-4 的算力为 BlueField-3 的 6x。

> **提示**
>
> **算例 —— 本层在一个机架中的体量。**SemiAnalysis 估计一个 GB200 NVL72 机架本身约 $3.1M，计入其分摊的横向扩展（scale-out）网络与存储后约 $3.9M [S324]：**约 $0.8M，即全口径成本的约 21%**，落在本层和第 06 层。在 Vera Rubin 上，72 颗 GPU × 1.6 Tb/s = 每机架 **115.2 Tb/s** 的 SuperNIC 带宽，相当于一台满配 144 端口 800G Quantum-X800 交换机 [S33004,S264]。英伟达包含网卡和 DPU 的网络业务线在 Q1 FY2027 创下 $14.8B 的纪录 [S90014]。**结论：**集群支出的五分之一流经这套“管线”，但英伟达只拿下网卡（NIC）、DPU 和交换机这几块；存储系统归合作伙伴。

本层在技术栈中的位置



本层导图



八个问题一览

#	问题	简要回答	详见
Q1	职能是什么，薄弱会出什么问题?	以线速、安全地搬运每颗 GPU 进出的每一个字节；若薄弱，GPU 会停顿，约 19–33% 的主机核心被“管线”占用 S7005	DPU 的作用、面向 AI 的存储
Q2	关键指标?	每颗 GPU 的 Gb/s；每 Gb/s 消耗的主机周期；尾延迟；每颗 GPU 的存储 GB/s；机密模式开销	SuperNIC 与 GPUDirect
Q3	代际进步?	ConnectX 从 56 Gb/s → 1.6 Tb/s；BlueField 从 100 → 800 Gb/s、16 → 64 核；机密计算从单颗 GPU 扩展到整个机架 S7001,S7012	DPU 的作用
Q4	优势来源?	集成：Mellanox 的网卡基因（$6.9B 交易）S464，与交换机、NCCL 和 DOCA 协同设计	发展历程与构建方式
Q5	最强挑战者?	超大规模云厂商的自研卸载方案（Nitro、Titanium）；AMD 与博通（Broadcom）的 800G 超以太网（Ultra Ethernet）网卡 S292,S280,S290	竞争
Q6	复制成本?	800G 网卡芯片可以复制；但网卡、交换机与软件栈的协同设计需要数年	发展历程与构建方式
Q7	路线图?	ConnectX-9 与 BlueField-4 随 Vera Rubin 推出（2026）；STX 系统 H2 2026 🟢；BlueField-5 与 ConnectX-10 于 2028 年 🟡 S7511,S90004	路线图
Q8	价值池与并购?	网卡与 DPU 收入随 GPU 出货量增长；存储软件的价值留在合作伙伴手中	价值链与企业发展

本层各页

页面	你将了解
DPU 的作用	卸载类别、基础设施税及其在每个托盘上的价值、BlueField-1 → 4、DOCA
SuperNIC 与 GPUDirect	SuperNIC 与 DPU 之别、ConnectX-7 → 9、GPUDirect RDMA 与 Storage、关键指标
面向 AI 的存储	检查点经济学、并行文件系统与对象存储之比较、合作伙伴、KV 缓存层级与 STX
机密计算	GPU TEE 与远程证明、开销、主权需求、与 AMD/英特尔/Arm 的比较
竞争	正面对比与能力热力图
发展历程：英伟达如何构建本层	时间线、关键决策与交易、复制成本、反事实推演

页面	你将了解
路线图	网卡、DPU 与存储路线图（附置信度标签）
价值链与企业发展视角	谁获取了价值、私营公司、并购

🔧 技术细节：如何阅读网卡与 DPU 规格书

- **按端口计 vs 按 GPU 计：**ConnectX-9 的端口速率最高为 800 Gb/s，而英伟达给出的是每颗 GPU 1.6 Tb/s [S7535,S33004]。
- **主机链路限制：**一条 PCIe Gen6 x16 链路单向约可承载 ~128 GB/s（~1.0 Tb/s）[S222]。
- **“等效核心数”说法**（BlueField-2 约 30 个，BlueField-3 最多 300 个）是厂商的表述口径，并非基准测试结果 [S7008]。

🎯 企业发展视角

1. **搭英伟达便车的走量生意。**网卡与 DPU 的配套量随 GPU 出货扩张；商用网卡（博通、AMD）能否在非英伟达机架，或在英伟达卖给超大规模云厂商的机架中赢得插槽?
2. **DPU 最好的市场或许是存储。**BlueField-4 作为 KV 缓存闪存机柜的控制器 [S7511] 是一个全新的插槽；关注哪些合作伙伴会让它成为标配。
3. **护城河在软件，而非芯片。**DOCA、NCCL、GPUDirect 和 Dynamo 的 KV 放置策略将网卡绑定在整个技术栈上；超以太网（Ultra Ethernet）和 TDISP 则在反向用力 [S7015]。
4. **高通（Qualcomm）的问题（仅基于公开信息）：**对于 AI200/AI250 机架 [S173]，本层中的哪些部分（网卡、卸载、上下文存储、远程证明）应当自建、收购或交由合作伙伴?

DPU 的作用

第 07 层 · DPU、SuperNIC、存储与安全 · 阅读约 8 分钟 · 最后核实：2026-11-05

⚡ 要点速览

- **数据处理器（DPU）就是一块自带“板载计算机”的网卡**：它用 Arm 核心、内存和固定功能引擎来运行云运营方的基础设施“管线”，而不再占用主机 CPU [S270,S7001]。
- **这套“管线”用软件实现代价高昂：**各方估计这项基础设施税约占主机 CPU 核心的 19–33%；四项估计中有三项来自出售 DPU 的英伟达 [S7005,S7006,S7007]。
- **在 GPU 服务器中，释放出来的 CPU 核心并不值钱：**每个 Vera Rubin 计算托盘每年约 $375–650（估计），而每挽回 1–3% 的 GPU 时间就值 $1.7–5.2K [S7000]。AI 场景下 DPU 的价值在于隔离和线速数据搬运。
- **BlueField-4**（2025-10-28 发布）：64 个 Arm Neoverse V2 核心（即 Grace 所用的核心）、128 GB LPDDR5、800 Gb/s、PCIe Gen6 x16；英伟达称其算力为 BlueField-3 的 6× [S7001,S512]。🟢 在 GTC 2026 上被列为已全面量产，放量与 H2 2026 的 Vera Rubin 挂钩 [S501,S7511]。
- **弱点：**AWS（Nitro）和谷歌（Google，Titanium）自研卸载方案 [S292,S7520]，AMD 和英特尔（Intel）销售支持 P4 编程的替代产品 [S289,S291]，而英伟达“可替代 30 至 300 个 CPU 核心”的说法属于营销话术，而非基准测试结果 [S7008]。



对比无 DPU 与有 DPU 的 GPU 服务器示意图。无 DPU 时，主机 CPU 约有 19-33% 的核心耗费在基础设施软件上（虚拟交换机、覆盖网络、防火墙、IPsec/TLS、NVMe-oF 发起端、遥测、服务商代理程序），且服务商的控制平面运行在租户可触及的位置。配备 BlueField DPU 后，租户与 AI 工作负载可获得约 100% 的主机核心，由 DPU 的 Arm 核心和加速器以 400-800 Gb/s 运行网络、存储、安全、多租户隔离和遥测；BlueField-3 有 16 个 Arm A78 核心、400 Gb/s，BlueField-4 有 64 个 Neoverse V2 核心、128 GB 和 800 Gb/s。

1. DPU 卸载了什么

不妨把它想象成一栋写字楼。总得有人管理大堂：安保、收发室、总机。没有 DPU 时，这些员工就在租户自己的工位上办公。DPU 把“大堂”搬到楼下，由房东在租户无法进入的硬件上运营。它承担五类工作：

- **网络：**虚拟交换机和覆盖网络（overlay）让每个租户在共享线缆上拥有私有网络。
- **存储：**DPU 通过 NVMe-oF 访问远端闪存，并将其以本地 NVMe 盘的形式呈现给主机。
- **安全：**在线 IPsec/TLS 加密、有状态防火墙以及硬件信任根。
- **多租户：**运营方的控制平面驻留在 DPU 上，因此即便裸金属租户掌控主机操作系统，也无法修改网络策略；BlueField-4 的 ASTRA 设计由 DPU 执行策略 [S7024]。
- **遥测：**以线速采集流量与拥塞计数器，用于找出拖慢整体的“掉队者”（straggler）。

[Q1 · 职能与失效后果] 本层的职能是以线速、安全且在租户相互隔离的前提下，将每一个字节搬进搬出每颗 GPU，同时不消耗 GPU 或主机 CPU 周期。若这一层薄弱，GPU 会等待 I/O，约 19–33% 的主机核心消耗在“管线”上，云厂商无法安全地出租裸金属，检查点与上下文重新加载变慢（见面向 AI 的存储），使用中的数据也会暴露（见机密计算）。

Estimates put the host CPU's 'infrastructure tax' at ~19–33% of its cores

Share of host CPU cores or cycles spent on networking, storage, security and management software (no DPU offload)



Source: data from NVIDIA DPU power white paper; The Next Platform; arXiv 2511.06558 [S7005] [S7006] [S7007]; chart by repo · As of 2026-11-05

主机 CPU 基础设施税各项估计的横向区间图：英伟达 BlueField-2 的 Redis 测试释放了 64 个核心中的 12 个（18.75%）；英伟达的集群功耗模型为每台服务器释放 80 个核心中的 26 个（32.5%）；英伟达 DPU 白皮书称最高可达 30% 的周期；关于“数据中心税”的学术研究引用了数据中心 CPU 周期的 25-30%。四项估计中有三项来自出售 DPU 的英伟达。

提示

算例 —— 没有卸载时，一个 Vera Rubin 托盘会损失多少主机核心。一个计算托盘有 2 颗 Vera CPU × 88 核 = **176 个主机核心** [S100]。按英伟达实测的 18.75% 到模型推算的 32.5% [S7005,S7006]，基础设施软件将吞掉 **33–57 个核心**。按每颗 Vera 约 $5,000（估计，摩根士丹利）[S331]、即每核约 $57 计，**每个托盘约合 $1,900–3,250 的 CPU 芯片成本。结论：**相对于每个计算托盘约 $430K 的机架价格（估计，$7.8M ÷ 18）[S330]，CPU 节省不到硬件账单的 1%。

🔧 技术细节：DPU 内部的快速路径与慢速路径

- **慢速路径：**新连接的首个数据包交给 Arm 核心处理，由其查询租户策略，并将一条规则写入网卡（NIC）的硬件交换单元。
- **快速路径：**该数据流的后续数据包命中规则后，由固定功能硬件完成改写、加密或转发，无需经过任何核心。
- **原因：**在 800 Gb/s 下，每约 15 ns 就到达一个 1,500 字节的数据包，软件逐包检查根本来不及。

- **可编程性：**英伟达通过 DOCA 开放这一能力；AMD Pensando 和英特尔的 IPU 则开放 P4 流水线 [S289,S291]。

2. 为什么它在 AI 云中更重要

与通用云相比，AI 云有三点不同。**GPU 时数远超 CPU 时数：**按 Lambda 每 GPU 小时 $4.99 的挂牌价，四颗 Blackwell 级 GPU 一年租金约 $175K [S395]。**裸金属成为常态：**新兴云服务商（neocloud）整台出租服务器，因此运营方的控制软件必须驻留在租户触及不到的地方，这正是 DPU 的零信任角色。**线速已超出软件能力：**在 400–800 Gb/s 下，加密和存储协议必须由硬件实现。



每个 Vera Rubin 计算托盘 DPU 卸载年化价值的区间柱状图（估计）：释放的主机核心为 176 个 Vera 核心中的 33-57 个，按 5 年期每核约 $57 计，每年约值 $375-650；最佳情形下节省 247 W 功耗，每年约值 $202；四颗按每小时 $4.99 出租的 GPU 挽回 1-3% 的 GPU 时间，每年约值 $1,748-5,245。在 AI 服务器中，DPU 的价值在于 GPU 利用率和租户隔离，而非 CPU 周期。

提示

算例 —— DPU 每托盘、每机架价值几何。按 5 年服务器寿命 [S385]，释放的核心每个托盘**每年约值 $375–650**。英伟达最佳情形下的节电（247 W）[S7005]，按 $0.081/kWh 电价 [S389] 和 1.15 的 PUE [S387,S388] 计，每年约值 $200。四颗按每小时 $4.99 计价的 GPU [S395] 挽回 1–3% 的 GPU 时间，**每年值 $1,750–5,250**。在一个 18 托盘的 NVL72 上，核心带来的价值约 $7–12K，而 **GPU 时间带来的价值约 $31–94K**（估计）[S7000]。**结论：**应以 DPU 消除的 GPU 空闲时间和租户风险来评判它，而厂商很少独立测量这些指标。

注意

误区与事实。*误区：*“DPU 靠释放 CPU 核心就能收回成本。”*事实：*在 GPU 服务器中，释放的核心每个托盘每年只值几百美元；真正的价值在于隔离、线速加密与存储，以及更少的 GPU 停顿，而这些更难证明。英伟达自己的白皮书也没有为释放的核心估值 [S7006]。

3. BlueField 各代产品与 DOCA

[Q3 · 代际进步] 带宽每代翻倍，从 100 → 800 Gb/s。单位比特的算力则不然：BlueField-2 和 -3 都是每 100 Gb/s 配 4 个 Arm 核心，BlueField-4 则以服务器级核心将其翻倍至 8 个 [S7001]。DPU 已不再只是数据包引擎；BlueField-4 还运行存储和 KV 缓存服务（见面向 AI 的存储）。

BlueField-4 carries 64 Arm cores, 4× BlueField-3, for 2× the bandwidth (800 Gb/s)

Arm cores, network Gb/s per direction and cores per 100 Gb/s, BlueField-1 to -4; hatched = 2026 launch; * = NVIDIA claim



Source: data from NVIDIA/Mellanox BlueField announcements and datasheets [S273] [S270] [S7008] [S269] [S7001] [S512] …; chart by repo · As of 2026-11-05

英伟达 BlueField DPU 三联柱状图。Arm 核心数：BlueField-1 为 16 个（Cortex-A72，2018），BlueField-2 为 8 个（A72，2020），BlueField-3 为 16 个（A78，2022），BlueField-4 为 64 个（Neoverse V2，Grace 级，2026）。网络带宽：100、200、400 和 800 Gb/s。每 100 Gb/s 对应核心数：16、4、4 和 8，即 BlueField-4 的单位比特算力翻倍，表明它要运行存储和 KV 缓存管理等服务，而不仅仅是数据包卸载。英伟达称 BlueField-2 可替代约 30 个 CPU 核心，BlueField-3 最多可替代 300 个，BlueField-4 的算力为 BlueField-3 的 6x。

代际（年份）	Arm 核心	网络	主机链路	英伟达的说法
BlueField-1 (2018)	16 × Cortex-A72	2 × 100 Gb/s	PCIe Gen3/4	Mellanox 设计 S273
BlueField-2 (2020)	8 × Cortex-A72	最高 200 Gb/s	PCIe Gen4	约 30 个等效核心；推出 DOCA S270,S7008
BlueField-3 (2022)	16 × Cortex-A78	400 Gb/s	PCIe Gen5	最多 300 个等效核心（安全场景） S269,S7008
BlueField-4 (2026)	64 × Neoverse V2，128 GB	800 Gb/s	PCIe Gen6 x16	算力为 BlueField-3 的 6× S7001,S512
BlueField-5 (2028)	未披露	未披露	未披露	🟡 列于 Feynman 路线图 S90004,S502

DOCA 之于 DPU，正如 CUDA 之于 GPU：它提供一系列库和服务，让运营方无需编写网卡固件即可对卸载功能编程。截至 2026 年 10 月，英伟达已推出 Weave 等 DOCA 微服务，可借助硬件 VXLAN 在 BlueField-4 和 ConnectX-9 上隔离各租户的流量 S7024。每多一个基于 DOCA 编写的服务，迁移到采用 P4 编程的 AMD 或英特尔产品的成本就更高一分 S289,S291。

提示

算例 —— 为什么 64 个核心仍无法逐包处理。在 800 Gb/s 下，满尺寸 1,500 字节数据包的到达速率约为**每秒 6,700 万个**：每个核心每秒约 100 万个，即**每包约 1 µs**，在典型的 2–3 GHz 主频下相当于几千个周期（估计；BlueField-4 的主频未披露）S7001,S7000。**结论：**数据包由硬件转发；64 个核心服务于控制、存储和 KV 缓存软件，因此核心数量跟随的是新增的软件任务，而非带宽。

🔧 技术细节：BlueField-4 的具体规格与悬而未决的问题

- **构成：**一颗 Grace 级 CPU 加上 ConnectX-9 网络；64 个 Neoverse V2 核心、128 GB LPDDR5、800 Gb/s、PCIe 6.0 x16 S7001,S7002。
- **未解之处：**报道的晶体管数量相互矛盾（64B 与 126B）S7002；主频、功耗和价格均未披露。

🎯 企业发展视角

1. **配套率是关键变量。**AWS 和谷歌使用自研卸载芯片 S292,S7520；有多少新兴云服务商、主权客户和企业将 BlueField-4 作为标准配置，将决定这块价值池的大小（见竞争）。

2. **DOCA 与 P4 之争是对软件护城河的检验**。以 DOCA 服务形式编写的基础设施让 BlueField 具有黏性；开放的 P4 与 Linux 工具链则会把它变成一块“带核心的普通网卡”。
3. **DPU 正在变成存储服务器的 CPU**。BlueField-4 驱动 STX 存储机柜 [S7511]，而这个插槽过去由 x86 CPU 占据（见价值链）。
4. **高通（Qualcomm）的问题（仅基于公开信息）：**AI200/AI250 机架采用以太网横向扩展（scale-out）[S173,S90029]。机架级推理是否需要自己的卸载与隔离方案、合作伙伴的 DPU，还是客户现有的网卡即可？

面向 AI 的存储

第 07 层 · DPU、SuperNIC、存储与安全 · 阅读约 9 分钟 · 最后核实：2026-11-05

⚡ 要点速览

- **AI 存储承担三项职能：**流式供给训练数据、吸收突发性的检查点写入，以及 2026 年新增的——充当 KV 缓存的推理“上下文内存” S3012,S7511。
- **检查点体量巨大：**权重、FP32 主副本与 Adam 优化器状态合计每参数 14 字节 S34004，因此一个 Llama 3.1 405B 检查点约 5.7 TB：在 100 GB/s 下约需 57 s，在 Meta 的 Llama 3 存储集群（7,500 台服务器、240 PB）约 7 TB/s 的峰值下不到 1 s S34006,S7000。
- **故障让速度变得值钱：**Llama 3 在 16,384 颗 GPU 上运行的 54 天里遭遇了 466 次作业中断 S34006。将存储从 100 GB/s 提升到 1 TB/s，可将检查点加返工造成的损失从 GPU 时间的约 10% 降至约 3%，按每 GPU 小时 $2.99 计约合每年 $30M（估计） S395,S7000。
- **KV 缓存层级新增“G3.5”：**介于本地 SSD 与共享存储之间、由 BlueField-4 管理的 Pod 级闪存 S7026,S7027。从该层重新加载一个 128K token 的 70B 模型上下文约需 0.2 s，而重新计算约需 4.7 s（估计） S7000。
- **英伟达不卖存储，但制定参考设计。**AI Data Platform（GTC 2025）和 BlueField-4 STX（GTC 2026）都是提供给合作伙伴的蓝图 S7022,S7511,S7004；🟢 12 家厂商正在协同设计预计于 H2 2026 推出的 STX 系统，厂商宣称 token 吞吐量提升 5×、能效提升 4× S7511。
- **弱点：**存储软件的利润归属 VAST Data（2026 年估值约 $30B） S7512、DDN 和 WEKA 等合作伙伴。英伟达拿到的是数据处理器（DPU）、网卡（NIC）以及起粘合作用的软件。

A 405B model's 5.7 TB checkpoint takes ~57 s at 100 GB/s, 0.8 s at Meta's 7 TB/s

Seconds to write one full training checkpoint (14 bytes/parameter) vs aggregate storage bandwidth

LOG SCALE



Source: data from Meta (Llama 3), DeepSeek, ZeRO paper; repo arithmetic [S32006] [S32008] [S31002] [S34007] [S7000] [S7001] …; chart by repo · As of 2026-11-05

检查点写入时间与存储带宽关系的双对数折线图，涵盖四种模型规模（每参数 14 字节）：Llama 3.1 70B（约 0.98 TB）、Llama 3.1 405B（约 5.7 TB）、DeepSeek-V3 671B（约 9.4 TB）和一个万亿参数模型（14 TB）。在 100 GB/s（即一个 BlueField-4 端口的线速）下，405B 检查点约需 57 秒；在 1 TB/s 下约 5.7 s；在 Meta Llama 3 存储集群约 7 TB/s 的峰值下约 0.8 s。

1. 为什么 AI 需要高速存储

- **数据集流式读取（读）：**token、图像或视频源源不断地流向数据加载器。
- **检查点（突发写入）：**每隔几分钟，所有 GPU 同时转储各自分担的模型和优化器状态；Meta 称每颗 GPU 为 1 MB 至 4 GB，突发流量足以打满存储网络 [S34006]。
- **上下文内存（低延迟读写）：**推理服务器把会话状态（即 KV 缓存，见 P2）暂存起来，待用户返回时重新加载。

[Q1 · 职能与失效后果] 对存储而言，失效后果就是 GPU 空转：训练要么在检查点写完之前被阻塞，要么在节点故障时丢失自上一个检查点以来的全部工作；推理则要重新计算本可直接重新加载的上下文，使首 token 时间增加数秒。

> **提示**
>
> **算例 —— 存储速度对一个 16,384 颗 GPU 的训练任务价值几何。**一个 405B 检查点为 405B × 14 字节 = **5.67 TB** [S34004]：在 100 GB/s 下写入需 57 s，在 1 TB/s 下需 5.7 s，在 7 TB/s 下需 0.8 s [S34006]。Llama 3 的训练任务大约每 3 小时失败一次 [S34006,S31003]。标准经验法则（Young 近似）的检查点间隔为 √(2 × 写入时间 × 平均故障间隔)，在 100 GB/s 下约 18 分钟，在 1 TB/s 下约 6 分钟。由此，写入阻塞加上每次故障平均半个间隔的返工，将分别耗费 GPU 时间的 **约 10.2%、约 3.2% 和约 1.2%**。按每 H100 小时 $2.99 计，该集群每年成本约 $429M [S395]，因此从 100 GB/s 提升到 1 TB/s **每年约值 $30M**（估计）[S7000]。**结论：**前沿实验室购买存储带宽是为了提升有效吞吐（goodput），而不是容量。

> 🔧 **技术细节：团队如何缩短检查点停顿**
>
> - **分片检查点：**每颗 GPU 只写入自己的分片，因此带宽随存储服务器数量扩展。
> - **异步检查点：**GPU 在数秒内把状态复制到 CPU 内存后即恢复计算，再由 CPU 将其写入存储，这需要大容量主机内存（见第 04 层）。

2. 并行文件系统、对象存储与合作伙伴生态

并行文件系统将每个文件条带化分布到众多存储服务器上，使数千颗 GPU 能同时读写同一个检查点。**对象存储**（S3 接口）按键存储完整对象：每 PB 成本更低、规模几乎无上限，但速度较慢。典型的 AI 工厂将原始数据集放在对象存储上，将检查点放在并行文件系统或全闪存文件层上。

> **提示**
>
> **算例 —— 为什么条带化至关重要。**Meta 的 Llama 3 存储集群由 7,500 台服务器提供约 7 TB/s 的峰值 [S34006]，约合 **每台服务器 0.93 GB/s**。单台这样的服务器吸收一个 5.67 TB 的检查点需要 **约 1.7 小时**；条带化分布到全部 7,500 台后，**不到一秒**即可完成。**结论：**AI 存储的速度靠“广度”买来（服务器、网卡和闪存并行），因此单端口 DPU 带宽（BlueField-4 为 800 Gb/s）决定了扩展的基本单元 [S7001]。

英伟达的做法是认证并发布参考设计，而不是销售存储阵列：两条存储认证路线，一条面向云合作伙伴设计，一条面向企业级设计 [S7021]；AI Data Platform 参考设计（GTC 2025）[S7022]；以及 BlueField-4 STX（GTC 2026），其首个机架级实现是 CMX 上下文内存平台 [S7511,S7004]。

合作伙伴	架构（公开信息）	与英伟达的结合点
DDN	并行文件系统（EXAScaler）；Infinia 2.0 数据平台	AI Data Platform 集成 [S7023]；STX 协同设计 [S7511]

合作伙伴	架构（公开信息）	与英伟达的结合点
VAST Data	全闪存、解耦式文件与对象存储	STX 协同设计 S7511；获英伟达投资，估值约 $30B（2026 年 4 月）S7512
WEKA	基于 NVMe 闪存的并行文件系统	STX 协同设计 S7511
NetApp	AIPod（横向扩展 NAS）	NVIDIA-Certified Storage 认证 S7023；STX S7511
Everpure（原 Pure Storage）	FlashBlade 全闪存文件与对象存储	获认证的高性能存储 S7023；STX S7511,S7025
Dell、HPE、IBM、Hitachi Vantara	系统厂商的文件与并行文件产品线	AI Data Platform 集成 S7023；STX S7511
Cloudian、MinIO、Nutanix	S3 对象存储；超融合	Cloudian 参考架构 S7023；STX S7511

3. KV 缓存层级：存储成为推理内存

智能体需要维持长对话，每个对话都有一个随每个 token 增长的 KV 缓存。重新计算要耗费 GPU 时间；把它们全部放在高带宽内存（HBM）中又不可能。英伟达的答案是一套阶梯式层级（存储分层），由 Dynamo 和 NIXL 在各层之间搬运 KV 块 S3013,S7026：



G3.5 是由 BlueField-4 管理、由一个 Pod 内的 GPU 共享的闪存层，存放生命周期短但对延迟敏感的 KV 缓存，长期状态则留在 G4 S7026,S7027。英伟达在 CES 2026 上首次以“推理上下文内存存储平台”（Inference Context Memory Storage platform）的名义展示它，宣称每秒 token 数最高提升 5× S3012。分析师指出，所谓“无状态”的说法需要加以限定，因为 Dynamo 和 NIXL 仍需追踪每个 KV 块的存放位置 S7027。

128K-token 70B context: 1.1 ms from HBM, 0.2 s from BlueField-4 flash, 4.7 s to recompute

Time to move a 21.5 GB FP8 KV cache (Llama 3.1 70B, 131,072 tokens) into a Rubin GPU, by tier

LOG SCALE



Source: data from NVIDIA (Rubin, Vera, BlueField-4), Meta (Llama 3), PCI-SIG; repo arithmetic [S100] [S90006] [S4000] [S7001] [S3012] [S222] …; chart by repo · As of 2026-11-05

恢复一个 21.5 GB KV 缓存（Llama 3.1 70B，128K token，FP8）所需时间的对数坐标横向柱状图：G1 HBM4（19.2 TB/s）约 1.1 ms；G2 Vera LPDDR5X 经 NVLink-C2C（约 450 GB/s）约 47.7 ms；G3.5 BlueField-4 上下文内存存储经 800 Gb/s 链路约 215 ms；G3 单块本地 PCIe Gen5 x4 SSD 约 1.4 s；在 Rubin GPU 上以稠密 FP8 峰值的 50% 重新计算预填充约 4.7 s（估计）；按每颗 GPU 分摊 Meta 7 TB/s 的 Llama 3 存储集群约 50 s。G3.5 层比重新计算快约 22x。

提示

算例 —— 每个层级能暂存多少个长对话。Llama 3.1 70B 每个 token 存储 163,840 字节的 FP8 KV 缓存 [S32006]，因此一个完整的 131,072 token 上下文为 **21.5 GB**。一颗 Rubin GPU 的 288 GB HBM4 扣除约 70 GB 的 FP8 权重后，可暂存约 **10** 个这样的会话 [S100]。Vera 每颗 GPU 约 750 GB 的 LPDDR5X（每颗 CPU 1.5 TB，各配两颗 GPU）[S100] 可再增加约 **35** 个。1 PB 的 G3.5 闪存可容纳约 **46,500** 个，据报道该层级的容量可达每个 Pod 数 PB [S7027]。**结论：**上下文层级把一个 GPU 时间问题转化为闪存容量问题，速度比重新计算快约 20×（估计）[S7000]。

注意

误区与事实。*误区：*“英伟达正在进军存储业务。”*事实：*STX 是面向合作伙伴的参考架构，而非英伟达自己销售的系统 [S7004]。英伟达出售的是其中的 BlueField-4 以及负责放置 KV 块的软件；合作伙伴出售硬盘、软件和支持服务，并保留大部分存储利润。

🎯 企业发展视角

1. **英伟达已把自己写进了存储的物料清单。**每个 STX 机柜都需要 BlueField-4 [S7511]，而英伟达的软件决定由哪个层级保存上下文。相对于硬盘和软件厂商，这能为英伟达攫取多少存储价值？见价值链。
2. **上下文内存可能拉动闪存需求。**如果智能体式（agentic）推理在每个 Pod 中保留数 PB 的 KV 缓存 [S7027]，闪存和控制器厂商将受益；但 5× 吞吐量的说法仍有待独立基准测试验证 [S7511]。
3. **合作伙伴估值已反映这一转变。**VAST Data 约 $30B 的估值 [S7512] 显示了存储软件蕴含的价值之大，而英伟达正是 VAST 的投资方 [S482]。哪些合作伙伴会成为参考设计中不可或缺的一环？
4. **高通（Qualcomm）的问题（仅基于公开信息）：**每块 AI200 卡配备 768 GB 的 LPDDR [S173]。这种板载容量能否减少对 G3.5 式层级的需求，还是长上下文智能体服务仍然需要这样一层？

SuperNIC 与 GPUDirect

第 07 层 · DPU、SuperNIC、存储与安全 · 阅读约 8 分钟 · 最后核实：2026-11-05

⚡ 要点速览

- **每颗 GPU 都有自己的网卡**。每颗 GPU 的横向扩展（scale-out）带宽从 200 Gb/s（DGX A100）→ 400（DGX H100、GB200）→ 800（GB300，ConnectX-8）→ 1,600 Gb/s（Vera Rubin，ConnectX-9）S315,S318,S264,S33004。
- **ConnectX 带宽 15 年间提升 29×**，从 56 Gb/s（2011）升至 1.6 Tb/s（2026），大约每三年翻一番 S273,S33004。
- **SuperNIC 是一种针对 GPU 间（东西向）流量优化的网卡（NIC）**，与 Spectrum-X 交换机协同设计 S271；数据处理器（DPU）则额外配备通用核心来承担基础设施工作。
- **ConnectX-8 内置一个 48 通道的 PCIe Gen6 交换芯片**，在部分服务器中取代了分立的 PCIe 交换芯片 S7017，不过并非所有厂商都采用 S7018。
- **GPUDirect RDMA 让网卡直接写入 GPU 显存**。没有它，将入站数据暂存于 CPU 内存将消耗 39–150% 的主机内存带宽（估计）S7000。
- **GPUDirect Storage** 将 DGX-2 从存储到 GPU 的带宽上限从约 50 GB/s 提升至 100–215 GB/s，并将 CPU 负载降低约 3×（英伟达数据）S7009,S7010。
- **最强挑战：**来自博通（Broadcom）和 AMD 的商用 800G 超以太网（Ultra Ethernet）网卡 S280,S289,S290；AMD 的 Helios 为每颗 GPU 配三块 800G 网卡，即 2.4 Tb/s，而 Vera Rubin 为 1.6 Tb/s S228,S7500。

ConnectX bandwidth rose 29× from 56 Gb/s (2011) to 1.6 Tb/s (2026), doubling about every 3 years

Maximum port bandwidth per NIC / DPU, Gb/s per direction, by launch year; rivals' AI NICs and DPUs shown as markers

LOG SCALE



Source: data from NVIDIA/Mellanox, Broadcom, AMD, Intel [S273] [S266] [S264] [S33004] [S204] [S270] ...; chart by repo · As of 2026-11-05

> 按年份的网卡带宽对数坐标图：英伟达 ConnectX 从 56 Gb/s（ConnectX-3，2011）历经 100（ConnectX-4/5）、200（ConnectX-6）、400（ConnectX-7）、800（ConnectX-8）升至 1,600 Gb/s（ConnectX-9，2026）；BlueField DPU 从 100 升至 800 Gb/s（BlueField-4）；博通 Thor Ultra 和 AMD Vulcano 于 2025-26 年达到 800 Gb/s，英特尔 IPU E2100 为 200 Gb/s。

1. SuperNIC 与 DPU：同一芯片家族的两种职能

东西向流量在 GPU 之间流动：突发性强、同步进行的集合通信操作中，最慢的数据包决定整体节奏（见第 06 层）。**南北向**流量则将集群与用户、存储和管理系统相连。英伟达为两者分别打造不同的端点。

	SuperNIC（东西向）	DPU（南北向、基础设施）
职能	以线速为单颗 GPU 的集合通信供数	运行运营方的网络、存储与安全软件栈
板载算力	极少；以数据包引擎为主	Arm 核心（BlueField-3 为 16 个，BlueField-4 为 64 个）S269,S7001
产品	ConnectX-8、ConnectX-9、BlueField-3 SuperNIC S264,S33004,S271	BlueField-3、BlueField-4 S269,S7001
数量	每颗 GPU 一块（或更多）	每台服务器、每个托盘或每个存储机柜一块
关键特性	RoCE 自适应路由，由网卡侧完成重排序，以及拥塞控制 S271	虚拟交换、NVMe-oF、在线加密、租户隔离 S7024

SuperNIC 的价值来自协同设计：Spectrum-X 交换机把一条流的数据包分散喷洒到所有路径上，SuperNIC 再对其重新排序，并利用交换机的拥塞信号调节发送端速率 S271。ConnectX-8 还集成了一个 48 通道的 PCIe Gen6 交换芯片，因此 GPU 与网卡之间无需单独的交换芯片 S7017；ConnectX-9 的规格为最多 48 条 Gen6 通道和 800 Gb/s 端口 S7535。

[Q2 · 关键指标] 五个数字即可解释本层：

- **每颗 GPU 的横向扩展 Gb/s** 及每颗 GPU 配置的网卡数：过去三代从 400 → 800 → 1,600 Gb/s S266,S264,S33004。
- **每 Gb/s 基础设施流量消耗的主机周期**（无卸载时约占核心的 19–33%），以及每 100 Gb/s 对应的 DPU 核心数（BlueField-3 为 4 个，BlueField-4 为 8 个）S7005,S7001。
- **负载下的有效带宽与尾延迟**，二者决定 GPU 在集合通信中的等待时间（第 06 层）。
- **每颗 GPU 的存储 GB/s**：决定检查点耗时（秒）与 KV 缓存重新加载耗时（毫秒）（见面向 AI 的存储）。
- **机密模式开销**，即吞吐量损失百分比与首 token 时间（见机密计算）。

> **提示**
>
> **算例 —— 为什么每颗 GPU 1.6 Tb/s 需要不止一条 PCIe 链路。**1.6 Tb/s 即单向 200 GB/s，而一条 PCIe Gen6 x16 链路单向约承载 ~128 GB/s S222，会把单颗 GPU 限制在约 1.0 Tb/s。要喂饱 1.6 Tb/s，至少需要两条 x16 链路的通道数，这与 ConnectX-9 的 48 条通道 S7535 以及 🟡 每颗 Rubin GPU 配两块 ConnectX-9 的报道 S7020 相吻合。每个机架 72 颗 GPU × 1.6 Tb/s = **115.2 Tb/s**，相当于一台 144 端口 800G Quantum-X800 交换机的容量 S264。**结论：**每个 Vera Rubin 机架都要消耗一台旗舰交换机的全部端口，因此英伟达的网卡和交换机收入随 GPU 同步增长。

2. GPUDirect RDMA：网卡直接写入 GPU 显存

RDMA 让一台机器的网卡在不经过任一端 CPU 的情况下读写另一台机器的内存。GPUDirect RDMA 则把目标换成 GPU 显存：网卡经 PCIe 以点对点方式直接写入 HBM，理想情况下通过与 GPU 共享的交换芯片完成。没有它，数据就要绕道 CPU 内存中的中转缓冲区（bounce buffer）。





绕道的代价不止于延迟：除了 CPU 自身的工作负载外，每个入站字节都要两次穿过主机 DRAM。

Without GPUDirect, staging NIC data in CPU memory would use 39–150% of its bandwidth

Inbound NIC data staged in host DRAM (written, then read = 2×) as % of host CPUs' peak memory bandwidth; one direction



Source: data from NVIDIA, AMD system specs; CPU datasheets; repo arithmetic [S189] [S273] [S315] [S188] [S318] [S266] …; chart by repo · As of 2026-11-05

柱状图（本资料库测算）：若入站网络数据必须先暂存于 CPU 内存再送达 GPU，每个字节都将两次穿过主机 DRAM。这将需要占用 DGX-1 的 154 GB/s 中的 100 GB/s（65%）、DGX A100 的 410 GB/s 中的 400（98%）、DGX H100 的 614 GB/s 中的 800（130%）、GB200 托盘的 1,024 GB/s 中的 400（39%）、GB300 托盘的 1,024 中的 800（78%）、Vera Rubin 托盘的 2,400 中的 1,600（67%），而对于整个 AMD Helios 机架，则需要其 18 颗 EPYC Venice CPU 的 28,800 GB/s 中的 43,200（150%）。GPUDirect RDMA 让网卡直接写入 GPU 显存，从而消除这部分流量。

提示

算例 —— 没有 GPUDirect 的 DGX H100。八块 400 Gb/s 的 ConnectX-7 最多可提供 **400 GB/s** 入站流量 [S318,S266]。若经中转缓冲，就意味着写入 400 GB/s、再读出 400 GB/s，合计 **800 GB/s** 的 DRAM 流量，而两颗 Xeon 8480 级主机 CPU 的峰值仅为 **614 GB/s** [S33022]：在 CPU 做任何其他事情之前就已达 **130%**（估计）[S7000]。**结论：**在当今的线速下，GPUDirect 是必选项，而将网卡在 PCIe 拓扑上紧邻 GPU 放置（现已内置于 ConnectX-8）是一项设计要求。

🔧 **技术细节：GPUDirect RDMA 的实现原理**

- **内存注册：**GPU 驱动锁定（pin）GPU 显存，并将其物理地址暴露给网卡驱动，使网卡能够对其执行 DMA。
- **PCIe 拓扑：**当 GPU 与网卡共享同一个 PCIe 交换芯片时，点对点流量最快；穿越 CPU 的根复合体（root complex）可能降低吞吐量，这正是 ConnectX-8 集成交换芯片的原因 [S7017]。

3. GPUDirect Storage：从磁盘读取时绕过 CPU

GPUDirect Storage（GDS）把同样的思路用于文件：不再先读入 CPU 页缓存再复制到 GPU，而是由 NVMe 盘或存储网卡将数据直接 DMA 到 GPU 显存。英伟达的 DGX-2 测试至今仍是最清晰的公开对比：经 CPU 内存约 50 GB/s，使用 GDS 则为 100–215 GB/s，CPU 利用率改善约 3×，cuDF CSV 读取器比朴素路径快 8.8× [S7009,S7010]。

Bypassing the CPU lifted a DGX-2's storage-to-GPU ceiling from ~50 GB/s to 100–215 GB/s

GB/s into the 16 V100 GPUs of one DGX-2, by data path; NVIDIA measurements (2019–20); hatched = theoretical sum



Source: data from NVIDIA Technical Blog; Blocks and Files [S7009] [S7010]; chart by repo · As of 2026-11-05

英伟达 DGX-2 中存储到 GPU 带宽的横向柱状图：经系统内存中 CPU 中转缓冲区的传统路径上限约为 50 GB/s；使用 GPUDirect Storage 时，本地 NVMe 盘可达 53+ GB/s，经网卡访问的远端存储达 100 GB/s 以上，八个 PCIe 插槽中的 RAID 卡达 112 GB/s，所有来源合计理论值约 215 GB/s，约为中转缓冲路径的 4x。英伟达还报告 CPU 利用率改善约 3x。厂商数据。

提示

算例 —— 冷启动一个 405B 推理副本。FP8 格式的 Llama 3.1 405B 权重约 405 GB [S32008]。按 DGX-2 中转缓冲约 50 GB/s 的上限，加载需 **约 8.1 s**；按 GDS 约 215 GB/s 的上限，则为 **约 1.9 s** [S7009]。**结论：**根据需求伸缩推理副本的集群在每次扩容（scale-up）时都要付出这一代价，因此 GDS 缩短了新增容量闲置等待的时间。

注意

误区与事实。*误区：*“GPUDirect 是英伟达的锁定手段。”*事实：*它建立在标准的 PCIe 点对点和 RDMA 之上，存储厂商也在各自的客户端中实现了 GDS [S7023]。锁定效应更为隐性：NCCL、cuFile、驱动程序和 ConnectX 固件经过联合验证，因此英伟达的路径总是最先跑通。

🎯 企业发展视角

1. **网卡收入随 GPU 增长。**每颗 GPU 配一到两个 SuperNIC 端口、每个机架消耗一台旗舰交换机的端口，这使其成为一门搭乘 GPU 出货量的走量生意（见价值链）。

2. **PCIe 交换芯片正被吸收整合**。ConnectX-8 集成的 Gen6 交换芯片 [S7017] 在英伟达设计的服务器中抢走了商用 PCIe 交换芯片厂商的插槽。
3. **商用 800G 网卡正在缩小硬件差距** [S280,S289,S290]；英伟达的防线在于交换机与网卡的协同设计以及 NCCL。关注独立的有效带宽测试（见竞争）。
4. **高通（Qualcomm）的问题（仅基于公开信息）：** 对于 AI200/AI250 这类以太网横向扩展机架 [S173,S90029]，商用超以太网网卡是否足够，还是规模化推理需要一块能直通加速器内存的协同设计网卡?

GPU 上的机密计算

第 07 层 · DPU、SuperNIC、存储与安全 · 阅读约 8 分钟 · 最后核实：2026-11-05

⚡ 要点速览

- **机密计算保护的是使用中的数据**。权重、提示词和 KV 缓存始终位于一个可信执行环境（TEE）内，云运营方、虚拟机管理程序（hypervisor）和主机操作系统都无法读取；客户在发送机密数据之前通过远程证明（attestation）来验证这一点。
- **英伟达在 GPU 上率先行动：**H100 是首款支持机密计算的 GPU，以片上硬件信任根为锚点；Blackwell 增加了 TEE-I/O 和在线 NVLink 保护；Vera Rubin NVL72 将其扩展到整个机架 S7012,S301,S7028。
- **对大模型而言，实测成本很小：**在 H100 上，机密模式使 Llama-3.1-8B 的吞吐量下降 6.85%、Phi-3-14B 下降 4.58%、Llama-3.1-70B 约 0%，但使 8B 模型的首 token 时间增加 19% S7011。
- **Blackwell“几乎相同”的吞吐量是厂商说法**；本资料库未找到任何关于 Blackwell 或 Rubin 机密模式的独立基准测试 🔴 S7012。
- **公有云已提供该能力：**Azure 的机密 H100 虚拟机于 2024 年 9 月正式商用（GA）S7013；谷歌（Google）的 A3 H100 机密虚拟机将 GPU 与 Intel TDX 配对 S7016。
- **弱点：**GPU TEE 依赖 CPU TEE（Intel TDX、AMD SEV-SNP），而 AMD 和英特尔 CPU 即将支持的 PCIe 标准 TDISP 设备模型，可能使英伟达的先发优势商品化 S7014,S7015。

Confidential mode cost an H100 6.85% of throughput on an 8B model, ~0% on 70B

Performance overhead of running an LLM inside an H100 TEE vs normal mode, %; one published benchmark (2024)



Source: data from Zhu et al., arXiv 2409.03992 [S7011]; chart by repo · As of 2026-11-05

> 2024 年一项基准测试中 H100 机密计算开销的柱状图：吞吐量开销 Llama-3.1-8B 为 6.85%，Phi-3-14B 为 4.58%，Llama-3.1-70B 为 -0.13%（约为零）；首 token 时间开销 Llama-3.1-8B 为 19%。开销主要来自对 CPU-GPU 传输的加密，因此随着模型增大（即每搬运一个字节对应的计算量增加）而缩小。

1. GPU 可信执行环境如何工作

不妨想象租用大楼里的一个银行金库：房东打不开它，审计师的封条则证明它货真价实。一套机密 GPU 部署由四部分组成：

1. **CPU 上的机密虚拟机**。Intel TDX 或 AMD SEV-SNP 对虚拟机内存加密，并阻止虚拟机管理程序访问[S7014,S7016]。
2. **处于机密模式的 GPU**。固件锁定 GPU，使主机无法读取其显存；身份密钥保存在片上信任根中[S7012]。
3. **受保护的链路**。在 H100 上，穿越 PCIe 的数据由驱动程序加密、由 GPU 解密，这是开销的主要来源[S7011]。Blackwell 的 TEE-I/O 则在硬件中对该链路和 NVLink 进行在线保护[S7012]。
4. **远程证明**。GPU 对其固件和模式签发一份报告；在密钥服务释放权重或数据之前，由客户的验证方对报告进行核验。



提示

算例 —— 开销对一个 1,000 颗 GPU 的服务意味着多少成本。1,000 颗 H100 按每小时 $2.99 计，每年成本约 **$26.2M**[S395]。对于 8B 级模型，6.85% 的吞吐量损失[S7011]意味着需要多约 7.4% 的容量，**每年约 $1.9M**；对于 70B 模型，实测损失约为 0%。8B 模型的首 token 时间从 24.2 ms 升至 28.8 ms[S7011]。**结论：**对于大模型，这点开销在正常的价格谈判范围之内；它真正造成影响的是小型、对延迟敏感的模型，因为数据传输在其工作量中占比更高。

🔧 技术细节：为什么开销随模型规模增大而缩小

- **成本所在：**在 H100 上，开销来自 CPU–GPU 传输的加密；GPU 内部的计算全速运行[S7011]。
- **每字节计算量：**在传输量相近的情况下，70B 模型每个 token 的计算量约为 8B 模型的 9×，因此固定成本被摊薄。
- **TEE-I/O（Blackwell）：**在链路硬件内部完成加密，省去了软件中转缓冲步骤，这正是英伟达宣称吞吐量接近原生水平的原因[S7012]；尚待独立验证。

2. 为什么重要：主权 AI、受监管数据，以及部署在他人云中的权重

- **主权 AI 项目**需要证明外国运营方或芯片厂商的固件无法看到本国数据；远程证明把“请相信我们”变成了一项由客户自己执行的核验。
- **受监管行业**（医疗、金融、公共部门）只要使用中的数据受到保护，就可以使用共享 GPU 云。
- **模型所有者**越来越多地将前沿模型权重部署在自己无法控制的数据中心：新兴云服务商（neocloud）、主权站点、企业自有机房。加密的权重只会在通过远程证明的 GPU 内部解密。

> **提示**
>
> **算例 —— 被保护的是什么。**Meta 报告训练 Llama 3.1 405B 用了 30.84M H100 GPU 小时 [S31002]。按每 GPU 小时 $2–3 计，一套权重凝结了 **约 $62–92M 的算力**（估计），这还未计入数据、人力和后训练。在 H100 上保护它的代价是推理服务吞吐量的 0–7% [S7011]。**结论：**对于向第三方站点授权模型权重的实验室而言，机密计算是一份廉价的保险，这也是英伟达将 Vera Rubin NVL72 作为机架级机密计算平台来推广的原因 [S7012,S7028]。

3. AMD、英特尔和 Arm 在平台层面的比较

机密 AI 需要一个 CPU TEE、一个加速器 TEE，以及两者之间和加速器之间受保护的链路。英伟达在加速器一侧领先；CPU 厂商掌控 CPU 一侧，并正在通过 PCI-SIG 的 TDISP 对设备链路进行标准化。

能力	英伟达	AMD	英特尔	Arm 生态
CPU 机密虚拟机	🟨 Vera Rubin NVL72 宣称覆盖从 CPU 到 NVLink 的路径 [S301,S7028]	🟩 EPYC 上的 SEV-SNP [S7014]	🟩 TDX；用于谷歌的 H100 机密虚拟机 [S7016]	🟦 Arm CCA Realms；未发现搭配 GPU 的云服务 🔴
加速器 TEE	🟩 自 H100（2022）起 [S7012]	🟥 未发现公开的 Instinct GPU TEE 🔴	🟥 未发现 Gaudi 相关方案 🔴	🟦 取决于加速器厂商
设备链路（TDISP / TEE-I/O）	🟩 Blackwell TEE-I/O [S7012]	🟨 EPYC 9005 列出 SEV-TIO；已有面向 Venice 及 PCIe 6.0 的 Linux 补丁 [S7014,S7015]	🟨 TDX Connect 是英特尔的对应方案；状态未确认 🔴	🟦 未发现
纵向扩展链路加密	🟩 在线 NVLink 保护，Rubin 上达到机架级 [S7012,S301]	🟥 未发现 Infinity Fabric 或 UALink 的相关方案 🔴	不适用	不适用

> **提示**
>
> **算例 —— 为什么 NVLink 加密才是真正的突破口。**FP8 格式的 Llama 3.1 405B 仅权重就需要约 405 GB [S32008]：至少需要 **6 颗 H100**（每颗 80 GB）或 **2 颗 Rubin GPU**（每颗 288 GB）[S100]，这还未计入任何 KV 缓存；一个万亿参数的 FP8 模型至少需要 **4 颗 Rubin GPU**。前沿规模的机密推理必然是多 GPU 的，而这些 GPU 之间通过 NVLink 通信，英伟达从 Blackwell 起对其进行在线保护 [S7012]。**结论：**让前沿模型的机密推理服务变得可行的，是受保护的纵向扩展（scale-up）链路，而非单 GPU TEE，且目前尚无竞争对手公开达到同等水平（🔴 本资料库截至 2026-11-05 的判断）。

> **注**
>
> 🐂 **看多观点。**英伟达拥有唯一已出货、且具备受保护纵向扩展链路的 GPU TEE [S7012]；要求远程证明的主权客户和受监管客户最终会选择英伟达机架，而且该功能对大模型的成本很低 [S7011]。

> **注意**
>
> 🐻 **看空观点**。客户最看重的信任锚是 CPU TEE 和远程证明服务，而它们由英特尔、AMD 或云厂商掌控。随着 TDISP 设备信任机制落地 EPYC 和 Xeon 平台 [S7014,S7015]，加速器厂商可以直接接入标准的机密虚拟机，英伟达的领先优势将缩小为单纯的工程先发优势。

🎯 企业发展视角

1. **远程证明服务是一个控制点**。无论由谁（英伟达、CPU 厂商、云厂商或第三方）核验硬件报告，它都处于每一次机密部署的必经路径上。是否存在一项可以自建或收购的独立验证方业务?
2. **机密计算对主权交易的决定作用可能超过基准测试**；在这一领域具备卡位优势的厂商见价值链。
3. **标准可能拉平竞争格局**。基于 TDISP 的设备信任机制 [S7015] 让任何加速器都能加入 CPU 的机密虚拟机；谁会打造下一个具备受保护纵向扩展链路的加速器 TEE（见竞争）?
4. **高通（Qualcomm）的问题（仅基于公开信息）：** AI200/AI250 瞄准主权和企业推理市场，包括 HUMAIN 计划中的 200 MW 部署 [S173,S90030]。这类买家会期待怎样的远程证明方案：主机 CPU 的 TEE、加速器侧的 TEE，还是两者兼有?

DPU、SuperNIC、存储与安全：竞争

第 07 层 · DPU、SuperNIC、存储与安全 · 阅读约 9 分钟 · 最后核实：2026-11-05

⚡ 要点速览

- **一个标签下其实是两个市场。**AI 后端网络网卡（NIC）（每颗 GPU 一块 SuperNIC）默认随英伟达机架出货；而负责卸载云网络、存储与安全的数据处理器（DPU），则是最大买家选择自研的领域 S264,S7503,S7504。
- **在速度上英伟达领先一步：**ConnectX-9 随 Vera Rubin 以每颗 GPU 1.6 Tb/s 出货；博通（Broadcom）的 Thor Ultra 和 AMD 的 Vulcano 为 800 Gb/s S33004,S7529,S7500。
- **每一步都被更快地复制：**竞争对手追平 400G 用了约 3 年，追平 800G 最多只用了 1 年，这得益于开放的超以太网（Ultra Ethernet） 1.0 规范（2025 年 6 月）（见路线图） S266,S289,S7528。
- **AMD 用网卡数量换带宽：**Helios 为每颗 MI455X 配三块 800G Vulcano 网卡，即 2.4 Tb/s，而 Rubin 为 1.6 Tb/s S228,S7500。
- **[Q5 · 最强挑战者]** 超大规模云厂商的自研卸载方案，以 AWS Nitro 为首：当前每一代 EC2 实例都运行在它之上，AWS 的 GPU 实例通过自有的 EFA、而非 ConnectX 进行横向扩展 S7503,S292。微软（Microsoft， Azure Boost DPU）和谷歌（Google， Titanium、Falcon）沿用同一套打法 S7504,S7520,S7519。
- **这块价值池增长迅速：**Dell'Oro 数据显示，SmartNIC 与 DPU 收入在 1Q 2025 同比增长 71%，在 2Q 2025 翻倍 S7522,S7523。

5 of 8 rivals trail ConnectX-9's 1.6 Tb/s; the deepest challenge is captive offload

Repo verdict for each rival's best NIC/DPU vs NVIDIA's nearest equivalent (SuperNIC vs NIC, DPU vs DPU), six dimensions; cell = verdict letter + key fact

	Bandwidth per device	Programmability	AI-transport features	Merchant availability	Ecosystem / software	Deployed scale
AWS (Nitro + EFA) Nitro v6 card; EFA/SRD	B · 400G per card vs 1.6T	D · AWS-only firmware	P · SRD multipath	D · not sold	D · captive: all of EC2	**L · every Nitro EC2 host**
AMD Pensando Vulcano 800 / Salina 400	B · 800G vs 1.6T (3 per GPU)	P · P4 pipeline vs DOCA	P · UEC 1.0 ready	P · sold; Helios default	B · smaller SDK base	B · Helios ramp from Q3 2026
Broadcom Thor Ultra 800G UEC NIC	B · 800G vs 1.6T	B · fixed-function NIC	P · UEC: trimming, multipath	**L · works with any UEC switch**	B · new (sampling 2025)	B · sampling since Oct 2025
Intel IPU E2100 (Mount Evans)	B · 200G	P · P4 + 16 Arm N1	D · first Falcon platform	B · mostly one customer	B · NEX kept after review	D · Google fleet
Google (Titanium + Falcon) in-house offload system	D · not disclosed	D · in-house	D · Falcon (OCP spec)	D · not sold	D · captive: GCP	D · GCP fleet
Microsoft Azure Boost DPU Fungible-derived DPU	D · not disclosed	P · programmable SoC	D · front-end storage/network	D · not sold	D · captive: Azure	P · new Azure servers (plan)
Marvell OCTEON 10; custom NICs (Meta FBNIC)	B · FBNIC 4x100G	P · Arm Neoverse N2 DPU	B · no AI back-end NIC found	D · custom per customer	B · per-customer software	D · Meta front-end
Xsight Labs E1 800G DPU	P · 800G = BlueField-4	P · Arm cores, SONiC-DASH	B · front-end DPU focus	P · merchant	B · startup ecosystem	B · early operator wins

L = rival leads NVIDIA　P = parity　B = rival behind　D = different approach

Analyst judgement (speculative)

Source: data from repo analysis of vendor specs (I07_competitor_verdicts.csv) [S7503] [S33004] [S7533] [S7534] [S292] [S7500] ...; chart by repo · As of 2026-11-05

> 8 家网卡与 DPU 挑战者在六个维度上对标英伟达的热力图。5 家竞争对手在单设备带宽上落后（AWS Nitro v6 每卡 400G，AMD Vulcano 和博通 Thor Ultra 800G，英特尔 IPU 200G，而 ConnectX-9 为 1.6 Tb/s）；AMD Pensando 和博通借助超以太网在 AI 传输特性上与英伟达持平；博通在开放性上领先，AWS Nitro 在部署规模上领先（共 2 个“领先”单元格）；谷歌、微软和 AWS 大多为“路线不同”，因为其卸载芯片为自用（共 17 个此类单元格）。

网卡与 DPU 之争如何评分

在一座工厂里，SuperNIC 是 GPU 的**装卸码头**，DPU 则是核查访客、隔离租户的**前台**。码头比拼吞吐量；前台比拼可编程性与控制力。因此，竞争对手分为两类：商用网卡厂商（博通、AMD、Xsight Labs），以及拥有自用芯片（captive silicon）的云运营商（AWS、微软、谷歌）。

竞争对手（最佳产品）	单设备带宽	可编程性	AI 传输特性	商用可得性	生态 / 软件
AWS Nitro v6 + EFA	🟥 每卡 400G，对比 1.6T	🟦 AWS 专有固件	🟨 SRD 多路径	🟦 不对外销售	🟦 覆盖全部 EC2
AMD Pensando Vulcano / Salina	🟥 800G（每 GPU 3 块）	🟨 P4 对 DOCA	🟨 支持 UEC 1.0	🟨 对外销售；Helios 默认配置	🟥 SDK 用户基础小
Broadcom Thor Ultra	🟥 800G	🟥 固定功能	🟨 UEC 包裁剪（trimming）、多路径	🟩 适配任意 UEC 交换机	🟥 2025-10 起送样
Intel IPU E2100（与谷歌合作）	🟥 200G	🟨 P4 + 16 个 Arm 核心	🟦 Falcon 平台	🟥 基本只有一个客户	🟥 出售评估后该部门得以保留
Microsoft Azure Boost DPU	🟦 未披露	🟨 可编程 SoC	🟦 侧重前端	🟦 不对外销售	🟦 仅限 Azure
Xsight Labs E1	🟨 800G = BlueField-4	🟨 Arm、SONiC-DASH	🟥 侧重前端	🟨 商用	🟥 初创公司

评级 = 竞争对手对比英伟达最接近的同类产品（🟩 对手领先 · 🟨 持平 · 🟥 对手落后 · 🟦 路线不同）。规格来源：S7503,S7500,S228,S7529,S291,S7519,S7518,S7504,S7517,S512。

> **提示**
>
> **算例 —— 1.6 Tb/s 能为一个训练步带来什么。**假设每颗 GPU 必须跨机架对 2 GB 梯度做全规约（all-reduce）。环形全规约发送的数据量约为消息的 2×，即每颗 GPU 约 32 Gb：在 800 Gb/s 下约 40 ms，在 ConnectX-9 的 1.6 Tb/s 下约 20 ms，在 Helios 的 2.4 Tb/s 下约 13 ms [S33004,S228]。如果这部分流量无法被计算掩盖，在 500 ms 的训练步上节省 20 ms 就意味着有效 GPU 时间增加 4%，对于一个年成本 $1B 的集群约合每年 $40M（估计，本资料库 🔴）。

> **🔧 技术细节：“AI 传输特性”指什么**
>
> 传统的 RoCE（基于以太网的 RDMA）假设网络无损，一旦丢包就重传全部数据，因此一条拥塞链路就会拖停整个集合通信。Spectrum-X 由交换机把数据包分散到多条路径、再由 SuperNIC 重新排序，因此两端都必须是英伟达的设备 [S271]。AWS 的 SRD 将数据包喷洒到多条路径上，并在 Nitro 硬件中完成丢包恢复 [S292]。超以太网 1.0 则把同样的理念（数据包喷洒、包裁剪、乱序交付）标准化，供任何厂商使用 [S7528,S7529]。悬而未决的问题是：谁能同时掌控线路的两端。

逐一审视挑战者

AWS Nitro 与 EFA：最强挑战者

亚马逊于 2015 年以据报道约 $350–370M 收购 Annapurna Labs；完整的 Nitro System（卸载虚拟机管理程序（hypervisor）、网络、存储与安全）在 re:Invent 2017 上亮相 [S4540,S7533]。AWS 目前列出的第六代 Nitro 每卡最高 400 Gb/s，并在近期的 GPU 实例上支持基于 EFA 的 RDMA [S7503]。EFA 为 p5（8× H100）或 p6-b200（8× B200）实例提供 3.2 Tb/s，即每颗 GPU 400 Gb/s [S292]。

最有力的论据：谁掌控虚拟机管理程序，谁就掌控网卡；AWS 本来就需要在每台服务器中部署 Nitro，因此加上 RDMA 传输的边际成本很低。**已缩小的差距：**AWS 追平了 H100 时代每颗 GPU 400 Gb/s 的水平，但

一块 Nitro v6 卡的带宽仅为 ConnectX-9 的四分之一，且不在 AWS 以外销售 [S7503,S33004]。

> **提示**
>
> **算例 —— 英伟达在 AWS 放弃的网卡收入。**p5 每 8 颗 GPU 提供 3,200 Gb/s，与每颗 H100 配一块 ConnectX-7 时每颗 GPU 400 Gb/s 的水平相同 [S292,S266]。每有 100,000 颗英伟达 GPU 部署在 EFA 之后，英伟达就少出货相应的 SuperNIC；按每块 400G 网卡假设 $1,000–2,000 计（估计，本资料库🔴），即有 $100–200M 的网卡芯片收入留在了 Annapurna 手中。

AMD Pensando

AMD 于 2022 年 5 月以约 $1.9B 收购 Pensando [S7527]。其产品线涵盖支持 P4 编程的 Pollara 400（2025 年起出货）、Salina 400 DPU，以及作为 Helios 默认网络方案的 800G Vulcano；AMD 根据建模宣称作业完成时间最多可缩短 13% [S289,S7501,S7500]。**最有力的论据：**一个开放的超以太网机架，每颗 GPU 带宽更高，且不含任何英伟达网络产品。**差距：**单设备速度落后一档，且在 Helios 于 2026 年 Q3 末开始放量之前，装机基础很小 [S90020]。

Broadcom Thor Ultra

Thor Ultra（2025-10-14）是首款符合 UEC 规范的 800G 以太网网卡，发布即送样，并与 102.4 Tb/s 的 Tomahawk 6 交换机配套 [S7529,S274]。**最有力的论据：**定制加速器机架需要一块能与任意交换机配合的网卡；而 Spectrum-X 的最佳特性只在英伟达对英伟达时才能发挥。**差距：**800G 对 1.6T，没有 DPU，尚未形成规模出货。

英特尔、谷歌、微软、美满电子与 Xsight Labs

英特尔与谷歌联合开发的 200G IPU E2100 是谷歌 Falcon 传输协议的首个平台；谷歌的 Titanium 负责为其自有云提供卸载 [S291,S7519,S7520]。微软收购的 Fungible 演变成了 Azure Boost DPU [S7504]。美满电子（Marvell）销售 OCTEON 10 DPU，并与 Meta 联合设计了 4×100G 的 FBNIC [S7526,S7525]。Xsight Labs 销售 800G 的 E1 DPU，并于 2026 年 7 月以 $2.8B 估值融资逾 $300M [S7517]。



No rival matches NVIDIA across the stack: the closest, Google TPU, is level or ahead in only 5 of 12 layers

Repo verdict vs NVIDIA by stack layer (02-13) and competitor; letter = verdict, number = score 0-5 (analyst judgement, sourced)

	02 Silicon	03 Memory & supply	04 CPU	05 Scale-up	06 Scale-out	07 DPU / SuperNIC	08 Systems & racks	09 System software	10 Libraries	11 Inference software	12 Cloud & orchestr.	13 Ecosystem & capital
AMD	P 4	B 3	**L 5**	B 2	B 3	B 3	B 2	B 3	B 2	B 3	D 2	B 3
Google TPU	P 4	B 4	P 4	D 5	D 4	D 3	P 5	B 3	B 3	**L 4**	**L 5**	B 4
AWS Trainium	B 3	B 3	P 4	B 3	D 4	D 4	B 4	B 2	B 2	B 3	**L 5**	B 3
Microsoft Maia	B 3	B 2	B 3	B 3	D 3	D 3	B 3	B 2	B 1	B 2	**L 5**	B 2
Meta MTIA	D 2	B 2	B 1	B 1	D 4	B 2	D 3	D 4	B 2	D 3	D 1	B 2
Broadcom	D 4	D 4	B 1	B 4	**L 5**	B 3	D 2	D 1	D 1	D 1	D 0	B 4
Marvell	D 3	D 3	B 1	B 3	B 4	B 3	D 1	D 1	D 1	D 1	D 0	B 3
Intel	B 2	D 3	P 4	B 2	B 2	B 3	B 1	B 2	B 2	B 2	B 1	B 2
Huawei	B 3	B 1	B 3	D 4	P 4	B 3	D 4	B 2	B 2	B 3	D 3	D 3
Qualcomm	D 2	D 3	B 2	B 1	B 2	B 1	B 2	B 2	B 1	D 2	B 1	B 1
Cerebras	D 4	D 3	B 1	D 3	B 2	B 1	B 3	B 2	B 1	**L 4**	B 2	B 2
Groq	D 3	D 3	B 1	D 2	B 1	B 1	B 2	B 2	B 1	D 3	B 2	B 1

L = leads NVIDIA　P = parity　B = behind　D = different approach

Analyst judgement (speculative)

Source: data from repo analysis (competitor_matrix.csv) [S602] [S143] [S361] [S379] [S144] [S624] ...; chart by repo · As of 2026-11-05

> 12 家竞争对手对标英伟达 12 个技术栈层级的热力图。谷歌 TPU 在 12 层中的 5 层持平或领先，是所有对手中最多的；全部单元格中有 60% 为“落后”，24 个软件与软件库单元格中有 19 个落后。超大规模云厂商仅在云服务上领先；博通在以太网交换上领先；谷歌 TPU 在推理成本上领先。

交换机领域的竞争对手：第 06 层竞争；所有层级：竞争格局。

> **注**
>
> 🐂 **看多观点**。每个 NVL72 机架出货 72 块 SuperNIC，而 ConnectX-9 是唯一已量产的 1.6 Tb/s 网卡[S33004,S501]。BlueField-4 则增加了在存储领域的立足点：十二家存储厂商基于其 STX 参考架构进行协同设计[S7511]。竞争对手会复制每一次速度跃升，但英伟达总能率先迈出下一步。

> **注意**
>
> 🐻 **看空观点**。最大的买家拥有自己的网卡：Nitro 与 EFA、Azure Boost、Titanium 与 Falcon[S7503,S7504,S7520]。超以太网将 AI 网卡变成一种标准部件，博通和 AMD 可将其销往搭配任意交换机的系统[S7528,S7529]。如果机架不再属于英伟达，网卡也就不再属于它。

🎯 企业发展视角

1. 如果超以太网将 AI 传输标准化，网卡的价值是否会转移到掌控机架设计的一方（英伟达、AMD、超大规模云厂商），而不是拥有最佳网卡芯片的一方?
2. Nitro、Azure Boost 和 Titanium 都建立在收购来的团队之上；还剩下哪些独立的 DPU 或网卡团队（Xsight Labs 是其中之一），又有谁会需要它们?
3. AMD 每颗 GPU 配三块网卡，是以网卡成本换带宽：这是否会形成一个定制加速器机架必须对标的每 GPU 带宽标准?
4. 对于新进入的加速器厂商（包括高通（Qualcomm）的 AI200 和 AI250[S90028]），与商用 UEC 网卡厂商合作是否足够，还是说网卡是一个值得自己掌控的控制点?

DPU、SuperNIC、存储与安全：发展历程与英伟达的构建之路

第 07 层 · DPU、SuperNIC、存储与安全 · 阅读约 9 分钟 · 最后核实：2026-11-05

⚡ 要点速览

- **英伟达先买下了这一层，然后让它加速。**ConnectX 随 Mellanox 收购而来（$6.9B，2019-03-11 宣布，2020-04-27 完成）；单端口速率从 56 Gb/s（ConnectX-3，2011）提升至 1.6 Tb/s（ConnectX-9，2026）[S464,S273,S33004]。
- **数据处理器（DPU）同样是买来的：**EZchip 收购了 Tilera（2014，最高 $130M），Mellanox 收购了 EZchip（$811M，2016），并在数月后发布了 BlueField [S7510,S7507,S7509]。
- **交易完成后不到六个月，英伟达就推出了 BlueField-2 和 DOCA 软件套件**（2020-10-05）[S270]。
- **2023 年，网卡（NIC）被重新定位为 GPU 的组成部分：**Spectrum-X 将 Spectrum-4 交换机与 BlueField-3 SuperNIC 配套 [S271]；BlueField-4（2025 年 10 月）将一颗 64 核 Grace 与 ConnectX-9 融为一体，并把 DPU 的方向指向存储 [S272,S512,S7511]。
- **回报：**网络业务在 Q2 FY2027 创下约 $17.5B 的纪录，一个季度的收入就约为 Mellanox 收购价的 2.5× [S90012,S464]。
- **[Q4]** 优势更多来自配套与协同设计（在英伟达机架中每颗 GPU 配一块网卡，并与其交换机和软件库联合调优），而非网卡芯片本身——竞争对手如今一年内就能复制后者。
- **[Q6]** 估计 🔴：一块商用 800G AI 网卡约需 3–4 年、约 $0.5–1B；一项 DPU 业务需 5–7 年、约 $1.5–3B；而像 Mellanox 这样的业务已无法再买到第二次。



从 RDMA 网卡到 AI 工厂的“前台”

Mellanox 销售的是 RDMA 网卡：服务器之间可以直接写入彼此的内存，到 ConnectX-4（2014，100G）时还能直接写入 GPU 显存（GPUDirect RDMA）[S273]。为了加入通用核心，Mellanox 收购了拥有 Tilera 的 EZchip；第一代 BlueField 将 ConnectX 与一组 Arm A72 核心结合在一起 [S7510,S7507,S7509]。

日期	决策	意义	来源
2016-02-23	Mellanox 完成对 EZchip 的收购（$811M）	买下了 BlueField 背后的核心	S7507
2019-03-11	英伟达同意收购 Mellanox（$6.9B）	将 ConnectX、BlueField 和 InfiniBand 收归旗下	S464
2020-10-05	BlueField-2 与 DOCA	一款配备 SDK 的 DPU，即 DPU 的“CUDA”	S270
2023-05-29	Spectrum-X 搭配 BlueField-3 SuperNIC	网卡作为 AI 以太网网络的组成部分出售	S271
2025-10-28	BlueField-4：Grace + ConnectX-9，800G	DPU 成为存储与 KV 缓存引擎	S512,S7530
2026-03-16	BlueField-4 STX 参考架构	十二家存储厂商基于其协同设计	S7511

提示

算例 —— 收购之后的提速。在 Mellanox 时期，ConnectX 从 56G（2011）提升至 200G（ConnectX-6，2017）：六年约 3.6× [S273]。在英伟达旗下，它从 400G（ConnectX-7，2022）提升至 1.6T（ConnectX-9，2026）：四年 4× [S266,S33004]。一旦网卡搭上 GPU 的年度路线图，翻倍周期就从约 3.3 年缩短到约 2 年。

NVIDIA networking revenue rose 5.5× in two years to ~$17.5B a quarter (~20% of DC)

Left: Data Center networking revenue, US$ B per quarter. Right: networking as % of Data Center revenue



Source: data from NVIDIA CFO commentary, 10-Q, calls [S436] [S422] [S440] [S437] [S423] [S441] ...; chart by repo · As of 2026-11-05

双联图。左图：英伟达季度网络业务收入从 Q1FY24 的 $0.9B（估计）增长到 Q2FY27 的约 $17.5B，为 Q1FY25 的 5.5 倍。右图：网络业务占数据中心收入的比重在 Blackwell 计算产品放量期间降至 8%，随后随着 NVLink、Spectrum-X 和 InfiniBand 的规模扩大回升至约 20%。

网络业务包括 NVLink、InfiniBand 和 Spectrum-X 交换机，以及 ConnectX 和 BlueField；英伟达不单独披露网卡或 DPU 收入。见第 06 层发展历程。

[Q4 · 优势来源] 芯片、配套还是软件?



答案：首先是配套与协同设计，其次才是速度。网卡芯片本身并不是护城河：博通在 ConnectX-8 出货当年就送样了 800G 网卡，AMD 则在一年后出货 [S7529,S7500]。竞争对手无法复制的是机架：英伟达在 HGX 和 NVL72 中规定每颗 GPU 配一块 ConnectX，围绕它调优自己的软件库和交换机，并让 Spectrum-X 的自适应路由依赖 SuperNIC 对数据包重新排序 [S266,S264,S271]。在英伟达不设计服务器的地方，网卡就落入了自研芯片之手（见竞争）。

> **提示**
>
> **算例 —— 配套把 GPU 转化为网卡出货量。**一个 Vera Rubin NVL72 搭载 72 颗 GPU，因此配有 72 块 ConnectX-9 SuperNIC [S33004]。每 1,000 个机架即 72,000 块网卡；按每块假设 $2,500–4,500 计（估计，本资料库 🔴），就是 $180–324M 的网卡芯片收入，没有任何商用厂商有机会参与竞标。

[Q6 · 复制成本] 时间、资金与人才

NIC/DPU teams sold for $0.13–1.9B; NVIDIA paid $6.9B (3.6× Pensando) for all of Mellanox

Disclosed or reported deal value, US$ millions (log scale), NIC/DPU-related acquisitions 2014–2025, by close year

LOG SCALE



Hatched = reported / up-to, not disclosed

Source: data from company releases, filings and press [S475] [S7504] [S7506] [S7527] [S478] [S464] ...; chart by repo · As of 2026-11-05

网卡与 DPU 交易的对数坐标横向柱状图：英伟达以 $6,900M 收购 Mellanox（2020 年完成），AMD 以 $1,900M 收购 Pensando（2022），英伟达据报道以 >$900M 达成 Enfabrica 团队与授权交易（2025），Mellanox 以 $811M 收购 EZchip（2016），亚马逊据报道以约 $370M 收购后来成为 Nitro 的 Annapurna Labs（2015），微软据报道以约 $190M 收购 Fungible（2023），EZchip 以最高 $130M 收购 Tilera（2014）；英伟达收购存储软件公司 Excelero（2022）的金额未披露。

亚马逊的 Annapurna 交易（2015 年 1 月）约 3 年后催生了 Nitro System，约 10 年后催生了 400G 的 Nitro 卡 [S4540,S7533,S7503]。微软的 Fungible 交易（2023 年 1 月）约 22 个月后变成了 Azure Boost DPU [S7506,S7504]。AMD 的 Pensando 交易（2022 年 5 月）在 2026 年产出了一款 800G AI 网卡，但仍落后 ConnectX-9 一档 [S7527,S7500]。

路径	做出有竞争力产品所需时间	资金（估计，本资料库🔴）	人才（估计，本资料库🔴）
自用云卸载卡（Nitro、Azure Boost）	收购团队后约 2–3 年 [S7533,S7504]	约 $0.2–0.4B + 持续研发投入	150–300 人；需要自有机群
采用 UEC 传输的商用 800G AI 网卡	约 3–4 年（Pensando 2022 → Vulcano 2026）[S7527,S7500]	约 $0.5–1B	200–400 人：SerDes、传输协议、驱动
可编程 DPU + SDK + 存储合作伙伴	约 5–7 年（EZchip 2016 → DOCA 2020 → STX 2026）[S7507,S270,S7511]	约 $1.5–3B	500–1,000 人，半数为软件人员
以 1:1 GPU 配套实现网卡 + DPU + 交换机协同设计	10 年以上，外加一个 GPU 平台	Mellanox 的 $6.9B 外加十年研发 [S464]	数千名 RDMA 资深工程师

提示

算例 —— 组建一支 800G AI 网卡团队的成本。300 名工程师按每人约 $0.35M 的全口径成本、为期 4 年计，在流片之前就约需 $0.42B（估计，本资料库 🔴）；再加上两次 3–5 nm 流片和 IP 授权，总额约达 $0.5–1B。Pensando 花了 $1.9B，是因为它附带产品和客户 [S7527]；Enfabrica 的团队与授权在没有量产产品的情况下花了英伟达 >$900M [S475]。稀缺的投入是传输协议与 SerDes 人才，而不是资金。

🔧 技术细节：为什么做 DPU 需要收购一家 CPU 公司

与网卡不同，DPU 要运行软件：虚拟交换机、存储协议、加密、防火墙规则，以及在云环境中的虚拟机管理程序（hypervisor）控制平面。这需要在线路旁边配置通用核心，而 Mellanox 在收购 EZchip 和 Tilera 之前并不具

备这一能力 [S7509]。核心数随任务而变：16 个 Arm A72（BlueField-1）、8 个 A72（BlueField-2）、16 个 A78（BlueField-3），再到 BlueField-4 上的 64 核 Grace，据发布信息算力约为 BlueField-3 的 6×，因为存储和 KV 缓存处理都是计算密集型任务 [S273,S270,S269,S272]。

反事实推演 —— 如果英伟达当初没有……

- 🔴 ……**收购 Mellanox?** 英伟达将只能配套第三方网卡，就像 AMD 在收购 Pensando 之前那样：没有 Spectrum-X，没有 1:1 的 SuperNIC 配套，没有 BlueField 的存储布局，而每季度约 $17.5B 的网络业务将由 Mellanox 的最终买家、博通及其他厂商瓜分 [S90012]。
- 🔴 ……**在超大规模云厂商那里输给了自研 DPU?** 事实确实如此：AWS（Annapurna）、微软（Fungible）和谷歌（Titanium，与英特尔合作）都选择了自研卡 [S4540,S7504,S7520]。若统一采用 BlueField，就等于把它们的云安全交给英伟达的固件，这正是它们没有这样做的原因。
- 🔴 ……**进军以太网?** 截至 1Q 2026，以太网在 AI 后端交换机销售中的占比已从约 20% 升至约三分之二（Dell'Oro）；一个只做 InfiniBand 的英伟达将眼睁睁看着大部分后端网卡插槽落入博通和 AMD 之手 [S90053,S90054]。

> **提示**
>
> **算例 —— 只做 InfiniBand 战略的代价。**随着 InfiniBand 在 AI 后端交换机销售中的占比从约 80% 降至约 33%，一个只做 InfiniBand 的英伟达最多只能覆盖三分之一的后端端口及其网卡 [S90053,S90054]。Spectrum-X（Q2 FY2027 同比增长 2.6×）让其余部分仍在英伟达的覆盖范围之内 [S90012]。

🎯 企业发展视角

1. 每一项 DPU 业务都是买来的（Annapurna、EZchip、Pensando、Fungible）：还剩下哪些团队？稀缺的 RDMA 人才是否会让下一笔交易比 Pensando 的 $1.9B 更贵?
2. Mellanox 之所以物有所值，是因为英伟达把网卡与 GPU 绑定配套；没有加速器或云机群可供配套，网卡或 DPU 业务能否成功?
3. BlueField 向存储的转型在存储服务器中创造了一个配套点：这是一块可守住的价值池，还是存储厂商可以基于商用芯片重建的一项功能?
4. 对于新进入的加速器厂商而言，收购一支网卡团队、授权 IP（如英伟达与 Enfabrica 的做法），还是与 UEC 商用厂商合作，哪种更划算?

DPU、SuperNIC、存储与安全：路线图

第 07 层 · DPU、SuperNIC、存储与安全 · 阅读约 10 分钟 · 最后核实：2026-11-05

⚡ 要点速览

- **2026 年是“双发”之年：**ConnectX-9 SuperNIC（每颗 GPU 1.6 Tb/s）和 BlueField-4 数据处理器（DPU）（800 Gb/s，集成 64 核 Grace CPU）随 Vera Rubin 于 H2 2026 出货；ConnectX-9 固件已于 2026 年 2 月正式发布（GA）🟢 S33004,S7535,S512。
- **DPU 正被改作存储之用：**BlueField-4 STX 是一套面向上下文内存存储（将 KV 缓存存放在闪存上）的参考设计，将于 H2 2026 进入合作伙伴的平台；英伟达宣称 token 吞吐量最高提升 5×，但未说明对比基线 🟢 S7511,S3012。
- **2028 年只有名字、没有细节：**Feynman 将搭配 ConnectX-10 和 BlueField-5，但尚无公开规格 🟡 S109,S502,S90004；二手资料对其速率的说法相互矛盾 🔴 S213。
- **只有 AMD 的命名时间跨度与英伟达相当：**Vulcano（2026）、Como/Monza（2027）和 Palma/Levanzo（2028）均已命名，但没有规格 🟢 S538,S7500。
- **尚无竞争对手发布 1.6T 网卡（NIC）：**博通（Broadcom）的 Thor Ultra（800G）自 2025 年 10 月起送样，AWS 的 Nitro v6 每卡最高 400 Gb/s S7529,S7503。
- **[Q7 · 路线图与变数]** 路线图在速度上稳妥；可能改变格局的是商业因素：超以太网（Ultra Ethernet）网卡在大规模部署中得到验证、网卡被吸收进加速器或光学器件，以及超大规模云厂商将自用芯片（captive silicon）扩展到后端网络。

2024–2028 路线图



条形从首次上市延伸至预计的后继产品；2027 年“1.6T 商用 UEC 网卡”一条为本资料库的推测。来源：下表，以及 BlueField-3 [S269]、UEC、Azure Boost、Titanium 与 Falcon [S7528,S7504,S7520,S7519]。

Only NVIDIA and AMD name NIC/DPU parts for 2028; ConnectX-9 is a speed step ahead

NIC, SuperNIC and DPU availability by vendor, 2024–2028; label = product · Gb/s per device; hollow = announced, sampling or roadmap



Month positions approximate

Source: data from vendor announcements and press [S269] [S264] [S34015] [S33004] [S501] [S7535] ...; chart by repo · As of 2026-11-05

2024-2028 年按厂商分道的网卡与 DPU 产品时间线图。英伟达：BlueField-3（400G）、ConnectX-8（800G，2025）、ConnectX-9（1.6T，2026）、BlueField-4（800G，2026）、ConnectX-10 与 BlueField-5（2028，无规格）。AMD：Pollara 与 Salina（400G，2025）、Vulcano（800G，2026）、Como/Monza（2027）和 Palma/Levanzo（2028），仅有名称。博通 Thor Ultra（800G，2025 年送样）、AWS Nitro v6（每卡 400G）、微软 Azure Boost DPU（2025）、英特尔 IPU E2100（200G）和 Xsight Labs E1（800G）均未披露后继产品。

项目	时间窗口	状态	置信度	来源
ConnectX-8 SuperNIC，800G	2025，随 GB300 NVL72	已出货	🟢	S264,S34015
ConnectX-9 SuperNIC，每 GPU 1.6T	H2 2026，随 Vera Rubin	已全面量产	🟢	S33004,S501,S7535
BlueField-4 DPU，800G，64 核 Grace	H2 2026，早期供货	已发布	🟢	S512,S7530
BlueField-4 STX 存储参考设计	H2 2026，合作伙伴平台	已发布	🟢	S7511
ConnectX-10 与 BlueField-5	2028，随 Feynman	已命名，无规格	🟡	S109,S502,S90004
AMD Vulcano 800（每颗 MI455X 配 3 块）	自 2026 年 Q3 末起	随 Helios 出货	🟢	S7500,S228,S90020
AMD Como / Monza；Palma / Levanzo	2027；2028	仅有名称	🟢 名称 / 🔴 规格	S538
Broadcom Thor Ultra，800G UEC	自 2025-10 起送样	送样中	🟢	S7529
AWS Nitro v6，每卡最高 400G	2025	已出货（自用）	🟢	S7503
Xsight Labs E1，800G DPU	2026	获得早期运营商订单	🟡	S7517

提示

算例 —— 为什么网卡在设计上就落后于 NVLink。在 Vera Rubin 上，NVLink 6 为每颗 GPU 提供 3.0 TB/s，ConnectX-9 提供 1.6 Tb/s = 0.2 TB/s，比例为 15:1 [S90006,S33004]。即使 ConnectX-10 翻倍至 3.2 Tb/s（🔴，未经证实 [S213]），只要 NVLink 不同步增长，这一比例仍为 7.5:1。因此，通信最频繁的流量（张量并行与专家并行）留在 NVLink 域内（第 05 层），网卡只需跟上数据并行与流水线并行的节奏。

规格演进

Rivals needed ~3 years to match ConnectX at 400G but ≤1 at 800G; none has a 1.6T NIC

Year each vendor's fastest NIC/DPU per device reached 200G, 400G, 800G and 1.6T (first volume or sampling); hollow = sampling



Hollow = sampling

Source: data from vendor announcements and AWS documentation [S266] [S264] [S34015] [S33004] [S501] [S7535] …; chart by repo · As of 2026-11-05

各厂商首次在各单设备速率档位推出网卡或 DPU 的年份点图。英伟达 ConnectX：2022 年 400G（ConnectX-7），2025 年 800G（ConnectX-8），2026 年 1.6T（ConnectX-9）。AMD Pensando 于 2025 年达到 400G（Pollara），2026 年达到 800G（Vulcano）；博通 Thor Ultra 于 2025 年以 800G 送样；AWS 的自用 Nitro v6 卡于 2025 年达到 400G；Xsight Labs 的 E1 DPU 于 2026 年达到 800G；英特尔 IPU E2100 停留在 200G（2022）。截至 2026-11，尚无竞争对手发布 1.6T 网卡。

ConnectX bandwidth rose 29× from 56 Gb/s (2011) to 1.6 Tb/s (2026), doubling about every 3 years

Maximum port bandwidth per NIC / DPU, Gb/s per direction, by launch year; rivals' AI NICs and DPUs shown as markers

LOG SCALE



Source: data from NVIDIA/Mellanox, Broadcom, AMD, Intel [S273] [S266] [S264] [S33004] [S204] [S270] …; chart by repo · As of 2026-11-05

按年份的网卡带宽对数坐标图：英伟达 ConnectX 从 56 Gb/s（ConnectX-3，2011）历经 100（ConnectX-4/5）、200（ConnectX-6）、400（ConnectX-7）、800（ConnectX-8）升至 1,600 Gb/s（ConnectX-9，2026）；BlueField DPU 从 100 升至 800 Gb/s（BlueField-4）；博通 Thor Ultra 和 AMD Vulcano 于 2025-26 年达到 800 Gb/s，英特尔 IPU E2100 为 200 Gb/s。

英伟达自身的迭代节奏已经加快（四年从 400G 到 1.6T，而在 Mellanox 时期，上一次 3.6× 的提升用了六年，见发展历程），而竞争对手的滞后时间则从 400G 时的约 3 年缩短到 800G 时的不到一年，因为每通道 200G 的 SerDes 和 UEC 传输协议如今已成为行业公共资产，而非 Mellanox 的独门诀窍 [S7528,S7529]。

提示

算例 —— 用 800G 网卡对标 Rubin 的成本。一个定制加速器机架若想用 800G 商用网卡实现 Rubin 每芯片 1.6 Tb/s 的带宽，每颗芯片需要两块网卡：72 颗加速器需要 144 块网卡，而不是 72 块。按每块 800G 网卡假设 $1,500–3,000 计（估计，本资料库 🔴），每个机架需 $216–432K，而 72 块 ConnectX-9 按每块 $2,500–4,500 计为 $180–324K（同一套假设，见价值链）。落后一档的代价体现在网卡数量、功耗和光学器件上。

🔧 **技术细节：为什么 1.6 Tb/s 会把网卡变成一个 PCIe 交换芯片**

1.6 Tb/s 即每个方向 200 GB/s。一条 PCIe Gen6 x16 链路在扣除开销前单向约承载 ~128 GB/s，因此 1.6T 网卡无法通过一条标准 x16 主机链路以线速运行；它需要更多通道或不同的连接方式（本文所用资料未详述 ConnectX-9 的主机接口）。英伟达已在 ConnectX-8 中内置了 PCIe Gen6 交换芯片，因此网卡位于 GPU 与主机之间，而不是挂在 CPU 下面 [S264]。ConnectX-10 合乎逻辑的下一步是采用直接的裸片间（die-to-die）或 NVLink 级连接，或在网卡封装上集成光学器件（🔴 本资料库推断）；无论哪种，都会让网卡更难被第三方产品替换。

[Q7 · 路线图与变数]

英伟达的网卡与 DPU 路线图是截至 2028 年命名最完整的，其速度领先是真实的，但只领先一步。可能改变格局的因素大多不在其芯片本身：

- **超以太网在大规模部署中得到验证**。若一个采用 Thor Ultra 或 Vulcano 网卡的 10 万加速器集群达到 Spectrum-X 的效果，AI 网卡就会变成标准部件 [S7528,S7529,S7500]。
- **超大规模云厂商将自用网卡扩展到后端**。AWS 已在 GPU 实例上使用 EFA；若微软和谷歌跟进，1:1 的 SuperNIC 配套将萎缩到只剩新兴云服务商（neocloud）、主权客户和企业客户 [S292,S7504,S7520]。
- **网卡消融于其他器件之中**。英特尔的 Gaudi 3 已在裸片上集成 24 × 200 GbE；共封装光学或裸片间网卡连接可能以更高速率实现同样的效果 [S296]。
- **上下文内存成为标准存储层级**。届时 BlueField-4 将在存储服务器中获得配套，除非存储厂商能用商用芯片实现同样的效果 [S7511,S3012]。
- 🔴 **ConnectX-10 的速率**。3.2 Tb/s 将重新拉开差距；1.6 Tb/s 则会让竞争对手追上来。

提示

算例 —— 有多少网卡收入取决于配套问题。按每个 Vera Rubin NVL72 机架约 230 kW（Max-P，有报道）计，1 GW 的 IT 功率可容纳约 4,350 个机架、约 313,000 颗 GPU [S302,S303]。每颗配一块 ConnectX-9、每块 $2,500–4,500（估计，本资料库 🔴），即每吉瓦 $0.8–1.4B 的网卡芯片收入。拥有自用网卡的买家每部署一吉瓦，这笔钱就从英伟达的盘子里移走。

🎯 企业发展视角

1. 在尚无竞争对手发布 1.6T 网卡的情况下，2027–2028 年的商用空白是新进入者的机会窗口，还是恰恰证明了 200G 通道 SerDes 加 RDMA 传输协议难以快速构建？
2. 如果网卡迁移进加速器封装或光学器件，哪种 IP（SerDes、传输引擎、PCIe/CXL 交换芯片）会成为值得拥有的稀缺资产？

3. BlueField-4 STX 把存储服务器变成了英伟达的配套点：存储厂商会将其作为合作伙伴计划来拥抱，还是会绕开它？
4. AMD 已为 2027 年和 2028 年命名了后继网卡：对任何销售机架级 AI 系统的厂商而言，一条与之匹配的网卡路线图是否会成为入场门槛？

DPU、SuperNIC、存储与安全：价值链与企业发展视角

第 07 层 · DPU、SuperNIC、存储与安全 · 阅读约 9 分钟 · 最后核实：2026-11-05

⚡ 要点速览

- **四个价值池，四类主导者：**AI 后端网络网卡（NIC）（每颗 GPU 一块）、前端数据处理器（DPU）、AI 存储与上下文内存，以及安全 / 机密计算。英伟达只在第一个价值池中占据绝对领先 S264,S7503,S7511。
- **网卡只占机架的一小块：**估计 🔴 每个 NVL72 机架中 SuperNIC 与 DPU 的价值为 $0.1–0.6M，约占机架价格的 3–11%，但它决定了机架采用谁的网络、软件和存储通路 S326,S332,S330。
- **前端 DPU 的支出大多是自用的：**AWS（Nitro）、微软（Microsoft，Azure Boost DPU）和谷歌（Google，Titanium）都自研；BlueField 则销售给新兴云服务商（neocloud）、企业和存储厂商 S7503,S7504,S7520,S7530。
- **私募市场的价值汇聚在存储软件：**VAST Data 在 2026 年 4 月估值 $30B（2023 年约 $9.1B），DDN 估值 $5B，WEKA 估值 $1.6B S7512,S7513,S7514,S7515。
- **几乎所有 DPU 团队都已被收购**（Annapurna、EZchip、Pensando、Fungible、Enfabrica）；Xsight Labs（估值 $2.8B）是少有的独立团队 S4540,S7507,S7527,S7504,S475,S7517。
- **[Q8 · 价值池与并购机会]** 稀缺资产是 RDMA 传输协议与 SerDes 团队，而非网卡芯片；按当前估值，存储是一个以合作为主的市场。

Est.: NICs + DPUs are ~$0.1–0.6M per NVL72 rack, ~3–11% of its price

Est. SuperNIC + DPU silicon per rack, US$ thousands; bar = midpoint, whisker = low–high; 72 SuperNICs + 18–36 DPUs



Est. (repo)

Source: data from repo Est.; HSBC, Morgan Stanley, listings [S266] [S326] [S7531] [S7532] [S264] [S332] ...; chart by repo · As of 2026-11-05

每个 NVL72 机架中 SuperNIC 与 DPU 价值估算的堆叠柱状图：GB200 约 $108K-$324K（占约 $3.0M 机架的 3.6-10.8%），GB300 为 $144K-$396K（占约 $3.99M 的 3.6-9.9%），Vera Rubin 为 $252K-$612K（占约 $7.8M 的 3.2-7.8%）。单价为本资料库假设，以 BlueField-3 零售挂牌价 $1.9K-$6.0K 为锚；网卡数量为每颗 GPU 一块。

谁获取了价值

不妨把数据通路想象成一条收费公路：SuperNIC 是每个离开 GPU 的数据包都要经过的**收费站**，DPU 是通往存储与租户的**边境检查站**，存储则是终点的**仓库**。收费站的主人制定传输规则；仓库的主人赚取软件利

润。

价值池	采购内容	目前由谁获取	英伟达的地位	可争夺程度
AI 后端网卡（每 GPU 一块）	ConnectX-8/9、Vulcano、Thor Ultra、EFA	HGX/NVL72 中为英伟达；AWS 自研；Helios 中为 AMD S264,S292,S7500	🟩 在其机架中为默认配置	🟡 超以太网（Ultra Ethernet）降低了切换成本 S7528
前端 DPU / 云卸载	Nitro、Azure Boost DPU、Titanium、BlueField-3	超大规模云厂商的自用芯片（captive silicon） S7503,S7504,S7520	🟥 被排除在前三大云之外	对英伟达而言低
存储与上下文内存	VAST、DDN、WEKA、NetApp 等；BlueField-4 STX 节点	存储厂商（软件利润） S7511	🟦 赋能者：STX、GPUDirect Storage	高；厂商可使用商用网卡
安全与机密计算	GPU 可信执行、DPU 隔离、HSM	平台所有者（英伟达、Azure、AWS） S7505,S4527	🟨 GPU TEE 加 BlueField 隔离	不明朗；独立厂商很少

提示

算例 —— 用机架物料清单（BOM）校验网卡估算。摩根士丹利对一个 Vera Rubin NVL72 的定价约为 $7.8M；扣除其 GPU、CPU 和内存数字以及散热和 ODM 利润后，剩下约 $1.46M 用于 NVSwitch 托盘、网卡、DPU、PCB、电源和机箱（见第 04 层价值链） S330,S331,S332。本资料库估算的网卡 + DPU 区间 $252–612K 占这部分的 17–42%（估计，本资料库 🔴），与 36 颗 NVSwitch 芯片、电源架和电路板并列来看是合理的。按中值（约 $430K）计，1,000 个机架承载约 $0.43B 的网卡与 DPU 芯片。

🔧 技术细节：每机架估算是如何构建的

根据英伟达的机架规格，SuperNIC 数量为每颗 GPU 一块（72 块） S266,S264,S33004。DPU 数量假设为 18–36 块（每个计算托盘一到两块）。单价为本资料库假设：ConnectX-7 $1.0–2.0K、ConnectX-8 $1.5–3.0K、ConnectX-9 $2.5–4.5K、BlueField-3 $2.0–5.0K、BlueField-4 $4.0–8.0K（它额外集成了一颗 64 核 Grace）。公开锚点：BlueField-3 的零售挂牌价为 $1,949–5,959，高于合同价 S7531,S7532。机架价格采用汇丰（GB200，约 $3M）和摩根士丹利（GB300 约 $3.99M，Vera Rubin 约 $7.8M）的估计 S326,S332,S330。

供应商与合作伙伴。思科（Cisco）、DDN、戴尔（Dell）、HPE、IBM、联想（Lenovo）、Supermicro、VAST Data 和 WEKA 正在打造 BlueField-4 平台，OCI 和 xAI 基于 DOCA 进行开发 S7530；STX 又增加了十二家存储协同设计合作伙伴和八家上下文内存采用方 S7511。与 CUDA 一样，参考设计由英伟达来写。

值得关注的私营公司

公司	业务	阶段 / 最近一次公开融资	为何重要
VAST Data	AI 存储与数据平台	约 $1B F 轮，估值 $30B（2026 年 4 月）；正考虑 IPO S7512,S7513	本领域最高的私募估值；英伟达于 2023 年投资 S482
DDN	AI 与 HPC 并行存储	获黑石（Blackstone）$300M 投资，估值 $5B（2025 年 1 月） S7514	GPU 集群存储的老牌厂商；STX 合作伙伴 S7511
WEKA	面向 AI 的并行文件系统	$140M E 轮，估值 $1.6B（2024 年 5 月） S7515	未发现此后有定价融资轮次
Hammerspace	跨数据孤岛的数据编排	$100M，估值 >$500M（2025 年 4 月） S7516	位于存储之上的软件层
Xsight Labs	800G E1 DPU、以太网交换机	>$300M，估值 $2.8B（2026 年 7 月） S7517	少有的独立 DPU 团队
Enfabrica（现属英伟达）	SuperNIC / 内存网络	团队与授权，>$900M（2025 年 9 月） S475	RDMA 网络人才的价格
Fungible（现属微软）	DPU	约 $190M（2023 年 1 月） S7504,S7506	演变为 Azure Boost DPU

公司	业务	阶段 / 最近一次公开融资	为何重要
Pensando（现属 AMD）	DPU 与 AI 网卡	约 $1.9B（2022 年 5 月）S7527	演变为 AMD 的 AI 网卡产品线

VAST Data's $30B mark is ~6× DDN's, ~19× WEKA's; DPU exits were $0.2–1.9B

Last disclosed post-money valuation (private) or exit price (acquired), US$ millions (log scale); year of the mark in label

LOG SCALE



Hatched = exit price

Source: data from company releases and press [S7513] [S482] [S7512] [S7514] [S7517] [S7515] …; chart by repo · As of 2026-11-05

对数坐标横向柱状图：VAST Data 估值 $30,000M（2026，2023 年为 $9,100M），DDN $5,000M（2025），Xsight Labs $2,800M（2026），WEKA $1,600M（2024），Hammerspace 超过 $500M（2025）；作为对比，DPU 与网卡初创公司的收购价为 $1,900M（AMD 收购 Pensando）、>$900M（英伟达收编 Enfabrica 团队）和约 $190M（微软收购 Fungible）。

提示

算例 —— VAST 的估值重估说明了什么样的价值获取。VAST 从约 $9.1B（2023 年末）升至 $30B（2026 年 4 月），约 2.5 年间增长约 3.3×，年复合增长约 60% S7513。对买方而言，存储是按平台定价的（宜合作）；独立的网卡与 DPU 芯片资源稀缺，是按人才定价的（宜收购或授权）。

本层的并购历史

年份	交易	金额	后续演变
2014	EZchip 收购 Tilera	最高 $130M S7510	BlueField 背后的众核处理器
2015	亚马逊收购 Annapurna Labs	据报道约 $350–370M S4540	Nitro，之后是 Graviton 和 Trainium
2016	Mellanox 收购 EZchip	$811M S7507	BlueField DPU 产品线
2019–20	英伟达收购 Mellanox	$6.9B S464	ConnectX、BlueField、InfiniBand、Spectrum
2022	英伟达收购 Excelero	未披露 S478	NVMesh 存储软件
2022	AMD 收购 Pensando	约 $1.9B S7527	Salina DPU、Pollara 和 Vulcano 网卡
2023	微软收购 Fungible	据报道约 $190M S7504	Azure Boost DPU
2025	英伟达招揽 Enfabrica 团队并获得 IP 授权	据报道 >$900M S475	SuperNIC 与内存网络技术积累
2025	高通收购 Alphawave Semi	$2.4B S4513,S4514	SerDes 与芯粒（chiplet）互连 IP

交易金额图表见发展历程：英伟达如何构建本层。

[Q8 · 价值池与并购机会]

价值在哪里。后端网卡在 BOM 中只是一个不大的条目，却是传输协议与配套的控制点；前端 DPU 价值池被三大云厂商自用芯片锁定；存储与上下文内存是私募价值的积聚之处，也是 STX 试图制定参考设计的领域 [S7511]；安全则大多被捆绑在平台之中。

机会（仅基于公开信息，以备选方案形式呈现）。由于独立的 RDMA 与网卡团队稀缺，可选路径包括高溢价收购、以 Enfabrica 模式进行 IP 授权加团队招揽，或与博通、AMD 或美满电子（Marvell）开展商用合作 [S7517,S475,S7529]。以高通（Qualcomm）为例，它通过 Alphawave 拥有 SerDes IP，并已发布 AI200/AI250 机架以及采用 UALink 和 ESUN 进行纵向扩展（scale-up）的 Dragonfly AI300；高通尚未发布任何横向扩展（scale-out）网卡 [S4513,S90028,S90060]。

> **提示**
>
> **算例 —— 横向扩展网卡：自建、授权还是合作**。AMD 收购 Pensando 花了约 $1.9B，并用了约 4 年才做出 800G AI 网卡 [S7527,S7500]；英伟达为 Enfabrica 的团队与授权花了 >$900M [S475]。若改为每颗加速器采购两块商用 800G 网卡，每个 72 加速器机架约需 $0.2–0.4M（估计，本资料库 🔴；见路线图），按 1,000 个机架计每年 $0.2–0.4B：与组建一支团队的成本处于同一量级。答案取决于出货量，以及掌控网卡能否帮助赢得机架订单。

🎯 企业发展视角

1. 后端网卡是利润池还是控制点？如果超以太网让网卡可以互换，价值是否会转移到编写机架参考设计的一方？
2. 在 Annapurna、EZchip、Pensando、Fungible 和 Enfabrica 均已被吸收之后，还剩下哪些独立的 RDMA、SerDes 或 DPU 团队？Xsight Labs $2.8B 的估值对它们的价格意味着什么？
3. 存储软件（估值 $30B 的 VAST）不造芯片，却紧挨着 GPU：在上下文内存设计上开展合作，是否比拥有芯片更廉价地切入 AI 数据通路？
4. 对于拥有 SerDes IP 的加速器新进入者（例如通过 Alphawave 获得该能力的高通），自研 UEC 网卡与同博通或 AMD 合作相比，成本和时间各是多少？
5. GPU 和 DPU 上的机密计算目前由平台所有者捆绑提供；独立安全层是否还有空间，还是它将始终只是一项功能？