SEMICONDUCTOR CAPITAL EQUIPMENT KNOWLEDGE DATABASE

半导体资本设备（SemiCap）知识库

简体中文参考译本

光刻 · 薄膜沉积 · 刻蚀 · CMP · 离子注入 · 量测检测 · 先进封装
存储与化合物半导体设备 · 供应商格局 · 市场数据
地缘政治与出口管制 · 技术路线图 · 前沿研究

共 26 个专题文件 · 内容更新至 2026年11月

2026年11月版 · 仅供参考 · 以英文原版为准

译本说明

本书是英文版《Semiconductor Capital Equipment (SemiCap) Knowledge Database》的**简体中文参考译本**，内容涵盖英文原版的全部 26 个专题文件及总览索引，并包含截至 2026 年 11 月的最新进展更新。

仅供参考。译文力求准确，但专业术语、数字与表述如与英文原版存在任何出入，**一律以英文原版为准**。书中的市场规模、财务数据、工艺尺寸与研究成果等数值均为基于公开资料的近似行业估计，不同来源与口径之间存在差异，并会随时间变化；用于时效性较强的决策时，请对照最新的原始资料核实。

书中所有图表（Mermaid 流程图与字符示意图）均为本知识库原创示意图，未复制任何第三方受版权保护的图片。公司名称在首次出现时一般给出中文常用译名并附英文原名；缩略语在首次出现时给出中文全称及英文缩写。

交叉引用中的“文件 NN”对应本书同编号章节；电子版中目录与交叉引用均可点击跳转，PDF 书签按章节与小节组织。

目 录

总览	半导体资本设备（SemiCap）知识库	4
文件 01	半导体资本设备——概览与战略背景	9
文件 02	端到端芯片制造流程	23
文件 03	光刻——技术、设备、厂商与路线图	34
文件 04	薄膜沉积——CVD、ALD、PVD与外延	46
文件 05	刻蚀技术——干法刻蚀、湿法刻蚀、ALE与选择性刻蚀	55
文件 06	化学机械平坦化（CMP）	65
文件 07	离子注入、掺杂与热处理	74
文件 08	量测、检测与工艺控制	84
文件 09	热处理、氧化与扩散炉	94
文件 10	湿法工艺、清洗与表面处理	102
文件 11	先进封装设备——2.5D、3D、混合键合与扇出型晶圆级封装	111
文件 12	化合物半导体制造设备——GaN、SiC、III-V族	121
文件 13	存储器专用制造设备——3D NAND闪存与DRAM	131
文件 14	半导体资本设备厂商竞争格局——深度市场分析	141
文件 15	工艺技术路线图——逐节点综合分析	155
文件 16	半导体制造中的关键材料、气体与化学品	192
文件 17	关键专利、知识产权格局与诉讼	203
文件 18	地缘政治、出口管制与供应链安全	212
文件 19	半导体资本设备市场数据、财务分析与投资动态	222
文件 20	关键子系统、零部件与设备供应链	233
文件 21	半导体制造中的可持续发展、环境影响与ESG	242
文件 22	人工智能与机器学习在半导体制造中的应用	251

文件 23 半导体制造中的前沿研究课题与新兴技术 …… 260

文件 24 洁净室设计、晶圆厂基础设施与公用工程 …… 298

文件 25 半导体测试、特性表征与可靠性 …… 309

文件 26 半导体资本设备术语与缩略语词汇表 …… 319

总览 · OVERVIEW

半导体资本设备（SemiCap）知识库

一部全面而深入的半导体资本设备知识库——涵盖集成电路制造背后的设备、技术、供应商、市场与前沿研究。本知识库覆盖整个领域：从每一道工艺步骤的物理原理到出口管制的地缘政治，从逐节点的技术路线图到将定义2030年代制造方式的前沿研究。

执行摘要

半导体资本设备（“SemiCap”，或称晶圆厂设备，“WFE”）是一切数字技术的根基。每一部手机、每一座数据中心、每一辆汽车和每一套武器系统中的每一颗芯片，都由少数几类单价数百万美元的设备制造而成——光刻扫描机、薄膜沉积与刻蚀系统、量测与检测平台——而这些设备的供应商数量少得惊人。五家公司——阿斯麦（ASML）、应用材料（Applied Materials）、泛林集团（Lam Research）、东京电子（Tokyo Electron）和科磊（KLA）——主导着这一市场；在若干细分品类中，甚至由单一供应商垄断：ASML是全球唯一的极紫外（EUV）光刻扫描机制造商。这种极端的集中度，加上设备的不可替代性及其所凝聚的数十年技术积累，使SemiCap成为世界上最具战略影响力的产业之一。

本知识库对这一产业进行了深入描绘。它从战略与经济背景出发，完整梳理从原始硅料到封装成品的芯片制造全流程，随后逐一考察各主要设备类别——光刻、薄膜沉积、刻蚀、化学机械平坦化（CMP）、离子注入、量测、热处理、清洗、先进封装——以及存储器与化合物半导体两大专门领域。它详细刻画了供应商格局，分析了市场与财务动态，并综述了材料、子系统、专利、地缘政治、可持续发展与人工智能等维度。

其核心是两个深度专题。**文件15（技术路线图）**追溯了产业逐节点的演进历程：从第一代鳍式场效应晶体管（FinFET），到全环绕栅极（GAA）纳米片、背面供电、互补场效应晶体管（CFET）以及超越硅的沟道材料，并详细论述了路线图框架（ITRS、IRDS）、节点命名问题以及每个时代的设备需求。**文件23（前沿研究与新兴技术）**综述了技术前沿——CFET、二维材料沟道、碳纳米管、先进EUV、定向自组装、量子器件制造、铁电材料、自旋电子学、硅光子学、神经形态计算等——并给出具体研究成果、相关机构与发表渠道。

本知识库的统一论点是：经典尺寸微缩的放缓**并非**设备产业增长的终结，而是其**多元化**的开始——随着微缩走向三维、材料体系不断扩展，每一种新器件、新材料和新集成方案都带来新的、更艰巨的制造挑战，也因此为处于全球经济战略中心的设备制造商创造了新的机遇。

🆕 2026年11月更新要点

每个内容文件现已新增一节 “🆕 **2025–2026年更新：最新进展（截至2026年11月）**”，正文中已过时的表述（预测数据行、“预计于2025年”的里程碑、工艺节点时间表等）也已就地更新。自初版以来的主要变化如下：

- **由AI与存储器驱动的创纪录设备周期。** 国际半导体产业协会（SEMI）将2025年设备总销售额定为约1,330亿美元（同比增长13.7%）；2026年7月又将2026年预测上调至创纪录的**约1,659亿美元（增长23.2%）**，其中WFE约1,439亿美元，并预计**2028年将达到约2,295亿美元**。在2026年10月的财报季中，泛林集团预计2026年WFE约为1,500亿美元区间中段，并初步预计**2027年将超过2,000亿美元**，以DRAM为增长主力；ASML（第三季度销售额创纪录的117亿欧元，2026全年指引440–450亿欧元）警告称，其EUV/DUV供应将无法完全满足2027–2028年的需求。洁净室空间与子系统零部件已成为制约产能的硬约束。
- **2纳米/GAA时代已进入量产。** 台积电（TSMC）N2自2025年第四季度起量产（下一步为采用背面供电的A16，A14目标为2028年），并将2026年资本支出上调至600–640亿美元；英特尔（Intel）18A（PowerVia）已出货，而计划首个围绕高数值孔径EUV（High-NA EUV）设计的14A节点仍在等待外部客户承诺；三星（Samsung）SF2和Rapidus（北海道2纳米试产线，目标2027财年量产）正在爬坡。
- **存储器超级周期与HBM4。** DRAM已成为WFE增长的主要动力；HBM4已为AI加速器进入量产，而JEDEC放宽至775 µm的堆叠高度上限，使混合键合的大规模采用大多推迟到HBM4E/HBM5。
- **先进封装与光子学。** CoWoS产能持续扩张；共封装光学（台积电COUPE、英伟达光子交换机）开始出货；面板级/玻璃基板封装已进入代工厂路线图。
- **地缘政治持续变动。** 美国“关联方（50%）规则”（2025年9月）因2025年10月的中美釜山休战协议而暂停执行（现已延长至2027年1月）；三星与SK海力士的在华晶圆厂失去“经验证最终用户”（VEU）资格，改为按年度许可运营；针对部分先进芯片的25%“232条款”关税于2026年1月生效；中国国产设备在2025年采购中的占比达到约35%，另有报道称中国已造出EUV原型机（2025年12月）。亚舍立（Axcelis）与维易科（Veeco）的合并仍在等待中国监管审批（预计2027年第一季度前完成交割）。

目录

编号	文件	内容简介
01	概览与引言	SemiCap是什么、为何重要；设计/制造/设备价值链；地缘政治杠杆；市场规模与历史；行业组织；设备代际；自主研发与设备厂商研发；晶圆厂建设支出周期。
02	芯片制造全流程	从硅单晶生长到前道（FEOL）、中道（MOL）、后道（BEOL）、先进封装、量测、晶圆分选与最终测试的完整流程，以及各模块的物理、化学原理与设备角色。

编号	文件	内容简介
03	光刻	分辨率基础；ArF浸没式与多重图形化；EUV（光源、光学、掩模、光刻胶、随机效应）；High-NA EUV；纳米压印；定向自组装；电子束；计算光刻；供应商、专利与路线图。
04	薄膜沉积	CVD家族、ALD（热ALD、等离子体ALD、空间ALD、选择性ALD）、PVD与外延；新兴的钌/钼及二维材料沉积；供应商、专利与各节点挑战。
05	刻蚀	干法刻蚀物理（CCP/ICP/ECR）；3D NAND高深宽比刻蚀；原子层刻蚀（ALE）；湿法与选择性刻蚀；低温刻蚀及与EUV兼容的刻蚀；供应商与路线图。
06	化学机械平坦化（CMP）	CMP基础（Preston方程、碟形凹陷/侵蚀）；氧化物与金属CMP；面向先进封装与混合键合的CMP；原位量测；供应商与路线图。
07	离子注入与退火	注入物理；注入机类型；结与阱工程；GAA专用掺杂；完整的退火工具箱（RTP、闪光退火、激光退火）；外延掺杂；供应商与路线图。
08	量测与检测	关键尺寸、薄膜与套刻量测；缺陷与掩模版检测；计算/AI检测；原位传感与先进过程控制（APC）；以KLA为主导的供应商格局；路线图。
09	热处理与氧化	热氧化（Deal-Grove模型）；扩散炉与批式LPCVD；快速热处理（RTP）；低热预算与三维集成的热处理挑战；供应商；SiC/GaN热处理。
10	湿法工艺与清洗	RCA与湿法槽化学；单片式清洗与兆声波清洗；超临界CO_2干燥；干法清洗；去胶；供应商与路线图。
11	先进封装设备	芯粒与异构集成；倒装芯片、2.5D CoWoS、扇出型封装、3D堆叠、混合键合、HBM；SoIC/Foveros/X-Cube；设备类别；外包封测厂商（OSAT）；专利；路线图。
12	化合物半导体设备	SiC、GaN与III-V族制造——晶体生长、MOCVD/MBE外延、器件工艺；功率与射频市场；供应商与晶圆厂格局。
13	存储器设备	3D NAND（叠层沉积、高深宽比刻蚀、字线替换）与DRAM（电容刻蚀、高k ALD、EUV）；新兴存储器（MRAM、PCM、ReRAM）；客户与支出模式。
14	供应商竞争格局	21家主要供应商及中国本土厂商的深度剖析，包含市场份额、财务与战略分析及竞争地位对比表。
15	技术路线图 ⭐	**核心深度专题（逾1.5万英文词）。** 路线图框架（ITRS/IRDS）；节点命名问题；FinFET时代；GAA转型；背面供电；CFET；超越硅的沟道材料；BEOL微缩；各节点设备需求；时间线对比；IRDS目标；经济性与良率。
16	关键材料与化学品	硅片、光掩模、光刻胶、抛光液、工艺气体、湿化学品、介质、金属与二维材料，以及（以日本企业为主的）供应商格局。
17	专利与知识产权格局	按技术领域划分的专利格局；重大纠纷（ASML/尼康、ASML/XTAL）；专利到期；商业秘密与政府资助形成的知识产权；中国的知识产权积累。
18	地缘政治与出口管制	《出口管理条例》（EAR）/外国直接产品规则（FDPR）；2022年10月规则及其升级；EUV/DUV限制；盟友协调；美国CHIPS法案与欧盟《芯片法案》；中国大基金与国产设备；供应链安全。
19	市场数据与财务	2015–2030年设备总可寻址市场（TAM）；细分领域与地区构成；营收与市场份额表；研发强度与周期性；平均售价；并购历史；投资考量。
20	子系统与零部件	射频电源、质量流量控制器、真空、尾气处理、静电吸盘、陶瓷件、机器人、传感器与流体处理——设备之下的供应链。
21	可持续发展与环境	能耗与水耗强度；全氟化合物/含氟温室气体排放；净零承诺；可持续化学；废弃物处理；法规（REACH、PFAS）；循环经济。

编号	文件	内容简介
22	半导体设备中的人工智能与机器学习	机器学习在工艺控制、缺陷检测、计算光刻（cuLitho）、预测性维护、良率管理与材料发现中的应用；自主晶圆厂路线图。
23	前沿研究与新兴技术 ⭐	**核心深度专题（逾1.5万英文词）。** CFET；二维/过渡金属硫族化合物沟道；碳纳米管；背面供电研究；先进EUV与随机效应；定向自组装；量子器件制造；铁电材料；SOT-MRAM；硅光子/共封装光学；神经形态/存内计算；研究机构与学术会议；前沿设备需求汇总。
24	洁净室与晶圆厂基础设施	洁净室等级与空气处理；振动/温度/湿度控制；化学品与气体输送；超纯水；废弃物；电力；静电防护；自动物料搬运系统（AMHS）；晶圆厂布局；建设。
25	测试与表征	晶圆分选与探针测试；逻辑/存储器自动测试设备（ATE）；器件与可靠性表征；封装级与系统级测试；3D/芯粒（KGD）测试；失效分析；供应商；不断上升的测试成本。
26	术语表	汇总全知识库使用的术语、缩略语、公司与机构，按主题分组，并标注详细论述所在的文件。

阅读指南

- **如需战略层面的概览**，请从文件01（概览）、文件14（供应商）、文件18（地缘政治）和文件19（市场）开始。
- **如需了解制造工艺**，请先阅读文件02（端到端流程），再阅读各设备章节（文件03–10）及专门领域（文件11–13）。
- **如需最深入的技术学习**，请重点阅读两大核心深度专题：**文件15（路线图）**和**文件23（前沿研究）**，二者共同描绘了从当今量产技术到将定义2030年代的前沿研究的完整脉络。
- **如需了解配套生态**，请参阅文件16（材料）、17（专利）、20（子系统）、21（可持续发展）、22（AI/机器学习）、24（晶圆厂基础设施）和25（测试）。

各文件按顺序编排，但也各自独立成篇，并通过交叉引用（如“文件15”）指向相关内容。

方法说明

本知识库是对半导体资本设备领域进行结构化、系统性知识综合的成果，共分为26个专题文件及本索引。内容注重技术深度与广度，大量采用表格、结构化列表、详细论述以及**原创图表**。每个文件开篇均设有 📊 **图示概览**，包含以原生 **Mermaid** 图表（GitHub可直接渲染为图形）和ASCII/Unicode字符截面图绘制的工艺流程图与示意图，以帮助读者理解每道工艺背后的技术原理。所有图表均为本知识库原创示意图，未复制任何第三方受版权保护的图片。书中的数值（市场规模、财务数据、工艺尺寸、研究成果）

均为取自公开领域的代表性行业估计——来源包括行业协会（SEMI）、市场研究机构、公司披露以及已发表的研究文献（IEDM、VLSI、SPIE以及Nature/Science系列期刊）——应视为近似值；具体数值因来源与定义不同而有所差异，并会随时间变化。

最后更新： 2026年11月（2026年11月更新：为每个文件增补最新进展；新增简体中文译本）。半导体领域发展迅速；在用于时效性较强的场合时，节点时间表、市场数据与研究成果应对照最新资料核实。如需贡献更新，请修改相应文件，保留其结构与交叉引用；若某文件的范围发生实质性变化，请同步更新本索引。

关于本译本： 简体中文译本位于 `zh-CN/` 目录，文件名与英文原版一一对应，仅供参考，如有出入以英文原版为准。可打印PDF由 `_build/` 目录中的脚本生成。

术语表指引

文件26 提供了一份独立的综合术语表，将本知识库中的术语、缩略语、公司与机构集中于一处，按主题分组并标注所在文件。关键缩略语也在正文中随文定义，两个深度专题文件还各自附有专门的缩略语附录（文件15附录；文件23附录）。

范围概述

本知识库由 **26个专题内容文件（含术语表）及本总索引** 组成，全面覆盖半导体资本设备的各个方面：制造工艺、各主要设备类别、存储器与化合物半导体专门领域、供应商与市场格局、材料与子系统供应链、专利与地缘政治维度、可持续发展与人工智能、晶圆厂基础设施与测试，以及——在两大核心深度专题中——逐节点的技术路线图和将定义产业下一个十年的前沿研究。这些文件共同构成了一幅关于地球上最具战略影响力的机器的全景图，其中两个重点学习文件（15与23）的英文原文均超过15,000词，提供了深入的技术分析。


文件 01 · FILE 01

半导体资本设备——概览与战略背景


📊 图示概览

原创示意图；Mermaid图表可在GitHub上原生渲染。


半导体价值链——以及半导体资本设备（SemiCap）在其下方所处的位置



全球晶圆厂设备（WFE）支出按细分领域划分（近似占比）



推动设备代际转换的因素



1. 什么是半导体资本设备（SemiCap）？

半导体资本设备——普遍简称为“SemiCap”，在仅指前道设备时有时也称为**晶圆厂设备（WFE）**——包括用于将原始硅晶圆制造成集成电路（IC）的机器、仪器和子系统。这些设备单价动辄数百万美元，在半导体制造工厂（“晶圆厂”）内执行光刻、薄膜沉积、刻蚀、离子注入、平坦化、清洗、量测和测试等工序。一座领先的逻辑晶圆厂部署500–1,200台工艺设备，一座现代3nm/2nm级晶圆厂的设备总投入通常超过**200亿美元**——往往占新建（绿地）晶圆厂总建设成本的75–80%。

SemiCap处于全球经济中集中度最高、研发强度最大、战略敏感性最强的供应链之一的顶端。芯片本身由数百家公司设计、由数十家晶圆代工厂制造，而使这些芯片得以生产的设备却仅由极少数企业供应。五家公司——**阿斯麦（ASML）**、**应用材料（Applied Materials）**、**泛林集团（Lam Research）**、**东**

京电子（Tokyo Electron，TEL）和科磊（KLA）——合计占据晶圆厂设备市场收入的绝大部分。在若干关键品类中，单一供应商几乎处于垄断地位：ASML是地球上唯一的极紫外（EUV）光刻扫描机供应商，而KLA在对良率至关重要的检测与量测领域占据主导地位。

SemiCap的决定性特征在于，它是**一切数字技术之下的赋能层**。每一部智能手机、每一颗数据中心GPU、每一个汽车控制器和每一枚导弹制导芯片，其物理存在都可以追溯到少数几家公司制造的少数几种设备。这使得SemiCap同时是一个工业部门、一种金融资产类别和一个地缘政治“卡脖子”环节。

为何SemiCap至关重要

三项结构性特征使SemiCap具有独特的重要性：

- **不可替代性。** 工艺设备凝聚了数十年积累的物理学、材料科学、精密工程以及隐性制造诀窍。一台EUV扫描式光刻机集成了来自约5,000家供应商的约100,000个零部件，其光学元件的面形误差被抛光至亚纳米级。没有任何国家或公司能够迅速复制这一切；进入壁垒以数十年时间和数百亿美元来衡量。
- **杠杆效应。** 由于供应高度集中，对单一设备品类的控制即可转化为对整个下游芯片产业的控制。拒绝一家晶圆厂获得EUV，就会使其逻辑路线图冻结在约7nm工艺节点（借助多重图形化），而在此之下将面临严重的成本和良率损失。
- **周期性与资本密集度。** SemiCap是一个周期性极强的行业，与晶圆厂建设“浪潮”紧密相连。当存储器价格高企或新晶圆厂破土动工时，设备订单激增；而在库存调整期间则急剧萎缩。这种繁荣—萧条模式塑造了整个行业的财务表现。

2. 设计、制造与设备供应之间的关系

现代半导体产业由三个相互交织但又彼此独立的层级构成，而SemiCap是支撑它们全部的基础。

层级	参与者	职能	示例
设计（无晶圆厂 / IDM设计）	无晶圆厂（Fabless）公司、IDM设计团队	构建电路架构并完成版图设计；生成GDSII/OASIS流片文件	Apple、英伟达（NVIDIA）、AMD、Qualcomm、MediaTek；英特尔和三星的设计部门
制造（晶圆代工厂 / IDM晶圆厂）	晶圆代工厂和垂直整合制造商（IDM）	使用工艺设备将晶圆加工成带图形的裸片	台积电（TSMC）、三星代工（Samsung Foundry）、英特尔代工（Intel Foundry）、GlobalFoundries、中芯国际（SMIC）
设备与材料（SemiCap）	设备原厂（OEM）、子系统供应商、材料/化学品企业	制造并供应驱动晶圆厂运转的机器和耗材	ASML、AMAT、Lam、KLA、TEL、ASM、信越化学（Shin-Etsu）、Entegris

由1987年台积电成立所开创的**无晶圆厂—晶圆代工模式**，使芯片设计与制造相互分离。这对SemiCap产生了深远影响：随着晶圆代工厂为整个行业承担建厂的资本负担，设备需求集中到少数几家超大型客户（台积电、三星、英特尔、SK海力士、美光）。如今，**仅台积电一家在典型年份就占全球WFE总支出的两位数百分比**，使其对设备路线图拥有非凡的影响力。

价值流动是双向的。设计公司向上提出工艺需求（他们需要更高密度、更快速度、更低功耗的工艺节点）；晶圆代工厂将这些需求转化为工艺整合目标；设备原厂则必须提供能够实现这些目标的设备——通常需要通过联合开发协议（JDA）提前数年完成。反过来，设备能够做到什么，也约束着设计公司所能尝试的范围：现有光刻设备的分辨率决定了最小特征间距，进而决定晶体管密度，并最终限定可实现的性能和功耗。

3. SemiCap作为经济与地缘政治的杠杆点

任何关于SemiCap的讨论都离不开其地缘政治维度——大约自2018年起，这一维度已从小众议题转变为行业的核心特征。

出口管制与战略“卡脖子”环节

由于少数几种设备把控着整个先进芯片供应链，各国政府发现**管控设备远比管控芯片更为有效**。主要手段包括：

- 由美国工业与安全局（BIS）执行的**美国《出口管理条例》（EAR）**。具有里程碑意义的**2022年10月7日**规则限制向中国出口能够生产≤16/14nm（FinFET）逻辑芯片、半间距≤18nm的DRAM以及≥128层NAND的设备。这些规则直接削减了应用材料、泛林集团和科磊对华销售。
- **外国直接产品规则（FDPR）**，将美国管辖权延伸至含有美国技术的外国制造产品——鉴于几乎所有设备（包括ASML的EUV扫描机）都含有美国原产零部件或软件，这是一项强有力的杠杆。
- **荷兰和日本**——分别是ASML以及TEL/尼康（Nikon）/佳能（Canon）/迪恩士（SCREEN）的母国——已使本国管制与美国政策保持一致。自2018年以来，ASML一直未获准向中国发运EUV（许可证从未获批），而DUV浸没式设备的限制在2023–2024年间进一步收紧。日本**2023年3月**的管制涵盖了23类设备。
- **美国规则的持续加码**自2022年以来不断扩大管控范围：2023年10月的更新；**2024年12月**的一揽子措施（HBM管制、约140个新增实体清单条目、扩大的FDPR）；**2025年9月的“关联方”（50%）规则**，将实体清单限制扩展至其持股过半的子公司（根据美中贸易休战安排，自2025年11月10日起暂停执行一年）；以及自2025年12月31日起撤销三星和SK海力士在华晶圆厂的经验证最终用户（VEU）资格（以2026年度许可证取代，允许维持运营但不得扩产或升级）。
- **《国际武器贸易条例》（ITAR）**管辖的范围较窄——主要是国防级和抗辐射加固元器件——但强化了该行业的军民两用敏感性。

产业政策：补贴时代

在实施限制的同时，主要经济体推出了规模庞大的补贴计划以实现产能本地化：

- **美国《芯片与科学法案》（CHIPS法案，2022年）**——约520亿美元，其中约390亿美元用于制造激励，约110亿美元用于研发（包括国家半导体技术中心NSTC）。该法案支撑了台积电亚利桑那州工厂、英特尔俄亥俄州/亚利桑那州工厂、三星得克萨斯州工厂和美光纽约州工厂。“护栏”条款禁止受

资助方在十年内扩大在华先进产能。2025年8月，美国政府将英特尔的CHIPS补助转换为约10%的股权（约89亿美元），标志着一种更直接的、以持股为基础的产业政策形式。

- **《欧洲芯片法案》（2023年）**——撬动约430亿欧元，支持ASML、IMEC、Infineon、STMicroelectronics以及新建晶圆厂（如台积电/ESMC德累斯顿合资工厂和英特尔规划中的马格德堡工厂）。
- **中国“大基金”（国家集成电路产业投资基金）**——一期（约1,390亿元人民币/约220亿美元，2014年）、二期（约2,040亿元人民币/约300亿美元，2019年）和三期（约3,440亿元人民币/约470亿美元，2024年）——同时资助晶圆厂（中芯国际、长鑫存储CXMT、长江存储YMTC）和本土设备厂商（北方华创NAURA、中微公司AMEC、拓荆科技Piotech、SiCarrier）。
- **日本、韩国、印度等国**也推出了类似计划（例如日本对Rapidus和台积电熊本工厂的支持；韩国的超大型产业集群计划；印度的激励计划）。

最终结果是，SemiCap已成为治国方略的工具。设备原厂如今同时承受双重压力：一方面要抓住西方由补贴驱动的需求，另一方面要应对中国收入的流失——对主要WFE企业而言，中国收入历来占销售额的20–45%，2024年其中数家公司的这一比例一度超过40%。到2026年，这一比例已有所回落（例如在应用材料2026年7月当季收入中约占28%，在ASML 2026年第二至第三季度的系统销售额中占14–23%），原因是中国的提前采购趋于正常化且管制进一步收紧。

4. SemiCap价值链：从设备原厂到大批量制造

一台新的工艺设备从概念到在晶圆厂投入生产，要走过漫长的道路。理解这一流程有助于说明为何设备路线图要领先芯片生产数年。

1. **设备原厂研发与alpha机台。** 设备制造商通常与研究联盟（IMEC、Leti）或首发客户合作，开发出展示新能力的第一台原型机（“alpha机台”）。
2. **beta机台与JDA。** 在联合开发协议框架下，“beta”机台被安装在首发客户或研究晶圆厂。客户在真实工艺模块上运行设备原厂的机台，并反馈数据。
3. **工艺整合。** 晶圆厂的工艺整合工程师将新机台的工序融入包含1,000多道工序的完整流程中，确保其与上下游所有工序兼容——在这一过程中，一种新的刻蚀化学品可能会对量测、清洗和良率产生连锁影响。
4. **机台认证（“qual”）。** 机台必须在严格的统计范围内证明其稳定性、重复性和良率。认证指标包括设备稼动率、平均故障间隔时间（MTBF）、颗粒增量以及工艺能力指数（Cpk）。
5. **大批量制造（HVM）爬坡。** 只有通过认证后，机台才会投入生产，通常以数十个相同腔室组成的机群来提供产能。（由英特尔首创的）“精确复制”（copy-exactly）方法要求机群中的每台设备表现完全一致。

正是这一流程决定了像2nm这样的工艺节点需要提前5–7年做出设备决策，也解释了为何高数值孔径极紫外（High-NA EUV）——2024年首次向客户发货，并于2026年以EXE:5200B量产版本在英特尔俄勒冈开发晶圆厂完成验收——在此之前已在ASML和蔡司（ZEISS）研发了十多年。即便如此，根据ASML

2026年10月的表述，首发客户预计High-NA进入大批量制造的时间约为2028年（三星）至2030年（台积电）。

5. 市场规模：全球SemiCap总可寻址市场（TAM），2015–2030年

晶圆厂设备市场规模庞大，长期增长迅速，但逐年波动性很强。以下数据为具有代表性的行业估计（SEMI、VLSI Research、Gartner及公司披露）；具体数字因来源和定义（WFE与包括测试和组装在内的设备总额）不同而有所差异。

年份	半导体设备总额（十亿美元，近似值）	备注
2015	~37	PC衰退后的低谷；移动设备驱动
2016	~41	3D NAND和DRAM投资爬坡
2017	~57	存储器超级周期开始
2018	~64	存储器繁荣顶峰
2019	~60	存储器调整；逻辑/代工保持韧性
2020	~71	新冠疫情推动数字化需求；EUV爬坡
2021	~103	疫情期间供应紧缺；大规模资本开支
2022	~107	创纪录；逻辑/代工先进制程支出领跑
2023	~106	中国DUV提前采购抵消存储器下行
2024	~113	AI驱动的先进制程+先进封装
2025	~133	创纪录；据SEMI（2025年12月）同比增长13.7%：AI资本开支、2nm爬坡、HBM
2026（预测）	~166	SEMI年中预测（2026年7月），增长23.2%；WFE约1,440亿美元；DRAM领涨
2028（预计）	~230	SEMI预计创下约2,295亿美元的纪录
2030（预计）	~160–200+（早期观点）	2025年之前的预测，现已过时——SEMI对2028年的预测已超过该值

按工艺步骤细分（典型领先逻辑晶圆厂的WFE分配）

细分领域	约占WFE比例	主导厂商
光刻	20–25%	ASML（EUV/DUV）、尼康、佳能
刻蚀	18–22%	Lam、TEL、AMAT
薄膜沉积（CVD/ALD/PVD/外延）	20–25%	AMAT、Lam、TEL、ASM、国际电气（Kokusai）
工艺控制（量测+检测）	11–13%	KLA、AMAT、ASML、Onto、Nova
化学机械平坦化（CMP）	4–6%	AMAT、荏原（Ebara）
离子注入 / 热处理	3–5%	AMAT、亚舍立（Axcelis）；AMAT、Kokusai、TEL

细分领域	约占WFE比例	主导厂商
清洗 / 湿法	5–7%	SCREEN、TEL、Lam

最重要的长期趋势是**光刻（受EUV/High-NA平均售价推动）和工艺控制（受EUV和全环绕栅极（GAA）良率难度推动）**占比的持续上升，以及**先进封装设备**作为一个由芯粒（Chiplet）和面向AI的高带宽内存（HBM）所推动的全新支出类别的爆发式增长。

6. 主要行业组织与路线图

SemiCap行业通过若干机构进行协调：

- **国际半导体产业协会（SEMI）**——电子制造供应链的全球性行业协会。SEMI发布市场数据（备受关注的订单出货比和WFE预测），制定数百项接口与安全标准（例如用于自动物料搬运系统交接的SEMI E84、用于设备安全的SEMI S2/S8，以及FOUP/300mm/450mm晶圆标准），并举办各类展会（SEMICON West、Europa、Taiwan、Korea）。
- **IEEE电子器件学会（EDS）**——顶级器件研究会议IEDM和VLSI研讨会背后的专业机构，也是IRDS路线图的主办方。
- **ITRS / IRDS——国际半导体技术路线图（ITRS，1992–2016年）**及其由IEEE主办的继任者**国际器件与系统路线图（IRDS，2016年至今）**。这些共识性路线图协调全行业技术转换的时间节点，详见文件15。
- **比利时微电子研究中心imec（IMEC）、CEA-Leti和Fraunhofer**——竞争前研究中心（见下文及文件23），在新工艺模块进入商业晶圆厂之前为其降低风险。
- **世界半导体理事会（WSC）**及各地区协会（美国的SIA、日本的JEITA、SEMI Europe）——在贸易、环境目标（PFC排放）和政策方面进行协调。

7. 设备代际如何界定以及推动转换的因素

设备“代际”与其说是由日历时间界定，不如说是由**工艺能力拐点**界定。当物理微缩极限迫使业界采取根本性的新方法时，新一代设备便应运而生。历史上的主要驱动因素包括：

- **光刻波长的转换：** g线（436nm）→ i线（365nm）→ KrF（248nm）→ ArF干式（193nm）→ ArF浸没式（193i）→ EUV（13.5nm）→ High-NA EUV。每一次转换都需要一个本质上全新的扫描机平台，以及由光刻胶、掩模和量测组成的全新生态系统。
- **晶体管架构的转换：** 平面晶体管 → 鳍式场效应晶体管（FinFET，约2011年，22nm）→ 全环绕栅极纳米片（三星2022年；台积电N2和英特尔18A自2025年末起大批量生产）→ 互补场效应晶体管（CFET，研究阶段；imec将其定位在A7代左右）。每一次转换都要求新的薄膜沉积（ALD内侧墙）、刻蚀（选择性沟道释放）和量测（单元内3D量测）能力。
- **材料的转换：** SiO_2 → SiON → 高k/金属栅；铝 → 铜 → 钴/钌/钼互连；新型低k介质。每种新材料往往需要新的设备或腔室。

- **晶圆尺寸的转换：** 150mm → 200mm → 300mm（约2001年）。期待已久的450mm转换在2017年前后被放弃，因为在密度微缩放缓的背景下其成本无法得到合理回报。

推动转换的是一套严酷的经济账：只有当现有方法的单个良品晶体管成本超过新方法时，新方法才会被采用。经典例子是**EUV导入**：只有当某一层所需的多重图形化次数（每次都需要一次浸没式曝光外加薄膜沉积和刻蚀）多到使单次EUV曝光反而更便宜时——尽管扫描机售价约1.5–2亿美元——EUV才变得经济可行。

8. 自有研发与设备原厂驱动的创新

SemiCap的创新来自两个互补的来源，而二者之间的平衡在行业历史中不断变化。

自有研发与联盟研发。 在早期的几十年里，大型IDM和政府支持的联盟承担了大部分研发重任：

- **SEMATECH**（1987–2015年），一个为对抗日本主导地位而成立的美国政府—产业联盟，负责协调设备认证和早期EUV开发。
- **IBM研究院**历来是远超生产进度的器件创新的超额贡献者——绝缘体上硅（SOI）、铜互连（1997年宣布）、应变硅、高k/金属栅，以及近年的首颗2nm纳米片测试芯片（2021年）和CFET研究。
- **IMEC（比利时鲁汶）**如今是占主导地位的中立、竞争前研究中心。IMEC拥有5,000多名研究人员和约9亿欧元的年度预算，运营一条300mm试验线，ASML、台积电、三星、英特尔、应用材料、泛林集团和东京电子在此共同开发下一代工艺模块。IMEC的路线图（N2、A14、A10、CFET）深刻影响着行业方向。
- **CEA-Leti（法国格勒诺布尔）**专注于FD-SOI、3D顺序集成以及成像/量子技术，与STMicroelectronics和Soitec紧密合作。

设备原厂驱动的创新。 随着研发成本上升以及IDM转向无晶圆厂或轻晶圆厂模式，越来越多的工艺创新转移到设备原厂内部。应用材料、泛林集团和东京电子如今运营着各自的先进开发晶圆厂，并雇用数以千计的工艺工程师。ASML的EUV项目是行业历史上规模最大的私营协调研发项目，在二十年间耗资远超100亿欧元，参与者包括蔡司（光学）、TRUMPF（CO_2驱动激光器）和Cymer（光源，2013年被ASML收购）。

因此，现代模式是**协作式的**：新工艺节点由IMEC试验线、设备原厂的开发晶圆厂和领先晶圆代工厂的工艺整合团队共同开发，并通过一张分担成本与风险的JDA网络加以维系。

9. 与晶圆厂建设浪潮相关的主要设备支出周期

SemiCap需求从根本上由**晶圆厂建设浪潮**驱动，而后者又由终端市场周期驱动。这一模式在数十年间清晰可辨：

- **存储器超级周期**。 DRAM和NAND是价格剧烈波动的大宗商品市场。当价格飙升时（例如2017–2018年），三星、SK海力士和美光向新产能大举投资，偏重存储器的设备需求（薄膜沉积、刻蚀，尤其是高深宽比设备）随之激增。当价格崩跌时，资本开支几乎在一夜之间被削减。
- **先进逻辑/代工浪潮**。 台积电的资本开支在2025年之前每年处于300–400多亿美元区间，2026年的指引上调至600–640亿美元，它是先进制程设备需求的支柱。每一个新工艺节点（N5、N3、N2）都会引发一波EUV、刻蚀、薄膜沉积和量测设备订单。
- **成熟制程/特色工艺浪潮**。 2020–2022年的芯片短缺引发了一波面向汽车、工业和功率应用的成熟制程（28nm–180nm）产能投资——受益者包括DUV浸没式设备（通常是翻新设备）、较老的薄膜沉积/刻蚀设备以及中国本土设备原厂。
- **AI/先进封装浪潮（2023年至今）**。 生成式AI热潮催生了对先进逻辑芯片（基于台积电N4/N3的英伟达/AMD GPU）、HBM（通过硅通孔（TSV）和键合堆叠的DRAM）以及**先进封装**（CoWoS、SoIC）前所未有的需求。这使得先进封装设备——晶圆键合机、减薄/研磨设备、TSV刻蚀与填充设备——成为增长最快的SemiCap细分领域之一，并推动台积电的CoWoS产能进入多年扩张期。自2025年末起，这一浪潮扩展为由DRAM引领的**存储器上行周期**——常被称为“存储器超级周期”——HBM和常规DRAM价格大幅上涨，据泛林集团称，DRAM因此成为2026–2027年增长最快的WFE细分领域。

这些浪潮很少同步，这既平滑了总量，也使其更加复杂。存储器下行可能与先进逻辑繁荣同时发生，从而在一定程度上缓冲产品组合横跨两者的WFE设备原厂。这种多元化是最大的几家WFE企业（AMAT、Lam、TEL）维持横跨逻辑、存储器以及日益扩大的封装领域的广泛产品线的关键原因。

10. 战略综述

半导体资本设备是**信息经济的物理基础**——在这一领域，少数几家企业对使一切现代计算成为可能的设备拥有垄断或寡头控制权。其决定性特征是极端的供应集中度、非凡的研发强度（通常为收入的12–18%）、剧烈的周期性，以及自2018年以来在国家安全和大国竞争中的核心地位。

后续章节将从这一战略概览深入到芯片如何制造以及由哪些设备制造的具体细节。文件02完整梳理端到端的制造流程；文件03–13逐一考察各设备品类以及存储器/化合物半导体的专门领域；文件14剖析厂商格局；文件15和文件23——本数据库中最深入的部分——逐个工艺节点追溯技术路线图，并综述将定义下一个十年的前沿研究。它们共同构成了一幅关于地球上最具战略影响力的机器设备的全面地图。

延伸分析：SemiCap的战略独特性

A. 地球上集中度最高的关键产业

值得深入思考SemiCap行业的集中度究竟有多么非同寻常，因为它在全球经济中没有真正的可比对象。试想，现代数字文明的整座大厦——每一部智能手机、每一个数据中心、每一个AI模型、每一套武器系统、每一辆汽车、每一台医疗设备——最终都依赖芯片，而最先进的芯片只能用在若干关键品类中来自**单一公司**的设备来制造。EUV光刻扫描机的制造商**只有一家**（ASML）。这些扫描机所需的EUV光学元件的制造商基本上**也只有一家**（蔡司）。最先进的工艺控制设备绝大部分来自**一家**公司（KLA）。与每台扫描机配套的涂胶/显影设备绝大部分来自**一家**公司（TEL）。没有任何其他具有同等重要性的产业呈现出如此程度的单点集中。最接近的类比——某些航空航天、制药或特种材料行业——其集中度要低得多，普遍关键性也低得多。这种独一无二的集中度是关于SemiCap最深层的事实，它既是该行业非凡盈利能力的来源，也是其在地缘政治中处于核心地位的原因：当使一切计算成为可能的设备来自少数几家不可替代的企业时，这些企业——以及能够影响它们的政府——便掌握了对整个技术未来的杠杆。

B. 集中格局为何如此持久

这种集中并非偶然的暂时现象，而是一种稳定的均衡，由所有行业中最深的护城河所维系（文件14、文件17）。进入壁垒以**数十年时间和数百亿美元**来衡量：一台EUV扫描机集成了来自约5,000家供应商的约100,000个零部件，其光学元件面形误差被抛光至亚纳米级，光源通过激光脉冲轰击锡等离子体产生光，而系统集成诀窍则是在四分之一个世纪中积累起来的。没有任何国家或公司——无论资金多么充裕——能够迅速复制这一切：中国规模庞大、意志坚定、由国家支持的努力，在耗费多年时间和数百亿美元之后，仍未形成具备量产能力的本土EUV能力（2025年12月路透社报道称，深圳有一台EUV原型机能够产生EUV光，但尚未生产出可用芯片）。同样的持久性在较小程度上也保护着每个品类的领导者：积累的工艺诀窍、与客户的联合开发关系、装机量锁定、研发规模以及专利/商业秘密保护相结合，构筑起直接竞争难以迅速突破的护城河。这种持久性解释了为何SemiCap的竞争格局变化如此缓慢、为何领导者能保持如此高的盈利能力，以及为何对这些“卡脖子”环节的控制能转化为如此持久的战略杠杆。

C. 微缩放缓的悖论

贯穿整个数据库的一个核心悖论值得在开篇就直言不讳：**摩尔定律的放缓对设备行业并非坏事——在重要意义上，它反而是好事。** 认为尺寸微缩放缓会缩小设备市场机会的直觉是错误的。随着每个工艺节点变得更难、更复杂、更昂贵——需要更多工艺步骤、更多EUV/High-NA曝光、更多工艺控制、新材料和三维集成——**对设备的需求、设备的价值以及技术难度（从而护城河）都在增加。** 即便每个节点的密度增益在缩小，领先晶圆厂的成本仍在上升；工艺步骤数量在增加；光刻和工艺控制在WFE中的占比在上升；全新的品类（先进封装、键合、减薄、背面工艺）不断涌现。设备行业的价值正在因经典微缩的放缓而被**重新分配和扩大**，而非被侵蚀。这一悖论——轻松微缩的终结恰恰是一个更复杂、更依赖设备、设备价值更高的时代的开端——是SemiCap投资与战略论点的乐观内核，并在后续各章中反复出现。

D. 地缘政治的长期性

最后，SemiCap被推向地缘政治中心（文件18）并非一个过渡阶段，而是一种永久性的变化。一旦各国政府发现控制少数几种设备就能把控整个先进芯片供应链——进而把控依赖于此的AI、军事和经济能力——半导体资本设备便成为治国方略的永久工具。近年来的出口管制、补贴竞赛和供应链安全举措并非暂时的扰动，而是新常态，它们将在可预见的未来塑造该行业的结构、地理分布和经济格局。对于任何希望理解现代世界——其技术、经济和力量平衡——的人来说，SemiCap行业已不再是小众议题而是核心议题，因为它是数字与AI时代赖以建立的物理基础，也是争夺这个时代制高点的竞争日益集中的“卡脖子”关口。后续章节将从这一战略概览深入到这一最具影响力的产业如何运作的技术与商业细节——但在通读全文时应始终牢记此处确立的战略利害，因为正是它们使本数据库所描述的机器设备具有如此深远的意义。

🆕 2025–2026年更新：最新进展（截至2026年11月）

自2025年初以来，上文描绘的战略图景得到了强化而非颠覆。这一时期有三大主题：规模远超预测者预期的AI驱动设备繁荣；叠加在2nm爬坡之上、由DRAM引领的存储器上行周期；以及在升级与休战之间摇摆、但并未放松对设备核心管控的地缘政治格局。

市场规模：预测屡次上调

来源（日期）	年份	数据	说明
SEMI年终预测（2025年12月）	2025	设备总额约1,330亿美元（+13.7%）	创新纪录
SEMI年终预测（2025年12月）	2026 / 2027	1,450亿美元 / 1,560亿美元	首次预测超过1,500亿美元
SEMI年中预测（2026年7月14日）	2026	总额1,659亿美元（+23.2%）；WFE约1,439亿美元；测试设备约153亿美元	大幅上调
SEMI年中预测（2026年7月14日）	2028	约2,295亿美元	预计创纪录
泛林集团（2026年10月21日）	2026 / 2027年WFE	约1,500亿美元中段 / 超过2,000亿美元（初步）	DRAM领涨，其次为代工/逻辑，再次为NAND
科磊（2026年10月）	2026年WFE	约1,500亿美元低段	预计2027年“显著增长”

各方定义不同（WFE与包括测试和组装在内的设备总额），因此这些数字并不严格可比，但方向是明确无误的：该行业的增长将远超早期预测（包括第5节表格）所设想的约1,600–2,000亿美元“2030年”区间。在需求侧，Gartner预计2026年半导体资本开支总额约为2,370亿美元；世界半导体贸易统计组织（WSTS）预计2026年半导体收入接近约9,750亿美元，而Omdia认为可能突破1万亿美元大关。

龙头企业：业绩创纪录，产能成为硬约束

- **ASML**公布2026年第三季度净销售额创纪录的117亿欧元（2026年10月14日），将2026财年指引定为440–450亿欧元，并警告称，尽管计划在2027年将低数值孔径EUV和DUV浸没式产能提高约30%，规划中的供应**仍无法完全满足2027年和2028年的客户需求**。据报道，客户已在要求下2029–2030年的订单。
- **应用材料**公布2026财年第三季度创纪录收入约91亿美元（同比增长25%），中国占收入比例降至约28%；出口管制估计将使其2026财年收入减少约6亿美元。
- **泛林集团**（2026年10月21日）公布代工业务销售额创纪录，并指出**洁净室空间短缺和零部件供应受限**可能制约全行业产出——与2023年的产能过剩担忧形成鲜明反差。
- **整合**：亚舍立（Axcelis）与维易科（Veeco）的全股票合并（2025年10月宣布，约44亿美元）已于2026年2月获得双方股东批准，目前预计在2027年第一季度末前完成，尚待中国国家市场监督管理总局（SAMR）批准以及重新提交的HSR申报。应用材料于2026年5月同意收购ASMPT旗下的NEXX先进封装沉积业务（据报道），并于2025年取得Besi约9%的股权。

客户与工艺节点

台积电的N2——其首个GAA纳米片工艺节点——自2025年第四季度起已进入大批量生产，公司并将2026年资本开支指引上调至600–640亿美元。英特尔18A——首个采用背面供电（PowerVia）的工艺节点——随Panther Lake进入大批量制造，而美国政府（约10%）、英伟达（50亿美元）和软银（20亿美元）于2025年成为其股东。三星的SF2已投入生产；日本Rapidus自2025年7月起已实现2nm GAA原型晶体管工作，目标是在2027财年下半年进入大批量制造。

地缘政治：休战但未松绑

- 美国2025年9月的“关联方”（50%）规则作为美中休战安排的一部分，自2025年11月10日起暂停执行一年；据报道，2026年9月休战期延长至2027年1月10日。
- 三星和SK海力士在华晶圆厂的VEU资格于2025年12月31日终止，取而代之的是仅限维持运营的2026年度许可证。
- 针对一小部分先进芯片的25%《232条款》关税于2026年1月15日生效，对支持美国本土制造的进口给予豁免。
- 据行业机构数据，2025年中国本土设备厂商供应了中国晶圆厂所用设备的约35%，但光刻设备的国产化率仍低于约5%。路透社报道了深圳的一台EUV原型机（2025年12月），该机尚未生产出可用芯片。
- 荷兰政府与中国母公司闻泰科技（Wingtech）之间的安世半导体（Nexperia）纠纷自2025年10月起扰乱了汽车芯片供应，表明即使是成熟制程供应链如今也会受到国家干预。

晶圆厂内部的AI

AI如今既是设备需求的主要驱动力，也是晶圆厂和设备原厂所使用的工具——从AI辅助检测、数字孪生，到GPU加速的计算光刻（例如台积电采用英伟达cuLitho）。

值得关注的事项（2026年末–2027年）

- 2027年WFE能否达到泛林集团等公司初步提出的超过2,000亿美元，以及洁净室空间、零部件或ASML产能是否会限制此轮上行。
- ASML资本市场日（2027年6月10日）及其可能更新的长期产能和High-NA采用目标。
- 英特尔14A（首个计划采用High-NA EUV的工艺节点）的客户承诺。
- 2027年1月10日之后美中休战的走向，包括“关联方”规则暂停执行的安排，以及中国对稀土和镓/锗的出口管制。
- 亚舍立—维易科合并的完成情况，以及先进封装设备领域的进一步整合。

文件 02 · FILE 02

端到端芯片制造流程


本文追溯从原始硅材料到封装完成、测试合格的集成电路的完整历程。一颗领先的逻辑芯片要在3–4个月的生产周期内经历**1,000–1,500道独立工艺步骤**，反复循环执行相同的基本操作——沉积、图形化、刻蚀、清洗、量测——以逐层构建数十个堆叠层。以下各节遵循标准顺序：晶圆制备、前道（FEOL）、中道（MOL）、后道（BEOL）、先进封装，以及贯穿全程的量测/测试工序。

对于每个模块，讨论涵盖其背后的物理/化学原理、该步骤存在的原因、由哪类设备执行，以及先进制程面临的挑战。


📊 图示概览

原创示意图；Mermaid图表可在GitHub上原生渲染。

端到端制造流程（原始硅 → 封装器件）



制造的重复单元——沉积-图形化-刻蚀-清洗循环（每片晶圆执行30-70次）



决定整个流程顺序的热预算逻辑

下图说明：流程从高温步骤（晶体、阱、栅极、源/漏——硅能承受高温）逐步过渡到接触/硅化物，再到BEOL（≤400°C，受铜和低k材料限制），最后到封装（已组装部件）。

```
HIGH temperature ──────────────────────────────► LOW temperature
Crystal/well/gate/S&D   →   contacts/silicide   →   BEOL (≤400°C)   →   packaging
(silicon tolerates heat)                          (Cu & low-k limit)   (assembled parts)
```

---

1. 晶圆制备

一切都始于极其纯净、无缺陷的单晶硅。

晶体生长——直拉法（CZ法）

电子级多晶硅（纯度9N–11N，即99.9999999%以上）在约1,420°C的石英坩埚中熔化。将具有精确晶向（CMOS通常为<100>）的籽晶浸入熔体，并在旋转的同时缓慢提拉。原子按照籽晶的晶格排列依附于籽晶之上，生长出直径达300mm、长度2米以上的圆柱形单晶**硅锭（晶棒）**。向熔体中添加掺杂剂（p型用硼，n型用磷）以设定基础电阻率。

- **区熔法（FZ）**生长是另一种方法，可获得更高的纯度和电阻率（无坩埚接触），用于功率器件和探测器，但不用于主流逻辑芯片。
- 主要挑战：控制来自石英坩埚的氧掺入、尽量减少晶体原生颗粒（COP）和空位，以及保持径向电阻率均匀性。磁场直拉法（MCZ）通过施加磁场来抑制对流并控制氧含量。

切片、研磨、抛光

硅锭被研磨至精确直径，经X射线定向后，使用**金刚石线锯**切割成约775μm厚（300mm晶圆）的晶圆。随后晶圆依次经过：

- **研磨**，去除切割损伤并改善平整度；
- **化学腐蚀**，去除亚表面损伤；
- 通过化学机械平坦化（CMP）进行**抛光**，获得镜面光洁度、亚纳米级粗糙度和极高的平整度（局部平整度/SFQR在纳米范围内，这对光刻焦深至关重要）；
- **清洗**并检测颗粒和缺陷。

外延沉积

许多先进晶圆会生长一层**外延（epi）层**——通过CVD（在高温下使用二氯硅烷/DCS或硅烷）在抛光表面上生长的一层薄而超纯的单晶硅薄膜。外延层提供无缺陷、掺杂精确的器件层，并能抑制闩锁效应。**绝缘体上硅（SOI）**晶圆——用于FD-SOI和射频——采用Soitec的Smart Cut工艺（氢注入+键合+层转移）或SIMOX工艺制造。

主要厂商： 信越化学（Shin-Etsu）、胜高（SUMCO）、GlobalWafers、Siltronic（抛光片/外延片）；Soitec（SOI）。外延设备：应用材料（AMAT，Epi Centura/Centura RP）、ASM（Intrepid/Epsilon）。

2. 前道（FEOL）

FEOL构建晶体管本身——即有源器件。这是整个流程中物理强度最高、热预算灵活性最低的部分。在2nm级工艺——台积电（TSMC）N2（自2025年第四季度起大批量生产）、英特尔（Intel）18A和三星（Samsung）SF2——中，鳍式场效应晶体管（FinFET）已让位于**全环绕栅极（GAA）纳米片**，这在下文所述的FEOL模块中增加了Si/SiGe超晶格外延、内侧墙形成和选择性沟道释放等工序。

2.1 浅沟槽隔离（STI）

相邻晶体管之间必须电隔离。STI在器件区域之间的硅中刻蚀出浅沟槽，用介质（高密度等离子体CVD或可流动CVD SiO_2）填充，然后通过CMP平坦化。沟槽衬层和填充必须无空洞；在先进节点，鳍/纳米片之间隔离结构的高深宽比使无空洞间隙填充成为一项关键挑战（通过可流动氧化物和ALD解决）。

2.2 阱注入

离子注入形成分别承载pMOS和nMOS晶体管的**n阱和p阱**。倒掺杂阱分布（表面以下掺杂浓度更高）可控制闩锁效应和短沟道效应。这需要使用中能和高能离子注入机，并精心设置倾角以避免沟道效应。

2.3 栅极叠层形成——从热氧化层到HKMG

栅介质是MOSFET的核心。历史上它是**热生长SiO_2**（遵循Deal-Grove动力学），随工艺节点逐代减薄，直到约90/65nm时达到约1.2nm——仅几个原子层——此时量子力学栅极漏电变得无法容忍。

解决方案于**45nm（英特尔，2007年）**引入，即**高k/金属栅（HKMG）**：

- **高k介质：** 通过ALD沉积的HfO_2（k≈20–25），配以SiO_2/SiON界面层。物理上更厚的高k薄膜可提供与薄得多的SiO_2相同的电容（低等效氧化层厚度，EOT），但漏电流低几个数量级。
- **金属栅：** 取代多晶硅栅，以消除多晶硅耗尽并设定合适的功函数。nMOS和pMOS需要不同的金属功函数（nMOS为TiAl基，pMOS为TiN基），通过功函数金属层进行调节。

存在两种集成方案：**先栅（gate-first）**和**后栅（替代金属栅，RMG）**。英特尔开创了后栅工艺，并因其能保护高k材料免受高温源/漏退火影响而成为主流。在RMG中，先形成牺牲性（“伪”）多晶硅栅，完成源/漏工艺后，再去除伪栅并以高k和金属叠层取而代之。

2.4 源/漏工程

源极和漏极区域经过专门设计，以实现低电阻并施加有益的应变：

- **应变SiGe源/漏（pMOS）：** 在凹陷的源/漏区域中选择性外延生长原位硼掺杂SiGe，对沟道施加压应变，提升空穴迁移率。Ge浓度逐代攀升（从约20%到50%以上）。
- **Si:P源/漏（nMOS）：** 磷掺杂硅（有时为SiC）施加张应变，提升电子迁移率。
- **扩展区注入和晕环注入**形成超浅结（USJ）和口袋注入，以控制短沟道效应。

- **退火**激活掺杂剂并修复注入损伤，同时尽量减少扩散——采用尖峰快速热处理（spike RTP）、闪光灯退火（FLA），以及在先进制程中日益增多地用于最浅结的**激光尖峰退火（LSA）**。

2.5 接触形成

接触将硅源/漏连接到第一层金属。**硅化**在硅表面形成低电阻的金属硅化物（较老节点为NiSi、NiPtSi或$CoSi_2$；先进制程为Ti基），以降低接触电阻。随后填充接触孔——历史上采用通过CVD沉积的**钨（W）**（使用WF_6/H_2，以TiN为阻挡层），如今随着接触尺寸缩小，越来越多地采用**钴或钌**以降低电阻。

接触电阻（Rc）是2nm及以下最具约束性的单一微缩挑战：随着接触面积缩小，Rc上升，目前已占器件总电阻的很大一部分。

---

3. 中道（MOL）

MOL连接晶体管（FEOL）与全局互连（BEOL），包括最初的、间距最紧密的连接：

- **局部互连**和**自对准接触（SAC）**，在栅极上使用氮化物帽层，使接触孔能够以自对准方式刻蚀而不会与栅极短路。
- **COAG（有源栅上接触）：** 由英特尔在10nm引入，将栅极接触直接置于有源栅区域上方（而非隔离区上方）以节省面积——这是一个重要的密度杠杆，但也是一个良率风险，因为它压缩了防止栅极与接触短路的余量。
- **M0/V0金属化：** 最底层的金属（M0）和通孔（V0）层，通常采用钴（台积电在N7的下层金属中采用了Co），以在极小尺寸下获得更好的间隙填充和抗电迁移性能。

MOL以ALD/CVD阻挡层与填充、选择性刻蚀和精密CMP为主，套刻要求极为严格。

---

4. 后道（BEOL）

BEOL构建多层“布线”——在先进制程中多达**15–20层金属**——将数十亿个晶体管连接成可运行的电路。

4.1 双大马士革铜互连

自IBM于1997年引入以来，铜凭借更低的电阻率和更好的抗电迁移性能取代了铝。由于铜难以刻蚀，BEOL采用**双大马士革**工艺：

1. 沉积层间介质（ILD）。
2. 在介质中刻蚀沟槽（用于导线）和通孔（用于垂直连接）。
3. 沉积**阻挡层/衬层**（TaN/Ta，阻止Cu扩散）和**铜籽晶层**（PVD），然后通过**电镀（ECD）**填充铜。

4. 通过**CMP**去除多余部分，留下嵌入的铜线和通孔。

4.2 低k与超低k介质

为降低互连电容（从而降低RC延迟和功耗），ILD从SiO_2（k≈4.0）演进到碳掺杂氧化物**SiOCH低k**（**k≈2.7–3.0**）和**多孔超低k**（**k≈2.0–2.5**）。降低k值需要引入孔隙，这使薄膜机械强度变弱，在刻蚀、灰化和CMP过程中易受损伤——这是BEOL的核心权衡。**气隙**结构（k≈1.0）被用于部分上层（例如台积电N5），以最大限度地降低电容。

4.3 BEOL中的CMP

每一层金属都要通过CMP进行平坦化。挑战包括**碟形凹陷**（宽铜线条的过度抛光）和**侵蚀**（密集阵列中介质的损失），二者都会降低下一层的光刻焦深。

4.4 10nm以下间距向Ru/Mo的转换

在最紧密的间距下，由于晶界和表面处的电子散射，铜的电阻率急剧上升，而固定厚度的TaN阻挡层占用了过多的导线截面。业界正在将较低的BEOL层转向**钌（Ru）**和**钼（Mo）**，它们可以使用更薄的阻挡层甚至无需阻挡层，并在微缩尺寸下提供更低的有效电阻率。面向量产的钼ALD设备已于2025年上市（例如泛林集团（Lam Research）的ALTUS Halo），面向NAND、DRAM和逻辑芯片的金属化应用。这部分内容在文件04和文件15中有深入讨论。

---

5. 先进封装

封装在历史上曾是低价值的“后段”附属环节，如今已成为主要的性能杠杆——是**芯粒（Chiplet）架构**和**异构集成**的基础。（文件11详细介绍相关设备。）

- **2.5D——CoWoS（晶圆上芯片再上基板）：** 多个裸片（逻辑+HBM堆栈）并排放置在含有细间距布线和硅通孔（TSV）的硅**中介层**上。这是现代AI加速器（英伟达（NVIDIA）、AMD）的支柱。
- **3D——SoIC / Foveros / X-Cube：** 裸片垂直堆叠，通过微凸点或日益普遍的**混合键合**连接。台积电的SoIC、英特尔的Foveros和三星的X-Cube是领先平台。
- **混合键合（Cu-Cu直接键合）：** 3D集成的前沿。两个表面——各自是嵌入介质中的平坦化铜焊盘阵列，抛光至亚纳米级粗糙度——相互接触；介质在室温下键合，再通过热退火使铜焊盘熔合。这使键合间距可低于10μm（迈向1μm及以下），比微凸点细一个数量级；据报道，台积电SoIC量产采用约6μm间距。这需要极致的CMP、表面活化和100nm以下的对准精度。集成式芯片-晶圆（die-to-wafer）混合键合设备（例如应用材料与Besi于2025年推出的Kinex系统）旨在将其推向大批量应用。
- **扇出型晶圆级封装（FOWLP）：** 裸片被嵌入重构的塑封晶圆中，并通过直接构建于其上的重布线层（RDL）相连。台积电的**InFO**（用于Apple A系列应用处理器）和**HDFO**，以及最早的**eWLB**，是主要变体。

- **HBM堆栈键合：** 高带宽内存（HBM）将8–16个DRAM裸片通过TSV和微凸点堆叠在一起，然后与逻辑芯片并排放置在中介层上。业界曾长期预期混合键合将随HBM4到来，但JEDEC将HBM4封装高度上限放宽至775μm（此前为720μm），使HBM4——2026年已为英伟达Rubin平台量产——得以继续采用批量回流模塑底部填充（MR-MUF）和热压键合；SK海力士（SK hynix）在Hot Chips 2026上表示，混合键合最早要到HBM5才会采用，而据报道三星正更积极地推进这一技术。
- **共封装光学（CPO）：** 光学引擎与交换机或加速器裸片集成在同一封装内。CPO交换机于2025–2026年开始出货（例如英伟达的Spectrum-X/Quantum-X Photonics），台积电的COUPE平台于2026年下半年进入量产。

---

6. 量测与检测（贯穿全程）

工艺控制并非单一步骤，而是贯穿整个流程的普遍性活动。（文件08专门讨论这一主题。）它有三种时间模式：

- **在线（工序后离线取样）：** 在关键步骤之后抽取晶圆，在专用量测设备（CD-SEM、散射测量、椭偏仪）上测量关键尺寸（CD）、膜厚和套刻。
- **原位 / 设备内在线：** 工艺腔内的传感器实时监控工艺——用光学发射光谱（OES）判断刻蚀终点，用反射测量判断CMP终点，用光谱监测薄膜沉积。
- **离线：** 在实验室进行详细的物理/失效分析（TEM、FIB），用于工艺开发和异常的根因分析。

检测（发现缺陷）与量测（测量尺寸）是不同的。二者均由**科磊（KLA）**主导，应用材料（电子束）和阿斯麦（ASML，YieldStar套刻、HMI电子束）是另外的主要参与者。在先进节点，捕捉微小的、由EUV随机效应引起的缺陷十分困难，这使工艺控制成为增长最快、对良率最关键的支出领域之一。

---

7. 晶圆分选、探针与测试

晶圆完全制造完成后，每个裸片在切割前都要进行**晶圆级电性测试（“晶圆分选测试”或“探针测试”）**：

- **探针卡**（采用垂直或悬臂探针，或MEMS探针）接触裸片的I/O焊盘。
- **自动测试设备（ATE）**施加测试向量，测量功能、速度和漏电流（IDDQ）。
- **参数测试**在划片道中的测试结构上测量晶体管阈值电压（Vt）、驱动电流和漏电流。
- 裸片按性能（速度等级）**分档**，并标记为合格/不合格。良率图驱动工艺控制反馈。

对于3D和芯粒产品，堆叠前的**已知合格裸片（KGD）**测试至关重要，因为单个不良裸片就可能毁掉一个昂贵的多裸片组件。

---

8. 最终组装与封装测试

合格裸片经切割和封装（文件11）后，再次进行测试：

- 封装后的**最终测试**验证器件在其封装中、在不同电压和温度下能正常工作。
- **老化测试（Burn-in）**在升高的电压/温度下对器件施加应力，以筛除早期失效（依据JEDEC标准）。
- **系统级测试（SLT）**在接近真实应用的环境中运行芯片——对于仅靠ATE无法捕捉全部故障的复杂SoC越来越重要，并可部分替代老化测试。

主要测试厂商： 爱德万测试（Advantest）和泰瑞达（Teradyne）（ATE）；Cohu、FormFactor、Technoprobe（分选机和探针卡）。（文件25深入讨论测试。）

---

9. 串联整个流程：从工艺节点的视角看

为了理解这些模块如何相互衔接，不妨考察先进节点上的单个金属层：先**沉积**介质（CVD/旋涂），通过光刻进行**图形化**（对光刻胶进行EUV曝光），**刻蚀**（等离子体刻蚀转移图形），**去除光刻胶并清洗晶圆**，**沉积**阻挡层和金属（ALD/PVD/ECD），对表面进行**平坦化**（CMP），最后对结果进行**量测和检测**（CD、套刻、缺陷）。这一沉积-图形化-刻蚀-清洗-填充-平坦化-量测的循环在数十层中的每一层重复执行，每层都有各自的材料、尺寸和公差——任何一个步骤失控都可能毁掉整片晶圆的良率。

这就是为什么半导体制造常被称为人类日常执行的最复杂的工艺：要协调上千个依次进行、各自都容不得差错的步骤，每一步都依靠一类专门的资本设备来实现，从而可靠地生产出数十亿个完全相同的纳米级结构。后续章节将逐一考察这些设备类别。

延伸分析：流程的内在逻辑及其现代演进

A. 流程为何按此顺序排列

半导体制造的顺序并非随意安排——它遵循一套不可违背的**热预算逻辑**，由此决定了整个流程的顺序。需要最高温度的步骤（晶体生长、阱与隔离形成、栅极叠层形成、源/漏激活）必须**最先**进行，因为此时硅仍能承受高温。一旦晶体管形成，尤其是引入金属互连之后，热预算便急剧收紧（铜和低k介质在约400°C以上会退化），因此此后的一切——整个BEOL以及封装——都必须在逐步降低的温度下完成。这种热预算排序解释了FEOL → MOL → BEOL → 封装的顺序：这是一个从温度最高、最依赖硅的步骤，逐步下降到温度最低、最依赖金属与集成的步骤的过程。理解这一逻辑有助于说明某些创新为何困难——例如，为何在已完成的金属层之上构建第二层晶体管（单片3D，文件23）如此具有挑战性（必须在下层金属所能承受的低热预算内完成），以及为何激光退火（仅加热表面）对流程后段的激活如此有价值。

B. 沉积-图形化-刻蚀-清洗循环：制造的“原子单元”

在模块层级结构（FEOL、MOL、BEOL）之下，半导体制造真正的重复单元是**沉积-图形化-刻蚀-清洗循环**，它被执行数十次以构建层状结构。每个循环中：**沉积**一层薄膜，通过**光刻**在光刻胶中定义图形，通过**刻蚀**将图形转移到薄膜中，**去除光刻胶并清洗晶圆**，然后对结果进行**量测和检测**。1,000多道工艺步骤中的每一步都属于这些循环之一，而每个循环都各自容不得差错——任何一个循环中的缺陷、错位或超规格尺寸都可能毁掉晶圆。半导体制造的精妙与难度在于：要按顺序将这一循环执行上千次，每次执行都保持原子级公差，覆盖每颗芯片上数十亿个特征结构，并使良率高到足以盈利。这就是为什么该循环每一步所对应的设备——薄膜沉积、光刻、刻蚀、清洗、量测——构成了SemiCap行业的核心，也是为什么其中任何一项的改进都会波及整个流程。

C. 流程如何变得更长、更复杂

流程中的步骤数随每个工艺节点急剧增加，理解其原因有助于揭示制造成本和复杂度的上升。成熟节点可能只需要几百道步骤；而领先的GAA节点需要1,000–1,500道。增长来自多个方面：**更多金属层**（随着逻辑密度提高，从约10层增至15–20层以上）、**多重图形化**（每个多重图形化层都会倍增为若干沉积/光刻/刻蚀/清洗子步骤）、**新模块**（HKMG、FinFET鳍形成、GAA超晶格/内侧墙/沟道释放、背面供电）、**更多工艺控制**（随着公差收紧，量测和检测步骤增多）以及**新材料**（每种都需要各自的沉积、刻蚀和清洗）。步骤数的增长是晶圆成本上升（文件15）和设备需求上升（更多步骤意味着每片晶圆需要更多次设备加工）的主要驱动因素，这也是为什么即使尺寸微缩步伐放缓，设备市场仍在增长——每个工艺节点虽然微缩幅度变小，但制造所需的步骤和设备却更多。

D. 对经典流程的现代颠覆

若干现代发展正在颠覆本文所述的经典“由正面到背面”的流程。**背面供电**（文件15）——目前已随英特尔18A的PowerVia进入大批量生产，台积电A16的Super Power Rail紧随其后——在正面完成之后增加了一整套新的加工序列：翻转晶圆、将其减薄并加工背面，从而将流程扩展到第三维度。**顺序3D集成和CFET**（文件23）将晶圆键合在一起并加工额外的层级，打破了经典流程的单晶圆线性特征。**先进封装**（文件11）已从简单的后段步骤发展为复杂的、达到前道级别的加工序列（TSV、RDL、混合键合），其复杂程度可与晶圆流程的部分环节相媲美。这些颠覆反映了向三维集成的更广泛转向：经典流程在单一晶圆表面上逐层构建芯片，而现代流程越来越多地在第三维度上构建——在背面、在堆叠层级中、跨越键合裸片——从而扩展并复杂化了数十年来定义制造的那套优雅的由正到背的顺序，并催生了新的设备类别（键合、减薄、背面加工），这些类别是行业中增长最快的领域之一。

E. 流程即设备产业的地图

端到端流程实际上就是整个SemiCap产业的地图：每个模块对应一个或多个设备类别，本数据库的章节也沿着流程展开。晶体生长和晶圆加工（材料供应商，文件16）；FEOL（光刻、薄膜沉积、刻蚀、离子注入、热处理、清洗——文件03–10）；MOL和BEOL（薄膜沉积、刻蚀、CMP、光刻——文件03–06）；先进封装（文件11）；贯穿全程的量测与检测（文件08）；以及最后的测试（文件25）。因此，

理解流程是理解设备产业的基础，因为每台设备的存在都是为了执行这一序列中的一个或多个步骤，而每个设备类别的价值都源于其所执行步骤的关键性、难度和频次。流程是半导体制造——以及赋能它的设备产业——整部大戏上演的舞台。

🆕 2025–2026年更新：最新进展（截至2026年11月）

2025年至2026年末，本文所述的端到端流程在三个环节同时发生了变化：晶体管（GAA纳米片在先进制程中取代了FinFET）、供电网络（转向晶圆背面）以及后段（先进封装和HBM本身成为产能瓶颈）。每一项变化都增加了工艺步骤和新的设备类型，这在很大程度上解释了为何国际半导体产业协会（SEMI）2026年7月的年中预测将2026年晶圆厂设备（WFE）定在约1,439亿美元。

FEOL：GAA时代进入量产

工艺节点	公司	状态（2026年11月）	对流程的影响
N2	台积电	自2025年第四季度起量产；据报道产能已售罄；N2P随后推出	Si/SiGe超晶格外延、内侧墙、沟道释放
18A	英特尔	大批量制造（Panther Lake，2026年初）；18A-P自2026年6月起风险试产	GAA（RibbonFET）+ PowerVia背面供电
SF2	三星	已投产（Exynos 2600）；第二代于2026年下半年爬坡	GAA（MBCFET）；据报道良率低于台积电
2nm GAA	Rapidus	自2025年7月起原型晶体管工作；计划2026年末提供客户测试芯片	大批量制造目标为2027财年下半年

GAA为FEOL增加了外延、选择性刻蚀和ALD步骤，并使单元内3D量测成为必需。据报道，比利时微电子研究中心imec的2026年路线图在CFET于A7代前后变得可行之前，继续保留纳米片和叉片方案；其2026年7月的研究表明，在A2节点，决定微缩下限的将是接触电阻和寄生电阻，而非沟道材料——这进一步印证了第2.5节的观点，即接触电阻是最具约束性的挑战。

背面供电与流程的“第三维度”

- 英特尔18A是首个采用背面供电（PowerVia）的大批量工艺节点，这意味着晶圆键合、极限减薄以及背面光刻/刻蚀/金属化如今已成为量产流程的一部分，而不仅仅停留在研发阶段。
- 台积电采用Super Power Rail的A16计划于2026年下半年至2027年进入量产（各方信息对时间说法不一），首批产品预计于2027年前后推出，首先面向HPC/AI。
- 英特尔14A——首个计划采用High-NA EUV的工艺节点——正等待外部客户的决定，预计在2026年下半年至2027年上半年作出。

BEOL与MOL材料

钼ALD（例如泛林集团2025年推出的ALTUS Halo）和泛林集团的Akara导体刻蚀系统（2025年）旨在应对最紧密间距导线和接触的金属化与图形化挑战。随着铜电阻率上升，钌和钼继续从研究阶段进入最底层的金属层级。

封装：后段成为前道级别的瓶颈

- **CoWoS**仍是占主导地位的AI封装平台，2026年产能估计约为每月10.6–13万片晶圆（各方估计不一），并计划在2027年大幅增加。
- **混合键合**已用于逻辑芯片堆叠的量产（据报道台积电SoIC间距约6μm）。在HBM方面，JEDEC将HBM4高度上限放宽至775μm，推迟了混合键合的采用；HBM4于2026年采用MR-MUF和热压键合出货，SK海力士预计混合键合将从HBM4E/HBM5开始采用，而据报道三星更积极地推进这一技术。
- **共封装光学**已进入量产（英伟达Spectrum-X/Quantum-X Photonics交换机；台积电COUPE于2026年下半年量产），而**面板级封装**（台积电采用矩形玻璃芯基板的CoPoS）已列入路线图。日月光（ASE）警告称，CPO仍缺乏测试标准。
- 设备厂商随之调整布局：应用材料同意收购ASMPT的NEXX沉积/电镀（ECD）业务（2026年5月，据报道），科磊预计其先进封装工艺控制收入在2026年将达到约11亿美元，增长约70%（据报道）。

测试与工艺控制

AI加速器具有大裸片、HBM堆栈和长测试时间等特点，推动了测试设备的繁荣：SEMI 2026年7月的预测将2026年测试设备定在约153亿美元，而AI相关需求在2026年第一季度占泰瑞达收入的约70%。东京电子（Tokyo Electron）与泰瑞达宣布合作开发面向AI/数据中心器件的集成测试单元（2026年6月），这是融合晶圆厂数据与测试数据这一趋势的例证。鉴于多芯粒、多HBM组件的高昂成本，已知合格裸片测试（第7节）如今至关重要。

贯穿整个流程的产能约束

2026年的上行周期暴露出设备本身之外的物理限制：泛林集团（2026年10月21日）指出洁净室空间短缺和零部件供应受限，ASML则表示其规划中的供应将无法完全满足2027–2028年的需求。因此，晶圆厂建设和认证时间（见文件01第4节）与设备交付周期同样重要。

值得关注的事项（2026年末–2027年）

- 台积电N2/N2P和三星SF2的良率学习进展，以及A16背面供电的爬坡。
- 英特尔14A的客户承诺，以及首批采用High-NA EUV的量产流程。
- HBM4E是否转向混合键合，以及芯片-晶圆混合键合设备进入大批量应用的速度。
- CoWoS、CoPoS和CPO的产能扩充，以及CPO测试标准的出现。
- IEDM 2026（12月）关于CFET、二维沟道器件和背面接触的论文。

文件 03 · FILE 03


光刻——技术、设备、厂商与路线图

光刻是半导体制造的图形化核心——它定义芯片上最小的特征尺寸，因而决定了晶体管密度的上限。它是最昂贵的单一设备品类，也是集中度最高的品类（全球只有一家极紫外（EUV）供应商），同时也是战略争夺最激烈的品类。本文涵盖其物理原理、主要技术家族（193i、EUV、高数值孔径极紫外（High-NA EUV）、纳米压印光刻（NIL）、定向自组装（DSA）、电子束）、计算光刻、厂商格局、专利与诉讼历史，以及通往1nm级的路线图。


📊 图示概览

原创示意图；Mermaid图表可在GitHub上原生渲染。

EUV扫描式光刻机如何产生光并印制图形（整个光路处于真空中）



分辨率 = $k_1 \cdot \lambda / NA$——波长/数值孔径的演进



EUV为何胜过多重图形化：每个关键层所需的加工次数



1. 光学光刻基础

光刻将掩模（掩模版）的图像投射到涂有光刻胶的晶圆上，然后通过化学显影形成曝光图形。可实现的分辨率由**瑞利判据**决定：

> **分辨率（半间距）= $k_1 \cdot \lambda / NA$**

其中：

- λ 为曝光波长；
- **NA** 为投影光学系统的数值孔径（NA = n·sinθ，n为介质折射率）；
- k_1 为与工艺相关的系数，反映分辨率增强技术（RET）的效果，单次曝光的物理硬下限为**0.25**（若不采用激进的RET，实际约为0.5）。

焦深（DoF）按**$DoF = k_2 \cdot \lambda / NA^2$**变化，这意味着提高NA以改善分辨率会缩小可用的焦深窗口——这是一个核心的工程矛盾。

历史上，分辨率的提升依靠**缩短**λ：g线（436nm）→ i线（365nm）→ KrF（248nm）→ ArF（193nm）→ EUV（13.5nm）。当波长微缩在193nm停滞十余年时，业界转而**提高NA**（浸没式）并**降低k_1**（多重图形化、光学邻近校正、离轴照明）来继续缩小特征尺寸。

---

2. ArF浸没式（193i）——主力设备

当计划中的157nm（F_2激光）一代失败后，业界通过**浸没式**技术延续了193nm ArF光刻：在最后一片透镜与晶圆之间加入超纯水（n≈1.44），使有效NA从约0.93（干式）提高到**1.35**。ArF浸没式（193i）于2007年前后（45nm）引入，并成为——至今仍是——即使在最先进工艺节点也承担大多数层的主力设备。

为了突破193i约38nm半间距的单次曝光极限，业界采用了**多重图形化**：

- **LELE（光刻-刻蚀-光刻-刻蚀）：** 两次独立的曝光和刻蚀将两组图形交错，使密度加倍。可扩展到LELELE（三重）及以上，但每次加工都会增加成本和套刻误差。
- **SADP（自对准双重图形化）：** 先图形化一个牺牲性“芯轴”，在其侧壁上沉积共形侧墙，去除芯轴后以侧墙作为刻蚀掩模——从而以极佳的均匀性获得双倍线密度。**SAQP（自对准四重图形化）**重复侧墙工艺以实现四倍密度；用于10/7nm的鳍和紧密金属层。
- **NTD（负性显影）：** 一种光刻胶/工艺方案，可改善接触孔和沟槽层的对比度和工艺窗口。

多重图形化可行但代价高昂：单个关键层可能需要3–4次浸没式曝光，外加相应的薄膜沉积和刻蚀，成本和周期时间成倍增加，套刻误差不断累积。正是这种成本最终证明了EUV的合理性。

---

3. EUV光刻（13.5nm）——定义一个时代的设备

极紫外光刻使用**13.5nm**的光——这一波长短到几乎能被所有材料吸收，包括空气、玻璃和常规光刻胶。这迫使机器采用截然不同的架构，这是ASML投入超过100亿欧元、历时数十年的研发项目的成果。

3.1 光源

EUV光通过**激光等离子体（LPP）**产生：熔融的**锡液滴**（每秒约25,000–50,000个）被高功率**CO_2驱动激光器**（TRUMPF，约30kW级）击中。每个液滴先被预脉冲击中而压扁，再被主脉冲电离成约220,000 K的等离子体，辐射出13.5nm的光。光由掠入射**收集镜**收集并导入扫描机。该光源——最初为Cymer的技术（ASML于2013年收购Cymer）——历史上一直是限制产能的因素；达到约250W的可用EUV功率是使大批量制造（HVM）可行的关键里程碑。

3.2 光学系统

由于没有任何材料能透过13.5nm的光，EUV采用**全反射式光学系统**：精密反射镜镀有**40–50对交替的Mo/Si多层膜**，通过相长干涉在13.5nm处实现约70%的反射率。蔡司（ZEISS）以亚纳米级面形精度制造这些反射镜——这是迄今为止规模化生产的最精密的光学表面。整个光路在**高真空**中运行。

3.3 掩模版（掩模）

EUV掩模同样是反射式的：在低热膨胀基板上制作Mo/Si多层膜反射镜，再以图形化的**TaN/TaBN吸收层**定义电路。主要挑战：

- **3D掩模效应：** 吸收层的有限厚度和斜入射照明（6°主光线角）导致阴影效应和成像不对称。针对**高n值/低厚度吸收层**（例如Ni基、Co基、Ru基）的研究可缓解这一问题。
- **保护膜难题：** 保护膜是保护掩模免受颗粒污染的薄膜。在EUV功率水平下，保护膜必须在13.5nm处两次（入射和出射）透过约90%的光，同时承受巨大的热负荷。多晶硅保护膜（约10–12nm）可达到88–90%的透过率；目标透过率>95%且耐热性更高的**碳纳米管（CNT）保护膜**正在开发中。

3.4 光刻胶与随机效应

- **CAR（化学放大光刻胶）：** 现有主流方案；光致产酸剂催化脱保护反应。受限于酸扩散造成的模糊以及EUV的低光子数。
- **金属氧化物光刻胶（MOR）：** 锡氧化物基光刻胶（Inpria，已被JSR收购）通过金属直接吸收EUV，以牺牲灵敏度为代价，提供更高的分辨率和更低的线边缘粗糙度。
- **随机效应：** 由于EUV光子能量高，而有效剂量在每个像素上提供的光子相对较少，**散粒噪声**会引起随机的关键尺寸（CD）波动、**线边缘/线宽粗糙度（LER/LWR）**以及随机的“随机缺陷”（桥连和断线）。管理剂量–LER–产能之间的权衡是EUV工艺的核心挑战（详见文件23）。

3.5 扫描机的演进与HVM现实

ASML的NXE平台从早期的低功率设备发展到**NXE:3400C**（约170 wph）和**NXE:3600D**（经改进后约160–220 wph）。产能、光源功率和**可用性（设备稼动率）**——历史上EUV的阿喀琉斯之踵——在2018–2023年的爬坡期间稳步提升。台积电（TSMC）的N7+（2019年）是首个使用EUV的HVM工艺节点；N5（2020年）以10层以上的EUV使其成为主流；N3使用约20层以上。当前的主力机型是**NXE:3800E**（自2024年起出货，额定产能最高约220 wph），ASML预计到2027年其EUV出货组合将进一步向3800E倾斜。

---

4. High-NA EUV（0.55 NA）——下一代扫描机

为了在不借助EUV多重图形化的情况下扩展EUV分辨率，ASML开发了**High-NA EUV**，在全新的**EXE平台（EXE:5000、EXE:5200）**上将NA从0.33提高到**0.55**。

- **变形（anamorphic）光学系统：** 为了在更高NA下将掩模阴影效应控制在可控范围内，光学系统在**扫描方向采用8倍缩小、在狭缝方向采用4倍缩小**。其结果是可印制的曝光场缩小到**26mm × 16.5mm**（为常规26×33mm曝光场的一半）。大芯片必须由多次曝光**拼接**而成——这对大型GPU而言是一项重大的设计约束。
- **分辨率：** 可实现约8nm半间距的单次曝光，足以在不使用EUV双重图形化的情况下推进数个工艺节点。
- **现状：** 首台EXE:5000发运给**英特尔（Intel）**（2024年在俄勒冈完成组装），ASML与**IMEC**于2024年在费尔德霍芬开设了联合High-NA实验室；EXE:5000研发机型共制造了五台。量产版本**EXE:5200B**（约175 wph）于2025年首次发运，据报道英特尔已于2026年初在其俄勒冈D1X晶圆厂完成了一台EXE:5200B的验收。英特尔计划在**Intel 14A**上首次将High-NA导入HVM（18A使用0.33 NA EUV）。设备单价约**3.8亿美元以上**，使早期采用仅限于最先进晶圆厂的少数几层。根据ASML 2026年10月财报电话会议的摘要，三星（Samsung）计划在2028年前后、台积电在2030年前后将High-NA用于大批量生产——台积电已表示A16和A14无需High-NA即可制造。
- **挑战：** 需要更薄的光刻胶（<20nm）以控制掩模3D效应和吸收、拼接精度需<1nm、需要新型金属氧化物光刻胶，以及一台3.8亿美元的设备每次曝光产出更少裸片所带来的经济性问题。

---

5. 替代性与互补性图形化技术

5.1 纳米压印光刻（NIL）

NIL利用直接接触的模具（“模板”）将图形物理压印到光刻胶中，然后进行固化——完全不需要光学系统。**佳能（Canon）的FPA-1200NZ2C**是领先的商用系统。优点：每层成本极低，无需昂贵光学系统，已演示10nm以下分辨率。缺点：缺陷率（接触式工艺）、模板磨损、产能和套刻。其首个真正的量产立

足点是**3D NAND闪存**（Kioxia/SK海力士（SK hynix）有意采用），其规则、周期性的图形适合NIL；由于缺陷和套刻要求，在逻辑芯片中的应用仍是一个研究课题。2024年10月，佳能向**德克萨斯电子研究所（TIE）**交付了一台FPA-1200NZ2C，用于研发和原型制造，并表示希望在五年内实现每年销售约10–20台NIL设备。

5.2 定向自组装（DSA）

DSA利用**嵌段共聚物**发生微相分离形成规则的纳米级畴区，并由光刻预图形加以引导（图形外延=形貌引导；化学外延=化学引导）。它可以倍增密度（例如接触孔缩小、线条倍增），并**修正**EUV预图形的粗糙度。三星已将DSA用于DRAM接触孔/通孔缩小。缺陷密度（约10–100个/cm^2）仍是其进入先进逻辑芯片的障碍。（详见文件23。）

5.3 电子束光刻

电子束直写可在极高分辨率下实现无掩模、任意图形化，但单束产能对HVM而言太低。其作用包括：

- **掩模写入：** 所有光掩模（DUV和EUV）都由电子束设备写入（来自英特尔控股的**IMS Nanofabrication**以及NuFlare/东芝的多束掩模写入机）。
- **多束直写：** 用于研究和细分领域（ASML以前的MAPPER项目现已终止；多束方法用于特种/无掩模应用）。

---

6. 计算光刻

随着k_1逼近极限，每次曝光背后的**计算**变得与光学系统同等重要。计算光刻对掩模进行预畸变处理并调整照明，使印制图像在衍射存在的情况下仍与设计相符：

- **OPC（光学邻近校正）：** 修改掩模形状（添加衬线、偏置边缘），以补偿衍射和工艺效应。
- **SMO（光源-掩模协同优化）：** 联合优化照明光瞳和掩模图形。
- **ILT（反演光刻技术）：** 通过求解成像逆问题计算理想（通常为曲线形）的掩模形状——计算量极大，但应用日益广泛，特别是配合曲线形EUV掩模。
- **AI / GPU加速：** **英伟达（NVIDIA）cuLitho**（2023年与台积电、ASML和Synopsys共同宣布）在GPU上将计算光刻工作负载——包括ILT和基于RCWA的仿真——加速几个数量级，以应对先进节点掩模合成急剧膨胀的计算成本。此后台积电已在其计算光刻流程中采用cuLitho，GPU加速、AI辅助的掩模合成正逐渐成为标准做法。

EDA龙头**Synopsys、Siemens EDA（Mentor Calibre）以及ASML旗下的Brion**主导计算光刻软件市场。

---

7. 厂商格局

厂商	地位
阿斯麦（ASML，荷兰）	全球唯一的EUV和High-NA供应商；同时也是领先的DUV浸没式供应商；旗下拥有Cymer（光源）、Brion（计算光刻）、HMI（电子束检测）。SemiCap领域战略重要性最高的单一公司。
尼康（Nikon，日本）	历史上是领先的DUV/浸没式扫描机制造商；如今在浸没式领域远远落后，专注于特定客户和特种应用；无EUV。
佳能（Canon，日本）	面向成熟制程的DUV i线/KrF扫描机；**纳米压印（NIL）**领域的领导者；无EUV。
Cymer（现属ASML）	LPP EUV光源的先驱；2013年被ASML收购。
Gigaphoton（日本）	独立的DUV（历史上也包括EUV光源）光源供应商，主要服务于尼康/佳能的扫描机。
蔡司SMT（ZEISS SMT，德国）	ASML的EUV和High-NA投影光学系统的独家供应商；是地位对等的技术合作伙伴（ASML持有蔡司SMT的股份）。
TRUMPF（德国）	EUV光源所用高功率CO_2驱动激光器的供应商。
上海微电子（SMEE，中国）	中国本土扫描机制造商；最擅长面向成熟制程和封装的i线/KrF/ArF干式设备；据报道一款28nm级ArF浸没式扫描机正处于验证阶段，但尚无独立证据证实其已用于量产。据报道，中国光刻设备的整体国产化率仍低于约5%。

ASML的垄断源于这一紧密掌控的生态系统：即使竞争对手获得了专利，要复制蔡司的光学系统、TRUMPF的激光器、Cymer的光源以及系统集成诀窍，也需要数十年的努力。

---

8. 专利格局与诉讼历史

- **EUV核心知识产权：** ASML、蔡司和Cymer持有EUV的基础专利（光源、光学系统、掩模版传输、双工件台）。许多早期EUV知识产权可追溯到美国**EUV LLC**联盟（1990年代末，成员包括英特尔、摩托罗拉、AMD和国家实验室），其授权许可帮助ASML取得领先。
- **ASML诉尼康（1990年代–2004年）：** 围绕浸没式和扫描机技术的长期交叉专利纠纷，于2004年以交叉许可和支付款项的方式和解——为浸没式时代扫清了道路。
- **ASML诉XTAL / 东方晶源（2018–2019年）：** ASML子公司Brion在针对XTAL的重大商业秘密案件中胜诉（约8.45亿美元，后来影响了XTAL的破产），XTAL是一家被指控盗用计算光刻源代码的初创公司——该案涉及中国相关因素，预示了后来的知识产权安全担忧。
- **专利到期：** 若干EUV时代的基础专利将在**2025–2030年**期间陆续到期，但实际的进入壁垒仍是系统集成诀窍和供应生态系统，而不仅仅是专利。

---

9. 路线图：迈向1nm级

- **EUV层数扩展：** N3使用约20层以上EUV；N2和英特尔18A进一步增加，在High-NA单次曝光接手之前，最紧密的间距将出现**EUV双重图形化（LELE-EUV / SAOP）**。
- **High-NA采用曲线：** 英特尔14A率先采用（少数层；14A的客户决定预计在2026年下半年至2027年上半年作出）；三星在2028年前后；台积电在2030年前后（A16和A14计划采用0.33 NA EUV）；到约2028–2030年，High-NA将广泛用于关键层。
- **背面供电网络（BSPDN）**通过**释放正面金属层**（电源移到背面）重塑光刻，但也带来新的图形化挑战：需透过减薄晶圆与正面晶体管对准的背面通孔光刻（红外对准），以及极为严格的套刻要求。
- **掩模基础设施：** EUV掩模基板的供应（AGC、信越化学（Shin-Etsu）、Hoya——仅三家供应商）和**光化掩模检测**（蔡司AIMS EUV）是关键瓶颈；2nm间距下的随机缺陷检测需要更快的光化检测。
- **套刻**要求收紧至<2nm，对量测端（ASML YieldStar、科磊（KLA）Archer）的推动力度与对扫描机本身一样大。
- **k_1壁垒与3D：** 随着平面光刻微缩逼近其经济和物理极限，密度提升越来越多地来自**3D集成（互补场效应晶体管（CFET）、堆叠、先进封装）**而非进一步的二维缩小——这意味着光刻的角色将从“缩小一切”演变为“图形化关键层，其余交给架构和封装”。

因此，光刻仍然是整个行业的节奏性技术：谁掌握最先进的扫描机，谁就掌握了先进制程，这正是为什么一家荷兰公司处于全球技术地缘政治的中心。

延伸分析：图形化的经济学与High-NA转换

A. 主导光刻选择的成本交叉逻辑

现代晶圆厂中的每一项图形化决策都受**成本交叉计算**支配，它逐层决定哪种技术最便宜。对于给定间距下的某一层，可选方案有：单次EUV曝光（设备约1.5亿美元，但只需一次加工）、EUV多重图形化（两次或更多EUV加工）、DUV多重图形化（多次约8,000万美元浸没式设备的加工，外加每个侧墙或切割所需的薄膜沉积和刻蚀），或High-NA EUV（设备约3.8亿美元，一次加工，但曝光场减半）。每种方法的成本取决于加工次数、设备成本与产能、新增的沉积/刻蚀步骤、累积的套刻误差以及对良率的影响。一个需要三到四次DUV浸没式加工（每次都有各自的沉积、刻蚀和套刻误差）的层，一旦EUV的产能和稼动率足够，改用单次EUV曝光就会更便宜——这正是推动EUV采用的成本交叉点。同样的逻辑如今支配着**High-NA转换**：High-NA首先在需要最多次EUV多重图形化加工的层上变得经济，在这些层上，一次（昂贵的）High-NA曝光胜过两次或更多次标准EUV曝光。这种逐层应用的成本交叉逻辑，解释了每种新光刻技术为何是逐步、有选择地导入的——晶圆厂不会整体切换，而是先在经济性最具说服力的地方采用新方法，再随其成熟而逐步扩大应用。

B. 多重图形化的负担以及EUV为何重要

要理解为什么EUV值得其巨大的成本和十多年的研发，不妨看看它所解除的**多重图形化负担**。在EUV之前的10nm/7nm节点，最紧密的层需要**自对准四重图形化（SAQP）**或多次**LELE**加工——这意味着单个层可能需要四次或更多次浸没式曝光，每次都伴随侧墙沉积、刻蚀和切割步骤，每一次加工都在累积套刻误差和成本。一个EUV一次曝光即可完成图形化的层，通过DUV多重图形化可能需要十几道甚至更多的独立工艺步骤。EUV大幅降低了这种复杂性：以一次曝光取代多次，累积的套刻误差更小、步骤更少——尽管存在扫描机成本以及随机效应和产能方面的挑战。工艺步骤、周期时间和套刻误差的节省——而不仅仅是分辨率本身——才是EUV的合理性所在，这也是为什么一旦该技术变得足够可靠，EUV的采用便加速推进。这同样解释了为什么EUV的价值随其单次曝光可图形化的层数增加而上升，以及为什么业界不断推动将更多层从多重图形化转向单次曝光EUV（并最终转向High-NA）。

C. High-NA的曝光场尺寸权衡

High-NA EUV最具影响的特征——也是其最显著的缺点——是由变形光学系统导致的**曝光场尺寸减半**（26mm × 16.5mm，而非26mm × 33mm）。这是物理规律的直接结果：要在实现0.55 NA的同时将掩模阴影效应控制在可控范围内，需要采用变形（8×/4×）缩小倍率，从而使可印制的曝光场在一个维度上减半。其影响重大而具体。大芯片——尤其是已经逼近掩模版尺寸极限的大型GPU和AI加速器计算裸片——会超出High-NA的曝光场，必须由多次曝光**拼接**而成，并要将曝光场边界处的拼接误差控制在约1nm以下。这是一项实实在在的设计约束：芯片的有源计算阵列可能不得不在曝光场边界处被分割，这需要精心设计并增加工艺复杂度。曝光场尺寸的权衡，加上3.8亿美元以上的设备成本，正是High-NA最初只会被有选择地采用（在最先进晶圆厂的少数关键层，由英特尔领先）而非全面采用的原因，也是各制造商仔细权衡High-NA成本交叉点及其设计影响的原因。这生动地说明，一项光刻技术进步带来的不仅是新能力，还有会波及芯片设计的新约束。

D. 掩模与光刻胶生态系统：隐藏的瓶颈

贯穿光刻路线图的一个反复出现的主题是：**扫描机只是系统的一部分**——掩模、光刻胶、保护膜和检测生态系统同样关键，而且往往是隐藏的瓶颈。EUV掩模基板仅来自三家供应商（AGC、信越化学、Hoya），且必须满足极其严苛的缺陷规格；保护膜必须在高功率下透过约90%的光而不退化（推动了CNT保护膜的开发）；光刻胶必须在可接受的随机效应下分辨目标间距（推动了金属氧化物光刻胶的开发，尤其是针对High-NA的16nm以下间距和20nm以下薄胶）；光化掩模检测（蔡司AIMS EUV）必须以目前仍然有限的产能捕捉与EUV相关的掩模缺陷和随机缺陷。其中任何一项——掩模基板短缺、保护膜不合格、光刻胶无法分辨目标间距、检测无法发现缺陷——都可能像扫描机本身一样，卡住新一代光刻技术的部署。这就是为什么光刻最好被理解为一个横跨扫描机、掩模、光刻胶、保护膜和检测的**协同工程系统**，也是为什么推进先进制程需要所有这些环节协同推进——这是EUV生态系统（ASML、蔡司、掩模与光刻胶供应商以及晶圆厂）已经解决、并且在每一新代际中都必须继续解决的协调难题。

进一步分析：DUV的持久作用与图形化工具箱

A. DUV浸没式为何仍是主力设备

在对EUV和High-NA的关注之中，人们很容易忘记**DUV（ArF浸没式，193i）仍然是整个行业的主力设备**——即使在最先进的工艺节点，它也承担着大多数层的图形化，同时也是庞大的成熟制程市场的主导设备。原因既有经济方面的，也有物理方面的。芯片上的大多数层并不需要最精细的分辨率，对这些层而言，单次（或多重图形化的）DUV曝光远比EUV便宜——因此即使是先进晶圆厂，其大多数层也使用DUV，只将EUV留给少数关键层。整个**成熟制程市场**（28nm及更老节点，文件15）——服务于汽车、工业、物联网、模拟、功率器件以及按数量计的绝大多数芯片——几乎完全依赖DUV运行，而且常常使用翻新的浸没式扫描机。这使DUV成为一个庞大而持久的市场，也是**中国本土光刻（上海微电子SMEE）**所聚焦的细分领域（成熟制程DUV无需中国所缺乏的EUV能力即可实现）。ASML自身也计划在2027年将DUV浸没式产能（连同低数值孔径EUV）提高约30%，这凸显了DUV需求依然旺盛。DUV的持久作用提醒我们：先进制程虽然吸引眼球，却只是行业的一部分——服务于大部分产量的主力设备，与服务于最前沿的尖端EUV扫描机在商业上同等重要。

B. 图形化工具箱

理解现代光刻的一个有用方式，是将其视为一个由互补图形化技术组成的**工具箱**，根据每一层所需的分辨率和成本逐层部署。在最粗糙的层，单次曝光DUV（i线、KrF或ArF）即可满足。在更紧密的间距下，DUV多重图形化（LELE、SADP、SAQP）以不断增加的成本扩展DUV的能力。在先进节点的关键层，单次曝光EUV取代多重图形化；在最紧密的层，则需要EUV多重图形化或（正在兴起的）High-NA EUV。与这些光学技术并存的还有特种工具：纳米压印（用于3D NAND的规则图形）、定向自组装（用于接触孔/通孔缩小和间距倍增，由光学预图形引导）以及电子束（用于掩模写入和特种直写）。先进图形化的艺术在于为每一层选择最优技术——在分辨率、成本、套刻和良率之间取得平衡——而趋势是走向日益**多元化的工具箱**，即单个晶圆厂部署多种图形化方法，每种方法针对不同的层和应用进行优化。这种多元化而非单一主导技术，很可能将定义光刻的最终格局（文件23），因为没有任何单一方法能满足现代芯片多样化的全部图形化需求。

C. 光刻作为节奏性技术

关于光刻最深刻的一点在于，它仍然是**整个行业的节奏性技术**——这种能力比其他任何能力都更能决定可制造的极限，并把控着先进制程。谁掌握最先进的光刻，谁就掌握先进制程：这就是为什么ASML的EUV垄断是整个半导体领域战略重要性最高的单一地位，为什么EUV的获取是出口管制的核心杠杆（文件18），以及为什么High-NA转换如此重要。光刻的节奏性作用源自其在制造流程中的位置：它定义最小特征尺寸，最小特征尺寸决定晶体管密度，晶体管密度又限定性能和功耗——因此现有扫描机的分辨率为下游的一切设定了上限。随着微缩放缓并转向三维，光刻的角色在演变（从“缩小一切”转向“图形化关键层，其余交给架构、材料和封装”），但其重要性并未减弱：关键层仍需要最先进的图形化，套刻要求

不断收紧，新架构（背面供电、CFET）也带来新的图形化挑战。因此，光刻始终处于行业进步及其地缘政治的核心——它是节奏性技术，是战略“卡脖子”环节，也是整个设备产业和全球技术霸权竞争所围绕的核心能力。

🆕 2025–2026年更新：最新进展（截至2026年11月）

2025–2026年间，光刻领域的问题已从“业界能否消化EUV？”转变为“ASML能否造出足够多的EUV？”。AI驱动的逻辑芯片需求和由DRAM引领的存储器上行周期，使EUV和DUV浸没式设备的需求都超过了ASML的计划产量；与此同时，High-NA EUV已从研发阶段跨入经过认证的量产型设备阶段——但对大多数客户而言，导入大批量生产仍需数年。

ASML：业绩创纪录，供应触及上限

ASML于2026年10月14日公布第三季度净销售额创纪录的**117亿欧元**（毛利率57.5%，净利润50亿欧元），其中包括**41亿欧元的EUV系统销售额（含一台High-NA系统）**。公司将2026财年净销售额指引定为**440–450亿欧元**（2025年约为327亿欧元），第四季度指引为142–152亿欧元。最重要的信息与产能有关：

- 规划中的供应将**无法完全满足2027年和2028年的客户需求**。
- 计划在2027年将低数值孔径EUV和DUV浸没式产能提高约30%，并正在研究2028年进一步扩产。
- 据报道，客户已在要求下2029–2030年交付的订单。
- ASML将于2027年6月10日举办资本市场日。

指标	2025年第四季度	2026年第一季度	2026年第二季度	2026年第三季度
中国占ASML系统销售额比例	36%	19%	14%	约23%

ASML预计中国将占2026财年总净销售额的约20%，低于2024–2025年由提前采购推高的水平。（此外，ASML于2025年9月以约13亿欧元领投了Mistral AI的C轮融资，显示其有意在产品中广泛应用AI。）

High-NA EUV：从实验室走向量产型设备

里程碑	时间	备注
EXE:5000研发机型	2023–2025年	共制造五台；英特尔（俄勒冈）以及ASML–imec High-NA联合实验室为首批用户
EXE:5200B量产型设备首次发运	2025年	约175 wph；据ASML称，生产率较EXE:5000提升约60%
英特尔在D1X完成EXE:5200B验收	2026年初（据报道）	英特尔14A是首个计划采用High-NA的工艺节点
三星在HVM中采用High-NA	约2028年	据ASML 2026年第三季度电话会议摘要

里程碑	时间	备注
台积电在HVM中采用High-NA	约2030年	台积电A16/A14计划采用0.33 NA EUV

第4节及延伸分析C中讨论的曝光场减半和3.8亿美元以上的价格，仍是采用High-NA的核心障碍；英特尔能否赢得14A的外部客户（预计在2026年下半年至2027年上半年作出决定），是对High-NA经济性的近期检验。

中国：国产化与EUV问题

- 光刻仍是中国最薄弱的设备品类：据报道国产化率低于约5%，而2025年本土设备整体占比约为35%（行业机构数据）。
- 据报道，上海微电子的28nm级ArF浸没式扫描机正处于验证阶段；尚无独立证据证实其已用于量产及其产能水平。
- 路透社于2025年12月报道，一支包括前ASML工程师在内的团队在深圳组装了一台**EUV原型机**，部分使用了来自较老ASML系统的零部件。该机可产生EUV光，但尚未生产出可用芯片；报道称目标为2028年，而知情人士认为约2030年更为现实。
- 据报道，中芯国际（SMIC）/华为（Huawei）采用DUV多重图形化、以低良率和高成本生产出了5nm级（N+3）芯片（麒麟9030，2025年末）——这印证了第2节的观点：多重图形化可以延展DUV的能力，但代价高昂。
- 中国正在推动本土KrF/ArF光刻胶；2025年末关于日本限制向中国出口光刻胶的传闻未经证实。

影响光刻的出口管制

向中国出口EUV仍被禁止，先进DUV浸没式设备的出口和维修服务仍受到美国、荷兰和日本的严格管控。美国国会提出的《**MATCH法案**》将禁止向中国销售DUV设备以及为当地已安装设备提供维修服务；截至2026年11月，该法案仍在审议中。根据美中休战安排而暂停执行的“关联方”（50%）规则如被恢复，可能会扩大受限中国客户的范围。

替代技术与新进入者

- **纳米压印：** 佳能的FPA-1200NZ2C仍是领先的NIL系统（2024年10月交付TIE）；存储器仍是其最现实的量产市场。
- **新型光源与新方法（早期阶段）：** 正在开发自由电子激光EUV光源的美国初创公司xLight，据报道于2026年6月敲定了1.5亿美元的CHIPS激励协议；Substrate正在研发基于加速器的X射线光刻，但其宣称的性能尚未在规模化条件下得到验证。预计二者在2030年代之前都不会对HVM产生影响。
- **计算光刻：** 随着曲线形掩模和High-NA推高计算需求，GPU加速（英伟达cuLitho，已被台积电采用）和AI辅助的OPC/ILT正在普及。

值得关注的事项（2026年末–2027年）

- ASML 2026年第四季度业绩和2027年指引；计划中约30%的产能增长能否缓解设备配额紧张。
- ASML 2027年6月10日的资本市场日：长期产能、High-NA路线图以及任何关于Hyper-NA的信号。
- 英特尔14A赢得客户的情况，以及首批High-NA量产层。
- 《MATCH法案》的命运，以及休战期于2027年1月10日到期后“关联方”规则暂停执行安排的走向。
- 关于中国EUV原型机能否产出可用芯片、上海微电子浸没式扫描机能否用于量产的可信证据（或缺乏证据）。

文件 04 · FILE 04


薄膜沉积——CVD、ALD、PVD与外延

薄膜沉积是一类向晶圆添加材料的工艺——构建出晶体管与互连所需的介质、导体、阻挡层和沟道。沉积与刻蚀、光刻并列为晶圆加工的三大支柱，约占晶圆厂设备（WFE）总支出的五分之一到四分之一。一颗现代逻辑芯片包含数十种不同的沉积薄膜，从亚纳米级的原子层沉积（ALD）高k栅介质到微米级厚度的金属化层，每一种都需要对厚度、成分、保形性、应力和纯度进行精确控制。本文概述主要的沉积技术家族——化学气相沉积（CVD）、ALD、物理气相沉积（PVD）和外延——以及新兴材料、供应商格局、专利态势，以及推动从鳍式场效应晶体管（FinFET）向全环绕栅极（GAA）再向互补场效应晶体管（CFET）过渡的逐节点沉积挑战。


📊 可视化概览

原创示意图；Mermaid图表可在GitHub上原生渲染。

ALD循环——自限制，每个循环沉积一个亚单层




沉积方法的选择



ALD为何独特——高深宽比结构中的保形性（截面图）

下图为截面示意：ALD薄膜在沟槽顶部、侧壁和底部厚度相同（深宽比大于50:1亦可）；PVD/CVD在此处会变薄或封口，而ALD的表面饱和反应不会。



1. 化学气相沉积（CVD）

在化学气相沉积中，气态前驱体在晶圆表面或其附近发生反应，沉积出固态薄膜，挥发性副产物则被抽走。CVD是用途最广、应用最普遍的沉积方法，存在众多变体，按压力、能量来源和温度加以区分，各自在薄膜质量、保形性、产能和热预算之间进行权衡。

LPCVD（低压CVD）在较低压力（通常0.1–1 Torr）和较高温度（600–800°C）下工作，常在一次处理50–150片晶圆的大型批式炉管中进行。低压通过增大反应物的平均自由程来改善均匀性和保形性。LPCVD可沉积高质量多晶硅（用于栅极和3D NAND闪存沟道）、氮化硅（Si_3N_4，用于硬掩模和侧墙）以及基于TEOS的二氧化硅。由于温度较高，它仅限于金属引入之前的早期前道（FEOL）步骤。

APCVD（常压CVD）在大气压下运行，用于对相对非关键的薄膜（如掺杂氧化物、钝化层）进行高产能沉积。其保形性和均匀性较差，因此在现代工艺中作用有限。

PECVD（等离子体增强CVD）利用射频等离子体提供反应能量，可在低得多的温度（200–400°C）下沉积。这使PECVD成为**后道（BEOL）**工艺中不可或缺的技术，因为下方的铜互连施加了严格的热预算（通常≤400°C）。PECVD沉积了大部分层间介质（SiO_2、SiN、SiCN、SiOCH低k）、钝化层和硬掩模。等离子体可用于调节薄膜的应力、致密度和成分。

HDP-CVD（高密度等离子体CVD）将沉积与同步溅射刻蚀（通过施加偏压的高密度等离子体）相结合，在高深宽比（HAR）沟槽中实现**无空洞填隙**——历史上一直是浅沟槽隔离（STI）和金属前介质填充的主力。随着深宽比不断攀升，HDP-CVD逐渐让位于可流动CVD和ALD。

可流动CVD（FCVD）沉积一种可流动、类液态的薄膜，它能渗入最窄的间隙，随后固化为固态氧化物——解决了先进STI以及鳍片之间、纳米片之间极端深宽比下的无空洞填隙难题。

所有CVD变体的核心权衡是**热预算与薄膜质量**：温度越高的工艺通常得到更致密、更纯净的薄膜，但在温度敏感结构（金属、应变结）形成之后便无法使用。这一约束在每个节点都愈发严峻，也是推动行业转向更低温ALD和等离子体辅助方法的主要动因。

2. 原子层沉积（ALD）

原子层沉积可以说是过去二十年中最重要的沉积技术进步，是高k/金属栅、FinFET、GAA、3D NAND和DRAM电容的使能技术。ALD通过一系列**自限制表面反应**，**一次一个原子层**地构建薄膜。

一个ALD循环包括：（1）前驱体A脉冲，A化学吸附于表面，直至所有反应位点饱和后停止（自限制）；（2）吹扫以去除多余的A；（3）共反应物B脉冲，B与化学吸附的A反应，形成所需薄膜的亚单层并再生表面位点；（4）再次吹扫。每个循环增加一个精确固定的亚单层增量，因此总厚度只需通过计数循环次数即可控制。由于反应受表面饱和而非通量限制，ALD即使在深宽比超过50:1的结构中也能实现**近乎完美的保形性**——这恰恰是在深DRAM电容、3D NAND沟道以及GAA纳米片环绕沟道侧壁上进行覆盖所需要的。

热ALD完全依靠温度驱动表面化学反应，保形性最佳、损伤最低。**等离子体增强ALD（PEALD）**使用等离子体共反应物（如氧或氮自由基），可在更低温度下沉积，并能获得难以通过热方式形成的薄膜，代价是在最深结构中保形性有所下降。

主要ALD薄膜及其作用：

- **HfO_2和ZrO_2**——高k栅介质（逻辑）和电容介质（DRAM，通常为$ZrO_2/Al_2O_3/ZrO_2$“ZAZ”叠层）。
- **Al_2O_3**——界面层、钝化层以及刻蚀停止/封装层。
- **TiN**——金属栅功函数层和电极层，以及扩散阻挡层。
- **Ru和Co**——新兴的后道金属和衬垫层（见下文）。
- **MoS_2及其他二维材料**——处于研究阶段的沟道材料（文件23）。

两种前沿ALD模式正在重塑工艺集成：

- **空间ALD**在空间上而非时间上分隔前驱体区域，通过在各区域之间移动晶圆来大幅提升产能——这对大批量应用十分重要。
- **区域选择性沉积（ASD/选择性ALD）**利用表面化学，使薄膜仅在特定材料上生长（例如在金属上而不在介质上），借助抑制剂分子（自组装单层）阻止不需要处的生长。ASD有望实现放宽套刻要求的**自对准**结构——例如只在暴露的金属上生长通孔帽层——是3nm以下节点研究最活跃的沉积技术之一。

---

3. 物理气相沉积（PVD）

在物理气相沉积中，材料从固态靶材中被物理地溅射出来并凝结在晶圆上，无需化学反应（或仅需反应气体辅助）。PVD是沉积金属的首选方法。

直流磁控溅射用氩离子轰击金属靶材，磁体将等离子体约束在靶材附近以提高溅射速率。它用于沉积铝、钛、钽和铜籽晶层。**射频溅射**将PVD扩展到绝缘靶材。

离化PVD（iPVD）将溅射出的金属流离子化，使晶圆偏压能够将其引导至高深宽比结构的底部——这对于在电镀之前于大马士革通孔和沟槽的底部与侧壁沉积薄而连续的**阻挡层（TaN/Ta）**和**铜籽晶层**至关重要。PVD还用于形成硅化物所需的**NiPt**层以及各种功函数和盖帽金属。

PVD的局限在于保形性：随着特征尺寸缩小、深宽比上升，即使是iPVD也难以均匀覆盖侧壁和底部，这也是ALD在前沿工艺中取代PVD用于最薄阻挡层和衬垫层的原因之一。尽管如此，PVD在籽晶金属、电极以及上层互连和封装的厚金属化方面仍不可或缺。

---

4. 外延

外延生长与下方晶格对齐的**单晶**薄膜——这是要求最苛刻的沉积形式，需要原子级洁净的表面和精确的温度控制。

硅及SiGe/Ge CVD外延是现代晶体管的核心。**选择性外延生长（SEG）**仅在凹陷的源/漏区沉积SiGe（掺硼，用于pMOS）或Si:P（掺磷，用于nMOS），施加应变以提升载流子迁移率，并提供低电阻的原位掺杂结。SEG过程中的晶面控制决定最终的源漏形状和应力。对于**GAA**，外延生长交替的**SiGe/Si超晶格**（牺牲层SiGe中Ge含量通常为25–35%，每层厚度仅几纳米），纳米片沟道随后由此释放——这使外延成为GAA的决定性使能步骤之一。

MBE（分子束外延）采用超高真空热蒸发，获得最高纯度、原子级陡峭的薄膜；由于产能低，它是研究和III-V族/特种器件工具，而非主流大批量逻辑制造方法。

MOCVD（金属有机CVD）用于生长化合物半导体外延层（GaN、SiC、InP、GaAs及其合金），服务于功率、射频和光电器件，也是晶圆级二维材料（MoS_2）沉积研究的主要方法。（文件12和文件23深入介绍化合物外延和二维材料外延。）

---

5. 新兴沉积前沿

若干沉积挑战定义了技术前沿：

- **Ru和Mo后道金属：**随着铜在10nm以下间距的有效电阻率上升，且其阻挡层占用过多导线截面，较低层互连正在向**钌**（以$Ru(DMBD)(CO)_3$等前驱体进行ALD）和**钼**（以$MoCl_5$或MoF_6化学体系进行CVD/ALD）过渡，二者可在几乎无需或完全无需阻挡层的情况下使用。这是自铜本身以来后道最重要的材料转变之一。钼于2025年率先在3D NAND闪存字线中进入量产（以ALD取代钨），目前正在2nm–1.4nm级世代的逻辑接触孔和通孔中得到采用；用于最紧密后道间距的钌仍处于开发和认证阶段（见下文2025–2026年更新）。
- **高深宽比（HAR）钨填充**，用于3D NAND字线和DRAM埋入式字线，CVD钨必须在数十层深的结构中实现无空洞、无接缝填充。
- **二维材料沉积**（MoS_2、WS_2），通过MOCVD和ALD制备未来的沟道材料，其晶粒尺寸、缺陷密度和300mm均匀性仍未解决（文件23）。
- **选择性与自对准沉积**（ASD），可实现通孔帽层、阻挡层选择性填充，以及放宽光刻套刻要求的自对准结构。

6. 供应商格局

供应商	沉积优势
泛林集团（Lam Research）	在PECVD/ALD介质（VECTOR、Striker）、钨及金属填充（ALTUS）和填隙方面实力雄厚；2025年2月推出ALTUS Halo钼ALD设备，目前已在3D NAND厂商中投入生产；与其刻蚀主导地位紧密结合，提供集成模块化流程。
应用材料（Applied Materials，AMAT）	沉积产品组合最广泛：PVD（Endura，PVD领导者）、CVD（Producer）、ALD、外延（Centura/Epi，包括2025年10月推出的Centura Xtera GAA外延系统）以及选择性沉积；整体沉积市场份额领先。据报道，2026年5月同意收购ASMPT旗下的NEXX先进封装沉积/电化学沉积（ECD）业务。
ASM国际（ASM International）	**ALD领导者**，尤其擅长高k和栅叠层ALD以及外延（Intrepid/Epsilon）；ALD是其身份认同和高利润率的核心。
东京电子（Tokyo Electron，TEL）	在CVD、ALD和涂胶/显影方面实力强劲；在沉积和清洗领域布局广泛。
国际电气（Kokusai Electric）	**批式（炉管）ALD/CVD**领导者，对存储器（3D NAND ONON叠层、DRAM）十分重要；脱胎于日立，在应用材料的收购计划于2021年告吹后由KKR持有；自2023年10月起在东京上市，此后KKR（据报道还有少数股东应用材料）一直在减持股份。
Jusung Engineering、Wonik IPS（韩国）	服务于三星（Samsung）和SK海力士（SK hynix）的本土ALD/CVD供应商。
北方华创（NAURA）、拓荆科技（Piotech）（中国）	北方华创是快速成长的中国沉积、热处理（及刻蚀）设备供应商，拓荆科技则是领先的本土PECVD/ALD专业厂商——二者都是中国国产化进程的核心；据报道，2025年国产设备约占中国晶圆厂所用设备的35%。

7. 专利格局

ALD的基础专利可追溯至**Tuomo Suntola**（芬兰），他在20世纪70年代发明了“原子层外延”；ASM国际的ALD领导地位在很大程度上建立在其强大的专利布局之上。应用材料和泛林集团在PVD、CVD、填隙以及ALD反应腔设计和化学工艺方面拥有大量沉积知识产权。当前一个尤为活跃的领域是**选择性/区域选择性沉积**，ASM、应用材料、泛林集团和东京电子都在围绕抑制剂化学和自对准方案构建专利组合，因为它们认识到ASD很可能成为3nm以下节点的关键差异化因素。前驱体化学（使新型ALD薄膜成为可能的金属有机化合物）是另一个并行的知识产权战场，涉及Merck/EMD、Entegris和Air Liquide等化学品供应商。

8. 逐节点沉积挑战

FinFET时代（22nm–5nm）：沉积挑战集中在包裹鳍片三面的保形高k/金属栅ALD、日益高而窄的鳍片之间的无空洞填隙（推动了向可流动CVD和ALD的转变）、具有晶面控制的保形SiGe源漏外延，以及在N7节点引入钴用于底层金属填充，以应对铜的填隙和电迁移限制。

GAA纳米片时代（3nm–2nm）：决定性的沉积挑战包括**SiGe/Si超晶格外延**（在多个堆叠对上精确控制Ge浓度和层厚）、**内侧墙ALD**（在选择性回刻SiGe后，用低k介质填充几纳米宽的横向空腔——GAA的标志性工艺），以及**在释放后的纳米片间隙内进行栅叠层ALD**（将高k和功函数金属沉积到仅相隔几纳米的沟道之间，要求完美的填隙保形性）。与此同时，**Mo金属化**已进入生产（先是3D NAND字线，然后是逻辑接触孔/通孔），而用于最底层互连的**Ru后道金属化**仍在认证中。这一时代现已进入大批量制造：台积电（TSMC）N2（自2025年第四季度起）、英特尔（Intel）18A和三星SF2。

CFET时代（研究阶段；据报道，比利时微电子研究中心imec的2026年路线图将CFET定位于A7即0.7nm级世代前后，远晚于2027年）：沉积复杂度大致翻倍。双层纳米片叠层要求对底层和顶层分别进行栅金属沉积，在两层之间形成自对准介质隔离，在3nm以下开口中进行ALD填隙，并且——对于顺序式CFET——需要与已键合的底层兼容的低温（<400°C）高质量介质沉积。选择性和区域选择性沉积对于实现仅靠光刻无法分辨的自对准结构变得愈发关键。

在所有这些转变中，贯穿始终的主题是对**原子级厚度控制、在越来越深的结构中实现完美保形性、更低热预算以及选择性（自对准）沉积**的不懈需求——这些要求使ALD及其选择性变体成为沉积领域增长最快、战略意义最重要的分支。

扩展分析：ALD的崛起、选择性沉积与材料前沿

A. ALD为何成为决定性的沉积技术

在所有沉积方法中，**ALD的重要性上升最快**，其原因揭示了整个行业的发展方向。ALD的决定性特性——**自限制、表面饱和的反应，每个循环沉积精确的亚单层**——赋予它两种其他方法无法比拟的能力：**埃级厚度控制**（只需计数循环）和**近乎完美的保形性**（反应在所有表面上均等饱和，与几何形状无关）。这恰恰是前沿工艺所需的能力。高k/金属栅介质必须只有几个原子层厚且均匀——ALD。FinFET栅叠层必须保形包裹三维鳍片——ALD。DRAM电容和3D NAND结构必须在深宽比超过50:1时实现保形覆盖——ALD。GAA内侧墙和栅填充必须沉积到几纳米的空腔和间隙中——ALD。随着器件变得更薄、更三维化、对保形性要求更高，ALD从小众技术变为核心的快速增长技术，这也是**ASM国际**（ALD领导者）成为增长最强劲、利润率最高的设备制造商之一的原因。每颗先进芯片的ALD步骤数量稳步增加，ALD在沉积支出中的份额持续增长——这一结构性顺风源于贯穿本数据库的三维化、原子尺度趋势。

B. 选择性与区域选择性沉积——自对准的未来

最重要的沉积前沿是**区域选择性沉积（ASD）**——利用表面化学（抑制剂分子、自组装单层）阻止其他区域的生长，使材料**只在需要的地方生长**（例如在金属上而不在介质上）。ASD的意义深远：它能够实现放宽光刻套刻要求的**自对准结构**，而套刻是先进节点上最困难、最昂贵的挑战之一。如果通孔帽层、阻挡层或金属能够在暴露的特征上选择性生长，而无需单独的、完美对准的光刻步骤，那么工艺就更简单、更便宜，对套刻误差也更稳健。随着间距缩小到光刻无法可靠对准的程度，通过选择性沉积实现自对准变得愈发必要——这就是为什么ASD是研究和专利申请最活跃的沉积技术之一（ASM、应用材料、泛林集团、东京电子均投入巨资），也是为什么它被预期成为3nm以下节点和CFET的关键使能技术（文件23）。选择性沉积与选择性刻蚀（文件05）共同指向一个**自对准工艺**的未来：结构越来越多地引导自身的形成，降低对已无法对准一切的光刻的依赖。

C. 互连金属转变

最重要的沉积挑战之一是**后道互连从铜向钌和钼的转变**（文件04、15）。这从根本上说是一个沉积问题：Ru和Mo必须（通过ALD/CVD）沉积为薄、低电阻、附着良好的薄膜，最好无需阻挡层（这是它们相对于铜的关键优势之一，铜需要一层无法微缩的TaN阻挡层）。开发前驱体（Ru前驱体如$Ru(DMBD)(CO)_3$；Mo前驱体如$MoCl_5$和MoF_6）、沉积工艺（在极小尺寸下实现保形填充）以及集成（与这些金属所需的新图形化和化学机械平坦化（CMP）相配合）是一项重大的持续性工作。钼率先取得进展——2025年进入3D NAND字线生产，2026年起进入前沿逻辑接触孔——而钌仍是最紧密间距线路的长期候选材料。其回报是在最紧密间距下获得更低的有效电阻，因为在这些间距下铜的电阻率劣势和阻挡层开销变得难以承受。这一金属转变——自25年前铜取代铝以来最重大的一次——将沉积置于前沿工艺决定性挑战之一的中心，也说明了每种新材料都会带来相应的沉积开发工作。

D. 二维材料沉积挑战

展望更远的未来，**二维沟道材料**（MoS_2、WSe_2，文件23）的沉积是最困难也最重要的前沿之一。挑战不在于器件物理（前景良好），而在于生长**晶圆级、低缺陷、均匀**的二维薄膜——imec在300mm晶圆上的MOCVD MoS_2演示是一个里程碑，但晶粒尺寸、缺陷密度（硫空位）和均匀性仍远未达到逻辑级质量。解决这一问题是一个沉积问题：开发能够在300mm晶圆上以低缺陷密度均匀生长这些原子级薄晶体的MOCVD和ALD工艺（以及来自Aixtron、维易科（Veeco）、ASM、应用材料的反应腔）。二维材料沉积挑战体现了一个更普遍的模式：当行业寻求新材料以延续微缩时，**这些材料的沉积**——均匀、保形、规模化、达到所需质量——往往是决定性的瓶颈，这使沉积设备制造商和前驱体供应商处于开启每一个新前沿的中心。

E. 逐节点沉积总结

沉积挑战随每次架构转变而加剧：FinFET要求在鳍片上进行保形栅叠层ALD并在鳍片间实现无空洞填隙；GAA要求超晶格外延、在几纳米空腔中进行内侧墙ALD，以及在释放后的纳米片间隙中进行栅填充ALD；CFET使填隙和栅金属复杂度大致翻倍，并要求3nm以下开口填充和双层集成。在所有这些转变中，统一的需求是**原子级厚度控制、在越来越深越来越窄的结构中实现完美保形性、更低热预算、选择性**

（自对准）沉积，以及不断扩展的新材料组合——这些要求使ALD及其选择性变体成为沉积领域增长最快、战略意义最重要的分支，并确保沉积与光刻和刻蚀一起，始终是前沿工艺所依赖的三大核心支柱之一。

🆕 2025–2026年更新：最新进展（截至2026年11月）

市场背景

沉积设备乘上了行业史上最强劲的设备上行周期。根据国际半导体产业协会SEMI 2026年7月发布的年中预测，2026年设备总销售额预计达到**1,659亿美元**（**+23.2%**），其中晶圆厂设备为**1,439亿美元**，2028年预计将创下2,295亿美元的纪录。在2026年10月的财报季中，泛林集团预计2026日历年WFE在1,550亿美元左右（“mid-$150B”区间），并初步预计2027年将超过2,000亿美元，增长依次由**DRAM**、晶圆代工/逻辑和NAND引领。这一结构对沉积有利：DRAM（尤其是与高带宽内存（HBM）相关的DRAM）和GAA逻辑都高度依赖ALD和外延，而NAND升级正推动从钨向钼的转换。泛林集团还指出，洁净室空间和零部件供应可能限制行业扩产的速度。

钼从路线图走向量产

第5节和扩展分析C部分所述的后道/字线金属转变已正式启动，引领者是钼而非钌：

- **泛林集团**于2025年2月推出钼ALD设备**ALTUS Halo**。泛林集团表示该设备正在领先的3D NAND厂商中量产爬坡，美光（Micron）称其使钼得以进入大规模量产；此后泛林集团报告其在NAND客户中得到更广泛采用，据报道逻辑领域亦已采用，DRAM领域仍在开发中。泛林集团所称相对钨电阻改善超过50%为厂商自报数据。
- **应用材料**于2026年初在SEMICON Korea前后推出**Spectral ALD**，定位于以钼取代钨用于晶体管接触孔（据行业媒体对发布会的报道）。
- **ASM国际**在2026年第二季度业绩电话会上强调了其**Mo ALD**产品在**1.4nm节点**获得的订单，该节点预计将在2026年下半年首次带来实质性营收贡献。

钌仍是最紧密互连间距的长期候选材料，但尚无公开确认的大范围量产采用。

GAA进入量产：每片晶圆需要更多ALD和外延层

随着台积电N2自2025年第四季度起量产、英特尔18A进入大批量制造（Panther Lake，2026年初）以及三星SF2出货，第8节所述的GAA沉积步骤——SiGe/Si超晶格外延、内侧墙ALD以及释放后纳米片间隙中的栅叠层ALD——现已成为大批量工艺。ASM管理层在2026年7月表示，GAA架构在后续节点将需要**越来越多的ALD和外延层**。应用材料于2025年10月推出**Centura Xtera**外延系统，用于2nm及以下GAA源漏外延；应用材料称其单元间均匀性提高40%，气体消耗约为早期外延方法的一半。背面供电（英特尔18A上的PowerVia；台积电A16的Super Power Rail，依不同来源于2026年下半年至2027年量产爬坡）为背面介质、接触孔和晶圆键合层带来了新的沉积步骤。

存储器与先进封装

HBM驱动的DRAM支出已成为沉积的主要驱动力：ASM在2025年报告了外延和ALD（包括偶极层和功函数层）方面新的DRAM/HBM订单，并在2026年第二季度表示又一家DRAM客户选择了其外延方案。在封装方面，据报道，应用材料于2026年5月同意收购ASMPT旗下的**NEXX**业务，随着AI封装需求上升，增加电化学沉积及其他封装沉积能力；混合键合（应用材料与Besi合作）同样需要严格控制的介质键合薄膜。

2025–2026年关键沉积数据点

日期	公司	进展	意义
2025年2月	泛林集团	推出ALTUS Halo钼ALD	3D NAND字线由W转向Mo
2025年10月	应用材料	推出用于GAA的Centura Xtera外延	2nm及以下源漏外延均匀性
2026年初	应用材料	Spectral ALD（Mo接触孔）	Mo进入逻辑中道（MOL）
2026年5月	应用材料	同意收购ASMPT旗下NEXX（据报道）	封装沉积/ECD
2026年7月	ASM国际	2026年第二季度营收10.03亿欧元，调整后营业利润率33.0%；第三季度指引11亿欧元±5%	ALD/外延领导者业绩创纪录

ASM还预计，按固定汇率计算，2026年下半年营收将比上半年高出20%以上；一份二手报道称其已将2027年营收目标上调至46亿欧元以上，但我们尚未在公司资料中证实这一点。

股权变动与中国

在**国际电气**，KKR自2023年东京上市以来持续减持，据报道应用材料也于2026年初出售了其部分少数股权。在中国，据报道2025年国产设备约占所用设备的35%；北方华创和拓荆科技是主要的本土沉积设备供应商，据报道新建产能被要求一半以上的设备采用国产。中国在应用材料2026财年第三季度营收中的占比降至28%，而一年前为35%。

值得关注（2026年末–2027年）

- 钼能否从NAND字线和逻辑接触孔扩展到DRAM和后道通孔，以及是否有芯片制造商确认在最紧密线路中采用Ru。
- 台积电A16/A14、英特尔14A以及三星第二代2nm的ALD/外延强度，以及背面供电带来的增量。
- 由DRAM引领的2027年WFE（据泛林集团初步观点超过2,000亿美元），以及洁净室和零部件短缺是否会限制沉积设备出货。
- 应用材料NEXX收购的完成与整合，以及HBM4E/HBM5混合键合中的沉积步骤。
- 在持续出口管制下，中国本土沉积设备（北方华创、拓荆科技）的份额提升。

文件 05 · FILE 05

刻蚀技术——干法刻蚀、湿法刻蚀、ALE与选择性刻蚀

刻蚀是与沉积和光刻相对应的减材工艺：它去除材料，将光刻胶中定义的图形转移到下方薄膜，最终转移到硅本身。刻蚀是晶圆厂设备（WFE）三大类别之一，通常占WFE支出的18–22%，也是泛林集团（Lam Research）与东京电子（Tokyo Electron）以及应用材料（Applied Materials）竞争最激烈的领域。在技术前沿，刻蚀的难度急剧上升：3D NAND闪存的极端深宽比、全环绕栅极（GAA）沟道释放所需的埃级精度，以及现代材料叠层的选择比要求，已将刻蚀从一项相对成熟的技术推向半导体制造中创新最密集的领域之一。本文涵盖干法刻蚀物理、向高密度等离子体的演进、3D NAND高深宽比（HAR）刻蚀、原子层刻蚀（ALE）、湿法与选择性刻蚀、低温刻蚀，以及供应商与路线图格局。

📊 可视化概览

原创示意图；Mermaid图表可在GitHub上原生渲染。


各向异性等离子体刻蚀——定向离子 + 侧壁钝化（截面图）

下图为截面示意：定向离子决定各向异性；钝化膜阻挡横向刻蚀；离子激活的化学反应向下刻蚀；整体是化学作用（选择性、各向同性）与物理作用（定向）的平衡。

```
    ↓ ↓ ↓   directional ions (set anisotropy)
═══ mask ═══
╔           ╗   ← passivation film blocks LATERAL etch
╔   etch    ╗
╔     ↓     ╗   ← ion-activated chemistry etches DOWNWARD
═══════════════

Balance of chemical (selective, isotropic) + physical (directional) action
```

ALE循环——原子尺度、自限制的去除



3D NAND高深宽比（HAR）沟道孔刻蚀——深宽比大于60:1，贯穿数百层

下图为截面示意：在氧化物/氮化物交替叠层中进行一次连续的深刻蚀，孔径约数十纳米、深度达数微米，底部必须完全刻穿；需避免的缺陷包括弯曲（bowing）、扭曲（twisting）和锥化（tapering）。

```
── oxide ── nitride ── oxide ── nitride ──     ◄ top of stack
┌──────────────────────────────────────┐
│  one continuous deep etch            │
│   diameter ~tens of nm               │   defects to avoid:
│   depth ~microns                     │   bowing · twisting · tapering
└──────────────────────────────────────┘
── oxide ── nitride ── oxide ── nitride ──     ◄ bottom (must fully clear)
```

---

1. 干法刻蚀基础

干法（等离子体）刻蚀利用辉光放电等离子体产生化学活性物种和高能离子，二者共同从晶圆表面去除材料。等离子体刻蚀的威力在于能够结合两种机制：

- **化学刻蚀**：中性自由基（如氟原子或氯原子）与表面反应，生成挥发性产物并被抽走。化学刻蚀通常是**各向同性**的（各方向刻蚀速率相同）且具有**选择性**（不同材料在特定化学条件下刻蚀速率差异很大）。
- **物理刻蚀（溅射）**：被电场加速射向晶圆的高能离子以物理方式将原子撞离表面。物理刻蚀是**各向异性**的（定向，向下刻蚀远快于侧向），但选择性**相对较差**。

等离子体刻蚀的艺术在于平衡这两种机制——通常借助**离子辅助化学刻蚀**，即定向离子轰击优先在结构底部激活化学反应，形成忠实转移图形所需的垂直、各向异性形貌，而不产生侧向钻蚀。一个关键的使能现象是**侧壁钝化**：反应副产物或有意加入的聚合物形成气体在结构侧壁上沉积保护膜，阻止横向刻蚀，同时受离子轰击的底部继续向下刻蚀。

业界使用多种等离子体源架构，区别在于如何产生和控制等离子体：

- **CCP（电容耦合等离子体）：** 射频功率施加在两块平行板电极之间。CCP擅长**介质刻蚀**（氧化物、氮化物、低k），因为它能维持刻蚀这些坚固材料所需的高离子能量，双频CCP则可部分解耦离子能量和离子通量。
- **ICP（电感耦合等离子体）：** 射频功率通过线圈耦合，在低压下产生高密度等离子体，并由独立偏压控制离子能量。ICP对离子**通量**和**能量**的控制更为独立，适用于**导体刻蚀**（硅、金属栅、多晶硅）及许多先进应用。
- **ECR（电子回旋共振）：** 利用微波功率和磁场产生极高密度等离子体；历史上很重要，如今不如ICP常见。

两个主要调节旋钮——**离子能量**（控制各向异性、溅射成分和损伤）和**离子通量**（控制刻蚀速率）——必须与化学成分、压力、温度和脉冲一起调校，才能实现所需的形貌、选择比、均匀性和最小损伤。

---

2. 从RIE到高密度等离子体

早期等离子体刻蚀采用**反应离子刻蚀（RIE）**——一种中等密度的CCP工艺，足以应对旧节点相对宽松的几何尺寸。随着特征尺寸缩小、深宽比攀升，行业转向**高密度等离子体**源（ICP、ECR），在实现良好各向异性和均匀性所需的低压下提供高刻蚀速率。关键应用按材料类别分化：

- **导体刻蚀**——对栅极（多晶硅、金属栅叠层）以及钨、氮化钛、氮化钽等金属进行图形化——通常在ICP设备中使用氯基和溴基化学品（Cl_2、HBr、BCl_3），对下方栅介质的选择比和精确的关键尺寸（CD）控制至关重要。
- **介质刻蚀**——在SiO_2、Si_3N_4和低k材料中刻蚀接触孔、通孔和沟槽——在CCP设备中使用碳氟化合物化学品（CF_4、CHF_3、C_4F_8、C_4F_6），碳氟聚合物在刻蚀介质的同时钝化侧壁。挑战在于对下方停止层实现高选择比，并避免损伤脆弱的低k薄膜。

现代刻蚀腔体增加了复杂的控制层：可在晶圆各区域独立控温以调节刻蚀均匀性的**多区静电吸盘**；通过脉冲化源功率和/或偏压功率来控制自由基与离子比例、减少充电损伤和深宽比相关刻蚀的**脉冲射频**；以及基于光学发射光谱的先进终点检测。

---

3. 3D NAND高深宽比（HAR）刻蚀

如果说有哪一个应用最能体现现代刻蚀挑战，那就是**3D NAND中的沟道孔和狭缝刻蚀**。3D NAND通过堆叠交替的介质层（氧化物与氮化物组成的“ONON”叠层，或氧化物与多晶硅组成的“OPOP”叠层）垂直构建存储器——层数已从早期的24层激增至96、128、176、232层，如今已超过300层（SK海力士（SK hynix）于2024年底开始量产321层NAND，其他厂商随后也发布了300层以上的世代），并通过串堆叠（分别刻蚀两个叠层再将其连接）达到最高层数。

在这样的叠层中刻蚀沟道孔是整个制造业中最极端的工艺之一：

- **深宽比超过60:1**并正向100:1迈进——孔径仅数十纳米、深达数微米，在单次连续工艺中刻穿数百个交替层。
- **形貌控制**极为严苛：刻蚀必须从上到下保持笔直、直径均匀的孔。常见缺陷包括**弯曲**（孔中部鼓起）、**扭曲**、**锥化**（孔随深度变窄）以及底部刻蚀不完全。在数十亿个孔中，即便微小的CD变化也会放大为器件失效。
- **CD负载效应和深宽比相关刻蚀（ARDE）**使孔的刻蚀速率随局部密度和深度而不同，要求极其精细的化学和等离子体控制。
- 刻蚀依赖强大的**低温或高能碳氟化合物CCP工艺**，配合精心设计的钝化和离子能量（有时超过10 keV），并越来越多地采用**低温刻蚀**（见下文）以提高刻蚀速率和改善形貌，同时减少掩模消耗。

3D NAND HAR刻蚀是泛林集团、东京电子和应用材料之间的主要战场，并占用了存储器刻蚀产能中不成比例的份额。与之配套的**台阶刻蚀**——通过反复刻蚀和修整光刻胶掩模来形成阶梯状接触着陆结构——是另一项NAND特有的刻蚀专长。

4. 原子层刻蚀（ALE）

正如原子层沉积（ALD）实现了原子尺度的材料添加，**原子层刻蚀（ALE）**实现了原子尺度的去除——通过一系列自限制步骤一次刻蚀一个单层。凡是刻蚀必须以近原子级精度停止且损伤最小的场合，ALE都必不可少，而在GAA及更先进节点，这类场合越来越多。

典型的**等离子体ALE**循环交替进行：（1）**改性**步骤，反应物（如氯）以自限制方式化学吸附于表面最顶层原子并使其改性；（2）吹扫；（3）**去除**步骤，低能离子轰击（能量刚好足以去除改性层而不足以去除下方未改性材料）精确溅射掉这一改性层；（4）再次吹扫。由于每一步都是自限制的，ALE可提供卓越的**均匀性、原子级深度控制、低损伤和高选择比**——代价是产能，因为需要很多循环。

热ALE使用顺序气相反应（如先氟化，再进行配体交换反应），完全不使用等离子体，可实现各向同性、极其温和、保形的刻蚀，对释放纳米片沟道和修整三维结构很有价值。

ALE的主要应用：

- **鳍片和纳米片修整**，以埃级精度调整关键尺寸。
- GAA流程中的**侧墙回缩**和**内侧墙**处理。
- **GAA纳米片沟道释放**，必须以极高选择比去除硅沟道之间的牺牲SiGe，且不损伤脆弱的悬空纳米片。
- **EUV光刻胶及随机缺陷缓解**，使用类似ALE的温和修整与平滑处理。

ALE的采用迅速增长，因为它解决了常规连续刻蚀无法解决的问题：当器件尺寸接近刻蚀速率波动本身的量级时，只有自限制、原子级受控的去除才能保住良率。

5. 湿法刻蚀及与清洗相邻的刻蚀

尽管等离子体刻蚀占主导地位，**湿法（化学）刻蚀**在特定任务中仍不可或缺，其价值在于高选择比、低损伤和高产能：

- **稀氢氟酸（DHF）**刻蚀二氧化硅并去除自然氧化层，是表面预处理的基础。
- **热磷酸（H_3PO_4，约160°C）**相对于氧化物选择性刻蚀氮化硅——在侧墙和3D NAND工艺中至关重要（例如去除氮化物以形成字线凹槽）。
- **KOH和TMAH**沿晶面各向异性地刻蚀硅，用于MEMS、晶圆减薄及一些先进应用。
- **SC-1和SC-2（RCA化学品）**介于清洗和轻度刻蚀之间，用于去除颗粒和金属污染。

湿法刻蚀越来越多地在**单片式**设备（而非浸泡槽）中进行，以获得更好的控制并减少交叉污染，并与清洗紧密集成（文件10）。

6. 选择性刻蚀——GAA的使能技术

选择性刻蚀——去除一种材料而使相邻的、化学性质相近的材料不受影响——已成为前沿工艺的决定性能力，其中最重要的是**GAA沟道释放**。在GAA流程中，硅纳米片之间由牺牲**SiGe**层隔开，必须将其完全刻蚀掉，使硅片悬空且不受损伤。这要求**Si对SiGe的选择比达到30:1至100:1以上**，通过精心调校的气相或湿法化学（如基于HF/H_2O_2的化学品，或干法氯/氟基各向同性刻蚀）来利用硅与锗硅之间的化学差异实现。

与之密切相关的**内侧墙工艺**要求相对于硅横向回刻SiGe一个精确受控的量，然后用低k介质填充所形成的空腔——这一流程将高选择性横向刻蚀与保形ALD填充结合在一起。选择性刻蚀也是**高选择比介质刻蚀**（精确停止于薄刻蚀停止层上）以及日益用于放宽套刻要求的自对准方案的核心。

---

7. 低温刻蚀

低温刻蚀在等离子体刻蚀期间将晶圆冷却至极低温度（通常为−60°C至−100°C以下）。低温增强了侧壁钝化并改变了反应动力学，显著改善刻蚀速率、形貌控制和掩模选择比。低温刻蚀最初为MEMS中的**深硅刻蚀**和**硅通孔（TSV）**开发，现已成为**3D NAND HAR沟道刻蚀**的重要技术，可实现更快、更直、深宽比更高的孔，同时减少掩模消耗——这是NAND层数突破300层时的关键手段。低温刻蚀能力如今已成为领先刻蚀供应商之间的竞争差异化因素：泛林集团的第三代Lam Cryo 3.0（2024年8月推出）已投入量产，泛林集团表示其7,500多个NAND HAR介质刻蚀腔体中有近1,000个采用低温技术；而据报道，东京电子的低温沟道孔刻蚀（东京电子称其可刻穿400层以上，速度约为常规工艺的2.5倍）将从2026年起推出，挑战泛林集团在这一步骤中近乎垄断的地位。

---

8. 与EUV兼容的刻蚀

极紫外（EUV）光刻的出现带来了新的刻蚀要求。EUV光刻胶**很薄**（通常<30nm），且容易产生**随机缺陷**（随机桥接和断线）。因此，刻蚀必须将EUV图形从薄、粗糙、易出缺陷的光刻胶忠实地转移到下方薄膜中，通常借助**硬掩模**（如旋涂碳加含金属硬掩模）来提供抗刻蚀能力。温和的**光刻胶修整**和**平滑**刻蚀可降低从光刻胶继承的线边缘粗糙度，而精心的刻蚀工艺设计可以不放大光刻胶的微小缺陷，从而**缓解随机缺陷**。EUV图形化与刻蚀之间的紧密耦合，使光刻-刻蚀模块的协同优化成为前沿工艺的核心工作。

---

9. 供应商格局

供应商	刻蚀地位
泛林集团（Lam Research）	**刻蚀市场领导者**，拥有占主导地位的CCP（Flex/Exelan）和ICP（Kiyo）平台；2025年2月推出Kiyo导体刻蚀的继任产品**Akara**，采用固态DirectDrive等离子体源，并为NAND推出Lam Cryo 3.0；在介质HAR刻蚀（3D NAND）和导体刻蚀方面尤为强势；刻蚀是泛林集团业务的核心和深厚的技术护城河。
东京电子（Tokyo Electron，TEL）	第二大刻蚀供应商，泛林集团的主要竞争对手，拥有强大的介质和导体刻蚀平台（Tactras、Telius）；在涂胶/显影领域也占主导地位，可提供一体化的光刻-刻蚀方案。
应用材料（Applied Materials，AMAT）	主要刻蚀厂商（Centura、Sym3、用于选择性刻蚀的Producer Selectra），在用于GAA沟道释放的选择性刻蚀和ALE方面尤具优势，依托其集成材料解决方案战略；2026年2月推出Sym3 Z Magnum导体刻蚀系统（第二代脉冲电压技术）。
日立高新（Hitachi High-Tech）	在导体和特种刻蚀方面实力雄厚，具备先进控制能力，并且是刻蚀相关量测（CD-SEM）的领导者。
SPTS（科磊（KLA）旗下公司）	特种及先进封装刻蚀（DRIE/Bosch工艺、MEMS、TSV）。
Mattson Technology（现属北京亦庄/APS）	去胶、干法刻蚀和快速热处理（RTP）；现属于一家与中国相关的集团，与国产化相关。
北方华创（NAURA）、中微公司（AMEC）（中国）	快速崛起的中国刻蚀供应商；尤其是中微公司拥有可信的CCP/ICP刻蚀设备，被国内及部分国际晶圆厂采用（据报道2025年刻蚀收入约98亿元人民币，同比增长35%），是中国设备国产化工作的焦点；北方华创的28nm级刻蚀已实现量产。

10. 专利格局

刻蚀知识产权集中在**等离子体源设计**（CCP和ICP反应腔架构、双频和脉冲射频方案）、**静电吸盘与温度控制**以及**工艺化学**方面。泛林集团在CCP/ICP反应腔和介质刻蚀技术方面拥有深厚的专利组合；应用材料拥有大量**ALE和选择性刻蚀**知识产权；东京电子拥有强大的刻蚀和一体化光刻-刻蚀专利。较新的前沿——原子层刻蚀、低温刻蚀以及用于沟道释放的选择性各向同性刻蚀——是专利申请活跃的领域，各供应商竞相锁定将定义GAA和互补场效应晶体管（CFET）制造的工艺知识产权。

11. 路线图

刻蚀路线图由架构转变驱动：

- **GAA纳米片刻蚀：**沟道释放所需的Si/SiGe选择比不断提高、精确的内侧墙横向回刻，以及对悬空纳米片的无损伤各向同性刻蚀——使选择性刻蚀和原子层刻蚀成为核心。
- **CFET图形化：**双层叠层使内侧墙和沟道释放的复杂度大致翻倍，并需要在n层与p层之间进行新的自对准隔离刻蚀，以及高深宽比的层间通孔刻蚀。

- **背面供电网络（BSPDN）的背面刻蚀：**从晶圆背面穿过超薄（<5μm）硅刻蚀纳米级硅通孔，深宽比超过40:1，并与正面晶体管对准——这是由背面供电催生的全新刻蚀挑战，现已随英特尔（Intel）18A（PowerVia）进入量产，台积电（TSMC）A16（Super Power Rail）将于2026年下半年至2027年跟进。
- **超过1000层的3D NAND：**随着串堆叠将总层数推向并突破1000层，沟道孔刻蚀面临越来越极端的深宽比，需要低温刻蚀、新型高能等离子体源、新型硬掩模以及更严格的形貌控制，以保证数十亿个孔从上到下保持一致。
- **全面原子尺度化：**在逻辑和存储器领域，共同主线是从连续刻蚀迁移到**自限制、原子级受控的去除**，因为在这些尺寸下，常规刻蚀的自然波动相对于所制造的结构已不再微小。

因此，刻蚀已从一个成熟、近乎商品化的步骤，演变为半导体设备中要求最苛刻、创新最迅速的领域之一——是将芯片“搭建”起来的沉积和光刻不可或缺的减材补充。

扩展分析：刻蚀复兴与原子尺度前沿

A. 从成熟步骤到创新前沿

在行业历史的大部分时间里，刻蚀被视为一个相对成熟、近乎商品化的步骤——光鲜的光刻之外一个必要的减材补充。这种看法如今已彻底过时。刻蚀已成为半导体设备中创新最丰富、进展最迅速的领域之一，原因有三。第一，**3D NAND的极端深宽比**（沟道孔超过60:1并向100:1攀升，贯穿数百层）将等离子体刻蚀推入了无人预料的难度区间，需要在等离子体源、化学和低温技术方面持续创新。第二，**GAA所需的埃级精度**（选择性沟道释放、内侧墙回刻、纳米片修整）要求开发原子层刻蚀和高选择比各向同性刻蚀——这都是全新的能力。第三，**新材料的激增**（钴、钌、钼、高k、二维沟道，每种都需要各自的刻蚀化学和选择比）成倍增加了刻蚀开发负担。这些因素共同使刻蚀从成熟步骤变为前沿，也正因如此，泛林集团（刻蚀领导者）成为增长最强劲的设备制造商之一，刻蚀占WFE支出约18–22%——可与光刻和沉积相匹敌。

B. 原子层刻蚀革命

近年来最重要的刻蚀进展是**原子层刻蚀（ALE）**——ALD的减材对应技术，通过自限制循环一次去除一个原子层。ALE的意义与ALD相当：当器件尺寸接近连续刻蚀自然波动的量级时，只有**自限制、原子级受控的去除**才能保住良率。ALE提供卓越的均匀性、原子级深度控制、低损伤和高选择比——这正是GAA沟道释放、内侧墙形成、鳍片/纳米片修整以及EUV缺陷缓解所需要的。其代价是产能（需要很多循环），但对于最关键、对精度要求最高的步骤，ALE的控制能力值得付出产能代价。热ALE（无等离子体、各向同性、极其温和）对于无损伤地释放脆弱的纳米片沟道尤为有价值。ALE的快速普及——从研究中的新奇技术到量产关键能力——体现了前沿工艺向原子尺度、自限制加工的更广泛迁移，也是实现GAA和CFET时代的关键能力之一。

C. 3D NAND刻蚀的极限

3D NAND中的高深宽比沟道孔刻蚀堪称整个制造业中最极端的工程成就之一。刻蚀数以百万计的孔，每个孔宽数十纳米，以超过60:1的深宽比垂直刻穿数百个交替介质层——在每片晶圆数十亿个孔上保持均匀直径、垂直形貌和从上到下的完全刻穿，并具备避免弯曲、扭曲和锥化的形貌控制能力——这将等离子体刻蚀推向了物理极限。随着NAND层数向300层及以上攀升（串堆叠将总层数推向1000层），这一刻蚀的要求越来越高，需要**低温刻蚀**（冷却晶圆以增强钝化和刻蚀速率）、新型高能等离子体源（离子能量超过10 keV）、新型硬掩模（以承受长时间刻蚀）以及更好的形貌控制。3D NAND刻蚀是刻蚀设备需求的主要驱动力和持续的创新前沿，它说明了存储器的垂直微缩范式（文件13）所带来的刻蚀挑战与逻辑的尺寸微缩挑战同样严峻。

D. 选择性刻蚀作为GAA和CFET的使能技术

选择性刻蚀——去除一种材料而使相邻的、化学性质相近的材料不受影响——已成为GAA和CFET时代的决定性能力。其标志性应用是**沟道释放**：以超过30:1的选择比（对于CFET的双材料叠层则趋近100:1）刻蚀掉硅纳米片之间的牺牲SiGe，使硅片悬空且不受损伤。与之密切相关的**内侧墙**工艺要求SiGe相对于硅进行精确受控的横向回刻。这些都需要精细调校的化学（气相或湿法）来利用硅与锗硅之间细微的化学差异，是量产中最困难的刻蚀工艺之一。选择性刻蚀与选择性沉积（文件04）共同指向一个**自对准工艺**的未来：结构越来越多地引导自身的形成——在这样的未来里，刻蚀不仅仅是减材，而是一种能够在原子尺度上区分并作用于不同材料的精密雕刻工具。这一能力是GAA的核心、CFET的必需，也是刻蚀如何从粗放的减材步骤演变为精密、材料选择性、原子尺度技术的最清晰例证之一。

E. 背面与三维刻蚀前沿

向三维集成的转变正在创造全新的刻蚀挑战。用于背面供电的**背面通孔刻蚀**（文件15）要求从晶圆背面穿过超薄（<5μm）硅刻蚀纳米级通孔，深宽比超过40:1，并与正面晶体管对准——这是背面供电催生的全新刻蚀应用。用于顺序式CFET的**层间通孔刻蚀**（文件23）要求在键合的器件层之间以低于20nm的CD进行高深宽比刻蚀。用于先进封装的**硅通孔刻蚀**（文件11）在不同尺度上使用Bosch工艺深反应离子刻蚀（DRIE）。而CFET层间的**自对准隔离刻蚀**则需要新的选择性能力。这些三维刻蚀挑战——背面、层间、TSV和自对准——代表了行业转向第三维度所创造的新前沿，它们确保刻蚀远非成熟步骤，而是始终是半导体设备中要求最苛刻、进展最迅速的领域之一，是实现定义前沿工艺的三维、原子尺度、多材料器件的核心。

🆕 2025–2026年更新：最新进展（截至2026年11月）

市场背景

刻蚀是2025–2026年设备上行周期的主要受益者之一。根据国际半导体产业协会SEMI 2025年12月的年终预测，2025年设备总销售额约为**1,330亿美元（+13.7%）**；SEMI在2026年7月的年中预测中又将2026年大幅上调至**1,659亿美元（+23.2%）**，其中WFE为**1,439亿美元**。刻蚀领导者泛林集团在2026年10月21日的业绩中报告了创纪录的晶圆代工销售额，并表示预计2026日历年WFE在1,550亿美元左右（“mid-$150B”区间），并初步预计2027年将超过2,000亿美元，增长依次由**DRAM**、晶圆代工/逻辑和NAND引领。泛林集团还提醒，洁净室空间短缺和零部件供应限制可能制约行业扩产速度。对刻蚀而言，驱动因素包括2nm GAA量产爬坡、高带宽内存（HBM）驱动的DRAM支出、NAND层数升级以及背面供电。

新刻蚀平台

- **泛林集团Akara（2025年2月）：**泛林集团Kiyo导体刻蚀产品线的继任者（Kiyo装机量超过30,000个腔体）。Akara采用固态**DirectDrive**等离子体源，泛林集团称其响应速度约为早期等离子体源的100倍，并配备TEMPO等离子体脉冲和SNAP离子能量控制。泛林集团将其定位于GAA、6F² DRAM和3D NAND，并可扩展至4F² DRAM、CFET和3D DRAM，且称其已被选为平面DRAM和代工GAA应用的量产基准设备（tool of record）。
- **应用材料Sym3 Z Magnum（2026年2月）：**基于Sym3 Z平台（据应用材料称已部署超过250个腔体），采用第二代脉冲电压技术（PVT2），用于2nm级导体刻蚀。与之同时推出的还有**Viva**自由基处理系统，用于无损伤地平滑GAA纳米片表面；应用材料称一家逻辑芯片制造商已在2nm以下工程开发中采用Viva。
- **低温刻蚀竞争：**Lam Cryo 3.0（2024年8月）已在NAND量产中使用，泛林集团7,500多个NAND HAR介质腔体中近1,000个运行低温工艺。据报道，东京电子的低温沟道孔刻蚀将从2026年起进入市场。沟道孔刻蚀一直近乎由泛林集团垄断，因此东京电子在此取得的任何订单都将是刻蚀领域最重要的份额变化之一。来自二手来源的份额估计相互矛盾，应审慎对待。

GAA与背面供电进入量产

随着台积电N2自2025年第四季度起量产、英特尔18A进入大批量制造（Panther Lake，2026年初）以及三星（Samsung）SF2出货，第4节和第6节所述的选择性SiGe沟道释放、内侧墙回刻和ALE步骤首次成为大批量工艺。英特尔18A上的PowerVia使**背面通孔刻蚀**成为量产工艺，台积电A16（Super Power Rail）将于2026年下半年至2027年跟进（依来源而异）。展望更远的未来，据报道，比利时微电子研究中心imec的2026年路线图将CFET定位于A7（0.7nm级）世代前后。imec于2026年7月发表的研究发现，在A2节点决定栅极间距下限的是接触和寄生效应，而非沟道材料。这使选择性刻蚀以及接触孔/通孔刻蚀继续处于未来微缩的中心。

存储器：DRAM引领的刻蚀需求与NAND层数

受AI加速器对HBM需求的推动，DRAM正引领2026–2027年的设备增长。HBM4于2026年进入量产；据Counterpoint数据，2026年第二季度SK海力士HBM份额约为50%，三星约33%，美光（Micron）约18%。DRAM电容刻蚀和埋入式字线刻蚀，以及HBM堆叠所需的TSV刻蚀，都直接受益。在NAND领域，层数已超过300层，向400层以上和多层堆叠的迈进持续提高每片晶圆的HAR刻蚀强度。

中国

指标	数据点（2025–2026年）	来源/状态
中微公司2025年总营收	约124亿元人民币（同比增长约37%）	据媒体报道的公司初步数据
中微公司2025年刻蚀营收	约98亿元人民币（+35%）	据媒体报道
中微公司2026年第一季度营收	约29亿元人民币（同比增长34%）	据媒体报道
中微公司CCP刻蚀在长鑫存储（CXMT）DRAM产线	已在多个关键步骤实现量产	据报道，2026年8月
北方华创刻蚀	28nm级刻蚀已实现量产	行业报道
中国国产设备占比	2025年约占所用设备的35%（2024年约25%）	行业协会数据（据报道）

据报道，中微公司的目标是在五年内覆盖约60%的高端刻蚀市场。美国对半导体制造设备（SME）和零部件的管制仍然有效。“关联方（50%）规则”在中美休战框架下暂停实施，美国财政部长贝森特于2026年9月表示休战将延长至2027年1月10日，因此西方刻蚀设备厂商面临的中国前景仍不明朗。中国在应用材料2026财年第三季度营收中的占比为28%，低于一年前的35%。

值得关注（2026年末–2027年）

- 东京电子的低温沟道孔刻蚀能否在主要NAND厂商处从泛林集团手中赢得量产份额。
- 台积电A16/A14和英特尔14A的刻蚀强度（背面通孔、选择性释放），以及与CFET相关的早期刻蚀开发。
- 由DRAM引领的2027年WFE（据泛林集团初步观点超过2,000亿美元），以及洁净室和零部件短缺是否会限制刻蚀设备产出。
- 中微公司和北方华创在先进介质刻蚀和HAR刻蚀方面的进展，以及休战期结束后美国出口规则的任何变化。
- 随着混合键合的临近，HBM4E/HBM5对TSV和堆叠刻蚀的要求。

文件 06 · FILE 06

化学机械平坦化（CMP）

化学机械平坦化——通常简称CMP——是使现代多层集成电路成为可能的工艺。每当在前一层之上构建新的布线层或器件层时，都必须使表面重新达到原子级平整；否则累积的表面起伏将破坏下一道光刻步骤的焦深，并使无空洞沉积无法实现。CMP通过同时对表面进行**化学软化**和**机械研磨**来实现平坦化，将晶圆抛光至近乎完美的平面。尽管CMP在晶圆厂设备（WFE）支出中所占份额小于光刻、刻蚀或沉积（通常为4–6%），但它是影响良率的关键使能工艺，其重要性随着每一层新增金属层和每一种新互连材料而不断提升。本文涵盖CMP基础、主要应用、CMP在先进封装和混合键合中的作用、新兴材料挑战、原位量测、供应商格局，以及迈向原子级平整度的路线图。

📊 可视化概览

原创示意图；Mermaid图表可在GitHub上原生渲染。

CMP设备——化学软化 + 机械研磨（截面图）

下图为截面示意：旋转的抛光头施加下压力，晶圆正面朝下压在旋转的、经金刚石修整的抛光垫上，中间是含磨料（二氧化硅/二氧化铈）和化学成分的抛光液；去除速率 = Kp × 压力 × 速度（Preston方程），凸起处承受更大压力，因此实现平坦化而非简单减薄。

```
      │ down-force ↓   (rotating carrier head)
▒▒▒▒▒ wafer — face down ▒▒▒▒▒
~~~ slurry: abrasive (silica/ceria) + chemistry ~~~
▒▒▒▒▒▒▒ polishing pad (rotating, diamond-conditioned) ▒▒▒▒▒▒▒

Removal rate = Kp × Pressure × Velocity   (Preston's equation)
High points see more pressure → planarize, not just thin
```


混合键合——CMP作为三维集成的使能技术（截面图）

下图为截面示意：晶圆A与晶圆B的铜焊盘嵌于介质中并在键合面对接；要求亚纳米级CMP粗糙度、轻微的铜凹陷以及<100 nm的对准精度；介质在室温下键合，铜在退火时融合，键合间距<10 µm。

```
▒ Cu pad ▒  dielectric  ▒ Cu pad ▒     ◄ wafer A
──────────── bond plane ────────────
▒ Cu pad ▒  dielectric  ▒ Cu pad ▒     ◄ wafer B

Needs: sub-nm CMP roughness + slight Cu dishing + <100 nm alignment
Dielectric bonds at room temp; Cu fuses on anneal → bond pitch < 10 µm
```

CMP的位置——每一层之后都要重复



1. CMP基础

在CMP中，晶圆正面朝下固定在旋转的抛光头上，压向一块旋转的抛光**垫**，抛光垫上布满含有磨料纳米颗粒的化学活性**抛光液**。两种机制共同作用：

- **化学作用：**抛光液中的化学成分与表面材料反应，形成软化、更易去除的表层（例如氧化金属表面，或使氧化物表面水合）。化学成分经过调校，具有高度的材料特异性，从而提供选择比。
- **机械作用：**悬浮在抛光液中的磨料颗粒（二氧化硅、二氧化铈或氧化铝）在抛光垫凸点的压力下，以机械方式去除化学软化层。关键在于，表面形貌的凸起处承受更大压力，研磨得比低处更快，因此表面被**平坦化**而不仅仅是减薄。

去除速率的一阶描述为**Preston方程**：

> **去除速率** = $K_p \cdot P \cdot v$

其中K_p为Preston系数（反映抛光液/抛光垫的化学特性），P为下压力，v为晶圆与抛光垫之间的相对速度。实际CMP因**图形密度效应**而偏离这一理想模型：特征密度不同的区域抛光速率不同，导致典型的CMP缺陷——**碟形凹陷（dishing）**（宽而软的特征被过度抛光而下凹）和**侵蚀（erosion）**（密集特征阵列中介质过度损失）。通过抛光液选择比、抛光垫设计以及考虑特征密度的版图设计（冗余填充）来管理这些效应，是CMP工程的核心。

耗材——**抛光液**和**抛光垫**——与抛光设备本身同样重要。抛光液是精确配制的悬浮液（磨料类型与粒径、氧化剂、pH缓冲剂、缓蚀剂、表面活性剂）；抛光垫是经过工程设计的聚氨酯结构（如经典的IC1000），其表面必须定期**修整**（用金刚石盘粗化）以保持稳定的去除速率。CMP之后紧接着进行**CMP后清洗**，以去除抛光液残留和颗粒，否则缺陷将会扩散。

2. 主要CMP应用

氧化物CMP用于平坦化介质层。两种典型用途是**浅沟槽隔离（STI）**——在前道（FEOL）中抛除过填充的氧化物以平坦化隔离区——以及后道（BEOL）中的**层间介质（ILD）**平坦化，在下一层金属化之前将每一层介质抛平。氧化物CMP通常使用二氧化硅基或二氧化铈基抛光液，其中二氧化铈具有较高的氧化

物对氮化物选择比，有利于STI工艺停止在氮化物层上。

金属CMP用于平坦化大马士革工艺中嵌入的导体。在金属（及其阻挡层）沉积并过填充已刻蚀的沟槽和通孔之后，CMP去除多余部分，使金属与介质齐平嵌入。主要的金属CMP应用包括：

- **钨（W）CMP**，用于接触孔和通孔插塞，以及3D NAND闪存/DRAM字线金属化。
- **铜（Cu）CMP**，用于后道互连——一个多步骤工艺（铜体去除、阻挡层去除、软着陆精抛），使用含氧化剂的抛光液，控制碟形凹陷和侵蚀至关重要。
- **钴（Co）CMP**，用于先进节点的底层金属和接触孔。

每种金属都需要各自的抛光液化学成分以及对周围介质和阻挡层的选择比。随着互连向钌和钼过渡，全新的CMP化学体系正在开发中。钼已在2025–2026年开始在部分3D NAND字线和前沿逻辑接触孔中取代钨，因此钼CMP已从研究进入量产。

---

3. 先进封装中的CMP

CMP在**先进封装**中承担起决定性的新角色，已成为**混合键合**的关键使能技术。两个封装特有的应用尤为突出：

- **用于三维堆叠和背面工艺的晶圆减薄：**晶圆键合到载片后，先进行机械背面研磨，再通过CMP抛光至极薄——常规三维堆叠为数十微米，背面供电则低于5μm——同时保持均匀性并控制应力。
- **混合键合表面预处理：**在铜-铜混合键合中，两个表面（各由嵌入介质中的铜焊盘组成）直接接触并键合。为使键合成功，表面必须平坦化至**亚纳米级粗糙度**，并精确控制轻微的铜**凹陷**（几纳米，使铜焊盘恰好回缩到位，在键合后退火时膨胀并相互接触）。这使CMP处于量产中最先进的三维集成技术的核心，其公差远比常规后道CMP严格。

芯粒（Chiplet）和高带宽内存（HBM）的兴起因此使CMP成为封装关键技术，其市场远远超出了传统的前道角色。

---

4. 新兴CMP挑战

技术前沿给CMP带来了一系列新的难题：

- **Ru和Mo后道CMP：**在最紧密间距上从铜向钌和钼的转变，需要新的抛光液化学体系，既能平坦化这些更硬、化学惰性更强的金属，又能保持选择比并避免电偶腐蚀。
- **GAA刻蚀后薄叠层CMP：**全环绕栅极（GAA）器件脆弱的薄材料叠层必须在不损伤或凹陷脆弱纳米片结构的前提下进行平坦化，需要温和、高选择比、低下压力的工艺。
- **低k碟形凹陷与侵蚀：**先进后道中使用的多孔、机械强度低的超低k介质在CMP过程中容易受损和凹陷，需要精心控制压力和设计抛光液以避免介质性能退化。

- **背面晶圆减薄至<5μm：**对于背面供电，晶圆必须以极高的均匀性和应力控制减薄至5微米以下——任何不均匀性都会转化为整个器件范围内的良率损失，而超薄晶圆在机械上极其脆弱。

这些挑战使CMP持续成为一个活跃的创新领域，而非已解决的成熟步骤。

---

5. 原位量测集成

由于过度抛光会毁坏器件，抛光不足则会留下短路或表面起伏，**终点检测**对CMP至关重要。现代CMP设备将原位量测直接集成到抛光台中：

- **光学终点**系统透过抛光垫上的窗口照射光线，监测反射率变化，以检测某层何时被清除或何时达到目标厚度。
- **光谱反射测量**在抛光过程中实时测量薄膜厚度。
- **电机电流/摩擦终点**检测被抛光材料从一层过渡到另一层（例如从金属到阻挡层再到介质）时摩擦力（进而电机扭矩）的变化。

这种原位控制为**先进过程控制（APC）**回路（文件08）提供输入，实现抛光时间和压力的批次间调整，以保持严格的厚度目标——随着先进节点和混合键合表面对波动的容忍度不断缩小，这一点愈发重要。

---

6. 供应商格局

CMP的特殊之处在于，**设备**市场与**耗材**（抛光液和抛光垫）市场都规模可观，且由基本不同的厂商服务。

类别	领先厂商
CMP抛光设备	**应用材料（Applied Materials）**（Reflexion平台；CMP设备整体领导者）和**荏原（Ebara）**（日本；实力强劲的第二名，在金属和封装CMP方面尤具优势）。KCTECH（韩国）服务于韩国本土市场；**华海清科（Hwatsing）**（中国）已成为中国领先的本土CMP设备供应商（据报道其第1,000台CMP设备于2026年4月出货）。
抛光液	**Cabot Microelectronics / CMC Materials**（2022年被收购后现属**Entegris**）、**Fujimi**、**富士胶片（Fujifilm）**、**Versum/Merck**、**杜邦（DuPont）**（其电子业务于2025年11月分拆为**Qnity Electronics**）以及Resonac（原日立化成）。
抛光垫	**杜邦/Qnity**（占主导地位的抛光垫供应商，包括IC1000和IKONIC系列；该业务随杜邦2025年11月的电子业务分拆转入Qnity Electronics）和**3M**，Cabot/CMC（Entegris）也较活跃。

耗材业务具有高度经常性和战略重要性：抛光液和抛光垫的配方与特定工艺和材料深度协同开发，形成黏性强、利润率高的合作关系。Entegris收购CMC Materials，体现了在其他关键材料之外掌控抛光液供应链的战略价值。

---

7. 路线图

CMP路线图由不断收紧的平整度要求所定义：

- **2nm及以后的原子级平整度：**随着特征尺寸和焦深预算缩小，允许的CMP后表面起伏逼近原子尺度，要求越来越好的碟形凹陷/侵蚀控制和均匀性。
- **新材料CMP：**钌、钼和钴互连，以及新的高k和沟道材料，都需要定制的抛光液和抛光垫开发。
- **混合键合精度：**随着键合间距缩小至1微米乃至以下，表面预处理要求（亚纳米级粗糙度、精确控制的铜凹陷）更加严格，使CMP成为三维集成的节奏性技术（pacing technology）。
- **背面工艺：**背面供电的普及——英特尔（Intel）18A（PowerVia）自2025–2026年起已大批量生产，台积电（TSMC）A16将于2026年下半年至2027年跟进——使超薄晶圆减薄成为主流大批量需求，并带来相应的均匀性和应力挑战。
- **原位、AI驱动的控制：**更严格的公差推动实时量测与基于机器学习的终点和过程控制更深度地集成，以将工艺保持在越来越窄的窗口内。

CMP曾被视为相对平凡的成熟步骤，如今已重新成为两个前沿的关键使能技术——前沿逻辑的原子级平整度与混合键合的亚纳米级表面完美度——从而确保其在半导体资本设备（SemiCap）格局中的持续重要性。

扩展分析：耗材、混合键合与CMP复兴

A. 以耗材为中心的CMP经济学

在各工艺步骤中，CMP的特殊之处在于其持续成本主要由**耗材**——抛光液和抛光垫——而非设备决定。一座大批量晶圆厂消耗大量抛光液（每种配方都与被抛光材料精确匹配），并频繁更换抛光垫（抛光垫寿命有限，必须定期用金刚石盘**修整**以保持稳定的去除速率）。这使**抛光液和抛光垫供应商**（Entegris/CMC、Fujimi、杜邦/Qnity、3M、Resonac）成为CMP经济性和性能的核心，也使抛光液/抛光垫配方成为一门深度协同开发的学科：化学成分必须针对特定材料、所需选择比、缺陷要求和抛光垫力学特性进行调校，其成果通常作为商业秘密加以保护。Entegris收购CMC Materials体现了掌控这一耗材供应的战略价值，而抛光液和抛光垫销售的经常性、高利润特征，使CMP耗材成为一项独立于设备之外的有吸引力的业务。

B. 混合键合的迫切需求

提升CMP战略重要性的最重要单一发展是**混合键合**（文件11、23）。在铜-铜混合键合中，两个表面——各为嵌入介质中的铜焊盘阵列——直接键合，键合的成败几乎完全取决于**经CMP处理的表面**：介质必须平坦化至**亚纳米级粗糙度**（使介质表面一经接触即可键合），铜焊盘必须形成精确受控的轻微**凹陷**（几纳米的回缩，使铜不突出，而是在键合后退火时膨胀以形成接触）。这一CMP规格远比常规后道CMP严格苛刻，粗糙度和凹陷需在整片晶圆上以原子尺度进行控制。随着混合键合的推广——在三维逻辑（AMD

3D V-Cache、台积电SoIC）中、在CMOS图像传感器中、未来可能在HBM中（在JEDEC将HBM4封装高度上限放宽至775 µm之后，HBM的采用已推迟至最早HBM4E/HBM5），并向亚微米键合间距迈进——它使CMP成为三**维集成的节奏性技术**，并推动了专门用于键合表面预处理的新型抛光液、抛光垫和过程控制的密集开发。实际上，CMP已成为一项封装关键技术，其市场和战略重要性远远超出了传统的前道角色。

C. 新材料CMP挑战

前沿工艺向新互连和器件材料的转变带来了一系列CMP新难题。**钌和钼**（新的后道金属，文件04、15）比铜更硬、化学惰性更强，需要新的抛光液化学体系，在保持对周围介质的选择比并避免电偶腐蚀的同时实现平坦化——这是一项重大的配方重构挑战，因为历经25年发展的铜CMP化学体系无法直接沿用。**钴**（用于底层金属层）有其自身的化学体系。**GAA薄叠层**必须在不损伤或凹陷脆弱纳米片结构的前提下进行平坦化，需要温和、低下压力、高选择比的工艺。**多孔超低k介质**机械强度低，容易凹陷或受损，需要精心控制压力。因此，器件叠层中的每一种新材料都带来相应的CMP开发工作，使CMP成为持续创新的领域，而非已解决的成熟步骤。

D. 背面减薄与超薄前沿

背面供电（文件15）和三维集成已使**CMP晶圆减薄**成为主流的大批量需求。将晶圆减薄至**5µm以下**（有时低于2µm），并具备避免整个芯片范围良率损失所需的均匀性和应力控制，是一项极端的CMP和研磨挑战，而超薄晶圆的脆弱性（全程必须与载片键合）更增加了难度。这一前沿——曾是封装领域的小众需求——随着背面供电的普及正在成为前沿逻辑的需求，提升了CMP和研磨（迪思科（Disco）、Okamoto、应用材料、荏原）的地位并创造了新的高价值需求。结合混合键合表面预处理和新材料抛光，背面减薄使CMP成为在前沿工艺中战略重要性**不断上升**的技术之一——这是一个曾被视为成熟的步骤的复兴，其驱动力正是贯穿本数据库的向三维集成的转变。

进一步分析：过程控制与缺陷挑战

A. CMP缺陷问题

CMP的矛盾之处在于，它既是消除缺陷的步骤（通过平坦化使后续工艺成为可能），又是产生缺陷的步骤（机械研磨和抛光液可能引入划痕、颗粒和残留物）。因此，管理**CMP缺陷率**是一项核心挑战，并且随着特征尺寸缩小（致命缺陷尺寸更小）、材料愈发脆弱（多孔低k、GAA薄叠层）以及平整度要求收紧而愈发困难。缺陷模式有多种：**划痕**（来自团聚的抛光液颗粒或抛光垫碎屑）、**残留抛光液颗粒**（CMP后清洗必须将其去除，同时不能划伤新平坦化的表面）、**腐蚀和电偶效应**（尤其是新金属）、**碟形凹陷和侵蚀**（降低平整度并影响下一道光刻）以及脆弱薄膜的**分层**。控制这些缺陷需要对抛光液（粒径分布、化学成分）、抛光垫（力学特性、修整）、工艺（压力、速度、终点）和CMP后清洗进行精心的协同设计——而先进节点、尤其是混合键合表面的更严格公差，使CMP缺陷控制成为持续创新的领域。原位量测

（光学和光谱终点）以及日益AI驱动的过程控制的集成，有助于将工艺保持在不断收窄的窗口内，但CMP缺陷率仍是较具挑战性的良率杠杆之一，这也是CMP远非曾经被认为的那种已解决的成熟步骤的原因。

B. 终点检测作为一门精密艺术

由于过度抛光会毁坏器件，抛光不足则会留下短路或表面起伏，**终点检测**——精确知道何时停止——是CMP核心的一门精密艺术。挑战之所以尖锐，是因为尽管图形密度差异导致不同区域在不同时间被清除，抛光仍必须在整片晶圆上恰好在正确的点停止。现代CMP集成了多种终点技术：**光学终点**（在某层被清除或达到目标厚度时，透过抛光垫窗口监测反射率）、**光谱反射测量**（抛光过程中实时测量薄膜厚度）以及**电机电流/摩擦终点**（检测被抛光材料从一层过渡到另一层时的摩擦变化）。对于要求最高的应用——混合键合表面预处理（铜凹陷必须控制在几纳米以内）和超薄背面减薄（最终厚度必须精确保持）——终点检测必须极其精确，并越来越多地接入闭环、批次间和AI增强的控制（文件08、22），逐片调整工艺以保持目标。终点检测说明，CMP在其概念上简单的“抛平”描述之下，实际上是一个精确受控、量测密集的工艺，其难度随着平整度和凹陷要求的每一次收紧而上升。

C. 复兴总结

CMP在技术前沿最深层的主题是其**复兴**——从一个成熟、近乎商品化的步骤转变为同时在两个前沿发挥关键作用的使能技术。在**逻辑前沿**，原子级平整度要求、新材料抛光（Ru、Mo、Co）以及脆弱GAA叠层的平坦化，使CMP保持为活跃的创新领域。在三**维集成前沿**，混合键合表面预处理（亚纳米级粗糙度、精确受控的铜凹陷）和超薄背面减薄（背面供电要求低于5μm），使CMP成为三维未来的节奏性技术。这两个前沿——原子级平整度和亚纳米级键合表面完美度——将CMP从一个曾被视为理所当然的步骤提升为战略重要性不断上升的步骤，并推动了新型抛光液、抛光垫、工艺和控制的密集开发。CMP复兴是贯穿本数据库的一种模式的缩影：随着行业迈向原子尺度和三维集成，即使看似最成熟的步骤也会重新成为关键的、不断创新的、决定良率的使能技术——而执行这些步骤的设备和耗材（设备方面的应用材料、荏原；耗材方面的Entegris、杜邦/Qnity、Fujimi）也重新获得战略意义。

🆕 2025–2026年更新：最新进展（截至2026年11月）

市场背景

CMP受益于2025–2026年广泛的设备上行周期及其在先进封装中日益重要的作用。根据国际半导体产业协会SEMI 2026年7月的年中预测，2026年设备总销售额预计达到**1,659亿美元（+23.2%）**，其中WFE为**1,439亿美元**。泛林集团（Lam Research）于2026年10月表示，初步预计2027年WFE将超过2,000亿美元，由DRAM引领。2nm节点更多的金属层、HBM驱动的DRAM、AI封装中的硅通孔（TSV）和键合步骤，以及背面减薄，都增加了每片晶圆的CMP次数。在耗材方面，TECHCET估计2024年CMP抛光液和抛光垫市场约为**34亿美元**（抛光液约20亿美元，抛光垫约13.9亿美元，整体增长1.6%），并预计2025年约为36亿美元。据市场研究机构估计，用于新金属和键合表面的特种抛光液增速快于标准产品。

混合键合：取得进展，但HBM时间表推迟

- **逻辑与SoIC：**混合键合已在三维逻辑堆叠中实现量产，据报道台积电SoIC的键合间距约为6 μm。CMP表面预处理（亚纳米级粗糙度、受控的铜凹陷）仍是决定性步骤。
- **设备联盟：**应用材料于2025年取得BE Semiconductor（Besi）约9%的股份。双方共同开发混合键合系统，包括应用材料的**Kinex**一体化芯片-晶圆（die-to-wafer）混合键合机（2025年推出）。据报道，SK海力士（SK hynix）已为应用材料-Besi在线混合键合系统下了首份量产订单。
- **HBM时间表：**JEDEC将HBM4封装高度上限提高至**775 μm**（此前为720 μm），缓解了采用混合键合的压力。SK海力士在HBM4上继续使用MR-MUF/热压键合，并在Hot Chips 2026上表示混合键合尚未为HBM4E做好准备，最早要到HBM5。据报道，三星（Samsung）的态度更为积极。因此对CMP而言，HBM混合键合看起来是2027年及以后的需求驱动因素，而非2026年的。
- **键合用耗材：**富士胶片于2025年9月推出用于铜/氧化物混合键合表面的抛光液，并称已被一家主要芯片制造商采用。据报道，Qnity已在与SK海力士的供应协议下推出面向HBM的CMP抛光垫平台。

新金属与背面减薄

钼进入3D NAND字线（泛林集团ALTUS Halo，2025年）和前沿逻辑接触孔（2026年），使钼CMP成为量产需求。其去除行为、氧化控制和缺陷敏感性均不同于钨工艺，因此需要新的抛光液配方。背面供电——英特尔18A PowerVia已进入大批量制造，台积电A16 Super Power Rail将于2026年下半年至2027年跟进——使通过研磨加CMP将晶圆减薄至5 μm以下成为前沿逻辑工艺步骤。

企业与供应链变化

日期	公司	进展
2025年1月	荏原	展出面向先进封装的面板级封装CMP设备和电镀设备
2025年	应用材料 / Besi	应用材料持有Besi约9%股份；推出Kinex混合键合机
2025年9月	富士胶片	推出混合键合CMP抛光液；已被一家主要器件制造商采用（据富士胶片）
2025年11月	杜邦 → Qnity	电子业务（含IKONIC CMP抛光垫）分拆为Qnity Electronics，于2025年11月3日上市
2026年4月	华海清科	据报道第1,000台CMP设备出货
2026年	荏原	2025财年业绩创纪录；受AI相关需求推动，预计2026年营业利润创新高（据公司展望摘要）

中国

华海清科是中国主要的本土CMP设备供应商。根据乔治城大学安全与新兴技术中心（CSET）的分析，中国在CMP设备市场的份额从2022年的约1.5%升至2023年的近11%，几乎完全由华海清科推动。CMP与清洗、热处理和PVD一样，是中国本土设备进展最大的领域之一。这与更广泛的行业协会估计相吻合：2025年国产设备约占中国晶圆厂所用设备的35%。

值得关注（2026年末–2027年）

- HBM4E或HBM5是否会将混合键合（及其CMP要求）带入大批量存储器生产，以及三星领先SK海力士的程度。
- SoIC类逻辑堆叠中键合间距缩小至约6 μm以下，以及为此所需的CMP和量测能力。
- 钼及（之后的）钌CMP抛光液的认证，以及随着特种抛光液份额提升的耗材定价。
- 面板级（CoPoS）和玻璃芯基板封装带来的大尺寸CMP需求。
- 在持续出口管制下，中国本土CMP设备（华海清科）的份额提升。

文件 07 · FILE 07

离子注入、掺杂与热处理


掺杂——有意引入杂质原子以控制硅的电学特性——正是把惰性的晶体硅变成可工作晶体管的关键。引入掺杂剂的主流方法是**离子注入**：将掺杂原子电离、加速到高能量，然后以对剂量和深度的极高控制精度射入晶圆。离子注入总是与**退火**配对使用：退火是一个热处理步骤，用于修复注入造成的晶格损伤，并通过把掺杂原子移到晶格位置上使其实现电激活。注入与退火共同定义了让晶体管开关的结，而随着器件微缩进入三维结构，二者都面临着深刻的新挑战。本文涵盖注入物理、注入机类型、结与阱工程、全环绕栅极（GAA）特有的掺杂问题、各类退火技术、外延及新兴掺杂方法、供应商格局以及路线图。

📊 图示概览

原创示意图；Mermaid图表可在GitHub上直接渲染。


注入掺杂剂深度分布（近似高斯分布）

下图为注入掺杂剂浓度随深度变化的示意：Rp为投影射程（由离子能量决定），ΔRp为射程歧离（分布展宽），沟道效应会使分布尾部延伸。




退火——“温度更高、时间更短”，在激活掺杂剂的同时避免扩散

下图比较各类退火的时间尺度：炉管退火（数分钟至数小时，扩散多）、尖峰快速热处理（秒级）、闪光退火（毫秒级）、激光退火（微秒/纳秒级，扩散最少、激活率最高、可选择性加热特定层）。



注入→退火流程，以及当今向原位掺杂的转变



1. 离子注入物理

在离子注入中，掺杂源（BF_3、PH_3或AsH_3等气体，或固态源）在等离子体中被电离，由质量分析磁铁筛选出所需的离子种类，随后离子束被加速并在晶圆上扫描。每个高能离子穿入硅时，会通过与电子的碰撞（电子阻止）和与原子核的碰撞（核阻止）损失能量，最终停留在由其能量和质量决定的深度。停留深度的统计分布形成近似高斯形的掺杂分布，其特征包括：

- **投影射程（R_p）**——平均穿透深度，随离子能量增加而增加；
- **射程歧离（ΔR_p）**——围绕平均深度的展宽；
- 以及**布拉格峰**——能量沉积最大的深度。

若干物理效应使情况更加复杂。**沟道效应**是指离子沿晶格中的开放通道运动而异常深地穿透；可通过倾斜晶圆（通常为7°）、对表面进行预非晶化或使用屏蔽氧化层来抑制。碰撞级联会把硅原子从晶格位置上撞离，形成**注入损伤**，其范围可从孤立的点缺陷，到高剂量下近表面区域的完全**非晶化**。这些损伤随后必须通过退火修复；若处理不当，残余损伤会导致结漏电和缺陷。注入后的掺杂原子大多处于**电学非激活**状态（位于间隙位置）；只有在退火把它们移到替位晶格位置后，它们才会提供或接受载流子。

2. 注入机类型

不同的掺杂任务需要截然不同的剂量、能量和产能组合，业界因此使用几类不同的注入机：

- **大束流注入机**以中低能量提供大剂量，用于源漏掺杂以及其他对产能（每秒注入原子数）要求极高的大剂量步骤。
- **高能注入机**把离子加速到MeV级能量，将掺杂剂置于表面以下深处——用于先进CMOS和图像传感器中的倒掺杂阱、埋层和三阱。
- **中束流注入机**在剂量与能量之间取得平衡，具有精确的剂量控制和良好的角度控制，用于阈值电压调节、晕环/口袋注入和延伸区注入。

- **PLAD（等离子体掺杂/等离子体浸没离子注入）**将晶圆浸没在掺杂等离子体中，并施加脉冲偏压把离子共形地驱入表面——对于三维结构（如鳍和沟槽电容）侧壁的掺杂，以及常规束线注入难以实现共形性的超浅、高剂量结非常有价值。

现代注入机是集离子源、质量分析、加速柱、束流扫描以及精确的晶圆角度和剂量控制于一体的精密设备，对金属污染、剂量均匀性和角度精度有严格要求。

---

3. 结与阱工程

掺杂的艺术在于雕琢精确的掺杂分布以控制晶体管行为：

- 源漏**延伸区**所用的**超浅结（USJ）**必须极浅且高掺杂，以在抑制短沟道效应的同时保持较低串联电阻——这一根本矛盾在每个节点都愈发尖锐。
- **晕环/口袋注入**在沟道边缘附近引入局部的、带倾角的反型掺杂区，以抑制穿通并控制短器件中的阈值电压滚降。
- **倒掺杂阱**（利用高能注入）把掺杂峰值置于表面以下，以提高抗闩锁能力和短沟道控制，同时保持表面轻掺杂以利于迁移率。
- **阈值电压（Vt）调节注入**精细调整沟道掺杂以设定晶体管的开关电压，常在同一芯片上提供多种Vt类型（低、标准、高），以实现功耗/性能权衡。

若干辅助技术使这些分布更加陡峭。**预非晶化注入（PAI）**通常使用锗，有意使表面非晶化，以消除沟道效应并实现陡峭的浅结。碳或氟等元素的**共注入**可抑制不必要的掺杂扩散（例如碳可延缓硼的瞬态增强扩散），帮助在退火过程中保持陡峭的结。

---

4. GAA特有及先进掺杂挑战

向鳍式场效应晶体管（FinFET）、再向全环绕栅极器件的过渡，从根本上颠覆了传统注入。在平面晶体管中，掺杂区是平坦表面，垂直或略微倾斜的离子束即可轻松到达。而在三维器件中，需要掺杂的表面——鳍的侧壁、四周被栅极包围的堆叠纳米片沟道——已不再是定向离子束所能简单触及的；而且沟道本身通常保持轻掺杂（依靠栅极的静电控制），以避免掺杂涨落引起的器件波动。

因此，业界已将大量关键掺杂从束线注入转向**原位掺杂外延**（见下文）、用于三维表面的共形**等离子体掺杂（PLAD）**，以及通过金属栅的**功函数工程**（而非沟道掺杂）来设定阈值电压。在GAA中，控制**源漏掺杂与接触电阻**成为首要问题：掺杂剂必须恰好在接触界面处以最高浓度放置并激活，以尽量降低日益主导器件性能的寄生电阻。**替代金属栅功函数调节**——选择并叠层各种金属（TiN、TiAl、TaN等）为n型和p型器件设定精确功函数——是过去沟道Vt注入的现代对应物，由原子层沉积（ALD）/物理气相沉积（PVD）而非注入完成。

---

5. 退火——修复损伤与激活掺杂剂

退火是注入的热处理搭档，退火的历史就是一部以越来越短的时间实现越来越高峰值温度的历史——因为高温可激活掺杂剂并修复损伤，而短时间可防止掺杂剂扩散、抹平精心设计的浅结。退火技术的演进体现了这种“温度更高、时间更短”的追求：

- **炉管退火**——最初的方法，在批式炉中将晶圆保持在高温下数分钟到数小时。对于现代浅结而言扩散过多，但仍用于部分体材料和阱的退火。
- **快速热处理（RTP）/尖峰退火**——基于灯管加热，在数秒内将晶圆升至峰值温度（约1,000–1,100°C）并立即冷却，“尖峰”曲线使峰值停留时间最短。是许多节点上激活工艺的主力。
- **闪光灯退火（FLA）**——高强度闪光灯向表面施加毫秒级热脉冲，以比尖峰RTP更少的扩散实现高峰值温度。
- **激光尖峰退火（LSA）**——扫描激光加热表面数微秒（在最先进的纳秒/熔融变体中甚至更短），以最少的扩散实现最高的激活率。LSA在最先进节点中对于最浅、最陡峭的结以及降低接触电阻至关重要，其较低的热穿透深度也使其可兼容已成形的结构。
- **微波退火**——一种较低温度的研究/特种技术，通过微波耦合激活掺杂剂，热预算更低。

退火方式的选择是一项微妙的优化：在最大化电激活与损伤修复的同时，尽量减少掺杂扩散，并遵守晶圆上已有结构的热预算——在先进节点，这一热预算已变得极其紧张，尤其是金属栅、硅化物以及（在三维集成中）已键合的器件层无法承受高温的情况下。

---

6. 外延及新兴掺杂方法

随着束线注入在三维超浅掺杂方面触及极限，替代方法的重要性日益提升：

- **原位掺杂外延**现已成为最先进节点上源漏掺杂的主要方式。在选择性外延生长SiGe（用于pMOS）或Si:P（用于nMOS）的同时通入掺杂气体，把硼或磷以高且均匀的浓度掺入正在生长的晶体中，具有完美的共形性且没有注入损伤。这种原位方法可实现比“注入+退火”更高的激活掺杂浓度，这对于降低接触电阻至关重要。
- **单分子层掺杂（MLD）**是一种研究阶段技术：将含掺杂元素分子的自组装单分子层化学附着在表面，再通过短暂退火把掺杂剂驱入，实现对三维表面的极浅、共形、无损伤掺杂——原则上对GAA及以后的器件很有吸引力，但尚未进入大规模量产。
- **等离子体掺杂（PLAD）**连接了注入与上述表面方法，可对复杂形貌实现共形、高剂量的掺杂。

---

7. 供应商格局

供应商	定位
应用材料（Applied Materials，AMAT）	在注入（VIISta系列大束流、高能和中束流注入机）和热处理（RTP，以及基于DSA/Vantage平台的激光退火）两方面都是主要力量；产品组合广泛且集成度高。
亚舍立科技（Axcelis Technologies）	**离子注入专业领导者**（Purion平台覆盖大束流、高能和中束流），在存储器和功率器件注入领域地位尤其强势；注入是其全部业务和核心护城河。2025年9月推出面向SiC的Purion Power Series+，2026年2月推出Purion H6大束流注入机；2025年10月宣布的与维易科（Veeco）的全换股合并，目前预计在2027年第一季度末前完成，尚待中国国家市场监督管理总局（SAMR）批准。
ULVAC、住友重机械工业（日本）	服务日本市场和存储器市场的注入设备供应商。
维易科（Veeco Instruments）	激光退火（源自原Ultratech的激光尖峰退火，以及面向低热预算接触和背面供电应用的纳秒激光退火）；正与亚舍立合并（见上）。
Mattson Technology	RTP/热处理和去胶设备（现隶属于一家与中国相关的集团）。
迪恩士（SCREEN）、国际电气（Kokusai）、东京电子（TEL）	热处理和炉管设备供应商（与文件09中的热处理内容有所重叠）。

注入市场的突出特点是：亚舍立作为专注的纯业务公司，成功地与规模大得多的应用材料竞争，依靠的是深度专业化以及在存储器和功率器件细分市场的强势地位。退火（尤其是高价值的激光退火细分市场）由应用材料领先，维易科（原Ultratech）是激光退火领域的主要挑战者；正在进行的亚舍立–维易科合并将首次把一家领先的注入专业厂商与一家激光退火供应商结合在一起。中国本土注入设备供应商也正在中国成熟制程晶圆厂中进行设备验证（见下文2025–2026年更新）。

---

8. 路线图

注入与退火的路线图由重塑整个前道工艺的相同力量驱动：

- **结深微缩至3nm以下：**延伸区和接触必须越来越浅且掺杂越来越高，挑战低能注入、原位外延和超短退火的极限。
- **接触电阻最小化：**普遍被视为2nm（台积电自2025年第四季度起已量产）及以下节点的唯一硬性约束，这要求在接触界面处精确实现最高的激活掺杂浓度——推动原位掺杂外延、先进硅化物以及毫秒/纳秒激光退火的发展。
- **面向GAA和互补场效应晶体管（CFET）的三维掺杂：**对堆叠纳米片沟道和CFET的上下两层实现共形、可控的掺杂，需要共形掺杂方法（PLAD、MLD），并继续从沟道掺杂向功函数工程转移。
- **面向三维集成的超低热预算：**随着顺序三维集成和背面工艺的普及，掺杂激活越来越需要借助局部的、限于表面的退火（激光、闪光）来实现，且不扰动已成形的下层——这使得热预算最低的激活方法具有战略性的关键意义。

因此，掺杂与热处理依然是默默起决定作用的技术：不如光刻那样引人注目，却日益成为决定最小晶体管能以多快速度、多高效率开关的限制因素。

延伸分析：接触电阻、三维掺杂与退火前沿

A. 接触电阻——硬性约束

如文件15所述，**接触电阻（Rc）**普遍被视为2nm及以下节点器件性能的唯一硬性约束，而掺杂与退火技术正处于对抗接触电阻的核心位置。微缩晶体管的总电阻越来越多地不是由沟道主导，而是由**寄生电阻**主导——其中最主要的是源漏接触电阻，它随接触面积缩小而急剧上升。降低Rc需要注入和退火共同实现几件事：在接触界面处实现**最高的激活掺杂浓度**（使肖特基势垒变薄、隧穿更容易），具有低势垒高度的**最优硅化物**（NiPtSi、Ti基），以及最小的损伤。可达到的掺杂浓度受**固溶度**（硅晶格中能以激活的替位形式容纳的掺杂量）限制，而要突破平衡固溶度则需要非平衡技术——首先是**熔融或近熔融激光退火**，它可以把高于平衡极限的掺杂浓度“冻结”下来。这就是为什么最高价值的退火（毫秒和纳秒激光退火）已具有战略性的关键意义：它是少数能显著降低接触电阻的手段之一，而接触电阻原本会限制最先进节点的性能提升。

B. 从束线注入向原位掺杂的转变

向三维器件的过渡推动了掺杂方式的深刻转变。在平面晶体管中，掺杂区是平坦、易到达的表面，定向离子束即可轻松触及——这使**束线注入**成为自然之选。但在FinFET尤其是GAA器件中，需要掺杂的表面（鳍侧壁、被栅极包围的堆叠纳米片沟道的端部）已不再是离子束可以简单到达的，而且沟道通常保持轻掺杂以避免掺杂涨落引起的波动。因此，业界已把大量关键掺杂转移到**原位掺杂外延**——在SiGe或Si:P源漏的选择性外延生长中掺入硼或磷——其可实现更高的激活浓度、完美的共形性且无注入损伤。这一转变是前道工艺中较为低调但影响深远的变化之一：对接触电阻影响最大的源漏掺杂，现在主要由**外延**设备（文件04）而非注入机完成，而束线注入仍在阱、阈值电压调节及其他步骤中发挥作用。**等离子体掺杂（PLAD）**和研究阶段的**单分子层掺杂**则用于满足原位外延无法覆盖的三维表面共形掺杂需求。

C. 功函数工程取代沟道掺杂

与之相关的另一个转变是：**金属栅功函数工程**已在很大程度上取代沟道掺杂，成为设定阈值电压的手段。在较早的平面器件中，Vt通过对沟道注入来设定；但在GAA器件中，沟道保持轻掺杂（出于迁移率和波动性的考虑），Vt改由精心选择并叠层的**栅极金属**（TiN、TiAl、TaN等）来设定，这些金属的功函数决定开关电压，通过ALD/PVD沉积。在同一芯片上提供多种Vt类型（用于功耗/性能权衡的低、标准、高Vt）是通过改变这些功函数金属叠层实现的——在GAA中，也可通过改变纳米片宽度来实现（“按宽度实现多Vt”能力）。这意味着过去沟道Vt注入的现代对应物由沉积设备而非注入机完成——这是器件转型如何在设备集合中重新分配掺杂功能的又一例证。

D. 退火前沿——局部化与层选择性

退火路线图的核心是对**局部化、超低热预算、层选择性**激活日益迫切的需求。随着器件走向三维，以及三维集成（顺序CFET、单片三维、背面供电）使晶圆上存在已完成的结构，退火必须提供较高的局部温度以激活掺杂剂，**同时不加热无法承受高温的埋层或相邻结构**。这正是**熔融和近熔融激光退火**所能提供的：仅在纳秒时间内加热表面（或特定区域），即可激活掺杂剂并形成低电阻接触，而晶圆其余部分——以及任何下层器件——保持低温。这种能力对CFET（激活上层而不损伤下层栅极）、背面工艺（在背面接触附近激活）以及任何“在上方继续构建”的集成方式都正变得不可或缺。每向三维集成迈进一步，对最局部化、最可控、热预算最低的退火的溢价就增加一分，使先进激光退火成为前道设备集合中增长较快、价值较高的领域之一——并将掺杂与退火技术的未来直接与定义最先进节点的三维、受接触电阻限制的前沿紧密联系在一起。

E. 设备格局再审视

掺杂与退火设备格局反映了上述转变。在中国以外，**注入**市场基本上仍是双寡头格局（应用材料的VIISta和亚舍立的Purion，日本供应商占据部分细分领域，中国本土注入机在国内不断增长），亚舍立在仍以注入为主的存储器和SiC功率器件细分市场尤其强势（存储器和功率器件使用的注入远多于最先进逻辑，而后者的大部分关键掺杂已由原位外延接管）。**退火**由应用材料领先，尤其是在已具战略核心地位的高价值激光退火细分市场。随着最先进逻辑把关键掺杂转向外延、把激活需求转向局部激光退火，而存储器和功率器件维持强劲的注入需求，掺杂与退火设备市场按应用领域分化——这是更广泛行业格局的一个缩影：最难、最高价值的问题向三维、受接触电阻限制、受热预算约束的前沿迁移。

进一步分析：注入市场的韧性与功率器件的顺风

A. 尽管转向外延，注入为何依然持久

虽然原位掺杂外延已在最先进节点接管了大部分关键源漏掺杂（见上文B节），**离子注入仍是一个规模庞大、富有韧性且不可或缺的市场**——这提醒我们，最先进节点只是故事的一部分。注入仍承担众多关键任务：逻辑芯片中的阱形成、阈值电压调节、晕环/口袋注入以及各种专门的掺杂步骤；在**存储器和功率器件**中，注入更是绝对核心，其注入用量远多于最先进逻辑。DRAM和3D NAND闪存的阱、存储单元结构及各种掺杂步骤都需要大量注入，而规模巨大且持续增长的存储器制造量维持着强劲的注入需求。**功率器件**（硅功率MOSFET和IGBT，尤其是SiC功率器件）高度依赖注入，而面向电动汽车电气化的SiC爆发式增长（文件12）是注入市场一股重要且不断增强的顺风，因为SiC器件制造需要大量高剂量注入（SiC无法像硅那样方便地通过扩散掺杂，因此注入必不可少）。这种横跨逻辑、存储器和功率器件的需求多样性使注入市场在最先进逻辑将关键掺杂转向外延的情况下仍具韧性，这也是**亚舍立**（注入专业厂商）凭借在存储器和功率细分市场的强势地位蓬勃发展、成功与规模大得多的应用材料竞争的原因。

B. SiC功率器件对注入的顺风

碳化硅功率器件的增长作为注入市场的一股重要顺风值得强调。SiC器件制造对注入的依赖异常高：由于SiC中掺杂剂扩散系数极低，基于扩散的掺杂不切实际，几乎所有SiC掺杂都通过**离子注入**完成（通常是高剂量、高能量，有时还需高温注入），随后进行SiC所需的极高温激活退火（1,600–1,800°C）。随着SiC功率器件为电动汽车电气化、快速充电和电网应用而放量（文件12），对具备SiC能力的注入机的需求从长期看会相应增长（不过，据亚舍立管理层表示，在2023–2024年的产能扩建之后，由于客户消化产能，2025–2026年SiC注入需求较为疲软）——这股顺风使注入专业厂商受益（亚舍立在SiC功率领域地位强势），也例证了电气化大趋势如何在硅逻辑主流之外创造设备需求。SiC功率器件的顺风与富有韧性的存储器注入需求一起，确保离子注入——尽管在部分最先进逻辑环节被外延取代——仍是一个规模大、持续增长且具有战略重要性的设备市场，与电气化和存储器大趋势的关联程度不亚于与逻辑微缩的关联。

C. 掺杂与退火的综合

本文的综合结论是：掺杂与退火虽然不如光刻或刻蚀引人注目，却日益成为决定最小晶体管能以多快速度、多高效率开关的**限制因素**——并且随着器件走向三维，它们已发生了深刻演变。对接触电阻（2nm及以下节点的硬性约束）影响最大的关键源漏掺杂已转向**原位掺杂外延**；阈值电压的设定已转向金属栅的**功函数工程**；三维表面的共形掺杂采用**等离子体掺杂**和研究阶段的方法；而激活越来越需要**局部化、超低热预算的激光退火**，在不损伤三维及堆叠器件埋层结构的前提下激活掺杂剂。与此同时，**束线注入**在逻辑（阱、Vt、晕环）、存储器（高度依赖注入）和功率器件（尤其是具有电气化顺风的SiC）中依然不可或缺且富有韧性。因此，掺杂与退火设备市场按应用领域分化——最先进逻辑转向外延和激光退火，存储器和功率器件维持强劲的注入需求——这一格局与更广泛的行业相呼应：最难、最高价值的问题向三维、受接触电阻限制、受热预算约束的前沿迁移，而在半导体产业所服务的各类多样化应用中，规模庞大且富有韧性的需求基础依然存在。

🆕 2025–2026年更新：最新进展（截至2026年11月）

A. 市场背景：利好注入的存储器主导型上行周期

自本文最初撰写以来，整体设备市场已大幅加速。根据国际半导体产业协会（SEMI）2026年7月的年中预测，2026年设备销售总额将创下1,659亿美元的纪录（+23.2%），其中晶圆厂设备（WFE）为1,439亿美元，并预计到2028年总额将达到2,295亿美元。在2026年10月的财报季中，泛林集团（Lam Research）表示，预计2026年WFE约在1,550亿美元上下（“mid-$150B”区间），并初步预计2027年超过2,000亿美元，增长主要由**DRAM**引领，其次是代工/逻辑，然后是NAND。这一结构对掺杂与退火至关重要：存储器对注入的依赖远高于最先进逻辑（见“进一步分析”A节），因此由AI加速器所需高带宽内存（HBM）驱动的DRAM主导型周期，对束线注入的利好比2020年代初期由逻辑主导的周期更为直接。

B. 亚舍立：新产品、SiC需求转弱与维易科合并

事项	现状（2026年11月）
Purion Power Series+（SiC：H200+、M+、XE+/EXE+）	2025年9月推出，用于SiC功率器件注入
Purion H6大束流注入机	2026年2月4日发布（在SEMICON Korea展出）；面向先进逻辑、存储器和图像传感器
2026年展望	2025年第四季度后指引为持平（存储器增长抵消功率器件和成熟制程的下滑）；据二手报道，2026年第二季度后上调为中个位数增长
SiC注入需求	管理层称在客户消化产能期间近期需求疲软；长期前景积极
亚舍立–维易科合并	2025年10月宣布（全换股，约44亿美元；每股VECO换0.3575股ACLS）；双方股东投票于2026年2月6日通过；根据2026年11月2日的联合更新，交割目前预计在**2027年第一季度末前**完成，尚待中国SAMR批准及重新提交HSR申报

亚舍立–维易科合并与本文主题具有战略相关性：维易科带来激光尖峰退火和纳秒激光退火（其NSA系列系统定位于低热预算的接触退火和背面供电退火），与亚舍立的注入机结合，将形成一家横跨“注入+退火”两个环节的供应商。据媒体报道，SAMR的审查重点在于对中国市场竞争的影响，交割时间已从最初目标的2026年下半年推迟。

C. 最先进逻辑：2nm投产，背面供电到来

- **台积电（TSMC）N2**（首个GAA纳米片节点）自2025年第四季度起已大规模量产，而**英特尔（Intel）18A**——首个采用PowerVia背面供电的节点——已进入大批量制造（Panther Lake于2026年初发布）。台积电采用超级电轨（Super Power Rail）背面供电的**A16**计划于2026年下半年至2027年量产（各方说法不一）。
- 这些量产进展印证了第4–6节所述的转变：关键源漏掺杂由原位掺杂外延完成，Vt由功函数金属设定，而价值最高的热处理步骤是用于接触形成的局部毫秒/纳秒退火。
- **背面供电**带来了新的退火需求：背面接触附近的掺杂剂和硅化物必须在晶圆完成键合和减薄、且正面互连已就位之后再进行激活。这有利于限于表面的激光退火，也是激光退火供应商专门针对背面供电和接触应用推广纳秒系统的原因之一。

D. 中国：国产化延伸至注入

2025–2026年，中国仍是注入机的大买家，尤其是成熟制程逻辑、功率器件和存储器领域。根据行业机构数据，2025年中国所用设备中国产设备约占35%，且据报道新增产能须有一半以上的设备来自国内。注入历来是国产化程度最低的设备类别之一，但据报道，中国注入机厂商正在国内晶圆厂验证大束流和中束流设备。中美贸易休战（“关联方规则”自2025年11月10日起暂停实施；据报道休战延长至2027年1月10日）使现有半导体制造设备（SME）管制维持不变，但推迟了将其扩展至持股≥50%子公司的措施。

E. 功率器件与SiC

SiC功率器件细分市场在2022–2024年曾是增长最快的注入终端市场，但随着电动汽车需求增速放缓、前期产能被逐步消化，2025–2026年进入消化阶段。长期驱动因素（电动汽车、快速充电、可再生能源及数据中心电源转换）依然完好，而200mm SiC转换仍需要高温注入和1,600–1,800°C的激活退火。AI数据中心供电（更高电压的机架供电）正成为SiC和GaN功率器件新的附加驱动因素。

值得关注（2026年末–2027年）

- SAMR的裁决及亚舍立–维易科合并的交割（目标为2027年第一季度末前），以及是否附加任何救济条件。
- DRAM/HBM资本开支激增能否在2027年转化为创纪录的注入机出货量。
- SiC注入需求复苏的速度以及200mm SiC的转换进程。
- 台积电A16和英特尔18A-P/14A在背面供电中采用激光退火的情况。
- 中国本土注入机在大束流和高能设备方面的进展。

文件 08 · FILE 08

量测、检测与工艺控制


如果说光刻、薄膜沉积和刻蚀制造了芯片，那么量测与检测就是让芯片得以**可靠且有利可图地**制造出来的关键。工艺控制——量测（测量尺寸、薄膜和套刻）、检测（发现缺陷）以及先进工艺控制（利用这些测量结果引导工艺）三大学科的总和——是晶圆厂的神经系统。它也是晶圆厂设备（WFE）中增长最快、对良率最关键的细分领域之一，通常占WFE支出的11–13%且比例持续上升（先进封装如今也成为一个快速增长的新增需求来源），因为随着极紫外光刻（EUV）和全环绕栅极（GAA）的到来，捕捉微小且常为随机性缺陷、以及将尺寸控制在原子尺度的难度已急剧上升。本文涵盖关键尺寸量测、薄膜量测、套刻量测、缺陷检测、计算与AI驱动的检测、原位与先进工艺控制（APC）、供应商格局（绝对由科磊主导）以及路线图。

下文所有内容都建立在一个有用的区分之上：**量测**回答“图形的尺寸、厚度和位置是否正确？”，而**检测**回答“是否存在不该存在的缺陷？”。二者都必不可少，而且在每个节点都变得更难。


📊 图示概览

原创示意图；Mermaid图表可在GitHub上直接渲染。

量测与检测——两个截然不同的问题




先进工艺控制（APC）反馈回路——晶圆厂的神经系统



检测的权衡三角

下图示意检测中灵敏度（发现最小缺陷）、产能（每小时晶圆数）与干扰事件（误报）之间的三角权衡：任取一点，获得其中一项就要牺牲另外两项；不同检测方式位于三角的不同角落。



---

1. 关键尺寸（CD）量测

CD量测以亚纳米精度测量图形化结构的物理尺寸——线宽、间距宽度、接触孔直径、鳍和纳米片尺寸。业界采用多种互补技术：

- **CD-SEM（关键尺寸扫描电子显微镜）：** 主力在线CD设备，利用电子束对图形的俯视轮廓成像，在每片晶圆上数千个点位测量宽度和节距。CD-SEM快速直接，但提供的三维轮廓信息有限，且可能引起轻微的光刻胶收缩。主要供应商为日立高新（Hitachi High-Tech，领导者）和应用材料（Applied Materials）。
- **OCD/散射测量（光学关键尺寸）：** 一种间接的、基于模型的技术，测量周期性测试结构的光学响应（反射率/偏振随波长和角度的变化），并将其拟合到电磁模型（通常使用严格耦合波分析，RCWA）中，以提取完整的三维轮廓——高度、侧壁角、宽度乃至细微的形状参数。**穆勒矩阵光谱椭偏**可捕获完整的偏振响应，实现最高灵敏度。OCD无损、快速且富含三维信息，对鳍、纳米片和高深宽比（HAR）结构等复杂结构不可或缺。科磊（KLA）、Onto Innovation和Nova是领导者。
- **CD-AFM（原子力显微镜）：** 利用物理探针针尖描绘表面，直接提供三维轮廓和侧壁信息；速度慢于光学方法，用作参考以及用于难测结构。
- **TEM/STEM（透射电子显微镜/扫描透射电子显微镜）：** 提供原子分辨率的截面成像——尺寸和材料结构的终极参考——但具有破坏性且速度慢，因此用于工艺开发、参考量测和失效分析，而非大批量在线控制。

CD量测在最先进节点面临的挑战，是以生产控制所需的精度和产能，测量如今仅有几个原子宽、且埋藏在三维结构内部的特征（例如隐藏在叠层中的纳米片宽度）。

---

2. 薄膜量测

薄膜量测测量众多沉积层的厚度、成分和性质：

- **椭偏测量**——包括单波长、光谱（SE）和穆勒矩阵等变体——通过分析反射光偏振状态的变化来测量薄膜厚度和光学常数；它是介质膜及许多其他薄膜厚度测量的主要工具，厚度精度可达亚埃级。
- **XRF（X射线荧光）**通过检测激发后发射的特征X射线来测量金属薄膜的成分和厚度。
- **XRR（X射线反射）**以高精度测量薄膜和多层膜的厚度、密度及界面粗糙度，对原子层沉积（ALD）薄膜和复杂叠层非常重要。
- **四探针**测量导电薄膜的方块电阻，对金属层和掺杂层性质提供直接的电学检查。

随着薄膜减薄到仅几个原子层（ALD高k、阻挡层和沟道层），薄膜量测必须在埃级和亚埃级分辨厚度和成分差异，而且往往是在三维表面上。

---

3. 套刻量测

套刻测量的是每一图形化层与其下方各层的对准精度——随着多重图形化和EUV要求的套刻预算逼近乃至低于2纳米，这一指标已变得极为严苛。层间错位会导致短路、断路和良率损失，因此每片生产晶圆都要在许多点位测量套刻。

- **IBO（基于图像的套刻）**通过光学成像测量专门设计的套刻标记（框中框或AIM标记）的相对位置。科磊的Archer系列和阿斯麦（ASML）的YieldStar（同时作为在线套刻和CD设备，与ASML扫描式光刻机紧密集成）是领先系统。
- **DBO（基于衍射的套刻）**通过叠加光栅的衍射信号测量套刻，精度高，并对某些工艺波动具有鲁棒性。

EUV时代的一个独特挑战是：**随机效应**会引入随机的放置偏差，使套刻测量与控制复杂化；而2nm节点极为严苛的套刻预算不仅需要更好的量测，还需要密集采样以及反馈到扫描式光刻机的复杂校正。

---

4. 缺陷检测

缺陷检测扫描晶圆（及掩模版）以发现物理缺陷——颗粒、图形桥接与断线、残留物、划痕，以及日益重要的EUV**随机**缺陷。检测的根本权衡是**灵敏度、产能与干扰事件**三者之间的取舍：更高的灵敏度能发现更小的真实缺陷，但也会带来更多“干扰”（无害）事件，并使扫描变慢。多种检测方式覆盖了这一权衡空间：

- **明场光学检测**（例如科磊的29xx/39xx宽带等离子体系列）使用宽带光源和高分辨率光学系统进行高灵敏度图形晶圆检测；是以高产能捕捉图形缺陷的主力。
- **暗场光学检测**（例如科磊Surfscan及暗场图形检测设备）在暗背景下检测缺陷的散射光，擅长高速检测颗粒及某些缺陷类型。

- **电子束检测**（例如科磊的eSxxx系列、HMI/ASML电子束设备，以及应用材料的电子束设备）提供最高分辨率——能够检测最小的缺陷，并可进行揭示电学断路/短路的电压衬度检测——但产能远低于光学检测，因此作为补充手段，用于最关键的层以及关注缺陷的发现。**多束**电子束检测是一个活跃的研发方向，旨在突破产能限制。
- **掩模版（掩模）检测**是一门专门的学科：掩模上的缺陷会印在每一片晶圆上，因此掩模由专用设备（科磊Teron）检测；对于EUV，越来越需要在13.5nm波长下进行**光化**检测（蔡司（ZEISS）AIMS EUV），以发现与EUV相关的缺陷并鉴定掩模的随机缺陷特性。

最先进节点上决定性的检测挑战是**EUV随机缺陷**：在可接受剂量下发生的随机、低概率的桥接和断线，必须在低于0.001/cm^{2}的密度下被捕获——推动检测向更高灵敏度、更大采样面积和AI驱动分类发展。

---

5. 计算与AI驱动的检测

高灵敏度检测产生的海量数据使**计算**与光学同等重要。**AI驱动的缺陷分类**使用卷积神经网络以及越来越多的视觉Transformer，把检测到的事件自动归类为各种缺陷类型，并把真正的“关注缺陷”与无害的干扰事件区分开来——显著提高检测的信噪比，并减少工程师审阅图像所需的时间。**干扰过滤**和**合成缺陷增强**（利用生成式模型为罕见缺陷生成训练图像）进一步提升分类器性能。这些能力越来越多地被集成到检测平台和良率管理软件中（文件22对AI/ML有深入介绍）。

---

6. 原位量测与先进工艺控制（APC）

除独立的量测设备外，工艺控制越来越多地嵌入工艺设备**内部**，并编织进闭环控制回路：

- **原位传感器**实时监控工艺：**光学发射光谱（OES）**通过观察某层被刻穿时等离子体发射谱线的变化来检测刻蚀终点；**光学/光谱终点检测**用于判断化学机械平坦化（CMP）的完成；原位反射测量用于监控沉积厚度。
- **先进工艺控制（APC）**利用量测结果引导工艺。**批次间（R2R）控制**根据之前晶圆的测量结果（反馈）和来料晶圆的状况（前馈）调整各设备的工艺配方，使工艺在漂移的情况下仍保持在目标上。**故障检测与分类（FDC）**监控数百个设备传感器信号，以检测异常偏移并预测故障。
- **虚拟量测**使用机器学习模型，根据设备传感器数据预测晶圆的测量结果，使每片晶圆实际上都获得一个（模型推算的）测量值，而无需承担物理测量的产能代价——以更少的采样实现更严格的控制。

APC是把原始测量数据转化为良率的关键：它闭合了控制回路，使晶圆厂能够持续自我校正——当工艺窗口已缩小到原子尺度时，这一点至关重要。

---

7. 供应商格局

供应商	定位
科磊（KLA Corporation）	**占主导地位**的工艺控制公司，在光学和电子束缺陷检测、掩模版检测、套刻（Archer）、薄膜和OCD量测以及良率管理软件方面均处于领先地位；科磊广泛而深厚的产品组合和数据分析业务，使其拥有整个半导体资本设备（SemiCap）行业中最坚固的护城河之一，利润率领先业界。据报道，2026年9月季度工艺控制约占其营收的91%，科磊预计2026年先进封装工艺控制营收约11亿美元。
应用材料（AMAT）	重要的工艺控制厂商，尤其在**电子束**检测/复检及部分量测领域，借助其横跨工艺与控制的广度；其冷场发射电子束新一代产品包括SEMVision H20缺陷复检系统（2025年2月）和PROVision 10电子束量测系统（2025年）。
阿斯麦（ASML）	提供**YieldStar**（与其扫描式光刻机紧密集成的套刻/CD量测），并通过收购**HMI**提供电子束检测——利用量测为自家光刻实现闭环。
Onto Innovation	由Rudolph与Nanometrics合并而成；在OCD、薄膜、套刻、封装/先进节点检测（Dragonfly）及光刻系统方面实力强劲；2026年在AI封装和HBM需求带动下营收创纪录，据报道订单积压超过10亿美元。
Nova Measuring Instruments	专注于OCD/散射测量、材料量测以及基于XPS的成分量测；是一家专注且快速增长的纯业务公司。
蔡司（ZEISS）	提供EUV**光化掩模检测**（AIMS EUV）和电子显微镜，同时承担光刻光学系统的角色。
日立高新（Hitachi High-Tech）	CD-SEM领导者，另有FIB-SEM和工艺分析设备。
迪恩士（SCREEN）	检测和复检设备，以及其湿法工艺业务。
中国本土供应商（如中科飞测（Skyverse））	为中国晶圆厂提供光学明场/暗场、宏观缺陷和封装检测以及薄膜量测；工艺控制仍是中国国产化程度最低的设备类别之一（据报道在国内领先的存储器晶圆厂中约为10%或更低）。

这一格局最突出的特点是科磊的主导地位：在一个普遍由各品类专业领导者构成的SemiCap行业中，科磊在几乎整个检测领域以及大部分量测领域都占据压倒性的广泛地位，使工艺控制成为设备领域集中度最高、利润最丰厚的板块之一。

---

8. 路线图

工艺控制路线图由器件转型和数据洪流共同塑造：

- **AI原生的量测与检测：**机器学习从外挂的分类器转变为测量执行、预测和解读的核心——虚拟量测、生成式缺陷建模和AI驱动的工艺配方优化成为标准。
- **光化EUV掩模检测：**随着2nm级节距（现已量产）和高数值孔径极紫外（High-NA EUV）使随机掩模缺陷变得具有决定性，更快的光化检测（下一代AIMS EUV）成为大批量生产（HVM）掩模鉴定的关键能力。

- **面向GAA和互补场效应晶体管（CFET）的单元内三维量测：**测量埋藏在器件内部的纳米片和CFET双层沟道的尺寸——隐藏在叠层中的纳米片宽度、内侧墙的轮廓——需要能够在单元内部进行三维观测的新型基于模型的光学、X射线和电子束技术。
- **高产能电子束：**多束电子束检测与复检旨在打破分辨率与产能之间的权衡，把电子束级的灵敏度扩展到更大的采样面积，以在生产中捕捉最小的随机缺陷。
- **更严格的套刻与CD控制：**亚2nm套刻和埃级CD控制需要更密集的采样、更好的标记以及更快的扫描式光刻机反馈——使量测与光刻的协同设计越来越紧密。

随着制造的物理裕度向原子尺度收缩，看清并控制晶圆上所发生之事的能力，已与图形化、沉积和刻蚀的能力同样具有决定性——这就是为什么以科磊为首的工艺控制已成为整个半导体设备行业中最具战略重要性、最具防御性的业务之一。

延伸分析：工艺控制的必要性与科磊的护城河

A. 为什么工艺控制的增长快于WFE其他部分

一个决定性的趋势是：**工艺控制（量测+检测）在WFE中的占比随每个节点而上升**——这是一种根植于微缩物理规律的结构性优势。当特征尺寸向原子尺度缩小时，三件事会同时发生：**对波动的容忍度下降**（2nm节点无法容忍28nm节点所能容忍的CD或套刻波动）；**可能出错的环节增加**（更多的层、更多的步骤、更多的材料、EUV随机效应、GAA三维结构）；**良率偏移的代价上升**（每片晶圆更有价值，每个缺陷更昂贵）。这三点都推动更多的量测和检测、更密集的采样以及更高的灵敏度。EUV随机缺陷必须在低于0.001/cm^{2}的密度下被捕获；GAA纳米片尺寸必须在器件内部测量；套刻预算逼近2nm且必须在整片晶圆上加以控制。其结果是，工艺控制强度——每片晶圆的量测与检测次数，以及工艺控制支出在WFE中的占比——逐个节点上升，使其成为少数拥有独立于周期的结构性顺风的WFE细分领域之一。这正是科磊的业务随节点难度增加而愈发强大的深层原因。

B. 科磊护城河的剖析

科磊在工艺控制领域的主导地位是整个SemiCap行业中最持久的竞争地位之一，其构成颇具启发意义。第一是**广度**：科磊在光学和电子束缺陷检测、掩模版检测、套刻以及薄膜/OCD量测方面全面领先——这一产品组合使其能够提供集成的工艺控制解决方案，鲜有对手能够匹敌。第二是**装机基础与数据业务**：科磊庞大的装机基础产生了海量且不断增长的缺陷和量测数据，其良率管理软件（KLARITY及相关产品）将这些数据转化为良率洞察——这一业务随每售出一台设备而不断复利增强，因为更多的设备意味着更多的数据，更多的数据意味着更好的算法，更好的算法意味着更多的价值。第三是**问题本身的难度**：工艺控制技术门槛深（高灵敏度检测、基于模型的量测、缺陷分类）且对良率至关重要，因此客户不愿从经过验证的领导者处转换供应商。第四是**强度上升带来的顺风**：由于工艺控制的增长快于WFE，科磊的市场在结构上不断扩大。这些因素共同构成了一条护城河——广度、数据、难度和增长顺风——使科磊保持主导地位并实现高盈利（利润率位居SemiCap前列），且异常难以被竞争对手撼动。

C. 检测的灵敏度-产能-干扰三角

检测的核心工程挑战是灵敏度（发现最小的真实缺陷）、产能（以满足生产要求的速度扫描晶圆）和干扰（避免让工程师淹没在无害事件中）之间的三**方权衡**。这三者相互牵制：更高的灵敏度能发现更小的缺陷，但也带来更多干扰且扫描更慢；更高的产能会牺牲灵敏度；更低的干扰需要更好的分类。不同的检测方式位于这个三角的不同位置——**明场光学**以中等产能进行高灵敏度图形检测，**暗场**用于快速颗粒检测，**电子束**以低产能实现最高灵敏度。前沿挑战是**EUV随机缺陷**：捕捉随机、低概率的桥接和断线需要在大采样面积上实现高灵敏度，从而逼近产能极限——这就是为什么**多束电子束检测**（将高灵敏度但速度慢的电子束方法并行化）和**AI驱动的分类**（驯服干扰问题）是关键的研发前沿。这个三角也说明了为什么没有任何单一检测设备能够满足需求，以及为什么晶圆厂要部署一整套互补的检测方式，每种方式针对不同的缺陷类型和工艺阶段进行优化——这种复杂性进一步巩固了科磊这类领导者的广度优势。

D. AI原生工艺控制的兴起

机器学习（文件22）正从外挂工具转变为工艺控制的**核心**。在检测方面，深度学习分类器将关注缺陷与干扰区分开来并发现新的缺陷类型；在量测方面，机器学习实现了**虚拟量测**（根据传感器数据预测测量结果，使每片晶圆实际上都被测量而无需承担产能代价），并改进了基于模型的技术；在二者之间，生成式模型为罕见缺陷扩充训练数据，机器学习也让控制回路更快闭合。发展方向是**AI原生**的工艺控制——在量测和检测中，机器学习不再是附加组件，而是基本方法，从而以更少的物理采样实现更严格的控制和更快的良率学习。这加深了工艺控制业务中数据与软件的维度（有利于拥有最大数据集的领导者），也是AI与半导体制造之间递归关系最清晰的例证之一：为芯片带来良率的检测和量测，越来越多地运行在这些芯片所赋能的AI之上。

E. 单元内三维量测前沿

GAA和CFET时代最难的量测挑战是**看清器件内部**。随着晶体管走向三维，需要控制的关键尺寸越来越多地被埋藏起来：隐藏在叠层中的纳米片宽度和厚度、内侧墙的横向凹进、高深宽比刻蚀的轮廓、键合层之间的对准、背面通孔的几何形状。这些无法通过简单的俯视成像测量；它们需要将**基于模型的光学（散射测量）、X射线（XRR、CD-SAXS）以及先进电子束**技术推向真正的三维、单元内能力——以生产产能无损地测量物理上位于器件内部的特征。这是决定性的量测前沿之一，因为正是带来密度提升的三维结构，同时也把需要测量以控制工艺的结构隐藏了起来。解决这一问题——开发能够在单元内部进行三维观测的量测技术，用于纳米片、CFET各层和背面结构——对于实现未来十年三维器件的良率至关重要，也是工艺控制领导者（科磊、Onto、Nova以及X射线和电子束专业厂商）在扩展其技术以跟上所需控制的架构时的首要重点。

进一步分析：工艺控制作为良率引擎

A. 为什么工艺控制是良率的经济核心

归根结底，工艺控制是**良率的引擎**，而良率是半导体制造的经济核心（文件15、文件24）。二者的联系是直接的：每个缺陷都必须被发现（检测）、被理解（分类和根因分析）、被消除（工艺校正），而晶圆厂完成这些工作的速度和准确性，决定了其缺陷密度沿学习曲线下降、良率上升的速度。能够更快发现、诊断和消除缺陷的晶圆厂，良率爬坡更快，更早实现盈利，抢占利润丰厚的早期节点市场，并更快摊销巨额固定成本——这使工艺控制成为决定性的竞争武器，而非成本中心。这就是为什么工艺控制强度在每个节点都上升（节点越难，发现和修复缺陷的能力就越关键），为什么科磊的业务随节点难度增加而愈发强大，以及为什么晶圆厂尽管成本高昂仍大力投资于量测和检测。其经济逻辑令人信服：工艺控制的成本远低于其所带来的良率价值；在先进节点，每片晶圆价值15,000–20,000美元以上，良率问题可能是毁灭性的，因此看清并控制晶圆上所发生之事的能力几乎值得任何代价。

B. 工艺控制与工艺的协同演进

一个决定性的动态是工艺控制与其所控制工艺的**协同演进**。每一项新的工艺能力——新的EUV层、GAA沟道释放、混合键合、背面通孔——都会带来新的量测或检测挑战：需要测量的新尺寸、需要发现的新缺陷类型、需要表征的新结构。工艺控制必须与工艺同步前进，开发每一项新工艺所需的新测量和检测能力。这种协同演进就是为什么工艺控制不是一门静态的、已解决的学科，而是一门持续进步的学科，也是为什么工艺控制领导者（科磊、Onto、Nova及各量测专业厂商）与工艺设备制造商和晶圆厂密切合作，为每一代新工艺开发控制能力。面向GAA和CFET的单元内三维量测、面向EUV的光化掩模检测、随机缺陷检测、混合键合套刻与表面量测、背面通孔对准——每一项都是为实现特定工艺进步而开发的工艺控制能力，每一项都体现了工艺控制与工艺如何协同演进、相互促进又相互提出要求。随着工艺向原子尺度、三维、多材料器件推进，工艺控制也必须同样努力地去看清和控制它们——使其成为设备行业中创新最持续、战略上最不可或缺的领域之一。

C. 数据维度

工艺控制最后一个日益重要的维度是**数据**。来自高灵敏度、密集采样的量测与检测的海量测量结果和图像，构成了制造业中最丰富的数据集之一，而通过分类、关联、根因分析和预测把这些数据转化为良率洞察，正日益成为价值所在。这是**良率管理与分析**业务（科磊的软件、PDF Solutions的Exensio等）的基础，并且越来越多地由机器学习驱动（文件22）。数据维度为工艺控制领导者带来复利优势：更多的设备产生更多的数据，更多的数据训练出更好的算法，更好的算法带来更多的价值，更多的价值又卖出更多的设备——这一良性循环进一步巩固了领导者（首推科磊）的地位，使工艺控制既是硬件业务，也同样是数据与软件业务。随着晶圆厂越来越数据驱动、越来越AI原生（文件22），工艺控制的数据维度愈发重要，从庞大的工艺控制数据集中提取良率洞察的能力正成为越来越具决定性的竞争因素——从而完整勾勒出工艺控制作为现代晶圆厂的神经系统、良率引擎以及日益重要的数据大脑的全貌。

🆕 2025–2026年更新：最新进展（截至2026年11月）

A. 创纪录WFE年份中的工艺控制

工艺控制板块乘上了AI驱动的设备上行周期。国际半导体产业协会（SEMI）2026年7月的年中预测将2026年设备销售总额上调至创纪录的1,659亿美元（+23.2%），其中WFE为1,439亿美元。作为本文主题风向标的科磊，将其2026年WFE预期上调至约1,500亿美元出头（此前为“1,400亿美元以上”），并表示预计2027年将“显著增长”；泛林集团（Lam Research）在2026年10月21日的财报中初步预计2027年WFE将超过2,000亿美元，由DRAM引领。由于工艺控制强度随节点复杂度、HBM堆叠和先进封装而上升，该板块的增长至少与WFE同步。

公司/事项	最新数据	来源/状态
科磊，2026年9月季度（2027财年第一季度，2026年10月28日公布）	营收约41.4亿美元；工艺控制约37.5亿美元（约占营收91%），晶圆检测约21亿美元（同比+37%）	媒体对公司业绩的摘要；各报道的分部数据略有出入
科磊先进封装工艺控制	2026日历年约**11亿美元**（约+70%）	科磊指引，2026年10月重申
Onto Innovation，2026年6月季度	营收创纪录，约3.43亿美元（同比+35%）；订单积压超过10亿美元；2026年先进封装增长预期上调至约80%	公司业绩（撰写本文时第三季度业绩尚未公布）
应用材料电子束	SEMVision H20复检（2025年2月）；PROVision 10冷场发射电子束量测（2025年）	产品发布

B. 先进封装成为重要的工艺控制市场

自本文最初撰写以来，最大的变化是**先进封装工艺控制**的崛起。基于CoWoS类2.5D封装的AI加速器、HBM堆叠（2026年HBM4已为英伟达（Nvidia）Rubin平台量产）以及混合键合的SoIC结构，都需要对凸点、微凸点、硅通孔（TSV）、重布线层、键合界面和翘曲进行密集的检测与量测。科磊预计2026年封装工艺控制营收约11亿美元；据媒体对Onto第二季度电话会议的报道，仅一家外包封装测试厂商（OSAT）就下达了超过2亿美元的Dragonfly封装检测订单，大部分将于2027年交付。新的测量问题包括：

- **混合键合表面量测与套刻**——亚微米级芯片到晶圆对准、纳米级铜凹陷和表面形貌；据报道，台积电（TSMC）SoIC量产节距约为6 µm。
- **HBM堆叠检测**——芯片级缺陷与堆叠高度控制；联合电子设备工程委员会（JEDEC）将HBM4封装高度上限提高到775 µm，缓解了近期向混合键合转换的压力，使热压键合（TC）/MR-MUF堆叠（及其检测需求）暂时仍占主导。
- **面板级和玻璃芯基板**（例如台积电的CoPoS路线图）以及**共封装光学**（台积电COUPE于2026年下半年进入量产），带来新的形态和光学对准量测需求；日月光（ASE）已警告共封装光学（CPO）缺乏成熟的测试标准。

C. 最先进逻辑与存储器的驱动因素

- **2nm GAA量产爬坡**（台积电N2自2025年第四季度起大规模量产；英特尔（Intel）18A采用PowerVia背面供电进入大批量制造；三星（Samsung）SF2）使纳米片和内侧墙的单元内三维量测以及背面通孔对准，从路线图项目变成了生产问题（见上文E节）。
- **高数值孔径EUV**：阿斯麦2026年第三季度的EUV销售中包括一台High-NA系统；据电话会议摘要，三星和台积电分别计划在2028年和2030年左右在大批量生产中使用High-NA，而英特尔14A计划成为首个采用High-NA的节点。High-NA更小的曝光场和更薄的光刻胶加剧了随机缺陷检测和掩模鉴定的要求。
- **DRAM主导的支出**（HBM和“存储器超级周期”）有利于存储器晶圆厂中的薄膜、套刻和缺陷检测设备；该领域的工艺控制强度过去低于逻辑，但如今随着$4F^2$/垂直DRAM的研发和HBM而不断上升。

D. 检测回路中的AI

AI如今既是需求驱动力，也是内嵌工具。深度学习缺陷分类和干扰过滤已成为新一代检测与复检系统的标准配置（例如，应用材料的SEMVision H20将冷场发射成像与深度学习分类相结合），晶圆厂也在扩展虚拟量测、数字孪生和“自主晶圆厂”项目——这些主题在SEMICON Taiwan 2026的智慧工厂专区（Smart Fab Zone）中得到展示（见文件22）。

E. 中国与出口管制

中国仍是工艺控制供应商的重要市场（据报道约占科磊2026财年营收的30%），但美国对华先进节点设备的管制依然有效，而根据中美休战于2025年11月10日起暂停的“关联方（50%）规则”可能在暂停期结束时恢复（据报道休战已延长至2027年1月10日）。中科飞测等中国本土供应商在光学检测和薄膜量测领域不断成长，但工艺控制仍是中国国产化程度最低的设备类别之一——据报道在国内领先的存储器晶圆厂中约为10%或更低——而据行业机构数据，2025年中国所用全部设备的国产化率约为35%。

值得关注（2026年末–2027年）

- 2027年先进封装工艺控制能否继续以快于前道工艺控制的速度增长。
- 多束电子束检测在EUV随机缺陷（尤其是High-NA）方面的量产采用情况。
- HBM4E/HBM5中混合键合的采用情况，及其对键合套刻和表面量测需求的影响。
- “关联方规则”暂停期的到期或延长，及其对中国工艺控制销售的影响。
- 中国检测/量测供应商在成熟制程以外的进展。

文件 09 · FILE 09

热处理、氧化与扩散炉


热处理是半导体制造最古老、最基础的支柱之一。早在等离子体刻蚀或极紫外光刻（EUV）出现之前，只需在氧气中加热硅就能生长出高质量二氧化硅薄膜的能力，就是使集成电路成为可能的整个平面工艺的基础。如今，热处理的范围十分广泛——从批式炉中经典的高温氧化和扩散，到毫秒级快速热处理，再到三维集成所要求的超低温工艺区间。本文涵盖热氧化与Deal-Grove模型、扩散炉与批式低压化学气相沉积（LPCVD）、快速热处理、先进的低热预算前沿、供应商格局，以及化合物半导体的特殊热处理需求。

📊 图示概览


原创示意图；Mermaid图表可在GitHub上直接渲染。

热氧化通过消耗硅而生长（Deal-Grove动力学）

下图示意热氧化前后对比：氧化层向晶圆内部生长，约46%位于原表面之上，硅/氧化层界面随硅被消耗而下移；薄氧化层的生长与时间呈线性关系，厚氧化层呈抛物线关系（受扩散限制）。



热处理的两种角色——批式产能与单片式精度



1. 热氧化

热氧化是在高温（通常为800–1,100°C）下使硅与氧气（干氧氧化）或水蒸气（湿氧氧化）反应，生长二氧化硅。独特之处在于，氧化层是通过消耗下方的硅来生长的——氧穿过已生长的氧化层扩散到界面处发生反应，硅-氧化层界面随之向晶圆内部移动。这会形成异常洁净、电学性能极佳的Si/SiO_2界面，这也正是硅（而非其他本征输运特性更好的半导体）得以主导微电子领域的原因：没有任何其他材料体系能提供如此高质量的本征氧化物。

其动力学由**Deal-Grove模型**描述：对于薄氧化层，生长受**反应速率限制**（与时间呈线性关系）；对于较厚的氧化层，由于氧必须穿过越来越厚的氧化层才能到达界面，生长受**扩散限制**（与时间呈抛物线关系，按时间的平方根增长）。**干氧氧化**（O_2）生长较慢，但形成更致密、质量更高的氧化层，用于薄栅介质；**湿氧氧化**（H_2O）生长快得多，用于较厚的场氧化层和掩蔽氧化层。

栅介质的历史就是热氧化层不断减薄的历史：纯SiO_2服役了数十年，随节点逐步减薄，直到约90/65nm时减至约1.2nm——仅几个原子层——此时量子隧穿漏电已变得无法容忍。**氮氧化硅（SiON）**通过略微提高介电常数并阻挡硼穿透，在一定程度上延长了这一极限。最终在45nm节点，业界彻底放弃热生长栅氧化层，转而采用原子层沉积（ALD）的**高k（HfO_2）**介质加一层薄界面氧化层——由此结束了芯片上最重要的薄膜只需在炉中加热硅即可生长的时代。尽管如此，热氧化仍在界面层、隔离、牺牲氧化层及许多其他步骤中不可或缺。

2. 扩散炉

扩散炉——大型、精密控制的管式炉——是经典的高温批式设备，一次可处理大量晶圆（通常50–150片）以实现高产能。扩散炉最初用于**掺杂扩散**（从表面源将掺杂剂驱入，是离子注入的前身），现代扩散炉承担多种角色：

- 大批量晶圆的**氧化与退火**。
- 多晶硅（栅极及3D NAND闪存沟道材料）、氮化硅（Si_3N_4，用于硬掩模和侧墙）以及TEOS基二氧化硅等薄膜的**批式LPCVD**——炉管出色的均匀性和产能使其经济性突出。
- 3D NAND的ONON叠层和DRAM电容介质等薄膜的**批式ALD**，此类应用对共形性和产能都有要求。

炉管有**卧式**（较早）和**立式**（现代，更利于颗粒控制和自动化）两种配置。立式批式炉仍是大批量生产的主力设备，在存储器制造中尤其如此，因为层数众多使批式产能在经济上至关重要。

3. 快速热处理（RTP）

随着结深不断缩小，炉管退火的长时间处理导致掺杂剂扩散过多，推动业界转向**快速热处理（RTP）**——单片式、基于灯管的加热方式，可在数秒内将晶圆升至峰值温度（1,000–1,100°C），并同样快速地冷却。RTP在提供掺杂激活和损伤修复所需高温的同时，尽可能缩短高温停留时间，从而保持浅结。

RTP对工程技术要求极高：晶圆上的**均匀加热**（不均匀会产生应力和滑移位错）、精确的**高温测温**（以光学方式非接触测量晶圆温度，表面发射率的变化使其更加复杂），以及严格的升温速率控制。RTP及其更快的后继技术——**尖峰退火、闪光灯退火（FLA）和激光尖峰退火（LSA）**——构成了文件07中详细介绍的现代退火工具组合，每一种都朝着以更短时间实现更高峰值温度的方向推进，以在最大化激活的同时尽量减少扩散。

4. 先进与低热预算工艺

最先进节点同时把热处理推向两个相反的方向：一方面追求更高的峰值温度以激活超浅结（激光退火），另一方面要求晶体管形成之后的所有工艺都采用**超低热预算**。以下几个趋势定义了这一前沿：

- **面向接触电阻的超快退火：**最低的结串联电阻要求在接触处实现最高的掺杂激活，这通过微秒/纳秒激光退火实现，即仅在尽可能短的时间内加热表面。
- **低温后道（BEOL）工艺：**一旦铜互连就位，热预算便被限制在约400°C，以避免金属和低k介质劣化。每一个BEOL沉积、退火和固化步骤都必须遵守这一上限，从而推动等离子体增强及其他低温方法的使用。

- **三维集成要求更严苛的热预算：**在顺序三维集成和背面供电工艺中，已完成的底层器件必须经受上层或背面的加工，这要求采用局部的、限于表面的热处理步骤（激光、闪光），在不加热埋层结构的前提下激活掺杂剂或使薄膜结晶。这种超低热预算区间是互补场效应晶体管（CFET）和先进3D-IC的决定性工艺挑战之一（文件15和文件23）——而随着背面供电已进入大批量制造（英特尔（Intel）18A的PowerVia于2025–2026年投产，台积电（TSMC）A16随后跟进），它已成为生产要求，而不再只是研究课题。
- **选择性热处理：**通过激光或其他方式进行局部加热，仅处理目标区域，晶圆其余部分保持低温。

既需要高温以获得最佳薄膜和结，又需要低温以保护晶圆上已有的一切，这种矛盾是先进制造中长期存在的平衡难题之一——而且随着器件越来越多地以三维方式构建，这一矛盾愈发尖锐。

---

5. 供应商格局

供应商	定位
应用材料（Applied Materials，AMAT）	热处理产品组合广泛，涵盖RTP、氧化/氮化以及高价值的**激光退火**细分市场（DSA/Vantage）；是热处理领域的全面领导者。
东京电子（Tokyo Electron，TEL）	在**批式炉**和热处理方面实力强劲，尤其是存储器领域；拥有广泛的涂胶显影和热处理业务。
国际电气（Kokusai Electric）	**立式批式炉**及批式ALD/CVD的领导者，是存储器制造（3D NAND ONON、DRAM）的核心供应商；前身隶属日立（自2023年10月起在东京上市）；据公司称，2025年其在批式ALD设备领域的全球营收份额位居第一。
ASM国际（ASM International）	炉管及外延/热处理系统，同时在ALD领域处于领先地位。
Centrotherm、迪恩士（SCREEN）	炉管和热处理设备供应商，Centrotherm还服务于光伏和功率器件市场。
北方华创（Naura，中国）	中国领先的本土氧化/扩散炉及立式炉供应商（另有刻蚀、PVD等设备）；据报道其炉管在中芯国际（SMIC）28nm产线上广泛使用，热处理是中国国产化程度最高的设备类别之一。

热处理市场分为高产能的**批式炉**业务（由东京电子和国际电气主导，尤其是存储器领域）和**单片式RTP/激光退火**业务（由应用材料领先），反映了热处理在现代晶圆厂中扮演的两种不同角色。在中国国内，随着本土晶圆厂推进成熟制程设备国产化，北方华创已成为主要的炉管供应商。

---

6. SiC与GaN热处理

化合物半导体对热处理的要求远超硅，需要专用设备：

- **碳化硅（SiC）**工艺需要极高的温度。SiC中的掺杂激活需要在**1,600–1,800°C**下退火——远高于硅工艺使用的任何温度——通常还需加碳帽层以保护表面不被分解。SiC的氧化和外延同样在高得多的温度下进行，需要专门的高温炉和化学气相沉积（CVD）反应器。
- **氮化镓（GaN）**工艺虽然不需要SiC那样极端的激活温度，但在金属有机化学气相沉积（MOCVD）外延和器件退火过程中需要细致的热管理，且材料不同的热膨胀和分解行为也需要专用的热处理设备。

这些更高的热处理要求是化合物半导体制造使用一套独立设备生态系统（见文件12）、有别于硅CMOS热处理设备的原因之一，尽管二者都依赖氧化、扩散和退火的相同基本原理。

因此，热处理贯穿了整个行业的历史与未来——从让硅成为王者的简洁优雅的热氧化层，到将赋能未来十年三维器件的毫秒级激光退火和超低热预算热处理步骤。尽管不如光刻或刻蚀引人注目，它依然是半导体制造中不可或缺且持续演进的支柱。

延伸分析：退火物理、控制与应用

A. 深入理解扩散与激活的权衡

退火的核心物理是两个热驱动过程之间的赛跑：需要高温的**掺杂激活**（及损伤修复），以及会把精心设计的结抹平、同样随温度和时间增加的**掺杂扩散**。掺杂扩散长度大致按 $\sqrt{(D \cdot t)}$ 缩放，其中D（扩散系数）随温度呈指数上升，t为高温停留时间。由于在相关温度范围内激活的热激活能高于扩散，**温度更高、时间更短**可以提高激活与扩散之比——这正是历史上从炉管（数分钟至数小时）到尖峰RTP（秒级）、再到闪光（毫秒级）和激光（微秒级及以下）演进的全部逻辑。在极限情况下，**熔融激光退火**（使表面短暂熔化并再结晶）可实现几乎完全的激活而基本没有扩散，形成超陡峭、高掺杂的结——代价是为避免损伤而需要极其严格的工艺控制。

B. RTP温度控制

RTP决定性的工程挑战，是在仅持续数秒的工艺中准确、均匀地测量和控制晶圆温度。**高温测温**（根据发射的红外辐射推算温度）之所以复杂，是因为晶圆的**发射率**会随其薄膜、掺杂和背面状况而变化，因此相同的辐射亮度可能对应不同的真实温度。解决方案包括纹波测温、多点和多波长测温，以及控制反射的精心腔体设计。晶圆上的**温度均匀性**至关重要：热点或冷点会产生热应力，进而可能产生破坏器件的**滑移位错**（晶体缺陷），因此灯管阵列和腔体都按均匀加热进行设计，并采用多区控制来补偿边缘效应和图形密度变化。

C. 激光退火的变体与应用

激光尖峰退火有几种类型，区别在于驻留时间以及表面是否熔化：

- **亚熔融（非熔融）微秒级LSA：**扫描激光（通常为CO_2或二极管激光）在不熔化的情况下加热表面数微秒，用于激活并以最少的扩散改善接触电阻。应用材料的动态表面退火（DSA）是领先平台。
- **纳秒级/熔融激光退火：**准分子或固态激光使表面熔化数纳秒，实现最陡峭、激活率最高的结；用于最先进节点，并越来越多地用于三维和背面供电工艺中**低热预算、层选择性**的激活，此类工艺只需加热表面或特定的某一层。

激光退火之所以具有战略性的关键意义，正是因为它能够提供较高的局部温度**而不加热下方结构**——这恰恰是在上层CFET或背面接触附近激活掺杂剂、同时不损伤下方已成形器件所需要的。这使激光退火细分市场（由应用材料领先，维易科（Veeco）、住友等参与）成为热处理中增长较快、价值较高的领域之一。

D. 炉管工艺的经济性

批式炉在存储器制造中仍具有重要的经济意义，因为3D NAND巨大的层数（数百对ONON，最先进产品现已超过300层）使许多步骤若采用逐片的单片式处理会慢得令人望而却步。一次处理100片以上晶圆的立式批式炉，可将漫长的沉积或退火时间分摊到整批晶圆上，提供大宗存储器所要求的产能和单片成本。其代价是批次间灵活性降低、每批次周期更长，因此业界在批式（用于对产能要求高、波动较小的步骤）与单片式（用于对控制要求高的步骤）之间进行权衡——这一平衡因应用和制造商而异。**国际电气和东京电子**主导批式炉市场，其业绩与存储器周期密切相关。

E. 供应商与技术总结

热处理技术	时间尺度	主要用途	领导者
批式炉	数分钟–数小时	氧化、LPCVD、批式ALD、体退火	国际电气、东京电子、ASM国际、Centrotherm
尖峰RTP	秒级	掺杂激活、通用退火	应用材料、Mattson
闪光灯退火	毫秒级	超浅结激活	应用材料及其他厂商
激光尖峰退火（亚熔融）	微秒级	接触电阻、先进激活	应用材料（DSA）、维易科
熔融激光退火	纳秒级	最陡峭的结、三维层选择性	应用材料、住友

随着行业转向三维及背面加工器件，**局部化、超低热预算**工艺的溢价不断上升，使先进激光退火成为战略重要性不断提升的技术之一，即便经典的炉管热处理已趋于成熟——这是贯穿本数据库的更广泛规律的一个缩影：最难、最高价值的问题向原子尺度的三维前沿迁移。

🆕 2025–2026年更新：最新进展（截至2026年11月）

A. 存储器主导的周期利好批式热处理

热处理——尤其是立式批式炉——对存储器的敞口高于几乎任何其他前道设备类别（见延伸分析D节），因此2026–2027年上行周期的结构十分重要。国际半导体产业协会（SEMI）2026年7月的年中预测将2026年设备销售总额上调至创纪录的1,659亿美元（+23.2%），其中晶圆厂设备（WFE）为1,439亿美元；泛林集团（Lam Research）（2026年10月21日）初步预计2027年WFE将超过2,000亿美元，增长由**DRAM**引领，其次是代工/逻辑，然后是NAND。自2025年末以来，AI加速器所需的高带宽内存（HBM）推动DRAM价格和资本开支大幅上升；TrendForce曾预测2026年DRAM资本开支约为613亿美元，而此后存储器支出实际高于这一水平。

公司	近期数据	来源/状态
国际电气	截至2026年3月的财年：营收和利润同比下降（中国DRAM需求回归常态），但高于修正后的预测；截至2027年3月的财年营收增长指引约20%，预计DRAM和逻辑/代工设备销售增长最快，先进封装设备销售预计将增长一倍以上	公司业绩的二手摘要；具体数字各有出入
东京电子	2026财年上半年创纪录（据报道）；对2027年WFE的预期为≥1,900亿美元（据报道）	媒体报道
北方华创	2026年上半年销售额同比增长约25%（据报道）；据报道立式炉累计出货量已超过1,000台	媒体/分析师对公司公告的摘要

B. 技术进展

- **背面供电与三维集成投入生产**。英特尔18A（PowerVia）已进入大批量制造，台积电A16（超级电轨）计划于2026年下半年至2027年量产（各方说法不一）。晶圆键合、减薄和背面接触形成对所有键合后步骤施加了严格的热上限，提高了对第4节及延伸分析C节所述的局部激光退火和低温退火的需求。
- **2nm全环绕栅极（GAA）量产爬坡**。台积电N2（自2025年第四季度起大规模量产）、英特尔18A和三星（Samsung）SF2都采用纳米片叠层，其Si/SiGe超晶格、内侧墙和沟道释放对热预算十分敏感；外延后的热处理步骤必须避免纳米片之间的Ge互扩散。
- **批式ALD与等离子体处理**。批式ALD炉仍是3D NAND ONON叠层和DRAM电容介质的核心设备；供应商正在增加等离子体辅助的批式处理能力，以获得更低温度、更高质量的薄膜。
- **先进封装**。混合键合的热处理步骤（数百°C的键合后退火）、聚合物固化和晶圆级回流焊是一个不断增长的细分市场；随着AI封装产能（CoWoS、SoIC、HBM）扩张，国际电气等厂商正在瞄准封装设备。

C. 化合物半导体

在快速扩产之后，SiC功率器件市场在2025–2026年处于消化阶段，SiC高温激活炉和外延反应器的订单放缓，但向200mm SiC晶圆的转换仍在继续。中国对镓的出口限制（根据贸易休战，对美国的出口禁令暂停至2026年11月27日），以及自2025年初以来镓价的大幅上涨，增加了GaN器件制造商的供应风险

（见文件12和文件16）。

D. 中国

据行业机构数据，2025年中国所用设备中国产设备的比例已达约35%。热处理——氧化/扩散炉、LPCVD和RTP——是国产化程度最高的类别之一，北方华创是领先的本土炉管供应商（据报道其炉管用于中芯国际一半以上的28nm产线）。据报道，中国新建产能须有50%以上的设备来自国内，这将挤压日本批式炉供应商在中国市场的份额，尽管中国的需求依然庞大。

值得关注（2026年末–2027年）

- 2027年DRAM/HBM资本开支能否把批式炉和批式ALD订单推升至新纪录。
- 台积电A16和英特尔14A背面供电流程的热预算解决方案。
- SiC高温热处理设备的复苏时间。
- 北方华创在先进节点炉管和RTP验证方面的进展，以及日本供应商在中国的份额。
- 2026年11月27日暂停期限之后的镓供应与价格。

文件 10 • FILE 10

湿法工艺、清洗与表面处理


清洗是整个晶圆厂中重复次数最多的工序。一片领先制程的逻辑晶圆在整个制造过程中要被清洗**数百次**——几乎在每一道薄膜沉积、刻蚀、离子注入、化学机械平坦化（CMP）和光刻步骤之后都要清洗——因为一颗颗粒、一丝金属污染或在错误时刻残留的一层薄膜都可能毁掉器件。因此，湿法工艺和清洗虽然远不如光刻或刻蚀那样受关注，却悄然成为制造中产能（吞吐量）最高、对良率最关键的环节之一。本文涵盖湿法槽式（wet-bench）化学、单片式与兆声波清洗、超临界与干法清洗、光刻胶去除、供应商格局，以及面向2nm以下工艺节点的无损伤清洗路线图。

现代清洗的核心矛盾在于：**在去除污染和残留物的同时，不损伤晶圆上日益脆弱的结构**——随着特征尺寸缩小、深宽比攀升、材料愈发娇贵，这一矛盾也愈发尖锐。

📊 可视化概览

原创示意图；Mermaid图表可在GitHub上原生渲染。

清洗是重复次数最多的工序——几乎每一步之后都要进行




源自RCA的清洗化学品——各自针对不同污染物



图形坍塌问题及其解决方案（高深宽比结构）

下图说明：左侧为液体干燥——退去的液面产生毛细力，把相邻结构拉到一起导致坍塌；右侧为超临界CO_2干燥——表面张力为零，结构不会坍塌。



1. 湿法槽式化学

最基础的清洗化学源自**RCA清洗**，它于20世纪60年代在RCA实验室开发，至今仍是晶圆清洗的概念基础：

- **SC-1（标准清洗1号）：** 氢氧化铵、过氧化氢和水的混合液（$NH_4OH/H_2O_2/H_2O$）。它通过对表面进行轻微刻蚀（把颗粒“托起”剥离）来去除颗粒和有机污染，同时过氧化氢会重新生长一层薄的保护性氧化层。SC-1也能去除部分金属。
- **SC-2（标准清洗2号）：** 盐酸、过氧化氢和水的混合液（$HCl/H_2O_2/H_2O$）。它通过形成可溶性络合物去除金属污染（碱金属离子以及铁、铜、金等金属）。
- **Piranha（SPM，硫酸-过氧化氢混合液）：** 硫酸与过氧化氢的混合液（H_2SO_4/H_2O_2），是一种强氧化剂，用于去除有机残留物和光刻胶。
- **DHF（稀氢氟酸）：** 去除自然氧化层和化学氧化层，是关键沉积和接触工艺之前表面处理的基础。
- **TMAH（四甲基氢氧化铵）：** 一种有机碱，既用于光刻胶显影，也用于硅的各向异性刻蚀。
- **热磷酸（H_3PO_4）：** 相对于氧化硅选择性地刻蚀氮化硅，在侧墙（spacer）工艺和3D NAND闪存字线工艺中十分重要。

这些化学品在精确控制、温度受控的槽体或单片式设备中使用，所用的**半导体级化学品**其金属和颗粒污染要提纯到十亿分之一（ppb）级别（见文件16）。

---

2. 单片式清洗与兆声波

历史上，清洗是将成批晶圆浸入化学槽中完成的（**湿法槽式设备，wet bench**）。出于更严格控制和减少交叉污染的需要，现代趋势转向**单片式清洗**：每片晶圆单独处理，化学品精确喷淋、旋转甩干并可立即检测。单片式设备以牺牲产能为代价换取更好的均匀性和工艺控制，在领先制程中占据主导。

物理辅助手段可增强颗粒去除效果：

- **兆声波/超声波清洗**向清洗液施加高频声能，产生微观扰动（以及受控的空化效应），使颗粒从表面脱落——但能量必须仔细控制，以免损伤脆弱的精细图形。
- **CMP后清洗**是一个专门而关键的步骤：CMP之后，晶圆表面覆盖着研磨液残留物和颗粒，必须在不划伤刚刚平坦化表面的前提下去除，通常结合使用刷洗（PVA刷）、化学品和兆声波。
- **EUV专用表面处理**针对极紫外（EUV）图形化特有的残留物和缺陷问题，包括显影后清洗——必须在不损伤薄光刻胶的情况下去除与随机效应缺陷相关的残留物。

---

3. 图形坍塌问题与超临界CO_2

随着特征深宽比攀升、结构变得更高更薄，湿法清洗的干燥步骤中出现了一种新的失效模式：**图形坍塌**。当冲洗液从高而窄的结构之间蒸发时，退去液面产生的**毛细力**会把相邻结构拉到一起，使其粘连并坍塌——图形随之被毁。对于鳍、纳米片堆叠、DRAM电容器和3D NAND结构等高深宽比（HAR）特征来说，这是一个重大良率问题。

超临界CO_2（$scCO_2$）干燥巧妙地解决了这一问题。处于超临界状态的二氧化碳具有类似液体的密度，但**表面张力为零**，因此可用来置换液体并随后蒸发，而不产生任何毛细力——从而消除图形坍塌。$scCO_2$干燥已成为先进工艺节点高深宽比清洗的一项重要使能技术。

---

4. 干法清洗

有些清洗任务最好完全不用液体，而采用更温和或选择性更高的气相或等离子体化学来完成：

- **远程等离子体清洗**在远端腔室中产生活性自由基（例如由NF_3或H_2产生）并将其输送到晶圆表面，以较低的离子轰击损伤去除残留物和自然氧化层。
- **紫外-臭氧清洗**利用紫外光和臭氧去除有机污染。
- **HF气相（无水HF）**在气相中刻蚀氧化物，适用于去除自然氧化层以及某些释放刻蚀，且没有液态HF的毛细力问题。
- **气相化学（例如BCl_3蒸汽）**用于满足特定的残留物去除和表面处理需求。

在液体工艺会造成损伤、污染或图形坍塌的场合，干法清洗日益重要，它也模糊了清洗与刻蚀之间的界限（最温和的选择性刻蚀与最激进的清洗本质上密切相关）。

---

5. 光刻胶去除

每一轮光刻和刻蚀之后，光刻胶掩模都必须被彻底去除。去胶有多种方法，往往组合使用：

- **等离子体灰化**利用氧气（O_2）、氮气/氢气（N_2/H_2）或其他等离子体将有机光刻胶氧化并挥发。O_2灰化快速彻底，但可能氧化并损伤下方的低k介质和金属，因此领先制程中常采用**还原性（H_2基）**化学来保护敏感材料。
- **湿法去胶和溶剂去胶**利用有机溶剂或Piranha等化学品溶解光刻胶和刻蚀后残留物，尤其适用于等离子体会造成损伤的场合。

去胶必须彻底（任何残留都会造成缺陷），又必须温和（不能损伤下方器件）；随着介质愈发脆弱、金属愈发活泼，这种平衡越来越难把握。为保护对温度敏感的结构，**低温去胶**的需求日益增加。

---

6. 供应商格局

供应商	地位
SCREEN半导体解决方案（迪恩士，日本）	**占主导地位的单片式湿法清洗供应商**，在日本和全球都拥有尤为强势的地位；湿法工艺是SCREEN的核心身份。
东京电子（TEL）	主要的清洗与表面处理供应商，拥有强大的单片式和批次式清洗平台，并与其广泛的工艺产品组合整合。
泛林集团（Lam Research）	在清洗与表面处理领域实力强劲（包括原SEZ单片式清洗业务和Da Vinci平台），与其刻蚀和沉积业务紧密结合。
Akrion、Modutek	专业湿法工艺和湿法槽式设备供应商（Akrion的湿法工艺业务已于2018年被中国的北方华创（Naura）收购）。
盛美半导体（ACM Research，美国/中国）	快速增长的单片式和批次式清洗供应商（SAPS/TEBO兆声波清洗、SPM设备），大部分业务和客户位于中国大陆；到2026年，其增长更多由电镀（ECP）和先进封装设备而非清洗设备驱动。
北方华创（Naura，中国）	中国综合性设备厂商，产品组合包括批次式和单片式清洗设备，受益于中国国产设备替代的推进。
MKS Instruments	提供清洗和表面处理子系统及化学品（包括通过其收购获得的业务）以及远程等离子体源。
Semes（韩国）	三星（Samsung）旗下的湿法清洗与工艺设备供应商，服务于韩国存储产业。

湿法清洗市场的一个显著特点是日本（SCREEN、TEL）和韩国（Semes）供应商实力强劲，这反映了清洗这一不起眼但对良率至关重要的领域所看重的深厚工艺诀窍和客户关系。清洗也是中国供应商（盛美半导体、北方华创等）在本土市场进展最大的设备类别之一，因为中国晶圆厂正在推动设备采购国产化（见下文2025–2026年更新）。

---

7. 路线图

清洗路线图的核心要求是：**在更脆弱的结构上，以更温和的方式，完成更多的清洗**：

- **面向2nm以下工艺节点的无损伤清洗：** 随着纳米片堆叠、内侧墙和新沟道材料愈发娇贵，清洗必须在去除污染和残留物的同时，不刻蚀、不侵蚀、不使这些结构坍塌——这推动了更温和的化学品、单片式精确控制以及干法/超临界方法的发展。
- **EUV显影后检测与清洗：** EUV的随机效应缺陷和薄光刻胶需要专门的显影后清洗与检测，以在不损伤图形的前提下去除与缺陷相关的残留物。
- **低温去胶与清洗：** 3D集成和温度敏感材料的普及，要求在尽可能低的温度下进行去胶和清洗，以保护已经形成的结构。
- **新材料兼容性：** 钌、钼、钴、高k材料以及二维沟道材料各自都需要能去除残留物却不腐蚀或损伤新材料的清洗化学品——随着材料体系不断扩展，这是一个持续的协同开发挑战。

- **混合键合表面处理：** 芯片-晶圆（die-to-wafer）和晶圆-晶圆（wafer-to-wafer）混合键合（见文件11）要求键合表面基本无颗粒且达到原子级平整，因为一颗颗粒就会造成键合空洞；CMP后清洗、等离子体活化和表面处理越来越多地与键合设备集成销售。
- **图形坍塌抑制：** 随着深宽比进一步攀升（3D NAND迈向1000层、更高的电容器和纳米片堆叠），超临界和无表面张力的干燥方法变得愈发不可或缺。

因此，清洗体现了本数据库反复出现的一个主题：一个看似平凡、成熟的工艺，在领先制程中却是不断创新、对良率至关重要的使能环节——每片晶圆要进行数百次，并且日益成为决定芯片能用还是报废的关键。

延伸分析：机理、单片式转型与新材料清洗

A. 颗粒去除的物理与化学

从晶圆上去除一颗100nm以下的颗粒比听起来要难得多，因为把微小颗粒束缚在表面上的**黏附力**（范德华力、静电力和毛细力）随尺寸缩小而下降的速度，慢于可用**去除力**的下降速度，所以颗粒越小，相对而言就越难去除。经典的SC-1化学部分是通过**刻蚀掉底层表面的一薄层**（掏空颗粒下方使其脱落）来去除颗粒的，同时过氧化氢重新生长一层保护性化学氧化层——这一机理很巧妙，但每次都会消耗一点材料，当结构只有几个原子厚时就成了问题。兆声波扰动增加了一种**物理**去除力（声流和受控空化），但能使颗粒脱落的能量同样可能**损伤脆弱的精细图形**——因此兆声波功率必须仔细调校；在领先制程中，“能去除颗粒”与“会破坏图形”之间的工艺窗口收窄到必须采用新方法（更温和的化学品、受控空化、替代能量源）的程度。

B. 单片式清洗为何胜出

传统的浸没式**湿法槽式设备**——把25–50片一批的晶圆依次浸入一系列化学槽和冲洗槽——产能高，但存在交叉污染（所有晶圆共用槽液，一片晶圆上的污染物会扩散到所有晶圆）且工艺控制有限（整批晶圆接受相同处理）。现代**单片式清洗设备**逐片处理晶圆：化学品被精确喷淋到旋转的晶圆上，在受控时间内反应、冲洗，然后旋转甩干，全程按单片晶圆配方控制，没有共用槽液。这带来了更好的均匀性、更严格的控制、更低的单片化学品消耗（化学品是喷淋使用而非在大槽中维持），并消除了批次交叉污染——代价是产能较低，而多腔室设备并行处理多片晶圆可缓解这一点。由SCREEN和TEL引领的单片式清洗转型，与整个行业在控制关键步骤上由批次式转向单片式处理的大趋势一致；在污染和均匀性容差极其严苛的领先制程中，这一转型必不可少。

C. 干燥——被低估的关键步骤

干燥看似简单实则困难，是缺陷的常见来源。冲洗液蒸发时可能留下**水痕**（溶解物质的残留），可能通过毛细力**使脆弱的高深宽比图形坍塌**（见第3节），还可能使颗粒重新沉积。先进的干燥方法——**马兰戈尼（Marangoni）干燥**（利用IPA/醇类蒸汽形成的表面张力梯度把液体干净地从表面拉走）和**超临界CO_2**

干燥（完全消除表面张力）——解决了这些问题；随着结构变得更高更薄，干燥方法的选择也愈发关键。整片晶圆完美无瑕的加工成果可能毁于最后的干燥步骤，这一事实凸显了清洗的严苛程度。

D. 新材料的清洗

领先制程中引入的每一种新材料都会带来新的清洗挑战，因为能安全清洗一种材料的化学品可能腐蚀或损伤另一种材料：

- **钴、钌和钼互连**（见文件04、文件15）的化学活性高于铜或与铜不同，需要既能去除残留物和刻蚀后副产物、又不引起电偶腐蚀或过度金属损失的清洗化学品——这是一项重大的配方重构挑战。
- **高k和铁电材料**需要不会使介质性能退化的清洗工艺。
- **二维沟道材料**（见文件23）会被激进的等离子体和许多湿法化学品损伤，需要极其温和的清洗。
- **低k和超低k介质**多孔且脆弱，很容易被用于去胶的等离子体灰化损伤——这推动了向**还原性（H_2基）化学**和更温和去胶方法的转变，以保护介质。

这种针对具体材料的清洗协同开发——为每种新材料匹配相应的清洗——是一项持续进行、常被忽视的使能工作，需要与沉积和刻蚀工艺负责人携手完成。

E. 全局视角下的清洗路线图

贯穿始终的主线是：每片晶圆要进行数百次的清洗，必须在保持彻底的同时，不断变得**更温和、更具选择性、更了解材料特性**——这一矛盾在每个工艺节点上都在加剧。面向脆弱的2nm以下结构的无损伤清洗、EUV专用显影后清洗、适应3D集成热预算的低温去胶、面向越来越高深宽比的无坍塌干燥，以及与新材料兼容的化学品，共同构成了这样一条路线图：一个曾被视为平凡的工艺，实际上是一个不断创新、对良率至关重要的前沿领域——而日本和韩国湿法清洗龙头（SCREEN、TEL、Semes）深厚的工艺诀窍，则构成了持久的竞争护城河。

进一步分析：清洗——看不见的良率决定因素

A. 清洗的庞大规模

值得强调的是清洗有多么普遍：它在每片晶圆上要进行**数百次**，几乎在每一道沉积、刻蚀、离子注入、CMP和光刻步骤之后都要进行，是整个晶圆厂中重复次数最多的工序，远超其他。这种规模使清洗成为一项悄然庞大的活动——无论是设备数量、产能、化学品和水的消耗，还是对良率的累积影响。由于清洗如此频繁，即便单步缺陷率很小，在数百个步骤中累积起来也会对良率产生显著影响；这就是为什么清洗尽管相较光刻或刻蚀低调，却是制造中对良率最关键的活动之一。一座晶圆厂的清洗表现——即连续数百次彻底去除污染和残留物而不损伤晶圆的能力——是其整体良率一个看不见却决定性的因素，也是湿法清洗龙头（SCREEN、TEL、Semes）凭借来之不易的深厚工艺诀窍保持稳固地位的重要原因。

B. 协同开发的负担

清洗或许比其他任何步骤都更能说明贯穿先进制造的**协同开发负担**。每一种新材料（钴、钌、钼、高k、铁电材料、二维沟道）、每一种新结构（鳍、纳米片、高深宽比电容器、混合键合表面）以及每一种新的图形化方法（EUV及其薄光刻胶和随机效应缺陷），都需要相应的清洗开发——即一种既能去除相关污染和残留物、又不损伤或腐蚀新材料、也不使新结构坍塌的化学品和工艺。这种协同开发是持续的、往往不为人所见，需要与沉积、刻蚀和光刻工艺负责人携手完成，而且不可或缺：一个新的工艺模块在清洗问题解决之前无法通过认证。随着材料体系扩展、结构愈发脆弱，清洗协同开发的负担在每个节点上都在增加，它是把每一项新技术导入量产所需总投入中一个低调却重要的部分——这提醒我们，那些引人注目的工艺步骤（新晶体管、新互连）依赖于大量必须同步开发的使能步骤，而清洗正是其中的突出代表。

C. 再论清洗路线图

再次概括，清洗路线图的核心要求是：**在更脆弱、更多样的结构和材料上，以更温和的方式，完成更多的清洗**——这些要求在每个工艺节点上都在加剧。面向脆弱的2nm以下结构和娇贵纳米片堆叠的无损伤清洗；在不损伤薄光刻胶的前提下去除随机效应缺陷相关残留物的EUV专用显影后清洗；保护三维集成中温度敏感结构的低温去胶与清洗；面向越来越高深宽比的无坍塌干燥（马兰戈尼干燥和超临界CO_2干燥）；以及适用于钴、钌、钼、高k、铁电材料和二维沟道的新材料兼容化学品——这些共同构成了一条路线图，表明清洗远非一个已解决的平凡步骤，而是一个不断创新、对良率至关重要的使能环节。它所回报的深厚工艺诀窍——即如何在每片晶圆上数百次地、彻底而又温和地清洗每种材料和结构而不损伤日益娇贵器件的积累经验——构成了湿法清洗龙头持久的竞争护城河，并确保清洗这一最朴素、重复次数最多的工艺步骤，始终是半导体制造事业中不可或缺且持续进步的支柱，其对良率的重要性丝毫不亚于那些构建器件的更引人注目的步骤。

🆕 2025–2026年更新：最新进展（截至2026年11月）

市场背景：清洗搭上由DRAM引领、AI驱动的上行周期

清洗需求随工艺步骤数和投片量而增长，因此与晶圆厂设备（WFE）整体支出高度相关。根据国际半导体产业协会（SEMI）2026年7月的年中预测，2026年设备总销售额预计约为**1,659亿美元（同比增长23.2%）**，其中WFE约为**1,439亿美元**；2026年10月财报季中各公司给出的看法更高（泛林集团认为2026年WFE在1,500亿美元中段区间，并初步预计2027年超过2,000亿美元）。泛林集团称增长首先由**DRAM**引领，其次是代工/逻辑，然后是NAND。这一结构对清洗有利：DRAM电容器和HBM相关工艺流程清洗密集，而2nm级全环绕栅极（GAA）节点的量产爬坡（台积电N2自2025年第四季度起量产、英特尔18A、三星SF2）又增加了许多精细的纳米片释放、内侧墙和选择性刻蚀/清洗步骤。

供应商业绩：整体增长之下的分化

- **SCREEN（迪恩士）**（截至2026年3月的财年）：根据对其2026年5月业绩的摘要，半导体生产设备板块销售额约为**4,860亿日元**，低于上一年的约5,200亿日元。DRAM相关设备和售后服务增长，而代工相关设备下降；按地区看，对台湾地区的销售增长，对中国大陆和美国的销售下降。SCREEN仍被普遍视为全球最大的单片式清洗设备供应商。
- **盛美半导体（ACM Research）**于2026年8月将2026年全年营收指引上调至**11.25–11.75亿美元**（增长25–30%），并于2026年10月28日预告2026年第三季度营收为**3.60–3.65亿美元**（同比增长34–36%），完整业绩定于2026年11月5日公布。值得注意的是，管理层表示2026年上半年的增长来自电镀（ECP）和先进封装设备，而**单片式清洗设备销售有所下降**；较新的SPM（硫酸-过氧化氢）清洗产品已出货，但在客户验收之前贡献的营收很少。
- **东京电子（TEL）和泛林集团**继续把清洗和表面处理步骤与其刻蚀和沉积业务捆绑；泛林集团2025年推出的钼原子层沉积（ALTUS Halo）用于金属化，这意味着刻蚀后和CMP后清洗又多了一种必须在不腐蚀、不过度损失的前提下处理的金属。

中国：清洗是国产化领先的设备类别

2025年，国产设备约占中国晶圆厂所用设备的**35%**（行业协会口径，2024年约为25%），据报道新建产能被要求一半以上的设备采用国产。清洗通常被认为是中国供应商（盛美半导体上海业务、北方华创等）进展最快的类别之一，而光刻的国产化率不足5%，形成鲜明对比。这一转变是日本清洗龙头在截至2026年3月的财年中对华销售走软的原因之一，尽管中国整体设备需求依然可观。

混合键合把清洗带入封装产线

最显著的新应用是**混合键合的表面处理**——铜/介质键合表面上的任何颗粒或残留物都会造成空洞：

- 应用材料（Applied Materials）与Besi的**Kinex**芯片-晶圆混合键合系统（2025年10月推出）在一台设备中集成了表面处理、键合和量测——表明芯片制造商希望清洗与活化步骤与键合机紧密耦合。
- **SUSS MicroTec**于2026年推出了用于混合键合的**XBC300 Gen2 SP**表面处理集群设备；据报道，ULVAC在2026年的一次行业研讨会上展示了用于混合键合清洗/活化的下游等离子体技术。
- 在HBM方面，固态技术协会（JEDEC）将HBM4封装高度上限提高到775 μm，缓解了对混合键合的迫切需求；SK海力士（SK hynix）在Hot Chips 2026上表示，混合键合尚未准备好用于HBM4E，最早要到HBM5才会采用，而据报道三星更为激进。因此，混合键合在HBM中的导入时间是封装产线清洗需求的关键变量。

可持续性与化学品供应

- **PFAS（全氟和多氟烷基物质）：** 2026年3月26日，欧洲化学品管理局（ECHA）风险评估委员会（RAC）发布最终意见、社会经济分析委员会（SEAC）发布意见草案，支持在欧盟范围内限制PFAS并给予有时限的豁免；最早的禁令预计不早于2028年底。湿法工艺设备大量依赖含氟聚合物润湿部件

（PFA/PTFE管路、槽体、阀门）以及部分含氟化学品，因此豁免范围直接关系到湿法清洗设备厂商和晶圆厂。半导体行业是提交意见最多的具名行业。

- **水与化学品：** 清洗是晶圆厂中超纯水和高纯化学品的最大消耗环节；随着美国亚利桑那州、日本、韩国和欧洲的新建晶圆厂面临当地用水限制，单片式喷淋效率、化学品回收和水回用仍是差异化因素。

关键数据

项目	数据	来源/状态
2026年WFE	约1,439亿美元	SEMI年中预测，2026年7月
2026年WFE（公司观点）	1,500亿美元中段区间；2027年超过2,000亿美元（初步）	泛林集团，2026年10月21日
SCREEN半导体生产设备板块销售额（截至2026年3月财年）	约4,860亿日元（上年约5,200亿日元）	业绩摘要，2026年5月
盛美半导体2026年营收指引	11.25–11.75亿美元	2026年8月上调
盛美半导体2026年第三季度营收（初步）	3.60–3.65亿美元	2026年10月28日预告
中国国产设备占比	约35%（2025年）	行业协会口径
欧盟PFAS限制	RAC最终意见/SEAC意见草案	2026年3月26日发布

值得关注（2026年底–2027年）

- 2027年由DRAM和HBM引领的WFE增长能否转化为SCREEN、TEL和Semes的清洗上行周期，以及代工相关清洗需求能否随2nm/A16量产爬坡而回升。
- 盛美半导体新SPM设备的客户验收和营收确认进展，以及中国清洗设备的进一步国产化。
- 混合键合在HBM（HBM4E还是HBM5）和逻辑SoIC中的导入时间，这决定了对集成式表面处理设备的需求。
- 面向钼和钌金属化以及背面供电（A16、18A）工艺流程的清洗化学品。
- 欧盟PFAS限制的最终文本及半导体豁免范围。

文件 11 · FILE 11

先进封装设备——2.5D、3D、混合键合与扇出型晶圆级封装


在半导体行业历史的大部分时间里，封装一直是事后才考虑的环节——一个低附加值的“后道”步骤，仅仅用来保护裸片并将其连接到电路板上。那个时代已经结束。先进封装已成为提升系统性能的主要杠杆之一、芯粒（Chiplet）革命的基础，以及半导体资本设备（SemiCap）中增长最快的单一细分领域。原因很简单：随着晶体管微缩放缓且成本攀升，把多个专用裸片集成到一个紧密耦合的封装中——即异构集成——已成为持续提升性能、带宽和能效最具成本效益的方式。生成式AI热潮极大地加速了这一趋势，先进封装产能（尤其是台积电（TSMC）的CoWoS）已成为制约AI加速器供应的关键瓶颈。本文涵盖先进封装为何重要、主要封装类型及其所需设备、技术平台（SoIC、Foveros、X-Cube）、完整的设备类别、主要代工厂和外包封装测试厂商（OSAT）、专利格局以及路线图。

📊 可视化概览

原创示意图；Mermaid图表可在GitHub上原生渲染。


2.5D集成（如CoWoS）——多个裸片并排放置在硅中介层上（剖面图）

下图说明：顶部为逻辑裸片和两个HBM堆叠，通过微凸点/混合键合连接到硅中介层（含精细重布线层RDL和硅通孔TSV），中介层下方为封装基板。




采用混合键合的3D堆叠（剖面图）

下图说明：顶层裸片（SRAM/计算）与带TSV的底层逻辑裸片通过铜-铜混合键合直接相连，键合间距小于10 µm（并向1 µm演进）；无焊料凸点，电阻/电容更低，I/O密度高得多。



封装分类——从最便宜到最先进



键合间距趋势——密度竞赛

下图说明：从约40 μm的微凸点、约10 μm的微凸点，到小于10 μm的混合键合，再到约1 μm的混合键合（接近片上布线密度）；间距越小，I/O越多、带宽越高、每比特功耗越低。

```
Micro-bump   ~40 μm  ████████████████████████████████
Micro-bump   ~10 μm  ████████
Hybrid bond  <10 μm  ████
Hybrid bond  ~1 μm   |    ← approaching on-chip wiring density
(smaller pitch = more I/O, more bandwidth, less power per bit)
```

---

1. 先进封装为何重要

三股力量把封装从配角推上了舞台中央：

- **芯粒架构**。 设计者不再制造一个巨大的单片裸片（昂贵、受良率限制且受掩模版尺寸限制），而是把系统划分为多个更小的**芯粒**——例如独立的计算、I/O和缓存裸片，可能采用不同的工艺节点——并将它们集成在同一个封装中。这提高了良率（小裸片良率更高），允许为每种功能选用最优节点，并突破了掩模版尺寸限制。AMD基于芯粒的CPU和GPU以及英特尔（Intel）的分块式（tiled）处理器就是这一方法的典范。
- **异构集成**。 封装可以把本质上不同的技术——逻辑、存储（HBM）、模拟、射频、硅光子——组合在一个封装中，每种都采用其理想的工艺制造。
- **带宽密度**。 AI加速器的决定性需求是巨大的内存带宽。把高带宽内存（HBM）紧挨着逻辑放置在硅中介层上，并通过数万根细间距导线相连，可以提供传统封装加印刷电路板（PCB）无法实现的带宽。从本质上说，先进封装正是推后“内存墙”的手段。

---

2. 封装类型及所需设备

2.1 倒装芯片

现代封装的基础。裸片不再正面朝上进行引线键合，而是翻转朝下，通过一组焊料**凸点（C4——可控塌陷芯片连接）**连接到基板上。所需设备：**凸点制作**（凸点下金属化层沉积、焊料电镀或焊膏）、**回流焊**（熔化焊料形成焊点）以及**底部填充**点胶（用环氧树脂填充间隙以保证机械可靠性）。

2.2 2.5D——CoWoS与硅中介层

在2.5D集成中，多个裸片（逻辑加HBM堆叠）并排安装在**硅中介层**上——这是一种无源硅基板，包含细间距重布线和**硅通孔（TSV）**，将信号向下引至封装基板。台积电的**CoWoS（晶圆上芯片再上基板）**是占主导地位的平台，几乎是所有高端AI加速器的支柱。所需设备：**TSV形成**（深硅刻蚀、ALD阻挡层/种子层、铜电镀填充）、**RDL光刻**（中介层上的细线重布线图形化）、芯片到晶圆或芯片到中介层的**键合/贴装**，以及用于露出TSV的**晶圆减薄**。

2.3 扇出型晶圆级封装（FOWLP）

在扇出型封装中，裸片被嵌入一个重构的**塑封晶圆（或面板）**中，互连**重布线层（RDL）**直接构建在嵌入的裸片之上，把连接“扇出”到比裸片本身更大的面积。这在许多应用中免除了单独的基板/中介层，降低了成本和厚度。台积电的**InFO（集成扇出型）**——用于苹果（Apple）应用处理器——和**HDFO（高密度扇出型）**，以及最初的**eWLB（嵌入式晶圆级球栅阵列）**是关键变体。所需设备：**塑封**（用环氧塑封料包封裸片）、**拾取贴装**（把已知良好裸片精确放置在载板上）、**RDL光刻与电镀**，以及载板的**解键合**。

2.4 3D堆叠——微凸点与TCB

真正的3D集成是把裸片垂直堆叠。传统方法通过**微凸点**连接它们，采用**热压键合（TCB）**——一种对准裸片并施加热和压力来形成焊点的键合机，每次处理一个堆叠——或采用产能更高的**批量回流焊**，然后进行**底部填充**。微凸点间距可小至约10–40μm，但再往下微凸点就会遇到物理极限，这推动了混合键合的发展。

2.5 混合键合（铜-铜直接键合）

3D集成的前沿。两个表面——各自是嵌在介质中的平坦化铜焊盘阵列——不用焊料直接键合。该工艺需要：对两个表面进行**CMP**，使其达到**亚纳米级粗糙度**并精确控制铜凹陷（见文件06）；对介质进行**表面活化**（等离子体处理）；**对准**精度优于约100nm（远比微凸点键合严格）；接触时在室温下实现**介质-介质键合**；以及**热退火**，使铜焊盘膨胀并熔合成连续的连接。混合键合可实现低于10μm的键合间距——并向1μm及以下迈进——比微凸点的密度提高一个数量级，同时电阻更低、电容更低，热性能和电性能更好。它有**芯片到晶圆（D2W）**和**晶圆到晶圆（W2W）**两种形式。台积电的SoIC、索尼（Sony）的堆叠式图像传感器以及AMD的3D V-Cache（堆叠SRAM）是领先的量产案例。

2.6 HBM堆叠键合

高带宽内存把8–16个DRAM裸片通过TSV和微凸点垂直连接起来，然后把该堆叠安装在中介层上的逻辑芯片旁边。HBM4于2026年进入量产，仍采用微凸点配合批量回流模塑底部填充（SK海力士（SK hynix）的MR-MUF）或热压键合：固态技术协会（JEDEC）决定把HBM4封装高度上限放宽至775 μm（原为720 μm），消除了对混合键合的迫切需求；SK海力士目前预计最早要到HBM4E或HBM5才会采用混合键合，而据报道三星（Samsung）在推进混合键合方面更为激进。HBM组装是一种专门化、高价值的3D堆叠形式，AI对HBM的需求已使其成为存储和封装投资中最热门的领域之一。

3. 技术平台比较：SoIC、Foveros、X-Cube

三大领先3D平台反映了三家领先制造商的战略：

- **台积电SoIC（系统整合芯片）：** 一种前道级、无凸点的**混合键合**3D堆叠技术，提供最细的间距；与CoWoS结合（即“SoIC + CoWoS”）可构建完整的3D加2.5D系统。它是台积电3DFabric封装产品组合的旗舰。
- **英特尔Foveros：** 英特尔的3D裸片堆叠技术，从使用微凸点的Foveros演进到**Foveros Direct**（混合键合）；用于Meteor Lake、Ponte Vecchio以及基于Intel 18A的Panther Lake（2026年初发布）等产品，并与**EMIB**（嵌入式多芯片互连桥，英特尔用于替代完整中介层的方案，在基板中嵌入一小块硅桥）结合使用。
- **三星X-Cube（扩展立方体）：** 三星的3D堆叠技术，同样向混合键合演进，并与其I-Cube（2.5D）和H-Cube产品整合。

三者都在向混合键合这一细间距3D集成的终点汇聚，差异在于各自的中介层/硅桥策略，以及与各公司逻辑和存储业务的整合方式。

4. 设备类别详解

先进封装依赖一个独特的设备生态系统，其中大部分由专业厂商而非前道WFE巨头供应：

- **晶圆减薄与背面研磨：** **迪思科（DISCO）**（占主导地位的供应商）和**冈本（Okamoto）**把晶圆研磨抛光到堆叠和TSV露出所需的厚度。
- **裸片切割（划片）：** 机械**刀片切割**、**隐形激光切割**（迪思科；激光在表面下形成改质层以实现干净分离）以及**等离子体切割**（刻蚀切割道，实现薄/脆裸片的无损伤分离）。
- **裸片贴装与键合：** **Besi（BE Semiconductor Industries）**、**ASMPT（ASM Pacific Technology）**和**库力索法（Kulicke & Soffa，K&S）**在裸片贴装、热压键合和混合键合贴装方面处于领先地位（韩国的**韩美半导体（Hanmi Semiconductor）**和**韩华Semitech（Hanwha Semitech）**是HBM用TC键合机的主要供应商；应用材料（Applied Materials）于2025年收购了Besi约9%的股份，双方共同开发了Kinex集成式芯片到晶圆混合键合机）；**EV Group（EVG）**和**SUSS MicroTec**在晶圆到晶圆键合机以及临时键合/解键合设备方面领先。
- **引线键合：** 库力索法和ASMPT主导着规模依然庞大的主流封装引线键合市场。
- **塑封：** **TOWA**（龙头）和**APIC Yamada**提供用于包封和扇出型封装的压缩成型和传递成型设备。
- **底部填充点胶：** **诺信（Nordson）**等公司提供用于毛细底部填充和模塑底部填充的精密点胶设备。
- **RDL形成：** 基于光刻的重布线，采用半加成电镀（SAP）和电镀设备，借助前道光刻（步进式光刻机）和电化学沉积（ECD）设备（2026年5月，应用材料同意收购ASMPT旗下的NEXX大面积/面板级ECD业务）。

- **TSV形成： 博世工艺深反应离子刻蚀（DRIE）**深硅刻蚀（泛林集团（Lam Research）、SPTS、东京电子（TEL））、ALD阻挡层/种子层以及铜电化学沉积（ECD）填充。
- **检测： 3D X射线（计算机断层扫描）**和**扫描声学显微镜（SAM）**用于无损检测埋藏的键合、空洞和TSV，另有针对RDL和凸点的光学和电子束检测。

一个显著的结构性特征是，先进封装正把**前道级设备**（尚不需要EUV级光刻，但需要精密步进式光刻机、ALD、CMP、等离子体刻蚀和高端检测）引入历史上技术含量较低的后道——模糊了前道晶圆厂与后道组装之间的界限，并把WFE巨头（应用材料、泛林集团、东京电子）吸引进封装领域。

---

5. 主要封装代工厂与OSAT

先进封装价值链既包括领先的晶圆代工厂，也包括专门的**外包封装测试厂商（OSAT）**：

- **台积电**——凭借其**3DFabric**产品组合（CoWoS、InFO、SoIC）成为先进封装的领导者；CoWoS产能是AI加速器供应的关键制约因素，促使其进行多年期产能扩张（行业估计2026年CoWoS产能约为每月10.6万–13万片晶圆，2027年将再度大幅提升）。
- **日月光集团（ASE）**——最大的OSAT，提供包括扇出型和2.5D/3D在内的全系列先进封装。
- **安靠（Amkor Technology）**——全球领先的OSAT，具备先进系统级封装（SiP）、扇出型和2.5D/3D能力；是西方关键的封装合作伙伴。
- **长电科技（JCET）、力成科技（Powertech，PTI）、矽品（SPIL，日月光旗下）、通富微电（Tongfu）、天水华天（TFME）**——主要OSAT，其中数家位于中国，是组装产能的核心，（就中国而言）也是国产化努力的核心。
- **英特尔和三星**——拥有自有先进封装业务（Foveros/EMIB、X-Cube）的垂直整合厂商。

---

6. 专利要点

争夺最激烈的封装知识产权集中在**混合键合**领域，**Xperi/Adeia（原Invensas）**拥有一个基础性专利组合（DBI——直接键合互连技术），并广泛授权，包括授权给主要代工厂和存储厂商。**索尼**凭借其开创性的堆叠式CMOS图像传感器拥有重要的混合键合知识产权。**台积电**已建立了庞大的SoIC和CoWoS专利组合。**EV Group**和**SUSS MicroTec**拥有关键的晶圆键合和临时键合设备知识产权。Adeia授权地位之广，使混合键合知识产权成为一个值得注意的例子：在这项封装技术中，一家非制造型知识产权持有者塑造了竞争格局。

---

7. 路线图

先进封装路线图指向越来越精细、越来越三维化的集成：

- **亚1μm凸点间距：** 混合键合推动键合间距从约10μm向1μm及以下迈进，大幅提高裸片间带宽密度，并把CMP、对准和洁净度要求推向前道水平。
- **3D堆叠逻辑：** 超越存储堆叠于逻辑之上或SRAM堆叠于逻辑之上，迈向堆叠有源逻辑层，逐渐进入顺序式互补场效应晶体管（CFET）和单片3D的领域（见文件15、文件23）。
- **面板级封装：** 扇出型封装从圆形晶圆转向大型矩形面板，提高面积利用率并降低大型封装的成本（台积电的**CoPoS**——CoWoS的面板级、玻璃芯变体——已列入其路线图）。
- **光学与共封装光学集成：** 把硅光子芯粒集成到封装中，以突破电带宽墙（见文件23）。共封装光学（CPO）在2025–2026年从路线图走向产品：英伟达（Nvidia）的Spectrum-X/Quantum-X Photonics交换机已搭载CPO出货，台积电的COUPE光学引擎将于2026年下半年进入量产。
- **液冷与嵌入式冷却集成：** 随着堆叠式AI加速器的功率密度飙升，冷却越来越多地被集成到封装中——微流道、嵌入式冷却和先进热界面材料成为封装设备路线图的一部分。
- **玻璃基板与新型中介层：** 玻璃芯基板和其他中介层材料正在兴起，为超大型多芯粒系统提供更大、更平整、更高密度的平台。

先进封装由此完成了一场非凡的转变——从行业中被忽视的后道，成为最具战略意义、增长最快的前沿之一；未来十年系统性能的提升，将越来越多地不是靠缩小晶体管，而是靠在三维空间中越来越紧密地集成芯粒来实现。

延伸分析：封装革命及其对设备的影响

A. 封装为何成为性能杠杆

在行业历史的大部分时间里，封装的价值在于保护和连接，而非性能——“有意思”的工程都发生在晶体管上。三股汇聚的力量颠覆了这一点。第一，**晶体管微缩放缓且成本上升**，意味着通过单片微缩榨取更多性能变得越来越难、越来越贵，使系统级集成成为通往更好产品的一条有吸引力的替代路径。第二，**掩模版尺寸极限**（光刻设备可图形化的最大裸片面积，约800mm^2）限制了单个裸片的大小，而此时AI加速器恰恰需要越来越多的算力——迫使设计者把多个裸片组合起来。第三，**内存带宽墙**使得必须把高带宽内存在物理上紧挨着逻辑放置，并通过数万根细间距导线相连，而这只有先进封装才能做到。这些力量共同把封装从配角变成了系统性能的主要杠杆，并使先进封装设备成为SemiCap中增长最快的细分领域之一——AI热潮使这一转变定型：CoWoS封装产能与领先制程晶圆产能一样，成了AI加速器供应的瓶颈。

B. 封装的“前道化”

一个深刻的结构性转变是，**前道级工艺和设备**正在迁移到历史上技术含量较低的后道。先进封装如今使用精密光刻（用于RDL和中介层）、ALD（用于TSV阻挡层/种子层）、等离子体刻蚀和DRIE（用于TSV和切割）、CMP（为混合键合达到前道公差）以及高端检测与量测——把WFE巨头（应用材料、泛林集团、东京电子）和工艺控制龙头（科磊（KLA）、Onto）与传统封装设备专业厂商（Besi、ASMPT、库力索法、迪思科、TOWA）一起吸引进了封装领域。最明显的例子是**混合键合**，其要求——亚纳米级CMP粗糙度、亚100nm对准、极致洁净度和保形介质沉积——都是应用于封装的前道要求。这种“前道化”模糊了晶圆厂与组装之间的历史边界，提高了封装的技术水平和资本密集度，也意味着微缩的未来越来越依赖于封装设备创新，其重要性不亚于晶体管设备创新。

C. 混合键合的发展轨迹

混合键合是最重要的单项先进封装技术，其向越来越细间距演进的轨迹是业内影响最深远的趋势之一。传统微凸点的间距约为10–40μm；混合键合已把键合间距推到10μm以下，并正迈向**1μm及以下**，最终达到足够细的间距，使两个键合的裸片表现得几乎像单个单片裸片。每细一步都会大幅提高裸片间带宽密度（单位面积连接更多）、降低每比特功耗（连接更短、电容更低）并提升性能。相应的使能设备——极致CMP（见文件06）、精密晶圆到晶圆和芯片到晶圆键合机（EVG、SUSS、Besi），以及支撑它们的洁净度和量测——也被推向越来越严格的规格。应用正在激增：HBM（在JEDEC放宽堆叠高度限制后，混合键合已从HBM4推迟到HBM4E/HBM5）、3D逻辑（AMD 3D V-Cache、台积电SoIC）、CMOS图像传感器（索尼率先采用）以及日益增多的逻辑对逻辑堆叠。混合键合实际上是“封装”与“单片3D集成”（见文件23）之间的物理桥梁，其持续进步是行业三维未来的核心。

D. 设备类别与供应商版图

先进封装设备生态系统不同于前道WFE，由专业厂商和正在进入的WFE巨头共同服务：

工艺步骤	关键设备	主要供应商
晶圆减薄/研磨	研磨机、CMP	迪思科、冈本、应用材料、荏原（Ebara）
切割/分离	刀片、激光、等离子体切割	迪思科、ASMPT、泛林集团（等离子体）
TSV形成	DRIE刻蚀、ALD、ECD	泛林集团、东京电子、SPTS、应用材料
RDL	光刻、电镀、PVD	应用材料、阿斯麦（ASML）/尼康（Nikon）步进式光刻机、电镀设备
裸片贴装/键合	TCB、混合键合机	Besi、ASMPT、库力索法、EVG、SUSS
塑封	压缩/传递成型	TOWA、APIC Yamada
底部填充	点胶	诺信
检测	3D X射线、声学、光学	Onto、科磊、诺信、蔡司（Zeiss）

这一生态系统正在快速增长，吸引了封装专业厂商和前道WFE龙头的投资，反映出封装已上升到战略核心地位。OSAT（日月光、安靠、长电科技）和领先代工厂（台积电3DFabric、英特尔、三星）是客户；争夺先进封装领导地位——尤其是CoWoS级2.5D和基于混合键合的3D——是AI时代的决定性战役之一，

台积电的封装产能和能力是决定谁能供应全世界竞相打造的AI加速器的关键因素。

E. 路线图的汇聚

最深层的主题是，先进封装正与**前道微缩汇聚**成一个统一的三维集成挑战。背面供电（见文件15）在前道流程中使用类似封装的晶圆减薄和键合；顺序式CFET（见文件23）利用晶圆键合堆叠晶体管层；单片3D依次构建器件层；而混合键合把封装间距推向单片密度。“制造芯片”（前道）与“封装芯片”（后道）之间的历史分隔，正在消融为一个涵盖晶体管堆叠、裸片堆叠和系统集成的三维集成连续体。对设备行业而言，这种汇聚意味着先进封装技术——键合、减薄、TSV、细间距互连以及控制它们的量测——正在成为整个微缩未来的核心，封装设备厂商与前道WFE龙头也越来越多地在同一个三维空间中竞争与合作。先进封装已完成了从被忽视的后道到整个半导体制造中最具战略意义、增长最快的前沿之一的旅程。

🆕 2025–2026年更新：最新进展（截至2026年11月）

封装仍是AI瓶颈——也是快速增长的设备市场

整个2026年，基于CoWoS级2.5D封装并搭载HBM堆叠的AI加速器，仍是先进封装投资最大的单一驱动力。行业估计台积电的CoWoS产能在**2026年约为每月10.6万–13万片晶圆**，2027年将再次大幅提升（各方估计不一）；台积电已将2026年资本预算上调至**600–640亿美元**（原为520–560亿美元），封装是扩张的一部分。工艺控制增长最快：据报道，科磊预计其先进封装工艺控制营收**2026年将达到约11亿美元，增长约70%**，这反映了延伸分析B中所述的“前道化”。盛美半导体（ACM Research）同样将其2026年的增长主要归因于电镀（ECP）和先进封装设备。

混合键合：订单加速，HBM导入时间推迟

- **Besi**于2026年10月22日公布2026年第三季度业绩；据媒体报道，营收约为**2.83亿欧元（同比增长114%）**，订单约为**3.43亿欧元（同比增长96%）**，2026年前九个月的混合键合订单已超过2025年全年总额的两倍。应用材料于2025年收购了Besi约9%的股份，并与Besi共同开发了**Kinex**集成式芯片到晶圆混合键合系统（2025年10月推出），该系统在一台设备中整合了表面处理、键合和量测。
- **逻辑：** 据报道，台积电SoIC量产中的混合键合间距约为**6 µm**，路线图继续向约1 µm推进。
- **HBM：** HBM4于2026年为英伟达Rubin平台进入量产，但**并未**采用混合键合。JEDEC将HBM4封装高度上限提高到**775 µm**（原为720 µm），使12层和16层堆叠可以采用传统微凸点。SK海力士在Hot Chips 2026上表示，混合键合尚未准备好用于HBM4E，最早要到HBM5才会采用；而据报道三星更为激进（在天安建设混合键合产线）。据报道，SK海力士已为应用材料/Besi的在线集成系统下了首笔混合键合量产订单。

TC键合机仍承担HBM主力产量

由于HBM4保留了微凸点，热压（TC）键合机在2026年仍是HBM堆叠的主力设备。据TrendForce转述的韩国媒体报道，SK海力士于2026年6月向**韩美半导体**下了一笔**442亿韩元**的HBM4 TC键合机订单；另据2025年12月的报道，SK海力士HBM4产线所用的TC键合机约有一半由ASMPT供应。韩美半导体与韩华Semitech仍在TC键合技术方面存在专利纠纷。根据Counterpoint的数据，2026年第二季度HBM市场份额大致为：SK海力士约50%、三星约33%、美光（Micron）约18%，因此三家供应商的封装产线都在扩张。

整合与新增产能

进展	详情	状态
应用材料–NEXX	签署最终协议（2026年5月3日），收购ASMPT旗下的NEXX大面积/面板级ECD业务（面板尺寸最大510×515 mm）	已宣布；预计数月内完成交割
应用材料–Besi	约9%股权（2025年）；Kinex芯片到晶圆混合键合机	已投入生产使用
亚舍立（Axcelis）–维易科（Veeco）合并	全股票合并（维易科也供应封装湿法工艺和光刻设备）	预计2027年第一季度末前完成，待中国国家市场监督管理总局（SAMR）批准
SK海力士印第安纳州	约38.7亿美元的HBM先进封装工厂	目标约2028年
美光新加坡	约70亿美元的HBM封装工厂	建设中
台积电COUPE	共封装光学引擎	2026年下半年量产
台积电CoPoS	面板级、矩形、玻璃芯的CoWoS后继方案	列入路线图

共封装光学与面板级封装走向主流

共封装光学（CPO）已从路线图走向产品：英伟达的Spectrum-X和Quantum-X Photonics交换机已搭载CPO出货，台积电的**COUPE**（紧凑型通用光子引擎）将于2026年下半年进入量产。这带来了新的设备需求——光纤贴装、光学对准和晶圆级光学测试——日月光已警告业界仍缺乏CPO测试标准。与此同时，从圆形晶圆向大型矩形面板的转变（台积电CoPoS、玻璃芯基板）正把前道设备厂商吸引到面板加工领域；应用材料收购NEXX明确瞄准的就是AI封装从300 mm晶圆向面板的转变。

地缘政治与供应链要点

先进封装越来越被视为战略性基础设施。美国和韩国的存储厂商正在美国（SK海力士印第安纳州）和东南亚（美光新加坡）建设封装产能，而中国的OSAT（长电科技、通富微电、天水华天）作为国产化推进的一部分继续扩张。自2024年12月的管制措施以来，HBM本身也受到美国出口管制。

值得关注（2026年底–2027年）

- 混合键合能否在三星赢得HBM4E认证，还是在SK海力士和美光那里仍要等到HBM5——这是混合键合机需求最大的单一变量。

- 应用材料收购NEXX以及亚舍立–维易科合并的交割情况，以及封装设备专业厂商之间的进一步整合。
- 2027年CoWoS产能的新增情况，以及向CoPoS/面板级和玻璃芯基板过渡的节奏。
- CPO的量产爬坡，以及光学测试标准和设备的出现。
- 随着混合键合缺陷预算收紧，先进封装工艺控制（科磊、Onto、Nova、Camtek）的增长。

文件 12 · FILE 12

化合物半导体制造设备——GaN、SiC、III-V族

并非所有半导体都是硅。**化合物半导体**家族——由元素周期表中不同族的元素组合而成——具有硅无法比拟的电学和光学特性，已在电力电子、射频（RF）、光电子和光子学领域变得不可或缺。碳化硅（SiC）和氮化镓（GaN）正在彻底改变电动汽车、快速充电器和电网的功率转换；砷化镓（GaAs）和磷化铟（InP）等III-V族材料则主导着射频前端和数据中心光学器件。这些材料需要一个独特的制造生态系统——不同的晶体生长方法、不同的外延、不同的热处理，而且晶圆往往更小——由一批基本独立的设备供应商提供。本文涵盖SiC、GaN和III-V族材料的制造及其设备、驱动它们的市场以及供应商格局。

这些材料之所以重要，根本原因在于**禁带宽度**及相关特性。宽禁带（SiC约3.3eV、GaN约3.4eV，而硅为1.1eV）使器件能承受高得多的电压和温度，并以更低的损耗更快地开关——非常适合功率应用。高电子迁移率和直接带隙则使III-V族材料在高频放大以及光的发射和探测方面更具优势。

📊 可视化概览


原创示意图；Mermaid图表可在GitHub上原生渲染。

宽禁带 → 更高的电压、温度和频率（相对比例）


下图说明：各材料禁带宽度（eV）——硅1.1、GaAs 1.4、SiC 3.3、GaN 3.4；宽禁带材料的击穿电场约为硅的10倍，因此功率器件可以更薄、损耗更低。

```
Bandgap (eV):  Si 1.1 ██████    GaAs 1.4 ███████    SiC 3.3 ████████████████    GaN 3.4 ████████████████
Breakdown field ~10× silicon → thinner, lower-loss power devices
```

材料 → 应用对应图



SiC为何昂贵——晶体生长瓶颈



1. 碳化硅（SiC）

碳化硅是**高压电力电子**（通常为650V–1700V及以上）领域领先的宽禁带材料，其低导通损耗和低开关损耗大幅提升了电动汽车牵引逆变器、车载充电器、光伏逆变器和工业驱动器的效率。SiC的制造挑战从第一步——晶体——就开始了。

晶锭生长。 与硅不同，SiC无法用直拉法（Czochralski法）从熔体中拉制（在实际压力下它会升华而不是熔化）。SiC晶锭通过**PVT（物理气相传输/籽晶升华法）**生长：SiC源粉在约2,200–2,400°C下升华，然后在籽晶上重新凝结——这一过程极其缓慢（每小时数毫米），生成的晶锭较短且容易产生缺陷（微管、位错）。**HTCVD（高温化学气相沉积）**是另一种生长方法。缓慢且易产生缺陷的生长过程，是SiC晶圆昂贵且供应受限的主要原因。

晶圆尺寸转换。 SiC行业正在经历从**150mm向200mm**晶圆的关键转换，这大约使每片晶圆的裸片数翻倍并降低成本——这是一个关键的竞争战场，Wolfspeed、Coherent（原II-VI）等公司都在竞相推进200mm量产。到2026年，这一转换已在顺利推进：Wolfspeed关闭了其达勒姆（Durham）150mm器件工厂，把器件生产集中到其200mm莫霍克谷（Mohawk Valley）工厂；与此同时，中国衬底厂商（天岳先进（SICC）、天科合达（TankeBlue）等）正在扩充200mm产能并展示300mm（12英寸）SiC衬底样品，但后者尚未进入量产。

外延。 在衬底上生长一层SiC CVD外延层以形成器件有源区，并原位引入**n型掺杂（氮）**和**p型掺杂（铝）**。SiC外延在专用CVD反应器中高温进行。

器件工艺。 SiC器件制造需要极高温度的**掺杂激活退火（1,600–1,800°C）**，通常需要碳帽保护，远远超出硅工艺中的任何温度。器件包括**沟槽型和平面型MOSFET**以及**肖特基势垒二极管（SBD）**。栅氧界面质量（SiC/SiO_2）是一个长期存在的可靠性挑战，需要专门的氧化和钝化工艺。

晶圆供应商： Wolfspeed（长期领导者，2025年通过《破产法》第11章程序进行重组，并于2025年9月29日脱离破产保护）、Coherent/II-VI、SiCrystal（罗姆（ROHM）旗下）、天岳先进和天科合达（中国，在衬底价格战中已获得大量份额）、Resonac、意法半导体（STMicroelectronics，收购了Norstel）。**设备：** 爱思强（Aixtron）等提供SiC CVD外延设备；专用高温炉和离子注入机；PVT生长炉则来自少数几家供应商。

---

2. 氮化镓（GaN）

氮化镓以两种不同的衬底策略服务于两个不同的市场：

- **硅基GaN（GaN-on-Si，功率）：** 在廉价硅衬底上生长的GaN，可为较低电压范围（通常为100V–650V）提供高性价比的**功率器件**——快速充电器、数据中心电源、消费电子产品，并日益扩展到汽车领域。GaN与硅之间的晶格失配和热失配需要通过MOCVD生长复杂的缓冲层/过渡层。

- **碳化硅基GaN（GaN-on-SiC，射频）：** 在SiC衬底（导热性极佳）上生长的GaN，可为5G基站、雷达和国防提供大功率**射频放大器**，其中GaN高电子迁移率晶体管（HEMT）远胜于较老的GaAs和LDMOS技术。

外延。 GaN器件层采用**MOCVD（金属有机化学气相沉积）**生长，使用三甲基镓和氨等前驱体。领先的MOCVD设备供应商是**爱思强（G5+ C平台）**和**维易科（Veeco，Propel平台）**，它们主导着化合物半导体和LED外延市场。精确控制形成导电**二维电子气（2DEG）**沟道的AlGaN/GaN异质结构，是GaN HEMT性能的核心。

器件工艺。 GaN HEMT/HBT制造包括**台面刻蚀**（隔离器件）、**SiN钝化**（对控制表面陷阱和可靠性至关重要）、**欧姆接触和肖特基接触**形成以及栅极工艺。**垂直GaN**——采用真正的GaN-on-GaN衬底制造更高电压的垂直器件——是一个新兴前沿，有望比横向硅基GaN性能更好，但体GaN衬底仍然昂贵且尺寸较小。

---

3. III-V族材料（InP、GaAs、InGaAs）

III-V族——由III族元素（Ga、In、Al）和V族元素（As、P、N）组成的化合物——主导着高频和光电子应用：

- **GaAs**用于手机中的射频功率放大器和开关（pHEMT、HBT），也用于部分光子学和太阳能领域。
- **InP**是**数据中心光学器件**和长途电信的主力材料，为高速光收发模块提供激光器、调制器和光电探测器；它也服务于最高频率的射频（毫米波、太赫兹）应用。
- **InGaAs**（及相关合金）为射频HEMT和光电探测器提供极高的电子迁移率。

外延。 III-V族器件构建在通过**MOCVD**（用于大批量生产）和**MBE（分子束外延）**（用于最精确、界面最陡峭的结构和研究）生长的外延层上。以原子级精度生长晶格匹配和应变异质结构的能力，是III-V族器件性能的基础。

器件工艺。 III-V族制造采用专门的**湿法刻蚀化学品**（这些材料对硅工艺中使用的许多化学品很敏感），以及针对每种材料定制的干法刻蚀、接触金属化和钝化工艺。晶圆通常比硅晶圆小（100–150mm），晶圆厂也相应地高度专门化。

应用包括**数据中心光学器件**（AI驱动的光互连爆发式增长是InP的主要驱动力）、**5G毫米波**前端、**卫星与国防**电子以及广义的**光子学**。

---

4. 市场

化合物半导体市场受到强劲长期趋势的驱动：

- **电力电子（SiC和GaN）：** 交通电气化（电动汽车）、快充基础设施建设、可再生能源逆变器和电网现代化正推动SiC和GaN功率器件快速增长。SiC主导高压电动汽车牵引市场；GaN正在充电器、数据中心电源领域扩张，并日益进入汽车领域。
- **射频（GaN和III-V族）：** 5G基础设施（GaN-on-SiC基站放大器）、国防雷达与电子战以及卫星通信推动着射频化合物半导体需求。
- **光学与光子学（InP、GaAs）：** AI驱动的数据中心带宽爆发是InP基光收发模块的巨大顺风，而硅光子（见文件23）也越来越多地集成III-V族激光器。

---

5. 主要供应商与晶圆厂格局

类别	主要厂商
SiC衬底	Wolfspeed、Coherent/II-VI、SiCrystal（罗姆）、意法半导体、天岳先进、天科合达、Resonac
SiC/GaN功率器件	英飞凌（Infineon）、意法半导体、安森美（onsemi）、罗姆、Wolfspeed、三菱电机、东芝、纳微半导体（Navitas）、Power Integrations、GaN Systems（英飞凌旗下）、EPC
射频GaN/III-V族	Qorvo、博通（Broadcom）、MACOM、Wolfspeed（原射频业务已出售给MACOM）、恩智浦（NXP）、住友（Sumitomo）
MOCVD外延设备	爱思强、维易科（正与亚舍立（Axcelis）合并，预计2027年第一季度末前完成交割）、中微公司（AMEC，中国）
MBE设备	Riber、维易科
化合物半导体代工厂	高塔半导体（Tower Semiconductor）、稳懋半导体（WIN Semiconductors，GaAs/GaN代工）、格芯（GlobalFoundries，特色工艺，含GaN）、力积电（Powerchip/PSMC，硅基GaN）、全新光电（VPEC）、IQE等（外延片供应）；台积电（TSMC）将于2027年7月前退出GaN代工业务

化合物半导体设备市场与主流硅晶圆厂设备（WFE）明显不同：它由外延专业厂商（爱思强、维易科）以及众多材料和器件公司主导，而非硅CMOS巨头（尽管应用材料（Applied Materials）等公司也提供一些针对这些材料改造的离子注入、刻蚀和沉积设备）。晶体生长——SiC的PVT炉、体GaN和InP的生长——由少数专业供应商服务，衬底供应仍是整个化合物半导体领域的关键瓶颈和价值驱动因素。

随着电气化和光互连加速发展，化合物半导体已成为紧邻主流硅的最具吸引力的增长领域之一——它有自己的设备生态系统、自己的路线图（SiC从150mm向200mm转换、垂直GaN、InP光子集成），并在能源转型和AI驱动的带宽爆发中具有自身的战略意义。

延伸分析：器件物理、市场与设备细节

A. 宽禁带物理为何在功率和射频领域胜出

SiC和GaN相对于硅的优势直接源于材料特性。SiC（约3 MV/cm）和GaN（约3.3 MV/cm）的**临界击穿电场**大约是硅（约0.3 MV/cm）的十倍，这意味着在给定额定电压下，宽禁带器件的漂移区可以**薄十倍**且掺杂浓度高得多——从而大幅降低以热量形式浪费能量的导通电阻。这一点体现在一些品质因数上，例如功率领域的**巴利加品质因数（BFOM）**和射频领域的**约翰逊品质因数（JFOM）**，SiC和GaN在这些指标上比硅高出数百倍。其实际影响是变革性的：电动汽车中的SiC牵引逆变器可以比其硅IGBT前代产品更小、更轻，效率高出几个百分点——而在电动汽车中，逆变器效率提高几个百分点会直接转化为续航里程延长或电池更小更便宜，这正是汽车制造商（以特斯拉（Tesla）的率先采用为首）推动SiC进入主流的原因。

SiC的高热导率（约为硅的3–4倍）也使器件能在更高温度下运行并更容易散热，这对大功率和恶劣环境应用很重要。GaN极高的电子速度以及AlGaN/GaN界面处的二维电子气（2DEG）赋予其出色的高频性能，这就是GaN-on-SiC HEMT在5G基站和雷达功率放大器中取代较老的LDMOS和GaAs技术的原因。

B. SiC制造挑战详解

SiC价值链的瓶颈在于衬底。PVT晶体生长缓慢（每小时不到一毫米，而硅直拉法的拉晶速度为每小时数厘米）且容易产生缺陷——**微管**（中空核心缺陷，目前已基本得到控制）、**基平面位错**（会导致双极退化）以及**穿透位错**。晶锭很短（几厘米），限制了每个晶锭可切出的晶圆数量；SiC极高的硬度使切片和抛光既慢又贵（金刚石线锯切割，切缝损耗显著，不过Halo/英飞凌的激光“冷裂”技术等激光辅助切片方法正在提高得率）。**150mm向200mm的转换**大约使可用裸片面积翻倍，是核心的降本杠杆，Wolfspeed、Coherent、博世（Bosch）、意法半导体以及中国供应商（天岳先进、天科合达）都在竞相完成200mm认证。衬底成本仍是SiC器件成本中最大的单一组成部分，这就是为什么垂直整合（器件厂商确保或拥有衬底供应）是一个决定性的战略主题。

C. GaN制造与可靠性

硅基GaN功率器件通常是**横向HEMT**（电流在2DEG中横向流动），其本质上是常开型的，需通过p-GaN栅、共源共栅（cascode）或凹槽栅结构设计成**常关型（增强型）**，以实现安全的功率开关。为弥合GaN/Si之间巨大的晶格失配和热失配而进行的缓冲层工程（采用AlN成核层和渐变AlGaN过渡层）是GaN外延的核心，也是MOCVD的关键挑战。**可靠性**——动态导通电阻（陷阱电荷引起的电流崩塌）、栅极可靠性以及缺少本征体二极管——导致GaN经历了多年的认证才获得广泛采用；**SiN钝化**和场板设计是控制表面陷阱的核心。垂直GaN（基于体GaN衬底）有望实现更高电压和更好的可靠性，但仍需等待价格合理的大尺寸体GaN衬底。

D. 市场规模与展望

细分市场	主要材料	关键应用	增长驱动因素
高压功率（650–1700V以上）	SiC	电动汽车牵引逆变器、充电、电网、轨道交通	电动汽车电气化
中压功率（100–650V）	GaN	充电器、数据中心电源、消费电子、汽车	效率、功率密度
射频功率	GaN-on-SiC	5G基站、雷达、国防、卫星通信	5G/国防
射频前端（手机）	GaAs	功率放大器、开关	移动通信
数据中心光学器件	InP	激光器、调制器、探测器	AI带宽

SiC功率器件市场借助电动汽车的普及快速增长（英飞凌、意法半导体、安森美、罗姆和Wolfspeed是领先的器件厂商），而GaN功率正从充电器扩展到数据中心和汽车应用。AI驱动的光互连热潮是InP光子学的强劲顺风。贯穿这三者的一个共同主题是，**设备和衬底生态系统是决定价值的瓶颈**——外延反应器（爱思强、维易科）、晶体生长炉和衬底供应对行业增长的制约，比器件设计更大。

E. 设备细节

化合物半导体晶圆厂使用较小的晶圆（100–200mm）和一套独特的设备：用于外延的**MOCVD和MBE**（价值最高的设备）；**高温离子注入和退火**（SiC激活需1,600–1,800°C，远超硅工艺）；**专用干法和湿法刻蚀**化学品（GaN/III-V族采用BCl_3/Cl_2，SiC采用氟基化学品，而III-V族材料对许多硅晶圆厂化学品很敏感）；**介质沉积**（SiN钝化对GaN至关重要）；以及针对每种材料定制的**欧姆接触和金属化**工艺。由于产量低于主流硅且晶圆更小，这些设备通常由较老一代硅设备改造而来或由专业厂商专门制造，而这些晶圆厂（Wolfspeed、英飞凌、意法半导体，以及稳懋半导体和高塔半导体等纯代工厂）构成了一个有别于领先制程硅逻辑世界的独特生态系统——尽管在电气化和AI驱动光学器件的推动下，化合物半导体的战略重要性仍在持续上升。

进一步分析：降本路线图与竞争态势

A. SiC降本的迫切需求

碳化硅领域的核心商业动态是坚持不懈地**降低成本**，因为SiC在价格敏感型应用（尤其是大众市场电动汽车）中的普及取决于缩小与硅的成本差距。降本路线图有多个杠杆，每一个都是设备和工艺上的挑战。**150mm向200mm的晶圆转换**大约使每片晶圆的裸片数翻倍，是最大的单一杠杆——但它需要在控制缺陷的同时，把困难的PVT晶体生长扩展到更大直径，这是一项艰巨的材料挑战。**改进晶体生长**（更快的生长速度、更高的得率、更少的缺陷、更长的晶锭）直接降低衬底成本这一主要成本构成。**更薄的晶圆和更好的器件设计**（沟槽型MOSFET比平面型单位面积性能更高）提高了性价比。**更高产能的外延和器件工艺**降低了每片晶圆的加工成本。**基于激光的切片**（冷裂技术）则减少了用金刚石锯切割这种超硬材料时的切缝损耗和加工时间。Wolfspeed、英飞凌、意法半导体、安森美、罗姆、博世以及中国新进入者之间

压低SiC成本的竞争正在重塑这一行业，垂直整合（控制衬底供应）和200mm领先地位是关键的竞争战场。对于设备厂商（外延领域的爱思强等，以及晶体生长炉和切片设备供应商）而言，SiC降本路线图是一个由电动汽车电气化大趋势驱动的增长机遇。

B. GaN的双市场竞争结构

氮化镓的竞争结构由其两个截然不同的市场塑造——**功率（硅基GaN）**和**射频（碳化硅基GaN）**——它们的动态各不相同。在**功率**领域，GaN与硅竞争（凭借效率和功率密度在100–650V范围内取代硅），并越来越多地涉足更高功率的应用（数据中心电源、汽车）。竞争发生在GaN专业厂商（纳微半导体、EPC、现属英飞凌的GaN Systems、Power Integrations）与把GaN加入产品组合的大型功率半导体厂商（英飞凌、意法半导体、安森美、德州仪器（TI））之间，关键挑战在于成本（硅基GaN利用了廉价硅衬底，但需要复杂的缓冲层MOCVD）、可靠性（GaN所需的长达数年的认证）以及向更高功率扩展。在**射频**领域，GaN-on-SiC已在5G基站和国防功率放大器中取代LDMOS和GaAs，该市场由Qorvo、MACOM、Wolfspeed（射频业务已出售给MACOM）、恩智浦和住友主导，关键驱动力是5G基础设施和国防需求。**垂直GaN**前沿（用于更高电压的GaN-on-GaN）仍在等待价格合理的体GaN衬底。在这两个市场中，MOCVD外延（爱思强、维易科）都是决定价值的设备，GaN的增长故事——与SiC一样——与电气化和互联互通大趋势紧密相连。

C. InP光子学的顺风

磷化铟正乘着化合物半导体领域最强劲的顺风之一：**AI驱动的数据中心光互连爆发**。随着AI集群对芯片之间、机架之间和系统之间带宽的需求不断增长，承载这些带宽的光收发模块——基于InP激光器、调制器和探测器——需求激增，而向共封装光学（见文件11、文件23）和更高数据速率（到2026年800G和1.6T已批量出货，3.2T是下一步）的迈进进一步加速了这一趋势。这使InP外延（MOCVD和MBE）和InP器件制造成为一个增长领域，由一个专业生态系统（Coherent、Lumentum以及光子代工厂）服务，并与硅光子（采用键合到硅上的InP激光器）日益交织。InP光子学的顺风说明，化合物半导体世界虽然有别于主流硅逻辑，却正被同一个AI大趋势所牵引——不是通过逻辑，而是通过AI带宽需求所要求的光互连。对设备厂商而言，这是紧邻硅主流的又一个增长方向，有其专门的外延和工艺要求。

D. 独特的设备生态系统

关于化合物半导体最深层的结构性要点是，它们构成了一个有别于主流硅逻辑的**独特设备生态系统**——不同的晶体生长（SiC用PVT炉，GaN和InP用体生长）、不同的外延（MOCVD和MBE，而非逻辑芯片的硅CVD外延）、不同的热处理（SiC所需的极高温退火）、更小的晶圆，以及专门化、常为改造而来的设备组合。这一生态系统并非由硅WFE巨头主导，而是由外延专业厂商（爱思强、维易科）、晶体生长炉制造商以及众多材料和器件公司主导，不过WFE巨头也提供一些经过改造的离子注入、刻蚀和沉积设备。衬底——其生长、成本、质量和直径——比任何其他因素都更是整个化合物半导体领域决定价值的瓶颈。随着电气化（SiC/GaN功率）和AI驱动的光学器件（InP）加速发展，这一独特的生态系统已成为紧邻主流硅的最具吸引力的增长领域之一，拥有自己的路线图、自己的竞争态势，并在能源转型以及互联互通和AI革命中具有自身的战略意义——这提醒我们，半导体产业不仅关乎缩小硅晶体管，也关乎服务于硅所无法胜任之应用的多样化材料。

🆕 2025–2026年更新：最新进展（截至2026年11月）

需求结构已经反转：AI光学器件上行，电动汽车驱动的SiC承压

2025–2026年的化合物半导体设备周期，更多地由AI数据中心而非电动汽车塑造。西方电动汽车增长低于预期，加上中国激进的产能扩张，造成了**SiC衬底过剩和价格战**；与此同时，AI集群推动了对**InP基光学元件**的需求激增，并日益带动数据中心供电中对高效**GaN和SiC功率器件**的需求。

最清晰的设备数据点来自爱思强。根据其2026年第三季度初步业绩公告（2026年10月15日），订单额约为**2.75亿欧元**——大约是2025年第三季度1.24亿欧元的两倍——其中设备订单中**光电子约占68%**，电力电子约占24%。爱思强表示，InP基光学元件的需求持续快速增长，目前占其未交付订单的大部分，而GaN和SiC功率领域的势头也有所改善。第三季度营收约为1.84亿欧元，息税前利润率（EBIT利润率）约为31%，2026年全年指引维持不变。

SiC：重组、200mm整合与中国规模化

- **Wolfspeed**于2025年年中申请了预先打包的《破产法》第11章重组，并于**2025年9月29日**脱离破产保护。随后，它提前关闭了达勒姆150mm器件工厂，把器件生产转移到莫霍克谷200mm工厂；根据其2026财年的业绩公告，季度营收约为1.5–1.7亿美元，由于产能利用率不足，毛利率仍深度为负。
- **中国**：天岳先进、天科合达等公司迅速扩充了150mm和200mm衬底产能。媒体报道描述了6英寸衬底的价格战和产能过剩，就连中国供应商的利润率也受到挤压（据媒体摘要，天岳先进2026年第一季度营收大幅下滑并出现净亏损），其战略正转向8英寸（200mm）产能。天岳先进于2024年11月推出了首片300mm SiC衬底，据报道至少有十家中国企业已拥有12英寸样品，但300mm SiC尚未进入量产。
- **对设备的影响**：晶体生长炉和SiC外延设备需求目前集中在中国以及其他地区的200mm转换上；西方的新建SiC项目普遍放缓或调整了规模。

GaN：代工格局重组与向300mm迈进

- **台积电**于2025年宣布将**在2027年7月前退出GaN代工业务**，理由是来自中国竞争对手的价格压力，据报道还将把相关晶圆厂改作先进封装用途。其客户正在转移：**纳微半导体**把硅基GaN生产转移到**力积电（PSMC）**的200mm产线（100V产品自2026年上半年开始，650V产品在12–24个月内转移），并与**格芯**另行签署了代工合作协议。
- **英飞凌**正在其奥地利现有硅晶圆厂中扩大**300mm**硅基GaN生产（计划于2025年底前提供首批客户样品），这一步使GaN进入主流硅晶圆厂设备体系，可能使只拥有150/200mm产线的竞争对手处于劣势。
- **数据中心供电**：英伟达（Nvidia）在2025年宣布为未来AI机架采用800V直流供电架构，功率半导体厂商位列其合作伙伴之中，这强化了服务器电源对GaN和SiC的需求（实际采用时间仍有待观察）。

材料与地缘政治：镓和锗

中国供应全球约80%的原生镓和约60%的锗。中国在2024年12月宣布的对美镓、锗、锑出口禁令，已根据2025年底的中美休战协议**暂停至2026年11月27日**，而镓价自2025年初以来大幅上涨。这直接关系到GaAs、GaN和InP供应链（三甲基镓前驱体、GaAs衬底）以及国防射频项目。中国在2025年10月宣布的更广泛的稀土管制同样暂停至2026年11月；美国官员在2026年9月表示休战已延长至2027年1月10日，这一休战能否带来矿产出口暂停措施的进一步延长，是近期的关键风险。

设备厂商整合

亚舍立–维易科全股票合并（2025年10月宣布，约44亿美元）将一家领先的SiC/功率离子注入供应商与一家领先的MOCVD/MBE供应商合二为一。两家公司股东已于2026年2月6日批准该交易；目前预计在**2027年第一季度末前**完成交割，尚待中国国家市场监督管理总局（SAMR）批准以及重新提交的《哈特-斯科特-罗迪诺反垄断改进法》（HSR）申报。

项目	数据	来源/状态
爱思强2026年第三季度订单	约2.75亿欧元（2025年第三季度为1.24亿欧元）；光电子约占68%	初步业绩公告，2026年10月15日
Wolfspeed	2025年9月29日脱离第11章破产保护；达勒姆150mm器件工厂关闭	公司公告
台积电GaN	2027年7月前退出GaN代工业务	2025年宣布
英飞凌GaN	300mm硅基GaN生产爬坡	公司计划
中国对美镓/锗出口禁令	暂停至2026年11月27日	中美休战协议
亚舍立–维易科	预计2027年第一季度末前完成交割	待SAMR/HSR审批

值得关注（2026年底–2027年）

- 中国的镓/锗及稀土出口暂停措施能否在2026年11月下旬之后延长至2027年。
- SiC衬底价格和200mm的普及速度；300mm SiC是否开始试产。
- 台积电退出后GaN代工产能的转移，以及英飞凌等厂商的300mm GaN认证。
- 面向1.6T/3.2T光收发模块和共封装光学的InP外延及光学元件产能的持续扩张。
- 亚舍立–维易科合并的交割情况，以及由此在离子注入和MOCVD领域带来的产品线变化。

文件 13 · FILE 13

存储器专用制造设备——3D NAND闪存与DRAM

存储器制造遵循与逻辑芯片制造不同的逻辑。先进逻辑芯片的特征是越来越精细的光刻和越来越复杂的晶体管，而存储器的特征则是以极致的单位比特成本经济性构建的**海量、重复的三维阵列**。这决定了其独特的设备结构：存储器晶圆厂是**薄膜沉积与刻蚀**设备的“大胃王”——尤其是高深宽比（HAR）刻蚀和批量式原子层沉积/化学气相沉积（ALD/CVD）——而在最先进光刻设备上的投入历来相对较少（直到最近）。两大存储器家族——3D NAND闪存与DRAM——各自面临独特的制造挑战，而一批新兴存储器（MRAM、PCM、ReRAM）也正逐步进入视野。本文涵盖其架构、关键工艺步骤及对应设备、新兴存储器格局、主要客户以及设备支出模式。

📊 可视化概览


原创示意图；Mermaid图表可在GitHub上直接渲染。

3D NAND——靠堆叠层数而非缩小特征尺寸来微缩（剖面示意）


下图为3D NAND垂直结构剖面示意：字线（W）层层堆叠，中间为垂直沟道（多晶硅+ONO电荷俘获层），每对字线对应一个存储单元；数百层堆叠（96 → 300+ → 400+），整座“塔”由一次深宽比大于60:1的高深宽比沟道孔刻蚀定义。

```
 == word line (W) ==  |  ▒  |  == word line ==      ◄ each pair = one memory cell
 == word line (W) ==  |  ▒  |  == word line ==        ▒ = vertical channel
 == word line (W) ==  |  ▒  |  == word line ==            (poly-Si + ONO charge trap)
 == word line (W) ==  |  ▒  |  == word line ==
      ...   100s of stacked layers (96 → 300+ → 400+)   ...
 One HAR channel-hole etch (AR > 60:1) defines the whole tower.
```


DRAM——带高耸电容的1T1C单元



NAND层数微缩（串堆叠将多座“塔”连接起来）



两种存储器微缩范式带动不同的设备需求



1. 3D NAND闪存

架构演进

NAND闪存以电荷俘获在存储单元中的方式存储数据。2013年前后，平面（2D）NAND的微缩触及极限（单元过小，已无法可靠地容纳足够的电子），业界转而**向垂直方向**构建——将存储单元堆叠成“塔”，开拓第三维度。这种**3D NAND**架构不是靠缩小平面特征尺寸来微缩，而是靠**增加层数**：从最初几代的24层、32层，历经64、96、128、176、232层，如今**300层以上**已进入量产（据SK海力士（SK hynix）2026年7月财报，其321层NAND到2026年年中已成为其产量最大的NAND工艺节点），**400层以上**的世代正处于爬坡或开发阶段；最高层数通过**串堆叠**（分别制造两个或多个独立堆叠再垂直连接）实现，并越来越多地采用**晶圆键合**——将单独制造的CMOS外围电路晶圆与存储阵列晶圆键合在一起。增加层数可以在不需要更精细光刻的情况下提高比特密度——这是一种与逻辑芯片根本不同的微缩范式。

关键工艺步骤与设备

- **ONON / ONOP叠层沉积：** “塔”始于由交替介质层构成的叠层——通常为氧化物与氮化物（ONON）或氧化物与多晶硅——在**批量式LPCVD/ALD炉管**（国际电气（Kokusai）、东京电子（TEL））中沉积数百层。在如此庞大的叠层上保持均匀性和应力控制至关重要；应力会使晶圆翘曲，并使后续图形化发生畸变。
- **高深宽比（HAR）沟道孔刻蚀：** 3D NAND的标志性工艺。数以百万计、宽度仅数十纳米的沟道孔，要以**超过60:1的深宽比**（并正向100:1攀升）笔直地刻穿整个叠层（文件05）。这一步骤是整个制造业中要求最苛刻的工序之一，需要强大的低温/高能氟碳电容耦合等离子体（CCP）刻蚀，并以极其精细的形貌控制来避免弯曲（bowing）、扭曲和锥化。这是泛林集团（Lam Research）、东京电子和应用材料（Applied Materials）的主战场。
- **沟道孔填充：** 孔壁内衬存储薄膜叠层——由ALD沉积的**ONO（氧化物-氮化物-氧化物）电荷俘获层**——并以**多晶硅**沟道填充，所有薄膜都必须在深达数微米、宽仅数十纳米的结构中实现保形覆盖。
- **字线替换（后栅工艺）：** 通过狭缝开口，用**热磷酸湿法刻蚀**（或干法原子层刻蚀（ALE））去除牺牲氮化物层，形成水平空腔，随后以**钨（CVD W）**填充形成字线，再进行化学机械平坦化（CMP）。这种“替换栅”方案是电荷俘获型3D NAND的核心。
- **台阶刻蚀：** 为了与数百层字线逐层形成电接触，需要在阵列边缘形成**阶梯状“台阶”**结构，方法是反复向下刻蚀一层并回缩光刻胶掩模——这是一种专门的多循环刻蚀工艺。

3D NAND的设备强度集中在**薄膜沉积（批量ALD/CVD）、高深宽比刻蚀、钨填充和CMP**——这使存储器厂商成为这些设备类别的最大客户之一。永无止境的层数竞赛不断将刻蚀和沉积推向新的极限。

---

2. DRAM

架构

DRAM将每个比特以电荷形式存储在一个微小的电容上，并由单个晶体管存取——即**1T1C（单晶体管单电容）**单元。与NAND不同，DRAM的阵列尚未完全走向三维（尽管这一转变正在起步）；它主要依靠在平面内缩小单元、同时在垂直方向构建电容来实现微缩。这使DRAM成为光刻强度最高的存储器，也是首个采用极紫外光刻（EUV）的存储器。

关键工艺步骤与设备

- **埋入式字线（bWL）：** 为节省面积并降低耦合，字线晶体管的栅极被埋入硅中的沟槽内。这需要精确的沟槽**刻蚀**和保形**填充**（通常为带阻挡层的钨），以及存取晶体管的形成。
- **高深宽比电容刻蚀：** 为了在不断缩小的占位面积内存储足够的电荷，**存储电容**被做成非常高而窄的圆柱或柱状结构，**深宽比超过50:1**。刻蚀这些电容结构是DRAM的高深宽比刻蚀挑战，与NAND的沟道孔类似。

- **电容介质ALD：** 电容内衬高k介质叠层——过去为**$ZrO_2/Al_2O_3/ZrO_2$（ZAZ）**，并越来越多地采用更先进的高k材料——通过ALD在极高的深宽比上实现完美保形沉积，并配以**TiN电极**。在越来越小的单元中实现电容最大化、漏电最小化，是DRAM材料方面的核心挑战。
- **先进单元晶体管：** 为了控制漏电和短沟道效应，DRAM存取晶体管先后演进为**RCAT（凹槽沟道阵列晶体管）**和**鞍形鳍（saddle-fin）**结构，业界正在向未来几代的**垂直沟道及3D DRAM**迈进。
- **金属互连：** DRAM越来越多地在紧密间距金属层中采用**Ru、Co和Mo**，与逻辑芯片的互连材料转变如出一辙。
- **EUV导入：** DRAM是首个导入EUV的存储器。**SK海力士**率先在其1a/1b纳米级DRAM中采用EUV，三星（Samsung）和美光（Micron）随后跟进（美光的首个EUV节点为1γ），利用EUV对最关键层进行图形化并简化多重图形化。在2025–2026年正在爬坡的1c（第六代10纳米级）节点上，据报道SK海力士和三星使用了五层或更多EUV层，而美光则将EUV用量保持在最低限度，更多依赖ArF浸没式多重图形化。这使先进DRAM与先进逻辑一起，成为EUV的重要客户。

DRAM的设备强度覆盖**光刻（现已包括EUV）、高深宽比电容刻蚀、高k ALD以及精密沉积/CMP**——其设备结构比NAND更偏重光刻。

---

3. 新兴存储器

在NAND和DRAM之外，一系列新兴非易失性存储器正在找到细分市场——尤其是作为**嵌入式存储器**（取代片上闪存）以及用于新型计算（文件23）：

- **MRAM（磁阻随机存储器）：** 以**磁隧道结（MTJ）**的磁化方向存储数据。制造需要**以PVD沉积复杂的多层MTJ叠层**（约30层，在超高真空集群设备中完成）、**磁场退火**（在强磁场中设定磁化方向），以及用**离子束刻蚀（IBE）**对MTJ柱进行图形化（常规等离子体刻蚀会导致磁性材料再沉积和短路）。MRAM（STT-MRAM以及新兴的SOT-MRAM）已在三星、台积电（TSMC）等公司作为嵌入式存储器量产。
- **PCM（相变存储器）：** 利用**硫系化合物（GST——$Ge_2Sb_2Te_5$）**的非晶/晶态来存储数据，需要GST沉积和精细的刻蚀选择比控制。曾用于英特尔（Intel）/美光此前的3D XPoint以及嵌入式应用。
- **ReRAM（阻变存储器）：** 在金属氧化物（通常为**ALD沉积的HfOx**）中形成导电细丝来存储数据；适用于低成本嵌入式非易失性存储器（例如台积电/Weebit Nano的28nm嵌入式ReRAM）。

这些新兴存储器为存储器设备组合带来了新的设备需求——PVD MTJ叠层、IBE、硫系化合物沉积、专用ALD——尽管其产量相对于NAND和DRAM仍然很小。

---

4. 主要客户

存储器行业高度集中：

存储器	主要制造商
DRAM	三星、SK海力士、美光（“三巨头”，约占市场95%）；长鑫存储（CXMT，中国，新兴）
3D NAND	三星、SK海力士（收购了英特尔的NAND业务，现为Solidigm）、铠侠（Kioxia）/闪迪（Sandisk）（合资；闪迪于2025年2月从西部数据（Western Digital）分拆独立）、美光；长江存储（YMTC，中国，新兴）
新兴/嵌入式	三星、台积电、格罗方德（GlobalFoundries）、英飞凌（Infineon），以及专业厂商（Everspin、Weebit Nano）

这种集中度意味着少数几家公司的资本支出决策就能左右整个存储器设备市场——而由于存储器是一种价格周期剧烈波动的大宗商品，这类支出波动极大，使存储器成为晶圆厂设备（WFE）需求中周期性最强的驱动因素。

---

5. 按存储器类型划分的设备供应商与支出模式

存储器的设备支出结构与逻辑芯片明显不同：

- **3D NAND**以**薄膜沉积（用于ONON叠层的批量ALD/CVD）、高深宽比刻蚀和钨填充**为主——这使泛林集团（刻蚀和金属填充）、应用材料、东京电子和国际电气对存储器的敞口尤其大。光刻相对较轻（规则的阵列图形容错性较高），这也是**纳米压印光刻（佳能（Canon））**被用于探索NAND制造的原因。CMP和清洗的需求同样密集。
- **DRAM**则更**偏重光刻**（现已包括阿斯麦（ASML）的EUV），同时还有高深宽比电容刻蚀和高k ALD；因此其支出分散在阿斯麦、泛林集团、东京电子、应用材料以及ALD专业厂商之间。
- **支出周期性：** 存储器资本支出是WFE中波动最大的组成部分。当DRAM和NAND价格飙升时（如2017–2018年、AI驱动的HBM热潮，以及2025–2026年由DRAM引领的上行周期），存储器厂商会大幅增加投资；当价格暴跌时，它们几乎在一夜之间削减资本支出，由此形成波及整个设备行业的繁荣-萧条模式。

HBM热潮值得特别一提：AI驱动的高带宽内存（HBM）需求，使先进DRAM及其**硅通孔（TSV）/堆叠/键合**工艺成为重要的增长驱动力，促使存储器厂商（尤其是SK海力士和三星）同时大举投资先进DRAM和堆叠所需的先进封装设备（文件11）。HBM多年来首次让存储器成为一个前沿技术故事，而不仅仅是一个大宗商品成本故事——并相应地将存储器厂商的设备支出重塑为向最先进的沉积、刻蚀、光刻和键合设备倾斜。

因此，存储器仍然是设备行业的巨大周期性引擎——在这个市场中，少数几个巨型客户构建着重复程度难以想象的三维阵列，对沉积、刻蚀以及日益增长的光刻和封装设备产生巨大而波动的需求，正是这些设备让比特成本不断下降成为可能。

扩展分析：微缩机理、HBM与存储器设备结构

A. 两种微缩范式

理解存储器设备最深刻的方式，是认识到NAND和DRAM遵循**根本不同的微缩范式**，这决定了它们不同的设备结构。**3D NAND在垂直方向微缩**——增加层数而非缩小特征尺寸——因此其微缩由**沉积**（沉积越来越高的叠层）、**高深宽比刻蚀**（刻穿这些叠层）和**填充**（填充由此形成的结构）驱动，而光刻相对宽松（平面特征尺寸并不激进，且图形规则）。**DRAM主要在平面内微缩**（缩小单元），同时在垂直方向构建电容，因此它**对光刻的依赖程度高得多**（现已包括EUV），并依赖**高深宽比电容刻蚀和高k ALD**。这一差异解释了为什么NAND厂商是批量沉积和高深宽比刻蚀的最大客户，而DRAM厂商是EUV的重要客户——也解释了为什么NAND/DRAM投资平衡的变化会在不同设备类别之间转移需求。

B. 3D NAND——层数军备竞赛

3D NAND层数的持续攀升（24 → 300+）是NAND制造的决定性动态，它以叠加的方式给设备带来压力。每增加一层，**叠层沉积**的要求就更高（总厚度更大，需要更严格的应力控制以防晶圆翘曲），**沟道孔刻蚀**就更难（深宽比更高，需要在更深的孔中更严格地控制形貌以避免弯曲和锥化），**填充和字线替换**也更具挑战性（对更深的结构进行保形覆盖和填充）。超过一定高度后，一次刻蚀和一次沉积已无法贯穿整个叠层，因此厂商采用**串堆叠**——分别构建两个（或更多）叠层再将其连接——这又带来了对准和连接方面的挑战。其经济性（每片晶圆更多比特、更低的单位比特成本）足以证明不断升级的难度是值得的，但工程挑战极其严酷，而**低温刻蚀**（文件05）、新型高能等离子体源、新型硬掩模以及不断改进的形貌控制，正是维持这场军备竞赛的关键手段。层数竞赛是高深宽比刻蚀和批量沉积设备需求的最大单一驱动因素。

C. DRAM——电容与EUV转型

DRAM的核心挑战在于在越来越小的单元中存储足够的电荷以可靠地保存一个比特，这迫使**存储电容**变成越来越高、越来越窄的圆柱（深宽比超过50:1），并通过ALD内衬越来越好的高k介质（ZrO_2/Al_2O_3“ZAZ”类叠层，正向更高k值的材料演进）。存取晶体管同样在演进（埋入式字线，再走向垂直沟道和3D结构）以控制漏电。近期影响最深远的转变是**EUV转型**：DRAM成为首个采用EUV的存储器（SK海力士在其1a/1b纳米级节点上领先，三星和美光随后跟进），用EUV对最关键层进行图形化，并简化DRAM紧密间距原本所需的多重图形化。这使先进DRAM成为EUV的重要客户，并开始将DRAM推向曾经只属于逻辑芯片的前沿设备强度——而即将到来的**3D DRAM**转型（文件23）将加速这一趋势，届时DRAM终将追随NAND进入第三维度，并带来与之相应的全部沉积/刻蚀/填充强度。

D. HBM——存储器与先进封装的交汇

AI热潮使**高带宽内存（HBM）**成为存储器领域最重要的增长故事，而HBM既是存储器故事，也是**先进封装**故事。一个HBM堆栈由8–16颗DRAM裸片组成，通过**硅通孔（TSV）**和**微凸点**垂直连接（2026年已量产的HBM4在JEDEC将封装高度上限放宽至775 µm后，仍采用MR-MUF/TC键合；**混合键合**目前预计将从HBM4E或HBM5开始导入），并与逻辑芯片并排安装在硅中介层上（CoWoS，文件11）。因此，制

造HBM不仅需要先进DRAM，还需要先进封装中的**TSV形成、晶圆减薄、堆叠和键合**设备——这促使存储器厂商（尤其是HBM领导者SK海力士，以及三星和美光）同时大举投资先进DRAM和封装设备。HBM多年来首次让存储器成为一个前沿技术且产能受限的故事，而不仅仅是一个大宗商品成本故事，并将存储器厂商的设备支出重塑为向最先进的沉积、刻蚀、光刻、TSV、减薄和键合设备倾斜。争夺HBM领导地位的竞争（其中良率和堆叠能力起决定性作用）是当前存储器行业的标志性战役之一。

E. 新兴存储器及其对设备的影响

新兴存储器（MRAM、PCM、ReRAM、FeRAM，文件23）为存储器设备组合增加了专门的设备需求——用于MRAM磁性叠层的超高真空（UHV）多腔PVD和离子束刻蚀、用于PCM的硫系化合物沉积和选择性刻蚀、用于ReRAM的HfOx ALD、用于FeRAM的HZO ALD。它们的产量相对于NAND和DRAM仍然很小，但正作为**嵌入式**存储器（在微控制器和SoC中取代片上闪存）以及存储级内存和存内计算的候选方案而不断增长。对设备行业而言，新兴存储器代表着一系列规模较小但价值更高的专业细分市场，它们利用并将现有的沉积和刻蚀平台延伸到新材料——这正是“材料种类不断扩展、持续创造新设备机会”这一更广泛规律的缩影。

进一步分析：存储器周期与HBM变革

A. 大宗商品存储器周期

主流存储器（DRAM和NAND）最根本的经济特征是其**大宗商品属性**以及由此产生的剧烈价格周期。由于DRAM和NAND在很大程度上是可互换、以价格竞争的大宗商品，而且产能扩张以大规模、不连续的增量进行且交付周期很长，市场在短缺（高价格、高利润、扩产潮）与过剩（价格暴跌、亏损、资本支出崩塌）之间来回摆动。这些周期又被集中的供应商结构（少数几家厂商的集体产能决策决定供给）以及从产能决策到产出之间的漫长周期（导致新增产能往往在需求已发生变化之后才到位）所放大。对设备行业而言，存储器周期是WFE波动的最大单一来源：当存储器价格飙升时，三星、SK海力士和美光会向产能倾注资本，偏向存储器的设备需求（NAND方面的批量沉积、高深宽比刻蚀、钨填充；DRAM方面的包括EUV在内的光刻、电容刻蚀和高k ALD）随之激增；当价格暴跌时，这些支出几乎在一夜之间被削减。这使得受大宗商品价格周期驱动的存储器厂商资本支出决策成为整体设备市场的主要摇摆因素，也使对存储器敞口较大的设备厂商（凭借刻蚀和NAND优势的泛林集团；批量沉积领域的国际电气和东京电子；应用材料）的周期杠杆最高。

B. HBM如何打破大宗商品模式

面向AI的**高带宽内存（HBM）**的崛起，多年来首次部分打破了存储器纯粹的大宗商品模式，并改变了存储器格局。与大宗商品DRAM不同，HBM是一种**差异化、高价值、产能受限、技术密集的产品**：它需要先进DRAM加上复杂的3D堆叠（TSV、微凸点，混合键合预计将在后续HBM世代中导入），良率和堆叠能力是决定性的竞争差异点，而且（由AI加速器驱动的）需求已超过供给，支撑了溢价定价。这带来了几项深远影响。它使**SK海力士**（HBM领导者）成为AI热潮中的突出受益者，并加剧了其与三星和美光争

夺HBM领导地位的竞争。它促使存储器厂商同时大举投资先进DRAM和HBM所需的**先进封装设备**（TSV、减薄、堆叠、键合——文件11），使其设备支出扩展到传统存储器设备组合之外。它还多年来首次让存储器成为一个**前沿技术与产能故事**，而不仅仅是大宗商品成本故事，使相当一部分存储器需求与大宗商品周期部分脱钩。HBM对存储器的变革——从可互换的大宗商品转变为差异化、AI驱动、封装密集型的产品——是近期存储器行业最重要的发展之一，它既重塑了存储器厂商之间的竞争态势，也重塑了它们所产生的设备需求。

C. 即将到来的3D DRAM转型

展望未来，存储器领域最具影响力的发展是**DRAM向三维的转型**（3D DRAM，文件23）。DRAM主要在平面内微缩，同时在垂直方向构建电容，但它正逼近当年迫使NAND走向垂直的同一堵墙：单元已无法在平面内继续缩小，同时又能存储并切换足够的电荷。3D DRAM——将DRAM单元垂直堆叠——正在三大厂商处开发，尽管难度极大（DRAM的低漏电要求远不如NAND电荷俘获单元那样宽容），但它越来越被视为超越传统DRAM微缩的必由之路。其设备影响十分重大：3D DRAM将需要NAND首创的**高深宽比刻蚀、保形ALD和高深宽比填充**能力，并应用于DRAM更严苛的规格，此外还可能需要新材料（IGZO氧化物半导体存取晶体管，因其超低漏电特性）。这一转型将使DRAM走向长期以来NAND所特有的沉积和刻蚀强度，重塑存储器设备需求，并为沉积和刻蚀领导者创造新的机会。预计在本十年末前后发生的3D DRAM转型，代表着存储器制造的下一个重大拐点——DRAM终将追随NAND进入第三维度，带来与之相应的全部设备强度，并完成贯穿本数据库的全行业向三维集成的转向。

🆕 2025–2026年更新：最新进展（截至2026年11月）

A. 存储器引领2026–2027年设备上行周期

上文所述的存储器周期已坚定地转入上行。DRAM和NAND价格自2025年底起大幅上涨，行业叙事已转向由AI数据中心对HBM、大容量服务器DRAM和企业级SSD的需求驱动的“存储器超级周期”。这使存储器成为晶圆厂设备中增长最快的领域：

- **国际半导体产业协会SEMI（SEMI）2026年7月的年中预测**将2026年WFE上调至**1,439亿美元**（设备总额1,659亿美元，同比增长23.2%），并预计2028年设备总额将达到创纪录的2,295亿美元。
- **泛林集团**（2026年10月21日）预计2026年WFE约在1,500亿美元中段区间，并初步预计**2027年将超过2,000亿美元**，增长由**DRAM**引领，其次是晶圆代工/逻辑，然后是NAND。泛林还警告称，**洁净室空间和零部件供应**可能会限制行业增加产出的速度。根据财报电话会议纪要，泛林报告了与1α/1β/1γ技术升级相关的创纪录DRAM营收，并表示其NAND**升级**业务在2026年将保持强劲。
- 集邦咨询（TrendForce）（2025年11月）曾预测2026年DRAM资本支出约613亿美元（同比增长14%），随着存储器支出上升，这一数字后来已被超越。

指标	最新观点	来源
2026年WFE	1,439亿美元	SEMI，2026年7月

指标	最新观点	来源
2026年WFE	约1,500亿美元中段区间	泛林集团，2026年10月
2027年WFE	超过2,000亿美元（初步），由DRAM引领	泛林集团，2026年10月
2026年DRAM资本支出	约613亿美元（同比增长14%），后被超越	集邦咨询，2025年11月
2026年第二季度HBM份额	SK海力士约50%，三星约33%，美光约18%	Counterpoint

B. DRAM：1c节点、更多EUV层，以及通向4F²/3D之路

- **EUV层数正在增加**。 据报道，在1c节点上，SK海力士和三星使用了**五层或更多EUV层**；据报道SK海力士已将1c的EUV投资大幅提高到远超原计划的水平，并计划将其相当大比例的DRAM产能转换为1c。相比之下，美光直到1γ才导入EUV，并将EUV用量保持在最低限度，依赖ArF浸没式多重图形化。这些分化的策略对阿斯麦（EUV台数）与沉积/刻蚀供应商（多重图形化的侧墙和刻蚀步骤）而言意义重大。
- **下一代架构**。 据报道，垂直沟道晶体管（VCT）和**4F²单元**设计瞄准10纳米以下级别的DRAM，**3D DRAM**则更为遥远；目前均无确定的量产日期。每一步都会提高沉积和刻蚀强度，泛林已公开强调这一点。

C. HBM4：键合方案的转变

- **HBM4已于2026年进入量产**，主要用于英伟达（Nvidia）的Rubin平台。
- **JEDEC将HBM4封装高度上限提高至775 µm**（原为720 µm），缓解了采用混合键合的压力。SK海力士继续采用**MR-MUF/热压（TC）键合**，并在Hot Chips 2026上表示混合键合尚未为HBM4E做好准备，**最早要到HBM5**才会导入。
- 据报道，**三星**在混合键合方面更为积极（天安产线）。据报道，SK海力士已下达首笔混合键合量产订单，采购**应用材料+Besi**的集成式在线系统。混合键合仍是未来重要的设备机会，但时间表较此前预期有所推迟。
- **HBM份额**的竞争更加激烈。据Counterpoint数据，三星的份额从2026年第一季度的约21%升至第二季度的约33%。

D. 3D NAND：300层以上已量产，400层以上紧随其后

- SK海力士的**321层**NAND到2026年年中已成为其产量最大的NAND节点。三星第10代V-NAND（400层以上，采用外围电路晶圆与存储单元晶圆的晶圆键合）和铠侠的332层BiCS10正处于爬坡或准备阶段，但各方报道的时间表不一。据报道，三星已展示通过键合堆叠晶圆制成的超高层数原型。
- **低温介质刻蚀**已成为先进沟道孔刻蚀的主流方案；泛林称其Cryo 3.0已成为先进NAND的行业标准。据报道，下一代NAND正在采用**钼（Mo）**字线（取代钨），这将使泛林ALTUS Halo等Mo ALD/CVD平台受益。
- NAND支出仍以现有产能的**节点升级**为主，而非新建晶圆厂，尽管AI推理存储需求已改善了NAND需求前景。据报道，长江存储在出口管制下仍加速推进其武汉第三期晶圆厂。

E. 产能投资与地缘政治

- **SK海力士：** 龙仁集群首座晶圆厂目标于2027年第一季度投产；印第安纳州先进封装工厂（约38.7亿美元，约2028年）；据报道（2026年7月）其计划在美国上市，募资最高约360亿美元，用于晶圆厂和EUV设备。
- **美光：** 在新加坡投资约70亿美元建设HBM封装工厂；在爱达荷州和纽约州建设美国晶圆厂。
- **三星/SK海力士：** 新增HBM后道产能（天安/温阳）。
- **韩国厂商的中国晶圆厂：** 三星（西安）和SK海力士（无锡、大连）的“经验证最终用户”（VEU）资格自2025年12月31日起被撤销。美国商务部工业与安全局（BIS）随后为其发放了**2026年度许可**，允许维持运营，但不得扩产或升级。这实际上冻结了这些NAND/DRAM基地的技术迁移。
- **长鑫存储和长江存储**继续扩张，国产设备占比不断提高。中国整体国产设备占比在2025年达到约35%（行业协会数据）。

值得关注的事项（2026年末–2027年）

- 2027年WFE能否如泛林预期超过2,000亿美元，以及洁净室和零部件短缺是否会限制存储器产能扩张。
- HBM4E的认证进展，以及是否有厂商在HBM5之前将混合键合用于量产HBM。
- 三星1c DRAM的良率，及其相对SK海力士的HBM份额走势。
- 400层以上NAND的爬坡、Mo字线的导入以及低温刻蚀的普及。
- 2026年之后，美国对韩国厂商中国存储器晶圆厂许可的续期条款。

文件 14 · FILE 14

半导体资本设备厂商竞争格局——深度市场分析


半导体设备行业是全球经济中集中度最高的行业之一。少数几家公司——其中许多在各自类别中拥有垄断或近乎垄断的地位——掌控着所有数字技术所依赖的设备。本文深入介绍主要厂商，涵盖业务概述、核心产品、市场地位、竞争护城河、主要客户和战略展望，最后给出市场份额与财务背景表格，并分析客户集中度和出口管制敞口。

一个贯穿始终的主题是：大多数半导体资本设备（SemiCap）类别都是**寡头垄断或垄断市场**，其护城河由数十年积累的工艺诀窍、与客户深度的联合开发关系、庞大的装机量（既带来经常性的服务/备件收入，又锁定下一次采购）以及专利组合共同构筑。这些护城河使行业顶端格局异常稳定——领导者鲜少更替——尽管行业营收呈现剧烈的周期性波动。

📊 可视化概览

原创示意图；Mermaid图表可在GitHub上直接渲染。

谁在哪个领域领先——各类别领导者一览




集中度光谱——从垄断到充分竞争


下图从左（垄断）到右（竞争）排列各厂商：ASML（EUV）、蔡司、东京电子（涂胶显影）、科磊、ASM（ALD）、泛林（刻蚀）、应用材料；竖线右侧为封装、子系统和材料等参与者更多的领域。越靠左，利润率越高、地位越难撼动。

```
MONOPOLY ──────────────────────────────────────► COMPETITIVE
ASML(EUV)   ZEISS   TEL(track)   KLA   ASM(ALD)   Lam(etch)   AMAT   |   packaging · subsystems · mater
(highest margins & most defensible)                                    (more players)
```

按约2023年营收排名的主要晶圆厂设备（WFE）厂商（十亿美元，近似值）



按最新已披露财年营收排名的主要WFE厂商（十亿美元，近似值；财年口径不一——ASML为2025自然年，由约327亿欧元折算；应用材料为截至2025年10月的财年；泛林和科磊为截至2026年6月的财年；东京电子为截至2025年3月的财年）



1. ASML（阿斯麦）（荷兰）

半导体资本设备领域、乃至可以说整个科技领域中战略地位最重要的公司。ASML是全球**唯一的极紫外（EUV）和高数值孔径极紫外（High-NA EUV）光刻设备供应商**，也是深紫外（DUV）浸没式扫描光刻机的领先供应商。其EUV垄断地位历经二十余年、超过100亿欧元的研发投入，并与蔡司（ZEISS，光学）、通快（TRUMPF，驱动激光器）和Cymer（光源，2013年被收购）合作构建而成——它把守着整个先进制程：没有ASML，任何晶圆厂都无法经济地制造约7nm以下的先进逻辑芯片或DRAM。核心产品：NXE/EXE EUV扫描式光刻机（EUV约1.5–2亿美元，High-NA约3.8亿美元以上）、TWINSCAN DUV浸没式扫描光刻机、YieldStar量测设备，以及（通过HMI提供的）电子束检测设备。**护城河：** 建立在无法复制的供应生态系统和集成诀窍之上、实际上不可撼动的垄断地位。**客户：** 台积电（TSMC）、三星（Samsung）、英特尔（Intel）、SK海力士（SK hynix）、美光（Micron）。**展望：** 受EUV层数增加、High-NA导入和AI资本支出周期推动的长期增长，但受到对华出口限制（自2018年起不向中国出口EUV；DUV限制不断收紧）和周期性的制约。**2025–26年：** 2025年净销售额约327亿

欧元；2026年第三季度（2026年10月14日公布）净销售额达创纪录的117亿欧元，毛利率57.5%，2026财年指引为440–450亿欧元。ASML表示，计划供给在2027–2028年将无法完全满足需求，并计划在2027年将低数值孔径EUV和DUV浸没式产能提升约30%。中国占其系统销售额的比例从36%（2025年第四季度）降至14%（2026年第二季度），随后在2026年第三季度回升至约23%。ASML还领投了Mistral AI的C轮融资（约13亿欧元，2025年9月）。首席执行官：傅恪礼（Christophe Fouquet）。

2. 应用材料（Applied Materials，AMAT）（美国）

规模最大、产品线最广的WFE公司，拥有业内最宽的产品组合。应用材料在**薄膜沉积（物理气相沉积（PVD）——Endura平台的领导者；化学气相沉积（CVD）；原子层沉积（ALD）；外延）、刻蚀、化学机械平坦化（CMP，Reflexion平台的领导者）、离子注入、热处理/快速热处理（RTP）与激光退火，以及电子束检测/量测**领域处于领先或有力竞争地位，此外还有不断增长的先进封装业务。其**集成材料解决方案（IMS）**战略——在单一集成平台内对多个工艺步骤（沉积-刻蚀-处理）进行协同设计——是其在先进制程上的关键差异化优势。**护城河：** 广度、规模、业内最大的装机量（带来巨额经常性服务收入）以及深厚的材料工程专长。**客户：** 所有主要晶圆代工厂、逻辑和存储器制造商。**展望：** 广泛受益于各项增长驱动力（全环绕栅极（GAA）、先进封装、新材料），但面临较大的中国营收敞口和周期性。**2025–26年：** 2025财年（截至10月）营收约284亿美元；2026财年第三季度营收创纪录，约91亿美元（同比增长25%），中国营收占比降至28%（上年同期为35%），出口管制预计将使2026财年营收减少约6亿美元。应用材料于2025年收购了BE Semiconductor（Besi）约9%的股份，与Besi共同开发混合键合设备（Kinex芯片-晶圆混合键合机，2025年），据报道还于2026年5月同意收购ASMPT旗下的NEXX先进封装沉积/电化学沉积（ECD）业务。

3. Lam Research（泛林集团）（美国）

刻蚀领导者和薄膜沉积强者，在**存储器**领域尤为强大。泛林主导等离子体刻蚀（电容耦合等离子体（CCP）和电感耦合等离子体（ICP），包括关键的3D NAND高深宽比（HAR）刻蚀），并在**薄膜沉积（钨及金属填充、PECVD/ALD介质，ALTUS和VECTOR/Striker平台）**和**清洗**领域处于领先地位。其刻蚀与沉积的紧密结合，为最苛刻的工艺步骤（3D NAND、GAA沟道释放）提供集成化模块解决方案。**护城河：** 刻蚀主导地位、深厚的存储器客户关系，以及在最难的刻蚀和填充应用上的工艺诀窍。**客户：** 三星、SK海力士、美光、台积电、英特尔。**展望：** 对存储器周期（上行期是优势，下行期是弱点）、3D NAND层数增长以及GAA/先进封装刻蚀具有杠杆效应；中国敞口较大。**2025–26年：** 2026财年（截至2026年6月）营收增长约26%至约232亿美元（据第三方对其10-K年报的摘要）；2026年10月21日，泛林公布了创纪录的晶圆代工销售额，预计2026自然年WFE约在1,500亿美元中段区间，并初步预计2027年超过2,000亿美元（由DRAM引领），同时提示洁净室和零部件方面的制约。新产品包括ALTUS Halo（钼ALD）和Akara（导体刻蚀）；据报道，泛林宣布在印度投资约12亿美元用于零部件制造。

4. KLA Corporation（科磊）（美国）

占主导地位的工艺控制公司——在缺陷检测（光学和电子束）、掩模版检测、套刻量测（Archer）以及薄膜/光学关键尺寸（OCD）量测领域处于领先地位，并拥有强大的良率管理软件和数据分析业务。科磊拥有整个半导体资本设备领域中**最高的利润率和最坚固的护城河**之一：工艺控制市场高度集中、技术门槛深厚，而且随着EUV随机效应和GAA使良率越来越难以实现，其重要性日益凸显。**护城河：** 检测与量测领域的广度和深度、庞大的装机量，以及随每台设备不断累积增值的数据/软件业务。**客户：** 所有先进制程晶圆厂（工艺控制在先进制程中强度最高）。**展望：** 受益于每个工艺节点工艺控制强度的提升，具有结构性优势；节点越难，科磊在WFE中的份额往往越高。**2025–26年：** 2026财年（截至2026年6月）营收约136亿美元（第四季度创纪录，约36.6亿美元）；科磊将其对2026年WFE的预期上调至约1,500亿美元出头，预计2027年将出现“显著增长”，据报道预计2026年先进封装工艺控制营收约11亿美元（同比增长70%）。

5. Tokyo Electron（东京电子，TEL）（日本）

一家业务广泛的日本WFE巨头，也是**涂胶/显影轨道系统的主导供应商**（这种光刻胶处理设备与每一台光刻机配套使用——其近乎垄断的地位使东京电子成为ASML不可或缺的互补者）。东京电子在**刻蚀、薄膜沉积（CVD/ALD）、热处理/炉管、清洗和晶圆键合**领域同样实力雄厚。**护城河：** 涂胶/显影设备的垄断地位、强大的存储器及日本客户关系，以及广泛的工艺覆盖。**客户：** 台积电、三星、SK海力士、美光、英特尔，以及日本生态系统。**展望：** 广泛受益于先进制程和存储器增长；涂胶/显影业务随EUV导入直接增长（每台EUV光刻机都需要一套轨道系统）。**2025–26年：** 据报道，东京电子上半年业绩创历史新高，预计2027年WFE不低于1,900亿美元（据报道），并于2026年6月宣布与泰瑞达（Teradyne）合作开发面向AI/数据中心器件的集成测试单元。

6. ASM International（ASM国际）（荷兰）

ALD领导者，尤其擅长对鳍式场效应晶体管（FinFET）、GAA和互补场效应晶体管（CFET）至关重要的高k/金属栅及栅极叠层ALD，同时在**外延（Intrepid/Epsilon）**和PECVD领域也很强。ASM专注于ALD——增长最快的沉积技术——这为其带来了强劲的增长和利润率。**护城河：** 基础性的ALD知识产权（可追溯至Suntola）以及在最关键保形沉积步骤上的工艺领导地位。**客户：** 所有先进逻辑和存储器制造商。**展望：** GAA（内侧墙和栅极叠层ALD）、选择性沉积以及每个节点ALD步骤数不断增加的主要受益者。**2025–26年：** 据其2026年10月27日发布的公告，2026年第三季度营收创纪录，约11.6亿欧元（同比增长45%），主要由GAA逻辑/代工驱动，与HBM相关的DRAM需求同样强劲；ASM预计2027年营收将超过57亿欧元（按固定汇率计算）。

7. Onto Innovation（美国）

Onto由Rudolph Technologies与Nanometrics合并而成，是一家专注于**工艺控制与量测**的专业厂商——涵盖OCD/散射测量、薄膜与套刻量测、宏观缺陷检测，以及面向先进节点和**先进封装**（Onto处于有利地位的增长领域）的光刻/检测系统。**护城河：** 专注的量测专长和强大的封装检测地位。**展望：** 受益于先进封装增长和量测强度提升。**2025–26年：** 收购了Semilab International的材料分析产品线（2025年6月宣布，宣布时总交易价值约5.45亿美元），增加了材料成分和电学量测能力。

8. Nova Measuring Instruments（以色列）

一家快速成长的纯量测厂商，专注于**OCD/散射测量、材料量测以及基于X射线光电子能谱（XPS）的成分量测**。Nova的尺寸和材料量测对GAA和复杂3D结构越来越重要。**护城河：** 专业化、高精度的量测能力和强大的研发实力。**展望：** 受益于工艺控制强度提升和3D器件量测挑战带来的结构性增长。

9. Axcelis Technologies（亚舍立）（美国）

专业离子注入领导者（Purion平台），凭借高度专注成功地与规模大得多的应用材料竞争。亚舍立在**存储器和功率器件（包括SiC）离子注入**领域尤为强大。**护城河：** 离子注入专业化以及在存储器/功率器件领域的强势地位。**展望：** 受益于存储器周期以及SiC功率器件（离子注入密集型）的长期增长；有一定的中国敞口。**2025–26年：** 亚舍立与维易科（Veeco）宣布全股票合并（约44亿美元，2025年10月宣布；每股VECO换0.3575股ACLS），双方股东已于2026年2月6日批准；交割目前预计于2027年第一季度末前完成，尚待中国国家市场监督管理总局（SAMR）批准以及新的HSR申报。

10. Entegris（美国）

并非设备制造商，而是关键的**材料与耗材**供应商——CMP研磨液（通过收购CMC Materials获得）、先进过滤、气体和液体纯化、特种化学品以及晶圆载具/前开式晶圆传送盒（FOUP）。Entegris提供每座晶圆厂持续消耗的、经常性的、对工艺至关重要的耗材。**护城河：** 材料与特定工艺的深度协同开发，形成黏性很强的经常性收入。**展望：** 随晶圆产量以及先进节点日益提高的材料纯度要求而增长。

11. SCREEN Semiconductor Solutions（迪恩士）（日本）

占主导地位的单片式湿法清洗供应商，在日本及全球均具有特别强大的地位。每片晶圆要经历数百次清洗，这使迪恩士的设备既要求高产能，又对良率至关重要。**护城河：** 湿法工艺诀窍和稳固的客户关系。**展望：** 随先进节点清洗步骤数量和严格程度的提高而增长。

12. Kokusai Electric（国际电气）（日本）

批量式（炉管）CVD/ALD领域的领导者，对存储器（3D NAND的ONON叠层、DRAM高k介质）和热处理至关重要。前身为日立国际电气；曾是KKR/应用材料收购案（后告失败）的标的，现已独立并公开上市。**护城河：** 批量沉积领域的领导地位和存储器客户关系。**展望：** 受益于存储器以及3D NAND层数的不断增加。

13. Hitachi High-Tech（日立高新）（日本）

关键尺寸扫描电镜（CD-SEM）领导者（关键尺寸量测），并提供聚焦离子束-扫描电镜（FIB-SEM）、刻蚀和工艺分析设备。**护城河：** 电子显微镜和关键尺寸量测专长。**展望：** 先进节点关键尺寸控制和失效分析带来稳定需求。

14. ZEISS（蔡司）（德国）

ASML的**EUV和High-NA投影光学系统**独家供应商——EUV垄断格局中与ASML平起平坐的技术伙伴（ASML持有蔡司半导体制造技术（ZEISS SMT）的股份）。蔡司还提供**EUV光化掩模检测（AIMS）**和电子显微镜。**护城河：** 全球最先进的光学制造能力，无法大规模复制。**展望：** 随EUV/High-NA直接增长；High-NA光学系统更加复杂、价值更高。

15. EV Group / SUSS MicroTec（奥地利/德国）

晶圆键合（包括混合键合以及临时键合/解键合）和**MEMS及先进封装光刻**领域的领导者。随着混合键合成为3D集成和高带宽内存（HBM）的核心，这些公司占据了一个战略地位不断上升的细分市场。**护城河：** 键合与对准专长。**展望：** 受益于混合键合、3D集成和背面供电工艺带来的强劲增长。

16. DISCO Corporation（迪思科）（日本）

切割（刀片切割、隐形激光切割）和研磨/减薄设备的主导供应商——对芯片分割以及支撑3D堆叠和背面工艺的晶圆减薄至关重要。**护城河：** 在精密切割/研磨及其耗材刀片领域近乎垄断。**展望：** 受益于先进封装、HBM和背面供电（均为减薄密集型）带来的强劲增长。

17. Kulicke & Soffa（库力索法）/ BESI / ASM Pacific（ASMPT）（美国/荷兰/中国香港）

封装组装领域的领导者——芯片贴装、引线键合、热压键合，以及越来越多的**混合键合贴装**。其中BESI是关键的混合键合设备供应商（与应用材料合作，后者于2025年收购了Besi约9%的股份）。据报道，ASMPT于2026年5月同意将其NEXX沉积/电化学沉积业务出售给应用材料。**护城河：** 组装精度和封装客户关系。**展望：** 受益于先进封装以及从引线键合、微凸点向混合键合的转型。

18. Cohu / Teradyne（泰瑞达）/ Advantest（爱德万测试）（美国/美国/日本）

测试生态系统：**爱德万测试和泰瑞达**主导逻辑、存储器和SoC的自动测试设备（ATE）市场；**Cohu**在测试分选机和接触器领域领先。在先进节点以及复杂的AI/HBM器件上，测试强度不断提升。**护城河：** ATE平台的广度和软件。**展望：** 受益于AI芯片和HBM测试复杂度的提升以及系统级测试。**2025–26年：** AI需求已彻底改变了测试行业：爱德万测试截至2026年9月的季度营收约4,777亿日元，营业利润率约56%；泰瑞达截至2026年9月的季度营收约13.1亿美元，AI相关需求约占其营收的70%（2026年第一季度）；对2026年测试机市场规模的预期已上调至约130–145亿美元（据报道）。（文件25对测试有深入介绍。）

19. MKS Instruments / Novanta（美国）

关键的**子系统**供应商——射频电源及匹配网络、真空与压力测量、气体流量控制、光子学和激光器——这些产品安装在应用材料、泛林、东京电子等公司的工艺设备内部。MKS（收购了Newport和Atotech）是整个设备供应链的风向标。**护城河：** 设计内嵌、不可或缺的子系统。**展望：** 与整体WFE需求同步。（文件20介绍子系统。）

20. Brooks Automation / Azenta（美国）

晶圆厂自动化（真空及大气环境晶圆搬运机器人、设备前端模块（EFEM））、**低温技术**（真空泵）以及生命科学样本管理（Azenta）的供应商。**护城河：** 内置于设备和晶圆厂中的自动化与污染控制专长。**展望：** 与WFE及新晶圆厂建设同步。

21. 中国本土厂商：北方华创、中微公司、拓荆科技、盛美半导体、新凯来、上海微电子等

在**国家集成电路产业投资基金（大基金）**的推动以及出口管制下实现自给自足的迫切需求驱动下，中国本土设备产业正快速增长，但仍落后于最先进水平。**北方华创（NAURA）**规模最大，拥有刻蚀、薄膜沉积（PVD/CVD/ALD）、热处理和清洗设备。**中微公司（AMEC，中微半导体设备）**是一家可靠的刻蚀（CCP/ICP）供应商，客户包括国内及部分国际晶圆厂，此外还提供MOCVD设备。**拓荆科技（Piotech）**（薄膜沉积/PECVD/ALD）、**盛美半导体（ACM Research）**（清洗）、**芯源微（Kingsemi）**（涂胶/显影轨道设备）、**新凯来（SiCarrier）**（与华为（Huawei）相关的综合设备项目）以及**上海微电子（SMEE）**（国产光刻，目前仅限于成熟制程DUV，一台28nm级ArF浸没式扫描光刻机正在验证中）构成了这一阵营的其余部分。**地位：** 在成熟制程和许多前道设备类别中实力强劲且不断增长；在先进制程方面仍存在显著差距（尤其是EUV、先进量测以及最苛刻的刻蚀/沉积）。**驱动因素：** 大力的政府支持、有保障的国内市场（中芯国际（SMIC）、长鑫存储（CXMT）、长江存储（YMTC）），以及国产化的战略要求。**展望：** 在成熟制程中快速提升份额，并稳步攀登技术阶梯，但在先进制程上受到激发这一努力的同一套出口管制的制约。**2025–26年：** 2025年国产设备约占中国所用设备的35%（行业协会数据；2024年约为25%）；北方华创的28nm级刻蚀设备已量产，中微公司的先进刻蚀设备正在中芯国际进行14nm验证；新凯来于2025年发布了广泛的设备产品组合。光刻国产化率仍低于约5%，真空阀门和射频电源仍有约80%依赖进口（据报道）。

---

22. 分领域市场份额概览

领域	领导者	大致地位
EUV光刻	ASML	约100%（垄断）
DUV光刻	ASML；尼康（Nikon）、佳能（Canon）	ASML占多数
涂胶/显影轨道设备	东京电子	主导（约80%以上）
刻蚀	泛林；东京电子、应用材料	泛林领先，三强并立
薄膜沉积（整体）	应用材料；泛林、东京电子、ASM	应用材料领先
ALD	ASM；应用材料、泛林、东京电子	ASM明显领先
CMP设备	应用材料；荏原（Ebara）	应用材料领先
离子注入	应用材料、亚舍立（正与维易科合并）	双寡头
工艺控制/检测	科磊	主导（检测领域约50%以上）
CD-SEM	日立高新	领导者
湿法清洗	迪恩士；东京电子、泛林	迪恩士在单片式领域领先
EUV光学	蔡司	ASML的唯一供应商
切割/研磨	迪思科	主导

领域	领导者	大致地位
晶圆键合	EVG、SUSS、BESI	领导者
测试（ATE）	爱德万测试、泰瑞达	双寡头

23. 财务与战略背景

主要WFE企业具有一种可辨识的共同财务特征：**研发强度约为营收的12–18%**（属所有行业中最高之列）；**毛利率通常在40–60%区间**（科磊和ASML处于高端，反映其垄断/寡头地位）；来自庞大装机量的大额**经常性服务和备件收入**（可平滑周期并为研发提供资金）；以及与WFE支出周期、尤其是存储器周期相关的**显著周期性**。

客户集中度风险十分突出：少数几家客户（台积电、三星、英特尔、SK海力士、美光）占据了先进制程设备需求的大部分，因此单个客户的资本支出决策就可能显著影响一家原始设备制造商（OEM）的营收。**出口管制敞口**是另一项决定性的战略风险：中国历来占应用材料、泛林、科磊、ASML和东京电子销售额的20–45%；2022年以来不断升级的限制措施削减了面向中国的先进制程设备销售，但矛盾的是，也在短期内推高了中国对成熟制程设备的采购（在进一步限制出台前提前拉货），并加速了中国本土竞争对手的崛起（文件18）。2026年，多家西方OEM的中国营收占比已回落至较正常水平——例如，中国在应用材料2026财年第三季度营收中占28%（上年同期为35%），在ASML预期2026财年净销售额中约占20%。

整个行业的战略前景由若干长期顺风因素塑造——AI驱动的资本支出超级周期、每个节点EUV/High-NA及工艺控制强度的提升、先进封装的爆发式增长，以及电气化推动的SiC/GaN增长——同时也面临周期性、中国脱钩以及经典晶体管微缩放缓（且成本上升）等逆风。领导者的护城河足够深厚，竞争格局短期内不太可能改变；悬而未决的问题在于周期的节奏、中国国产化的走向，以及哪些企业能最好地抓住封装、新材料和工艺控制领域的新增长。

扩展分析：护城河、集中度与重塑格局的力量

A. 半导体资本设备护城河的剖析

半导体资本设备竞争格局异常稳定——同一批领导者数十年如一日地主导各自类别——其背后是一组相互强化、值得剖析的护城河。**工艺诀窍**是基础：数十年积累的关于如何让设备在量产中稳定实现良率的经验，体现在人员、流程和隐性知识之中，无法被快速复制或购买。**客户联合开发关系**加深了护城河：设备通过联合开发协议与领先客户历时多年共同设计，建立起新进入者无法企及的信任和转换成本。**装机量**带来经常性的服务和备件收入（平滑周期并为研发提供资金），更关键的是**锁定下一次采购**——一座运行着某厂商数千台设备、工艺已在这些设备上完成认证、工程师也已接受相关培训的晶圆厂，若要更换供应商将面临巨大的成本和风险。**研发规模**（营收的12–18%）使领导者能够在每个节点所需的持续创新上投入

远超挑战者的资金。而**专利和商业秘密**（文件17）则在实际壁垒之上又提供了法律保护。这些护城河共同解释了为什么竞争格局变化如此缓慢、为什么领导者如此盈利，以及为什么即便是资金充裕的挑战者（包括中国受补贴的本土厂商）也发现先进制程如此难以突破。

B. 集中度光谱

半导体资本设备格局横跨从垄断到充分竞争的光谱，一家厂商在光谱上的位置在很大程度上决定了其盈利能力和战略安全性：

- **垄断：** ASML（EUV/High-NA）——最极端、也最有价值的地位。
- **近乎垄断/主导：** 蔡司（EUV光学）、东京电子（涂胶/显影）、科磊（工艺控制）、ASM（ALD）、迪思科（切割/研磨）。
- **2–3家寡头中的强势领导者：** 泛林（刻蚀）、应用材料（薄膜沉积、CMP、离子注入）、科磊（检测）。
- **双寡头：** 爱德万测试/泰瑞达（ATE）、应用材料/亚舍立（离子注入）。
- **竞争更充分/更分散：** 封装组装、子系统、材料。

厂商的地位越集中，其利润率越高、业务越稳固——这就是为什么垄断和近乎垄断者（ASML、科磊、ASM）享有最高的利润率和估值，也是为什么任何类别中的战略目标都是取得并捍卫主导地位。这种集中并非偶然，而是上述护城河的结果：每个类别的难度、资本密集度和诀窍要求天然只能支撑少数几家有生存能力的参与者，在先进制程上往往只有一家。

C. 重塑格局的力量

尽管核心格局保持稳定，若干力量正在重塑厂商格局。**AI超级周期**正将需求转向先进制程、先进DRAM/HBM和先进封装——有利于ASML、先进工艺和工艺控制领导者，以及封装/键合专业厂商（BESI、EVG、迪思科），而先进封装的兴起也将WFE巨头拉入一个新的竞技场。**地缘政治与中国国产化**（文件18）正在使市场分化，在结构上减少在位者来自中国的先进制程营收，同时培育正在夺取成熟制程份额的中国本土竞争对手（北方华创、中微公司、拓荆科技）。**新材料与3D转型**（GAA、背面供电、CFET、新型互连金属）正在提升支撑这些转型的设备类别的地位——ALD（ASM）、选择性刻蚀与沉积、晶圆键合（EVG、SUSS、BESI）、减薄（迪思科）和工艺控制（科磊）——并创造新的高价值需求。而**每个节点工艺控制和光刻强度的提升**在结构上扩大了科磊和ASML的份额。这些力量在各类别之间重新分配价值并创造新的增长，而每个类别内部的领导者基本保持不变。

D. 中国问题

厂商格局中最大的单一不确定性是**中国本土设备产业**的长期走向。在大基金和出口管制下自给自足的需要推动下，并有一个有保障的国内市场（中芯国际、长鑫存储、长江存储），中国厂商——北方华创（规模最大，覆盖刻蚀、沉积、热处理、清洗）、中微公司（刻蚀、MOCVD）、拓荆科技（沉积）、盛美半导体（清洗）、芯源微（轨道设备）、新凯来（与华为相关的综合项目）和上海微电子（光刻）——正在快速攀登技术阶梯。它们在**成熟制程**和许多前道设备类别中正获得可观的份额：在这些领域，其设备在成本

上越来越有竞争力、在性能上已能满足需求，而且出口管制（限制了在位者对华销售）给了它们成长空间。悬而未决的问题包括：它们能在技术阶梯上攀登多高（先进制程，尤其是EUV和先进量测，仍是巨大的差距）；它们最终能夺取多少全球成熟制程份额（对在位者成熟制程业务的真实威胁）；以及它们是否最终会在中国以外挑战在位者。这个问题的答案将比其他任何因素都更能塑造未来十年的厂商格局，它是每一家在位者面临的核心战略不确定性。

E. 持久的格局与开放的前沿

综合来看，半导体资本设备厂商格局兼具**异常持久的核心格局**——同一批领导者主导各自类别，并受到深厚护城河的保护——与**开放的前沿**：在这些前沿领域，AI、3D集成、新材料、地缘政治和中国竞争等力量正在重新分配价值并创造新的增长。领导者在光刻（ASML）、工艺控制（科磊）、刻蚀（泛林）、薄膜沉积（应用材料、ASM）等领域的地位不太可能被正面挑战所颠覆，因为护城河太深。但各类别的相对增长正在发生转移（向光刻、工艺控制、封装以及支撑3D的技术倾斜），新的类别正在崛起（键合、减薄、背面工艺），而中国问题笼罩着成熟制程市场。对投资者和战略制定者而言，理解这一格局既需要把握持久的秩序（哪些领导者将保持主导地位），也需要把握不断变化的前沿（哪些类别增长最快、新的竞争将在何处出现）——正是这种稳定与变化的结合，使半导体资本设备成为全球最具分析价值、最具战略影响的行业之一。

🆕 2025–2026年更新：最新进展（截至2026年11月）

A. 市场背景：同一批领导者分享更大的蛋糕

厂商格局正被一个远比2025年预期更强劲的设备周期所重塑。根据**国际半导体产业协会SEMI（SEMI）2026年7月的年中预测**，2026年设备总销售额将达到**1,659亿美元（同比增长23.2%）**，其中WFE为**1,439亿美元**，并预计2028年将达到创纪录的**2,295亿美元**。2026年10月财报季中各公司的观点更为乐观：泛林预计2026自然年WFE约在1,500亿美元中段区间，并初步预计**2027年超过2,000亿美元**；科磊预计2026年约1,500亿美元出头；东京电子预计2027年不低于1,900亿美元（据报道）；美国银行（BofA）预计2026年/2027年分别为1,560亿美元/2,100亿美元。增长首先由DRAM引领（HBM及存储器上行周期），其次是晶圆代工/逻辑（2nm爬坡；台积电将2026年资本支出上调至600–640亿美元），然后是NAND。正如上文“持久格局”分析所预测的，领导者并未改变；改变的是需求规模和约束条件。ASML表示2027–2028年供给将无法完全满足需求，泛林则提示洁净室空间和零部件供应可能成为行业产出的上限。

B. 最新业绩概览

厂商	最新披露数据	2025–26年重要战略举措
ASML	2026年第三季度净销售额117亿欧元（创纪录），毛利率57.5%；2026财年指引440–450亿欧元	计划2027年产能提升30%（低数值孔径EUV、DUV浸没式）；客户寻求锁定2029–2030年交付档期；资本市场日定于2027年6月10日

厂商	最新披露数据	2025–26年重要战略举措
应用材料	2026财年第三季度营收约91亿美元（同比增长25%）；第四季度指引约102.5亿美元	持有Besi约9%股份；已同意收购ASMPT旗下NEXX（据报道）
泛林集团	2026财年营收约232亿美元（同比增长26%）；晶圆代工销售额创纪录（2026年10月）	ALTUS Halo钼ALD、Akara刻蚀；在印度投资约12亿美元用于零部件制造（据报道）
科磊	2026财年营收约136亿美元；第四季度约36.6亿美元（创纪录）	2026年先进封装工艺控制营收约11亿美元（据报道）
ASM国际	2026年第三季度营收约11.6亿欧元（同比增长45%）	预计2027年营收超过57亿欧元
东京电子	上半年业绩创纪录（据报道）	与泰瑞达合作开发测试单元（2026年6月）
爱德万测试/泰瑞达	爱德万测试：2026年9月季度业绩创纪录（据媒体报道）/泰瑞达：2026年9月季度营收约13.1亿美元	AI驱动的测试需求；2026年测试机市场约130–145亿美元（据报道）
亚舍立+维易科	合并已获股东批准（2026年2月）	预计2027年第一季度末前完成交割，尚待SAMR/HSR审批

C. 围绕先进封装与混合键合的整合

厂商战略中最明显的结构性转变，是争相掌控增速快于前道WFE的**先进封装**工艺环节：

- **应用材料**收购了**Besi**约9%的股份，共同开发了集成式芯片-晶圆混合键合机（Kinex，2025年），据报道还同意收购ASMPT旗下的**NEXX**沉积/电化学沉积业务（2026年5月）。据报道，SK海力士已就应用材料+Besi的在线系统下达首笔混合键合量产订单。
- 据报道，**科磊**的封装工艺控制业务2026年将增长约70%，达到约11亿美元。
- **亚舍立–维易科**合并将离子注入与维易科的激光退火、MOCVD、离子束和湿法工艺产品组合结合在一起。

然而，HBM的混合键合导入已经推迟：JEDEC将HBM4高度上限提高至775 µm，SK海力士在Hot Chips 2026上表示，混合键合最早要到HBM5才会导入。这在短期内有利于**热压（TC）键合机供应商**（如韩美半导体（Hanmi）、ASMPT、库力索法），而逻辑芯片的SoIC式堆叠以及三星更为激进的计划，则支撑着混合键合的需求。

D. 中国：在位者份额收缩，本土厂商份额上升

- 中国在OEM营收中的占比已从2024年的高点回落，但仍然很大且波动剧烈。中国占应用材料2026财年第三季度营收的**28%**（上年同期为35%）。对ASML而言，中国占系统销售额的比例从2025年第四季度的36%降至2026年第二季度的14%，又在2026年第三季度回升至约23%；预计中国将占ASML 2026财年净销售额的约20%。应用材料估计出口管制将使其2026财年营收减少约6亿美元。
- **政策风险依然存在。** 美国的**关联方（“50%”）规则**依据釜山休战协议暂停实施，据报道该休战已延长至2027年1月10日。三星和SK海力士中国晶圆厂的VEU资格已于2025年12月31日终止，并由2026年度许可取代。拟议中的**MATCH法案**将禁止向中国销售DUV设备，并禁止为已装机设备提供服务。

- 2025年，**本土厂商**约占中国所用设备的35%（行业协会数据）。据报道，新增产能被要求采购50%以上的国产设备，并设定了到2027年成熟制程设备国产化率达70%的目标（据报道）。光刻（国产化率<5%）以及真空阀门和射频电源等关键子系统（约80%依赖进口，据报道）仍存在差距。

E. 对竞争格局的影响

- **光刻和工艺控制份额提升**。 ASML的2026财年指引（约440–450亿欧元）和科磊创纪录的年度业绩印证了“强度提升”的论点。DRAM的EUV层数不断增加以及High-NA导入计划（英特尔14A；据电话会议纪要，三星和台积电分别计划于约2028年和约2030年将High-NA用于大规模量产）将进一步强化这一趋势。
- **沉积/刻蚀领导者是DRAM引领增长的主要受益者**。 泛林的存储器敞口曾是周期性负担，如今已成为优势。
- **测试已高度由AI驱动**，爱德万测试的利润率已达到可与WFE垄断者相媲美的水平。
- 2027年，**供给侧约束**（洁净室空间、零部件、ASML产能）可能比需求更为关键，这有利于拥有稳固供应链和装机量服务收入的厂商。

值得关注的事项（2026年末–2027年）

- 2027年WFE能否达到泛林和美国银行所指出的2,000亿美元以上区间，抑或受洁净室和零部件制约。
- ASML 2027年的产能扩张及其2027年6月10日资本市场日公布的目标。
- 亚舍立–维易科合并的交割（SAMR/HSR）以及应用材料收购NEXX的完成情况。
- 面向HBM4E/HBM5的混合键合订单与TC键合的持续使用之间的此消彼长。
- 2027年1月10日之后“50%规则”暂停期的走向以及MATCH法案的进展。
- 北方华创、中微公司和新凯来在中国成熟制程扩产中的进一步份额提升。

文件 15 · FILE 15

工艺技术路线图——逐节点综合分析


> **核心学习目标。** 本文件是本数据库中两份最深入的专题之一，追溯半导体技术路线图从鳍式场效应晶体管（FinFET）时代，经由全环绕栅极（GAA）、背面供电，到互补场效应晶体管（CFET）以及超越硅的沟道材料的演进历程，并逐节点详细介绍器件架构、工艺集成、设备需求以及主导路线图制定的框架体系。

📊 可视化概览


原创示意图；Mermaid 图表可在 GitHub 上直接渲染。

晶体管架构演进——每一步都增强栅极控制（截面图）

下图为截面示意：平面晶体管（≤28nm，栅极仅控制一侧）→ FinFET（22–5nm，栅极控制三侧）→ GAA 纳米片（3–2nm，栅极包裹四侧）→ CFET（研究阶段，n 型叠于 p 型之上，单元面积缩小约 50%）。



先进制程架构与供电路线图




背面供电网络（BSPDN）——供电网络移至晶圆背面（截面图）

下图为截面示意：背面电源网络（Vdd/Vss 平面）通过纳米硅通孔直接连接晶体管源/漏极；正面后道仅承担信号布线。结果：IR 压降降低、标准单元密度提升约10–15%、布线资源得以释放。

```
▒▒▒ backside power network (Vdd / Vss planes) ▒▒▒
        │ nano-TSV ↑ lands directly on transistor source/drain
███ transistors (RibbonFET / nanosheet) ███
═══ frontside BEOL: SIGNAL ROUTING ONLY (power rails removed) ═══
Result: less IR-drop, ~10-15% denser standard cells, freed routing
```

节点命名问题——节点名称只是营销标签，应比较物理指标



第1节：路线图框架与主导机构

1.1 ITRS——起源与共识式路线图的逻辑

现代半导体路线图实践通过**国际半导体技术路线图（ITRS）**得以制度化。ITRS 源自20世纪80年代末的美国行业路线图，在美国**国家半导体技术路线图（NTRS，首版发布于1992–1994年）**的基础上，于1998年成为完全国际化的路线图。ITRS 是一项联盟性工作，由 SEMATECH 以及美国、欧洲、日本、韩

国和台湾地区的行业协会共同协调。其宗旨深刻且具有经济合理性：半导体产业是一个庞大且相互依存的生态系统，一家公司的创新时机取决于数十家其他公司的准备程度。除非设备厂商已有经过验证的设备、材料供应商已有经过验证的光刻胶和气体、EDA 厂商已提供设计工具、且已具备控制工艺所需的量测能力，否则晶圆代工厂无法迈向新节点。若缺乏协调，这些时间表就会彼此错位，整个产业将陷入停滞。

ITRS 通过发布**共识性预测**解决了这一协调问题：预测产业在2年、5年、10年和15年后所处的位置——为每个未来节点的数百个参数（栅长、栅氧厚度、金属间距、缺陷密度、套刻等）设定目标值。与其说这是一种预测，不如说是一种**共同承诺**：通过约定例如产业将在某一年需要某种栅介质或某种光刻波长，ITRS 告诉生态系统中的每一个参与者该开发什么、何时开发。设备厂商据此安排研发节奏；材料供应商据此规划新化学品；研究人员据此识别“红砖墙”问题（即尚无可量产解决方案的参数，在著名的 ITRS 表格中以红色标示），这些问题亟需发明创新。

ITRS 以**摩尔定律**的节奏——晶体管密度大约每两年翻一番——为基础构建，数十年来一直是产业的节拍器，使整个生态系统步调一致。共识通过国际技术工作组（ITWG）体系达成，各工作组覆盖一个领域（光刻、前道工艺、互连、量测、组装与封装等），由来自垂直整合制造商（IDM）、晶圆代工厂、设备原厂（OEM）和学术界的专家组成，他们协商目标并识别差距。

1.2 ITRS 为何停止发布

到2010年代初，ITRS 的基本假设——进步主要可以描述为**平面晶体管按可预测的两年节奏进行几何缩小**——已经失效。多项发展动摇了这一假设。第一，经典的登纳德缩放（Dennard scaling）在2005–2007年前后终结，使尺寸缩小与功耗/性能改善之间的简单关系脱钩。第二，转向 FinFET（2011年）以及即将转向全环绕栅极，意味着“节点”不再是单一的微缩系数，而是架构、材料和三维创新的组合，无法简洁地映射为单一的路线图数字。第三，产业日趋分化：只有少数几家公司（英特尔（Intel）、台积电（TSMC）、三星（Samsung））仍处于最先进制程前沿，且它们的路线图各不相同，使单一的共识“节点”越来越名不副实。第四，价值正从单纯的晶体管微缩向**系统级集成**——封装、异构集成、专用加速器——迁移，而以器件为中心的 ITRS 对此刻画不足。

最后一版 ITRS 报告为2015年版（2016年发布），此后路线图在一个更适合后登纳德、后平面、系统驱动时代的新框架下重新组建。

1.3 IRDS——IEEE 的继任路线图

国际器件与系统路线图（IRDS）由 **IEEE**（具体为 IEEE 重启计算倡议和电子器件学会）主办，于2016年作为 ITRS 的继任者推出。IRDS 在范围和理念上与 ITRS 有几处重要区别：

- **系统优先，而非器件优先。** IRDS 从应用和系统需求出发（“应用基准测试”和“系统与架构”专题组），自上而下推导至器件与工艺，反映出如今的微缩是由系统需求驱动，而非由抽象的密度翻倍驱动。
- **范围超越 CMOS。** IRDS 明确涵盖 **More Moore**（延续 CMOS 微缩）、**More than Moore**（功能多样化——传感器、射频、功率、集成）以及 **Beyond CMOS**（全新器件技术——二维材料、自旋电子学、神经形态、量子）。这一三分结构承认未来并非单一的微缩路径，而是多条并行路径。

- **封装与三维集成地位提升**。IRDS 将异构集成和先进封装视为一等的微缩方向，而非事后补充。
- **年度更新**并定期发布完整版本，由覆盖与 ITRS 相同全球社群的国际专题组维护。

IRDS 关键专题表格与指标。“More Moore”表格追踪定义逻辑微缩的参数，学会解读这些表格是理解路线图的关键。最重要的指标包括：

- **接触栅极间距（或接触多晶硅间距）——CPP / CGP：** 包含接触在内的相邻晶体管栅极之间的最小距离——这是衡量水平方向逻辑密度最重要的单一指标，因为它决定了晶体管沿栅极方向可以排列多紧密。
- **最小金属间距——MMP / M0 或 M1 间距：** 由光刻决定的最紧密布线间距，限定互连密度。
- **以金属轨道数表示的单元高度：** 以金属轨道数量表示的标准单元高度（如“6轨”单元库），与 CPP 共同决定单元面积。
- **鳍宽 / 纳米片宽度与厚度：** 关键器件尺寸。
- **驱动电流（Ion）与关态电流（Ioff）：** 开/关性能指标。
- **亚阈值摆幅（SS）：** 晶体管关断的陡峭程度（室温下玻尔兹曼极限约为60mV/dec；更好的静电控制旨在逼近这一极限）。
- **电源电压（Vdd）：** 自登纳德缩放终结以来下降极为缓慢，加剧了功率密度问题。

解读 IRDS 表格意味着追踪这些参数逐年的预测演进、每一步由哪种架构实现，以及——至关重要的——哪些参数被标记为尚无已知的可量产解决方案。

1.4 晶圆厂内部路线图与公开的 IRDS

必须区分**公开的共识性 IRDS 路线图**、台积电、英特尔和三星发布的**经过精心编排的公开路线图**，以及真正主导这些公司研发的**严格保密的内部路线图**。IRDS 描述整个产业的发展方向以及必须解决的通用问题，并不披露任何一家公司的工艺配方。晶圆代工厂的公开路线图（N3、N2、A16；Intel 4、3、18A、14A；SF3、SF2）属于面向市场和投资者的沟通，公布节点名称、大致时间和主要收益，同时刻意隐藏构成竞争优势的物理工艺细节（确切间距、材料、层数）。内部路线图——实际的集成方案、设计规则和设备组合——则是业界保密级别最高的机密之一。

这种三层结构（公开的共识路线图、公开的公司路线图、保密的内部路线图）正是为什么分析技术路线图需要在 IRDS 目标、公司公告、学术会议披露（IEDM、VLSI）以及设备原厂的设备路线图之间进行三角互证。

1.5 IMEC 与竞争前共识的作用

路线图形成过程中的一个关键机构是**比利时微电子研究中心 IMEC**（比利时鲁汶）及其年度 **ITF（IMEC 技术论坛）**。IMEC 占据独特地位，是一个**中立的竞争前研究枢纽**：原本激烈竞争的对手——台积电、三星、英特尔——以及设备厂商（阿斯麦（ASML）、应用材料（Applied Materials）、泛林集团（Lam Research）、东京电子（TEL））和材料供应商在共享的300mm 中试线上共同开发下一代工艺模块。由于 IMEC 保持中立且领先量产数年，其自身的工艺路线图（通常以 A14、A10、A7 等技术代以及 CFET 研究载体命名）实际上起到了产业路线图的作用，塑造着最先进制程的方向和时间。IMEC 的研究项目

——CFET 集成项目、二维材料（MoS_2）沟道项目、高数值孔径极紫外（High-NA EUV）导入工作、BSPDN 模块开发——有效地降低了日后出现在商业晶圆厂中的技术的风险，而 IMEC 在 IEDM 和 VLSI 上发表的成果是判断路线图走向最重要的信号之一。

1.6 设备路线图如何与工艺路线图对齐

工艺路线图与设备路线图是一枚硬币的两面。对于每一个未来节点，设备原厂必须在早于晶圆厂量产计划的时间表上提供**“技术使能”**——具备所需图形化、薄膜沉积、刻蚀和量测能力的设备。这种对齐通过晶圆厂与设备原厂之间的**联合开发协议（JDA）**以及 IMEC 中试线来管理。典型的时间线为：**研究**（概念在 IMEC 或设备厂实验室得到验证）→ **Alpha 机台**（首台原型）→ **Beta 机台**（依据 JDA 安装在领先客户处或 IMEC）→ **量产（HVM）机台**（经验证并复制到整个设备群）。这一流程跨越数年，这就是为什么像2nm 这样的节点的关键决策——采用何种光刻、何种沟道释放刻蚀、何种栅极填充 ALD——实际上在该节点投产前五年左右就已做出；也是为什么2024年开始向客户交付的 High-NA EUV，早在2010年代初就已在阿斯麦和蔡司（ZEISS）开始研发。

第2节：“节点命名”问题——营销与物理

2.1 为何“纳米”节点名称已名不副实

关于半导体产业，最常被误解的事实或许是：**节点名称中的“纳米”已不再对应芯片上的任何物理尺寸**。在早期数十年中，节点名称（如“1微米”“0.35微米”“90nm”）大致对应栅长或最小半间距——一个真实的物理特征。但随着微缩持续推进，节点名称与任何单一尺寸之间的关系瓦解，节点名称变成了表示技术“代”的**营销标签**，而非测量值。

其后果十分显著。“Intel 10nm”的晶体管密度与“TSMC 7nm”和“Samsung 8nm”大致相同——这些名义上不同的节点名称描述的是物理上可比的技术。英特尔历史上的命名较为保守（其“10nm”的密度确实与竞争对手的“7nm”相当），多年来这让英特尔看起来落后一个节点，实际并非如此——这一认知问题严重到英特尔在**2021年重新命名了其节点**（其“10nm Enhanced SuperFin”更名为“Intel 7”，后续节点为“Intel 4”“Intel 3”“Intel 20A”“Intel 18A”），明确地将其命名与晶圆代工厂更激进的惯例对齐。

2.2 真正重要的指标

由于节点名称不可靠，有意义的比较需要关注**物理与密度指标**：

- **接触栅极间距（CPP）：** 水平方向密度的驱动因素。
- **最小金属间距（MMP）：** 互连密度的驱动因素。
- **逻辑单元高度**（以轨道数计）：与 CPP 共同决定标准单元面积。
- **SRAM 单元面积（μm^2）：** 一个敏感且被广泛报道的工艺真实密度指标（也是微缩难度的先行指标，因为近几代节点中 SRAM 的微缩慢于逻辑）。

- **晶体管密度（MTr/mm²——每平方毫米百万晶体管数）：** 最常被引用的密度数字，但其取值依赖于所假设的高密度单元与高性能单元的组合比例。

2.3 名义上等效节点的跨公司比较

下表以代表性数据说明节点命名问题（确切数值属公司机密，各来源估计不一；以下为广泛引用的近似值）：

指标	台积电 N7	英特尔 10nm（“Intel 7”）	三星 8nm	格芯（GlobalFoundries）12nm
CPP（nm）	约57	约54	约64–66	约84
最小金属间距（nm）	约40	约36	约44	约64
逻辑单元高度	约6轨	约6轨	约6.75轨	更高
SRAM 单元面积（μm²）	约0.027	约0.0312	约0.026（近似）	约0.10+
晶体管密度（MTr/mm²）	约91	约100	约61	约37

关键结论：**英特尔“10nm”与台积电“N7”在物理上相当**（按晶体管数量计，英特尔的甚至略密一些），而三星名义上相近的节点密度略低，格芯的“12nm”尽管名称接近，却落后整整一代。节点名称无法跨公司比较；只有物理指标才可以。

2.4 晶圆代工厂为何采用激进的节点命名

晶圆代工厂有强烈动机使用尽可能激进的节点名称：**客户认知**（对终端客户和公众而言，“5nm”芯片听起来比“7nm”芯片更先进）、**投资者关系**（节点领先地位推动估值）以及**竞争定位**（没有哪家代工厂愿意在提供相当密度的情况下显得比对手落后一个节点）。这一动态造成了持续的“节点名称通胀”，营销数字跑在任何物理尺寸前面，最终演变为埃米时代的命名（台积电 A16、A14；英特尔 20A、18A、14A、10A），其中“A”表示埃（10A = 1nm），但同样不对应任何物理特征。

2.5 尺寸微缩与等效微缩

IRDS 正式提出了一个关键区分，有助于理解后摩尔时代：

- **尺寸微缩**是对物理特征的经典缩小——让晶体管和导线在几何上变小。这是“摩尔定律”的本义，其步伐正在放缓且成本日益高昂。
- **等效微缩**是在**不**（或较少）进行尺寸缩小的情况下，通过新材料（高 k 介质、应变硅、新沟道材料）、新器件架构（FinFET、GAA、CFET）以及**三维集成与封装**来提升性能、功耗和有效密度。IRDS 认识到，“新节点”带来的收益越来越多地来自等效微缩，而非单纯的尺寸缩小。

这一重新定义至关重要：当台积电或英特尔宣布新节点带来“X% 的性能提升或 Y% 的功耗降低”时，其中大部分收益如今来自架构、材料和集成——即等效微缩——而不是简单地把一切做得更小。

2.6 登纳德缩放的终结

这一切的根源是2005–2007年前后**登纳德缩放的终结**。Robert Dennard 在1974年提出的缩放理论认为，随着晶体管缩小，电压和电流按比例下降，使**功率密度保持不变**——这意味着每个新节点都能在单位面积功耗不变的情况下提供更多晶体管和更高性能，几乎是“免费”的。这是产业黄金时代的引擎。

登纳德缩放之所以失效，是因为**电压无法再随尺寸同步降低**：当电源电压（Vdd）接近晶体管阈值电压（Vt）时，器件无法正常关断，漏电流急剧增加。由于约60mV/dec 的亚阈值摆幅（玻尔兹曼）极限，阈值电压本身也不能无限降低。随着电压缩放停滞在约0.7–0.8V，缩小晶体管不再按比例降低功耗，于是**功率密度开始随每个节点上升**。其直接后果是**频率缩放的终结**（时钟频率在2000年代中期停滞在约3–4 GHz）以及向**多核**架构的转向，并最终转向专用加速器（GPU、NPU）——因为在固定功耗预算内继续利用更多晶体管的唯一途径是并行化和专用化，而非更快的串行执行。这也是**“暗硅”**（无法同时为芯片上所有晶体管供电）的由来，以及其后每一项架构创新的主要动因，包括背面供电（以降低 IR 压降损耗）和三维集成（以缩短互连、节约能耗）。

第3节：FinFET 时代——从22nm 到5nm 详解

3.1 英特尔22nm（2011年）——首个商用 FinFET

自集成电路诞生以来一直沿用的平面 MOSFET，在22nm 节点前后走到了尽头。问题在于**静电控制**：随着栅长缩短，栅极对沟道的控制能力相对于漏极的影响而减弱，导致短沟道效应——关态漏电上升、亚阈值摆幅退化以及阈值电压滚降。在平面晶体管中，栅极仅从一侧接触沟道，当栅长低于约25nm 时，这种单侧控制已不再足够。

英特尔的解决方案是在其**2011年的22nm 节点**中引入的**三栅极（FinFET）**晶体管——数十年来最重要的晶体管架构变革。沟道不再是平坦的，而是将硅刻蚀成一个薄而竖直的**鳍（fin）**，栅极包裹鳍的顶部和两侧，从**三个方向**控制沟道。这极大地改善了静电控制，使晶体管能够更彻底地关断（更好的亚阈值摆幅、更低的漏电），并能在更低电压下工作。英特尔报告称，其22nm 三栅极相较于32nm 平面节点，在低电压下实现了大幅性能提升，并显著降低了动态功耗——这些收益恰恰来自恢复的栅极控制能力。

第一代 FinFET 的关键尺寸与概念：**鳍高**决定有效沟道宽度（更高的鳍在相同占地面积下提供更大电流——“免费”获得的宽度）；**鳍宽**必须非常薄（几纳米）以获得良好的静电特性；**鳍间距**决定密度。与全环绕栅极的区别在于，三栅极控制三个面，但鳍的底部仍与衬底相连；GAA 后来实现了四面包裹。

3.2 相对于平面工艺的流程变化

从平面转向 FinFET 需要大量新的工艺能力：

- **鳍的形成**：通过图形化和刻蚀将硅加工成高而薄且均匀的鳍——最初采用自对准双重图形化（SADP）以实现紧密、规则的鳍间距。
- **鳍回刻与隔离**：鳍周围填充浅沟槽隔离（STI）氧化物，然后回刻以露出所需的鳍高。

- **替代栅（后栅）集成**：英特尔采用后栅（替代金属栅）流程，先形成伪栅，完成应变源/漏外延，然后用高 k 介质和金属栅替换伪栅——以保护高 k 介质免受高温源/漏工艺的影响。
- **保形栅叠层沉积**：包裹三维鳍结构，需要 ALD 高 k 介质和保形功函数金属。

一个决定性的全新制造挑战是**鳍的线边缘粗糙度（LER）**：由于鳍非常薄，其宽度或边缘平直度的微小变化会直接转化为驱动电流和阈值电压的波动，使鳍的均匀性（以及控制它的量测）变得至关重要。鳍间距控制以及向**“量子化”器件宽度**的转变（只能以整数个鳍为单位增加驱动电流）也改变了设计人员构建电路的方式。

3.3 22nm → 14nm → 10nm 的 FinFET 微缩（2011–2017年）

在随后的几个节点中，FinFET 通过间距缩小、多重图形化和材料工程的组合实现微缩：

- **间距微缩：** 栅极（接触多晶硅）间距和鳍间距逐代缩小。英特尔的 **14nm** 节点接触多晶硅间距约70nm、最小金属间距约52nm、鳍间距约42nm——这些数字充分说明实际尺寸远大于“14nm”标签。
- **引入多重图形化：** 在14nm，业界对最紧密的层依赖 **LELE（光刻-刻蚀-光刻-刻蚀）**双重图形化；到 **10nm**，鳍和栅极则依赖 **SADP/SAQP（自对准双重/四重图形化）**，因为193i 浸没式光刻无法在单次曝光中分辨所需间距。这种多重图形化成本高昂（每层需要多次曝光以及额外的沉积和刻蚀），正是这种成本压力后来为 EUV 的导入提供了理由。
- **高 k/金属栅功函数调节：** nMOS 和 pMOS 需要不同的栅极功函数，通过叠加 **TiN、TiAl 和 TaC/TaN** 等金属来设定各类器件的阈值电压——这是一个 ALD/PVD 密集型工艺，随着节点推进以及对多种 Vt 选项的需求而日益复杂。
- **源/漏外延：** pMOS 采用 **SiGe**（锗含量逐代提高）引入压应变，nMOS 采用 **Si:P** 引入张应变，通过选择性外延生长，并精细控制晶面以塑造应力源形貌并降低电阻。
- **自对准接触与硅化物：** 接触硅化物不断演进（$CoSi_2$ → NiSi → Ti 基）以降低接触电阻，采用钨接触填充（后来在较低层改用钴），因为接触电阻在器件总电阻中所占比例越来越大。
- **后道（BEOL）微缩：** 铜双大马士革工艺搭配介电常数逐步降低的介质（k≈3.0 → 2.5 → 超低 k），金属层数也不断增加（在最先进制程中从约10层增至15层以上），以布线日益密集的逻辑电路。

各公司的差异。 台积电的 **16nm FinFET**（2015年）在几何结构和集成上做出了与英特尔22nm 不同的选择——这是一次较晚但商业上极为成功的 FinFET 首秀，支撑了一代移动 SoC。**三星的14nm** 经历了 **LPE → LPP → LPU** 多个版本，体现出业界在不进行完整节点迁移的情况下，从单一节点平台榨取多次渐进式改进的模式。

3.4 10nm 与7nm——晶圆代工厂开始分化

10nm/7nm 这一代是最先进制程领域由拥挤走向急剧收窄、各家分道扬镳的转折点：

- **英特尔10nm 的困境（2016–2019年）：** 英特尔的10nm 极为激进（目标约100 MTr/mm²，真正达到7nm 级密度），并试图同时引入 **COAG（有源栅上接触）**和钴互连。这一组合被证明极难提升良率，英特尔因此遭遇多年延误，在14nm（及其“+++”改进版）上停留的时间远超计划。这次失误

——一个关于同时引入过多高风险创新的警示——使英特尔失去了长期保持的工艺领先地位，让台积电得以反超。

- **台积电10nm → 7nm（2017–2018年）：** 台积电走了一条更平稳的路，先推出不使用 EUV、采用 SADP/SAQP 多重图形化的 **N7**，随后推出在少数层上导入 EUV 的 **N7+** 以及 N6。台积电纪律严明、风险较低的策略（先用成熟的多重图形化，再逐步导入 EUV）为其赢得了最先进制程的移动和高性能计算（HPC）业务，确立了其主导地位。
- **三星10nm → 8nm → 7nm：** 三星最早推进 EUV，将 **7nm（SF7/7LPP）**作为其首个 EUV 节点，并在初期比台积电更激进地导入 EUV——这一大胆押注使三星较早积累了 EUV 经验。
- **格芯退出（2018年）：** 格芯做出了关键的商业决策，**完全放弃7nm 研发**，判断最先进制程微缩的巨额成本无法在与台积电和三星的竞争中获得足够回报。它转向**差异化特色工艺**——RF-SOI、SiGe BiCMOS、FDX（FD-SOI）——这一战略在财务上被证明是稳健的，也使最先进制程仅剩三家公司（台积电、三星、英特尔）。

EUV 导入策略。 决定哪些层从193i 多重图形化切换为 EUV 单次图形化，取决于**成本交叉点分析**：一旦 EUV 的产能（吞吐量）和稼动率足够，原本需要三到四次浸没式曝光（每次都伴随沉积/刻蚀）的层，改用单次 EUV 曝光反而更便宜，尽管 EUV 扫描式光刻机售价约1.5亿美元。因此，晶圆厂首先在多重图形化次数最多的层（间距最紧密的层）上导入 EUV，并随着技术成熟、更多层跨过成本门槛而逐步扩大 EUV 的使用范围。

3.5 5nm（2020–2022年）——EUV 成为主流

5nm 这一代标志着 EUV 从少数层过渡为关键层的**主流图形化方法**：

- **台积电 N5（2020年）：** 首个**全面集成 EUV** 的节点（超过十个 EUV 层），接触多晶硅间距约51–54nm，最小金属间距约30nm，晶体管密度约 **171 MTr/mm²**。**Apple A14** 是首款 N5 产品。N5 巩固了台积电的领先地位，并证明 EUV 能够真正实现大批量生产。
- **台积电 N5P 与 N4：** 同一设计规则家族中的性能增强版本，对 SRAM 和设计规则进行了改进——再次体现了“一个平台多个版本”的模式。
- **三星 SF5（5LPE）：** 三星的5nm，在概念上具有竞争力，但通常被认为在密度和良率成熟度上略逊于台积电 N5，其 EUV 层数和集成方式也有所不同。
- **英特尔10nm 的演进：** 当晶圆代工厂到达“5nm”时，英特尔正在将其10nm 改进为 **10nm SuperFin** 和 **Enhanced SuperFin**（更名为 **Intel 7**），在应变硅、更高迁移率沟道、栅介质质量和互连方面加以改进——从问题重重的10nm 基础上挖掘出大幅提升，同时为基于 EUV 的 **Intel 4** 以及基于 RibbonFET 的 **Intel 20A/18A** 做准备，后者被寄望于帮助英特尔重夺领先。

到 FinFET 时代结束时，最先进制程已集中为三家，EUV 已不可或缺，多重图形化和材料工程已被推向极限，下一次重大架构转变——全环绕栅极——的舞台已经搭好，这正是下一节的主题。

第4节：GAA（全环绕栅极）纳米片转型——当前前沿

4.1 为何需要 GAA？静电控制的论证

FinFET 尽管取得了巨大成功，却面临着当年终结平面晶体管的同一根本敌人：当栅长继续缩短至约 16nm 以下时，即便是三面栅控也变得不够。短沟道效应再次出现——**DIBL（漏致势垒降低）**上升（漏极电压开始降低源端势垒，削弱控制）、**亚阈值摆幅**退化（晶体管关断不够陡峭）、**阈值电压滚降**加剧（Vt 随栅长漂移）。原则上可以将鳍做得更薄以改善控制，但在几纳米以下，鳍很难均匀制造，还会出现迁移率退化和量子限制效应。

答案是**全环绕栅极（GAA）**晶体管，其栅极**完全包裹沟道——四面、360°**。这为任意给定栅长提供了尽可能强的静电控制，恢复了晶体管干净关断的能力，并允许栅长进一步缩小。从本质上说，GAA 是栅控从单面（平面）到三面（FinFET）再到全包围这一趋势的逻辑终点。

4.2 纳米片与纳米线

GAA 可以采用不同截面形状的沟道实现：

- **纳米线**是窄沟道（大致为方形或圆形），静电特性最佳（栅极包围一个小截面），但每根线承载的电流相对较小。
- **纳米片**是宽而薄的带状结构，每片承载的电流大得多（有效宽度更大），同时又足够薄（几纳米），可以在上下表面实现出色的栅控。

业界在逻辑中选择了**纳米片**，因为驱动电流至关重要：宽纳米片在相同占地面积下比窄纳米线提供更大电流，而片的薄度（而非窄度）提供了静电控制。典型实现是**垂直堆叠2–4层纳米片**（层间相隔几纳米），每片**厚4–7nm**、**宽15–70nm**。关键在于片宽**可调**，使设计人员能够在驱动电流与面积之间权衡，并为 nMOS 和 pMOS 设定不同宽度——这一能力被称为**“按宽度实现多 Vt”**，台积电的营销名称为 **NanoFlex**，三星则将其纳入 **MBCFET** 方案。相对于 FinFET，堆叠纳米片提高了单位占地面积的有效沟道宽度，即使器件缩小，驱动电流也能保持增长。

4.3 三星 SF3 / SF3E（2022年）——首个商用 GAA

三星是**首家将 GAA 投入量产**的公司，在其 **3nm 节点（SF3E，2022年）**中率先于台积电引入——这是一次意图在架构上实现跨越的大胆战略举措。三星将其纳米片晶体管命名为 **MBCFET（多桥沟道场效应晶体管）**，其中的“桥”即堆叠的纳米片。

SF3 工艺流程展示了 GAA 制造中具有决定意义的新步骤：

1. **SiGe/Si 超晶格外延：** 生长由牺牲层 **SiGe** 与沟道层 **Si** 交替组成的叠层（通常3–5对），每层厚几纳米，通过选择性外延精确控制锗浓度（25–35%）和厚度。
2. **鳍/叠层图形化**，将超晶格加工成器件形状。
3. **伪栅与侧墙**形成（后栅流程）。
4. **内侧墙形成**——GAA 的标志性步骤（见下文）。

5. 在凹陷的源/漏区进行**源/漏外延**，与暴露的 Si 沟道端部接触。
6. **去除伪栅**并进行**沟道释放**：选择性刻蚀掉 SiGe，使 Si 纳米片悬空。
7. **栅叠层填充：** 通过 ALD 将高 k 介质和功函数/填充金属沉积到**每片已释放纳米片周围的间隙中**。

内侧墙是 GAA 最具决定性的工艺挑战。由于栅极现在完全包裹沟道，如果不加干预，它将与源/漏直接紧邻，产生高电容。为防止这一点，需要在沟道端部对牺牲 SiGe 进行**横向回刻**（水平方向回蚀），并通过 ALD 用**低 k 介质“内侧墙”**填充由此形成的微小空腔。内侧墙将栅极与源/漏隔离，并控制寄生栅电容（Cgg）。其形成需要对 SiGe 相对于 Si 进行高选择比的横向刻蚀，随后对仅几纳米大小的空腔进行保形 ALD 填充，再进行精确回刻——这一系列步骤处于工艺控制的极限，是整个制造中最困难的模块之一。

良率与爬坡挑战。 据报道，三星第一代 SF3 遭遇了**良率困难，爬坡慢于预期**，这提醒人们率先采用新架构是有风险的。内侧墙工艺、整个叠层的沟道释放均匀性以及寄生电阻控制都很困难，三星早期的 GAA 经历反映了这些挑战。增强版 **SF3E** 及后续版本改进了内侧墙并降低了外部电阻（Rext）。

4.4 台积电 N2（2025年）——台积电首个 GAA

台积电一如既往地选择了**保守路线**：在整个 **N3** 家族（N3、N3E、N3P、N3X）中一直沿用 FinFET——从成熟的 FinFET 架构中榨取最大价值和良率——直到 **N2（2nm）才完成 GAA 转型，该节点已于 2025年第四季度进入量产**（位于新竹 Fab 20 和高雄 Fab 22），产能实际上已被订满。台积电的理由是其一贯重视的良率成熟度和客户信任：与其仓促推进 GAA，不如让 FinFET 撑过 N3，待工艺具备高良率条件时再引入纳米片。

N2 架构要点（基于披露信息和估计）：**纳米片**沟道（据报道约3片）、接触多晶硅间距约 **45nm**、最小金属间距约 **20nm**、估计密度约 **200–215 MTr/mm²**，以及覆盖所有关键层（有源区、栅极、接触、下层金属）的 **20个以上 EUV 层**。台积电的 **NanoFlex** 允许混用具有不同纳米片宽度的标准单元变体，以优化功耗/性能/面积。据广泛报道，苹果 **A20** 系列处理器是首批 N2 产品之一，AMD、高通、英伟达（Nvidia）等随后跟进。**N2P** 版本（据台积电称于2026年下半年量产）增加了性能增强；台积电在2026年4月的技术研讨会上还为该家族新增了 **N2X**（2027年）和低成本的 **N2U**（2028年）；**A16** 节点则增加了背面供电（第5节）。

4.5 英特尔20A 与18A——RibbonFET + PowerVia

英特尔的 GAA 实现被命名为 **RibbonFET**（纳米片即“带”，通常每个叠层四片），英特尔将其与第二项独立创新——**PowerVia** 背面供电——结合，力图借此跨越式重返领先：

- **Intel 20A** 是首个 RibbonFET 节点，主要定位为18A 的**技术载体和学习台阶**（英特尔于2024年9月取消了20A 作为产品节点，以便集中资源于18A）。
- **Intel 18A** 是重点节点——结合 **RibbonFET + PowerVia**——也是英特尔多年来最激进的工艺，定位于与台积电 N2 和三星 SF2 竞争。关键参数（估计）：CPP 约45nm，MMP 约21nm 或更小，**关键层采用标准（0.33 NA）EUV**——英特尔最终将 High-NA EUV 留给了下一个节点 **14A**，而非让 18A 依赖它。PowerVia 将供电移至晶圆背面（第5节），释放正面布线资源。英特尔在2024–2025年间持续提升18A 良率；18A 于**2025年底进入大批量生产**（亚利桑那州 Fab 52），**Panther Lake** 客

户端处理器于2026年初发布，增强版 **18A-P** 于2026年6月进入风险试产。18A 的成功对 **Intel Foundry（英特尔代工）**的信誉至关重要，后者在2025年获得了新的股权支持（美国政府由《芯片与科学法案》（CHIPS法案）补助转换而来的约10%股权，以及英伟达和软银的投资）。据报道的早期客户和合作包括亚马逊（AWS）、微软以及美国政府项目（国防部 RAMP-C）。

必须理解，**RibbonFET 与 PowerVia 是两项不同的创新**：RibbonFET 是 GAA 晶体管，而 PowerVia 是背面供电网络。英特尔选择在18A 同时引入两者——这一激进的“双重创新”若良率理想，将使英特尔同时获得架构和供电两方面的优势。

4.6 GAA 工艺集成挑战详解

GAA 转型几乎对每一个工艺模块都构成压力。最严苛的挑战包括：

- **SiGe/Si 超晶格外延：** GAA 的基础。需要精确的**锗浓度**（通常25–35%）——过低则 SiGe 无法被选择性刻蚀，过高则产生缺陷——同时要求多对堆叠层的**层厚**均匀且界面陡峭（每层约6–8nm），缺陷密度低。这是制造中最精密的外延挑战之一。
- **内侧墙形成：** 如前所述，需要（a）高选择比的**各向同性 SiGe 横向回刻**（Si/SiGe 选择比约30:1 或更高），（b）用低 k 介质（SiOCN、SiN 或 SiO_2）对5nm 以下空腔进行保形 **ALD 填充**，以及（c）均匀的**回刻**。每个子步骤都处于能力边缘，且内侧墙的介电常数直接决定寄生电容。
- **沟道释放：** 选择性地刻蚀掉 Si 片之间的**全部** SiGe，采用稀释 HF 或 TMAH 基湿法刻蚀，或越来越多地采用**气相（干法）选择性刻蚀**（如 HF/H_2O_2 蒸气），既要保持叠层中所有片之间的均匀性，又不能损伤或使脆弱的悬空纳米片坍塌。
- **释放间隙中的栅极填充：** 高 k 介质和功函数金属必须通过 ALD 保形填充已释放纳米片之间及周围**仅几纳米的间隙**，不能有空洞，并以低电阻率填充金属（通常为 **W、Ru 或 Co**）完成栅极。完全填满 7nm 以下的间隙是极端的 ALD 挑战。
- **源/漏接触电阻（Rc）：** 被普遍认为是 GAA 及以后**最大的单一微缩挑战**。随着接触面积缩小，Rc 上升并在器件总电阻中占据越来越大的份额。缓解手段包括**钴或钌衬层与填充**、先进**硅化物**，以及在接触处实现最大激活的**激光退火**。目标约为 **<10 Ω·μm²**——极其困难。
- **寄生电容（Cgg）：** 主要由内侧墙介质控制。从较高 k 的侧墙（SiN，k≈7）改为较低 k 的侧墙（SiOCN，k≈4.5）可将 Cgg 降低约10–15%，带来可观的性能提升——这正是低 k 内侧墙材料成为活跃研发领域的原因。

因此，GAA 代表的不是单一的新步骤，而是**一系列新的、相互关联、要求极高的模块**——外延、选择性刻蚀、保形 ALD 和接触工程——每一项都被推向原子尺度。这就是为什么即使对最优秀的制造商而言转型也十分艰难，也是为什么它推动了选择性刻蚀、间隙填充 ALD 和单元内三维量测等新设备能力的浪潮。

第5节：背面供电网络（BSPDN）——深入剖析

5.1 先进节点的供电难题

随着晶体管微缩，为其提供干净的电源成为一场危机。供电网络（PDN）必须以最小的 **IR 压降**（导线电阻造成的电压损失）将电流输送到数十亿个晶体管。传统上，**Vdd 和 Vss 电源轨布设在较低的后道金属层（M0、M1、M2）上**，与信号线并行。这带来两个相互叠加的问题：第一，随着导线缩小，其电阻上升，恰在功耗需求增加之际加剧 IR 压降；第二，电源轨与信号布线**争夺**稀缺的下层金属资源，制约标准单元密度并迫使单元变高。

这种拥塞已成为主要的微缩瓶颈。即使晶体管可以排得更紧密，下层无法同时容纳电源和信号布线也会限制标准单元库的密度。

5.2 埋入式电源轨（BPR）——过渡步骤

一种过渡方案是**埋入式电源轨（BPR）**：不再在后道金属中布设电源轨，而是**向下刻蚀进入硅衬底（或 STI）**形成沟槽，并以难熔金属（**钌、钨或钴**——之所以需要难熔金属，是因为它必须经受后续的高温前道工艺）填充。BPR 直接连接晶体管源/漏，**将电源轨从 M0/M1 移除**，释放这些层用于信号布线，估计可将标准单元布线效率提高 **10–15%**。BPR 是迈向完整背面供电的垫脚石。

5.3 背面供电——完整解决方案

完整的解决方案是将**整个供电网络移至晶圆背面**。正面**只承担信号布线**，而专用的**背面金属网络**（具有宽而低阻的 Vdd/Vss 平面）通过直接落在源/漏接触上的**背面通孔（纳米硅通孔）**向晶体管供电。这将两个相互竞争的网络分置于晶圆两侧，大幅降低 IR 压降（背面平面可以做得厚且低阻），并释放正面后道以实现更密集的信号布线。

实现这一目标需要全新的工艺流程：完成正面晶体管和后道 → **将晶圆正面朝下键合到载片上** → **翻转并从背面减薄**原晶圆至几微米（露出晶体管源/漏接触的底部）→ 刻蚀**背面通孔**以落在这些接触上 → 沉积阻挡层/籽晶层并填充金属 → 构建**背面 PDN 金属层** → 与最终封装基板键合。

5.4 英特尔 PowerVia

英特尔的 **PowerVia** 是首个进入大批量生产的背面供电技术，在18A 上与 RibbonFET 搭配（2025年底开始大批量生产；Panther Lake 于2026年初推出）。英特尔面向14A 的下一代方案 **PowerDirect** 则通过专用的背面接触直接向每个晶体管的源极和漏极供电。在 PowerVia 中，正面仅包含信号布线，背面包含带有 Vdd/Vss 平面的 PDN，并有**落在源/漏接触上的背面通孔**（一种“直接背面接触”方案）。晶圆加工流程：完成正面器件与后道 → 键合到载片晶圆 → 翻转并减薄器件晶圆以露出源/漏 → 刻蚀背面通孔 → 阻挡层/籽晶层/填充 → 构建背面 PDN → 连接封装。

英特尔在**基于 Intel 4 工艺的测试载体（2023年披露）**上演示了 PowerVia，报告称供电效率大幅提升（在其测试数据中，与 PDN 相关的 IR 压降损耗降低约90%）、频率提升约6%，标准单元利用率也有显著改善——在集成到18A 之前验证了这一概念，18A 的背面通孔间距目标约为20–30nm。

5.5 台积电 A16——超级电轨（Super Power Rail）

台积电的背面供电技术被命名为**超级电轨（Super Power Rail，SPR）**，首次用于 **A16 节点**。台积电最初将 A16 的量产目标定在2026年下半年；在2026年4月的技术研讨会上，台积电表示 A16 将于2026年具备生产就绪条件，但将客户放量列为 **2027年**（据媒体报道）。值得注意的是，**A14（2028年大批量生产）在推出时不采用 SPR**，带 SPR 的版本将于2029年跟进（据报道），因此背面供电仍是面向 HPC/AI 设计的高端选项，而非默认配置。A16 本质上是 **N2P 设计规则加背面供电**。台积电的实现在背面通孔接触晶体管的细节上与英特尔不同（台积电的 SPR 通过一种背面接触方案直接连接源/漏，针对功耗最高的高性能设计进行了优化）。台积电的目标是在相同复杂度下，相较 N2P 实现约 **8–10% 的性能提升（或 15–20% 的功耗降低）**。背面供电改变了设计规则和工艺设计套件（PDK），因此 A16 是与 N2 显著不同的设计目标。

5.6 三星的 BSPDN 路线图

三星也在推进背面供电，但其公开时间表不如台积电和英特尔详细。三星的 **SF2** 一代（自2025年底起投产，如 Exynos 2600）推进了 GAA 微缩，其2024年的路线图将背面供电安排在约2027年的 **SF2Z** 上。后续报道并不一致：据报道，三星在2026年5月的 SAFE 论坛上未提及 SF2Z，且 **SF1.4 据报道已从2027年推迟至2029年**，在此期间三星将专注于 SF2 家族的改进（SF2P、SF2P+）。因此，三星背面供电的时间应视为不确定。

5.7 BSPDN 对设备的影响

背面供电带来了一整套全新的设备需求——实际上是把前道级别的加工带到了晶圆背面：

- **背面减薄：** 通过研磨和化学机械平坦化（CMP）将晶圆减薄至 **<5μm**（有时 <2μm），要求极高的均匀性和应力控制——任何不均匀都会造成整个芯片的良率损失，而超薄晶圆在机械上非常脆弱（迪思科（DISCO）、Okamoto、应用材料/荏原（Ebara）的 CMP）。
- **背面通孔刻蚀：** 穿过剩余薄硅层的**纳米级通孔**的高深宽比（>40:1）各向异性等离子体刻蚀，在亚 100nm 通孔直径下需严格控制 CD——一种类似 Bosch 工艺、但尺度远小于常规硅通孔（TSV）的新型刻蚀。
- **背面阻挡层/籽晶层 ALD：** 在高深宽比背面通孔中保形沉积阻挡层和籽晶层。
- **载片键合与解键合：** 临时晶圆键合（如 ZoneBond，以及 SUSS MicroTec 和 EV Group 的设备），所用粘合剂需经受后续加工，另需热/激光解键合。
- **背面与正面对准：** **透过减薄后的硅**将背面通孔与正面晶体管接触对准，采用**红外（IR）对准**（硅对能量低于带隙的红外光透明），套刻目标低于约10nm——这是全新的量测与对准挑战。
- **热管理：** 减薄改变了散热路径；背面金属可兼作散热层，但背面供电器件的热设计是一个新的考量因素。

因此，BSPDN 生动说明了单一架构创新如何波及整个设备生态系统，在减薄、键合、背面刻蚀和背面量测领域创造出新的高价值市场——并将先进封装设备厂商（EVG、SUSS、迪思科、Besi）更深地拉入前道流程。

第6节：CFET（互补场效应晶体管）——下一次架构转变

6.1 CFET 概念

在 GAA 纳米片之后，下一次计划中的架构转变是**互补场效应晶体管（CFET）**，它在单个单元的占地面积内将 **nMOS 和 pMOS 晶体管垂直堆叠**——n 沟道在下、p 沟道在上（或反之）。在以往所有架构中，n 型和 p 型器件在平面内**并排**放置，由 n 阱/p 阱边界分隔并占用水平面积。CFET 通过向垂直方向发展消除了这种水平间隔，**相对于 GAA 纳米片将标准单元面积缩小约50%**——这一密度增益相当于一个完整节点，是通过器件本身的三维堆叠而非尺寸缩小实现的。

6.2 两种实现方式：单片式与顺序式

构建 CFET 有两种根本不同的方式：

- **单片式 CFET：** 上下两层晶体管在一片晶圆上以**单一、连续的工艺流程**构建，即生长一个包含两层器件所需各层的高超晶格并一起加工。这是更优雅、最终密度更高的方案，但受工艺约束：上层的每一个高温步骤（源/漏外延、激活退火）都必须与已形成的下层相容，热预算受到严格限制。
- **顺序式 CFET：** 下层在一片晶圆上完成全部加工，然后将第二片晶圆**键合在其上方**、减薄，并在其上加工上层。其决定性优势是**热预算自由**——每层在键合前分别加工，因而都可以使用完整的热预算，并分别针对 n 型或 p 型独立优化。代价是需要**极其精确的晶圆对晶圆键合对准**，以及形成连接两层的**层间通孔**。

6.3 单片式 CFET 详解

单片式工艺流程生长 **SiGe/Si/SiGe/Si** 之类的超晶格，下部的层对形成一种器件类型，上部的层对形成另一种，然后：对双层叠层进行图形化；为**两层**都形成内侧墙（使 GAA 的内侧墙复杂度加倍）；选择性释放沟道；以及——关键挑战——为 n 沟道和 p 沟道形成**各自独立的栅叠层**。由于 nMOS 和 pMOS 需要不同的栅极功函数，而两层又在垂直方向紧邻，工艺必须先形成下层栅极、**对其加以保护**，然后形成上层栅极，并在上下栅极之间采用**自对准介质隔离**。下层栅极形成后，所有后续高温步骤都不能损伤它——这使得**低温工艺和激光退火不可或缺**。IMEC 在 **IEDM 2022** 上展示了首个**单片式 CFET 集成**，采用 SiGe 下层沟道（pMOS）和 Si 上层沟道（nMOS），接触多晶硅间距为48nm——这是一个里程碑式的概念验证。

6.4 顺序式 CFET 详解

顺序式流程先完成**晶圆1（下层）**的前道（FEOL）、中道（MOL）和部分后道加工，然后以亚100nm（理想情况下 <20nm）的套刻精度将**晶圆2面对面键合**，减薄晶圆2，并在其上加工**上层**。其优势在于完全的热预算自由以及 n/p 独立优化；挑战在于**键合对准精度**（连接两层的层间通孔要求整片晶圆的套刻精度达到 <20nm 量级，理想情况下 <10nm）以及**层间通孔（ITV）**的刻蚀与填充。英特尔在 IEDM（2021–2023年）上发表了包括 ITV 电阻测量在内的 CFET 研究；英特尔和台积电都介绍过各自的 CFET 研究路径。

6.5 叉片（Forksheet）——过渡步骤

在 GAA 纳米片与完整 CFET 之间，存在一种可能的过渡方案——**叉片（forksheet）**，主要由 IMEC 开发。在叉片结构中，nMOS 和 pMOS **并不堆叠**，而是非常紧密地并排放置，中间以一道薄的**介质墙**隔开。这道墙使 n 型和 p 型器件可以比标准纳米片排得更紧（因为介质墙允许更小的 n-p 间距，并可在两侧独立进行栅极图形化），带来相对于 GAA 纳米片约 **10–20% 的密度提升**——低于 CFET 的约50%，但工艺复杂度要低得多。叉片可以在完整 CFET 就绪之前充当过渡技术；imec 的2026年路线图将**“外墙式”叉片**（将介质墙移至单元边界以便于制造）安排在 **A10** 一代，延长纳米片时代，之后由 CFET 在 A7 接棒。

6.6 CFET 何时进入大批量生产?

早先的业界预期将首次 **CFET 量产定在2027–2029年前后**；到2026年，共识已推迟至 **2030年代初**，且很可能**首先用于 SRAM 和单元库**（其规则结构容错性更强），而非完整的随机逻辑，更广泛的逻辑应用随后跟进。IMEC 的2026年路线图将 CFET 安排在其 **A7（0.7nm 级）**一代——各方报道的时间从最早约2031年到约2033年不等——并将背面供电视为前提条件；英特尔讨论过14A 之后的 CFET；台积电介绍过面向 A14 之后各代的 CFET 研究，但其2026年4月发布的直至2029年的路线图（A14、A13、A12）仍基于纳米片。IRDS 预测 CFET 级的接触多晶硅间距约为30–35nm，密度超过 **400 MTr/mm²**。

6.7 CFET 所需的设备使能技术

CFET 需要一系列全新或大幅扩展的设备能力：

- 针对**双材料叠层**的**高选择比沟道释放**（可能需要独立释放两种不同类型的沟道）。
- 具有优良界面质量（低 Dit）的**低温（<400°C）栅叠层和介质**，以保护已形成的器件层。
- **10nm 以下层间通孔**的高深宽比刻蚀与填充。
- 顺序式方案所需的**低于约10nm（3σ）的晶圆对晶圆键合套刻精度**——超出当前量产键合能力。
- 用于堆叠沟道栅极填充的、开口**小于3nm 的 ALD 间隙填充**。
- 能填充最窄间隙的**无铜栅极金属（Ru、Mo）**。

因此，CFET 代表着先进晶体管工艺与先进封装中的晶圆键合及三维集成技术的融合——这表明微缩的未来在于**垂直的、三维的器件集成**，而非继续进行平面缩小。

第7节：超越硅——二维沟道材料与其他器件架构

7.1 为何要超越硅沟道?

在极短的沟道长度下（物理沟道低于约5nm），即使是薄的硅纳米片也会遇到极限。硅的**体厚度**无法降到几纳米以下，否则会出现迁移率退化、表面粗糙度散射和量子限制效应，而硅的能带结构（有效质量、能谷简并）也带来了内在约束。为了在保持沟道足够薄以获得良好静电特性的同时进一步缩短栅长，研究人员将目光投向二**维（2D）沟道材料**，其中最重要的是 MoS_2 等**过渡金属硫族化合物（TMD）**，它们可以仅有**单个单分子层（约0.65nm）厚**——远薄于任何硅片——同时仍能导电。更薄的沟道体意味着栅极可以在短沟道效应占主导之前控制更短的沟道，而 TMD 较高的带隙还能降低关态漏电。（本文第7节仅作概述；文件23对相关研究有完整深入的介绍。）

7.2 MoS_2 与过渡金属硫族化合物

TMD（MX_2，其中 M = Mo、W，X = S、Se、Te）是由弱范德华力结合的层状晶体，因此可以减薄到单个分子层。主要候选材料包括：**MoS_2**（nMOS，单层带隙约1.8eV）、**WS_2**（nMOS）、**WSe_2**（pMOS/双极性）以及 **hBN**（一种可用作栅介质或衬底的绝缘二维材料）。原子级厚度的沟道体和较高的带隙使它们成为极具吸引力的超微缩沟道候选材料。

一项里程碑式的制造演示来自 **IMEC 2023年**的成果：首次展示了通过 MOCVD 生长的 **300mm 晶圆级 MoS_2 nMOS 晶体管**，栅长30nm，采用 HfO_2 顶栅介质——这是一个关键证明，表明二维沟道原则上可以用与量产兼容的工艺制造，而不仅限于实验室中的微小薄片。三大持续存在的障碍是：**接触电阻**（金属/TMD 界面的费米能级钉扎形成肖特基势垒；MIT 演示的铋等半金属接触可大幅改善）、**缺陷密度**（CVD/ALD 生长的 TMD 含有约10^{12}–10^{13} cm^{-2} 量级的硫空位，降低迁移率和均匀性）以及**介质集成**（TMD 表面惰性、无悬挂键，阻碍常规高 k ALD 成核，需要籽晶层或特殊处理）。IRDS 预计 TMD 晶体管约在2027年进入工艺开发，最早约2030–2031年才会进入大批量生产，且最可能首先作为**特定的一层**（如顺序式 CFET 中的上层 pMOS），而非完整的 TMD 逻辑技术。

7.3 碳纳米管场效应晶体管（CNFET）

碳纳米管——卷成管状的石墨烯片——具有近弹道输运和极高的本征迁移率，MIT 在 **2019年用约14,000个 CNFET 构建了一款16位 RISC-V 微处理器**，广为人知。但 CNFET 面临严峻的可制造性障碍：生长出的纳米管中有三分之一是金属性的（会造成短路，要求半导体性纯度 >99.99%）；纳米管必须以高密度**平行于电流方向排列**（约100–200根/μm 才能获得有竞争力的驱动电流）；工艺还必须与后道兼容并能经受苛刻的化学处理。目前尚无主要晶圆代工厂有明确的 CNFET 大批量生产路线图；它仍属于2030年以后的探索性研究。（详见文件23。）

7.4 锗与 III-V 族沟道

- **锗**的空穴迁移率约为硅的4倍，因而对 **pMOS** 具有吸引力。锗已被用作 SiGe 应力源，纯锗 p 沟道也已得到演示（IMEC，VLSI 2022），但锗 nMOS 性能较差（费米能级钉扎），且锗需要 SiGe 缓冲层和精细的 GeO_2 界面钝化。锗 pMOS 可能找到小众用途，但不在主流逻辑规划之中。
- **用于 nMOS 的 III-V 族（InGaAs）：** InGaAs 的电子迁移率是硅的数倍，对高性能 nMOS 具有吸引力。英特尔曾演示 InGaAs nMOS FinFET 与 SiGe pMOS 的共集成（IEDM，2015–2018年），但 III-V/Si 共集成受困于**污染问题**（硅晶圆厂中的砷和磷）、**穿透位错**（需要深宽比捕获技术才能在 Si 上生长 III-V）以及成本。主流逻辑已**基本放弃 III-V 沟道**，转而专注于硅纳米片，并从长远看转向 TMD。

总体结论是：在近中期，沟道仍将是**硅**（纳米片，随后在 CFET 中堆叠），**二维 TMD** 是最激进微缩层级最可信的长期继任者——而锗、III-V 族和碳纳米管则退居小众应用或探索性研究。

第8节：后道微缩——互连材料转型

8.1 互连 RC 问题

尽管大量关注集中在晶体管上，**互连**——多层金属布线——已成为先进节点性能的主要限制因素。问题在于 **RC 延迟**：导线电阻（R）与电容（C）的乘积决定了信号沿导线的传播延迟，而随着导线缩小，对于许多关键路径而言，这一延迟如今已**超过晶体管的开关延迟**。随着间距缩小，R 和 C 都朝不利方向变化。

电阻： 当铜导线截面缩小时，其电阻上升速度超过简单几何公式 $R = \rho L/A$ 的预测，因为在纳米尺度下电子会在**晶界和导线表面**发生散射，使铜的有效电阻率远高于其1.7 μΩ·cm 的体电阻率——在约10nm 宽的线条中达到约5–8 μΩ·cm。更糟的是，**阻挡层**（用于阻止铜扩散的 TaN/Ta）无法随之缩小：固定约2nm 的阻挡层在越来越窄的导线中占据越来越大的比例，留给导电铜的空间越来越少。

电容： 通过在导线之间使用**低 k 介质**降低线间电容——碳掺杂氧化物 **SiOCH（k≈2.7–3.0）**和**多孔超低 k 介质（k≈2.0–2.5）**。但降低 k 值需要引入孔隙，这会使介质**机械强度变差**，在刻蚀、灰化、CMP 和封装过程中容易受损——因此 k 值不能无限降低（k<2.0 需要孔隙率极高、极其脆弱的薄膜）。

8.2 铜的极限与过渡金属

当半间距低于约15nm 时，铜的电阻率劣势以及无法缩小的阻挡层使其竞争力日益下降，推动了互连金属的一次历史性转变：

- **钌（Ru）：** 体电阻率7.1 μΩ·cm——高于铜的体电阻率，但 Ru 几乎**不需要阻挡层**（可以无阻挡层或仅用超薄衬层沉积，且抗扩散），因此在极窄尺寸下，其**总**有效电阻（金属 + 阻挡层）可能**低于**铜。Ru 通过 ALD/CVD 沉积（前驱体如 $Ru(DMBD)(CO)_3$），台积电和三星正在将其开发用于最底层的后道金属；它还支持铜大马士革工艺无法实现的**减成刻蚀**和自对准方案。

- **钼（Mo）：** 体电阻率5.3 μΩ·cm，具有自钝化特性，**无需阻挡层**；通过 CVD/ALD 沉积（MoF_6 或 $MoCl_5$ 化学体系）。英特尔发表了 Mo 后道研究（VLSI，约2023年），目标是将其集成到先进节点中。
- **钴（Co）：** 台积电在 N7 中用于**最底层金属（M0）和接触**，在极小尺寸下比铜具有更好的间隙填充能力和抗电迁移性能，尽管体电阻率更高。
- **铱（Ir）**及其他难熔金属仍处于小众研究阶段。

8.3 空气间隙与新型图形化

为将电容降到超低 k 介质都无法达到的水平，**空气间隙互连**用**空气（k≈1.0）**替代选定导线之间的介质：金属形成后，沉积牺牲介质，然后通过受控的**夹断（pinch-off）**在导线之间留下空气间隙。台积电自 N5 起在部分上层金属中采用空气间隙，为获得电容优势而接受一定的良率/机械风险。

新的图形化方法伴随金属转型而来：**半加成工艺（SAP）**（从籽晶层向上电镀金属，而非大马士革的填充-抛光）以更少的步骤实现更细的间距；**自对准通孔**（利用选择性沉积或刻蚀使通孔与金属线自对准，消除通孔与金属之间的套刻要求）正在为 N2/18A 及以下节点开发；**区域选择性沉积**使金属选择性地生长在金属而非介质上，实现与图形无关的填充和自对准结构。这些共同反映出一个更广泛的转变：从主导后道25年的铜大马士革范式，转向由**无阻挡层金属、减成与半加成图形化、选择性沉积和空气间隙**组成的新工具组合——这是自引入铜以来最重要的后道转变之一。

第9节：逐节点设备需求汇总

本节针对每个节点/时代，汇总主要工艺模块的主要设备需求和转变。

28nm（HKMG 节点，2011–2013年）——最后一个主要平面节点

- **光刻：** ArF 浸没式（193i）；大多数层采用单次图形化，最紧密间距处开始出现双重图形化。
- **薄膜沉积：** 引入**高 k/金属栅（后栅）**——ALD HfO_2 以及 PVD/ALD 功函数金属。
- **刻蚀：** 常规介质与导体刻蚀；金属栅刻蚀。
- **CMP：** 为 HKMG 和新增金属层增加的步骤。
- **量测：** 标准 CD、薄膜和套刻量测；HKMG 推动更严格的栅叠层量测。
- **离子注入/退火：** 尖峰快速热处理（RTP）；常规结。

22nm/20nm（FinFET 导入，2012–2014年）

- **光刻：** 193i，鳍采用 **SADP**；双重图形化扩大应用。
- **薄膜沉积：** 在三维鳍上的保形栅叠层 ALD；**选择性 SiGe/SiP 源/漏外延**（应力源）。
- **刻蚀：** **鳍刻蚀**与鳍回刻；自对准接触刻蚀。
- **CMP：** 用于鳍/STI 和自对准接触的额外 CMP。

- **量测：** 全新的三**维鳍量测**（通过光学关键尺寸量测（OCD）和 CD-SEM 测量鳍高/鳍宽）；鳍 LER 控制。
- **离子注入/退火：** 面向三维结构的保形/倾角注入；先进退火。

16nm/14nm（FinFET 成熟期，2015–2016年）

- **光刻：** 关键层采用 **LELE** 多重图形化。
- **薄膜沉积：** 更高锗含量的 SiGe 源/漏；**钴局部互连**（台积电）；引入**空气间隙介质**（英特尔）。
- **刻蚀：** 更严格的导体/介质刻蚀；自对准接触走向成熟。
- **CMP：** 钴及额外金属 CMP。
- **量测：** 多重图形化所需的更严格套刻；芯片内 CD 均匀性。
- **离子注入/退火：** 先进结工程；激光退火应用增加。

10nm/7nm（多重图形化顶峰，2017–2019年）

- **光刻：** 鳍/栅采用 **SAQP**；**导入 EUV**（三星 SF7 率先；台积电 N7+）；EUV 版本使用4–12个以上 EUV 层。
- **薄膜沉积：** **Co 和 Ru 下层金属**；更多金属层（15层以上）；超低 k 介质。
- **刻蚀：** 紧密的后道间距要求新的刻蚀选择比；与 EUV 兼容的刻蚀和光刻胶修整。
- **CMP：** Co/Cu CMP，严格控制凹陷/侵蚀。
- **量测：** EUV 套刻与随机缺陷检测开始出现。
- **离子注入/退火：** 超浅结；用于降低接触电阻的激光尖峰退火。

5nm/4nm（EUV 成为主流，2020–2022年）

- **光刻：** 所有关键层**全面采用 EUV**（10层以上）；EUV 成为关键图形化的主力。
- **薄膜沉积：** **Ru 局部互连**；SiGe 纳米片超晶格外延在并行研究线上推进；先进间隙填充。
- **刻蚀：** EUV 图形转移；纳米片选择性刻蚀开发。
- **CMP：** 空气间隙与超低 k CMP；面向 AI 芯粒（Chiplet）的混合键合 CMP。
- **量测：** EUV 随机缺陷检测规模扩大；套刻要求更严格。
- **离子注入/退火：** 面向接触电阻的最大激活激光退火。

3nm（FinFET 末期/首个 GAA，2022–2024年）

- **光刻：** 20个以上 EUV 层；最紧密间距采用 EUV 双重图形化（LELE-EUV）。
- **薄膜沉积：** **内侧墙 ALD**；**纳米片间隙内的高 k 栅极填充 ALD**；超晶格外延投入量产（三星 SF3）。
- **刻蚀：** **纳米片沟道释放选择性刻蚀**；内侧墙横向回刻。
- **CMP：** 薄叠层 GAA CMP；持续的混合键合 CMP。
- **量测：** 针对埋藏纳米片尺寸的**单元内三维量测**。

- **离子注入/退火：** 原位掺杂外延占主导；超低热预算退火。

2nm（GAA 主流，2025–2026年）

- **光刻：** 标准 NA EUV 加 EUV 多重图形化（英特尔18A、台积电 N2 和三星 SF2 均未采用 High-NA）；High-NA 处于开发/早期层级试验阶段；套刻 <2nm。
- **薄膜沉积：** **Ru/Mo 后道金属**投入量产；7nm 以下间隙内的栅极填充 ALD；背面阻挡层/籽晶层 ALD（用于 BSPDN 版本）。
- **刻蚀：** 高选择比沟道释放；用于 BSPDN 的**背面通孔刻蚀**；内侧墙。
- **CMP：** **晶圆背面减薄至 <5μm**；Ru/Mo CMP。
- **量测：** 单元内三维量测；背面与正面的红外对准；**接触电阻 <10 Ω·μm²** 控制。
- **离子注入/退火：** 与背面/三维加工兼容的局部激光退火。

1.4nm/1nm（CFET 研究、BSPDN 成为标准，2027–2029年）

- **光刻：** **导入 High-NA EUV**（英特尔14A 率先，计划2027年风险试产；台积电 A14 不采用 High-NA），并在2030年前后逐步成为关键层的**主力**扫描式光刻机；大尺寸芯片采用视场拼接。
- **薄膜沉积：** **小于3nm 的 ALD 间隙填充**；双层栅极金属（Ru/Mo）；面向 CFET 器件层的低温高 k 介质；顺序式 CFET 键合界面。
- **刻蚀：** **双材料沟道释放**；10nm 以下**层间通孔**刻蚀；全面自对准。
- **CMP：** 顺序式 CFET 键合 CMP（亚纳米级粗糙度）；超薄背面。
- **量测：** 双层三维量测；**晶圆键合套刻 <10nm**；自对准通孔量测。
- **离子注入/退火：** 超低热预算、按器件层选择性激活（激光/闪光退火）。

贯穿所有时代的主线清晰可见：每一次节点转换**不再只是简单的缩小，更多的是新材料、新三维结构、新的选择性和原子级工艺以及新的量测**——这正是为什么即使尺寸微缩的步伐放缓，设备产业的价值却在增长。最困难、价值最高的设备挑战如今集中在 **EUV/High-NA 光刻、选择性与原子层刻蚀（ALE）、保形与选择性 ALD、混合键合、背面加工以及单元内三维量测**——这些都是 GAA、背面供电和 CFET 时代的使能技术。

第10节：光刻路线图的整合

光刻是路线图的节奏决定技术，其演进与上述每一次架构转变紧密交织。本节将光刻路线图与器件路线图整合起来。

10.1 EUV 产能（吞吐量）提升

EUV 的经济可行性取决于**产能（每小时晶圆数，wph）**和**可用性（稼动率）**，而两者历来都受光源功率制约。扫描式光刻机的演进：**NXE:3400C** 在约250W 光源功率下达到约170 wph；**NXE:3600D** 通过改进光源、光学和套刻，将产能推高到约160–220 wph；**NXE:3800E**（2024年起出货）的额定产能约为220 wph；高数值孔径的 **EXE:5000/5200** 尽管曝光视场缩小，目标产能仍为约185–200 wph（量产级 **EXE:5200B** 于2025年开始向客户交付）。每一步都需要提高光源功率（向250–500W 乃至更高迈进）、延长收集镜/光学元件寿命并提升稼动率——正是这些不起眼的工程工作，把 EUV 从科研项目变成了大批量生产的主力。产能之所以格外重要，是因为 EUV 与多重图形化相互竞争：只有当 EUV 设备运行得足够快速、可靠时，单次 EUV 曝光才能取代多次浸没式曝光。

10.2 EUV 加多重图形化（EUVL-MP）

当间距缩小到单次标准 NA EUV 曝光（0.33 NA）无法分辨的程度（量产 k1 下约28–30nm 间距）时，产业面临选择：**EUV 多重图形化**还是 **High-NA 单次曝光**。EUV 双重图形化——**LELE-EUV**（两次 EUV 曝光和刻蚀）或**自对准 EUV 多重图形化（SAOP，自对准八重/光刻变体）**——以增加工艺步骤和套刻难度为代价，将标准 NA EUV 延伸到20nm 以下间距。这在 N3/N2 的最紧密层上已有使用。经济交叉点——单次 High-NA 曝光（设备约3.8亿美元，曝光视场减半）何时比 EUV 双重图形化（设备约2亿美元）更便宜——是决定 High-NA 采用进程的核心问题，这使得 High-NA 首先用于需要最多 EUV 多重图形化次数的层。

10.3 High-NA EUV 采用曲线

- **英特尔18A/14A：** 英特尔是**先行者**，2024年接收了首台商用 EXE:5000，据报道已于2026年初在俄勒冈州 D1X 研发晶圆厂完成一台 **EXE:5200B** 的验收。英特尔并未如早先预期那样在18A 导入 High-NA，而是将 **14A**（计划2027年风险试产、2028年大批量生产）作为其**首个 High-NA 节点**，同时为客户提供低 NA 备选方案；14A 的产能建设与已确认的外部需求挂钩，客户决策预计在2026年下半年至2027年上半年之间做出。
- **台积电 A16 → A14 → A13/A12：** 台积电一贯保守，A16 和 A14（2028年大批量生产）均**未**采用 High-NA；据媒体对其2026年4月路线图的报道，A13 和 A12（2029年）也计划延续0.33 NA EUV 加多重图形化。根据阿斯麦2026年10月财报电话会议的纪要，台积电计划在 **2030年**前后大批量使用 High-NA。
- **三星：** 根据同一阿斯麦电话会议纪要，三星计划在 **2028年**前后大批量使用 High-NA；据报道其路线图将 High-NA 与1nm 级节点挂钩。存储器厂商也在评估将 High-NA 用于未来的 DRAM。
- 关键逻辑层的**全面 High-NA 转换**目前预计在 **2030年及以后**，届时设备、光刻胶和掩模都将趋于成熟——晚于数年前设想的2028–2030年窗口。

10.4 EUV 掩模基础设施

掩模生态系统是一个关键却常被忽视的瓶颈：

- **掩模基板：** EUV 掩模基板（镀有多层膜、无缺陷的衬底）仅由三**家公司**——**AGC、信越化学（Shin-Etsu）和 Hoya**——供应，且对大于20nm 的缺陷，其缺陷密度必须低于约0.003/cm²，洁净度要求极其苛刻。基板供应是一个实实在在的制约因素。
- **保护膜：** EUV 保护膜必须在13.5nm 波长下实现约90% 的透过率（光线需两次穿过），同时承受 1000 W 以上的 EUV 功率。多晶硅保护膜的透过率约为88–90%；目标透过率 >95%、耐热性更高的**碳纳米管（CNT）保护膜**正在为更高功率的扫描式光刻机开发。
- **光化检测：** 与 EUV 相关的掩模缺陷只能在13.5nm 波长下才能看到，因此需要**光化检测（蔡司 AIMS EUV）**。随着2nm 级间距使随机掩模缺陷变得关键，更快的光化检测成为一项门槛能力——而目前光化检测的产能有限，确实制约着掩模认证。

10.5 光刻路线图中的 DSA 与 NIL

- **定向自组装（DSA）：** 在 EUV 预图形（图形外延）引导下的嵌段共聚物自组装，可以修正粗糙度并倍增图形密度，与 EUV 结合有望达到约14nm 半间距。IRDS 展望认为 DSA 将在**2026–2028年前后用于特定层（接触、通孔）**进入大批量生产，前提是缺陷密度得以降低（这是目前的障碍）。（DSA 研究见文件23。）
- **纳米压印光刻（NIL）：** 佳能（Canon）的 FPA-1200NZ2C 具有极低的单层成本和亚10nm 分辨率，率先在 **3D NAND 闪存**中获得量产立足点；由于缺陷和套刻挑战，其在逻辑中的应用仍是研究课题，用于逻辑大批量生产的污染管理也尚未得到验证。

因此，光刻路线图与器件路线图并行推进：标准 NA EUV 支撑了5nm–3nm；EUV 多重图形化和首批 High-NA 层支撑2nm–1.4nm；而 High-NA 将成为1nm 级及以下关键层的主力扫描式光刻机——这一切都建立在脆弱的掩模、保护膜、光刻胶和检测生态系统之上，其重要性不亚于扫描式光刻机本身。

第11节：路线图时间线比较表（2020–2030年）

下表比较了三家最先进制程制造商以及 IBM 研究院的路线图。IBM 研究院是研究领域的风向标（IBM 没有最先进制程的量产晶圆厂，但率先提出器件概念，例如其2021年的2nm 纳米片测试芯片及其 CFET 研究）。每个单元格注明架构、关键创新、EUV 状态和代表性产品。

年份	台积电	英特尔	三星	IBM 研究院
2020	**N5**——FinFET；全面 EUV（10层以上）成为主流；Apple A14	**10nm** Ice Lake → Tiger Lake（FinFET，尚未采用 EUV）	**SF5（5LPE）**——FinFET，EUV	2nm 纳米片研究进行中
2021	**N5P、N4**——FinFET+ 改进；Apple A15	**Intel 7**（10nm Enhanced SuperFin，FinFET）	**SF4**——FinFET，EUV 改进	**2nm 纳米片测试芯片**（首次公开，宣称约333 MTr/mm²）
2022	**N3**——FinFET；约20个 EUV 层；高密度单元库	**Intel 4**——英特尔首个 EUV 节点（FinFET）	**SF3E**——**首个商用 GAA（MBCFET）**	CFET 研究；纳米片微缩

年份	台积电	英特尔	三星	IBM 研究院
2023	**N3E、N3P**——FinFET 版本；N3 全面爬坡	**Intel 3**——EUV FinFET，面向代工	**SF3**——GAA 爬坡	**单片式 CFET** 演示（与 imec 生态合作）
2024	**N2 风险试产**——台积电首个 GAA（纳米片）	**Intel 20A 取消（9月）**；**18A 风险试产**——RibbonFET + PowerVia；首台 EXE:5000	**SF2 开发**——GAA 微缩	CFET / 二维材料研究
2025	**N2 大批量生产（第四季度）**——GAA 纳米片；NanoFlex；约20个以上 EUV 层；产能售罄	**Intel 18A 大批量生产**（2025年底，Fab 52）——RibbonFET + PowerVia；标准 NA EUV	**SF2 大批量生产**——GAA（Exynos 2600）；背面供电推迟	研究 → 早期 CFET 载体
2026	**N2P** 放量（下半年）；N2 多厂爬坡；**A16** 具备生产就绪条件	**Panther Lake** 发布；**18A-P** 风险试产（6月）；14A PDK；EXE:5200B 完成验收（据报道）	**第二代 SF2（SF2P）**爬坡（下半年）；Tesla AI5/AI6 订单落地泰勒厂	CFET / TMD 研究
2027	**A16 放量**——首个超级电轨（背面供电）；N2X	**Intel 14A 风险试产**——首个 High-NA 节点；PowerDirect	**SF2P+ / SF2Z（BSPDN）**——时间不确定	**CFET 研究 → 首批演示**趋于成熟
2028	**A14 大批量生产**——第二代纳米片，推出时不采用 High-NA、不采用 SPR；N2U	**Intel 14A 大批量生产**（规模取决于外部客户）	SF2 家族改进；**约 2028年大批量使用 High-NA**（据阿斯麦电话会议纪要）	超越 CMOS / 二维材料研究
2029–2030	**A14 + SPR、A13、A12**（2029年）；约2030年大批量使用 High-NA（据报道）	14A 衍生节点；CFET 研究载体	**SF1.4**（据报道推迟至2029年）；约2030年采用 High-NA 的1nm 级节点	二维沟道与超越 CMOS 演示

几个规律十分突出。**台积电的保守**（N3 之前一直使用 FinFET，直到 N2 才采用 GAA）与三**星的激进**（2022年在 SF3 上率先采用 GAA）以及**英特尔的双重跨越**（在18A 同时引入 RibbonFET 和 PowerVia，随后在14A 推出业界首个计划中的 High-NA 节点）形成鲜明对比。**IBM 研究院**一贯比量产早数年演示新概念（2nm 纳米片、CFET），扮演着产业先遣侦察兵的角色。而**本十年后半段**，所有参与者都汇聚于三大主题：**背面供电成为标准、High-NA EUV 成为主力、CFET 从研究走向早期生产**——这证实了下一个微缩时代从根本上是三**维的**。2025–2026年三家路线图的更新也呈现出一个共同的**时间表拉长**模式：台积电 A16 的放量从2026年下半年推迟到2027年，A14 推出时既无 High-NA 也无背面供电；三星 SF1.4 据报道推迟到2029年；CFET 的预期也从2020年代末推迟到2030年代初。表外，日本的 **Rapidus** 自2025年7月起已在其位于千岁的 IIM-1 晶圆厂运行2nm GAA 原型晶体管，计划于2026年底推出客户测试芯片，目标在2027财年下半年实现大批量生产；而 **imec 的2026年路线图**已延伸至约2038年的 A3（约0.3nm 级）（第19节）。

第12节：特色工艺与非先进制程路线图

并非整个产业都在追逐最先进制程。半导体制造中庞大且具有战略意义的一部分运行在**成熟节点和特色工艺节点**上，拥有各自的路线图、经济模式和设备市场。

12.1 成熟节点（28nm、40nm、65nm 及以上）

成熟节点依然极为重要，因为大多数芯片并不需要最先进的晶体管。微控制器、电源管理 IC、模拟、射频、显示驱动、图像传感器以及绝大多数汽车和物联网芯片都采用28nm 及更老的工艺制造。**2020–2021年的芯片短缺**在很大程度上是成熟节点的短缺，暴露出这部分产能的关键性。作为回应，**CHIPS 法案及其他补贴**资助了本土成熟节点产能建设（格芯纽约州马耳他扩产、台积电亚利桑那28nm、德州仪器的模拟晶圆厂等）。成熟节点的设备市场自成一体：它青睐**翻新的浸没式扫描式光刻机和较老的 CVD/刻蚀设备**、更长的折旧周期以及拥有成本更低的设备——在这个市场中，**中国本土设备厂商**（北方华创（NAURA）、中微公司（AMEC））正在获得可观份额，其经济性奖励的是可靠性和成本，而非尖端能力。

12.2 FD-SOI（全耗尽绝缘体上硅）

FD-SOI 是由**意法半导体（STMicroelectronics）和格芯**倡导的另一条微缩路径（28nm FD-SOI、**22FDX**、**12FDX**）。它在**薄埋氧层上的超薄体（UTBB）**上构建平面晶体管，无需鳍即可获得良好的静电特性，并独特地支持**背栅（体）偏置**——在埋氧层下方的衬底上施加电压，在大范围内动态调节阈值电压。这带来了出色的**低功耗运行、强劲的射频性能以及动态的功耗/性能权衡**，使 FD-SOI 对物联网、射频、汽车和超低功耗应用颇具吸引力。**Soitec** 供应专用的 SOI 晶圆。FinFET 赢得了主流密度竞赛（FD-SOI 的密度微缩不那么激进），但在低功耗、射频和体偏置优势比原始密度更重要的领域，FD-SOI 保持着盈利的细分市场。

12.3 RF-SOI（用于毫米波和射频前端模块）

RF-SOI 采用**富陷阱 SOI 衬底**以最大限度降低射频损耗，是每部智能手机中**天线开关和射频前端模块（FEM）**的主导技术——这是一个由格芯等厂商主导的大批量、高价值特色市场。它的优化方向与逻辑微缩完全不同，关注的是线性度、隔离度和射频性能，而非晶体管密度。

12.4 成熟节点上的功率半导体

电源管理和功率开关 IC 采用 **180nm–350nm** 的 **BCD（双极-CMOS-DMOS）**工艺制造，该工艺在单颗芯片上集成逻辑、模拟和高压功率器件；此外还有用于射频功率的 **LDMOS** 和**垂直功率 MOSFET**。这些产品运行在已完全折旧、生命周期很长的老设备上，并与化合物半导体功率器件的发展（文件12）有所重叠，因为 SiC 和 GaN 正在占据最高电压的细分市场。

12.5 车规级要求

汽车芯片施加了特殊约束，并反过来影响工艺和设备选择：**AEC-Q100 认证**、更宽的温度范围、近乎零缺陷的容忍度（缺陷以十亿分之几计）以及**功能安全（ISO 26262）**。这些要求意味着**漫长的认证周期（18–24个月）**和对**成熟、经过验证的节点**的强烈偏好，这就是为什么汽车芯片厂商比消费类产品晚数年才采用新节点。缓慢而保守的汽车认证周期，是成熟节点产能和设备在最先进制程早已前移之后仍保持需求的结构性原因。

第13节：至2034年的 IRDS 目标——详细指标表

下表列出至2034年具有代表性的 IRDS 式物理微缩目标（数值为近似值，取自公开的 IRDS“More Moore”预测；具体数字因版本而异）：

IRDS 年份	CPP（nm）	MMP（nm）	逻辑密度（MTr/mm²）	SRAM 单元（μm²）	Vdd（V）	关键架构
2022	约54	约30	约170	约0.021	0.75	FinFET（N5 级）
2024	约45	约21	约200	约0.017	0.70	GAA 纳米片
2025	约42	约18	约250	约0.014	0.65	GAA 纳米片 + 埋入式/背面供电
2027	约36	约14	约350	约0.010	0.60	CFET（研究 → 早期生产）
2030	约28	约10	约500	约0.006	0.55	CFET + 二维沟道
2034	约20	约7	约1000+	约0.003	0.50	超越 CMOS 时代

13.1 哪些目标激进、哪些可以实现？

尺寸目标（CPP、MMP）具有挑战性，但有已知手段支撑——用 High-NA EUV 实现间距、用 GAA/CFET 实现器件、用三维堆叠提升有效密度。**密度目标**越来越依赖**三维集成（CFET、堆叠）**而非平面缩小，IRDS 明确承认**约2027年以后的密度微缩主要来自第三维度**，而非让二维特征变得更小。**Vdd 目标**是最不激进的——自登纳德缩放终结以来，电压下降极其缓慢，到2034年能否达到0.5V 尚不确定，因为亚阈值摆幅（玻尔兹曼）极限使得若没有陡峭摆幅器件（负电容或隧穿场效应晶体管），进一步降低电压极为困难，而这些器件仍未得到验证（文件23）。

13.2 根本约束：接触电阻

业界普遍认同，**接触电阻（Rc）**——而非光刻，也非晶体管架构——是 **2nm 及以下节点的唯一根本约束**。随着接触尺寸缩小，Rc 上升并在器件总电阻中占据越来越大的份额，侵蚀其他所有改进带来的驱动电流收益。要实现 **<10 Ω·μm²** 的目标，需要在硅化物、原位掺杂外延、新接触金属（Ru、Co）以及最大

激活激光退火方面取得进展——这方面的进展，比任何间距数字都更能决定未来节点能交付多少真实性能。

13.3 三维的未来

IRDS 目标所传递的最深刻信息是：**路线图已转向垂直方向**。依靠缩小平面晶体管获取密度的时代正在结束；依靠**堆叠器件（CFET）、堆叠芯片（三维集成）以及将供电移至背面**获取密度的时代已经开始。这就是为什么设备产业的重心正转向使能三维集成的技术——选择性和原子级加工、保形与选择性沉积、混合键合、背面加工以及单元内三维量测——也是为什么下一个十年的微缩之争不会靠任何单一的“节点缩小”取胜，而要靠对日益三维化、日益异构化的制造流程的统筹协调。

结论

本文件追溯的技术路线图——从英特尔22nm 的首个 FinFET，经由 EUV 赋能的5nm 一代、3nm/2nm 的 GAA 纳米片转型、背面供电的到来，直至即将到来的 CFET 与二维沟道时代——讲述了一个连贯的故事：**尺寸微缩正在放缓且成本日益高昂，产业正通过在新维度上微缩来应对**——新材料、新器件架构、晶圆背面，以及堆叠器件和堆叠芯片的第三维度。主导路线图的框架（先是 ITRS，后是 IRDS）也随之演变，从单一的密度翻倍节奏扩展为涵盖 More Moore、More than Moore 和 Beyond CMOS 的多轨愿景。对设备产业而言，每一次转变都会催生新的高价值能力需求——这就是为什么即使经典意义上的摩尔定律逐渐褪色，半导体资本设备（SemiCap）产业面临的不是衰退，而是大量新的、更难解决的问题。归根结底，本文件中的逐节点细节是一张标示这些问题所在的地图，因而也标示了未来十年设备创新——以及价值——将在何处产生。

第14节：SRAM 微缩危机

任何关于路线图的讨论都离不开 **SRAM 微缩危机**，这是过去几个节点中影响最深远却最被低估的发展之一。静态随机存储器——用于片上缓存的六晶体管（6T）存储单元——历来与逻辑同步微缩，逐代缩小。但大约从5nm/3nm 一代开始，**SRAM 微缩急剧放缓，甚至一度几乎停滞**。

数据说明了一切。从成熟节点到7nm，SRAM 位单元每代大约缩小0.6–0.7倍，与逻辑同步。到了台积电 N3（早期版本），高密度 SRAM 位单元相较 N5 几乎没有缩小——台积电一度公布的数值基本持平（约 0.021 μm^2），后来的 N3E/N3P 版本才恢复了一些微缩。这一点极为重要，因为**现代处理器以缓存为主**：在大型 CPU 或 AI 加速器中，SRAM 可占据芯片面积的30–50% 甚至更多。如果逻辑继续缩小而 SRAM 不缩小，新节点的有效密度提升将远低于逻辑密度的标称数字，缓存的每比特成本也将不再下降。

SRAM 难以微缩的物理原因在于：6T 单元对**晶体管波动**极为敏感（单元内晶体管之间的失配会导致读写失败），而随着晶体管缩小，波动（来自线边缘粗糙度、随机掺杂涨落，以及如今的金属晶粒和随机效应）不断增大。单元还必须在缩放后的电源电压下保持足够的**静态噪声容限**，而 Vdd 下降缓慢使这一点更加困难。此外，单元紧密而规则的版图比随机逻辑更早地触及光刻和图形化极限。

产业的应对措施构成了未来路线图的一部分：**（1）**将 SRAM 密集的设计转移到先进封装——通过混合键合将专用缓存芯片堆叠在逻辑芯片上，如 **AMD 的3D V-Cache**（SRAM 堆叠在 CPU 上），使缓存不再与最先进制程逻辑争夺面积；**（2）**探索**将 GAA 和 CFET 用于 SRAM**，更好的静电特性以及（对 CFET 而言）垂直堆叠可以恢复部分位单元微缩；**（3）**研究**替代性嵌入式存储器**（MRAM、FeRAM、增益单元）以补充或替代部分 SRAM；**（4）**通过架构改进更高效地利用缓存。SRAM 危机生动地说明微缩已变得**不均衡**——芯片的不同部分以不同速度微缩——也说明为什么当二维微缩停滞时，**三维集成**越来越成为答案。这也是为什么解读新节点的“晶体管密度”标称数字时要格外谨慎：真实芯片中 SRAM 密集部分的密度提升远低于逻辑密度数字所暗示的水平。

第15节：路线图的经济学——每晶体管成本、晶圆成本与设计成本

路线图最终不仅受物理规律支配，更受**经济学**支配，而微缩的经济性已经以重塑产业的方式恶化。

15.1 每晶体管成本下降的终结

在摩尔定律的大部分时间里，每个新节点不仅带来更多晶体管，还带来**更便宜**的晶体管——每晶体管成本逐代下降，这才是产业真正的经济引擎。大约在28nm–16nm 过渡期间，情况开始改变。最先进制程晶圆的成本急剧上升（更多掩模层、多重图形化，然后是昂贵的 EUV），尽管晶体管密度持续提升，**每晶体管成本却不再下降**——据一些分析，对于某些设计类型，最先进制程的每晶体管成本甚至开始上升。这是产业史上最重要的转变之一：它意味着微缩不再自动具有经济合理性，一款设计迁移到新节点，只有在性能/功耗收益足以抵消更高成本时才合理，而不是因为晶体管更便宜。

15.2 不断上涨的晶圆成本

最先进制程晶圆的价格大幅攀升：一片成熟节点300mm 晶圆的加工成本可能只有几千美元，而一片最先进的 N3/N2 级晶圆据普遍估计成本约为 **1.5万–2万美元以上**，据报道台积电 N2 晶圆的售价约为 **3万美元**。驱动因素包括工艺步骤激增（先进逻辑超过1,000步）、昂贵的 EUV 曝光次数（每个 EUV 层都承担一台约1.5亿–3.8亿美元设备的成本）、GAA（外延、内侧墙、沟道释放）和背面供电带来的新增步骤，以及使如此复杂的流程达到良率所需的密集量测与检测。这些不断上涨的晶圆成本直接传导至设备市场——在很大程度上，这正是为什么即使最先进制程客户数量不断减少，晶圆厂设备（WFE）市场仍在持续增长。

15.3 设计成本暴涨

最先进制程芯片的设计成本与制造成本一同暴涨。仅先进节点的一套掩模就可能耗资数千万美元，而一款复杂的最先进 SoC 的总设计成本（包括 IP、验证和软件）据普遍估计达数亿美元。高昂的设计成本带来了深远的结构性影响：它们使最先进制程设计**集中**于少数资金雄厚的公司（苹果、英伟达、AMD、高通、超大规模云服务商）；推动了**芯粒**战略（在多个产品之间复用昂贵的最先进芯粒，只把真正需要最先进制程的部分放在昂贵节点上）；并延长了一个节点必须保持量产以摊销投资的时间。

15.4 经济因素如何驱动设备战略

这些经济力量解释了设备产业的大部分结构与战略。每个节点成本和复杂度的上升意味着**每片晶圆需要更多工艺步骤和更多设备**（有利于设备数量）、**更高价值的设备**（EUV、High-NA、先进量测——有利于设备收入）以及对**良率**的溢价（推动工艺控制强度提升——有利于科磊（KLA）和量测业务）。这也意味着**成熟节点市场依然庞大且具吸引力**（因为并非每颗芯片都能承受最先进制程的成本），支撑着老旧和翻新设备的强劲市场，并为中国本土设备厂商创造了可乘之机。同时，价值被推向**先进封装和三维集成**，它们能比又一次晶体管缩小更具成本效益地带来系统级收益——这就是为什么封装设备是增长最快的细分领域。简而言之，尺寸微缩经济性的恶化并没有扼杀设备产业，而是将其价值**重新分配**到光刻、工艺控制、新材料加工和封装领域。

第16节：设计-工艺协同优化与系统-工艺协同优化（DTCO 与 STCO）

现代路线图在方法论上的一个决定性转变是**协同优化**的兴起——即认识到要获得进一步的收益，需要共同设计工艺技术和芯片（最终是整个系统），而不是把一套完成的工艺作为固定规则交给设计人员。

16.1 设计-工艺协同优化（DTCO）

DTCO 意味着协同优化**工艺技术**与**设计规则/标准单元库**，以获取任何一方单独都无法实现的密度和性能。经典示例包括：**标准单元高度缩减**（通过与工艺协同设计单元架构，从7.5轨到6轨再到高密度单元库）；**单扩散隔断**和**有源栅上接触（COAG）**技术，通过协同设计版图和工艺来节省面积；**鳍/纳米片减配**（每个单元使用更少的鳍或调整纳米片宽度，以驱动电流换取面积）；以及**埋入式/背面电源轨**，它们本质上是 DTCO 创新——只有在重新设计单元库以利用释放出的布线资源时才有意义。DTCO 解释了为什么新节点的真实密度收益既来自更巧妙的单元设计，也来自更小的特征尺寸；这也是为什么晶圆代工厂与其客户如今比过去更早、更紧密地共同开发 PDK（工艺设计套件）。

16.2 系统-工艺协同优化（STCO）

STCO 将协同优化扩展到**整个系统**——将系统划分到多个芯粒上、选择哪些功能放在哪个节点上，并与硅片协同设计**封装**。STCO 是芯粒时代背后的思想框架：它不再问“如何缩小这颗单片芯片”，而是问“如何将这个系统划分到多个芯片和一个先进封装上，以在系统层面优化成本、性能和功耗”。背面供电、三

维堆叠、共封装光学和异构集成都是 STCO 的举措。IRDS 的系统优先理念，本质上是对 STCO 的制度性接纳：认识到在后登纳德、微缩不再容易的时代，最大的收益来自同时跨越晶体管、芯片、封装和系统边界的优化。

16.3 对设备产业的影响

DTCO 和 STCO 强化了贯穿本文件的结论：创新的重心——因而也是设备价值的重心——正在**超越晶体管而扩展**。使能背面供电、混合键合、三维堆叠、细间距封装的设备，以及控制这些复杂三维流程的量测设备，正变得与为晶体管图形化的光刻扫描式光刻机同样具有战略核心地位。路线图曾经是一条追踪晶体管缩小的单线，如今已成为涵盖器件架构、材料、供电、互连、封装和系统划分的**多维设计空间**——驾驭这一空间是未来十年半导体制造的核心挑战，也是核心机遇。

第17节：良率学习与节点爬坡

如果无法以可接受的良率**制造出来**，路线图目标就毫无意义；而**良率学习**这门学问——推动新节点从少数可用芯片走向大批量盈利的系统化过程——对路线图的重要性不亚于任何器件创新。

17.1 缺陷密度与良率模型

可制造性的核心指标是**缺陷密度（D_0）**——单位面积上致命缺陷的数量。良率通常被建模（如负二项分布或泊松模型）为 D_0 和芯片面积的函数：芯片越大、缺陷密度越高，良率越差，且两者呈指数关系，因此 D_0 的适度降低就能带来良率的大幅提升，尤其是对大芯片而言。这就是为什么**大型 AI 加速器**（光罩尺寸极限的芯片，面积600–800mm^2）对良率极为苛刻——一个在小型移动 SoC 上良率尚可的缺陷密度，对巨型 GPU 而言可能是灾难性的，这也是**芯粒**战略（将大系统划分为更小、良率更高的芯片）的主要动因。

17.2 学习曲线

新节点进入风险试产时，缺陷密度高、良率低——有时只有一小部分芯片能正常工作。在随后的几个季度乃至几年里，晶圆厂通过持续不断的**缺陷根因分析、工艺收紧和设备优化**降低 D_0，遵循一条特征性的**良率学习曲线**，大致以指数方式逼近成熟平台。学习的速度——即“良率爬坡”——是决定性的竞争武器：台积电的声誉在很大程度上建立在其能够比对手更快、更可预测地将新节点爬坡至高良率的能力上，而三星的 GAA（SF3）和英特尔10nm 的困境，从根本上说都是**良率爬坡**问题。比竞争对手早六个月达到高良率的节点，能够赢得最有利可图的早期客户（他们为最先进产能支付溢价），并更快摊销巨额固定成本。

17.3 工艺控制在良率学习中的作用

良率学习正是**量测与检测（文件08）物有所值**的地方。每一个缺陷都必须被**发现**（检测）、**分类**（是否致命？）并**追溯**到其根本原因（哪台设备、哪个步骤、哪次偏移）。晶圆厂做得越快越准，D_0 下降得越快。这就是为什么工艺控制强度在每个节点都会上升，也是为什么随着节点越来越难，科磊的业务地位越来越稳固：对 EUV 图形化、GAA 结构、三维集成器件进行良率提升的难度，使发现和诊断缺陷的能力愈发宝贵。**AI 驱动的缺陷分类和虚拟量测**（文件08、文件22）在压缩学习曲线方面日益关键，它们自动筛选海量检测数据，找出真正重要的缺陷。

17.4 精确复制与设备群管理

工艺开发完成后，必须在**数百台相同的设备**上、通常还要跨**多个晶圆厂**进行复制，且不能引入差异。英特尔的 **“Copy Exactly!（精确复制）”**方法论——将每台设备、每项设置和每个程序从研发晶圆厂精确复制到量产晶圆厂——是确保工艺在各地良率一致的经典方法。随着晶圆厂在地理上扩散（亚利桑那、日本、德国，受地缘政治和补贴驱动），在全球分布的设备群之间保持一致良率的挑战日益增大，从而使机台间匹配、设备群管理以及验证一致性的量测变得更加重要。一个微妙但重要的观点是：跨晶圆厂匹配设备本身就是一个量测问题，名义上相同的腔体之间的差异是常见的良率损失来源，必须由工艺控制加以监管。

17.5 良率、成本与路线图

良率直接与路线图的经济学相关。一个节点的**每颗良品芯片成本**取决于晶圆成本（不断上升，见第15节）除以良率（沿学习曲线提升）。在爬坡早期，低良率使每颗良品芯片成本非常高——这就是为什么最先进产能如此昂贵，以及为什么起初只有高端产品（旗舰手机、AI 加速器）能承受。随着良率成熟，每颗良品芯片成本下降，节点开始面向更广泛的应用开放。因此，**不断上升的晶圆成本与良率学习之间的相互作用**决定了每个节点何时对每类产品变得经济可行——这也是为什么良率已完全成熟、设备已折旧完毕的成熟节点，对于大量不需要最先进制程的芯片而言仍是成本最低的选择。

第18节：设备交付周期与产能路线图

最后，路线图不仅受制于能发明什么，还受制于能制造和安装什么。**设备交付周期**和**产能爬坡**的物理现实决定了路线图实际能以多快的速度执行。

最先进的设备交付周期很长——一台 EUV 扫描式光刻机由来自数千家供应商的约10万个零部件组成，从下单到安装可能需要数月乃至一年以上，High-NA 设备则更长。阿斯麦 EUV、尤其是 High-NA 扫描式光刻机的产出本身就是产业新增最先进产能速度的**限速因素**：每年生产的扫描式光刻机数量有限，并在台积电、三星、英特尔和存储器厂商之间分配。这使 **EUV/High-NA 扫描式光刻机的产出成为最先进产能路线图上的真正瓶颈**，也是晶圆代工厂之间竞争格局的关键变量。

产能爬坡与文件01中讨论的**晶圆厂建设浪潮**相互作用：一座新的最先进晶圆厂需要2–4年建设和装机，耗资200亿–300亿美元以上，且必须在其所服务的需求出现前数年就开始规划。2023–2026年 AI 驱动的需求激增与这一交付周期现实相撞，造成最先进逻辑产能、尤其是**先进封装产能（CoWoS）**的严重短缺——台积电的 CoWoS 之所以成为 AI 加速器供应长达数年的瓶颈，正是因为封装产能的增加赶不上需求的增长。这一制约延续到了2026年：阿斯麦在2026年10月表示，其计划供应量将无法完全满足2027年和2028年的客户需求；泛林集团则指出洁净室空间短缺和零部件供应可能限制产业产出。这生动地说明，路线图并非在抽象层面执行，而是通过缓慢、资本密集的晶圆厂实体建设以及全球设备厂商受限的产出来实现的。

产能路线图还有**地缘政治**维度（文件18）：2022年后在美国、日本和欧洲兴建晶圆厂的热潮——受补贴和供应链安全考量驱动——正在重塑产能在哪里增加，其成本往往更高、速度往往慢于台湾和韩国等成熟产业集群。设备交付周期、晶圆厂建设经济性和地缘政治布局之间的相互作用，将成为本十年余下时间技术路线图实际展开方式的决定性特征——它提醒我们，本文件所描述的架构与材料的优雅逐节点演进，最终要通过建设和装备人类有史以来最复杂工厂这一混乱、昂贵且充满战略争夺的事业来实现。

至此，逐节点路线图的综合分析告一段落。配套的深度专题文件23将从量产路线图转向**前沿研究**——CFET、二维材料、碳纳米管、先进 EUV、量子器件制造、铁电、自旋电子学、硅光子学和神经形态计算——这些研究将定义超越本文所描绘的各代技术。

第19节：IMEC 路线图与从研究到量产的流水线

由于 IMEC 扮演着产业中立先遣侦察兵的角色，其公开的技术路线图是观察量产路线图中期未来最清晰的窗口之一，值得单独审视。

IMEC 以埃米时代的命名标注其未来各代——**A14、A10、A7、A5、A3**——大致对应商业上的1.4nm、1nm、0.7nm、0.5nm 和0.3nm 级各代。从架构上看，IMEC 的路线图为：A14/A10 代采用 **GAA 纳米片**，**叉片**作为可能的过渡，A7/A5 代采用 **CFET**，A5/A3 代及以后引入**二维材料（TMD）沟道**，届时硅的体厚度极限终将成为约束。IMEC 的 **2026年路线图更新**（2026年年中见诸报道）将展望延伸至**约2038年的 A3（约0.3nm 级）一代**，将**外墙式叉片**安排在 A10、**CFET 安排在 A7**，并强调密度增益越来越多地以**标准单元尺寸**（轨道高度、CFET 堆叠）而非单纯的栅极间距来衡量；2026年7月的一篇 imec 论文还发现，在 A2 节点，二维沟道 CFET 相比硅 CFET 并无接触间距优势，因为约36nm 的 CPP 下限由接触决定。与此同时，IMEC 还追踪互连路线图（Cu → Ru/Mo 转变、半大马士革和减成金属图形化、空气间隙）、供电路线图（埋入式电源轨 → 背面 PDN → 背面 PDN 加有源背面）以及光刻路线图（标准 NA EUV → EUV 多重图形化 → High-NA → Hyper-NA，即阿斯麦和蔡司讨论过的、更远期的 >0.55 NA 概念）。

IMEC 路线图之所以如此有影响力，在于其**演示时间相对于量产的提前量**。IMEC 通常在新模块出现在商业大批量生产中**3–5年之前**，就在其300mm 中试线上完成演示。其首个单片式 CFET 集成（IEDM 2022）、300mm MoS_2 晶体管（2023年）、叉片和 BSPDN 模块工作，以及 High-NA 图形曝光（首台 EXE:5000 于2023年安装在 IMEC）都先于——并降低了——相应量产步骤的风险。通过在竞争前环境中与设备厂商（阿斯麦、应用材料、泛林集团、东京电子）和材料供应商共同开发这些模块，IMEC 在相互竞争的晶圆代工厂做出承诺之前，就有效地**同步了设备路线图与工艺路线图**——这正是 ITRS 曾经承担的协调职能，只不过如今通过共享的研究线而非共识文件来实现。

IMEC 所锚定的**从研究到量产的流水线**经历一系列可辨识的成熟度关卡，理解这些关卡有助于弄清前沿概念如何变成量产现实：

1. **概念与材料演示**（大学和 IMEC 实验室）：器件或模块在原理上被证明可行，通常在小尺寸或非标准衬底上完成。成果发表于 IEDM、VLSI 以及 Nature/Science 系列期刊。
2. **300mm 中试线集成**（IMEC、Leti 或设备原厂的研发晶圆厂）：模块被集成到量产规格晶圆上的晶圆级流程中，暴露出真实的可制造性挑战（均匀性、缺陷、与相邻步骤的集成）。
3. **Alpha/Beta 设备开发**（设备原厂）：设备厂商按量产规格制造能够执行新步骤的设备，首先在中试线上进行验证。
4. **领先客户 JDA 与工艺开发**（晶圆代工厂）：代工厂将模块集成到其特定节点中，开发设计规则和 PDK，并在研发线上开始良率学习。
5. **风险试产**：良率逐步成熟的小批量生产，面向愿意共同开发的领先客户。
6. **大批量生产**：良率成熟、设备群完成复制的全面量产。

每个关卡都可能耗时一年或更久，这就是为什么**从首次演示到大批量生产的整个流水线跨越5–10年**——也是为什么文件23所综述的研究（CFET、二维沟道、先进 EUV、新型存储器）是2030年代量产路线图的最佳预览。今天在 IEDM 和 VLSI 上备受关注的概念，就是下一个十年的节点；今天在 IMEC 原型化的设备能力，就是2030年代的大批量生产设备。从这个意义上说，路线图并不是外部强加的预测，而是成千上万名研究人员和工程师在竞争前实验室、设备厂商、材料供应商和晶圆代工厂中的**集体轨迹**——每个人都在解决链条中的下一个问题，由 IRDS 框架松散协调，由共享中试线和联合开发协议紧密协调，将前沿物理转化为可量产的技术。

这是路线图最深刻的启示：它是**由整个生态系统协作执行的**，时间跨度远超任何单一产品周期，通过一条将一个十年的探索性研究转化为下一个十年大批量生产的流水线来实现。本文件的逐节点细节描绘了这条流水线目前所处的位置；文件23则描绘了当前正在进入、并将在未来几年从中涌现的内容。

🆕 2025–2026年更新：最新进展（截至2026年11月）

截至2026年11月的18个月里，2nm 一代从路线图上的承诺变成了出货的芯片。三家最先进制程制造商如今都在大批量生产中使用 GAA 纳米片晶体管，英特尔也已将背面供电投入大批量生产。同一时期，更远期的节点则出现了一轮**时间表拉长**：后续步骤（台积电 A16、三星 SF1.4、High-NA 导入、CFET）普遍

晚于2023–2024年设想的日期。本节总结截至2026年11月的路线图状况。

最先进制程现状一览

公司	大批量生产中（2026年11月）	后续节点及状态	背面供电	High-NA EUV 计划
台积电	N2（2025年第四季度起）；N2P（2026年下半年）	A16 2027年放量；A14 2028年大批量生产；A13/A12 2029年；N2X 2027年，N2U 2028年	A16 采用超级电轨；A14 的 SPR 版本2029年（据报道）	A16/A14 不采用；约2030年大批量使用（据阿斯麦电话会议纪要）
英特尔	Intel 18A（2025年底起大批量生产）	18A-P 于2026年6月风险试产；14A 2027年风险试产、2028年大批量生产	PowerVia（18A）；PowerDirect（14A）	14A 为首个计划中的 High-NA 节点；EXE:5200B 已在 D1X 完成验收（据报道）
三星	SF2（Exynos 2600）；第二代 SF2 于2026年下半年爬坡	SF2P+；SF1.4 据报道推迟至2029年	SF2Z 时间不明	约2028年大批量使用（据阿斯麦电话会议纪要）
Rapidus	自2025年7月起在 IIM-1 运行2nm GAA 原型	2026年底推出客户测试芯片；目标2027财年下半年大批量生产	未披露	标准 NA EUV

台积电：N2 爬坡、A16 推迟、A14 仍不采用 High-NA

台积电的首个 GAA 节点 N2 于2025年第四季度进入量产，正在新竹和高雄的多个厂区阶段同步爬坡，2026年产能实际上已售罄。媒体对2026年底 N2 产能的估计差异很大，约在每月9万至12万片晶圆之间，应仅作参考。N2P 于2026年下半年跟进。据报道，在2026年4月的技术研讨会上，台积电将其首个超级电轨（背面供电）节点 **A16** 列为2027年放量的工艺，而此前的目标是2026年下半年。台积电确认 **A14** 将于2028年大批量生产，采用第二代纳米片和标准 NA EUV，推出时不采用背面供电；同时新增了2029年的 **A13** 和 **A12**。据媒体报道，这些节点均不依赖 High-NA EUV。支撑路线图的投资大幅增长：台积电将2026年资本支出指引上调至 **600亿–640亿美元**（此前为520亿–560亿美元），并表示2026–2028年的资本支出将“显著高于”此前三年。据 IDC 估计，台积电2026年的晶圆代工份额约为73%。封装如今已明确成为路线图的一部分：CoWoS 产能持续扩张，**COUPE** 共封装光学平台于2026年下半年进入量产，面板级 **CoPoS** 正在开发中。

英特尔：18A 如期交付，14A 是 High-NA 的试金石

结合 RibbonFET 和 PowerVia 的 Intel 18A 于2025年底进入大批量生产，Panther Lake 客户端处理器于2026年初发布。这使英特尔成为首家大批量出货背面供电的公司。增强版 **18A-P** 于2026年6月进入风险试产。英特尔的财务结构在2025年得到重组：美国政府持有约10%的股权（约89亿美元，由 CHIPS 法案补助转换而来），英伟达（50亿美元）和软银（20亿美元）也进行了投资。**Intel 14A** 计划成为业界首

个采用 High-NA EUV 的节点，2027年风险试产、2028年大批量生产，并提供低 NA 图形化作为备选。英特尔已将14A 的产能建设与已确认的外部需求挂钩，客户决策预计在2026年下半年至2027年上半年之间做出。设备供应商正密切关注这一决策。据报道，英特尔代工2026年的设备订单同比增长约50%。

三星：SF2 已投产，后续节点推迟

三星的 SF2 已投入生产，首发产品为 Exynos 2600，第二代版本正于2026年下半年爬坡。2025年7月，三星与特斯拉签署了据报道约165亿美元的代工协议，在其得克萨斯州泰勒晶圆厂生产 AI5/AI6 芯片，为其2nm 业务带来了锚定客户。不过，据报道其2nm 良率仍低于台积电。据2026年的媒体报道，三星已将 **SF1.4** 从2027年推迟至 **2029年**，在此之前将专注于 SF2 家族的改进。其首个背面供电节点 **SF2Z**（此前计划于2027年推出）的状态尚不明朗。

Rapidus 与中国

Rapidus 自2025年7月起已在其位于北海道千岁的 IIM-1 晶圆厂运行2nm GAA 原型晶体管。2026年2月，它从政府和32家民营企业筹集了2,676亿日元；据报道，政府累计支持约2.35万亿日元。Rapidus 计划于2026年底推出客户测试芯片，目标在2027财年下半年实现大批量生产。在中国，据报道中芯国际（SMIC）已采用 DUV 多重图形化生产出5nm 级（N+3）芯片，例如2025年底的麒麟9030，但良率低、成本高。路透社于2025年12月报道，深圳已组装出一台 **EUV 原型机**。该设备能产生 EUV 光，但尚未制造出可用的芯片；知情人士认为，与官方的2028年目标相比，约2030年才是更现实的芯片生产时间。上述进展短期内均不会改变最先进制程的时间线。但两者都表明，中国的路线图正在转向一条以 DUV 多重图形化为基础的独立轨道。

研究路线图：imec、CFET 与二维沟道

imec 的2026年路线图（2026年年中见诸报道）延伸至约2038年的 **A3（约0.3nm 级）**一代。它以**外墙式叉片**将纳米片时代延长至 A10，并在 **A7**（0.7nm 级）引入 **CFET**，同时将 BSPDN 视为前提条件。各方报道的 A7 时间从最早约2031年到约2033年不等。imec 还主张，密度应越来越多地以标准单元面积而非间距来衡量，因为接触栅极间距在40nm 出头的范围内趋于平缓。2026年7月的一篇 imec 论文发现，**在 A2 节点，二维沟道 GAA CFET 相比硅 CFET 并无 CPP 优势**，因为约36nm 的 CPP 下限由接触而非沟道决定。论文的结论是，近期的关键手段是接触与寄生参数的协同优化，而非新的沟道材料。这一发现印证了本文件的观点（第13.2节），即接触电阻是根本约束。IEDM 2026 将于2026年12月举行，截至本文撰写时，其关于 CFET、背面供电和二维材料的成果尚未公开。

光刻：High-NA 时间表逐渐明朗

阿斯麦于2026年10月14日公布第三季度净销售额创纪录，达117亿欧元，其中 EUV 系统销售额41亿欧元（含一台 High-NA 系统），并将2026财年指引定为440亿–450亿欧元。阿斯麦表示，其计划供应量将**无法完全满足2027年和2028年的客户需求**。公司计划在2027年将低 NA EUV 和 DUV 浸没式产能提升约30%，部分客户已要求为2029–2030年下单。根据财报电话会议纪要，三星计划在 **2028年**前后、台积电计划在 **2030年**前后大批量使用 High-NA。这将全面 High-NA 转换的现实窗口定在约2030年及以后，而

非数年前设想的2028–2030年。在此之前，2nm–A14 的节奏决定设备将是**标准 NA EUV 和 EUV 多重图形化**，以及被它们成倍增加的薄膜沉积、刻蚀和量测步骤。阿斯麦将于2027年6月10日举行资本市场日，预计届时将更新 High-NA 及更长期（Hyper-NA）路线图。

路线图对设备需求的意义

2nm 爬坡与 AI 驱动的 DRAM/HBM 支出一起，是本轮设备上行周期的主要驱动因素之一。国际半导体产业协会（SEMI）2026年7月的年中预测显示，2026年 WFE 为 **1,439亿美元**，设备总销售额为1,659亿美元（增长23.2%）。泛林集团在2026年10月预计2026日历年 WFE 约在1,500亿美元中段，并初步预计**2027年将超过2,000亿美元**，增长首先由 DRAM 引领，其次是晶圆代工/逻辑。GAA 和背面供电恰好在第4–5节所述的模块中增加了工艺步骤：超晶格外延、选择性沟道释放刻蚀、内侧墙与栅极填充 ALD、钼金属化（如泛林集团2025年推出的 ALTUS Halo 钼 ALD）、背面减薄以及晶圆键合与对准。上述每一项还会提高工艺控制强度。

关注要点（2026年底–2027年）

- **Intel 14A** 的外部客户承诺（预计在2026年下半年–2027年上半年）以及由此带来的 High-NA 订单规模。
- **台积电 A16** 作为首个代工背面供电节点于2027年的放量情况，以及 N2 产能扩张的速度。
- **三星 SF2** 的良率进展、泰勒厂特斯拉 AI5 的爬坡，以及 SF2Z/SF1.4 时间表的明确。
- **Rapidus** 的客户测试芯片（2026年底）及其2027财年大批量生产的准备情况。
- **IEDM 2026**（12月）关于 CFET、二维沟道、背面接触和叉片的成果。
- **阿斯麦资本市场日**（2027年6月10日）：High-NA 产出、EXE 路线图和 Hyper-NA 计划。

附录：路线图关键缩略语

- **CPP / CGP**——接触（多晶硅）栅极间距；水平方向密度的驱动因素。
- **MMP**——最小金属间距；互连密度的驱动因素。
- **MTr/mm²**——每平方毫米百万晶体管数；最常引用的密度指标。
- **DIBL**——漏致势垒降低；一种削弱栅控的短沟道效应。
- **SS**——亚阈值摆幅（mV/dec）；晶体管关断的陡峭程度（玻尔兹曼极限约60mV/dec）。
- **GAA**——全环绕栅极；栅极从各个方向包裹沟道的纳米片晶体管。
- **MBCFET**——三星的多桥沟道场效应晶体管（其 GAA 品牌名称）。
- **RibbonFET**——英特尔的 GAA 品牌名称；**PowerVia**——英特尔的背面供电技术。
- **BSPDN / BPR**——背面供电网络 / 埋入式电源轨。
- **SPR**——台积电的超级电轨（背面供电）。
- **CFET**——互补场效应晶体管；垂直堆叠的 nMOS/pMOS。
- **ITV**——层间通孔（连接 CFET 各层）。

- **TMD**——过渡金属硫族化合物（二维沟道材料，如 MoS_2）。
- **DTCO / STCO**——设计-工艺协同优化 / 系统-工艺协同优化。
- **D_0**——缺陷密度；核心的可制造性/良率指标。
- **IRDS / ITRS**——继任的和最初的共识性路线图。

这些术语贯穿整个数据库，构成了技术路线图的工作词汇。量产路线图已在此描绘完毕，文件23将转向填充路线图下一个十年的前沿研究。

文件 16 · FILE 16

半导体制造中的关键材料、气体与化学品


半导体制造既是一门设备学科，也是一门材料科学。每一个工艺步骤都要消耗经过精确配方的材料——超纯硅、光掩模、光刻胶、研磨液、数十种工艺气体、高纯湿化学品，以及种类不断扩展的介质、金属和沟道材料。这些耗材并非大宗商品：它们与工艺协同开发，纯度达到十亿分之一（ppb）级别（并日益达到万亿分之一（ppt）级别），其中若干种材料的供应与设备本身一样高度集中且具有战略敏感性。本文概述关键材料类别、其作用以及主导这些领域的供应商。

一个反复出现的主题是**纯度及其对供应链的影响**。在错误的工艺步骤中出现一个颗粒或一丝痕量金属污染，就可能毁掉一颗芯片，因此半导体级材料被提纯到极高水平，由少数专业供应商生产（高度集中于日本，在欧洲、美国和韩国的地位也在上升），并须经过漫长而严格的认证流程——这使得更换供应商十分困难，供应中断则非常危险。

📊 可视化概览

原创示意图；Mermaid图表可在GitHub上直接渲染。

关键材料供给晶圆厂——其中若干种集中度高得危险




纯度要求——半导体级与工业级的对比

下图对比工业级氢氟酸（HF，允许含杂质）与半导体级HF（提纯至十亿分之一乃至万亿分之一级）：仅1 ppb的铁、铜或钠就可能在硅中造成致命缺陷。

```
Industrial HF        ██████████████  (impurities OK)
Semiconductor HF     |   purified to parts-per-BILLION / TRILLION
One ppb of Fe, Cu, or Na can create killer defects in the silicon.
```

集中度 = 战略脆弱性（以过往冲击为例）



---

1. 硅与衬底

起始材料是**电子级多晶硅**，纯度达9N–11N（99.9999999%以上）。它通过**直拉法（CZ）**（主流方法）或**区熔法（FZ）**（纯度/电阻率更高，用于功率器件和探测器）生长成单晶硅锭，然后经切片、研磨和抛光制成硅片（文件02）。**外延片**在其上增加一层无缺陷、精确掺杂的外延层；**SOI（绝缘体上硅）**晶圆——采用**Soitec的Smart Cut**层转移工艺制造——在埋氧层之上提供一层薄硅器件层，用于FD-SOI、RF-SOI和硅光子。领先的硅片供应商为**信越化学（Shin-Etsu）和胜高（SUMCO）（日本，二者合计占市场多数份额）、环球晶圆（GlobalWafers，中国台湾）、世创（Siltronic，德国）和SK Siltron（韩国）**，**Soitec**则主导SOI市场。硅片供应高度集中，并周期性地出现供应紧张。

---

2. 光掩模与掩模基板

光掩模（掩模版）承载着光刻投射到晶圆上的电路图形。深紫外（DUV）掩模采用**熔融石英基板**，其上有图形化的**铬或MoSi（硅化钼）吸收层**。**极紫外（EUV）掩模基板**则复杂得多：在低热膨胀系数基板上镀制**40–50对Mo/Si多层反射膜**和**TaN/TaBN吸收层**，要求缺陷密度低于约0.003/cm^2。全球只有**三家公司——AGC、信越化学和Hoya**——供应EUV掩模基板，这使基板供应成为真正的瓶颈。掩模图形由**电子束掩模写入机**（IMS Nanofabrication、NuFlare）写入，掩模须经检测，EUV掩模还须进行光化检测（蔡司（ZEISS））。掩模厂是产业链中关键、资本密集且高度集中的一环。

---

3. 光刻胶

光刻胶是记录光刻图像的光敏聚合物——晶圆厂中对性能最为关键、协同开发最为紧密的材料之一：

- **ArF（193nm）化学放大光刻胶（CAR）：** 浸没式光刻的主力材料，利用光致产酸剂催化溶解度变化。
- **EUV CAR：** 针对13.5nm波长改进的化学放大光刻胶，通过精心调校的**淬灭剂化学**来控制酸扩散、抑制随机效应导致的模糊。

- **金属氧化物EUV光刻胶（MOR）：** **基于氧化锡**的光刻胶（由**Inpria**首创，Inpria于2021年被**JSR**收购；JSR本身则于2024年被政府背景的日本产业革新投资机构（JIC）私有化），由金属原子直接吸收EUV，以牺牲灵敏度为代价换取更高的分辨率和更低的线边缘粗糙度——对高数值孔径极紫外（High-NA EUV）日益重要。竞争性的含金属配方（例如默克（Merck）和杜邦（DuPont）的产品）以及泛林集团（Lam Research）等公司的**干法（气相沉积）光刻胶**工艺也在开发中，以争取量产认证。
- **非CAR/分子玻璃光刻胶：** 本征粗糙度更低的小分子光刻胶，尚处于研究阶段。

光刻胶市场由日本供应商主导——**JSR、东京应化（TOK）、信越化学、富士胶片（Fujifilm）和住友化学（Sumitomo）**——此外还有**默克/EMD（德国）**和**杜邦**。先进EUV光刻胶供应集中于少数（大多为日本）企业，是一项值得关注的供应链敏感点；2019年日本限制向韩国出口光刻胶相关原料时引发的恐慌即凸显了这一点。2025年底，有关日本限制向中国出货光刻胶的传闻流传，但未获证实；与此同时，中国正大力推进国产KrF/ArF光刻胶的开发。

---

4. CMP研磨液与抛光垫

化学机械平坦化（CMP）耗材（文件06）是精确配方的悬浮液和聚氨酯抛光垫：

- **研磨液：** 研磨纳米颗粒（**气相二氧化硅、二氧化铈/CeO_2或氧化铝**）分散于以氧化剂（H_2O_2）、pH缓冲剂、腐蚀抑制剂和表面活性剂调配的化学体系中，每种配方都针对特定材料（氧化物、钨、铜、钴）。供应商：**Entegris（通过CMC/卡博特微电子）、Fujimi、Versum/默克、力森诺科（Resonac）/日立、陶氏/杜邦**。
- **抛光垫：** 经工程设计的聚氨酯结构（经典的**IC1000**），由**杜邦**和**3M/卡博特**主导。

这些经常性、对工艺至关重要的耗材带来黏性强、利润率高的收入，并与工艺深度协同开发。

---

5. 工艺气体

现代晶圆厂消耗数十种**工艺气体**，按功能大致分为：

- **刻蚀气体：** 用于导体刻蚀的氯系和溴系气体（**Cl_2、HBr、BCl_3**），用于介质刻蚀的氟碳气体（**CF_4、C_4F_8、C_4F_6、CHF_3、SF_6、NF_3**），以及用于灰化和调节钝化的**O_2**。
- **CVD/ALD前驱体：** 硅源（**硅烷SiH_4、二氯硅烷DCS、TEOS**），金属前驱体（用于钨的**WF_6**，用于氮化钛的**$TiCl_4$**和**TDMAT**，用于HfO_2的**TDMAHf/TEMAHf**，用于ZrO_2的**TEMAZ**，用于Al_2O_3的**TMA（三甲基铝）**，以及用于新型金属的Ru/Mo/Co前驱体）。
- **掺杂及特种气体：** 用于掺杂和外延的**GeH_4（锗烷）**、**AsH_3（砷烷）**、**PH_3（磷烷）**、**B_2H_6（乙硼烷）**；用于氮化物的**NH_3（氨）**。
- **载气与吹扫气体：** 用量巨大的**H_2、N_2、Ar、He**。

其中许多气体**有毒、自燃或具有腐蚀性**（砷烷、磷烷、乙硼烷、硅烷），需要复杂的气体处理、尾气处理和安全系统（文件20、文件24）。若干气体——尤其是**NF_3、SF_6和全氟化碳**——是强效温室气体，推动了减排工作（文件21）；许多含氟工艺化学品也属于欧盟拟议的通用**PFAS（全氟和多氟烷基物质）限制**的范围（见下文2025–2026年更新）。主要工业气体供应商包括**液化空气（Air Liquide）、林德（Linde）、空气化工（Air Products）、大阳日酸（日本酸素/Matheson）和默克/Versum**，其中特种前驱体业务尤其集中、价值尤其高。

---

6. 高纯湿化学品

湿法工艺和清洗（文件10）消耗大量**半导体级湿化学品**，其金属和颗粒污染被控制在十亿分之一（最关键者为万亿分之一）级别：**硫酸（H_2SO_4）、氢氟酸（HF）、过氧化氢（H_2O_2）、氢氧化铵（NH_4OH）、盐酸（HCl）、磷酸（H_3PO_4）、异丙醇（IPA）和四甲基氢氧化铵（TMAH）**。纯度要求极端苛刻——酸中十亿分之一的铁或铜等金属就可能污染晶圆、毁坏器件。供应商包括**关东化学（Kanto Chemical）、Stella Chemifa（主导性的HF供应商）、三菱化学（Mitsubishi Chemical）、巴斯夫（BASF）、霍尼韦尔（Honeywell）和Entegris**，其中HF供应明显集中于日本。

---

7. 介质材料——低k、高k与铁电材料

- **低k与超低k介质：** 用于后道（BEOL）绝缘的**碳掺杂氧化物（SiOCH）**（k≈2.4–2.7）、**多孔超低k介质**（k≈2.0–2.2）以及实现最低电容的**空气隙**（k≈1.0）——需要在降低电容与机械脆性之间取得平衡（文件02、文件15）。
- **高k介质：** 用于栅极和电容介质的**HfO_2（氧化铪）**和**ZrO_2（氧化锆）**，以**Al_2O_3和La_2O_3**作为界面层和调节层（文件04）。
- **铁电材料：** **$HfZrO_2$（HZO）**——一种与CMOS兼容且具有铁电性的掺杂氧化铪——使**FeFET和FeRAM**非易失性存储器以及负电容研究成为可能（文件23）。

这些沉积介质材料主要以**ALD/CVD前驱体**（即第5节所述的金属有机化合物）的形式供应，而非以块体薄膜形式供应。

---

8. 阻挡层金属与新型互连材料

- **阻挡层/衬垫金属：** **TaN/Ta**（经典的铜阻挡层）、**TiN、WN以及Co/Ru衬垫**——用于阻止金属扩散并增强附着力的薄层。

- **新型后道金属：** 随着铜逼近其极限，**钌（Ru）、钼（Mo）和钴（Co）**正作为无阻挡层或薄阻挡层的互连金属，在最紧密的间距上进入量产（文件04、文件15）——这是自铜本身以来后道最重要的材料转变之一。到2025–2026年，**钼**已进入量产应用（例如泛林集团于2025年推出、面向先进存储器和逻辑金属化的ALTUS Halo钼ALD），使钼前驱体成为一个不断增长的特种化学品类别。

这些金属由专用前驱体（用于ALD/CVD）或靶材（用于PVD）沉积，再次使价值集中于前驱体和靶材供应商。

---

9. 二维及新兴沟道材料

沟道材料的前沿（文件15、文件23）将全新的物质引入晶圆厂：

- **MoS_2、WS_2、WSe_2**——用于超薄二维沟道的过渡金属二硫族化合物，通过MOCVD/ALD沉积，**晶粒尺寸、缺陷密度（硫空位）和300mm均匀性**是核心材料挑战。
- **hBN（六方氮化硼）**——一种二维绝缘体，用作栅介质和衬底。
- **碳纳米管**——需要超过99.99%的半导体型纯度以及定向排列。

这些材料仍处于研究阶段，阻碍其走向制造的主要障碍是材料纯度和均匀性问题（而非器件本身）。

---

10. 材料供应商格局

材料供应链由一批高度集中的专业厂商主导：

材料类别	领先供应商
硅片	信越化学、胜高、环球晶圆、世创、SK Siltron；Soitec（SOI）
光刻胶	JSR、东京应化（TOK）、信越化学、富士胶片、住友化学、默克/EMD、杜邦
EUV掩模基板	AGC、信越化学、Hoya
CMP研磨液/抛光垫	Entegris（CMC）、Fujimi、Versum/默克、力森诺科、杜邦、3M
工艺气体	液化空气、林德、空气化工、日本酸素/Matheson、默克/Versum
湿化学品	Stella Chemifa、关东化学、三菱化学、巴斯夫、霍尼韦尔、Entegris
ALD/CVD前驱体	默克/EMD、Entegris、液化空气、ADEKA、Tri Chemical、DNF
过滤/纯化/载具	Entegris、颇尔（Pall，丹纳赫旗下）、世伟洛克（Swagelok）

有两个战略特征尤为突出。第一，**日本的主导地位**：日本供应了最关键材料（光刻胶、硅片、EUV掩模基板、HF以及许多特种化学品和气体）中不成比例的大部分份额，这就是为什么2019年日本对韩国实施光刻胶原料和HF出口管制时会震动整个行业，也是为什么材料在地缘政治战略中占有突出地位（文件

18）。第二，**协同开发的深度**：先进材料要与特定工艺历时多年共同开发，经过严格的认证程序，且难以引入第二供应商——由此形成黏性强、利润率高的业务，同时也带来真实的供应链脆弱性。

因此，材料是整个行业默默无闻的基石：不如数百万美元的设备那样引人注目，但同样不可或缺、同样高度集中、同样具有战略意义。随着材料种类不断扩展——新型EUV光刻胶、新型互连金属、铁电材料、二维沟道——材料供应商在支撑每个新节点方面变得愈发核心，其供应安全也愈发成为国家战略问题。

扩展分析：纯度、集中度与战略脆弱性

A. 为什么纯度是决定性要求

将半导体材料与其工业级对应物区分开来的唯一特性是**纯度**。同样是氢氟酸，工业用途的产品若要用于半导体，必须将金属和颗粒污染提纯到**十亿分之一（最关键应用为万亿分之一）**级别，因为仅十亿分之一的铁、铜或钠等金属就可能扩散进硅中，形成具有电活性的缺陷，从而毁坏器件。同样的逻辑适用于所有材料：硅的纯度必须达到9N–11N，气体的污染物必须控制在ppb级，光刻胶必须不含金属离子和颗粒，研磨液的粒径分布必须受到严格控制。实现并验证这些纯度水平需要专门的提纯、包装（避免运输途中污染）、处理和计量手段——这就是为什么半导体材料由少数具备深厚专长的专业供应商生产，也是为什么认证一种新材料或一家新供应商是一个漫长而严格的过程，使供应链黏性很强、转换成本很高。

B. 集中度问题

半导体材料供应链的**集中度**极高，往往超过设备行业，而且常常以造成战略脆弱性的方式集中：

- **EUV掩模基板**仅来自**三家**供应商（AGC、信越化学、Hoya）。
- **硅片**由五家企业主导，其中以信越化学和胜高（均为日本企业）为首，二者合计占多数份额。
- **先进光刻胶**（尤其是EUV光刻胶）集中于少数几家以日本为主的企业（JSR、东京应化、信越化学、富士胶片），以及默克和杜邦。
- **高纯HF**集中于日本供应商（尤其是Stella Chemifa）。
- ALD/CVD用**特种前驱体**来自一小批专业化学品制造商。

这种集中意味着单一供应商、地区或材料的中断就可能波及整个行业——日本**2019年**对韩国实施的光刻胶原料和HF**出口限制**使这一风险暴露无遗，它威胁到三星（Samsung）和SK海力士（SK hynix），并表明材料（而不仅仅是设备）同样是地缘政治的“卡脖子”环节（文件18）。乌克兰战争引发的**氖气**短缺（乌克兰曾供应全球大部分用于DUV激光器的半导体级氖气）进一步凸显了这一点；2023年以来，中国对**镓、锗和稀土**的出口管制同样如此（中国供应约80%的原生镓和约60%的锗）。

C. 日本在材料领域的主导地位

一个引人注目的结构性特征是**日本供应商**在最关键材料领域的**主导地位**——硅片、光刻胶、EUV掩模基板、HF及许多特种化学品和气体、CMP研磨液以及ALD前驱体。这种主导地位源于数十年积累的专业知识、与客户的深度协同开发，以及材料纯度所要求的严苛质量文化。它也赋予日本在半导体供应链中重要的战略杠杆——这一杠杆在2019年日韩争端中显露无遗，并影响着行业更广泛的地缘政治格局（文件18）。对世界其他地区而言，关键材料集中于日本（及少数其他地区）是一项供应链脆弱性，补贴计划（美国《芯片与科学法案》（CHIPS法案）、《欧洲芯片法案》）和“去风险”努力日益寻求通过多元化来应对——尽管所需专业知识的深度使快速多元化十分困难。

D. 不断扩展的材料种类

一个决定性的趋势是，随着新的器件架构和向三维的转变把新物质引入晶圆厂，**材料种类**在每个节点上都在**不断扩展**：新型EUV光刻胶（金属氧化物）、新型互连金属（Ru、Mo、Co）、铁电HfO_2（HZO）、二维沟道材料（MoS_2、WSe_2）、新型高k和沟道材料，以及先进封装的特种材料（塑封料、再布线层（RDL）介质、键合界面）。每种新材料都需要新的前驱体或配方、新的提纯和认证工作，往往还需要建立新的供应商关系——这扩大了材料供应商的作用，使其在支撑每个新节点方面变得愈发核心。随着器件种类在材料上日益多样化（文件23），材料供应商与设备制造商一样，成为每一次技术转型中不可或缺的合作伙伴——而其高度集中、高纯度、深度协同开发的供应链的安全性和韧性，也愈发成为战略和国家层面的关切。

进一步分析：前驱体经济与未来材料体系

A. 前驱体化学的隐秘世界

每一层ALD和CVD薄膜背后都有一种**前驱体**——一种经过专门设计的金属有机或无机分子，在受控条件下将所需原子输送到晶圆表面。前驱体化学是位于沉积工艺核心、深奥、高价值却常被忽视的学科。一种好的前驱体必须**易挥发**（以蒸气形式输送）、**热稳定**（不会过早分解）、**具有反应活性**（干净地化学吸附并与共反应物反应）且**洁净**（不留下碳、卤素或金属残留）。为每一种新薄膜——HfO_2、ZrO_2、TiN、Ru和Mo互连金属、MoS_2二维沟道——设计满足所有这些约束的分子，是一门专业的化学艺术，前驱体供应商（默克/EMD、Entegris、液化空气、ADEKA、Tri Chemical、DNF等）拥有宝贵的知识产权，并与沉积设备制造商和晶圆厂保持着深度协同开发关系。随着每个新节点引入新材料，支撑某种薄膜的前驱体可能与沉积设备本身一样成为关键制约因素，而开发一种新前驱体（并将其提纯到所需水平、在量产中完成认证）往往是一项与设备开发并行的、历时多年的工作。因此，前驱体经济是材料供应链中一个隐秘却必不可少的层次，化学、知识产权与工艺诀窍在此结合，使先进制程所需的每一种新薄膜成为可能。

B. 材料是新器件的节奏决定因素

贯穿本数据库的一个反复出现的主题是：对许多前沿器件而言，**决定节奏的是材料，而非器件概念**。二维沟道晶体管受限于生长晶圆级、低缺陷MoS_2的难度（一个材料问题），而非器件物理。铁电存储器取决于对HZO铁电相的控制（一个材料问题）。新型互连取决于Ru/Mo沉积工艺及其前驱体的开发。碳纳米管晶体管受限于碳纳米管的纯度和定向排列（材料问题）。超宽禁带功率器件受限于Ga_2O_3和金刚石衬底的生长。在每种情况下，器件本身都已得到验证，但要将其推向制造，仍需等待材料难题的解决——以所需的质量和均匀性大规模地生长、提纯、沉积或集成该材料。这使材料供应商与设备制造商一道，处于支撑每一代新器件的中心位置，也意味着未来的路线图（文件15、文件23）既是器件或设备路线图，同样也是材料路线图。不断扩展的材料种类——新型光刻胶、新型金属、铁电材料、二维沟道、超宽禁带半导体、封装材料——是后尺寸微缩时代的决定性特征之一，它使材料科学与材料供应日益成为决定进步的核心因素。

C. 供应韧性是战略要务

材料供应链的集中度和关键性使**供应韧性**成为一项战略要务，而地缘政治时代更使其尖锐地凸显出来。对三家EUV掩模基板供应商的依赖、对以日本为主的光刻胶和HF供应的依赖、对特定前驱体和特种气体来源的依赖，以及对氖气（乌克兰冲击）和稀土等材料的依赖，构成了一系列脆弱点——一次中断（自然灾害、贸易争端、冲突）就可能将其演变为全行业危机。2019年日韩材料争端和氖气短缺，都警示了材料中断如何波及整个芯片产业。作为回应，补贴计划（CHIPS法案、《欧洲芯片法案》）越来越多地资助材料产能和多元化，制造商则推行双重采购和库存缓冲，材料供应链的韧性已与设备供应链一样，成为企业和国家战略问题。然而，所需专业知识的深度和严格的认证要求使快速多元化十分困难——晶圆厂无法简单地换用未经认证的光刻胶或前驱体——因此材料韧性仍是一项艰巨的长期挑战。归根结底，这个默默无闻、高度集中、高纯度、深度协同开发的半导体材料世界，与它所服务的数百万美元设备一样具有战略关键性，也一样脆弱，其安全与整个半导体产业的安全密不可分。

🆕 2025–2026年更新：最新进展（截至2026年11月）

A. 市场规模：材料支出创纪录，光刻与封装领涨

根据**国际半导体产业协会SEMI（SEMI）的材料市场报告（2026年5月）**，2025年全球半导体材料营收达到创纪录的**732亿美元（同比增长6.8%）**。晶圆制造材料增长5.4%，达到**458亿美元**，其中光刻相关材料（光掩模、光刻胶及配套试剂）和湿化学品均实现两位数的强劲增长。封装材料增长9.3%，达到**274亿美元**，主要受益于基板，以及金价上涨推高键合丝营收。中国台湾连续第16年保持全球最大材料消费地区的地位。

硅片方面，**SEMI（2026年2月）**报告称，2025年硅片出货面积增长约6%，达到约129.73亿平方英寸。然而硅片营收下滑约1.2%，至约114亿美元：AI驱动的先进外延片和HBM级抛光片需求推高了出货量，但传统应用需求疲软拖累了价格。SEMI对2026年的展望是“双轨”格局：AI逻辑和存储器带来强劲的

300mm需求，而成熟制程仅谨慎复苏。鉴于SEMI 2026年7月预测2026年晶圆厂设备（WFE）将达1,439亿美元，材料消耗预计将在产能扩张之后滞后跟进。

指标	2025年数值	来源
半导体材料总额	732亿美元（同比增长6.8%）	SEMI，2026年5月
晶圆制造材料	458亿美元（同比增长5.4%）	SEMI，2026年5月
封装材料	274亿美元（同比增长9.3%）	SEMI，2026年5月
硅片出货量	约12,973百万平方英寸（同比增长约6%）	SEMI硅制造商集团（SMG），2026年2月
硅片营收	约114亿美元（同比下降约1.2%）	SEMI硅制造商集团（SMG），2026年2月

B. 关键矿产地缘政治

- **镓、锗、锑：** 中国供应约80%的原生镓和约60%的锗。根据中美在釜山达成的休战协议（2025年10月30日），中国对美出口上述物项的禁令**暂停至2026年11月27日**。2025年初以来，镓价大幅上涨。
- **稀土：** 根据同一休战协议，中国2025年10月出台的大范围稀土出口管制**暂停实施至2026年11月**。2026年9月23日，美国财政部长贝森特（Bessent）表示休战期将延长至2027年1月10日。
- **钨、碲、铋、钼、铟：** 中国于2025年2月对这些物项实施出口管制。它们关系到WF_6和钨靶材、钼互连以及InP/化合物半导体。截至本次更新，尚无公开确认的放宽措施。
- **安世半导体（Nexperia）：** 荷兰政府于2025年10月接管安世半导体，随后中国禁止安世中国出口，扰乱了汽车供应链。安世的中国业务转而采用国产晶圆。这表明材料和晶圆供应链可以多么迅速地沿政治界线分裂。

影响： 晶圆厂和设备制造商正在建立库存缓冲，认证中国以外的第二供应来源（在存在替代来源的情况下），并资助回收和精炼产能。由于上文扩展分析所述的认证负担，快速替代仍然困难。

C. 光刻胶与光刻材料

- **EUV光刻胶需求正在增长**，驱动因素包括DRAM中EUV层数的增加（据报道部分厂商在1c节点使用五层或更多EUV层）以及2nm级逻辑的爬坡（台积电（TSMC）N2自2025年第四季度起量产；英特尔（Intel）18A已进入大规模量产）。
- **金属氧化物光刻胶和干法光刻胶**正在向量产认证推进，尤其是在需要更薄光刻胶膜的High-NA EUV领域。英特尔14A是首个计划采用High-NA的节点，据报道三星和台积电分别计划在约2028年和约2030年将High-NA用于大规模量产。MOR在大规模量产中的导入时间因供应商和客户而异，公开确认的信息有限。
- **中国国产化：** 有关日本限制光刻胶出口的传闻（2025年底）始终未获证实。尽管如此，中国仍加速推进国产KrF/ArF光刻胶的认证，作为更广泛国产化努力的一部分——2025年国产设备已约占中国所用设备的35%。

D. PFAS：含氟化学品面临的监管阴影

欧盟拟议的**通用PFAS限制**在2026年取得进展。**2026年3月26日**，欧洲化学品管理局（ECHA）风险评估委员会（RAC）发布了最终意见，社会经济分析委员会（SEAC）发布了意见草案。两者均支持在欧盟范围内实施限制，并给予**有时限的豁免**，最早的禁令不会在2028年底之前生效。在公众意见征询中，半导体是有明确身份的评论方中最多的行业。

该限制之所以重要，是因为含氟聚合物（设备和化学品输送系统中的PFA/PTFE接液部件）、光刻胶中的含氟光致产酸剂和表面活性剂，以及某些含氟刻蚀和清洗化学品，都在其范围之内。预计业界将持续开展无PFAS光刻胶组分以及排放处理与捕集方面的研发，同时游说争取较长的豁免期。

E. 进入量产的新材料

- **钼**已与钨和铜一起进入量产金属化应用（泛林集团ALTUS Halo，2025年）。据报道，钼正被下一代3D NAND闪存的字线采用。
- **背面供电**（英特尔18A PowerVia已进入大规模量产；台积电A16超级电轨（Super Power Rail）于2026年下半年至2027年量产，各来源说法不一）提高了对键合介质、晶圆减薄耗材和载片的需求。
- 据SEMI数据，2025年**先进封装材料**的增速高于晶圆制造材料，驱动因素包括CoWoS扩产、混合键合（介质和铜焊盘化学品、键合表面CMP），以及正在为面板级封装开发的玻璃芯基板（台积电CoPoS已列入路线图）。

值得关注的事项（2026年末–2027年）

- 中国对镓/锗的暂停措施（至2026年11月27日）和稀土管制暂停是否会随休战期延长至2027年1月10日而相应延长。
- ECHA SEAC的最终意见以及欧盟委员会的PFAS限制提案，包括针对半导体用途的豁免期长度。
- 在High-NA导入节点（英特尔14A）上MOR或干法光刻胶的认证情况。
- 在AI和HBM带来的300mm需求收紧供应、而成熟制程需求依然疲软的背景下，硅片价格的走势。
- 日本或中国针对光刻胶或特种化学品的任何经确认的出口措施。

文件 17 · FILE 17


关键专利、知识产权格局与诉讼

知识产权（IP）是半导体设备行业看不见的“基础架构”。阿斯麦（ASML）在极紫外光刻（EUV）领域的垄断、ASM国际（ASM International）在原子层沉积（ALD）领域的领先、泛林集团（Lam Research）在刻蚀领域的主导地位，以及科磊（KLA）的工艺控制业务，其深厚的护城河既来自工程能力，也同样来自专利与商业秘密。由于该行业高度集中、利害关系巨大，知识产权纠纷曾多次重塑竞争格局；而随着中国在出口管制之下竞相打造本土设备产业，知识产权（其创造、保护以及被指控的盗用）已成为地缘政治竞争的前线。本文按技术领域梳理专利格局，回顾重大历史纠纷、专利到期动态，以及中美竞争中的知识产权维度。


📊 可视化概览

原创示意图；Mermaid 图表可在 GitHub 上原生渲染。

真正的护城河是隐性技术诀窍，而不仅仅是专利



部分知识产权里程碑与纠纷（时间线）



1. 按技术领域划分的专利格局

光刻

光刻是专利最密集、诉讼最多的设备领域。**ASML、蔡司（ZEISS）和 Cymer** 持有 **EUV** 的基础专利，覆盖光源（激光产生的锡等离子体、液滴发生、收集镜光学）、Mo/Si 多层反射光学、掩模版与双工件台传输，以及扫描式光刻机整体架构。大量早期 EUV 知识产权可追溯至 1990 年代末美国的 **EUV LLC** 联盟（英特尔、摩托罗拉、AMD 以及劳伦斯利弗莫尔、桑迪亚、劳伦斯伯克利等国家实验室），其许可安排帮助 ASML 确立了 EUV 领导地位，同时限制了日本竞争对手的获取渠道。ASML **2013 年收购 Cymer** 整合了光源知识产权，而其与**蔡司**的合作（及持股）则锁定了光学部分。由此形成的专利丛林如此密集，又与一个无法复制的供应生态深度交织，构成了所有行业中最坚固的护城河之一。

原子层沉积（ALD）

ALD 的基础专利可追溯至芬兰科学家 **Tuomo Suntola**，他在 1970 年代发明了“原子层外延”。**ASM 国际**的 ALD 领先地位在很大程度上建立在早期强大的专利布局之上；ALD 知识产权——涵盖前驱体化学、反应腔设计、等离子体增强与空间型变体，以及选择性/区域选择性沉积——在 **ASM、应用材料（Applied Materials）、泛林集团和东京电子（TEL）** 之间激烈争夺。随着选择性沉积成为 3nm 以下工艺节点的关键使能技术，围绕抑制剂化学和自对准方案的专利竞赛日趋激烈。

刻蚀与原子层刻蚀（ALE）

刻蚀知识产权集中于**等离子体源设计**（电容耦合等离子体 CCP 与电感耦合等离子体 ICP 反应腔、双频与脉冲射频方案）、静电吸盘与温度控制，以及工艺化学。**泛林集团**在 CCP/ICP 反应腔和介质刻蚀技术方面拥有深厚的专利组合；**应用材料**拥有重要的 **ALE 与选择性刻蚀**知识产权；**东京电子**则持有强大的刻蚀及光刻-刻蚀集成专利。较新的前沿领域——原子层刻蚀、低温刻蚀，以及用于全环绕栅极（GAA）沟道释放的各向同性选择性刻蚀——是专利申请的活跃领域。

化学机械平坦化（CMP）

CMP 知识产权覆盖设备设计（**应用材料、荏原（Ebara）**）以及耗材——抛光液配方和抛光垫设计（**Entegris/CMC、杜邦、Fujimi、3M**）；其中化学与工艺的协同工程往往既依靠专利，也同样依靠商业秘密来保护。

EUV 光刻胶

先进光刻胶的专利格局由 **JSR（已收购 Inpria 的氧化锡金属氧化物光刻胶知识产权）、东京应化（TOK）、富士胶片、信越化学（Shin-Etsu）和默克/EMD** 争夺，涵盖化学放大型和金属氧化物型化学体系；随着高数值孔径极紫外（High-NA EUV）需要新的光刻胶材料，这一领域的战略意义日益凸显。

先进封装与混合键合

混合键合是争夺最激烈的封装知识产权领域。**Xperi/Adeia（前身为 Invensas）** 持有围绕**直接键合互连（DBI）** 的基础专利组合，并广泛对外许可——包括主要晶圆代工厂和存储器制造商——使这家不从事制造的知识产权持有者成为混合键合生态中的核心角色。**索尼**凭借其开创性的堆叠式 CMOS 图像传感器持有重要的混合键合知识产权；**台积电（TSMC）** 已构建了可观的 **SoIC** 专利组合；**EV Group 和 SUSS MicroTec** 则持有关键的晶圆键合设备知识产权。其商业利害在 **2025 年 11 月**变得清晰可见：Adeia 在美国得克萨斯州西区联邦地区法院对 **AMD** 提起专利侵权诉讼，主张其混合键合专利被 AMD 的 3D V-Cache 产品侵犯（详见下文 2025–2026 年更新）。

3D NAND闪存与 DRAM

存储器知识产权的特点是少数存储器制造商——**三星（Samsung）、SK海力士（SK hynix）、铠侠（Kioxia）、美光（Micron）和西部数据**——之间的**广泛交叉许可**，覆盖 3D NAND 架构（沟道形成、串堆叠、字线方案）和 DRAM 单元结构。这种交叉许可反映了一个现实：少数几家存储器厂商各自持有数以千计相互重叠的专利，相互许可比诉讼更为务实。

GAA 纳米片与互补场效应晶体管（CFET）

GAA 与 CFET 的专利格局涉及 **IBM（基础器件知识产权的多产来源，包括早期纳米片和 CFET 概念）、三星、台积电和英特尔（Intel）**，以及**比利时微电子研究中心imec（IMEC）**（其竞争前研究所产生的知识产权在全行业授权使用）。随着行业向 GAA 过渡并开发 CFET，围绕内侧墙形成、沟道释放和双层集成的专利正在被积极抢占。

---

2. 重大知识产权纠纷与和解

ASML 诉 Nikon（1990 年代至 2004 年）

ASML 与尼康（Nikon） 之间围绕扫描式光刻机和浸没式光刻技术展开了旷日持久、多线作战的专利战。该纠纷于 **2004 年通过交叉许可和付款达成和解**，为浸没式光刻时代扫清了法律障碍，也间接为 ASML 最终的主导地位铺平了道路。

泛林集团诉应用材料（刻蚀）

这两家刻蚀领导者在等离子体刻蚀技术方面有着长期的专利纠纷历史，反映出最高价值刻蚀应用领域竞争之激烈。此类纠纷通常以和解与交叉许可告终，并未改变竞争格局。

ASML/Brion 诉 XTAL（2018–2019 年）

这是一起里程碑式的**商业秘密**案件：ASML 的计算光刻子公司 **Brion** 对初创公司 **XTAL** 赢得了一项重大判决（约 **8.45 亿美元**），XTAL 被指控通过前员工盗用 Brion 的源代码。XTAL 实际上因此破产；该案具有涉华因素——XTAL 与中国背景的利益方存在关联，并与一家客户（三星）有业务关系——预示了如今弥漫于中美科技竞争中的知识产权安全担忧。它是一个典型范例，说明守护行业“皇冠明珠”的不仅是专利，更是商业秘密保护。

---

3. 专利到期分析

随着 1990 年代末和 2000 年代的核心发明走到约 20 年保护期的尽头，一批 **EUV 时代的基础专利正在 2025–2030 年窗口期内陆续到期**（这一过程现已开始）。原则上，专利到期会降低进入的法律门槛。但在实践中，**实际门槛仍是集成的技术诀窍和供应生态**，而非专利本身：即便专利已过期，也没有任何竞争对手能够复制蔡司光学、通快（TRUMPF）激光器、Cymer 光源、数十年积累的工艺学习经验以及共同构成一台 EUV 扫描式光刻机的供应商网络。因此，专利到期的影响远小于大多数行业——这道护城河主要由商业秘密、隐性制造知识和生态系统控制构筑，而这些都无法通过任何专利授权或到期而转移。

---

4. 商业秘密与政府资助的知识产权

行业中最有价值的知识产权有很多是以**商业秘密**而非专利形式持有的，原因恰恰在于最关键的技术诀窍（精确的工艺配方、设备调校参数、集成方案）保密比在专利中公开更有价值。这使得**商业秘密诉讼**（如 XTAL 案）和员工流动纠纷成为反复出现的现象，也使知识产权安全日益成为企业和国家安全的优先事项。

相当一部分基础知识产权还源于**政府资助的研究**：**美国国防高级研究计划局（DARPA）** 项目、**《芯片与科学法案》（CHIPS法案）** 资助的国家半导体技术中心（NSTC）及高校研究、**SEMATECH** 和国家实验室的遗产，以及在成员企业间分配竞争前知识产权的 **imec 和 Leti** 联合开发协议（JDA）。这些公共和联盟投资孕育了后来流入商用设备的知识产权，而获取条款（谁可获得许可、受何种限制）正越来越多地受国家战略左右。

---

5. 中国本土知识产权积累

随着中国在出口管制下打造本土设备产业（见文件18），其**专利申请**数量正在快速积累——**北方华创（NAURA）、中微公司（AMEC）、上海微电子（SMEE）、拓荆科技（Piotech）、盛美半导体（ACM）等**大幅增加了专利申请，既为保护真正的本土创新，也（按部分西方评估）为绕开在位企业的

知识产权。中国国家知识产权局（CNIPA）的数据显示半导体设备专利申请激增，对专利分类的分析揭示了中国的重点领域（刻蚀、沉积、清洗——中微公司和北方华创在这些领域最具实力）及其短板（EUV 光刻、先进量测——在位企业的知识产权和生态系统在这些领域仍无可匹敌）。

知识产权维度如今已与地缘政治竞争密不可分。出口管制限制设备及其底层技术的转移；商业秘密执法防范盗用；专利布局决定谁能制造什么。对在位企业而言，知识产权——尤其是专利本身无法涵盖的商业秘密和生态系统诀窍——是终极护城河，比任何单项专利更持久、比任何产品更有价值，因为它凝结了数十年积累的学习经验，正是这些经验使地球上最先进的设备成为可能。掌控这些知识的公司掌控着前沿，而保护这些知识已同时成为国家安全问题和企业战略问题。

延伸分析：半导体资本设备知识产权的经济学与战略

A. 为何商业秘密比专利更重要

半导体资本设备（SemiCap）知识产权的一个决定性特征——在科技行业中并不常见——是**商业秘密往往比专利更重要**。原因在于结构：专利要求以公开披露发明换取有期限的垄断，但半导体制造中最有价值的知识是**隐性工艺诀窍**——精确的配方参数、设备调校程序、集成顺序、从数百万片晶圆中积累的学习经验——这些无法完整写入专利，而保密更有价值。即使一台 EUV 扫描式光刻机的专利全部到期，竞争对手仍然造不出来，因为那些不可复制的知识存在于 ASML、蔡司及其供应商的工程师和流程之中，而非专利文件之中。这正是 **ASML/XTAL 商业秘密案**意义重大的原因——它保护的是源代码和技术诀窍，而非专利——也是**员工流动、信息安全与反间谍**成为知识产权核心关切的原因。在地缘政治竞争中（文件18），人们担心的与其说是专利侵权，不如说是通过招聘、合资或间谍活动造成的**隐性知识转移**。

B. 交叉许可均衡

在众多参与者持有相互重叠专利的领域——存储器（三星、SK海力士、美光、铠侠、西部数据），以及在一定程度上拥有广泛产品组合的设备制造商——行业会达到一种**交叉许可均衡**：主要参与者不再就数千项重叠专利无休止地诉讼，而是相互交叉许可各自的专利组合并支付平衡性许可费，从而使各方都享有实施自由。这种均衡之所以稳定，是因为另一种选择（相互诉讼）对所有人都具有破坏性，而且每家的专利组合都对其他各方构成威慑。它也抬高了新进入者的门槛——新进入者缺乏可用于交叉许可的专利组合，可能面临侵权索赔——这是一道隐蔽但真实的护城河。存储器行业广泛的交叉许可是典型例证。

C. 知识产权作为地缘政治工具

知识产权已与地缘政治密不可分。出口管制（文件18）不仅限制设备的出货，还限制制造或维护这些设备所需的**技术与诀窍**的转移。**“视同出口”（deemed export）** 规则将与外国国民分享受控技术视为出口，使全球研发更加复杂。商业秘密执法（XTAL 先例）防范盗用。而在位企业的知识产权和诀窍——恰

恰是出口管制意在保护的对象——是终极战略资产，比任何产品都更持久。对中国而言（文件18），构建本土知识产权基础既是真正的创新努力，也是在在位企业专利丛林中寻找路径；对在位企业及其政府而言，保护知识产权和诀窍事关国家安全。

D. 专利申请模式作为战略信号

专利申请数据为观察行业投资方向提供了窗口。围绕**选择性/区域选择性沉积、原子层刻蚀、混合键合、GAA 内侧墙工艺、背面供电以及 EUV 光刻胶**的申请激增，直接对应本数据库各处描述的前沿挑战——设备厂商竞相在 GAA、背面供电和 CFET 时代的技术进入量产之前抢占定义这一时代的工艺知识产权。中国专利申请的快速增长集中在刻蚀、沉积和清洗领域（中微公司、北方华创和拓荆科技在这些领域最具实力），而在 EUV 和先进量测领域则较为稀疏，这同样映射出其能力与短板。因此，解读专利格局就是解读技术路线图本身——今天的知识产权申请预示着明天的制造之争。

E. 持久的护城河

综合来看，半导体资本设备的竞争护城河建立在专利、商业秘密、生态系统控制、客户联合开发关系以及累积诀窍的**组合**之上，其深度远超专利本身。专利到期（2025–2030 年 EUV 时代专利的到期）降低了一道门槛，但其余门槛依然完好。在位企业真正的保护是集成化的知识——体现在人员、流程、供应商网络和隐性学习之中——这些知识无法通过任何专利授权或到期而转移，需要数十年时间和数百亿美元才能建立。这就是为什么半导体资本设备的竞争格局变化如此缓慢、领导者地位如此稳固，以及为什么保护知识产权和诀窍已同时成为国家战略和企业关切。

进一步分析：知识产权、技术诀窍与复制的极限

A. 无法被复制的知识

关于半导体资本设备知识产权最深刻的事实是：最有价值的知识——使设备在生产中稳定实现良率的**隐性工艺与集成诀窍**——无法通过任何专利或文件来复制、购买或转移。它存在于数千名工程师的经验之中，存在于数百万片已加工晶圆所积累的学习之中，存在于多年打磨的精细调校程序和集成顺序之中，也存在于供应商与客户关系的密集网络之中。这就是为什么中国大规模、坚定且有国家支持的努力，在投入多年和数百亿美元之后，仍未形成可用于生产的本土 EUV 能力（据报道，到 2025 年底已在深圳组装出一台可产生 EUV 光的原型机——值得注意的是，其团队据称包括前 ASML 工程师——但截至最新报道尚未生产出可用芯片），也未在先进量测领域追平前沿——并非因为专利无法获得（许多专利是公开的，有些正在到期），而是因为将专利转化为可用设备的**隐性知识和集成生态**无法被快速复制。即使一台 EUV 扫描式光刻机的专利明天全部到期，也没有竞争对手能够造出来，因为蔡司的光学诀窍、Cymer 的光源诀窍、集成专长和供应商网络都不在专利之中。这就是终极护城河——体现在人员、流程和关系中、历经数十年积累、任何法律机制都无法转移的知识——也是半导体资本设备竞争格局如此稳固、前沿如此难以突破的最深层原因。

B. 对知识产权战略与安全的启示

隐性诀窍相对于正式知识产权的首要地位，以独特的方式塑造着行业的知识产权战略与安全。由于最有价值的知识是隐性的、最好保密，领导者高度依赖**商业秘密保护**（守护工艺配方、设备调校和集成方案），而不是将一切申请专利；**信息安全与反间谍**（防范通过招聘、间谍活动或合资造成的诀窍流失）因而变得至关重要。ASML/XTAL 商业秘密案正是例证——它保护的是源代码和诀窍，而非专利。在地缘政治竞争中（文件18），人们担心的与其说是专利侵权，不如说是**隐性知识的转移**；这就是为什么出口管制不仅限制设备，还限制技术与诀窍，为什么“视同出口”规则约束与外国国民分享知识，以及为什么员工流动和合资条款受到严格审查。通过商业秘密法、信息安全、对人员和合作关系的审慎管理以及出口管制体系来保护诀窍，已与保护任何产品一样，成为企业和国家安全的优先事项，因为诀窍本身就是皇冠明珠。专利组合固然重要（它能阻止直接复制并支撑交叉许可），但真正构成持久竞争优势的，是其下一层——隐性的、累积的、不可替代的知识。

C. 专利趋势：观察未来的窗口

尽管隐性诀窍居于首要地位，**正式的专利格局**仍是观察行业方向的宝贵窗口，因为申请量的激增揭示了领导者正在何处投资，以抢占将定义下一代制造的知识产权。当前申请集中于**选择性与区域选择性沉积、原子层刻蚀、混合键合、GAA 内侧墙与沟道释放工艺、背面供电、EUV 光刻胶与掩模，以及 CFET 集成**，这与 GAA、背面供电和 CFET 时代的前沿挑战（文件15、文件23）精确对应——设备厂商正竞相为未来几年将进入量产的技术锁定工艺知识产权。中国的申请模式（集中于其厂商最具实力的刻蚀、沉积和清洗领域；在仍存在差距的 EUV 和先进量测领域则较为稀疏）同样映射出其能力与局限。因此，解读专利格局就是解读技术路线图——今天的知识产权申请预示着明天的制造之争——它以“行业将创新力投向何处”的视角，补充了对量产路线图（文件15）和前沿研究（文件23）的分析。专利格局与隐性诀窍共同构成行业的知识基础：正式知识产权抢占前沿，隐性知识则承载着将前沿发明转化为可制造技术的累积经验——二者缺一不可，都具有战略意义，也都是定义半导体资本设备领导者持久竞争优势的核心。

🆕 2025–2026 年更新：最新进展（截至 2026 年 11 月）

2025 年年中至 2026 年末这段时期印证了本文的核心论点：半导体资本设备领域最具影响的知识产权事件并非围绕光刻机权利要求的专利有效性之争，而是**商业秘密与技术诀窍案件**（往往带有国家安全维度），同时在**混合键合**领域——这项因 AI 加速器和高带宽内存（HBM）而具有战略意义的封装技术——专利主张日趋尖锐。

商业秘密走向中心——并进入刑事法庭

- **台积电 2nm 案（台湾）**。 2025 年 8 月，台湾检方起诉一名台积电前工程师及其他人，指控其获取与台积电 2nm 工艺相关的商业秘密。2025 年 12 月，检方以未尽监督员工之责为由，依据《营业秘密法》和《国家安全法》将**东京电子台湾子公司**列为法人被告提起公诉；日本母公司未被起诉，并表示未发现该技术流向第三方的证据。2026 年 1 月检方追加起诉。据台湾媒体报道，2026 年 4 月法院

判处该前工程师 10 年有期徒刑，并对东京电子台湾子公司处以**1.5 亿新台币**罚金（若向台积电和国库支付赔偿可予缓刑）；检方称涉案资料与**用于 2nm 生产的刻蚀设备**有关。2026 年 7 月，台湾最高法院驳回了两项上诉。该案普遍被视为依据台湾《国家安全法》“国家核心关键技术”条款对企业提起的首例同类诉讼——这一先例加重了所有在前沿晶圆厂内派驻现场服务工程师的设备供应商的合规负担。

- **三星 DRAM 技术与长鑫存储（CXMT）（韩国）**。 2025 年 12 月，首尔检方起诉了 10 人，包括三星前高管和与长鑫存储有关的员工，指控三星 10nm 级 DRAM 工艺诀窍（数百个工艺步骤）被转移至长鑫存储，随后被改造以适配中国国产设备。各方报道对工艺节点细节说法不一。
- **应用材料与 Mattson / 北京屹唐**。 在美国，应用材料指控 Mattson Technology（自 2016 年起由北京屹唐半导体所有）招揽其工程师以获取商业秘密，该纠纷仍在继续；**2025 年 8 月**，北京屹唐在**北京知识产权法院**反诉应用材料，请求禁令救济及约 1 亿元人民币赔偿，涉及应用材料在中国提交的一项将前 Mattson 员工列为发明人的专利申请。
- **中国 EUV 原型机**。 据路透社报道（2025 年 12 月），深圳的一台 EUV 原型机由包括**前 ASML 工程师**在内的团队打造，部分使用了旧款 ASML 系统的零部件；该机可产生 EUV 光，但尚未生产出可用芯片。这一报道再次表明，稀缺资产是人才和隐性知识，而非专利文本。

混合键合成为诉讼热点

2025 年 11 月，Adeia（前 Xperi/Invensas DBI 许可方）在美国得克萨斯州西区联邦地区法院对 **AMD** 提起两起诉讼，主张 10 项专利——其中 7 项涉及混合键合，3 项涉及先进节点工艺技术——被 AMD 的 3D V-Cache（Ryzen X3D）、EPYC 和 Instinct 产品侵犯。代工这些产品的台积电未被列为被告。在所查阅的资料中，尚未见到任何裁决或和解的报道。该案对设备厂商意义重大，因为混合键合正走向量产（台积电 SoIC，以及 HBM4E/HBM5 候选方案），而应用材料与 Besi（应用材料于 2025 年取得其约 9% 股份）正在联合开发集成式芯片-晶圆（die-to-wafer）混合键合系统；设备厂商的客户将越来越多地关注实施自由（freedom to operate）问题。

汇总表

事项	司法管辖区	关键日期	状态（2026 年 11 月，据媒体报道）	与半导体资本设备的关联
台积电 2nm 商业秘密 / 东京电子台湾子公司	台湾	2025 年 8 月、2025 年 12 月、2026 年 1 月起诉；2026 年 4 月判决	工程师被判 10 年；东京电子台湾子公司被罚 1.5 亿新台币；2026 年 7 月两项上诉被驳回	供应商对现场工程师承担责任；刻蚀诀窍
三星 DRAM 诀窍 → 长鑫存储	韩国	2025 年 12 月起诉 10 人	诉讼进行中	工艺配方被改造以适配中国国产设备
应用材料诉 Mattson；北京屹唐诉应用材料	美国；中国	美国诉讼 2022 年；中国诉讼 2025 年 8 月	未决	人才流动；在中国的平行诉讼
Adeia 诉 AMD	美国（得州西区）	2025 年 11 月提起	未见裁决/和解报道	混合键合实施自由

事项	司法管辖区	关键日期	状态（2026 年 11 月，据媒体报道）	与半导体资本设备的关联
据报道的中国 EUV 原型机	中国	路透社，2025 年 12 月	原型机；未见生产出可用芯片的报道	通过人员实现的诀窍转移

结构性趋势

- **专利到期已在进行，但对 EUV 护城河影响甚微。** 2025–2030 年到期窗口已经开启，但前沿领域未出现任何可见的竞争影响，与第 3 节的判断一致。
- **知识产权安全现已成为出口管制合规的一部分。** 美国管制聚焦于向中国出口的半导体制造设备、零部件和技术诀窍（文件18），台湾和韩国又将“核心”技术泄露入刑，设备厂商面临覆盖员工、服务数据和云存储的多重监管体系。
- **中国的专利申请热潮仍在持续**，集中在刻蚀、沉积、清洗和热处理——北方华创、中微公司、拓荆科技和盛美半导体在这些领域份额上升，2025 年国产设备约占中国所用设备的三分之一（行业协会估计；见文件18）——而光刻和先进量测领域仍然薄弱。
- **封装知识产权是专利主张和许可的增长领域**，因为混合键合和共封装光学正在进入量产。

值得关注（2026 年末至 2027 年）

- 台积电/东京电子台湾子公司案的进一步上诉或民事赔偿，以及其他司法管辖区是否针对供应商员工引入企业责任。
- Adeia 诉 AMD 案的进展（权利要求解释、和解或许可），以及是否会针对晶圆代工厂或 HBM 制造商提出专利主张。
- 北京屹唐诉应用材料案的进展，以及中国法院是否会成为针对西方设备厂商进行反制性专利主张的场所。
- 韩国涉长鑫存储刑事诉讼的判决结果。
- 随着 A16/A14 和 14A 节点临近量产，High-NA EUV、背面供电和 CFET 领域的专利申请数据。

文件 18 · FILE 18


地缘政治、出口管制与供应链安全

大约自 2018 年起，半导体资本设备（SemiCap）已从地缘政治的边缘走向中心。人们发现，少数几类设备就卡住了整个先进芯片供应链，这使半导体资本设备成为大国科技竞争中最有力的杠杆。各国政府认识到，**控制设备远比控制芯片更有效**——只要切断对手获取极紫外光刻（EUV）、先进刻蚀和先进量测设备的渠道，其前沿雄心便会停滞。由此形成了一场不断升级的出口管制、补贴与产业政策竞赛，如今已深刻影响每一家主要半导体资本设备公司的战略、收入和风险状况。本文梳理出口管制体系、补贴计划、中国的应对以及对供应链的长期影响。

📊 可视化概览

原创示意图；Mermaid 图表可在 GitHub 上原生渲染。

设备出口管制如何运作——以及中国的应对




为何设备是完美的“卡脖子”点

以下示意图对比芯片与设备的可控性：芯片以数十亿计生产、由数百家企业设计，难以管控；设备（EUV 仅数百台、约 1 家供应商、一台设备决定大量芯片的产出，且需要持续服务与备件）则是理想的管控点。

```
Chips:     made by the billions, designed by hundreds of firms → hard to control
Equipment: a few hundred EUV tools, ~1 supplier, one tool gates many chips,
           and needs ongoing service/parts → IDEAL control point
```

补贴计划（大致规模，十亿美元）



---

1. 法律架构：ITAR、EAR 与 FDPR

美国对半导体技术的管控建立在两套体系之上。《**国际武器贸易条例**》（ITAR）管辖一小部分国防级和抗辐射加固物项。影响大得多的是由**美国商务部工业与安全局（BIS）**执行的《**出口管理条例**》（EAR），它管控两用技术——基本上涵盖所有先进半导体设备。

决定性的工具是**外国直接产品规则（FDPR）**，它将美国管辖权延伸至**包含美国技术或软件的外国制造产品**。由于地球上几乎每一台先进设备——包括 ASML 的 EUV 扫描式光刻机——都含有美国原产的零部件、软件或设计，FDPR 赋予美国对整个全球设备供应链的域外管辖力。这就是美国能够有效限制一家荷兰公司出口的原因：FDPR 加上外交施压和盟国协调，使美国的管制在实践中具有全球效力。

---

2. 2022 年 10 月规则及其升级

分水岭出现在 **2022 年 10 月 7 日**，BIS 发布了针对中国先进芯片能力的全面规则。这些规则限制向中国出口能够生产以下产品的设备：

- **≤16/14nm 逻辑芯片**（鳍式场效应晶体管（FinFET）级及以下），
- **半间距 ≤18nm 的 DRAM**，
- **≥128 层的 NAND**，

此外还限制先进计算芯片，以及“美国人员”支持中国先进制造的活动。这些规则直接削减了**应用材料（Applied Materials）、泛林集团（Lam Research）和科磊（KLA）** 面向中国的销售，而这三家公司此前都有相当大比例的收入来自中国。

后续更新使管制**不断收紧并扩大**：**2023 年 10 月**的一揽子规则细化了门槛、堵塞漏洞、扩充实体清单并约束更多品类；**2024 年和 2025 年**的进一步更新延续了这一模式——**2024 年 12 月**的一揽子规则新增了高带宽内存（HBM）管制、约 140 个实体清单条目（包括中国设备厂商）以及 FDPR 扩展；**2025 年 9 月的“关联方”（50%）规则**将实体清单限制扩展至被列名方持股至少 50% 的子公司；三星和 SK海力士在华晶圆厂的**经验证最终用户（VEU）** 授权自 2025 年 12 月 31 日起被撤销。整体轨迹是稳步升级，每一轮都在填补上一轮留下的缺口——不过自 2025 年末起，升级与美中贸易谈判交织在一起，“关联方规则”根据釜山休战协议**自 2025 年 11 月 10 日起暂停一年**（见下文 2025–2026 年更新）。

---

3. ASML、EUV 与 DUV 限制

阿斯麦（ASML）处于最敏感的位置。它**从未获准向中国发运 EUV**（自 2018 年起，荷兰出口政策与美国压力保持一致），这意味着中国被完全拒于先进逻辑和先进 DRAM 最重要的单一设备之外。竞争随后转向**深紫外（DUV）浸没式**扫描式光刻机（用于多重图形化和成熟节点的 193i 设备）：在 **2023–2024 年**间，荷兰逐步限制 ASML 最先进浸没式系统对华出口，美国也扩大管制（包括维护服务），以限制中国获取和维护已安装的 DUV 设备。对 ASML 而言，中国已成为一个重要收入来源（限制前的抢购潮更放大了这一点），如今其中国业务面临有序下滑，而其余市场仍在增长：中国占 ASML 系统销售额的比例从 2025 年第四季度的 36% 降至 2026 年第二季度的 14%，随后在 2026 年第三季度回升至约 23%；ASML 预计中国将占 2026 财年净销售额的约 20%。国会中一项法案（拟议中的 **MATCH 法案**）将更进一步，禁止向中国销售 DUV 设备以及为已安装设备提供维护服务；截至 2026 年 11 月，该法案尚未通过。

---

4. 盟国协调：荷兰、日本与韩国

美国的管制之所以有效，完全是因为拥有其余设备生态的关键盟国进行了协调。**荷兰**（ASML）使其 EUV 和 DUV 政策与美国目标保持一致。拥有东京电子（TEL）、尼康（Nikon）、佳能（Canon）、迪恩士（SCREEN）以及关键材料供应商的**日本**，于 **2023 年 3 月实施了自己的出口管制**，覆盖 **23 类设备**（刻蚀、沉积、光刻、清洗、测试），影响东京电子等公司，并使日本与美荷框架保持一致。**韩国**（三星（Samsung）和 SK海力士（SK hynix）的母国，两家公司均在中国运营晶圆厂）处境更为微妙——既面临协调压力，又要保护本国企业在华的大规模业务；2025 年底美国撤销了三星西安工厂以及 SK海力

士无锡和大连工厂的 VEU 资格，代之以 2026 年度许可证（允许维持运营，但不得扩产或升级），韩国的处境因此更加艰难。这种三**边加协调**（有时与台湾一起被非正式地称为“芯片四方联盟”（Chip 4）格局）正是管制得以奏效的关键；否则，中国完全可以从非美国供应商处采购。

---

5. 补贴时代：CHIPS 法案、欧盟芯片法案及其他

在实施限制的同时，主要经济体推出了庞大的**补贴计划**，以实现产能本地化并降低对东亚的依赖：

- **美国《芯片与科学法案》（CHIPS法案，2022 年）：** 约 **520 亿美元**，包括约 390 亿美元的制造激励和约 110 亿美元的研发资金（支撑**国家半导体技术中心（NSTC）**）。它推动了**台积电亚利桑那、英特尔俄亥俄与亚利桑那、三星得克萨斯以及美光纽约**等项目。2025 年 8 月，美国政府将应拨付给英特尔的 CHIPS 补助转换为约 10% 的股权（约 89 亿美元），偏离了最初的补助模式。至关重要的是，该法案包含**“护栏”条款**，禁止受资助方在十年内扩大其在中国的先进产能——将补贴与脱钩挂钩。
- **欧盟《芯片法案》（2023 年）：** 动员约 **430 亿欧元**，支持 **ASML、imec、英飞凌、意法半导体**以及新建晶圆厂（**台积电/ESMC 德累斯顿**合资项目；英特尔计划中的**马格德堡**项目于 2024 年暂停，并于 2025 年 7 月取消）。欧洲战略强调其优势领域——设备（ASML）、研究（imec）以及汽车/工业/功率芯片。
- **日本**以大额补贴支持 **Rapidus**（与 IBM 和 imec 合作的雄心勃勃的 2nm 项目）和**台积电熊本**晶圆厂，力图重建其前沿地位；Rapidus 于 2026 年 2 月从政府和 32 家民营企业筹集 2,676 亿日元，据报道政府累计支持约 2.35 万亿日元，目标在 2027 财年下半年实现大规模量产（HVM）。
- **韩国**宣布了庞大的半导体“超级集群”计划；**印度**推出激励计划，吸引了封装测试和部分晶圆厂投资；**台湾、新加坡**等也保持各自的支持政策。

其净效应是一场全球补贴竞赛，正在重塑产能建在何处——往往成本更高、速度更慢于成熟的亚洲产业集群——并掀起新一轮晶圆厂建设浪潮，即便中国市场收缩，也在推动设备需求。

---

6. 中国的应对：大基金与本土设备

中国以坚定推进**自给自足**来应对管制，资金来自**国家集成电路产业投资基金（“大基金”）：一期（约 1,390 亿元人民币/约 220 亿美元，2014 年）、二期（约 2,040 亿元人民币/约 300 亿美元，2019 年）和三期（约 3,440 亿元人民币/约 470 亿美元，2024 年）**——三期规模最大，表明在管制压力下投入力度进一步加大。

成果喜忧参半，但意义重大：

- **中芯国际（SMIC）** 借助 **DUV 多重图形化**而非 EUV 实现了 **7nm 级**量产（体现在**华为（Huawei）麒麟 9000S** 处理器上，约 2023 年）——证明了不依赖 EUV 也可能获得有意义的前沿能力，虽然成本更高、良率更低，但足以令西方政策制定者警觉，并显示出管制的局限。到 2025 年末，又有报道称出现了 5nm 级（N+3）芯片（华为麒麟 9030），同样采用 DUV 多重图形化，良率低、成本高。
- **本土设备厂商——北方华创（NAURA）**（刻蚀、沉积、热处理、清洗）、**中微公司（AMEC）**（刻蚀、MOCVD）、**拓荆科技（Piotech）**（沉积）、**盛美半导体（ACM Research）**（清洗）、**芯源微（Kingsemi）**（涂胶显影）、**新凯来（SiCarrier）**（与华为相关的综合设备项目）以及**上海微电子（SMEE）**（光刻）——正在沿技术阶梯攀升，在**成熟节点**和许多前道设备品类中取得了可观份额，但在**前沿领域仍存在重大差距**，尤其是在 **EUV 光刻和先进量测**方面。据一项行业协会数据，2025 年国产设备约占中国所用设备的 **35%**（2024 年约 25%，2020 年约 7%）。
- **上海微电子的国产光刻机**仍局限于成熟节点 DUV，一款 28nm 级 ArF 浸没式扫描式光刻机正处于验证阶段；国产 EUV 能力虽是既定目标，但普遍认为仍需数年——路透社 2025 年 12 月报道称，在深圳组装的一台 EUV 原型机可产生 EUV 光，但尚未生产出可用芯片；知情人士认为，相较官方的 2028 年目标，约 2030 年产出芯片更为现实。

因此，管制产生了一个悖论：它们**减缓**了中国的前沿进展并使其无法获得 EUV，同时又**加速**了中国本土设备产业的发展（为其保证了一个“专属市场”），并在近期引发了中国**成熟节点**产能和设备采购的激增。管制最终是遏制了中国，还是只是延缓了中国、同时催生了一个强大的本土竞争者——这是核心的战略问题。

---

7. 对半导体资本设备公司的影响

对设备制造商而言，中国历来占其**销售额的 20–45%**（应用材料、泛林集团、科磊、ASML、东京电子）。管制造成了复杂的收入图景：先是中国成熟节点采购的**短期激增**（中国晶圆厂在进一步限制出台前囤积设备），随后预计面向中国的前沿收入将出现**结构性下滑**，并由其他地区补贴驱动的晶圆厂建设部分抵消。如今每家主要原始设备制造商（OEM）都在应对这一张力——在把握西方及盟国需求的同时，应对中国前沿销售的流失以及中国本土企业在成熟领域的崛起。**出口管制敞口**已成为整个行业的首要投资考量。到 2026 年，下滑已经显现但较为渐进：应用材料 2026 财年第三季度中国收入占比降至 28%（一年前为 35%），公司估计管制将使其 2026 财年收入减少约 6 亿美元。执法同样产生了实效：2026 年 2 月，应用材料同意就经由其韩国子公司向中芯国际未经许可再出口离子注入机一事，向 BIS 支付 **2.525 亿美元**民事罚款。

---

8. 替代组装地点与其他依赖

在前沿之外，管制和更广泛的“去风险”也正在重塑**后道**：随着企业分散在中国的集中布局，**印度、越南、马来西亚和泰国**正在吸引封装、测试投资。与此同时，供应链还存在其他依赖——**稀土和特种材料**（中国在这些领域地位强势——它供应约 80% 的原生镓和约 60% 的锗，并在 2023–2025 年间将这两种

材料以及稀土用作反制手段）、**氖气及其他气体**（乌克兰战争扰乱了乌克兰的氖气供应，暴露出这一脆弱性），以及高度集中的**日本材料**基础。这些依赖关系多向交织，赋予不同参与者不同的杠杆点，也确保供应链安全将始终是一项长期战略关切。

---

9. 长期战略影响

半导体资本设备的地缘政治化带来若干持久影响。行业很可能在一定程度上**分化**为西方盟国生态和中国本土生态，两者之间的交流减少（但不会为零）。设备公司将继续面对庞大中国市场与不断升级的限制之间的张力。补贴驱动的产能将建在成本更高的地点，抬高行业的成本底线。而**知识产权安全**（文件17）仍将是前线，因为竞争不仅围绕设备本身，还围绕制造设备的知识。

最重要的是，这一历程印证了本数据库的核心论点：半导体资本设备是现代经济的**终极“卡脖子”点**，谁掌控最先进的设备——以及其背后的生态与知识——谁就对计算的未来、进而对经济和军事实力拥有决定性杠杆。正是这一认识，而非任何单项规则或补贴，使半导体资本设备永久性地处于 21 世纪地缘政治的中心。

延伸分析：机制、有效性与二阶效应

A. 为何设备是完美的“卡脖子”点

出口管制之所以聚焦设备而非芯片，取决于杠杆的几何结构。芯片以数十亿计生产，由数百家公司设计，发往世界各地——管控芯片如同试图管控流水。相比之下，设备由少数几家企业以极小的批量制造（全球仅有数百台 EUV 扫描式光刻机），而每台设备都决定着其所生产全部芯片的产出。拒绝提供一台 EUV 扫描式光刻机，就能阻止相当于一整座晶圆厂的前沿产能。此外，设备需要原始设备制造商持续提供**服务、备件、软件更新和工艺支持**——因此管控不仅限于初次销售，而是延伸至设备的整个运行寿命，使实施管控的政府拥有持久杠杆（切断维护服务的能力可以随时间推移使已安装设备失效）。供应极度集中、一台设备决定大量芯片的杠杆效应以及全生命周期依赖，三者结合使设备成为最有效的“卡脖子”点，这也正是它成为科技治国方略核心工具的原因。

B. 管制的分层逻辑

2022 年 10 月规则及其后续规则体现了一种刻意设计的**分层逻辑**：它们并非禁止与中国的全部半导体贸易（那在经济上将是灾难性的，在外交上也不可能），而是瞄准一条精确的能力前沿——先进逻辑（≤16/14nm）、先进 DRAM（≤18nm）和先进 NAND（≥128 层）——之所以选择这些，是因为它们与军事和 AI 的相关性最大，也是中国最依赖外国设备的领域。在这条前沿之下（成熟节点），贸易基本照常进行，因为成熟节点芯片无处不在、战略敏感性较低，而且是西方原始设备制造商看重的市场。这

种分层方法旨在实现“小院高墙”——严格限制最敏感的技术，同时保留更广泛的贸易——不过每次更新都在逐步降低前沿、加高围墙，而界定和监管这一边界（尤其是在中国能力不断提升的情况下）始终是一项持续的挑战。

C. 中芯国际 7nm 的意外与管制的局限

华为麒麟 9000S 中采用的中芯国际 7nm 级工艺（约 2023 年）在不使用 EUV、仅借助 **DUV 多重图形化**的情况下实现，这是一个关键时刻，揭示了管制的局限与代价。它表明，一家意志坚定、资金充足的制造商可以在没有 EUV 的情况下达到 7nm 级能力——成本更高、良率更低、可扩展性有限，但足以产生战略影响，也打破了“拒绝提供 EUV 就能将中国冻结在更旧节点”的假设。与此同时，它也凸显了管制的真实威力：没有 EUV，中芯国际面临严重的成本和良率损失，以及进一步微缩的硬性天花板（仅靠 DUV，5nm 及以下变得极其困难——2025 年末报道的 5nm 级麒麟 9030 表明这条路径存在，但良率和成本代价高昂），而随后对 DUV 和维护服务限制的收紧，正是为了堵住多重图形化这条路径。这一事件凝练出核心战略争论：管制是在遏制中国（减缓其速度并封顶其上限），还是只是在延缓中国（同时催生一个强大的本土产业）？坦率的答案是两者兼有，而长期看哪种效应占主导，仍然确实难以确定。

D. 对设备行业的二阶效应

管制对半导体资本设备公司产生了一系列复杂的二阶效应。在**短期**，它们引发了中国对成熟节点设备和尚未受限设备的抢购（中国晶圆厂在进一步限制出台前囤货），反常地推高了原始设备制造商来自中国的收入，尽管长期轨迹向下。在**中期**，它们在结构上减少了面向中国的前沿收入（对于中国曾占销售额 20–45% 的应用材料、泛林集团、科磊、ASML 和东京电子而言，这是不小的逆风）。此外，它们还**加速了中国本土竞争**：通过为本土设备厂商（北方华创、中微公司、拓荆科技、盛美半导体）保证一个受补贴的专属市场，并激发强烈的自给自足投资，管制正在帮助培育那些终将侵蚀在位企业成熟节点份额的竞争者。这里存在真实的战略张力：管制保护了在位企业的前沿垄断，同时又在更大的成熟节点市场培育中国竞争——这一权衡的长期得失在业界和政策制定者之间争论激烈。

E. 补贴竞赛及其风险

并行的补贴计划（CHIPS 法案、欧盟芯片法案，以及日本、韩国和中国的同类计划）正在重塑产能建在何处，但它们本身也带有风险。在美国、日本和欧洲建设晶圆厂比在成熟的台湾和韩国产业集群**更昂贵、更缓慢**（劳动力和建设成本更高、供应链和人才储备不够成熟、审批周期更长）——台积电亚利桑那项目遇到的困难（延期、成本和劳动力挑战）以及英特尔马格德堡计划的取消（2024 年暂停，2025 年放弃）都说明了其中的摩擦。此外还存在**产能过剩**风险：如果每个主要经济体同时补贴本土产能，结果可能是供过于求，尤其是在成熟节点（中国正在新增巨量产能），从而压低价格和回报。补贴还抬高了行业的**成本底线**，因为更多生产出于战略而非经济原因转移到高成本地区。对设备行业而言，补贴竞赛在短期内是需求利好（建更多晶圆厂意味着卖更多设备），但也给产能利用率以及行业的地理和经济结构带来长期不确定性。

F. 长期战略图景

最深远的影响在于，半导体行业正在**部分分化**为西方盟国生态和中国本土生态，两者之间的交流减少但并未消失。这种分化代价高昂（重复建设产能、规模经济丧失、价格上升），但受国家安全需要驱动，压倒了纯粹的经济逻辑。对半导体资本设备行业而言，这意味着要在两个日益分离的市场之间周旋，在把握补贴驱动的西方需求的同时管理中国前沿业务的结构性流失，并面对中国在成熟领域日益激烈的竞争。这一历程已永久确立了半导体资本设备作为治国工具和大国竞争核心舞台的地位——无论具体管制未来如何演变，这一地位都不太可能逆转，也使地缘政治分析成为理解设备行业前景不可分割的一部分。

🆕 2025–2026 年更新：最新进展（截至 2026 年 11 月）

2025 年年中至 2026 年 11 月间，设备出口管制已从单向收紧的“棘轮”转变为更广泛美中贸易谈判中的**筹码**。核心的半导体制造设备（SME）管制和 FDPR 依然有效，但新措施围绕它们被交替发布、暂停和许可；与此同时，中国以关键矿产杠杆和加速国产化作为回应。

出口管制时间线（2024–2026 年）

日期	措施	状态（2026 年 11 月）
2024 年 12 月	美国一揽子规则：HBM 管制、约 140 个实体清单新增条目（含中国设备厂商）、FDPR 扩展	有效
2025 年 1 月 → 5 月	“AI 扩散规则”发布后被撤销	已撤销
2025 年 9 月 29 日	**“关联方”（50%）规则**：实体清单限制扩展至持股 ⩾50% 的子公司	自 2025 年 11 月 10 日起**暂停**一年；休战期延长至 2027 年 1 月 10 日（据美国财政部长贝森特 2026 年 9 月 23 日表态），预计暂停期将相应延长，但尚待《联邦公报》确认
2025 年 10 月 30 日	特朗普与习近平在釜山会晤：贸易休战	延长至 2027 年 1 月 10 日
2025 年 12 月 31 日	撤销三星西安、SK海力士无锡/大连工厂的 **VEU 资格**（台积电南京类似）	以 2026 年度许可证替代——可维持运营，不得扩产/升级
2026 年 1 月	面向中国的部分先进 AI 芯片（如英伟达 H200 级）改为附条件逐案审查，与一项收入分成安排挂钩	有效
2026 年 1 月 15 日	**第 232 条款**：对一小部分先进芯片征收 25% 关税，支持美国制造的进口可获豁免	有效；可能推出范围更广的第二阶段关税
2026 年 2 月	BIS 与应用材料达成 2.525 亿美元民事罚款和解（离子注入机经韩国再出口至中芯国际）	已和解

日期	措施	状态（2026 年 11 月）
2026 年	拟议中的 **MATCH 法案**（禁止向中国销售 DUV 设备及为已安装设备提供维护）	国会审议中

休战改变了什么——以及没有改变什么

- **已暂停：** “关联方规则”（否则将波及被列名实体在华的数百家子公司）；中方则暂停了 2025 年 10 月出台的大范围稀土管制，以及对美国的镓/锗/锑出口禁令（暂停至 **2026 年 11 月 27 日**；仍需许可证）。
- **未改变：** 2022–2024 年的 SME 门槛、各项 FDPR、对美国人员的限制、荷兰和日本各自的管制，以及对 EUV 的禁运。BIS 的执法重点转向流向中国的 **SME、零部件和电子设计自动化（EDA）工具**。
- **韩国企业在华晶圆厂**如今处于一年一续的许可周期：它们可以继续运营，但不能升级技术——这是对其竞争力的“慢动作”封顶。

对设备制造商的影响

中国对西方设备的需求比预期更具韧性，但占比正在下降。据公司报告，应用材料 2026 财年第三季度中国收入占比降至 28%（一年前为 35%），管制使其 2026 财年收入减少约 6 亿美元；应用材料仍预计其中国收入将在 2026 自然年增长，主要由 28nm 晶圆代工/逻辑驱动。ASML 系统销售中的中国占比从 36%（2025 年第四季度）降至 14%（2026 年第二季度），再回升至约 23%（2026 年第三季度），预计占 2026 财年销售额的约 20%。由 AI 驱动的全球晶圆厂设备（WFE）景气（见文件19）对西方原始设备制造商而言已远远抵消了中国市场的下滑。

中国的反制措施与国产化

- **关键矿产：** 中国供应约 80% 的原生镓和约 60% 的锗；镓价自 2025 年初以来大幅上涨。矿产暂停措施于 2026 年 11 月 27 日到期，是一个迫在眉睫的风险点。
- **安世半导体（Nexperia）：** 2025 年 10 月，荷兰政府依据《货物供应法》接管了安世半导体（由中国闻泰科技（Wingtech）持有）；中国随即阻止安世中国出口作为报复，扰乱了汽车供应链，安世中国业务转而采用国产晶圆。一家中国法院冻结了安世约 21.4 亿元人民币资产（2026 年 8 月），而在 2026 年 11 月 3 日，安世在荷兰法院起诉闻泰科技，索赔约 20 亿欧元。这一事件表明，成熟节点和分立器件芯片本身也可能成为“卡脖子”点。
- **国产化：** 2025 年国产设备约占中国所用设备的 35%（行业协会数据；按其他方法计算，WFE 国产化率约为 25%）。据报道，新建产能被要求采购超过 50% 的国产设备，到 2027 年成熟节点设备国产化目标据报道为 70%。差距依然显著：光刻国产化率低于 5%，真空阀门和射频电源仍有约 80% 依赖国外（2026 年 8 月报道）。北方华创的 28nm 级刻蚀设备已量产；中微公司的先进刻蚀设备正在中芯国际进行 14nm 验证；上海微电子的 28nm ArF 浸没式扫描式光刻机处于验证阶段；与华为相关的新凯来于 2025 年发布了广泛的设备产品组合。

- **EUV：** 路透社（2025 年 12 月）报道，深圳一台 EUV 原型机部分由前 ASML 工程师利用旧款 ASML 系统零部件打造，可产生 EUV 光，但尚未制造出可用芯片。
- **日本：** 2025 年末关于日本限制向中国发运光刻胶的传闻未经证实，但中国正在推动国产 KrF/ArF 光刻胶。

补贴与产业政策更新

美国政府取得英特尔约 10% 股权（2025 年 8 月，由 CHIPS 补助转换而来），英伟达（50 亿美元）和软银（20 亿美元）也进行了投资。台积电将其亚利桑那投资承诺扩大至 1,650 亿美元（2025 年 3 月）。英特尔取消了马格德堡和波兰项目（2025 年 7 月）。日本继续资助 Rapidus（2026 年 2 月融资 2,676 亿日元），泛林集团据报道宣布在印度投资约 12 亿美元用于半导体零部件制造（2026 年 10 月）。

值得关注（2026 年末至 2027 年）

- 中国是否将稀土及镓/锗暂停措施延长至 2026 年 11 月 27 日之后，以及“关联方规则”的暂停是否被正式延长以匹配 2027 年 1 月 10 日的休战期限。
- 韩国和台湾企业在华晶圆厂 2027 年许可证的续期条款。
- MATCH 法案的进展，或任何针对中国 DUV 维护服务的行政举措。
- 可能出台的第二阶段第 232 条款关税，以及针对为美国晶圆厂进口设备的豁免安排。
- 安世半导体与闻泰科技诉讼的结果，以及中国是否对成熟节点芯片出台新的出口管制。
- 中国 EUV 原型机或上海微电子浸没式扫描式光刻机投入生产使用的证据。

文件 19 · FILE 19

半导体资本设备市场数据、财务分析与投资动态

半导体设备行业是一个规模庞大、增长迅速、周期性剧烈且利润极其丰厚的行业，处于尖端技术与金融市场的交汇点。少数几家主导企业享有全球经济中最高的利润率和最坚固的竞争护城河之一，但其收入随晶圆厂设备（WFE）周期而大幅波动。本文梳理市场规模与结构、收入与市场份额数据、研发强度与周期性、设备定价、公司财务、造就当今巨头的并购历史，以及影响半导体资本设备（SemiCap）投资的各项考量。


关于数据的说明：以下数字为具有代表性的行业估计（来源包括国际半导体产业协会SEMI、Gartner、VLSI Research、TechInsights 及公司披露）；具体数值因来源和定义（WFE 与包含测试及封装在内的设备总额）而异，应视为近似值。

📊 可视化概览


原创示意图；Mermaid 图表可在 GitHub 上原生渲染。

全球半导体设备市场增长（十亿美元，约数；2026e/2028e 为 SEMI 2026 年 7 月预测）

下图为各年份全球半导体设备销售额（十亿美元）的横向条形图，“e”表示预测值。



周期性引擎——WFE 繁荣-萧条循环



设备价格跨越多个数量级（平均售价约数）

下图依次为：High-NA EUV 扫描式光刻机（3.8 亿美元以上）、EUV 扫描式光刻机 NXE（约 1.8 亿美元）、DUV 浸没式（约 7,500 万美元）、电子束检测（约 5,000 万美元）、刻蚀/ALD 腔体（约 200–600 万美元）。



1. 全球半导体资本设备总可服务市场（TAM），2015–2030 年

半导体设备支出总额在十五年间大约增长了两倍，历经一系列周期：

年份	设备总额（十亿美元，约数）	驱动因素
2015	~37	移动驱动；后 PC 时代低谷
2016	~41	3D NAND / DRAM 爬坡
2017	~57	存储器超级周期开始
2018	~64	存储器繁荣顶峰
2019	~60	存储器调整
2020	~71	新冠疫情带动数字化需求；EUV 爬坡
2021	~103	疫情期间供应紧张；创纪录资本支出
2022	~107	前沿逻辑/晶圆代工见顶
2023	~106	中国 DUV 提前采购抵消存储器下行
2024	~117	AI 驱动的逻辑 + 先进封装；中国成熟节点采购
2025	~133（+13.7%）	AI 资本支出、2nm 爬坡、高带宽内存（HBM）（SEMI 2025 年 12 月年终数据）
2026（预测）	~166（+23%）	DRAM 引领的存储器上行周期、AI 逻辑、先进封装；WFE 约 1,440 亿美元（SEMI 2026 年 7 月）
2027（预测）	无（SEMI）——公司 WFE 预期约 1,900–2,100 亿美元	DRAM、晶圆代工/逻辑、NAND；洁净室与零部件约束（泛林集团、东京电子、美银观点，2026 年 10 月）
2028（预测）	~230（创纪录）	AI 建设持续（SEMI 2026 年 7 月）
2030（预估）	隐含 >200	早期约 1,600–2,000 亿美元以上的预估已被 2026 年的预测取代

按细分领域划分

细分领域	约占 WFE 比例	领导者
光刻	20–25%	ASML
薄膜沉积	20–25%	应用材料、泛林集团、东京电子、ASM
刻蚀	18–22%	泛林集团、东京电子、应用材料
工艺控制	11–13%	科磊

细分领域	约占 WFE 比例	领导者
化学机械平坦化（CMP）	4–6%	应用材料、荏原
离子注入/热处理	5–8%	应用材料、亚舍立
清洗	5–7%	迪恩士、东京电子、泛林集团

按地区划分（晶圆厂所在地）

设备支出跟随晶圆厂建设：历史上**中国大陆、台湾和韩国**一直是最大的买家——中国在 2023–2024 年激增（成熟节点扩产及限制前的囤货），台湾以台积电（TSMC）的前沿支出为支撑，韩国则以三星（Samsung）和 SK海力士（SK hynix）的存储器支出为支撑。2025 年中国仍是最大的单一地区，但随着台湾（台积电 2nm/A16 和 CoWoS）和韩国（DRAM/HBM）加速投资，中国的占比在 2026 年正在下降。随着补贴驱动的晶圆厂陆续投产，**美国、日本和欧洲**的份额正在上升。

---

2. 设备占资本支出比例与主要客户

设备通常占**前沿晶圆厂建设成本的 75–80%**——是资本支出的主要组成部分。最大的设备买家是少数几家前沿制造商：

- **台积电**——单一最大的 WFE 客户，2021–2025 年年度资本支出在 **300–400 亿美元以上**区间，**2026 年上调至 600–640 亿美元**，占全球 WFE 总额的两位数百分比；分析师预计 2027 年约 850 亿美元。
- **三星**——在前沿逻辑/晶圆代工和存储器两方面均有大额支出。
- **英特尔（Intel）**——在其 IDM 2.0 / 晶圆代工建设上投入巨大；经历 2024–2025 年资本支出削减后，产能扩充（例如 14A）如今与已承诺的外部需求挂钩，不过据报道英特尔代工（Intel Foundry）2026 年的设备订单增长约 50%。
- **SK海力士和美光（Micron）**——由存储器驱动的周期性支出，2026 年因 HBM 和 DRAM 需求而大幅增加。
- **中国晶圆厂（中芯国际、长鑫存储、长江存储）**——可观的成熟节点支出，以及（受限的）先进节点支出。

这种集中度意味着单一客户的资本支出决定就可能撼动整个设备市场。

---

3. 收入与市场份额（2020–2024 年，约数）

公司	2023 年收入（十亿美元，约数）	主要细分领域	地位
阿斯麦（ASML）	~28	光刻	EUV 垄断

公司	2023 年收入（十亿美元，约数）	主要细分领域	地位
应用材料（Applied Materials）	~26	沉积、刻蚀、CMP、离子注入、工艺控制	产品组合最广
泛林集团（Lam Research）	~14–15	刻蚀、沉积、清洗	刻蚀领导者
东京电子（Tokyo Electron）	~13–15	涂胶显影、刻蚀、沉积、清洗	涂胶显影设备领导者
科磊（KLA）	~10	工艺控制	检测/量测领导者
ASM国际（ASM International）	~3	ALD、外延	ALD 领导者
迪恩士（SCREEN）	~3	清洗	湿法清洗领导者
Onto Innovation	~0.8	量测	光学关键尺寸（OCD）/封装
Nova	~0.5	量测	OCD 专业厂商
亚舍立（Axcelis）	~1	离子注入	离子注入专业厂商

这五家领导者——ASML、应用材料、泛林集团、东京电子、科磊——合计占据 WFE 收入的绝大部分，是所有主要行业中集中度最高的结构之一。（2025–2026 年数据——例如 ASML 2025 年净销售额约 327 亿欧元及 2026 财年 440–450 亿欧元的指引——见下文 2025–2026 年更新。）

---

4. 研发强度与周期性

半导体资本设备企业的**研发强度维持在收入的约 12–18%**——位居各行业前列——资金来自其高利润率和庞大的经常性服务收入。研发是其护城河的基础：在 EUV、ALD、刻蚀和工艺控制领域保持领先所需的持续投入，本身就是一道进入壁垒。

周期性是其决定性的财务特征。WFE 周期由终端市场需求（尤其是波动剧烈的存储器市场）和晶圆厂建设浪潮驱动。历史周期——2017–2018 年存储器繁荣与 2019 年萧条、2021–2022 年疫情驱动的顶峰、2023 年存储器下行（被中国抵消）——显示年度支出波动幅度达 20–40%。规模最大、最多元化的企业（应用材料、泛林集团、东京电子）凭借横跨逻辑与存储器的广泛产品组合缓冲周期；专业厂商（亚舍立、偏重存储器的泛林集团）则对特定周期的杠杆效应更大。

---

5. 设备定价（平均售价）

不同设备类别的平均售价相差多个数量级：

设备	平均售价（约数）
EUV 扫描式光刻机（NXE）	~1.5–2 亿美元

设备	平均售价（约数）
高数值孔径 EUV 扫描式光刻机（EXE）	~3.8 亿美元以上
DUV 浸没式扫描式光刻机	~6,000–9,000 万美元
刻蚀腔体/系统	每腔体 ~300–600 万美元；系统更高
ALD/CVD 腔体	~200–500 万美元
CMP 系统	~300–500 万美元
离子注入机	~300–800 万美元
检测设备（电子束 / 宽带等离子体光学）	~3,000–8,000 万美元以上
关键尺寸扫描电镜（CD-SEM）	~300–600 万美元

EUV 和 High-NA 扫描式光刻机是行业中单价最高的设备，这就是为什么 ASML 的收入可与产品组合广泛得多的应用材料相匹敌。平均售价呈强劲**上升**趋势——每一代光刻设备都更昂贵，工艺控制设备日益精密，而每个节点工艺步骤的增加又成倍放大了设备需求。

---

6. 关键财务特征

领导者们具有可辨识的共同财务特征：

- **毛利率**通常为 **40–60%**，**科磊和 ASML 处于高端**（反映其垄断/寡头定价能力；ASML 2026 年第三季度毛利率为 57.5%），产品组合广泛的企业则略低。
- **强劲的经常性收入**来自庞大装机基数的服务、备件和升级——平滑周期并为研发提供资金。
- **高经营杠杆**——固定的研发和制造成本意味着整个周期中利润波动大于收入波动。
- **订单积压和订单出货比（book-to-bill）** 是备受关注的领先指标：订单出货比高于 1.0 预示扩张，低于 1.0 预示收缩。

---

7. 半导体资本设备并购历史

当今的巨头在很大程度上是通过收购建立起来的，将各项能力整合为广泛的平台：

收购	年份	意义
应用材料 / Varian	2011	为应用材料增加离子注入业务
泛林集团 / Novellus	2012	为泛林的刻蚀业务增加沉积，打造沉积-刻蚀巨头
ASML / Cymer	2013	获得 EUV 光源
ASML / 汉微科（HMI，Hermes Microvision）	2016	增加电子束检测

收购	年份	意义
科磊 / Orbotech	2019	扩展至 PCB、封装和特种检测
Entegris / CMC Materials	2022	为 Entegris 的材料组合增加 CMP 抛光液
应用材料 / Besi（约 9% 股权）	2025	少数股权；联合开发集成式混合键合系统
亚舍立 + 维易科（Veeco）（全股票合并，约 44 亿美元）	2025 年 10 月宣布；预计 2027 年第一季度末完成	将离子注入与沉积/刻蚀/湿法设备结合；尚待中国国家市场监督管理总局（SAMR）批准及重新提交 HSR 申报
应用材料 / ASMPT 旗下 NEXX 业务	2026 年 5 月达成协议（据报道）	增加先进封装沉积/电化学沉积（ECD）

若干拟议中的大型交易遭到**阻止**——最著名的是**应用材料 / 东京电子（2013–2015 年）**，因美国反垄断担忧而放弃；以及**应用材料/KKR 对国际电气（Kokusai Electric）的收购（2023–2024 年）**，最终告吹。这些被阻止的交易既反映了整合的战略价值，也反映了在一个已高度集中的行业中进一步集中所面临的反垄断限制。

---

8. 投资者考量

半导体资本设备为投资者呈现出独特的风险-回报特征：

- **周期性**——核心风险；收入尤其是利润随 WFE 周期剧烈波动，需要以穿越周期的长期视角看待。
- **中国敞口**——主要的波动因素；出口管制在结构上减少了中国前沿收入，但时间和深度仍不确定（文件18）。
- **客户集中度**——少数客户驱动需求；单一客户项目的流失或延迟都影响重大。
- **研发护城河**——风险的另一面；领导者的技术主导地位和高利润率具有持久性，竞争格局很少改变。
- **毛利率特征**——利润率最高的业务（ASML 的 EUV 垄断、科磊的工艺控制主导地位）享有溢价估值。
- **长期顺风**——AI 驱动的资本支出、每个节点 EUV/High-NA 与工艺控制强度的提升、先进封装的爆发式增长，以及碳化硅/氮化镓（SiC/GaN）功率器件的增长，在周期性噪音之下提供了多年的结构性需求。

半导体资本设备的投资逻辑最终建立在本数据库核心的一个悖论之上：即便经典摩尔定律微缩放缓且成本日益高昂，**每个节点的复杂度和成本却在上升**，成倍增加了对设备的需求、推高了设备价值，并将行业越来越多的经济价值集中到少数能够制造这些设备的企业手中。尺寸微缩的放缓并不是设备行业增长的终结——而是将这种增长重新分配给光刻、工艺控制、新材料加工和封装，以及少数拥有技术和护城河、足以主导这些前沿领域的公司。

延伸分析：周期性、细分领域动态与 AI 超级周期

A. WFE 周期剖析

WFE 周期由终端市场需求、存储器价格和晶圆厂建设时点的相互作用驱动，具有可辨识的节奏。**上行期**通常始于终端需求（PC、手机、数据中心、汽车）使芯片供应趋紧、价格坚挺之时，制造商——尤其是存储器制造商——竞相扩充产能，大量订购设备。交货周期拉长，原始设备制造商（OEM）的订单积压膨胀，订单出货比升至 1.0 以上。当新增产能赶上（且往往超过）需求时，**顶峰**到来。随后进入**下行期**：供过于求使芯片价格暴跌（存储器最为剧烈），制造商几乎在一夜之间削减资本支出，OEM 订单蒸发，订单出货比跌破 1.0——由于资本支出是制造商预算中最具弹性、削减最快的项目，下滑往往陡峭而突然。**低谷**一直持续到库存出清、需求恢复，并孕育下一个周期。

几个特征使这一周期可以交易和分析：它由**存储器**（波动最剧烈的细分领域）引领；它可以通过**订单出货比和订单积压**数据提前观察；它还受到**经常性服务收入**的缓冲（无论新设备需求如何，装机基数都需要备件和服务，从而提供底部支撑）。规模最大、最多元化的 OEM（应用材料、泛林集团、东京电子）凭借横跨逻辑与存储器的广泛产品组合穿越周期；专业厂商和偏重存储器的企业（泛林集团的存储器敞口、亚舍立）波动更大。

B. 细分领域分化

一个关键的细微之处在于，各细分领域**并非**同步变动。**前沿逻辑/晶圆代工**（以台积电为支柱）跟随节点转换以及如今的 AI 周期；**存储器**跟随大宗商品价格周期；**成熟节点/特色工艺**跟随汽车、工业以及（近年来）芯片短缺和中国国产化驱动的扩产；而**先进封装**如今在很大程度上独立地跟随 AI 周期。这种分化既平滑了总量（存储器下行可能与逻辑繁荣同时发生），也创造了机会（在特定时期对最强细分领域敞口最大的企业表现更优）。2023 年的情况就是例证：存储器下行在很大程度上被中国成熟节点设备采购的激增和韧性十足的前沿逻辑所抵消——因此即使存储器支出大幅下降，WFE 总额仍大致持平。

C. AI 超级周期

2023 年以来的生成式 AI 热潮引入了一个跨越各细分领域的强大新需求驱动力。它推动了**前沿逻辑**（采用台积电最先进节点的英伟达（Nvidia）/AMD GPU）、**HBM**（高带宽内存，DRAM 市场中最热门的领域，需要先进 DRAM 加上硅通孔（TSV）/堆叠/键合），尤其是**先进封装**（CoWoS，其产能成为 AI 加速器供应的多年瓶颈）。对设备行业而言，AI 超级周期具有几个鲜明特征：它将需求集中在**前沿和封装领域**（有利于 ASML、先进沉积/刻蚀/量测领导者以及封装/键合专业厂商）；它使 **HBM 和封装**即便在 2023 年存储器下行期间也成为难得的亮点——到 2026 年更推动存储器成为领跑增长的细分领域（DRAM 引领的“存储器超级周期”，SEMI 预测 2026 年 DRAM 设备增长约 39% 至约 388 亿美元）——并推动台积电和存储器制造商专门为 AI 进行多年期产能扩张。AI 超级周期最终是持久还是会回调（如所有周期一样），是该行业中期前景的核心问题，但它已明确无误地将设备需求的重心转向前沿、先进 DRAM/HBM 和先进封装。

D. 估值与业务质量

半导体资本设备领导者之所以享有溢价估值，是因为在周期性之下，它们拥有质量异常之高的业务：垄断或寡头市场地位、全行业最高的研发强度（为持久护城河提供资金）、高毛利率（40–60%，ASML 和科磊居首）、庞大的经常性服务收入，以及对数十年长期增长（计算需求、AI、电气化）的敞口。投资争论的焦点在于权衡这些持久优势与周期性风险、结构性的中国逆风（文件18）以及客户集中度。市场通常给予护城河最坚固、长期增长最清晰的企业最高估值倍数——**ASML**（EUV 垄断）、**科磊**（工艺控制主导地位、每个节点强度不断提升）以及产品组合广泛的领导者——反映出一种判断：纵观整个周期，它们属于全球质量最高的工业企业之列。尺寸微缩经济性的恶化非但没有削弱这一论点，反而强化了它：随着每个节点日益复杂、对设备的依赖日益加深，设备领导者所获取的价值不断增长，使半导体资本设备成为押注整个计算未来的一种带杠杆（尽管具有周期性）的投资。

进一步分析：长期投资逻辑

A. 周期之下的长期增长

在主导逐年图景的剧烈周期性之下，存在着一股强大的**长期增长趋势**，它定义了半导体资本设备的长期投资逻辑。数十年来，设备支出总额大约增长了两倍（从 2015 年的约 370 亿美元增至 2025 年的约 1,330 亿美元，SEMI 预测 2026 年约 1,660 亿美元、2028 年创纪录的约 2,300 亿美元——远高于此前对 2030 年预估的 1,600–2,000 亿美元），其驱动力超越周期：计算需求的持续增长（如今被 AI 进一步放大）、每个节点成本和复杂度的上升（更多工艺步骤、更多 EUV、更多工艺控制、新材料、三维集成——每一项都成倍放大设备需求和价值）、先进封装作为新支出类别的爆发式增长，以及电气化驱动的化合物半导体（SiC/GaN）设备增长。关键洞见在于，即使尺寸微缩的步伐放缓，设备市场仍在增长，因为每个节点复杂度和成本的上升足以抵消节奏的放缓——每片晶圆更多的工艺步骤、更高价值的设备、不断提升的工艺控制和光刻强度，以及全新的设备类别。这种在周期性噪音之下持续的长期增长，是长期投资逻辑的基础：半导体资本设备是一个结构性增长的行业，以杠杆方式押注整个计算的未来，尽管短期内仍具周期性。

B. 业务质量

叠加在长期增长之上的是**领先业务的卓越质量**，正是这一点使半导体资本设备不仅是一个增长的行业，更是一个高利润、可防御的行业。领导者拥有垄断或寡头地位（ASML 的 EUV 垄断、科磊的工艺控制主导地位、几乎每个类别的集中结构）、全行业最高的研发强度（为持久护城河提供资金）、高毛利率（40–60%，垄断者居首）、庞大的经常性服务收入（平滑周期并为研发提供资金），以及所有行业中最深的竞争护城河（积累的技术诀窍、与客户的联合开发、装机基数锁定、专利与商业秘密——见文件14、文件17）。这些业务极其持久：竞争格局变化缓慢，领导者的地位即使面对资金雄厚的挑战者（包括中国受补贴的厂商）也能守住，而且随着节点越来越难，护城河还在加深。长期增长与卓越业务质量的结合，使半导体资本设备领导者获得溢价估值，并使其在整个周期中跻身全球质量最高的工业企业之列——以杠杆方式（尽管具有周期性）押注整个计算的未来。

C. 定义争论的风险

投资争论的焦点在于权衡这些优势与一系列真实风险。**周期性**是核心的近期风险——收入尤其是利润随 WFE 周期剧烈波动，需要以穿越周期的长期视角看待，并能承受波动。**中国敞口**是主要的结构性波动因素——出口管制（文件18）在结构上减少了在位企业的中国前沿收入，同时培育了威胁成熟节点市场的中国本土竞争者，而这一动态的时间、深度和最终结果仍确实难以确定。**客户集中度**意味着少数客户（台积电、三星、英特尔、SK海力士、美光）驱动需求，因此单一客户项目的延迟或流失影响重大。**AI 超级周期的持久性**是一个悬而未决的问题——AI 驱动的前沿和封装需求激增一直是强劲的顺风，但所有周期终将回调，而最终回调的深度至关重要。此外，**前沿微缩的步伐与成本**——行业能否继续从日益昂贵的节点中获取经济价值——是长期需求的基础。权衡持久优势（长期增长、业务质量、深厚护城河）与这些风险（周期性、中国、集中度、AI 周期持久性）是半导体资本设备投资争论的本质；市场通常给予护城河最坚固、长期增长最清晰的企业（ASML、科磊、产品组合广泛的领导者）最高估值，反映出一种判断：纵观整个周期，业务质量和长期增长的力量胜过这些风险。尺寸微缩经济性的恶化非但没有削弱这一论点，反而强化了它：随着每个节点日益复杂、对设备的依赖日益加深，设备领导者所获取的价值不断增长——这使半导体资本设备尽管具有周期性和地缘政治敞口，仍是押注数字与 AI 时代不可或缺之基础的一种杠杆投资。

🆕 2025–2026 年更新：最新进展（截至 2026 年 11 月）

AI 基础设施建设使原本预期温和的 2025–2026 年扩张，演变为行业史上最强劲的设备上行周期。就在 2025 年末作出的预测已被大幅上调，争论焦点也从“AI 周期能持续多久？”转向“供应链能否在物理上交付这些设备？”

市场规模：预测被大幅上调

- **2025 年实际：** SEMI 2025 年 12 月年终预测显示，原始设备制造商设备销售总额约为 **1,330 亿美元（同比增长 13.7%）**，创历史纪录。当时 SEMI 预测 2026 年为 1,450 亿美元、2027 年为 1,560 亿美元。
- **2026 年：** SEMI **2026 年 7 月 14 日年中预测**将 2026 年上调至 **1,659 亿美元**（+23.2%），其中 **WFE 为 1,439 亿美元**（+23.1%），**DRAM 设备增长 39% 至约 388 亿美元**，**测试设备 153 亿美元**（大幅上调），封装与组装设备约 67 亿美元。SEMI 目前预计 **2028 年将达创纪录的 2,295 亿美元**。
- **2027 年：** SEMI（2026 年 8 月）预计仅 300mm 晶圆厂设备支出在 2027 年就将超过 1,500 亿美元。2026 年 10 月发布的公司和分析师 WFE 预期显示，增幅将远超 SEMI 此前 1,560 亿美元的设备总额预测：

来源（日期）	2026 年 WFE 预期	2027 年 WFE 预期
泛林集团（2026 年 10 月 21 日）	约 1,500 亿美元中段	>2,000 亿美元（初步）；由 DRAM 引领，其次为晶圆代工/逻辑，再次为 NAND

来源（日期）	2026 年 WFE 预期	2027 年 WFE 预期
科磊（2026 年 10 月）	约 1,500 亿美元低段（由“1,400 亿美元以上”上调）	“显著增长”
东京电子（据报道）	—	⩾1,900 亿美元
美银（BofA）	1,560 亿美元	2,100 亿美元
SEMI（2026 年 7 月），仅 WFE	1,439 亿美元	—

SEMI 数据与各公司自身的 WFE 估计口径不同，因此上述区间不可直接比较。在更广泛的芯片行业，Gartner 预计 2026 年半导体资本支出约 2,370 亿美元，世界半导体贸易统计组织（WSTS）预测 2026 年半导体收入约 9,750 亿美元，Omdia 则表示可能超过 1 万亿美元。

公司财务（最新报告数据，据公司公告及媒体报道）

公司	最新期间	关键数据	展望 / 备注
ASML	2026 年第三季度（2026 年 10 月 14 日）	创纪录净销售额 117 亿欧元；毛利率 57.5%；净利润 50 亿欧元；EUV 系统销售额 41 亿欧元，含 1 台 High-NA	2026 财年指引 440–450 亿欧元（2025 年约 327 亿欧元）；第四季度指引 142–152 亿欧元，毛利率约 57%
应用材料	2026 财年第三季度（2026 年 8 月 13 日）	创纪录收入约 91 亿美元（同比 +25%）；非 GAAP 每股收益 3.50 美元；中国占收入 28%	第四财季指引约 102.5 亿美元；管制使 2026 财年收入减少约 6 亿美元
泛林集团	2026 财年（截至 2026 年 6 月）；2026 年 9 月季度	全年收入约 232 亿美元（+26%，据媒体汇总）；9 月季度每股收益 2.20 美元，高于预期的 2.18 美元；晶圆代工销售额创纪录	2027 自然年 WFE >2,000 亿美元（初步）；提示洁净室/零部件约束
科磊	2026 年 9 月季度	预计 2026 年先进封装工艺控制收入约 11 亿美元（+70%，据报道）	上调 2026 年 WFE 预期
东京电子	2026 财年上半年	上半年创纪录（据报道）	2027 年 WFE ⩾1,900 亿美元（据报道）
爱德万测试（Advantest）	2026 年 9 月季度	季度收入与营业利润率创纪录（据媒体报道；各来源数字不一）	AI/HBM 测试需求
泰瑞达（Teradyne）	2026 年 9 月季度	收入约 13.1 亿美元	2026 年指引中值约 52 亿美元；AI 约占收入 70%（2026 年第一季度）

测试领域成为超额赢家：据报道，2026 年测试机市场预期已上调至约 130–145 亿美元，由 AI 加速器和 HBM 驱动。

客户资本支出

台积电将 2026 年资本支出上调至 **600–640 亿美元**（此前为 520–560 亿美元），并表示 2026–2028 年资本支出将“显著高于”此前三年；分析师预计 2027 年约 850 亿美元。台积电 2026 年第三季度收入约 467 亿美元，第四季度指引为 523–543 亿美元。存储器制造商正积极扩产（SK海力士龙仁一号晶圆厂目标 2027 年第一季度；据报道 SK海力士计划在美国上市，募资最多约 360 亿美元用于晶圆厂和 EUV 设备；美光在新加坡建设约 70 亿美元的 HBM 封装工厂）。据报道，英特尔代工 2026 年设备订单增长约 50%。

供应成为约束

ASML 表示，其计划供应量**无法完全满足 2027 年和 2028 年的客户需求**；公司计划在 2027 年将低数值孔径 EUV 和 DUV 浸没式产能提升约 30%，并正在研究进一步扩产，而客户已在要求下 2029–2030 年的订单。泛林集团警告，**洁净室空间短缺和零部件供应**可能限制行业产出。对投资者而言，这改变了周期的形态：决定 2027 年收入的可能是交货周期和订单积压，而非订单本身。

并购与业务组合调整

- **亚舍立–维易科**（约 44 亿美元全股票交易；每股 VECO 换 0.3575 股 ACLS）：双方股东于 2026 年 2 月 6 日批准；目前预计在 2027 年第一季度末前完成，尚待中国国家市场监督管理总局批准及重新提交 HSR 申报。
- **应用材料**于 2026 年 5 月同意收购 ASMPT 旗下 **NEXX** 先进封装沉积/电化学沉积业务（据报道），此前已于 2025 年取得 **Besi** 约 9% 股权。
- **ASML** 领投 Mistral AI 的 C 轮融资（约 13 亿欧元，2025 年 9 月）；**泛林集团**据报道宣布在印度投资约 12 亿美元用于零部件制造（2026 年 10 月）。

估值与市场情绪

尽管业绩超预期，设备股在 2026 年 8–10 月间仍波动剧烈，反映的是板块轮动以及对 AI 资本支出持久性、中国敞口和供应限制的争论，而非已报告需求出现任何恶化。

值得关注（2026 年末至 2027 年）

- SEMI 2026 年 12 月年终预测，以及其是否采纳 2027 年 WFE 达 2,000 亿美元以上的观点。
- ASML 2026 年第四季度业绩（2027 年 1 月）及其 2027 年 6 月 10 日资本市场日（2030 年目标、High-NA 采用情况）。
- 应用材料 2026 财年业绩（2026 年 11 月）及中国占比趋势。
- 设备交付瓶颈（洁净室、零部件）将收入推迟至 2028 年的迹象。
- DRAM/HBM 价格作为存储器资本支出的摇摆因素；AI 资本支出进入消化期的任何迹象。
- 亚舍立–维易科交易的完成，以及封装和测试领域的进一步整合。

文件 20 · FILE 20

关键子系统、零部件与设备供应链


每一台价值数百万美元的工艺设备背后，都有一条由专业化**子系统和零部件**构成的纵深供应链——射频电源、真空泵、质量流量控制器、静电吸盘、陶瓷件、机器人、传感器以及流体处理部件，正是它们让设备得以运转。在讨论半导体资本设备（SemiCap）时，这些子系统往往被忽视，但它们不可或缺、技术要求极高，并具有重要的战略意义：单一子系统的短缺就可能限制整台设备的产出，而子系统供应商本身也是整个设备行业景气度的风向标。本文概述关键子系统类别、其供应商以及设备供应链的结构。

其中的经济逻辑十分重要：主要原始设备制造商（OEM）——应用材料（Applied Materials）、泛林集团（Lam Research）、东京电子（Tokyo Electron，TEL）、阿斯麦（ASML）——负责设计和集成设备，但**将物料清单（BOM）中的很大一部分外包**给专业的子系统制造商。这使得子系统供应商成为晶圆厂设备（WFE）需求的杠杆型标的，同时也是OEM的关键依赖——OEM必须提前数年对这些零部件进行认证并锁定供应。

📊 可视化概览

原创示意图；Mermaid图表可在GitHub上原生渲染。

工艺设备解剖——使其运转的各个子系统



子系统创新推动工艺创新——同时也制约设备产出

下图说明：更好的射频脉冲 → 实现先进刻蚀/原子层刻蚀；更快的质量流量控制 → 实现ALD精确剂量控制；更好的静电吸盘均匀性 → 实现全晶圆范围内严格的关键尺寸控制（子系统短缺可能导致设备停止出货——2021–22年的紧缺已证明这一点，2026年零部件交期拉长再次印证了这一点）。

```
Better RF pulsing      → enables advanced etch / ALE
Faster mass-flow ctrl  → enables ALD dose precision
Better ESC uniformity  → enables tight CD across the wafer
(A subsystem shortage can halt tool shipments — as the 2021-22 crunch showed,
 and as stretched 2026 component lead times are showing again)
```

---

1. 射频电源与匹配网络

基于等离子体的工艺——刻蚀、等离子体增强化学气相沉积（PECVD）、等离子体增强原子层沉积（PEALD）、溅射——需要**射频（RF）功率**来产生并维持等离子体，射频功率通过**匹配网络**输送，该网络将发生器与不断变化的等离子体负载耦合起来。射频电源是最关键的子系统之一：射频电源的精度、稳定性和脉冲能力直接决定刻蚀和沉积的性能。**电感耦合（ICP）**和**电容耦合（CCP）**等离子体采用不同的激发方式，现代工艺越来越依赖**脉冲射频**（对功率进行快速调制）来控制自由基与离子的比例并减少充电损伤。领先供应商为**MKS Instruments（自2025年起以MKS Inc.名义运营）、Advanced Energy和Comdel/XP Power**，射频电源是一个高价值、对性能至关重要的类别。

---

2. 质量流量控制器（MFC）

每一道沉积、刻蚀和清洗工艺都依赖于精确计量的气体流量，这由**质量流量控制器**提供——即以高精度测量并调节气体流量的器件。原子层沉积（ALD）的要求尤其严苛：在自限制循环中投放前驱体所需的快速、精确的**脉宽控制**，要求MFC快速、准确且可重复。领先供应商包括**Brooks Instrument、Horiba（堀场，Horiba STEC）、Fujikin（富士金）和Parker（派克汉尼汾）**。MFC的精度和响应时间对工艺控制有着不显眼却决定性的影响，尤其是在ALD和原子层级工艺日益普及的情况下。

---

3. 真空系统

大多数先进工艺都在**真空**下进行，这需要一整套分级的泵和真空计。**涡轮分子泵**（高真空）和**干式粗抽泵**（粗真空/前级真空）负责抽空腔室，而**电容式压力计和电离真空计**则用于测量压力。真空完整性是根本——泄漏或泵引入的颗粒都会降低良率。领先的真空供应商为**Pfeiffer Vacuum（普发真空）、Edwards（埃地沃兹，隶属Atlas Copco阿特拉斯·科普柯）、Leybold（莱宝）和荏原（Ebara）**（干泵）。极紫外光刻（EUV）对扫描式光刻机的光路提出了极端的真空要求。真空是一个规模大、不可或缺且相对集中的子系统市场。

---

4. 尾气处理

工艺尾气中含有有毒、腐蚀性、易燃和温室气体，必须在排放前加以处理。**使用点（POU）尾气处理**系统——采用**燃烧（热处理）、湿式洗涤、等离子体或催化**方法，通常组合使用（“燃烧-湿式洗涤”）——销毁或捕集这些气体，其中包括强效的**全氟化碳（PFC）**温室气体（见文件21）。供应商包括**荏原（Ebara）、CS Clean Solutions（Busch）、Edwards（Atlas Copco）和Ecosys/DAS**。尾气处理既是环保上的必需，也是一套安全系统，随着排放法规日趋严格，其重要性不断上升。

---

5. 静电吸盘（ESC）

在加工过程中，晶圆必须保持平整、静止并处于精确控制的温度下，这越来越多地依靠**静电吸盘**实现：它以静电力夹持晶圆，并在多个区域调节其温度。静电吸盘存在两种物理机制：**Johnsen-Rahbek（约翰森-拉贝克）型**（使用略具导电性的陶瓷）和**库仑型**（使用绝缘陶瓷）。静电吸盘由先进陶瓷（Al_2O_3、AlN）制成，提供对刻蚀和沉积关键尺寸（CD）控制至关重要的**多区温度均匀性**。供应商包括OEM的自有业务，以及**Shinko（新光电气）、NGK（日本碍子）、Kyocera（京瓷）和TOTO**等专业厂商。静电吸盘是技术要求最高的零部件之一，直接影响工艺均匀性。

---

6. 陶瓷与工艺套件部件

工艺腔室内部衬有**消耗性的陶瓷和特种部件**，它们必须承受强烈的等离子体和化学腐蚀：**Al_2O_3腔室内衬、SiC聚焦环、Y_2O_3（氧化钇）涂层部件**，以及各种石英和陶瓷部件。这些**工艺套件（process kit）**部件会随时间被侵蚀，必须定期更换，从而产生可观的**经常性收入**，并占晶圆厂运营成本的相当比例。工艺套件更换的经济性（寿命、成本、颗粒表现）是设备拥有成本中的实际考量因素。供应商包括**京瓷（Kyocera）、CoorsTek、NGK、Ferrotec（磁性流体技术）和Entegris**，以及涂层专业厂商。随着等离子体工艺日益激进，氧化钇及其他抗等离子体涂层是一个活跃的研发领域。

---

7. 晶圆传输与机器人

晶圆必须以极高的精度和洁净度在晶圆厂内以及每台设备内部移动，这依靠**真空和大气机器人**、将设备与晶圆厂自动化系统对接的**设备前端模块（EFEM）**，以及在微环境中运送晶圆的**前开式晶圆传送盒（FOUP）**（按SEMI E47.1标准化）。供应商包括**Brooks Automation**（原Brooks公司——现为生命科学公司Azenta——于2022年出售给Thomas H. Lee Partners的半导体自动化业务）、**Rorze（乐华）、Genmark（Persimmon）和Yaskawa（安川电机）**。可靠、无颗粒的晶圆传输是根本——一次传输失误就可能导致晶圆报废——而机器人吞吐量也影响设备产能。

---

8. 传感器与量测子系统

工艺设备内嵌大量用于监测和控制的**传感器**：**电容式压力计**（压力）、**光学发射光谱（OES）**（等离子体/刻蚀终点）、**残余气体分析仪（RGA）**和**质谱仪**（气体成分）、温度传感器以及光学监测器。这些原位传感器为先进过程控制回路（见文件08）提供数据，使工艺保持在目标值上。供应商包括**MKS、Inficon（英福康）和Hiden Analytical**，以及OEM的自有传感器研发。

---

9. 高纯流体处理

接触晶圆的化学品和气体必须通过**超洁净流体处理部件**输送——**PTFE/PFA阀门、管件、管路、过滤器和泵**，且不得引入任何污染。供应商包括**Entegris（流体处理和过滤领域的领导者）、Swagelok（世伟洛克）、Parker（派克）和Saint-Gobain（圣戈班）**。纯度要求（十亿分之一级乃至更高，见文件16）使流体处理部件成为一个专业化、高价值的类别。

---

10. 污染控制

晶圆厂环境本身就是一个受控系统，需要**ULPA/HEPA过滤器**（几乎去除空气中的所有颗粒）、**微环境**（即使在洁净度较低的晶圆厂中，FOUP和设备外罩也能在晶圆周围维持ISO 1–5级洁净度）以及离子发生器（静电放电控制）。污染控制涵盖设备、微环境和洁净室（见文件24），是良率的根本。供应商包括过滤器制造商（**AAF、Camfil（康斐尔）、Daikin（大金）**）以及更广泛的洁净室基础设施生态系统。

---

11. 子系统供应商格局

子系统	领先供应商
射频电源与匹配	MKS Instruments、Advanced Energy、Comdel
质量流量控制器	Brooks Instrument、Horiba、Fujikin、Parker
真空泵与真空计	Pfeiffer、Edwards（Atlas Copco）、Leybold、荏原（Ebara）
尾气处理	荏原（Ebara）、CS Clean Solutions、Edwards、Ecosys
静电吸盘	Shinko、NGK、Kyocera、TOTO（+ OEM自有）
陶瓷 / 工艺套件	Kyocera、CoorsTek、NGK、Ferrotec、Entegris
机器人与自动化	Brooks Automation、Rorze、Genmark、Yaskawa
传感器	MKS、Inficon、Hiden

子系统	领先供应商
流体处理与过滤	Entegris、Swagelok、Parker、Saint-Gobain
外包组装	Ultra Clean Holdings（UCTT）、Ichor、Celestica（天弘）

若干**集成商**——尤其是**Ultra Clean Holdings（UCTT）**和**Ichor**——为OEM组装完整的气体输送和流体子系统，在零部件制造商与设备制造商之间占据重要的一层。

---

12. 财务与战略意义

子系统供应商占据着战略上重要、财务上独特的位置。**MKS Instruments、Advanced Energy、Ultra Clean Holdings和Ichor**等公司是**WFE需求的杠杆型标的**——它们的业绩随设备周期起伏，波动往往比OEM本身更大。尤其是**MKS Instruments**，其产品组合广泛（射频电源、真空、流量、光子学，以及通过收购Atotech获得的电镀化学品），覆盖众多设备，是整个设备行业备受关注的风向标。

对OEM而言，子系统供应链是一项关键依赖：射频发生器、真空泵或特种陶瓷的短缺，无论需求如何都可能限制设备产出——2021–2022年的供应紧缺已生动地证明了这一点，当时零部件短缺限制了OEM的出货能力，即便其积压订单创下纪录。2026年由人工智能驱动的上行周期再次引发了同样的担忧：泛林集团在2026年10月指出，零部件供应限制（以及洁净室空间短缺）可能制约行业产出；韩国媒体报道也提到射频电源、陶瓷部件、阀门和气体柜的交期不断拉长（见下文2025–2026年更新）。这促使OEM加深与关键子系统供应商的关系，并在某些情况下对其进行投资或实施双重采购。

因此，子系统与零部件层是“地基之下的地基”——这条专业化、技术要求高、常被忽视的供应链使世界上最先进的制造设备成为可能，其健康状况与其所服务的设备行业密不可分。

延伸分析：子系统层的战略作用

A. 外包逻辑

主要OEM（应用材料、泛林集团、东京电子、阿斯麦）本质上是**集成者和工艺知识的拥有者**：它们的价值在于懂得如何将工艺配方转化为能实现良率的量产设备，以及围绕设备的系统级集成、控制软件和客户关系。因此，它们**将实体物料清单的很大一部分外包**——通常达50%或以上——给专业子系统制造商，后者开发和制造射频发生器、真空泵、质量流量控制器等产品的效率高于OEM自制。这种外包逻辑造就了纵深的多层级供应链，并使子系统供应商成为**WFE需求的杠杆型标的**——它们的收入随设备周期起伏，且往往比OEM更为剧烈，因为它们处于供应链更上游，承受库存波动带来的牛鞭效应。

B. 2021–2022年供应紧缺的教训

2021–2022年的供应紧缺生动地展示了子系统层的关键性。随着需求激增，OEM发现自己无法出货，原因不是缺少订单，而是缺少**零部件**——射频发生器、真空泵、特种陶瓷，尤其是用于设备自身控制电子的半导体（这是一个递归式的讽刺：制造芯片的设备反受芯片短缺制约）。部分子系统的交期延长至一年甚至更久，OEM的积压订单因无法交付而急剧膨胀。这一教训重塑了行业的供应链战略：OEM加深了与关键子系统供应商的关系，尽可能实施双重采购，投资或收购关键供应商，并持有更多库存——这一事件也凸显出，设备行业的产出受制于其最薄弱的子系统环节，而不仅仅是自身的组装产能。

C. 子系统性能即工艺性能

一个微妙但至关重要的观点是，子系统性能往往**直接决定工艺性能**。射频发生器的稳定性和脉冲精度塑造刻蚀和沉积结果；质量流量控制器的精度和响应决定ALD剂量控制；静电吸盘的温度均匀性决定全晶圆范围内的刻蚀CD均匀性；工艺套件陶瓷的颗粒表现影响缺陷率和良率。因此，OEM会结合自身工艺需求与供应商紧密**协同设计**这些子系统，而最优秀的子系统供应商是深度技术合作伙伴，而非单纯的零部件供应商。这种协同设计形成了高黏性的合作关系，也意味着子系统创新（更快的射频脉冲、更精确的流量控制、更抗等离子体的陶瓷）往往是工艺创新的推动力——一项新的刻蚀能力可能依赖于其底层新的射频或吸盘能力。

D. 工艺套件耗材经济

工艺套件——腔室内在等离子体和化学品作用下被侵蚀的消耗性陶瓷和金属部件（内衬、聚焦环、电极、屏蔽件）——代表着一项规模大、可持续的经常性收入来源，也占晶圆厂运营成本的相当比例。这些部件必须定期更换（**湿法清洗/部件更换周期**是设备停机和拥有成本的关键驱动因素），其性能（寿命、颗粒产生、抗等离子体能力）对良率和生产率有实质影响。其经济性——部件成本、寿命、翻新以及更换所需的停机时间——是设备拥有成本中的实际考量，而随着等离子体工艺愈发激进，**抗等离子体涂层**（氧化钇及先进稀土涂层）成为活跃的研发领域。工艺套件业务由陶瓷专业厂商（京瓷、CoorsTek、NGK）及OEM自有的零部件业务提供，是设备销售之外一项可持续、高利润的补充。

E. 子系统供应商作为风向标

由于子系统供应商横跨众多设备和众多OEM，其业绩被视为整个设备行业的**风向标**。**MKS Instruments**拥有广泛的产品组合（射频电源、真空、流量、光子学以及通过Atotech获得的电镀化学品），是典型代表——其订单出货比和管理层评论预示着WFE需求的方向。**Advanced Energy**（射频与电源）、**Ultra Clean Holdings**和**Ichor**（气体/流体子系统集成商），以及**Brooks Automation**（自动化；自2022年起为私有公司，而其原母公司Azenta已成为生命科学公司）同样追踪并反映着周期。对投资者和行业观察者而言，子系统层既提供了参与WFE需求的杠杆方式，也提供了判断其方向的早期信号——而对OEM而言，它是其设备乃至整个芯片产业赖以建立的不可或缺的基础。

进一步分析：子系统创新是工艺创新的基础

A. 子系统进步如何推动工艺进步

一个微妙但至关重要的动态是，**工艺创新往往依赖于其底层的子系统创新**。一项新的刻蚀或沉积能力常常需要一个全新或改进的子系统来实现：更快、更精确的**射频脉冲**能够更好地控制自由基与离子比例，以实现先进刻蚀和原子层刻蚀（ALE）；更快、更准确的**质量流量控制**能够实现ALD和原子层级工艺所需的精确剂量；更好的**静电吸盘**温度均匀性能够实现先进刻蚀所要求的CD均匀性；更**抗等离子体的陶瓷和涂层**使高深宽比（HAR）和选择性工艺所需的强等离子体成为可能；更好的**真空和气体纯度**控制能够实现先进薄膜所需的洁净度。在每一种情况下，工艺能力都受制于子系统能力，OEM与子系统供应商共同对其进行协同设计。这意味着子系统创新并非被动的供应活动，而是工艺进步的主动推动力——新一代射频发生器、流量控制器或吸盘可以解锁一项新的工艺能力，而子系统供应商（MKS、Advanced Energy、Brooks、Horiba以及各陶瓷制造商）是推动前沿进步的真正技术合作伙伴，而非单纯的零部件供应商。认识到这一点，便提升了子系统层的战略重要性：它是创新引擎的一部分，而不仅仅是供应链。

B. 脆弱性与应对

2021–2022年的供应紧缺（见上文B节）暴露了OEM对子系统层的依赖所带来的**脆弱性**：设备行业的产出受制于其最薄弱的子系统环节，任何关键零部件的短缺——射频发生器、真空泵、特种陶瓷，甚至设备自身控制电子所需的芯片——都可能无论需求如何而限制设备生产。行业的应对以持久的方式重塑了其供应链战略。OEM**加深了**与关键子系统供应商的**关系**（更长期的协议、更紧密的协同规划），在可行之处推行**双重采购**（认证第二供应来源以降低单点风险），在某些情况下**投资或收购**关键供应商（对关键能力进行垂直整合），并持有**更多**长交期零部件的**库存**。子系统供应商则相应扩充了产能并推动供应区域化（部分是对文件18所述地缘政治压力的回应）。这种再平衡——转向韧性和冗余，而非一味追求效率——反映了一个惨痛的教训：在一个集中且相互依存的供应链中，中断的代价远远超过防止中断所需的缓冲和冗余成本。子系统供应链的韧性已成为OEM的战略优先事项，与材料供应链的韧性（见文件16）同等重要。

C. 子系统层作为行业风向标与投资标的

子系统供应商作为设备行业的**风向标和杠杆型投资标的**占据独特位置。由于它们横跨众多设备和众多OEM，其订单趋势和管理层评论能够对WFE需求提供早期、全面的判断——**MKS Instruments**的产品组合涵盖射频电源、真空、流量、光子学以及（通过Atotech获得的）电镀化学品，是典型的行业风向标，**Advanced Energy**、**Ultra Clean Holdings**和**Ichor**同样追踪并反映着周期。对投资者而言，子系统层既提供了参与WFE需求的杠杆方式（子系统供应商处于供应链更上游，其波动往往大于OEM），也提供了判断其方向的早期指标。对行业而言，子系统层的健康与行业自身的健康密不可分：没有子系统，OEM无法出货；没有与OEM的协同设计，子系统无法进步；而全球最先进制造业的整座大厦，都建立在这条纵深、专业、常常不为人见的供应链之上。归根结底，子系统层是“地基之下的地基”——这些精密零部件和子系统使价值数百万美元的工艺设备成为可能，其创新推动工艺创新，其韧性决定行业产出，其健康状况预示着整个晶圆厂设备市场的走向。

🆕 2025–2026年更新：最新进展（截至2026年11月）

A. 子系统层搭上AI驱动的WFE上行周期

上文所述的杠杆型逻辑在2026年得到了清晰的体现。国际半导体产业协会（SEMI）2026年7月的年中预测将2026年WFE定为**1,439亿美元**（设备总额1,659亿美元，同比增长23.2%），而OEM如今谈论的2027年WFE远高于此（泛林集团于2026年10月21日表示，初步看2027年可能超过**2,000亿美元**，由DRAM引领）。在此背景下，子系统供应商半导体业务的增速超过了OEM本身：

供应商	最近已公布期间	半导体相关数据（据公司公告/电话会议纪要）
MKS（MKS Inc.）	2026年第二季度（2026年8月公布）	总收入约12.5亿美元（同比+28%）；半导体收入5.54亿美元（同比+28%，环比+19%）；第三季度指引13.5亿美元±4,000万美元，其中半导体约6.3亿美元，即预计同比增长超过50%
Advanced Energy	2026年第三季度（2026年11月初公布）	收入6.96亿美元（同比+50%）；半导体设备收入约3.22亿美元（同比+64%），创历史新高；第四季度指引7.35亿美元±2,500万美元
Ultra Clean Holdings（UCT）	2026年第三季度	收入7.590亿美元（产品6.819亿美元，服务7,710万美元）；第四季度指引8.00–8.60亿美元
Ichor	2026年第一季度	收入约2.56亿美元（环比+15%，据电话会议纪要）；第二季度指引约2.90–3.10亿美元；毛利率仍仅约13%

有两个特点尤为突出。其一，**射频电源和气体/流体输送专业厂商**增长最快，这与DRAM、HBM和全环绕栅极（GAA）投资中刻蚀和沉积占比较高的结构相一致。其二，即便处于景气高峰，**集成商的利润率依然微薄**（Ichor的毛利率仅在百分之十几的低位），这表明子系统层的价值获取集中在拥有差异化技术（射频、真空、流量、陶瓷）的厂商，而非组装环节。

B. 供应紧缺再现——交期再次拉长

2021–2022年的教训正在再次接受检验。2026年10月，**泛林集团指出零部件供应限制和洁净室空间短缺**可能制约2027年的行业产出。TrendForce汇总的媒体报道（援引韩国ETNews及中国来源，2026年8–9月）描述了以下情况：

- 据报道，前五大设备制造商关键设备的交期延长了**1.5–2倍**，常规刻蚀和薄膜沉积设备的交期约为**12个月**，高端封装和测试设备超过18个月。
- 据报道，关键设备零部件的交期**增加了一倍以上**；据称一家激光加工设备制造商的某些日本零部件交期长达**40个月**（这是个案，并非行业平均水平）。
- 中信建投证券（China Securities）的一份报告指出，海外**阀门与管路、陶瓷部件、射频电源和气体柜**供应商的交期正在拉长，并估计扩建零部件产线需要**12–18个月**。
- 据报道，由于不确定AI驱动的上行周期将持续多久，零部件制造商对大举扩产持谨慎态度。

整个产业链上都能看到应对措施：Advanced Energy位于**泰国**的新工厂在2026年末逐步实现首批量产收入；泛林集团（据报道于2026年10月）宣布在**印度**投资约**12亿美元**用于半导体零部件制造；OEM则继续推行上文“进一步分析”一节所述的双重采购和库存缓冲策略。

C. 地缘政治延伸至子系统层级

- 2025–2026年，**出口管制执法**日益针对流向中国的半导体制造设备**零部件和备件**，而不仅仅是整机；美国国会提出的《MATCH法案》（尚待审议）将更进一步，限制对已安装设备的维护服务。
- **中国的国产化缺口在子系统领域最大**。尽管据报道2025年国产设备约占中国所用设备的35%，但2026年8月的报道显示，**真空阀门和射频电源仍有约80%依赖海外供应**——这使子系统与光刻一起，成为最难替代的层级。据媒体报道，西方供应商交期拉长，帮助了能够更快交货的中国设备厂商。
- 企业结构也有所变化：原Brooks Automation更名为**Azenta**后已成为生命科学公司，而半导体机器人业务则作为私有公司**Brooks Automation**继续运营；MKS Instruments目前以**MKS Inc.**的名义运营。

D. 技术对子系统的拉动

2025–2026年的工艺转换不断提高对子系统的要求：**DRAM和HBM**的产能爬坡推动高深宽比刻蚀（大功率脉冲射频和先进静电吸盘）；GAA和背面供电增加了选择性刻蚀、ALD和外延步骤（快速、精确的MFC和气体输送）；而**先进封装和混合键合**的快速增长扩大了后道设备对精密机器人、洁净度和流体处理子系统的需求。更激进的等离子体化学持续推动抗等离子体工艺套件涂层的研发。

值得关注（2026年末–2027年）

- 随着部分OEM预期2027年WFE迈向2,000亿美元以上，零部件交期是缓解还是恶化。
- 射频、真空、陶瓷和气体输送供应商的扩产情况——以及OEM是否会入股或收购产能受限的供应商。
- 子系统供应商（MKS、Advanced Energy、UCT、Ichor）的管理层评论，作为判断此轮由存储器引领的上行周期深度和持续时间的早期信号。
- 中国供应商在射频电源、真空阀门和真空泵方面的进展，以及美国对零部件和维护服务的任何进一步管制。

文件 21 · FILE 21

半导体制造中的可持续发展、环境影响与ESG


半导体制造是地球上资源最密集的工业活动之一。一座现代晶圆厂的耗电量堪比一座小城市，每天消耗数百万加仑超纯水，以及大量特种化学品和气体——其中数种是强效温室气体——并产生需要复杂处理的危险废物流。随着行业扩张以满足人工智能（AI）驱动的需求，以及气候和环境监管日趋严格，可持续发展已从边缘议题转变为核心的战略和运营优先事项。本文概述半导体环境影响的能源、水、排放、废物、监管和循环经济等维度，以及设备在应对这些问题中的作用。

这一叙事的核心矛盾在于：该行业的产品在整个经济中**促成**了巨大的节能和脱碳（高效功率电子、AI优化系统、电动化交通），但其**制造过程**却付出了高昂的环境代价——这使得环境净账，以及降低制造环节影响的努力，成为该行业决定性的环境、社会和治理（ESG）议题。

📊 可视化概览

原创示意图；Mermaid图表可在GitHub上原生渲染。

晶圆厂的资源流——输入与需要管理的废物流



脱钩挑战——增长必须快于影响

下图说明：在AI驱动下产出快速上升；每片晶圆的环境足迹也在上升（工艺步骤更多、EUV、洁净室要求更严）；目标是通过能效提升、可再生能源、回收利用和尾气处理，使环境影响的下降速度快于产出的增长速度，即实现“脱钩”。

```
Output (AI-driven)        ↗↗↗ rising fast
Footprint per wafer       ↗  rising (more steps, EUV, tighter cleanroom)
GOAL: efficiency + renewables + recycling + abatement must bend impact DOWN
      faster than output rises  →  decoupling
```

含氟温室气体——微量泄漏，巨大的增温潜势（相对CO_2的GWP）

下图比较SF6（约24,000倍）、NF3（约17,000倍）、C2F6（约12,000倍）和CF4（约7,400倍）的全球增温潜势；应对手段为尾气处理（销毁未反应气体）、提高利用率以及替代。

```
SF6    ~24,000×   ████████████████████
NF3    ~17,000×   ██████████████
C2F6   ~12,000×   ██████████
CF4     ~7,400×   ██████
→ abatement (destroy unreacted gas) + better utilization + substitution
```

---

1. 能源强度

晶圆厂的能耗极其惊人。一座先进制程晶圆厂可持续消耗**100–500 MW**电力，而最大的制造商的用电量已达国家级规模：**仅台积电（TSMC）每年用电量就约为25–30 TWh**（一份2026年的分析估计其2025年用电量约为28.8 TWh，媒体报道称其约占台湾总用电量的十分之一），且随着2nm和先进封装产能的扩建，其需求仍在持续增长。这些能源用于运行数以千计的工艺设备（极紫外（EUV）扫描式光刻机尤其耗电——每台功耗可达约1兆瓦量级）、维持洁净室条件的庞大暖通空调和空气处理系统、超纯水制备、真空和尾气处理系统以及冷水机组。

能源强度通常以**每片投片晶圆的千瓦时（kWh）**或单位硅面积能耗来衡量，并在先进工艺节点上不断上升，因为每个节点都会增加工艺步骤、更耗能的设备（EUV、更多刻蚀/沉积）以及更严格的洁净室要求。每片晶圆能源强度的上升，乘以不断增长的晶圆产量，使行业总能源足迹日益受到关注，并成为其碳排放的主要驱动因素。

---

2. 用水量

半导体制造需要大量**超纯水（UPW）**——其纯化程度远超饮用水标准（电阻率>18.2 MΩ·cm，总有机碳<0.5 ppb）——用于在制造过程中对晶圆进行数百次冲洗。一座大型晶圆厂每天可消耗**数千万升水**。超纯水通过多级纯化（反渗透、电去离子、紫外处理、膜脱气）在厂内制备，而这一过程本身也是能源和资源密集型的（见文件24）。

水是一项特别的脆弱点，因为晶圆厂往往位于缺水地区。**台积电的台湾厂区在2021年遭遇严重干旱**，威胁到生产，不得不用卡车运水，生动地说明了这一风险。为此，制造商积极推进**水循环与回收利用**——台积电的目标回收率超过**60%**，并在建设水回收厂——水源也已成为选址的核心考量（例如**台积电亚利桑那州工厂**在干旱的美国西南部的用水策略：台积电于2025年8月在当地动工兴建一座按近零液体排放设计的工业水回收厂，预计于2028年前后全面投运）。水资源管理如今已是关键的ESG指标和运营优先事项。

---

3. 全氟化碳（PFC）与温室气体排放

有几种工艺气体是具有极高全球增温潜势（GWP）和很长大气寿命的**强效温室气体**：**全氟化碳（CF_4、C_2F_6）**、**三氟化氮（NF_3）**和**六氟化硫（SF_6）**——用于刻蚀和腔室清洗。例如，CF_4的GWP是CO_2的数千倍；NF_3和SF_6同样强效。这些**含氟温室气体（F-GHGs）**是该行业直接（范围1）排放的主要组成部分。

行业从多个方面应对这一问题：**尾气处理**（在排放前于使用点销毁未反应气体，见文件20）、**工艺优化**以提高气体利用率（减少未反应气体逸出——例如远程等离子体NF_3腔室清洗可实现很高的利用率），以及以较低GWP的替代品进行**替代**（例如在工艺兼容的情况下，用GWP较低的**C_4F_6等气体**替代高GWP气体）。**世界半导体理事会（WSC）**已为含氟温室气体设定了全行业归一化减排目标，减少这些排放是制造商与气体供应商之间持续的协作努力。

---

4. 温室气体报告与净零承诺

半导体制造商和OEM越来越多地报告并设定所有三个排放范围的减排目标：

- **范围1**——直接排放（含氟温室气体、现场燃烧）。
- **范围2**——外购电力（鉴于晶圆厂巨大的电力消耗，这是大多数晶圆厂最大的组成部分）。
- **范围3**——价值链排放（供应商、材料、产品使用）。

由于范围2占主导地位，**可再生电力采购**是最有力的杠杆。**台积电已承诺加入RE100**（100%可再生电力，该目标已提前至2040年，并设定2030年达到60%的中期目标）并设定净零目标——据其可持续发展报告，2025年可再生能源已占其全公司用电量的约20%——它也是全球最大的企业可再生能源采购方之一；英特尔（Intel）、三星（Samsung）以及主要OEM（阿斯麦、应用材料、泛林集团）也作出了类似的净零和可再生能源承诺。在可再生能源供应相对于行业庞大需求有限的地区（如台湾），这一挑战尤为严峻，使可再生能源采购同时成为可持续发展和供应安全问题。

---

5. 可持续化学

除温室气体外，该行业还在其各工艺中推行**绿色化学**：**低GWP刻蚀气体**（适用时采用C_4F_6、CHF_3）、提高**远程等离子体清洗**效率以尽量减少NF_3释放、减少有害溶剂，并在工艺性能允许的情况下开发毒性更低的替代品。**PFAS（“永久化学品”）**也受到越来越多的审视，它们以各种形式用于半导体制造（某些光刻胶、涂层和流体中），且正受到日益严格的监管——这构成了真正的挑战，因为部分基于PFAS的材料目前在关键应用中缺乏可直接替换的替代品。

---

6. 化学废物处理

晶圆厂产生大量需要厂内和厂外处理的危险**液体和气体废物**：**酸碱中和、氢氟酸（HF）废液处理**（HF需要特殊处理和氟化钙沉淀）、**有机溶剂回收、研磨液回收与处理**（化学机械平坦化（CMP）研磨液）以及**重金属去除**。制造商越来越多地追求**资源回收**——回收**硫酸**、回收铜及其他金属、循环利用溶剂和研磨液成分——这既有环境效益，也能降低成本。废物处理是晶圆厂基础设施（见文件24）和运营成本的重要组成部分。

---

7. 监管格局

该行业在日益严密的环境监管网络下运营：

- **欧盟REACH法规**——管理化学品的注册、评估和授权，其中日益增多的**PFAS限制**直接影响半导体材料（拟议的通用PFAS限制已于2026年3月获得欧洲化学品管理局（ECHA）各委员会的意见；见下文2025–2026年更新）。
- **欧盟含氟气体法规（EU）2024/573**——自2024年3月起生效，收紧含氟气体的逐步削减，并包含与半导体制造相关的特定豁免。
- 美国（环境保护署EPA）及其他地区的**PFAS监管**，这是一项新兴且可能具有颠覆性的约束。
- **SEMI S2/S8安全标准**——关于设备安全和人体工程学的行业标准，与环境设计相交叉。
- **地方空气、水和废物许可证**，管理每座晶圆厂的排放和排污，在许多司法管辖区日趋严格。

监管是晶圆厂选址、工艺选择和设备设计中的实际因素，PFAS和含氟温室气体规则的收紧是近期较具挑战性的压力之一。

---

8. 循环经济与设备再利用

可持续性也延伸到设备本身。健全的**翻新设备市场**延长了旧设备的寿命——成熟工艺节点晶圆厂（见文件15）大量使用翻新的浸没式扫描光刻机和整修过的CVD/刻蚀设备，降低了新制造的隐含碳和资源成本。**零部件再制造**（翻新工艺套件陶瓷件、泵和零部件）同样延长了零部件寿命并减少了废物。这种循环活动在经济上和环境上都有益处，是设备生态系统的一个显著特征，由专业翻新厂商和OEM自有的认证翻新项目提供支持。

---

9. 可持续发展的战略意义

环境绩效已成为真正的战略因素，原因有以下几点。**客户**（尤其是采购芯片的大型科技公司）越来越要求低碳供应链，并将半导体排放计入其自身的范围3目标，迫使制造商脱碳。**投资者**会权衡ESG表现。**监管机构**对排放、用水和化学品加以约束。而**运营韧性**——尤其是水和能源安全——直接影响生产连续性，台湾干旱即为明证。

设备行业在其中扮演核心角色：更节能的设备、更好的尾气处理、更高的气体利用率、更低GWP的工艺化学品、节水型工艺设计，以及寿命更长、可翻新的设备，都有赖于设备创新。随着行业扩张以满足AI驱动的需求，如何调和这种增长与环境责任——弥合半导体巨大的社会效益与其制造过程中可观的环境成本之间的差距——是该行业未来的决定性挑战之一，而设备制造商、材料供应商和芯片制造商的选择将共同决定其结果。

延伸分析：量化与脱碳环境足迹

A. 晶圆厂的碳账

将能源问题具体化：一座持续用电约300MW的大型先进晶圆厂每年消耗约**2.6 TWh**电力——相当于一座数十万人口的城市。如果这些电力来自排放强度约为400–500 gCO_2/kWh的电网，仅该晶圆厂的范围2排放每年就超过一百万吨CO_2。乘以一家公司的整个厂群（台积电运营着众多晶圆厂），总量可达数千万吨。这就是为什么**范围2（外购电力）在大多数制造商的碳足迹中占主导地位**，为什么**可再生能源采购**是唯一最有力的脱碳杠杆——也是为什么晶圆厂在电网碳强度高的地区（东亚部分地区）的地理集中是一项环境隐忧，而在拥有更清洁或可扩展可再生能源供应的地区建厂，在一定程度上则是一个环境机遇。

B. 用数字看含氟温室气体挑战

刻蚀和腔室清洗所用的含氟温室气体具有惊人的全球增温潜势：以100年计，**NF_3的GWP约为CO_2的17,000倍**，**SF_6约24,000倍**，**CF_4约7,400倍**，**C_2F_6约12,000倍**，其中一些的大气寿命长达数千年。因此即便是少量泄漏也具有很大的CO_2当量权重。行业从三个方面应对：**使用点尾气处理**（热/等离子体/湿法

销毁，对未反应气体的去除率达>90–99%）、**提高利用率**（远程等离子体NF_3腔室清洗将大部分NF_3在腔室内转化为活性氟，几乎不会逸出——较旧式原位清洗有重大改进），以及**替代**（例如在工艺允许的情况下，用GWP较低的C_4F_6或生成COF_2的化学体系替代C_2F_6）。**世界半导体理事会**已陆续设定归一化排放削减目标，含氟温室气体尾气处理如今已是领先晶圆厂的标准做法，但由于部分高GWP气体在关键刻蚀步骤中缺乏可直接替换的替代品，完全消除仍难以实现。

C. 水——本地化约束

与碳（全球性问题）不同，水是高度**本地化**的问题：晶圆厂的用水在其所在流域最为关键。一座在缺水地区每天消耗约5,000万–1亿升水的大型晶圆厂会与农业和市政供水直接竞争，带来声誉和运营双重风险。行业的应对结合了**循环利用**（台积电等公司的目标回收率为60–90%以上，通过多个内部回路回收并重新纯化用水）、**替代水源**（再生的市政污水，如台积电在台湾的水回收厂和亚利桑那州的用水策略）以及在工艺设计中的**节约**。水回收本身也是能源密集型的（将回收水纯化到超纯水标准需要耗电），这说明了各项资源挑战之间的相互关联——节水可能耗能，反之亦然。

D. PFAS困境

PFAS（“永久化学品”）带来了一个真正棘手的挑战。某些PFAS化合物在半导体制造中广泛使用——用于部分光刻胶和抗反射涂层、含氟聚合物部件（PTFE/PFA流体处理部件，见文件20）、某些刻蚀和清洗化学品以及传热流体。日益收紧的PFAS监管（欧盟REACH限制、美国EPA行动）可能扰乱供应——尽管欧盟的进程比最初担心的要慢，目前预计最早的禁令不会早于2028年末——而对于某些关键应用，**目前尚无经过认证的非PFAS替代品**。行业正在努力寻找替代品，并在缺乏替代方案的领域争取必要用途豁免，而监管机构则在环境和健康关切与半导体制造的战略重要性之间进行权衡。这种环境监管与制造必需之间的张力，是近期较具挑战性的可持续发展问题之一，且难以轻易解决。

E. 净账与设备的作用

可持续发展叙事中最深刻的一点是**净账**：半导体的制造在环境上代价高昂，但在下游却促成了巨大的环境节约——高效功率电子（SiC/GaN，见文件12）降低了电动汽车和电网中的能量损耗，AI和计算优化了能源系统，传感器使各处都能提高效率。严谨的核算必须将制造影响与所促成的节约进行权衡，而根据大多数分析，所促成的节约占主导——但这并不能为制造影响开脱，这种影响真实存在、不断增长且日益受到审视。设备行业是改善账目中制造一侧的核心：**更节能的设备**（降低待机功耗、高效子系统）、**更好的尾气处理**（更高的含氟温室气体销毁效率）、**更高的气体和化学品利用率**（每片晶圆的浪费更少）、**节水型工艺设计**，以及**寿命更长、可翻新的设备**（循环经济），都有赖于设备和工艺创新。随着行业扩张以满足AI需求，设备制造商、材料供应商和芯片制造商的选择将共同决定，半导体制造的环境足迹是与产出同比增长，还是逐步与之脱钩——这使可持续发展不再是设备行业之外的约束，而是其创新议程中不可分割的一个维度。

进一步分析：脱钩挑战与设备的作用

A. 核心挑战：将增长与影响脱钩

半导体制造面临的核心可持续发展挑战是**脱钩**——在增加产出（由AI和数字化驱动）的同时，不让环境影响（能源、水、排放、废物）同比例增长。若无法脱钩，行业的环境足迹将与其产出亦步亦趋地增长，鉴于气候和资源方面的利害关系，这是不可接受的。脱钩要求在每个维度上的改进速度都快于增长速度：能源强度（每片晶圆能耗）的下降必须快于晶圆产量的上升；水的循环利用必须提高以抵消不断增长的用水需求；每片晶圆的排放必须通过更好的尾气处理和替代而降低；废物必须越来越多地被回收和再利用。难点在于，先进制程恰恰朝相反方向推进——每个节点都会增加工艺步骤、更耗能的设备（EUV）、更严格的洁净室要求和更多材料，从而提高每片晶圆的强度。因此，脱钩需要通过积极的能效提升、循环利用、尾气处理和可再生能源应用来克服这种强度上升的逆风。行业能否实现脱钩——在满足AI需求的同时逐步降低单位产出的环境影响——是其决定性挑战之一，其结果在很大程度上取决于设备制造商、材料供应商和芯片制造商的选择。

B. 设备行业的决定性作用

设备行业在脱钩挑战中扮演**决定性角色**，因为晶圆厂的环境足迹在很大程度上取决于其设备的设计和运行。工艺设备的**能效**（降低待机功耗——这可能占设备能耗的很大一部分；提高真空、射频、热处理及其他子系统的效率）直接影响晶圆厂庞大的能源需求。**尾气处理效果**（对强效含氟温室气体更高的销毁效率）决定晶圆厂的温室气体排放。**气体和化学品利用率**（每片晶圆使用更少材料、可回收循环利用、采用更低GWP化学品的工艺）同时降低消耗和排放。**节水型工艺设计**（每个工艺步骤用水更少、便于水循环利用的设计）降低晶圆厂的用水需求。而**寿命更长、可翻新的设备**（循环经济）则降低新制造的隐含碳和资源成本。在每种情况下，设备制造商的设计选择都在很大程度上决定了晶圆厂的环境绩效——这使可持续发展不再是设备行业之外的约束，而是设备创新不可分割的维度，也日益成为设备评估和选型的考量因素。随着客户（晶圆厂）面临自身的脱碳和资源压力，它们越来越要求更高效、更低影响的设备，使环境绩效成为设备制造商的竞争因素。

C. 可持续发展的战略与竞争意义

在多种力量推动下，环境绩效已从边缘议题转变为整个行业的**战略与竞争**因素。**客户**——采购芯片的大型科技公司——越来越要求低碳供应链，并将半导体排放计入其自身的范围3目标，迫使制造商脱碳，而制造商又反过来向其设备和材料供应商施压。**投资者**在估值和资本配置中权衡ESG表现。**监管机构**约束排放、用水和化学品（REACH、PFAS规则、含氟温室气体目标），其中PFAS挑战（见上文D节）尤为棘手。**运营韧性**——尤其是水和能源安全——直接影响生产连续性，台湾干旱即为明证。而**人才**也越来越看重雇主的环境记录。这些力量使可持续发展成为真正的竞争和战略维度，而非合规层面的事后考虑，并正在推动实质性投资——在可再生能源（台积电的RE100承诺和大规模可再生能源采购）、水循环利用（60–90%以上的回收目标）、尾气处理和高效设备方面。最深层的框架是**净账**：半导体在下游促成了巨大的环境节约（高效功率电子、AI优化的能源系统、电动化交通），但其制造代价高昂，因此当务之急

是在最小化制造影响的同时最大化所促成的节约——在这一平衡中，设备行业通过其设备的能效和环境绩效，发挥着核心且日益重要的作用。调和行业必要的增长与环境责任，是其未来的决定性挑战之一，而设备、材料和制造各方的集体选择将决定行业的足迹是随产出增长，还是逐步与之脱钩。

🆕 2025–2026年更新：最新进展（截至2026年11月）

A. AI驱动的增长使脱钩更加困难

上文所述的脱钩挑战在2025–2026年变得更加尖锐。国际半导体产业协会（SEMI）2026年7月的年中预测将2026年设备总销售额定为创纪录的**1,659亿美元**（同比增长23.2%），而泛林集团（Lam Research）等OEM目前初步预计2027年晶圆厂设备（WFE）将超过2,000亿美元，驱动因素包括AI加速器、高带宽内存（HBM）/DRAM以及2nm产能爬坡。每新增一座晶圆厂、一台EUV设备和一条先进封装产线，都会加重电网和供水系统的负荷；2026年10月，泛林集团甚至指出**洁净室空间**可能制约行业产出——这提醒人们，包括公用设施在内的物理基础设施如今已成为瓶颈因素。

B. 能源——台湾电网成为战略议题

指标（台湾）	数据	来源（据报道）
2026年9月半导体产业用电量	单月超过45亿千瓦时（首次）	中央社Focus Taiwan，2026年10月
2026年全年半导体产业用电量	预计超过约50 TWh	台湾综合研究院，据Focus Taiwan
半导体占全台用电比重	约17%（2026年）→ 约24%（2030年）→ 约30%（2035年）	台电内部评估，据TrendForce
2025年台积电可再生能源用电占比	全公司约20.1%；台湾厂区约11.4%；海外厂区100%	台积电《2025年可持续发展报告》
台积电可再生能源目标	2030年达60%（RE60），2040年达100%（RE100）	台积电

台湾经济部将2026–2035年全台电力需求年增长预测上调至约2.5%（此前为1.7%），台电表示正在重新评估其电源开发规划，以容纳半导体和AI数据中心的负荷。倡导机构的分析认为，即使台积电已签约的可再生能源组合全部兑现，到2030年仍可能面临超过10 TWh的可再生电力缺口；这是外部估算，并非公司数据。对设备制造商而言，其实际影响是客户越来越重视**待机功耗降低、高效的真空/射频/热处理子系统以及晶圆厂级能源管理**——并越来越多地借助文件22所述的AI和数字孪生工具。

C. 水——回收规模扩大，审视日益严格

- **台积电亚利桑那州工厂**于2025年8月在凤凰城北部动工兴建一座占地约15英亩、按近零液体排放设计的工业水回收厂。据公司表示，该厂初期将回收约**85%**的废水（目标90%），并将首座晶圆厂的净取水量从每天约475万加仑降至约120万加仑以下；预计于**2028年**前后全面投运。

- 2026年7–8月的当地报道指出，台积电在凤凰城扩大的建厂计划可能使其成为**该市最大的用水客户**，这表明水资源管理已成为美国新建晶圆厂的“经营许可”问题。

D. PFAS——欧盟限制缓慢推进

- **2026年3月26日**，欧洲化学品管理局（ECHA）风险评估委员会（RAC）发布了关于欧盟**通用PFAS限制**的最终意见，社会经济分析委员会（SEAC）发布了草案意见，支持在欧盟范围内实施附带**限时豁免**的限制。预计最早的禁令不会早于**2028年末**。
- 在评论方中，半导体是被点名的最大行业，其理由是含氟聚合物流体处理部件、部分光刻胶成分和传热流体缺乏经过认证的替代品。供应端也发生了变化：3M此前已宣布在2025年底前退出PFAS制造，迫使晶圆厂和设备制造商重新认证替代传热流体和含氟聚合物来源。

E. 含氟气体与排放报告

- **欧盟含氟气体法规（EU）2024/573**正在实施中；欧盟委员会实施条例**（EU）2026/286**（2026年2月11日通过）对半导体制造中使用的某些冷水机组给予豁免，适用期为2027年1月1日至2029年12月31日。SEMI欧洲警告称，对含氟气体设备维护服务的限制可能导致已安装设备过早报废。
- 在**美国**，EPA于2025年提议撤销温室气体报告计划（GHGRP）的大部分内容；2026年2月的一项最终规则仅将2025报告年度的截止日期推迟至2026年10月30日，提案的其余部分仍悬而未决。若最终通过，晶圆厂含氟温室气体排放的设施级公开报告（Subpart I）可能中止，透明度将转而依赖企业自愿披露和客户的范围3要求。

F. 对设备制造商的影响

尽管存在监管方面的逆流，客户压力并未减轻：采购AI芯片的超大规模云服务商仍将半导体制造计入其范围3清单，晶圆厂在设备采购中也越来越多地规定能耗、尾气处理和化学品利用率指标。因此，尾气处理销毁效率、远程等离子体清洗利用率、低GWP刻蚀化学品和可翻新设计仍是重要的竞争差异化因素。

值得关注（2026年末–2027年）

- SEAC的最终意见以及欧盟委员会的PFAS限制草案文本，包括半导体豁免的范围和期限。
- EPA是否最终撤销温室气体报告要求，以及晶圆厂在自愿披露方面如何回应。
- 台湾的电力供应规划（可再生能源、天然气以及核能讨论），与正迈向全台需求四分之一的半导体负荷之间的平衡。
- 大型水回收厂（台积电亚利桑那州、台湾）的投运情况，以及随着2027年产能爬坡，美国和日本新建晶圆厂能否兑现其水和能源承诺。

文件 22 · FILE 22

人工智能与机器学习在半导体制造中的应用


人工智能（AI）和机器学习（ML）已渗透到半导体制造的方方面面——这不是营销包装，而是生产过程中真实存在且日益不可或缺的一层。原因是结构性的：随着器件缩小到原子尺度，工艺窗口不断收窄，数据量爆炸式增长，数千个工艺变量与最终良率之间的关系变得过于复杂，人类工程师或传统统计方法已无法驾驭。而这正是机器学习大显身手的领域——在高维数据中发现模式、预测结果、对缺陷进行分类、优化工艺，比传统方法更快、更准确。本文概述AI/ML在工艺控制、检测、光刻、维护、良率管理、材料发现和设备设计中的应用，以及迈向自主、自优化晶圆厂的路线图。

这里还存在一个引人注目的**良性循环**：AI需求推动了对先进芯片的需求，而先进芯片的制造越来越依赖AI，AI的运算又运行在这些先进芯片之上。半导体行业既推动着AI革命，也在消费着AI革命。


📊 可视化概览

原创示意图；Mermaid图表可在GitHub上原生渲染。

递归循环——AI既驱动先进芯片，又运行于先进芯片之上



机器学习在晶圆厂中的应用领域



迈向自主晶圆厂——今天是辅助决策，明天是闭环控制

下图说明：从“辅助决策”（由工程师决定）经“闭环控制”走向“自主”（自优化的“熄灯”晶圆厂）；制约因素包括可解释性、信任、数据整合以及错误成本。

```
Advisory  ──────────────────────────────────► Autonomous
(engineer decides)   closed-loop control   self-optimizing "lights-out" fab
Gated by: explainability · trust · data integration · cost of errors
```

---

1. 工艺控制与先进过程控制（APC）

ML在晶圆厂中最早、最成熟的应用是**先进过程控制**。传统的**批次间（R2R）控制**使用线性模型，根据先前结果调整每台设备的配方；现代APC越来越多地使用**机器学习模型**，捕捉工艺输入与输出之间非线性、多变量的关系，使工艺比线性控制更紧密地保持在目标值上。

虚拟量测是ML的旗舰应用：不必对每片晶圆进行物理量测（这会限制产能），ML模型根据设备的传感器数据**预测**晶圆的量测结果（膜厚、关键尺寸（CD）、套刻），实际上为每片晶圆提供了一个模型化的量测值。这使得在减少物理抽样的同时实现更严格的控制——随着工艺窗口收窄，这一点日益重要。

故障检测与分类（FDC）已从单变量统计过程控制（SPC）演进到**多变量ML异常检测**，同时监测数百路设备传感器信号，以发现细微偏移，并在产生废片之前预测故障。这些由ML驱动的控制回路如今已是先进晶圆厂的标准配置。

---

2. 缺陷检测与分类

缺陷检测（见文件08）会产生海量图像数据，而**深度学习**已彻底改变了其分析方式。**卷积神经网络（CNN）**以及越来越多的**视觉Transformer（ViT）**能够自动**对缺陷进行分类**，并且——至关重要的是——将真正的**关注缺陷**与**“干扰”事件**（无害的异常）区分开来，从而大幅提高检测的信噪比，并减少复查图像所需的工程师工时。由于某些缺陷类型较为罕见，**合成缺陷增强**（利用生成式AI为罕见缺陷生成逼真的训练图像）可提高分类器的稳健性。商业实现包括**科磊（KLA）基于AI的分类与分析（如其KLARITY/Klarity平台）**以及**应用材料（Applied Materials）的AI增强检测（如其ExtractAI及相关功能，以及2025年2月推出、将电子束成像与AI图像识别相结合的SEMVision H20电子束缺陷复检系统）**。AI驱动的检测是价值最高的ML应用之一，因为它直接加速了良率学习。

---

3. 计算光刻

光刻是芯片制造中计算最密集的环节之一，AI正在重塑这一领域。**AI驱动的光学邻近校正（OPC）**和**逆向光刻（ILT）**利用机器学习加速掩模图形的计算，而**神经网络代理模型**能以极小的成本近似昂贵的物理仿真（如基于RCWA的成像仿真）。**随机缺陷预测**利用ML预判极紫外（EUV）随机缺陷可能出现的位置。旗舰进展是**英伟达（NVIDIA）cuLitho**（2023年发布，合作方为**台积电（TSMC）、阿斯麦（ASML）和新思科技（Synopsys）**），这是一个GPU加速的计算光刻库，可将掩模合成和ILT的速度提

高几个数量级——它于2024年在台积电投入生产使用，三星（Samsung）也将其引入OPC流程（三星于2025年10月报告计算光刻速度最高提升约20倍）——从而应对先进节点掩模制备计算成本的爆炸式增长，并实现高数值孔径极紫外（High-NA EUV）日益需要的曲线掩模。在计算光刻领域，AI芯片与AI制造之间的良性循环尤为直接：GPU加速了制造GPU的光刻。

---

4. 预测性维护与数字孪生

计划外的设备停机代价极高，而ML使**预测性维护**成为可能——利用传感器数据和ML模型预测某个零部件（泵、射频发生器、静电吸盘）何时会失效，从而能够主动维护，而不是在代价高昂的故障发生后再处理。工艺腔室的**数字孪生**——模拟设备行为的“物理+ML”模型——允许在不消耗晶圆或设备机时的情况下进行虚拟实验、故障诊断和优化。**零部件消耗预测**利用ML预测工艺套件和耗材的更换需求，优化库存和设备稼动率。这些应用提升了最终决定晶圆厂生产率的**设备综合效率（OEE）**。

---

5. 良率管理与分析

良率管理——将数千个工艺、量测和测试参数与最终良率关联以找出根因——天然是一个ML问题。**科磊的良率管理软件、PDF Solutions的Exensio、Onto Innovation的分析工具（如与Firefly相关的功能）以及新思科技/西门子（Siemens）的良率工具**等平台将机器学习应用于庞大的晶圆厂数据集，以识别良率损失因素、预测良率并指导纠正措施。**AI辅助的工艺设计套件（PDK）与工艺表征**加速了器件模型和设计规则的提取。由于良率学习是节点量产爬坡的经济核心（见文件15），ML驱动的良率分析直接影响盈利能力和上市时间。

---

6. 生成式AI用于材料与工艺发现

一个新兴前沿是利用**生成式和预测式AI进行材料发现**——利用ML模型（包括基于材料数据库和第一性原理仿真训练的模型）**预测**具有所需特性的介质、阻挡层金属、光刻胶、前驱体和研磨液的**新配方**，在开展昂贵的实验之前缩小庞大的搜索空间。这有望加快各节点日益依赖的新材料（新型EUV光刻胶、新型互连金属、铁电材料、二维沟道材料）的开发。尽管仍处于早期阶段，AI驱动的材料和工艺发现可能显著压缩制约路线图的开发周期。

---

7. AI用于设备设计

机器学习也正被应用于**设备本身的设计**：腔室几何结构的**拓扑优化**、让工程师能以远快于完整仿真的速度探索气流和等离子体设计的**计算流体力学（CFD）代理模型**，以及ML辅助的设备子系统优化。这缩短了新设备的开发周期，并有助于从设计阶段就优化工艺均匀性和性能。

---

8. 主要公司

公司	AI/ML重点
科磊（KLA）	AI缺陷分类、良率管理、检测分析
应用材料（Applied Materials）	AI增强检测（ExtractAI）、AI辅助电子束缺陷复检（SEMVision H20）、工艺控制、AIx计划
泛林集团（Lam Research）	设备智能（Equipment Intelligence）服务（预测性/自动化维护、机群匹配）；Dextro维护协作机器人
阿斯麦（ASML）	与Mistral AI建立战略合作（ASML领投其约13亿欧元C轮融资，2025年9月），将AI应用于产品和运营
PDF Solutions	Exensio良率分析；晶圆厂数据整合
Onto Innovation	量测分析与检测AI
新思科技 / 西门子EDA	计算光刻、AI驱动的设计与良率、晶圆厂分析
英伟达（NVIDIA）	cuLitho（GPU加速计算光刻）；Omniverse晶圆厂数字孪生；面向晶圆厂的AI算力（如2025年10月宣布的三星和SK集团“AI工厂”）
晶圆厂自身（台积电、英特尔、三星）	在APC、良率和预测性维护方面广泛的内部ML应用

---

9. 路线图：迈向自主晶圆厂

AI在制造中的发展轨迹指向越来越高的自主性：

- **AI原生的量测与检测**——ML成为量测执行、预测和解读方式的核心（见文件08）。
- **闭环、自优化的工艺**——控制系统不仅将工艺保持在目标值上，还持续对其进行**优化**，在习得的约束范围内自主调整配方以提升良率和性能。
- **自主（“熄灯”）晶圆厂**——长期愿景是晶圆厂在极少人工干预下运行，由AI在数千台设备之间统筹排程、工艺控制、维护和良率管理。
- **生成式AI加速的开发**——压缩新工艺、新材料和新设备的开发周期。

有几点保留意见对这一愿景形成制约。ML模型需要海量、高质量、标注良好的数据，而这类数据生成成本高昂且往往属于专有数据。模型必须足够**可解释、可信赖**，工程师才会据此采取行动——在这种环境中，一个错误的决定就可能报废价值数百万美元的晶圆。而最具价值的应用依赖于跨众多设备和供应商的数据整合，这带来了数据所有权和标准化方面的挑战。尽管存在这些保留意见，AI和ML在半导体制造中已从实验决定性地转变为必需——它是管理原子尺度、大批量生产中原本无法驾驭的复杂性所不可或缺的一层，也是行业自身的产品与其制造方法日益递归交织的领域。

延伸分析：案例研究、方法与挑战

A. 数据基础

晶圆厂中的每一项ML应用都建立在数据之上，而晶圆厂是可以想象的数据最丰富的环境之一：每台设备每秒产生数千条传感器轨迹（温度、压力、射频功率、气体流量、电机电流、光学信号），每片晶圆在上千道工艺步骤中积累历史记录，外加量测、检测和最终测试结果。一座先进晶圆厂每年可产生**数PB的数据**。挑战与其说是数据不足，不如说是难以对数据进行**整合、情境化和标注**——将一次最终测试失效沿工艺历史追溯到相应的设备、步骤和偏移事件。这一“晶圆厂数据整合”问题是所有ML应用的基础，**PDF Solutions的Exensio**等平台和晶圆厂内部的数据基础设施正是为解决这一问题而存在。数据的质量与整合程度，往往比算法的复杂程度更能决定一项ML应用的成败。

B. 各应用的具体方法

应用	典型ML方法
虚拟量测	回归（梯度提升、神经网络），将传感器数据映射为量测结果
批次间控制	贝叶斯及ML增强控制器、指数加权模型
故障检测（FDC）	多变量异常检测（PCA、自编码器、单类SVM）
缺陷分类	CNN、视觉Transformer；针对罕见类别的小样本和自监督学习
缺陷图像生成	用于合成缺陷增强的GAN、扩散模型
计算光刻	用于仿真的CNN/物理信息代理模型；GPU加速的ILT
预测性维护	基于传感器时间序列的生存模型、循环/时序网络
良率根因分析	决策树、共性分析、基于晶圆厂数据的因果推断
材料发现	ML原子间势函数、生成式模型、贝叶斯优化

C. 案例研究——AI缺陷分类

举一个具体例子。一台明场检测设备扫描一片晶圆，标记出50,000个“事件”。过去，工程师需要人工复查样本，将真正致命的良率缺陷与无害的“干扰”（工艺波动、前层残留特征）区分开来。有了训练好的CNN/ViT分类器，设备会自动将事件按缺陷类型和置信度分类，筛选出数百个“关注缺陷”，同时过

滤掉数万个干扰事件——将原本需要数小时的工程师工作压缩到几分钟，并大幅加速良率学习循环（见文件15）。由于部分关键缺陷类型较为罕见，**合成增强**（利用生成式模型生成逼真的缺陷图像）使分类器能够在原本很少见到的类别上得到训练。科磊和应用材料已将这些能力产品化，它们是晶圆厂中投资回报率最高的ML应用之一，因为它们直接缩短了节点量产爬坡周期。

D. 案例研究——cuLitho与计算光刻加速

制备一套先进掩模——在数十亿个多边形上运行OPC和逆向光刻——的计算成本已增长到需要庞大的CPU集群运行数周。**英伟达cuLitho**（与台积电、阿斯麦和新思科技合作）将这些工作负载重构为大规模并行的GPU计算，报告的加速达到一个数量级以上；到2024–2025年，它已从发布阶段进入台积电的生产使用，并被三星采用。这既降低了掩模制备的时间和成本，又使以往不切实际、计算需求更大的复杂技术（高数值孔径EUV日益需要的全曲线ILT）成为可能。这也是行业与AI之间递归关系最清晰的例证：利用计算光刻制造的GPU，被用来加速制造下一代GPU的计算光刻。

E. 挑战与局限

尽管势头强劲，制造领域的AI仍面临实际约束。**可解释性**至关重要：工程师不会仅凭一个无法解释的建议就让模型报废或放行价值数百万美元的晶圆，因此可信赖、可解释的模型必不可少。**分布漂移**普遍存在：工艺会漂移、设备会维护、配方会变更，基于昨天工艺训练的模型可能会对今天的工艺产生误导——这要求持续地重新训练和监控。**数据孤岛和数据所有权**阻碍了最具价值的应用所需的跨设备、跨供应商整合，因为OEM、晶圆厂和材料供应商各自掌握部分信息，并将其作为专有资产严加保护。而**错误成本**如此之高，以至于ML最容易在辅助和加速角色中被采用（加快工程师已经在做的事情），而非在关键步骤中实现完全自主控制。

F. 发展轨迹

现实的发展轨迹是渐进但不可阻挡的：随着信任的积累，ML在越来越多的应用中从辅助决策走向闭环控制；虚拟量测和AI检测成为标准配置；预测性维护和数字孪生日趋成熟；生成式AI加速材料和工艺开发。**自主、自优化晶圆厂**的长期愿景——在极少人工干预下统筹排程、控制、维护和良率——是一个前进方向而非近期目的地，但晶圆厂每年都在可衡量地变得更加数据驱动、更加自主。在一个其产品驱动着AI革命的行业中，AI正变得对制造这些产品不可或缺，这是恰如其分的——随着芯片及其制造方法都变得更加强大，这种递归只会不断加深。

进一步分析：递归循环与自主晶圆厂的前景

A. 不断加深的递归

AI与半导体制造之间的关系具有独特的**递归性**，而且这种递归正在不断加深。AI应用（大语言模型、计算机视觉、推荐系统）推动了对先进芯片（GPU、加速器、HBM）的需求；这些芯片利用AI制造（缺陷分类、虚拟量测、计算光刻、预测性维护、良率分析）；而制造它们的AI又运行在其帮助生产的芯片之上。这一循环每转一圈都会收得更紧：更强的AI带来更好的制造，从而产出更强的芯片，进而支撑更强的AI。最清晰的例子是计算光刻——英伟达的cuLitho利用GPU加速制造GPU的掩模合成——但这种递归贯穿始终：捕捉缺陷的检测AI、加速量产爬坡的良率AI、维持工艺稳定的控制AI，全都运行在先进芯片之上，也都在帮助生产先进芯片。这种递归不只是一种奇特现象，而是真正的加速器，因为AI能力的提升会传导至制造能力并再反馈回来，它也使AI产业与半导体产业的命运愈发紧密地联系在一起。随着AI能力的增强，其在制造中的作用将不断加深；而随着制造越来越由AI驱动，它将产出让AI更加强大的芯片——这是位于科技经济核心的一个良性循环（对竞争对手而言则是一个强大的循环）。

B. 通往自主晶圆厂之路

自主“熄灯”晶圆厂的长期愿景——在极少人工干预下运行，由AI在数千台设备之间统筹排程、工艺控制、维护和良率——是一个前进方向而非近期目的地，但其轨迹是清晰的，并且每年都在靠近。这条路径通过对各项独立功能的逐步自动化来实现：随着信任的积累，**工艺控制**从辅助决策走向闭环；**量测**日益虚拟化（由传感器数据预测）；**检测**变为AI原生；**维护**变为预测性；**排程与派工**实现AI优化；**良率管理**日益自动化。终点是一座由AI负责日常统筹和优化的晶圆厂，人类则负责监督、处理异常、做出战略决策并开发新工艺。障碍是真实存在的——在错误代价极高的环境中需要可解释、可信赖的模型；跨设备和供应商整合数据的困难；模型必须适应持续工艺漂移的挑战；以及一座数十亿美元的工厂理应保持的审慎。但方向是确定无疑的，最有效部署AI的晶圆厂——压缩良率学习曲线、最大化设备稼动率、将工艺保持在越来越窄的窗口内——将获得真正的竞争优势，这推动了对晶圆厂AI的持续投资。自主晶圆厂将逐项功能地渐进到来，而非一蹴而就，但它终将到来。

C. 制造AI的战略意义

制造AI的战略意义重大且与日俱增。最有效部署AI的晶圆厂和设备制造商将在**良率**（更快的学习曲线、更高的成熟良率——节点量产爬坡的经济核心）、**成本**（更好的设备利用率、更少的废片、优化的维护）和**上市时间**（更快的工艺开发与量产爬坡）方面获得优势。由于良率和爬坡速度是决定性的竞争武器（见文件15、文件19），制造AI正成为真正的竞争优势来源，而非边缘性的效率手段。这有利于拥有最多数据的参与者（最大的晶圆厂和装机量最大的设备制造商——科磊的工艺控制数据资产就是典型例子）、拥有最佳ML能力以及最有效数据整合的参与者。它同样有利于提供AI能力的设备和软件厂商（科磊、应用材料、PDF Solutions、新思科技、西门子EDA、英伟达），使制造AI成为它们的增长和差异化机会。随着制造复杂度的上升（更多步骤、更严格的公差、三维器件、新材料）和数据量的爆炸式增长，AI正从

有用的工具转变为管理原本无法驾驭的复杂性所不可或缺的必需品——而参与者制造AI的成效，正日益成为其竞争地位的重要决定因素。在一个其产品驱动着AI革命的行业中，AI革命反过来也在重塑这些产品的制造方式——并且日益将领先者与追随者区分开来。

🆕 2025–2026年更新：最新进展（截至2026年11月）

A. AI如今既是需求引擎，也是工厂工具

上文所述的递归循环成为2025–2026年设备周期的决定性特征。在需求端，AI数据中心建设（GPU/ASIC、高带宽内存（HBM）、先进封装）推动国际半导体产业协会（SEMI）在2026年7月的年中预测中将2026年设备销售额上调至创纪录的**1,659亿美元**（同比增长23.2%），其中晶圆厂设备（WFE）为**1,439亿美元**；泛林集团等OEM初步预计2027年WFE将超过2,000亿美元。在制造端，AI正从试点项目走向晶圆厂级基础设施，芯片制造商专门采购GPU集群来运营自己的工厂。

B. 为芯片工厂打造的“AI工厂”

项目	公布内容	状态/保留意见
三星 × 英伟达“AI超级工厂”（2025年10月，APEC期间）	在半导体、移动和机器人业务中部署超过50,000颗英伟达GPU；基于Omniverse的**晶圆厂数字孪生**；将cuLitho/CUDA-X引入OPC	三星报告计算光刻速度最高提升约20倍（公司数据）；计划推广至包括得克萨斯州泰勒工厂在内的全球厂区
SK集团 × 英伟达AI工厂（2025年10月）	超过50,000颗GPU，第一阶段目标于2027年末完成；初期部署超过2,000颗RTX PRO 6000 Blackwell GPU，用于SK海力士（SK hynix）晶圆厂数字孪生和内部AI智能体	与SK海力士“2030自主工厂”计划相关联；据报道部署于清州晶圆厂
台积电 × 英伟达cuLitho	GPU加速的OPC/ILT自2024年起投入生产	支持高数值孔径EUV所需的曲线掩模（见文件03）
阿斯麦 × Mistral AI（2025年9月）	阿斯麦领投Mistral约13亿欧元的C轮融资，并建立战略合作，将AI模型应用于其产品、研发和运营	对光刻机性能的提升尚未公开量化

这些项目表明，行业正从孤立的ML模型（这里一个缺陷分类器，那里一个虚拟量测模型）转向**一体化平台**：全厂级数字孪生、决策优化引擎，以及与传统制造执行系统和自动化软件相连接的AI智能体。

C. 设备制造商将AI服务产品化

- **泛林集团**扩大了其**设备智能（Equipment Intelligence）**服务（预测性和自动化维护、机群匹配）以及用于设备维护的**Dextro**协作机器人的规模；据财报电话会议纪要，Dextro已支持六种泛林设备类型，最初在NAND领域验证的方案正扩展至DRAM，一家领先的晶圆代工/逻辑客户已同意在关键沉积应用中部署设备智能服务。泛林集团CEO表示，其战略重点是在设备上增加更多传感器，使AI能够更早发现问题（据报道，2026年5月）。

- **应用材料**将电子束缺陷复检与AI图像识别相结合（SEMVision H20，2025年2月），并配合其ExtractAI/AIx数据分析方法。
- **科磊**仍是AI驱动检测和良率分析领域的领导者；该公司预计2026年先进封装工艺控制收入约为**11亿美元（同比增长70%，据报道）**，在这一领域，对凸点、混合键合和芯片级缺陷的AI分类至关重要。
- **东京电子（Tokyo Electron）与泰瑞达（Teradyne）**（2026年6月）宣布合作开发面向AI/数据中心器件的集成测试单元，将数据驱动的优化延伸至工艺与测试的边界（见文件25）。

D. 自主晶圆厂议程走向主流

SEMICON Taiwan 2026（9月2–4日，台北）首次设立**智慧工厂专区（Smart Fab Zone）**，聚焦AI、自主决策、数字孪生、自动物料搬运系统以及协作/人形机器人，SEMI将这一转变描述为“从规模优势转向智能优势”。2026年的行业会议议程越来越多地涉及将**智能体AI和大语言模型**用于晶圆厂运营（配方辅助、故障排查、报告生成）。本文中的核心保留意见依然适用：可解释性、跨供应商数据整合、模型漂移以及错误成本，使大多数应用在关键步骤上仍停留在辅助决策或人工监督层面。

E. AI本身也成为约束来源

AI需求也在给AI本应优化的物理系统带来压力：泛林集团指出洁净室和零部件短缺（2026年10月），据报道常规刻蚀和沉积设备的交期已延长至约12个月，台湾半导体产业用电量在2026年屡创新高（见文件21）。因此，在供应受限的市场中，能够提升设备稼动率、腔室匹配和能效的晶圆厂AI具有直接的产能价值。

值得关注（2026年末–2027年）

- 三星和SK海力士晶圆厂数字孪生项目的实测成果（良率、爬坡时间、稼动率），而非仅仅是公告。
- OEM能否通过设备AI获得经常性软件/服务收入，以及晶圆厂如何处理数据所有权和跨供应商数据共享问题。
- 随着高数值孔径EUV走向大批量应用（英特尔14A；三星和台积电稍后），GPU加速计算光刻和曲线掩模的采用情况。
- 智能体AI首次可信地用于关键工艺步骤闭环控制的部署，以及先进AI芯片出口管制对中国晶圆厂AI部署的影响。

文件 23 · FILE 23

半导体制造中的前沿研究课题与新兴技术

> **核心学习目标。** 本文件是本数据库中最深入的两个部分之一，系统梳理将定义2030年代半导体制造的前沿研究——互补场效应晶体管（CFET）、二维材料沟道、碳纳米管、背面供电、先进极紫外（EUV）光刻、定向自组装、量子器件制造、铁电材料、自旋电子学、硅光子学以及神经形态计算。每一节均涵盖其物理原理、注明具体机构与发表渠道的研究成果，以及详细的设备与工艺影响。

研究前沿之所以重要，是因为正如文件15所述，量产路线图是通过一条"管线"来执行的：它把一个十年的探索性研究转化为下一个十年的大批量制造。今天在IEDM、VLSI研讨会、SPIE以及《自然》《科学》系列期刊上展示的概念，就是未来若干年的工艺节点与器件。本文件即是对这一前沿的全景描绘。

📊 图示概览

原创示意图；Mermaid图表可在GitHub上原生渲染。

CFET——将nMOS堆叠在pMOS之上的两种方式



二维沟道材料——单层远薄于硅纳米片


下图示意：硅纳米片沟道体厚度为4–7 nm，而MoS_2单层仅约0.65 nm，因此可在短沟道效应出现之前实现更短的栅长；主要障碍为接触电阻（费米能级钉扎）、缺陷以及300mm均匀性。

```
Silicon nanosheet body : ████ 4-7 nm
MoS2 monolayer body    : | ~0.65 nm   → shorter gate length before short-channel effects
Key blockers: contact resistance (Fermi-level pinning), defects, 300mm uniformity
```

从研究到量产的管线（每个概念约5–10年）



前沿全景图——正在研究什么



第1节：CFET（互补场效应晶体管）——深度研究综述

互补场效应晶体管（CFET）在文件15中被介绍为继全环绕栅极（GAA）纳米片之后的下一次架构转换，目前正由比利时微电子研究中心imec（下文称IMEC）、英特尔（Intel）、台积电（TSMC）、三星（Samsung）以及学术界开展密集研究。本节深入介绍其工艺流程与研究成果。

1.1 单片式与顺序式CFET——根本性的选择

CFET将nMOS与pMOS晶体管垂直堆叠在同一单元占位面积内，与并排排布的GAA相比，标准单元面积大约减半。构建CFET有两种根本不同的方式，这一选择决定了下游的每一个工艺决策。

单片式CFET（Monolithic CFET） 在一片晶圆上通过单一连续的工艺流程同时构建上下两层。先生长一个高叠层超晶格——例如 **SiGe/Si/SiGe/Si**，下层的层对用于一种器件类型、上层的层对用于另一种——然后统一进行图形化和加工。单片式方案的优雅之处（单一晶圆，最终密度最高）被一个严苛约束所抵消：顶层所需的每一个高温步骤（源/漏外延、掺杂激活退火）都必须与**已经形成的底层器件**相兼容，这大幅限制了热预算，使低温工艺与激光退火成为必需。

顺序式CFET（Sequential CFET） 先在一片晶圆上完整加工底层器件，然后**在其上键合第二片晶圆**，将其减薄，再加工顶层器件。其决定性优势在于**热预算自由**——每一层在键合前即已完成，因此各层都可使用完整的热预算并独立优化（甚至可为n型和p型器件采用不同的沟道材料）。代价是需要**极其精确的晶圆对晶圆键合对准**，以及形成连接上下层的**层间通孔（ITV）**。

1.2 单片式CFET工艺步骤详解

一个具有代表性的单片式CFET流程如下：

1. **超晶格外延：** 生长SiGe/Si/SiGe/Si叠层，牺牲层SiGe中的锗浓度选在约 **25–35%**（足以实现选择性刻蚀，又低到可避免缺陷），每层厚度约 **6–8nm**，要求在高叠层中实现陡峭界面与低缺陷密度。
2. **双鳍/叠层图形化**，将超晶格刻成器件形状。
3. **为上下两层形成内侧墙** ——内侧墙工艺（SiGe横向回刻 + 低k ALD填充，见文件15）现在必须对**底层和顶层**器件各执行一次，使GAA中最难的模块复杂度大致翻倍。
4. **选择性沟道释放** ——去除牺牲SiGe以释放沟道，双层结构使选择性挑战进一步加剧。
5. **先沉积底层栅极，再进行顶层前道（FEOL）工艺** ——底层晶体管的栅金属必须先形成，并在顶层加工期间受到**保护**。
6. **上下栅之间的自对准栅隔离介质** ——由于nMOS与pMOS需要不同的功函数却又垂直相邻，必须用自对准介质将两个栅极隔开。
7. **顶层源/漏外延**，须在受限热预算下进行，以免损伤已形成的底层栅极。

1.3 顺序式CFET工艺步骤详解

一个具有代表性的顺序式流程：将**晶圆1（例如nMOS底层）** 完成前道（FEOL）、中道（MOL）及部分后道（BEOL）工艺；以亚100nm（目标<20nm）的套刻精度将**晶圆2面对面键合**到晶圆1上；**减薄晶圆2**以暴露其器件层；在减薄后的晶圆2上加工**顶层（pMOS）** 纳米片；并形成连接上下两层源/漏和栅极的**层间通孔**。热预算自由使每一层可以独立优化——例如底层为硅nMOS，顶层为SiGe甚至二维材料pMOS。

1.4 关键研究成果

CFET的研究记录丰富而具体：

- **IMEC，IEDM 2022：** 首次实现**单片式CFET集成**，接触多晶硅栅间距（CPP）为 **48nm**，将NMOS硅纳米片堆叠在PMOS SiGe纳米片之上，采用TiN基内侧墙和功函数金属栅调节——具有里程碑意义的概念验证。
- **IMEC，IEDM 2023：** 带有**标准单元演示**的CFET，展示了相对GAA纳米片约 **50%的单元面积缩减**，这正是该架构的动机所在。
- **英特尔，IEDM 2021：** 提出**顺序式CFET**概念并给出**层间通孔（ITV）** 电阻测量结果，确立了键合方案的可行性。

- **台积电，VLSI 2023：** 给出向 **CPP ≈ 30nm** 演进的CFET微缩轨迹，并与BEOL金属化进行协同仿真。
- **三星，IEDM 2022：** MBCFET向CFET的演进，并讨论了作为中间步骤的**叉片（forksheet）**。
- **台积电与IMEC，IEDM 2025：** 台积电报告了其所称的首批可工作的CFET电路——一个101级单片式CFET环形振荡器和一个极小的6T SRAM位单元；IMEC则展示了混合晶向的单片式CFET。在 **VLSI 2026** 上，英特尔展示了与PowerVia及直接背面接触相结合的CFET反相器（详见下文"2025–2026更新"一节）。

1.5 作为中间步骤的叉片

在GAA纳米片与完整CFET之间是**叉片（forksheet）**，主要由**IMEC**开展研究。在叉片结构中，nMOS与pMOS并不堆叠，而是由二者之间构建的一道**介质墙**隔开，从而可缩小n-p间距，并在墙的两侧独立进行栅极图形化。相对于GAA纳米片，它可带来约 **20%的密度提升**——低于CFET的约50%，但工艺复杂度显著更低——曾被认为提供了一个可能的 **2026–2028年导入窗口**，作为完整CFET成熟之前的过渡技术。截至2026年，尚无晶圆代工厂将叉片投入量产；IMEC较新的路线图则将一种"外墙式（outer-wall）"叉片变体定位于A10世代前后，即本十年末、CFET之前。

1.6 CFET对设备的影响

CFET以具体而严苛的方式对设备组合施加压力：

- 用于堆叠纳米片之间栅极填充的、**开口小于3nm的ALD间隙填充**。
- 针对双材料沟道释放、**对Si选择比>100:1的SiGe选择性刻蚀**。
- **低温（<400°C）高k介质**，且界面质量优异（**Dit < ~5×10^{10} $cm^{-2}eV^{-1}$**），以保护已形成的器件层。
- 深宽比高于20:1、关键尺寸（CD）小于20nm的**层间通孔刻蚀**。
- 顺序式CFET所需的**晶圆对晶圆键合套刻精度低于约15nm（3σ）**——超出当前量产键合能力。
- 能填充亚3nm间隙的**无铜栅金属（Ru、Mo）**。

因此，CFET代表着先进晶体管工艺与先进封装中的晶圆键合及三维集成技术的融合——这是最清晰的信号：微缩的未来在于垂直、三维的器件集成，而非持续的平面缩小。

第2节：二维材料与TMD晶体管

如果说CFET是下一代架构，那么二**维沟道材料**则是下一代沟道的首要候选——当即便是超薄的硅纳米片也耗尽静电控制余量时，这种材料可能最终取代硅。

2.1 物理背景

过渡金属二硫族化合物（TMD） 的化学式为 MX_2，其中M为过渡金属（Mo、W、Ti、Nb），X为硫族元素（S、Se、Te）。它们形成由微弱的**范德华**力结合在一起的六方晶格层状结构，因此可以减薄至单个分子层。关键在于，块体TMD为间接带隙，而**单层则实现直接带隙**，且单层厚度极薄。

关键材料及其特性：

- **MoS_2** ——nMOS候选材料，单层带隙约1.8eV。
- **WS_2** ——nMOS候选材料，约2.0eV。
- **WSe_2** ——pMOS/双极性候选材料，约1.7eV。
- **$MoSe_2$、$MoTe_2$** ——$MoTe_2$（约1.1eV）为pMOS候选材料。
- **hBN（六方氮化硼）** ——一种绝缘性二维材料，可用作栅介质或原子级洁净的衬底。

决定性优势在于**沟道体厚度**：MoS_2单层厚约 **0.65nm**，而硅纳米片为4–7nm。更薄的沟道体意味着栅极可以在短沟道效应占主导之前控制更短的沟道，理论上可实现低于约3nm的栅长——远短于硅所能达到的水平。

2.2 沉积方法与成熟度

二维材料的核心挑战并不在于器件物理（物理特性是有利的），而在于**制造**——生长晶圆级、低缺陷、均匀的薄膜。按可制造性由低到高，主要方法如下：

- **CVD硫化：** 金属前驱体（MoO_3或$MoCl_5$）与硫蒸气反应。可得到尚可的晶体，但**晶粒尺寸约10–100nm、缺陷密度高（10^{12}–10^{13} cm^{-2}）**，且晶粒取向不均——适合研究，不适合制造。
- **MOCVD：** 金属有机前驱体（如$Mo(CO)_6$或钼-环戊二烯基化合物配合H_2S）可在大面积上获得更好的均匀性。**Aixtron和维易科（Veeco）** 正在开发用于TMD的MOCVD反应腔，**IMEC于2023年演示了300mm MOCVD MoS_2**——这是关键的可制造性里程碑——但晶粒尺寸仍是限制因素。
- **ALD：**（如$MoCl_5$ + H_2S）可实现真正的逐层厚度控制，但结晶度较低，需要在约500°C以上进行沉积后退火以实现结晶。
- **MBE：** 可获得最佳的单晶质量，但只能在小尺寸（约2英寸）晶圆上进行——无法在300mm上量产。

晶圆级均匀性是症结所在：IMEC的300mm演示显示方块电阻均匀性优于约10%，但该材料目前只达到**薄膜晶体管级质量，而非逻辑级质量**——晶界、缺陷和波动性仍远高于高性能逻辑的要求。

2.3 关键器件成果

TMD研究记录中包含若干里程碑式成果：

- **MIT，2016年（Nature）：** 采用**1nm碳纳米管栅极**的MoS_2晶体管，在**1nm栅长**下实现**65 mV/decade**的亚阈值摆幅——展示了MoS_2的极限微缩潜力。

- **台积电，2021年（Nature Electronics）：** 单元面积约 **0.1 μm²** 的MoS_2 **CMOS反相器**，噪声容限>40%，证明了二维沟道的CMOS兼容性。
- **IMEC，2023年（IEDM）：** 采用MOCVD在硅上制备的**300mm MoS_2 NMOS**晶体管，**栅长30nm、Ion > 100 μA/μm**——首个与制造兼容的演示。
- **斯坦福大学，2022年：** 采用半金属**Bi_2O_3相关接触**的WS_2 pFET，接触电阻低于约1 kΩ·μm——TMD pFET的纪录。
- **北京大学，2021年：** 以MoS_2边缘作为栅极、**有效栅长0.4nm**的MoS_2 FET——亚纳米沟道控制的概念验证。

2.4 接触电阻问题

TMD晶体管面临的最大单一障碍是**接触电阻**，其根源在于金属/TMD界面处的**费米能级钉扎**：无论金属的功函数如何，金属都会把半导体的费米能级钉扎在禁带中部附近，即使对低功函数金属也会形成肖特基势垒。大多数金属与TMD的接触电阻为 **1–100 kΩ·μm**，而有竞争力的逻辑器件目标是低于约100 Ω·μm。

正在研究的解决方案：

- **半金属接触** ——In、Sn、Bi、Sb，其近零带隙可抑制肖特基势垒。**MIT 2021年的成果（Nature）**采用**铋（Bi）接触**，在MoS_2上实现约 **123 Ω·μm**，这一突破已接近有竞争力的目标。
- **相工程** ——在接触区将MoS_2由半导体性的**2H相**局部转变为金属性的**1T相**（通过正丁基锂或电子束处理），接触电阻可低于约300 Ω·μm。问题在于：1T相是**亚稳态**的，在约100°C以上会回复到2H相，与标准CMOS热处理不兼容。
- **石墨烯接触** ——提供洁净的范德华界面。

2.5 TMD上的介质集成

第二大挑战是在TMD上沉积高质量的**栅介质**。TMD表面**原子级平整、化学惰性且没有悬挂键**，这对载流子输运极为有利，但对ALD成核却极为不利——常规高k ALD在原始表面上成核不良，而且不存在自然氧化层。解决方案包括**有机籽晶层**（如先沉积PTCDA籽晶层再ALD沉积Al_2O_3）、**臭氧预处理**、延长成核的低温ALD，以及**AlOx籽晶化**。最佳结果实现了**MoS_2上的HfO_2、等效氧化层厚度（EOT）低于1nm**，界面陷阱密度约10^{11} $cm^{-2}eV^{-1}$。**以hBN作栅介质**可提供近乎理想、晶格匹配的界面（在Pt箔上CVD生长并转移的hBN，亚阈值摆幅接近62 mV/dec），但尚无法大规模制造。

2.6 迈向集成的路线图

IRDS"超越CMOS"展望将TMD FET定位为：**当前处于早期研究，约2028年进入技术开发，首次大批量制造不早于约2031年**（最乐观情形）。最可能的集成路径**并非**全TMD逻辑，而是**选择性使用**——例如**在顺序式CFET中以WSe_2作为顶层pMOS**，而底层nMOS仍为硅纳米片——利用顺序键合的热预算自由，在不影响硅层的前提下加入一层二维器件。关键未解难题仍是**晶粒尺寸与均匀性、接触电阻、介质界面质量、300mm MOCVD工艺，以及互补n/p性能的平衡**——这是一份艰巨的清单，但IMEC、台积电、学

术界以及开发沉积设备的设备厂商（Aixtron、维易科、ASM国际（ASM International）、应用材料（Applied Materials））正在系统性地攻克。最新成果喜忧参半：IMEC在VLSI 2026上展示了一条以EUV图形化、在300mm上实现50nm间距二维n型与p型MOS的集成路线；但IMEC在2026年7月发表的一篇基准对比论文发现，除非对接触和寄生参数进行协同优化，否则在A2世代二维沟道CFET相对硅CFET并无接触多晶硅栅间距（CPP）优势（详见"2025–2026更新"一节）。

第3节：碳纳米管场效应晶体管（CNFET）

碳纳米管具备已知材料中最诱人的本征晶体管特性之一，却也是最难制造的材料之一——这种令人心动又令人沮丧的组合，使其在潜力被认识数十年后仍停留在研究前沿。

3.1 CNT物理

单壁碳纳米管（SWCNT） 是一片卷成无缝管状的石墨烯，直径为 **0.5–2nm**。石墨烯片的卷曲方式——由手性指数 **(n,m)** 描述——决定了纳米管是**半导体性还是金属性**：随机生长的CNT中约三**分之一为金属性**，三分之二为半导体性。作为晶体管沟道，半导体性CNT可提供近乎理想的一**维弹道输运**，本征载流子迁移率超过 **100,000 $cm^2/V·s$**，室温下平均自由程超过1μm——远优于硅。原则上，其单位宽度的跨导与驱动电流可大幅超越硅。

两大决定性挑战直接源自其物理特性：**金属性CNT会在晶体管中造成短路**（要求半导体性纯度高于**99.99%**），并且纳米管必须以高密度**平行于电流方向排列**，才能提供有竞争力的驱动电流。

3.2 分离与分选

实现99.99%以上的半导体性纯度需要精密的分离技术：

- **凝胶分离**采用琼脂糖凝胶色谱，利用细微的密度差异；反复运行可达约99.9%的纯度。
- **聚合物包裹**采用共轭聚合物，如 **PFO（聚(9,9-二辛基芴-2,7-二基)）**，在甲苯分散液中选择性地包裹半导体性纳米管，纯度可达约 **99.99%** ——这是MIT首选的方法。
- **双水相萃取（ATPE）** 利用表面活性剂混合物的分配来选择半导体性纳米管，工艺可放大。
- **密度梯度超速离心（DGU）** 采用CsCl或碘克沙醇梯度，可实现亚纳米直径分辨率和>99.9%的纯度，但速度慢且成本高。

3.3 排列技术

有竞争力的驱动电流要求CNT以 **约100–200根/μm** 的密度平行于电流方向排列：

- **在取向衬底上的溶液法沉积**（Langmuir–Blodgett法、**浮动蒸发自组装，FESA**）可达约100根CNT/μm，局部有序性好，但长程有序性差。
- **在ST切石英上外延生长CNT**，纳米管沿石英晶体台阶边缘取向生长（取向度约95%，但密度仅约5根CNT/μm），随后转移到Si/SiO_2晶圆上。

- **介电泳（DEP）** 利用交流电场在溶液中排列纳米管，实现短程局部取向。
- **气溶胶/喷墨打印** CNT悬浮液（IBM）可在打印通道内实现局部取向。

3.4 关键器件成果

- **MIT，2019年（Nature）：** 里程碑式的 **RV16X-NANO**——一个**由约14,000个CNFET构建的16位RISC-V微处理器**，是迄今最复杂的CNT电路，功能完整，采用与制造兼容的流程制备。MIT的**"MIXED"方法学**将金属性CNT去除步骤（电击穿/RINSE工艺）与可容忍残留金属性纳米管的电路设计技术（DREAM）相结合，芯片使用99.99%纯度的半导体性CNT。MIT还通过将CNFET逻辑与RRAM存储器堆叠，演示了**三维集成**。
- **斯坦福大学，VLSI 2022：** CNFET**环形振荡器**，级延迟约2ps，性能外推显示fT潜力超过1THz。
- **IBM研究院：** **稀疏取向CNT FET**，Ion/Ioff > 10^6，采用**Pd接触**，接触电阻低于约30 Ω·μm。
- **北京大学，2023年：** **约100根CNT/μm的取向阵列** FET，**栅长10nm**，实现了迄今最高的CNT-FET驱动电流——约为MIT标准工艺的5倍。

3.5 集成挑战

尽管本征特性出色，CNFET仍面临严峻的制造障碍：

- **规模化密度：** 在紧凑栅间距下实现有竞争力的逻辑需要约200根CNT/μm，但晶圆级平均密度仍远低于最佳单器件结果。
- **排列均匀性：** 良好的局部取向已经实现，但**300mm尺度的均匀取向尚未解决**。
- **接触与掺杂：** **Pd** 对p型CNT效果良好（几乎无肖特基势垒），但可靠的**n型掺杂**（使用苄基紫精或稀土掺杂剂）及稳定的n型接触（Sc、Y）更难实现，使CMOS复杂化。
- **工艺兼容性：** CNFET制造必须与BEOL兼容（<400°C），但CNT会被HF、强等离子体以及标准光刻胶工艺损伤。
- **没有明确的路线图：** 尚无主要晶圆代工厂（台积电、三星、英特尔）承诺CNFET的大批量制造路线图；该技术被归类为**2030年以后的探索性研究**。其最可能的近期角色是作为堆叠在硅之上的**三维集成、BEOL兼容逻辑层**，利用CNT可低温加工的特性——但必须先解决密度与均匀性问题。

第4节：背面供电——详细研究版图

背面供电网络（BSPDN）在文件15中作为量产技术介绍过，它拥有深厚的研究文献，揭示了它如何在短短几年内从概念走向量产——采用PowerVia的英特尔18A已于2025–2026年进入大批量制造（Panther Lake），而采用超级电轨（Super Power Rail）的台积电A16正自2026年下半年起爬坡。

4.1 研究与发表版图

- **英特尔，IEDM 2021：** 首次公开披露 **PowerVia**，描述了测试载体架构，报告了供电网络（PDN）效率的大幅提升，背面通孔电阻目标为在约20nm直径下每个通孔低于约1Ω。
- **英特尔，Hot Chips 2023 / VLSI 2023：** 英特尔18A路径上 **PowerVia + RibbonFET协同集成**的成果，版图对比显示约 **20%的标准单元面积**收益，并因IR压降降低而带来实测性能提升，在Intel 4测试载体上得到验证（报告约6%的频率提升和约90%的PDN相关压降减少）。
- **台积电，VLSI 2023： 超级电轨（SPR）** 架构，对比了台积电的直接背面接触方案与英特尔的方案，并预测了A16的功耗/性能收益。
- **IMEC，IEDM 2022： BSPDN模块开发**，涵盖背面通孔隔离、背面PDN铜电阻，以及显示从背面供电后散热方式如何变化的**热仿真**。
- **CEA-Leti，约2023年：** 面向BSPDN的顺序集成工艺与键合对准成果，依托Leti在三维顺序集成方面的长期积累。

4.2 背面通孔技术（纳米TSV）

背面通孔是一种**纳米尺度的硅通孔（TSV）**，远小于传统TSV：

- **直径： 20–50nm**（传统TSV为5–20μm）。
- **形成：** 从晶圆背面刻蚀，穿过极薄（<5μm）的剩余硅（若为SOI还需穿过BOX层以及ILD层），着陆于源/漏或接触上，**深宽比超过40:1**，需要极高各向异性的等离子体刻蚀（类似Bosch工艺，但尺度小得多）。
- **填充：** 阻挡层ALD（如约2nm TaN）+ 籽晶层ALD（Ru或Cu）+ Cu电镀或Ru CVD填充——在20nm直径下的间隙填充极具挑战。
- **电阻：** 研究载体测得每个通孔约 **0.5Ω**，满足英特尔低于1Ω的目标。
- **对准：** 穿过减薄晶圆的**背面对正面对准**采用**红外（IR）对准**（硅对低于带隙能量的红外光透明），套刻目标低于约10nm（3σ）。

4.3 BSPDN的晶圆减薄

减薄是最关键也最精细的步骤：

- **目标厚度：** 剩余硅**低于5μm**（对最小的纳米TSV，部分方案低于2μm）。
- **工艺：** 机械背面研磨至约50–100μm → CMP至约10μm → 湿法刻蚀（TMAH或KOH）或等离子体刻蚀至<5μm → 最终CMP。
- **超薄状态下的挑战： 晶圆弯曲与翘曲**（来自FEOL/BEOL应力）、**搬运**（晶圆在全过程中必须键合在载片上）、在新的背面暴露出**硅体缺陷**（COP、微缺陷），以及后续工艺中的热机械应力。
- **临时键合/解键合：** 如 **ZoneBond（Brewer Science）** 及直接键合方案，所用粘合剂须耐受400°C及后续刻蚀化学品；**SUSS MicroTec和EV Group**提供键合/解键合设备，采用激光或热滑移解键合。

BSPDN是一个范例，说明单一架构理念如何催生一连串新的设备市场——背面刻蚀、背面ALD、超薄CMP、临时键合、红外对准——并把先进封装设备厂商深深拉入前道流程。

第5节：先进EUV——随机效应与下一代光刻胶研究

极紫外（EUV）光刻虽已进入大批量生产，但仍是一个前沿研究领域，因为其基本物理——EUV光子的离散性——带来的限制在每个节点都会加剧。

5.1 EUV中的随机效应

EUV随机效应问题的根源是**光子散粒噪声**。EUV光子能量很高（约92 eV），因此有效曝光剂量在单位面积内提供的光子数相对较少。在约20–30 mJ/cm²的典型剂量下，10nm²的面积只能接收到大约14–20个光子，如此小数量的**泊松统计**会产生很大的相对波动：$\sqrt{14} \approx 3.7$，即特征之间光子数约26%的差异。这种随机性直接转化为：

- **线边缘/线宽粗糙度（LER/LWR）：** 印刷线条的边缘随机游走；标准曝光下3σ LER约为2.5nm，而2nm节点需要低于约1.5nm——这是由光子统计决定的硬性限制。
- **随机缺陷：** 局部剂量随机不足或过量会造成**桥连**（两条线合并）或**断线**（线条不连续），在可接受剂量下密度约为0.01–0.1/cm²——而大批量制造需要低于约0.001/cm²。
- **剂量—LER—产能三角：** 提高剂量可降低LER和随机缺陷，但会降低扫描式光刻机速度（产能下降）。这一根本性权衡是EUV工艺优化的核心矛盾。

5.2 光刻胶研究

与随机效应的大部分较量发生在光刻胶上：

- **化学放大光刻胶（CAR）：** 现有主流。光致产酸剂（PAG）吸收EUV并产生酸，酸扩散并催化聚合物的脱保护反应。**酸扩散长度**是LER不可消除的贡献因素，而有机CAR相对较低的EUV吸收率限制了光子捕获。
- **金属氧化物光刻胶（MOR）：** **Inpria的锡氧化物基**光刻胶（Inpria于2021年被 **JSR** 收购）采用锡氧笼状前驱体；锡原子**直接吸收EUV**（吸收截面高），曝光后形成无机氧化物网络。MOR可实现低于约12nm间距的分辨率、LER约1.5nm——优于CAR——但代价是**灵敏度较低**（剂量较高），是高数值孔径极紫外（High-NA EUV）的首选候选。
- **分子光刻胶：** 无聚合物链扩散的小分子光刻胶，LER本征更低；IMEC、康奈尔大学和CEA-Leti在研究，但成熟度低。
- **增感CAR与PSCAR：** 在CAR中加入EUV增感分子以提高量子产率（IMEC，约2022–2023年），以及**光敏化学放大光刻胶（PSCAR）**——一种两步法，在EUV曝光后进行泛光UV曝光以放大产酸（JSR/东京应化（TOK））——二者都旨在不牺牲LER的前提下提高灵敏度。

5.3 EUV掩模与保护膜研究

- **高n吸收层：** 标准 **TaN** 吸收层（13.5nm下n≈0.96，k≈0.03）会造成三维掩模阴影效应。**高n/低厚度吸收层**（TaBN、Ni基、Co基、Ru基）可减轻这些效应；**IMEC**已演示高n吸收层掩模，可减少旁瓣伪影和成像不对称。
- **保护膜：** 多晶硅保护膜（厚约13nm）在EUV下透过率约88–90%，但在1000W以上的EUV功率下会劣化。**阿斯麦（ASML）与台积电正在开发碳纳米管（CNT）保护膜**，目标透过率>95%，并具有更高耐热性以适应更高功率的扫描式光刻机。
- **光化掩模检测：** 与EUV相关的掩模缺陷只能在13.5nm波长下（光化）看到。**蔡司（ZEISS）AIMS EUV**（位于ASML园区）提供光化检测，但产能有限（非HVM级）；台积电、三星和英特尔通过蔡司使用该能力，更快的下一代光化检测能力正在开发中，面向约2026年以后。**掩模基板缺陷密度**对>20nm的缺陷必须低于约0.003/cm^2，**Hoya和AGC**处于领先，基板在蔡司接受检测——这是一条供给受限的链条（全球仅三家基板供应商）。

5.4 High-NA EUV（0.55 NA）研究现状

- **机台：** 首批 **ASML EXE:5000** 系统交付给**英特尔（首台客户机台，2024年）** 以及位于费尔德霍芬的**ASML–IMEC联合High-NA实验室**（2024年）。随后推出量产级 **EXE:5200B**：据报道，英特尔于2026年初在其俄勒冈D1X晶圆厂完成了一台EXE:5200B的验收，IMEC也在其鲁汶洁净室中安装了一台EXE:5200，预计于2026年第四季度完成全面认证。
- **变形（anamorphic）光学：** 为控制0.55 NA下的掩模阴影，光学系统**在扫描方向采用8倍缩小、在狭缝方向采用4倍缩小**。掩模版仍以4倍放大制作，但可曝光**视场减半**至 **26mm × 16.5mm**——这意味着大芯片（如大型GPU计算阵列）必须由多次曝光**拼接**而成。
- **分辨率：** 在k1≈0.33时，最小间距约为λ/(2·NA) = 13.5/(2·0.55) ≈ 12.3nm，实际可实现约16nm半间距。
- **光刻胶与拼接挑战：** 光刻胶须在厚度低于约20nm（以控制掩模三维效应和吸收）的条件下分辨<16nm间距（需要金属氧化物光刻胶）；对于某一维度超过16.5mm的芯片，需要在视场边界实现拼接误差低于1nm的**图形拼接**——这是大芯片的真实设计约束。
- **IMEC的High-NA成果：** IMEC印制了**16nm间距图形（SPIE 2023）**，LER约2.8nm，并报告相对标准NA EUV，掩模三维效应显著降低。
- **英特尔14A的High-NA：** 英特尔最终让18A保留在标准（0.33 NA）EUV上，计划以其**14A**节点实现**首次大批量制造中的High-NA导入**，用于特定关键层，大多数层仍采用标准EUV；**3.8亿美元以上的机台成本**将早期采用限制在最先进晶圆厂的少数几层。根据ASML 2026年第三季度业绩电话会的评论，三星和台积电分别计划在2028年前后和2030年前后实现High-NA的大批量使用。

因此，先进EUV研究横跨物理（随机效应）、化学（光刻胶）、材料（吸收层、保护膜、基板）与光学（High-NA）——这是一个多学科交叉的前沿，整个产业的持续微缩都依赖于它。

第6节：定向自组装（DSA）——研究与制造现状

定向自组装利用某些聚合物在光刻模板引导下自发组织成规则纳米图形的天然倾向——提供了一条以潜在低成本实现低于光刻单独分辨极限的特征尺寸与间距的途径。

6.1 DSA基本原理

主力材料是**嵌段共聚物（BCP）**——由两种化学上互不相溶的嵌段首尾相连构成的聚合物链，例如 **PS-b-PMMA（聚苯乙烯-嵌段-聚甲基丙烯酸甲酯）**。当分子量超过临界值时，两个嵌段会自发**微相分离**（它们倾向于分离，却被束缚在一起），形成具有特征间距 $\mathbf{L_0}$（由嵌段长度决定）的规则纳米畴。

- **层状形貌：** 对称BCP形成半间距为$L_0/2$的交替层状结构。典型PS-b-PMMA的$L_0/2$约为10–15nm（即约20–30nm半间距）。**高χ（高Flory–Huggins相互作用参数）BCP**，如 **PS-b-PDMS** 或 **PS-b-PTMSS**，可获得更小的畴（$L_0/2$低于约8nm），具备亚10nm半间距的潜力。
- **图形外延（Graphoepitaxy）：** 由EUV或ArF浸没式光刻制作的形貌预图形（引导沟槽或柱）对BCP组装进行取向和定位。一大优点是**图形修正**——自组装会平滑引导图形的线边缘粗糙度并规整间距，使DSA结果比其光刻模板更干净。BCP畴相对引导图形的套刻须低于约$L_0/4$。
- **化学外延（Chemoepitaxy）：** 表面上的化学衬度图形（交替的化学刷条纹）在没有形貌的情况下引导BCP，对表面化学控制要求更严。IMEC和Albany NanoTech是主要的化学外延研究基地。

6.2 当前制造现状

- 三星拥有最先进的（有限）量产DSA，用于**DRAM接触孔缩小**（IEDM 2018报道）以及通过图形外延进行通孔图形化，并在研究将DSA用于铠侠（Kioxia）式3D NAND台阶接触。
- 台积电和英特尔的**先进逻辑**尚**未**在量产中使用DSA。
- **缺陷密度**是核心障碍：BCP组装会在有序畴中产生缺陷——**位错、向错和晶界**——密度约10–100/cm²，而逻辑要求低于约0.01/cm²。缩小这一差距是首要研究方向。
- **IMEC DSA项目**（与陶氏（Dow）、JSR、默克（Merck）和东京电子（TEL）联合开发）演示了在EUV引导图形上以PS-b-PDMS实现10nm间距图形，并在2019–2023年间将缺陷密度从约1000/cm²降至约10/cm²，目标是到约2026年降至约1/cm²以下（截至2026年末，该目标是否实现尚未公开确认）。
- **高χ BCP：** PS-b-PDMS（$\chi \approx 0.26$，而PS-b-PMMA的$\chi \approx 0.04$）可实现更小的L_0，东京电子正致力于将PS-b-PDMS集成到涂胶显影轨道设备中。

6.3 DSA设备

- **涂胶显影轨道设备**（东京电子Lithius、迪恩士（SCREEN）轨道设备）：依次执行BCP涂布、软烘、**自组装烘烤**（PS-b-PMMA通常为230–250°C）、固定畴结构的UV处理，以及**选择性去除一种嵌段**（如用乙酸或O_2等离子体去除PMMA）。
- **检测：** 能在DSA间距下检测亚5nm畴缺陷的SEM缺陷检测——需要电子束检测（HMI/ASML或科磊（KLA））。

- **套刻量测：** BCP对引导图形的套刻低于约5nm（3σ），在研究环境中使用ASML YieldStar等工具测量。

根据IRDS，DSA可能的角色是**在约2026–2028年导入特定层（接触、通孔、线切割）**——不过截至2026年末，尚无先进逻辑量产导入的公开确认——作为EUV的补充（在EUV引导图形上进行图形外延）而非替代，完全取决于缺陷密度挑战能否解决。

第7节：量子计算器件制造

量子计算已成为专用器件制造的一大驱动力，几种相互竞争的量子比特技术各自提出了独特而严苛的制造要求。尽管量子器件的产量远低于经典芯片，其制造却在材料纯度、精度和三维集成方面推动着前沿，并越来越多地借助半导体制造设备与技术诀窍。

7.1 超导量子比特（Transmon）

Transmon是目前主流的超导量子比特类型，被**IBM、谷歌（Google）、Rigetti和IQM**采用。其关键非线性元件是**约瑟夫森结（JJ）**——一种 **Al/AlOx/Al** 隧道结。

- **JJ制造：** 经典方法是**阴影（Dolan桥）蒸镀**——通过电子束图形化的光刻胶掩模以一定角度蒸镀铝，在受控的O_2分压和温度下原位氧化底电极，然后以不同角度蒸镀顶电极。结面积（约200nm × 200nm）决定约瑟夫森能E_J，进而决定量子比特频率。
- **工艺环境：** 专用的**低污染洁净室**，不含磁性污染物（无Cu、无Fe），表面粗糙度亚纳米级，颗粒控制严格，因为污染会劣化超导特性（Al能隙$\Delta \approx 170\ \mu eV$）。
- **衬底：** 高阻硅（>10 kΩ·cm）或蓝宝石，以降低微波损耗，并需关键的预清洗（HF去除自然氧化层、退火）。
- **介质损耗与TLS：** Si/SiO_2界面、衬底表面和Al_2O_3中的二**能级系统（TLS）** 是主要的退相干来源；降低TLS密度（通过氢退火、表面钝化）是IBM和谷歌的一大研究方向。
- **铌基量子比特：** **Nb**（Tc = 9.25K，而Al为1.2K）用于谐振器和传输线，通过PVD沉积并以Cl_2/F等离子体刻蚀图形化；其更大的能隙可抵御辐射诱发的准粒子。英特尔和IQM使用Nb。
- **三维集成：** IBM的"重六边形（heavy-hex）"拓扑及规模扩展需要**倒装芯片键合**（铟微凸点键合，使焊点能承受冷却至约4K及以下），将量子比特芯片连接到独立的读出芯片，凸点高度低于约5μm、对准精度低于约5μm，并需应对低温机械应力。
- **良率与频率定标：** 50量子比特芯片上JJ频率离散约1–5%（"频率拥挤"），需要通过磁通偏置线对各量子比特单独调谐，并在制造后对**JJ进行激光退火**（MIT，2020年）以微调结电阻并定标频率。

7.2 离子阱量子比特

- **制造：** 在硅或石英衬底上制作**表面电极离子阱**，金或铝电极采用标准光刻（约1μm特征）图形化。硅上的**DRIE刻蚀窗口**为激光束提供光学通道，并通过引线键合连接到低温PCB。

- **材料：** 低放气电极（超高真空下首选金）、电极下方的氧化铝介质、SiO_2层间介质，以及粗糙度低于约5nm的刻蚀硅表面（以减少激光散射）。
- **公司：** **IonQ（已于2025年收购Oxford Ionics）和Quantinuum（霍尼韦尔）**；离子阱芯片制造通常外包给**MEMS晶圆厂**（如专业代工厂、IMEC），而非先进逻辑晶圆厂。
- **光子集成：** 离子阱芯片越来越多地集成**光子器件**（Si_3N_4波导、光栅耦合器）以实现片上激光传输——MIT/林肯实验室开创了集成光子离子阱芯片。

7.3 硅自旋量子比特

- **量子比特：** **Si/SiGe或Si-MOS量子点**中的单电子自旋，具有长相干时间（在同位素纯化硅中T_2可达数秒）。
- **制造：** 使用**标准22nm/28nm级CMOS工艺**，栅间距极紧（30–50nm）；单电子控制需要亚阈值工作，并可在约4K下协同集成**低温CMOS控制电路**。
- **同位素纯化硅：** 天然硅含4.7%的 **Si-29**（核自旋非零）；使用 **99.99%的Si-28** 可消除核自旋浴，将T_2*从微秒级延长至>100μs。**信越化学（Shin-Etsu）和Wacker**为外延Si-28生长提供纯化硅烷。
- **英特尔的路径：** 利用现有**300mm CMOS晶圆厂**（改进的22nm FD-SOI工艺）制造自旋量子比特——以其"Tunnel Falls"研究芯片为代表——瞄准大规模量子比特阵列，与**QuTech（代尔夫特理工大学）** 合作。决定性优势在于借力成熟的CMOS制造；挑战在于量子比特均匀性要求亚纳米级的栅氧均匀性，超出当前CMOS良率目标，且每个量子比特都需单独调谐。

7.4 量子器件制造设备

- **电子束光刻：** 亚100nm JJ和量子点栅极的主要图形化工具（Raith、JEOL、Elionix系统，常以100kV获得最佳分辨率）——尚未达到代工规模。
- **PVD：** 在专用低污染腔室中沉积铝和铌（Plassys、AJA International），并集成原位氧化。
- **DRIE：** 用于离子阱窗口和表面形貌的硅刻蚀（Oxford Instruments、SPTS）。
- **表面分析：** 用XPS表征Al_2O_3，用HAADF-STEM观察JJ截面（常与国家实验室合作）。
- **低温PEALD：** 在约80°C下ALD沉积Al_2O_3或SiO_2，获得与量子比特兼容的介质（MIT研究，采用三甲基铝/水化学体系）。

因此，量子器件制造覆盖了从定制化的电子束加蒸镀实验室工艺（超导和离子阱）到借力CMOS代工的制造（硅自旋量子比特）的完整谱系；随着量子系统规模扩大，向半导体制造技术——300mm加工、ALD、先进光刻和三维集成——靠拢的趋势日益强烈。

第8节：铁电器件——FeFET、FeRAM与负电容

2011年发现**氧化铪**可以呈现铁电性，重新点燃了铁电微电子学领域，因为——与传统钙钛矿铁电材料（PZT、$BaTiO_3$）不同——HfO_2完全兼容CMOS、可微缩至纳米级厚度，并可通过ALD沉积。

8.1 HfO_2基铁电材料

- **发现：** **Böscke等人，2011年（Applied Physics Letters）** 发现**掺杂HfO_2**（掺Si、Y、Zr、Al或Gd）呈现铁电性**正交相**（空间群$Pca2_1$），在薄至约1nm的薄膜中仍可稳定存在——这是块体HfO_2所不具备的特性，并且与硅完全兼容，这一点与钙钛矿不同。
- **关键掺杂剂：** **掺Si（3–4 at%）** 可稳定铁电相；**掺Zr（HZO，HfO_2:ZrO_2约50:50）** 可得到稳健的铁电体，剩余极化2Pr约20–40 μC/cm^2；**掺Al**提高矫顽场；**掺Y**可得到最大的Pr，但存在均匀性挑战。
- **HZO的ALD沉积：** 交替进行$HfCl_4$/H_2O和$ZrCl_4$/H_2O循环，由超循环比例控制Hf:Zr比，沉积温度250–300°C（兼容300mm），随后进行 **400–500°C的沉积后退火**以晶化出铁电相（TaN覆盖电极提供晶化模板）。

8.2 FeFET（铁电场效应晶体管）

- **结构：** 采用HZO铁电栅介质的标准MOSFET；极化状态以非易失方式存储数据，读出为阈值电压偏移（ΔVt约1V）；可实现1位或多位操作。
- **格芯（GlobalFoundries）FeFET：** **GF 22FDX FeFET**（基于FD-SOI）是首个商用FeFET（约2021年），耐久性约10^9次循环，85°C下保持时间>10年；已演示8Mb FeFET阵列（Fraunhofer/格芯，2023年）。
- **FinFET FeFET：** 三星在28nm级鳍式场效应晶体管（FinFET）上演示了FeFET，在鳍侧壁上保形沉积HZO，由于鳍表面钝化，比平面结构更复杂。
- **关键挑战：** **唤醒效应**（Pr在最初10^3–10^5次循环中变化）、**印记效应**（同一状态多次循环后Vt偏移）以及**循环疲劳**——均通过界面工程（在HZO与硅之间加入SiO_2或Al_2O_3中间层）加以解决。
- **应用：** 嵌入式非易失存储器（在28nm及以下替代NOR闪存）、用于模拟计算的突触器件，以及存内逻辑。

8.3 负电容场效应晶体管（NCFET）

- **概念：** **Salahuddin和Datta，2008年（Nano Letters）** 提出，将铁电体与栅氧化层串联可放大栅电压，获得**低于60 mV/decade玻尔兹曼极限**的有效亚阈值摆幅——有望实现更低电压、更低功耗的晶体管。
- **机制与争议：** 铁电体的负dQ/dV区（P–E曲线上）可放大栅电势，但观察到的亚60mV/dec行为究竟反映真正的稳态负电容还是瞬态迟滞，**在科学上仍有争论**。
- **现状：** 三星表示其SF3 GAA栅叠层使用了具有"NC"效应的薄HZO，但其机制存在争议；**IMEC**在直流HZO/SiO_2叠层中测得SS ≈ 52 mV/dec，而交流测量显示存在迟滞。NCFET仍是**研究阶段**的概念，尚未被确认为有意设计的大批量制造特性，其物理机制仍有争议。

8.4 FeRAM（铁电随机存储器）

- **结构：** **1T1C**单元（存取晶体管 + 铁电电容）。HZO FeRAM面向28nm以下的嵌入式非易失存储器（NVM），这是传统PZT FeRAM（不可微缩、与BEOL不兼容）无法企及的领域。
- **集成：** 在晶体管之后于BEOL中以350–400°C沉积HZO，上下电极为TiN；约10nm的HZO薄膜可实现Pr ≈ 18 μC/cm^2、耐久性>10^9，85°C下保持时间>10年（台积电研究，IEDM 2022）。
- **开发者：** 德州仪器（Texas Instruments）、Synaptics等公司正在开发面向嵌入式应用的HZO FeRAM。

因此，铁电HfO_2开启了一个丰富的设计空间——非易失存储器（FeFET、FeRAM）、陡峭斜率晶体管（NCFET，若物理机制成立）以及模拟/神经形态器件（第11节）——全部由一种与CMOS兼容、可ALD沉积的材料构建，使其成为新兴器件中最活跃、最具前景的前沿之一。

第9节：SOT-MRAM与自旋轨道矩器件

磁阻随机存储器（MRAM）将信息存储在磁性隧道结的磁化方向而非电荷中，具有非易失性、高耐久性和快速翻转等特点——其演进历程展示了自旋电子器件如何进入主流嵌入式存储器。

9.1 MRAM的演进

- **Toggle MRAM（第一代）：** 使用两个磁耦合层，由外加磁场翻转；由**Everspin**商业化，但无法微缩到先进节点。
- **STT-MRAM（自旋转移矩）：** 写入电流穿过MTJ，自旋极化电流产生的力矩翻转自由层。STT-MRAM已作为**嵌入式MRAM**投产：**三星28nm eMRAM**（IEDM 2019）、**台积电22nm eMRAM**平台，以及IBM将STT-MRAM用作末级缓存。其目标是在嵌入式应用中替代NOR闪存和SRAM。
- **SOT-MRAM（自旋轨道矩）：** 独立的写入电流路径穿过与自由层相邻的**重金属层**（W、Pt、Ta）；重金属中的**自旋霍尔效应**产生纯自旋流，在不让电流穿过隧道势垒的情况下翻转自由层。这使读写路径解耦，**延长隧道势垒寿命**（耐久性），并可实现更快、潜在能耗更低的翻转——代价是更复杂的三端单元。

9.2 MTJ叠层结构与沉积

SOT-MRAM单元围绕磁性隧道结构建：**重金属（W/Pt/Ta，3–5nm）/ CoFeB自由层（1–1.5nm）/ MgO隧道势垒（约1nm）/ CoFeB参考层（2–3nm）/ 合成反铁磁体（SAF：CoFe/Ru/CoFe钉扎结构）**。

- **沉积：** 完整的MTJ叠层约由30层组成，在**超高真空多腔室集群设备**中通过**PVD（磁控溅射）** 沉积，所有层在不破真空的情况下原位沉积（层间任何污染都会劣化磁性）。

- **MgO隧道势垒：** 通过在O_2中反应溅射Mg（或先沉积Mg再氧化）形成；其厚度均匀性须控制在**约0.1nm以内**，因为隧穿磁阻（TMR）比随势垒厚度呈指数变化。目标TMR为 **>200%** 以获得足够的读出裕度；实验室结果在室温下超过600%。
- **磁场退火：** 在 **1–2特斯拉磁场**中进行300–400°C的沉积后退火，使CoFeB在MgO界面处晶化为bcc CoFe（对高TMR至关重要），并设定SAF的取向。

9.3 MTJ图形化——IBE的挑战

MTJ柱的图形化是一项独特的挑战：常规等离子体（化学）刻蚀**无法**使用，因为被刻蚀的磁性材料不挥发，会**再沉积到柱的侧壁上**，在隧道势垒两端形成导电短路。因此MTJ采用**离子束刻蚀（IBE）** 图形化——以**倾斜（约45°）入射的宽束Ar^+** 进行物理溅射，在铣削柱体的同时尽量减少侧壁再沉积。IBE要求在低至约20nm的柱直径和高于5:1的深宽比下实现±1nm的CD控制。**SPTS（科磊）和维易科**供应IBE设备。这一图形化约束是MRAM与常规CMOS之间决定性的制造差异之一。

9.4 SOT-MRAM研究成果

- **IMEC，IEDM 2020：** 首个**在300mm晶圆上完全集成的SOT-MRAM阵列**，采用钨重金属层，写入速度约40ns，并通过倾斜各向异性方案实现无外场翻转。
- **MIT，2019年（Nature Materials）：** W基SOT翻转，脉冲**约1ns**，临界电流密度约3×10^6 A/cm^2——速度很快，但所需电流相对STT仍偏高。
- **三星，IEDM 2022：** 嵌入28nm CMOS的SOT-MRAM，目标替代末级缓存，写入约5ns、读取约3ns，耐久性>10^{11}次循环。
- **关键挑战——无外场翻转：** SOT翻转本质上需要一个打破对称性的磁场来确定翻转方向。解决方案包括**反铁磁体的交换偏置、倾斜的MTJ各向异性以及形状各向异性**——使无外场、确定性翻转成为核心研究焦点。

SOT-MRAM体现了自旋电子器件如何凭借其独特的PVD叠层和IBE图形化要求，在从研究迈向嵌入式存储器量产的过程中，创造出新的设备细分市场（超高真空集群溅射、IBE、磁场退火）。

第10节：硅光子学与共封装光学（CPO）

随着电互连逼近其带宽极限，**硅光子学**——采用CMOS兼容工艺在硅中构建光学元件——已成为数据中心和AI系统互连未来的关键，而**共封装光学（CPO）** 正将光I/O直接移入芯片封装内部。

10.1 为何是现在发展硅光子学

- **带宽墙：** 112 Gbps（PAM4）的电SerDes由于插入损耗将在约2027–2028年触及物理极限，而224 Gbps SerDes在超过约1m的传输距离下极具挑战。光互连是实现>10 Tb/s带宽密度的唯一途径。

- **共封装光学：** 将光收发器直接集成在交换机或加速器封装上（而非作为可插拔的前面板模块），消除了高损耗的PCB走线，带宽密度可提升约10倍、功耗降低>30%——这对芯片间带宽限制规模扩展的AI集群至关重要。

10.2 硅光子器件制造

- **硅波导：** 在**SOI晶圆（来自Soitec，200/300mm）**的220nm硅层中，以DUV 193i光刻和干法刻蚀（HBr/Cl_2等离子体）图形化，**侧壁粗糙度低于约0.5nm**对于将传播损耗控制在约1 dB/cm以下至关重要。
- **锗光电探测器：** 在硅波导沟槽中进行**选择性锗外延**生长；锗0.66eV的带隙可吸收1550nm通信波长，响应度>1 A/W、带宽>100 GHz。关键挑战是降低Ge/Si**穿透位错密度**（低于约10^7 cm^{-2}）。IMEC使用ASM国际的外延反应腔生长硅上锗。
- **调制器：** **硅PN结耗尽型调制器**、载流子注入型调制器、**SiGe电吸收调制器（EAM）**，以及性能最高的**绝缘体上铌酸锂（LNOI）**调制器（通过晶圆键合；HyperLight、PsiQuantum），目标$V\pi \cdot L$低于约1 V·cm、带宽>50 GHz。
- **光栅耦合器：** 在波导中进行浅（约70nm）周期性刻蚀，将来自光纤或自由空间的光耦合进芯片，效率70–80%（变迹光栅可进一步提高）。
- **热调谐：** TiN加热器调谐波导/微环谐振器波长（完整自由光谱范围偏移约需100mW）；相变材料（GST、Sb_2S_3）正被研究用于非易失调谐。
- **III-V/Si混合激光器：** 硅的间接带隙使其发光效率很差，因此必须加入**III-V激光器**——通过晶圆/芯片键合（主流方式，如将III-V倒装到硅上），或在**硅上直接外延III-V**（带缓冲层的硅上GaAs/InP；目前位错密度纪录约10^{10} cm^{-2}，目标低于约10^5）。英特尔开创了混合激光器集成。

10.3 CPO制造与集成

- **CPO组装：** 硅光子芯粒（来自博通（Broadcom）、英特尔、Marvell、OpenLight、Ayar Labs）通过**倒装微凸点或混合键合**与交换机或加速器ASIC（如博通Tomahawk、思科Silicon One）相连。
- **光纤贴装：** 多芯光纤连接器以**边缘耦合**方式接入光子芯片，需要**主动对准**至约1μm以下（使用MEMS或压电平台）并进行气密封装以保证可靠性——光纤贴装是关键的成本与良率驱动因素。
- **制造挑战：** 光子元件（波导、锗探测器、调制器）与电学ASIC必须同时获得良好良率；锗探测器暗电流均匀性、保证波长稳定性的无热调制器设计，以及**激光器可靠性（70°C下>10年）**是核心关注点。
- **市场与成果：** **Ayar Labs**（封装内光I/O）、**英特尔**（CPO交换机）、**博通**（量产硅光收发器）以及**Marvell/Coherent**处于领先。代表性成果：**IMEC（OFC 2023）**演示了带锗探测器阵列的300mm硅光晶圆；**英特尔（Hot Chips 2023）**展示了51.2 Tb/s CPO交换机；**博通（ECOC 2023）**报告了量产硅光收发器数据。到2025–2026年，CPO已进入产品阶段：**英伟达（Nvidia）**于2025年3月发布了面向2026年供货的**Spectrum-X Photonics（以太网）**和**Quantum-X Photonics（InfiniBand）**CPO交换机，其基于**台积电COUPE**（紧凑型通用光子引擎，以SoIC-X将EIC堆叠在PIC之上），该平台于2026年下半年进入量产。

硅光子学为半导体流程带来了一套新的工艺要求——超光滑波导刻蚀、锗外延、调制器掺杂、光栅图形化、混合激光器键合以及主动光纤对准——随着AI推动永无止境的带宽需求，它正成为与主流逻辑相邻、增长最快的前沿之一。

第11节：神经形态计算与模拟存内计算

在存储器与处理器之间搬运数据的能耗——即"冯·诺依曼瓶颈"——主导着神经网络推理的功耗。**模拟存内计算（IMC）** 通过在存储阵列内部执行计算来直接应对这一问题，并已成为新兴存储器研究的重要驱动力。

11.1 为何采用模拟计算

神经网络推理中的主导运算是**矩阵-向量乘法（MVM）**。在传统数字系统中，这需要从存储器读出权重矩阵并在处理器中执行乘累加（MAC）运算——受制于存储器带宽。在**模拟IMC**中，权重以**交叉阵列**中器件的**电导**形式存储；输入向量以电压形式施加；根据**欧姆定律（I = V·G）**，每个器件将其输入与存储的权重相乘，根据**基尔霍夫定律**，电流沿每一列求和——在计算发生的地方一步完成整个MVM，时间复杂度为O(1)。这可使推理能效提升数个数量级。

11.2 用于模拟计算的相变存储器（PCM）

- **机制：** PCM使用硫系化合物（**GST**——$Ge_2Sb_2Te_5$）；非晶态为高阻（约MΩ），晶态为低阻（约kΩ）。缓慢、低电流的脉冲实现SET（晶化）；快速、高电流的尖峰实现RESET（非晶化）。
- **多级操作：** 控制SET脉冲可实现**部分晶化**，从而得到中间电阻——实现多位/模拟权重。**IBM**演示了用于神经网络的4级（及更细）模拟PCM（Nature，2017年）。
- **IBM PCM交叉阵列：** IBM构建了用于深度学习推理的**百万单元PCM交叉阵列**，演示了大型网络推理，相对GPU精度损失<1%（约2023年ISSCC报道）。关键挑战是**电导漂移**（电阻随时间增加，τ约数小时），通过周期性漂移补偿进行校正。
- **代工集成PCM：** 集成于BEOL中，采用W底电极、溅射GST和TiN顶电极；格芯和台积电提供嵌入式PCM。

11.3 用于模拟计算的RRAM/ReRAM

- **机制：** **HfOx RRAM**（ALD沉积HfO_2）在FORMING步骤中形成导电的**氧空位导电丝**；SET使导电丝生长（低阻约kΩ），RESET使其部分溶解（高阻约MΩ），导电丝直径低于约5nm。
- **模拟电导：** 控制SET脉冲可改变导电丝，获得连续（模拟）电导；目标是每单元256级（8位），但目前可靠实现的约为8–16级（3–4位）。
- **关键挑战：** **周期间与器件间的波动**（导电丝形成具有随机性，电导每个周期变化10–30%），可通过限流控制、串联电阻和写-验证反馈加以缓解。

- **商业化：** 嵌入式RRAM现已成为微控制器/物联网非易失存储器的量产选项：台积电在成熟节点（40/28/22nm级）提供自有的嵌入式RRAM，**Weebit Nano**则向SkyWater、DB HiTek等代工厂授权其HfOx基ReRAM。RRAM在模拟计算中的应用仍处于研究和早期产品阶段。

11.4 用于模拟计算的MRAM与铁电器件

- **MRAM：** STT-MRAM的两态特性使真正的模拟多级翻转很困难（研究阶段）；更可行的是将MRAM作为近存计算架构中快速、高耐久性的存储器。
- **铁电隧道结（FTJ）：** 电极之间的HZO或BTO势垒，其**极化调制隧穿电流**（约10倍变化）；中间极化态可提供4–8个模拟电平（MIT演示，Nature Electronics 2023年）。FTJ与CMOS兼容（HZO可在400°C BEOL中集成）、非易失且能耗极低（<1 fJ/bit），但开关比较小（约10倍，而RRAM约10^3倍）。

11.5 设备与展望

模拟IMC和神经形态器件主要在**BEOL**中构建，使用ALD（HfOx、HZO）、溅射（GST、MTJ叠层）以及各类存储器的专用图形化（MRAM用IBE）。其集成借力现有沉积和刻蚀设备，并针对新材料进行适配，同时需要模拟/混合信号设计与测试能力来应对器件波动。尽管仍处于新兴阶段，模拟存内计算代表着计算机架构潜在的变革性转变——将计算移入存储器本身——是新兴存储器器件物理、材料与设备交汇最活跃的领域之一。

第12节：主要研究机构、会议与发表版图

本文件所综述的前沿研究由一个全球性的机构生态体系产出，并通过一组明确的会议和期刊传播。了解这一版图，是追踪产业走向的关键。

12.1 研究机构

- **IMEC（比利时鲁汶）：** 全球最大的独立半导体研究中心（5,000多名研究人员，年预算约9亿欧元），运营一条由台积电、三星、英特尔、ASML、应用材料、泛林集团（Lam Research）和东京电子共同资助的300mm中试线。其年度 **ITF（IMEC技术论坛）** 是重要的产业盛会，研究项目覆盖先进CMOS（GAA → CFET）、二维材料、EUV、DSA、量子、神经形态和先进封装。IMEC是最具影响力的单一竞争前（pre-competitive）研究枢纽。
- **CEA-Leti（法国格勒诺布尔）：** 专注于FD-SOI、**三维顺序集成**、量子计算、硅光子学和生物电子学，与意法半导体（STMicroelectronics）和Soitec密切合作。
- **IBM研究院（纽约州奥尔巴尼）：** 与格芯的Albany NanoTech园区同址；开创了**2nm纳米片测试芯片（2021年）**，引领CFET和后硅（CNT、TMD）研究，并推动 **IBM Quantum** 路线图（Heron、Condor，以及2025年11月发布的120量子比特 **Nighthawk** 和实验性容错处理器 **Loon**），IBM已将

主要量子处理器晶圆制造转移到Albany NanoTech的一条 **300mm** 产线上。与三星和英特尔有重要的CFET合作。

- **MIT微系统技术实验室（MTL）：** Max Shulaker的**CNFET**研究、硅自旋量子比特、光子神经网络及新型晶体管架构的研究基地。
- **斯坦福纳米加工设施（SNF）：** 支持III-V光子学、MEMS、量子和二维材料研究的大学晶圆厂；Sayeef Salahuddin**负电容**课题组的所在地。
- **NIMS（日本）：** 二维材料、氧化物电子学和拓扑材料方面的材料研究。
- **工研院（ITRI，台湾）：** 政府研究机构，与台积电在先进封装、化合物半导体和SiC功率器件方面密切合作。
- **KAIST（韩国）：** 与三星联系紧密，在先进存储器、3D NAND和神经形态研究方面实力雄厚。
- **弗劳恩霍夫研究所（德国）：** 多个研究所——**IPMS**（MEMS、铁电/HZO）、**IISB**（SiC、工艺仿真）、**IAF**（III-V、GaN）——与英飞凌（Infineon）、博世（Bosch）和意法半导体关系密切。
- **INL（葡萄牙）：** 伊比利亚国际纳米技术实验室，专注于二维材料和量子点。
- **台积电研究部门、三星和英特尔内部实验室：** 越来越多地在主要会议上发表前沿成果（N2、A16、RibbonFET、CFET），常与大学合作伙伴（台积电合作的台湾大学、清华大学（新竹））联合发表。
- **贝尔实验室（诺基亚）：** 历史上为该领域奠定基础；如今规模较小，专注于光子学和量子。

12.2 主要会议及其侧重点

- **IEDM（IEEE国际电子器件会议）：** 12月，旧金山——首屈一指的器件研究会议，新的晶体管架构（FinFET、GAA、CFET）、存储器件和三维集成往往在此首次披露。是了解器件新突破最重要的单一渠道。
- **VLSI研讨会（技术与电路）：** 6月，京都/檀香山轮流举办——工艺技术（VLSI-T）与电路（VLSI-C）；常是代工节点详细数据（台积电N2、英特尔18A）首次发布的场合。
- **SPIE先进光刻+图形化会议：** 2月，圣何塞——EUV、DSA、计算光刻与光刻胶研究；最主要的光刻会议。
- **AVS国际ALD会议：** 7月，轮流举办——ALD材料、前驱体、设备与选择性ALD；技术性很强。
- **AVS国际研讨会：** 10月——涵盖ALD、刻蚀、沉积和表面科学的广泛议题。
- **EIPBN（电子、离子与光子束技术及纳米加工会议）：** 6月——电子束光刻、聚焦离子束、纳米压印和纳米加工工具。
- **MRS春季与秋季会议：** 广泛的材料科学——二维材料、铁电、量子——比工艺专题更偏基础。
- **SRC TECHCON：** 9月，奥斯汀——半导体研究联盟（SRC）资助的大学研究，常预示IEDM成果。
- **Hot Chips：** 8月，斯坦福——芯片架构会议，常是在产品语境下首次披露详细工艺节点信息的场合（英特尔、AMD、苹果、英伟达）。
- **OFC（光纤通信会议）：** 3月——硅光子学和光收发器成果。
- **ISSCC（国际固态电路会议）：** 2月，旧金山——电路与系统，包括模拟IMC、MRAM阵列和量子比特控制电路。

12.3 发表版图

除会议外，突破性成果还发表在 **Nature系列期刊**（Nature、Nature Electronics、Nature Materials、Nature Nanotechnology）、**Science** 以及专业期刊（IEEE Electron Device Letters、Applied Physics Letters、Advanced Materials）上。一个典型模式是：器件概念先以单次演示的形式出现在高影响力期刊上，随后在IEDM/VLSI上发展为晶圆级集成成果，再（数年后）成为代工节点披露——这正是文件15所描述的从研究到量产的管线。

结论

本文件综述的前沿研究——CFET及可能继之而来的二维材料沟道、碳纳米管、背面供电、先进EUV的随机效应与High-NA光学、定向自组装、多种量子器件制造路线、铁电HfO_2器件、自旋轨道矩存储器、硅光子学与共封装光学，以及模拟存内计算——代表着**前沿中的前沿**：今天正在演示、将填充2030年代量产路线图的技术。贯穿其中的有若干统一主题。未来是**三维的**（CFET、三维集成、单片式与顺序式堆叠）。未来是**材料多元的**（二维沟道、铁电HfO_2、硫系化合物、III-V光子、超导体）。未来日益**将逻辑与存储、与光子融合**（存内计算、共封装光学、FeFET存内逻辑）。并且在每一步，未来都由**新的设备能力**所驱动——原子级选择性沉积与刻蚀、超精密晶圆键合、背面工艺、超光滑波导刻蚀、超高真空磁性叠层溅射，以及单元内三维量测。配套的文件15描绘了这些技术将汇入的量产路线图；两份文件共同勾勒出从今日前沿物理到明日制造器件的完整弧线——这是本数据库的智识核心，也是对全球最具战略重要性的产业去向最清晰的描绘。

第13节：低温CMOS与量子控制电子学

连接量子计算与主流CMOS的一个前沿是**低温CMOS（cryo-CMOS）**——设计和表征可在深低温（4K及以下）下工作的常规硅晶体管，用作量子处理器的控制与读出电子电路。这是一个与制造相关的前沿，因为它借助标准CMOS晶圆厂开拓了一个全新的工作区间。

13.1 布线瓶颈

每个超导或自旋量子比特都需要控制信号（微波脉冲、磁通偏置、栅电压）和读出。在当前系统中，这些信号通过同轴电缆和布线从室温电子设备向下传入稀释制冷机。随着量子比特数量向数千乃至数百万扩展，这一**"布线瓶颈"**变得难以为继——根本没有空间，也没有热预算，为每个量子比特配置一根或多根室温电缆。解决方案是将控制电子电路放在**低温恒温器内部、靠近量子比特**，这就需要能在4K（某些功能需在约100mK级）下工作的CMOS。

13.2 低温CMOS器件物理

硅晶体管在低温下的行为有所不同：亚阈值斜率变陡（随温度下降趋近理论极限），阈值电压漂移，载流子迁移率变化，并出现新效应（掺杂剂不完全电离、界面陷阱冻结）。表征和建模这些效应——并设计在4K下、在严格功耗预算内（4K可用的制冷功率仅为瓦级）可靠工作的电路（低温CMOS控制器、复用器、放大器、ADC/DAC）——是一个活跃的研究领域。英特尔的**"Horse Ridge"**低温控制芯片（采用标准22nm FinFET工艺制造）是一个里程碑式的演示，在单颗低温CMOS芯片上集成了多个量子比特的微波控制。

13.3 制造影响

关键的制造洞见在于，低温CMOS是在**标准300mm CMOS晶圆厂**中制造的——与商用芯片相同的FinFET和FD-SOI工艺——其新颖之处在于表征、建模和电路设计，而非新的工艺步骤。这使低温CMOS成为可制造性较强的量子相关技术之一，也是将主流CMOS制造的巨大能力应用于量子规模扩展问题的一条途径。随着量子系统规模扩大，低温CMOS控制与量子比特芯片的协同集成（通过低温下的三维集成和倒装键合）本身就成为一项重大的封装与集成挑战，需借助先进封装设备生态（文件11）。

第14节：先进封装研究前沿

在文件11所述的量产封装技术之外，一系列研究前沿正在重塑2030年代芯片的集成方式。由于密度提升越来越多地来自封装而非晶体管，这些前沿是整个产业中影响最深远的领域之一。

14.1 玻璃芯基板

数十年来承载封装的有机基板，在超大型多芯粒封装的平整度、尺寸稳定性和互连密度方面正逼近极限。**玻璃芯基板**——以玻璃面板作为封装芯层——具有更优的平整度（对细间距互连和大尺寸封装至关重要）、更好的尺寸稳定性、可形成精细的**玻璃通孔（TGV）**，并具备更好的电学性能。**英特尔**已公开承诺在本十年后半段采用玻璃基板，更广泛的产业（三星、台积电的基板合作伙伴以及Absolics/SKC等基板厂商）也在大力投资。玻璃基板制造为封装流程带来新的设备需求——玻璃通孔成形（激光与刻蚀）、玻璃搬运以及玻璃上的RDL。

14.2 面板级封装

扇出型封装（文件11）传统上使用圆形重构晶圆，但转向大尺寸**矩形面板**（如300mm × 300mm或更大，类似显示产业规格）可大幅提高面积利用率并降低大尺寸封装成本。**面板级封装（PLP）**正由日月光（ASE）、三星、力成（Powertech）等推进——台积电也已将**CoPoS**（chip-on-panel-on-substrate，一种矩形、兼容玻璃芯的CoWoS面板版本）列入路线图——这需要面板规格的塑封、RDL光刻、电镀和检测设备，是一项部分借鉴显示制造技术的重大设备开发工作。

14.3 共封装光学的成熟

如第10节所述，共封装光学将光I/O移入封装内。这里的研究前沿包括**芯粒之间的封装内光互连**（而不仅是芯片到网络）、**集成激光器**（克服硅难以高效发光的缺陷）、无需高功耗加热器即可保持波长稳定的**无热设计**，以及让光学器件与高价值逻辑共存于同一封装所需的制造良率与可靠性。Ayar Labs、英特尔、博通及更广泛的光子生态正在推动这一方向，它代表着硅光子学、先进封装与高速电子学的融合。

14.4 嵌入式与微流道冷却

随着三维堆叠逻辑和高功率AI加速器将功率密度推向极端，**热管理**成为首要的封装约束。研究前沿包括**微流道冷却**（直接在硅或中介层中刻蚀微通道并让冷却液流过——IMEC、佐治亚理工学院等已演示）、先进**热界面材料**、集成于封装内的**嵌入式液冷**，以及**背面热管理**（利用减薄晶圆的背面作为散热路径）。尤其是微流道冷却，它把类似MEMS的通道刻蚀和流体密封工艺带入封装流程，并可能成为最高功率三维堆叠系统的必需技术。

14.5 不断缩小间距的混合键合

混合键合间距竞赛（文件11）——据报道2026年台积电SoIC芯片对晶圆量产键合间距约为 **6μm**，而在JEDEC将HBM4封装高度上限放宽至775μm之后，HBM的混合键合导入被推迟至HBM4E/HBM5——正持续向 **1μm** 及以下的键合间距推进，并最终迈向接近片上布线密度的亚微米间距——模糊了"封装"与"单片"集成之间的界线。实现这些间距需要更好的CMP（大面积亚纳米粗糙度）、更严格的对准（远低于100nm，向数十纳米迈进），以及纯净的表面准备与洁净度，从而将前道级的工艺控制引入键合流程。这一轨迹——键合间距细到两颗键合芯片几乎如同一颗——是整个半导体技术中最重要的轨迹之一，因为它是正在取代单片SoC的"芯粒系统"的物理基础。

第15节：超越CFET的单片三维集成

CFET（第1节、文件15）堆叠了两层晶体管，而其逻辑延伸是**单片三维集成（M3D）**——在单片晶圆上顺序构建多层有源器件和互连，形成真正的三维集成电路，而非两层器件的堆叠。

15.1 概念及其前景

在单片三维集成中，第一层晶体管和互连完成后，在其上方形成一层薄半导体（通过沉积、晶化或层转移），并在其上构建第二层晶体管，二者通过超精细的**单片层间通孔（MIV）** 相连——由于是在单片晶圆上以光刻方式制作，MIV远小于TSV甚至芯片堆叠中的混合键合焊盘。这有望实现最高的垂直互连密度和最短的互连，从而在性能、功耗和密度上获得相应收益。CEA-Leti的 **CoolCube** 项目是旗舰研究项目，演示了采用低温顶层的顺序三维集成。

15.2 热预算问题

单片三维集成的决定性挑战是**热预算**：构建上层器件不能损伤下层的晶体管和互连。由于铜互连和硅化物在约400°C以上会劣化，整个上层晶体管——包括沟道形成、掺杂激活和栅介质——都必须在低温下制作，同时仍要获得良好的器件质量。这推动了对**低温外延与晶化、只加热顶层的激光/闪光退火激活、低温高k介质以及替代性低温沟道材料**的深入研究（包括第2节的二维材料，它们可在低温下沉积，因而是单片三维上层的天然候选）。这种汇聚令人瞩目：二维沟道、顺序式CFET和单片三维都指向同一组使能技术——在已完成结构之上进行低温、高质量的器件制造。

15.3 应用与展望

单片三维集成适用于**逻辑叠逻辑**（堆叠逻辑层）、**逻辑叠存储**（将存储器直接置于使用它的逻辑之上，即终极的近存计算）以及**传感器/成像器集成**（堆叠传感、处理和存储）。它与顺序式CFET（某种意义上是一种两层单片三维器件）以及更广泛的三维化趋势相互重叠。其时间线较长——晚于CFET，进入2030年代——其实现取决于解决同样制约二维材料和顺序集成的低温工艺难题。但它代表着产业转向第三维度的逻辑终点：不仅堆叠芯片或两层晶体管，而是逐层构建真正的三维集成电路。

第16节：超越CMOS的逻辑器件

在延伸CMOS的新沟道材料和新架构之外，研究人员还在探索**超越CMOS**的逻辑器件，它们利用根本不同的物理原理进行计算——力图摆脱基于电荷翻转的能耗极限。IRDS"超越CMOS"章节跟踪这些器件；虽然尚无一种接近量产，但其中若干在科学上十分重要。

16.1 隧穿场效应晶体管（TFET）

隧穿FET通过调制**带间隧穿**而非越过势垒的热注入来开关，原理上可实现**低于60 mV/decade玻尔兹曼极限的亚阈值斜率**——从而大幅降低工作电压和功耗。TFET已在硅、III-V（InAs/GaSb异质结）和二维材料体系中得到演示，但同时实现陡峭斜率和高导通电流被证明极其困难（隧穿电流本质上很小）。TFET仍是研究器件，若能解决导通电流问题，将在超低功耗细分应用中具有吸引力。负电容FET（第8节）是实现亚60mV/dec工作的另一条路线，也有其自身争议。

16.2 自旋电子与磁电逻辑

在存储器（第9节）之外，自旋电子学还提供以自旋而非电荷编码信息的**逻辑**概念——包括**自旋波（磁子）逻辑**、**磁电自旋轨道（MESO）逻辑**（由英特尔提出，利用磁电翻转和自旋轨道读出实现极低的翻转能耗）以及全自旋逻辑。它们有望实现非易失性和潜在的极低能耗，但面临自旋器件互连、信号增益/级联以及翻转速度方面的挑战。它们属于长周期研究，其重要性在于为后CMOS版图带来概念上的多样性。

16.3 Mott/相变及其他奇异器件

利用**Mott金属-绝缘体转变**（如VO_2中）的器件、用于逻辑的**铁电与相变**翻转，以及各种**神经形态**器件概念（第11节），构成了超越CMOS探索的其余部分。一个反复出现的主题是寻找一种翻转能耗远低于电荷型晶体管的器件，或能原生执行CMOS效率低下的有用功能（存储、振荡、阈值行为）的器件。大多数距量产还有数十年（如果能实现的话），但它们保留了超越硅晶体管的未来计算基底的可能性，并为IRDS的长期愿景提供参考。

16.4 务实的评估

产业的务实观点是：**由新材料（二维沟道）、新架构（GAA、CFET、单片三维）和三维集成所延伸的CMOS，将在2030年代相当长时间内保持主导地位**；超越CMOS的器件最可能首先以**专用加速器或存储器**的形式进入市场，用于其具有明显优势的功能（超低功耗传感、存内计算、神经形态推理），而非全面取代CMOS逻辑晶体管。尽管如此，这些研究依然重要：它们探索计算的终极物理极限，播下可能最终接替硅的概念种子——并确保当经典微缩最终耗尽时，产业手中已有替代方案。

第17节：前沿量测与面向研究的AI

如果没有同样先进的**量测与表征**能力——在原子尺度上看见并测量埋藏于三维器件内部、往往由新材料构成的结构——本文件所综述的前沿器件和工艺就无法开发。研究量测本身就是一个前沿。

17.1 原子尺度表征

研究表征的主力是电子显微镜：**球差校正STEM/TEM**可分辨单个原子列，描绘纳米片、内侧墙、约瑟夫森结或二维材料/介质界面的结构；**HAADF-STEM**提供原子序数衬度；**EELS和EDX**逐原子绘制成分分布。**原子探针层析（APT）** 可重建单个原子的三维位置和种类，对绘制结和接触中的掺杂分布极为宝贵。同步辐射光源上的（并日益进入晶圆厂的）**X射线技术**——XRR、XRD、小角散射（CD-SAXS）——可无损探测埋藏结构和应变。这些由赛默飞世尔（Thermo Fisher）、JEOL、日立和蔡司提供的工具，是研究前沿的"眼睛"。

17.2 单元内与三维量测研究

随着器件三维化，核心量测挑战是测量器件内部的特征——埋藏纳米片的宽度、内侧墙的回刻深度、高深宽比刻蚀的形貌、键合层之间的对准。研究量测正推动**基于模型的光学（散射测量）、X射线和电子束**技术迈向真正的三维、单元内测量能力，并迈向最终从研究实验室走向生产线所需的产能（文件08）。这是整个事业中较难的问题之一，因为带来密度的三维结构，恰恰也遮蔽了为控制工艺而必须测量的结构。

17.3 面向材料与工艺研究的AI

机器学习（文件22）日益成为研究工具：**ML加速的第一性原理模拟**（以远低于密度泛函理论的成本逼近其精度的机器学习原子间势）让研究人员能以远快于单靠实验的速度筛选新材料——介质、二维沟道、铁电掺杂剂、接触金属；**生成式模型**提出候选材料和工艺条件；**贝叶斯优化与自主实验**框架（自驱动实验室）在最少人工干预下规划并执行实验以优化工艺。随着每一种新器件概念都使材料与工艺空间爆炸式增长，AI加速的发现正成为驾驭这一空间的必需手段，它体现了产业产品所赋能的AI与推动产业自身进步的研究之间的深度耦合。

第18节：综合——前沿如何成为主流

前面十七节综述了非常广泛的前沿研究，值得将这些线索汇总，以看清它们共同描绘的未来形态。

第一，未来在**每一个尺度上都是三维的**：堆叠晶体管（CFET）、堆叠有源层（单片三维）、堆叠芯片（混合键合）以及堆叠存储（HBM与逻辑叠存储）。产业的重心已决定性地从缩小特征尺寸转向器件的垂直集成，本文件中几乎每一个前沿——CFET、单片三维、先进封装、背面供电，乃至量子三维集成——都是这一主题的变奏。

第二，未来是**材料多元的**。硅仍居核心，但越来越多地与SiGe和锗、二维二硫族化合物、铁电氧化铪、硫系化合物、磁性多层膜、III-V光子材料、超导体和玻璃相结合——每一种都需要自己的沉积、刻蚀、图形化和量测。材料集合的扩张是决定性趋势之一，它把材料供应商以及能够加工新材料的设备厂商置于进步的中心。

第三，未来**将曾经分离的功能融合**：逻辑与存储（存内计算、FeFET存内逻辑、单片逻辑叠存储）、电子与光子（共封装光学、集成激光器），以及经典与量子（量子比特的低温CMOS控制）。界定冯·诺依曼时代的处理器、存储器、互连和I/O之间的清晰分隔，正在消融为紧密集成的异构系统。

第四，也是对本数据库最重要的一点：每一个前沿都**由设备创新所驱动**。原子级选择性沉积与刻蚀使CFET和二维沟道成为可能；低温工艺使单片三维和二维器件层成为可能；超精密晶圆键合使顺序式CFET、三维堆叠和量子集成成为可能；背面工艺使BSPDN成为可能；超光滑刻蚀使光子学成为可能；超高真空磁性溅射和离子束刻蚀使自旋电子存储成为可能；而单元内三维量测使对这一切的控制成为可能。归根结底，研究前沿既是器件物理的前沿，也是**制造能力**的前沿——这正是为什么设备产业非但没有随着经典微缩放缓而面临衰退，反而面临新的、更难问题的激增，每一个问题都代表着打造工具、将今日前沿研究转化为明日大批量制造的新机遇。

文件15所描述的管线——从概念到中试线，再到Alpha/Beta机台，最后到大批量制造，历时五到十年——正是本文件内容将逐节成为2030年代量产现实的机制。今天在IEDM、VLSI、SPIE和Nature系列期刊上发表成果的研究人员，正在书写下一个十年的路线图；为制造他们的演示成果而打造工具的设备工程师，正在构建实现这一路线图的手段。二者共同确保全球最具战略重要性的产业将继续前进——不是沿着定义其前半个世纪的单一、简单的尺寸微缩轴线，而是跨越本文件所描绘的、由材料、架构、集成方案和计算范式构成的丰富多维前沿。

第19节：超宽禁带半导体

在文件12所述的碳化硅和氮化镓之外，**超宽禁带（UWBG）** 半导体前沿有望使功率和射频器件在更高的电压、温度和频率下工作——拓展化合物半导体制造所能达到的边界。

19.1 氧化镓（Ga_2O_3）

β-Ga_2O_3 具有极宽的带隙（约4.8eV）和极高的击穿场强，其功率器件理论品质因数是SiC和GaN的数倍。关键在于——与SiC不同——Ga_2O_3**可以从熔体中生长**（通过导模法（EFG）、提拉法或相关方法），有望获得比SiC缓慢的升华法生长更低的衬底成本。研究挑战相当大：Ga_2O_3**热导率很差**（需要巧妙的热管理和衬底转移方案），且**p型掺杂极为困难**（使器件架构基本局限于单极型和场效应设计）。企业和研究机构（日本的NCT即Novel Crystal Technology，以及大学课题组）正在推进Ga_2O_3衬底和器件，该材料被视为超高压电力电子领域中SiC和GaN潜在的未来补充。

19.2 金刚石

金刚石是终极的宽禁带半导体（带隙约5.5eV，热导率为所有材料之最，击穿场强极高），使其成为理论上"完美"的功率与射频半导体。但金刚石极难制造：生长大尺寸、低缺陷的单晶金刚石晶圆是一个尚未解决的难题（CVD金刚石生长缓慢且晶圆尺寸小），掺杂（尤其是n型）也非常困难。因此，金刚石是一种长周期研究材料，用于极端应用（大功率射频、恶劣环境电子学），以及作为GaN的散热衬底——"金刚石上GaN"——即便不把金刚石用作有源半导体，也可利用其热导率。

19.3 氮化铝与AlGaN

AlN（约6.0eV）和高铝组分的**AlGaN**将GaN材料体系延伸至超宽禁带领域，并延伸至**深紫外光电子学**（用于消毒和传感的UV LED和激光器）。AlN衬底和AlGaN外延正在进步，使超宽禁带功率/射频器件和深紫外发射器都成为可能。其制造借力并扩展了已服务于GaN的MOCVD外延生态（Aixtron、维易科）。

19.4 意义

超宽禁带半导体代表着SiC和GaN已在推动的**电气化与大功率**叙事的前沿（文件12）。它们在近期不会取代硅，甚至不会取代SiC/GaN——材料和制造挑战太大——但它们界定了功率与射频电子学的长期轨迹，并将化合物半导体设备生态（晶体生长、MOCVD外延、高温工艺）推向更极端的材料。与逻辑前沿一样，节奏决定因素是**材料与制造能力**——衬底生长、掺杂和热管理——而非器件概念。

第20节：存储前沿——3D DRAM、选择器与存储级内存

与逻辑一样，随着常规微缩放缓，存储器也正转向新的架构与材料，若干存储前沿正在文件13所述的3D NAND闪存和DRAM之外重塑这一领域。

20.1 3D DRAM

DRAM主要在二维平面上微缩，同时将电容垂直构建（文件13），但如今它正接近当年迫使NAND走向三维的同一堵墙：电容和存取晶体管已无法在平面内继续缩小，同时又存储和切换足够的电荷。因此产业正在开发**3D DRAM**，像3D NAND堆叠闪存单元那样垂直堆叠DRAM单元。这极其困难——DRAM对低漏电电容和快速、低漏电存取晶体管的需求远不如NAND的电荷俘获单元宽容——需要新的单元架构（垂直沟道晶体管、新型电容或无电容设计，以及可能采用的、漏电极低的**IGZO（铟镓锌氧化物）氧化物半导体**存取晶体管）。三星、SK海力士（SK hynix）和美光（Micron）都在研究3D DRAM，预计首批量产将在本十年末前后。其设备影响与NAND相似：高深宽比（HAR）刻蚀、保形ALD和HAR填充，只是应用于DRAM更严苛的要求。

20.2 IGZO与氧化物半导体晶体管

IGZO及相关非晶氧化物半导体长期用于显示背板，如今正作为存储器和三维集成材料崭露头角，因为它们具有**极低的关态漏电**，并可**在低温下沉积**（与BEOL和三维集成兼容）。这使它们成为**无电容DRAM（增益单元）**、3D DRAM存取晶体管以及单片三维（第15节）中**BEOL集成晶体管**的候选。IMEC、台积电、英特尔和各存储器厂商都在研究以ALD或溅射沉积的IGZO晶体管——将一种显示产业材料带入先进存储器和三维逻辑的核心。

20.3 选择器器件

实现高密度新兴存储器和存内计算（第11节）的交叉阵列，需要在每个单元配置一个**选择器**，以防止"潜行路径"电流流经未选中的单元。开发高度非线性、大电流、快速且耐久的选择器是一项重大研究挑战。**双向阈值开关（OTS）**——基于硫系化合物的选择器（用于英特尔/美光的3D XPoint）——是领先方案，此外还有混合离子-电子导电型及其他新型选择器。选择器往往是新兴存储阵列中的限制性元件，选择器研究是一个低调却关键的前沿。

20.4 存储级内存

统一这些努力的更宏大愿景是**存储级内存（SCM）**——介于快速/昂贵的DRAM与慢速/廉价的NAND之间的一层，提供接近DRAM的速度、非易失性以及高于DRAM的密度。3D XPoint（Optane）是最著名的SCM尝试；尽管英特尔已将其停产，但它所针对的需求——随数据中心化和AI工作负载而扩大的存储-内存鸿沟——依然存在，新兴存储器（PCM、MRAM、ReRAM、FeRAM）仍在为SCM和嵌入式角色而开发。2030年代的存储层级很可能比今天清晰的DRAM/NAND二分格局更加多样，由这些新兴技术占据各自的细分领域。

第21节：芯粒互连标准与异构集成

芯粒（Chiplet）革命（文件11、文件15）不仅依赖于封装硬件，还依赖于让不同供应商、不同工艺的芯粒得以通信的**互连标准**——这一前沿既关乎物理，也关乎生态与标准，但它对制造有直接影响。

21.1 UCIe与芯片间互连标准

UCIe（通用芯粒互连标准）——由英特尔、AMD、Arm、台积电、三星等支持的开放产业标准——的出现，旨在为芯粒做PCIe为板卡所做的事情：定义标准的芯片间接口（物理层、协议层和软件层），使不同来源的芯粒能组合进同一封装。标准化接口（UCIe，以及更早的BoW和英特尔AIB等）对实现芯粒模式的全部潜力——一个可互操作芯粒的市场——至关重要，并塑造了连接它们的封装的要求（凸点间距、信道距离、信号完整性）。这些标准推动封装路线图走向UCIe高级版本所假定的细间距、高带宽互连（2.5D、混合键合）。

21.2 异构集成路线图

产业通过**异构集成路线图（HIR）**来协调封装的未来，这是一项由IEEE主导、类似IRDS但专注于封装与集成的工作。HIR描绘了通向更细互连、更大封装、集成光子、嵌入式冷却的轨迹，以及使异构集成常态化所需的标准与设计工具。它反映出产业已认识到封装如今是首要的微缩方向，值得获得晶体管微缩长期享有的那种协调式路线图规划。

21.3 设计与测试影响

异构集成在**设计**（芯粒与封装协同设计、系统划分——即文件15中的STCO）和**测试**（在组装前将芯粒作为已知良品芯片（KGD）进行测试，以及测试组装后的多芯片系统——文件25）方面带来新挑战。这些本身并非设备挑战，但它们塑造设备需求：对已知良品芯片测试的需求推动晶圆级和芯片级测试能力，多芯粒系统的复杂性推动系统级测试。因此，芯粒前沿的影响波及整个流程，从设计工具到封装设备再到测试；它也是全行业协作最活跃的领域之一，原因恰恰在于没有任何一家公司能独自实现芯粒愿景。

第22节：关于研究前沿的总结性观点

本文件综述了极为广泛的前沿研究——从将延伸逻辑的CFET和二维材料沟道，到碳纳米管和超越CMOS器件、背面供电和先进EUV、定向自组装、多种量子器件技术、铁电与自旋电子存储、硅光子学与共封装光学、神经形态与存内计算、低温CMOS、单片三维与先进封装前沿、超宽禁带半导体、存储前沿以及芯粒集成。没有任何单一实验室或公司能掌控所有这些领域；它们由一个全球生态共同推进——IMEC、Leti、IBM、MIT、斯坦福、弗劳恩霍夫、各国家实验室、大学、代工厂研究部门以及设备与材料厂商——由IRDS和HIR路线图松散协调，并由将前沿物理转化为可制造技术的共享中试线和联合开发协议紧密联结。

最深刻的结论是：半导体产业的未来不是一条单一的道路，而是一个**不断拓宽的前沿**。前半个世纪的进步沿着一条主轴——尺寸微缩，即平面晶体管的缩小。这条轴正在放缓、变得更加昂贵，但产业并未走进死胡同，而是发现前沿同时向多个方向展开：向第三维度（CFET、单片三维、先进封装），向新材料（二维沟道、铁电、超宽禁带、光子），向新物理原理（自旋电子、量子、神经形态），以及向新的系统架构（芯粒、存内计算、共封装光学）。每个方向都有其自身的物理、自身的材料，以及——对本数据库至关重要的——自身的**设备与制造挑战**，因而也为将打造实现手段的设备厂商带来了自身的机遇。

对设备产业而言，这是核心且充满希望的启示：轻松的尺寸微缩的终结，并不是增长的终结，而是增长的**多元化**。只要世界需要更多算力——而AI时代确保了这一点——产业就将继续跨越这一多维前沿前进，为每一种新器件、新材料和新集成方案打造制造工具的公司，将始终处于全球经济的战略中心。本文件所描绘的研究就是这一进程的前沿：今天的物理将成为明天的制造，并通过漫长、协作、资本密集的管线得以实现——这条管线才是半导体进步真正的引擎。

第23节：前沿设备需求——综合视图

由于本数据库本质上关注的是半导体设备，有必要将本文件中前沿研究共同提出的设备需求汇总起来。下表及讨论将每项主要前沿技术映射到其所需的新的或扩展的设备能力——即设备产业为将每个前沿推向制造而必须解决的具体工具挑战。

前沿技术	关键设备需求
CFET（单片式）	双层超晶格外延；>100:1选择性沟道释放刻蚀；亚3nm ALD间隙填充；自对准栅间隔离；低温（<400°C）高k；激光退火
CFET（顺序式）	套刻<15nm的晶圆对晶圆键合；超薄晶圆减薄/CMP；层间通孔刻蚀（AR>20:1、CD<20nm）及填充
二维/TMD沟道	300mm MoS_2/WSe_2 MOCVD/ALD；低缺陷、均匀的薄膜生长；半金属接触沉积；惰性表面上的籽晶化高k ALD；低损伤图形化
碳纳米管	CNT提纯与300mm尺度排列；BEOL兼容（<400°C）集成；不损伤CNT的温和图形化
背面供电（BSPDN）	晶圆减薄至<5μm；纳米TSV刻蚀（AR>40:1）；背面阻挡层/籽晶层ALD；临时键合/解键合；红外背面对正面对准
High-NA EUV	EXE平台扫描式光刻机；金属氧化物光刻胶工艺；<20nm超薄光刻胶涂布；误差<1nm的视场拼接；更快的光化掩模检测
DSA	带自组装烘烤的涂胶显影轨道设备；DSA间距下的电子束检测；<5nm套刻量测
超导量子比特	电子束光刻；带原位氧化的超高真空Al/Nb蒸镀；低污染洁净室；低温倒装键合；JJ激光微调
自旋量子比特	300mm CMOS（22/28nm）；同位素纯化Si-28外延；亚纳米栅氧均匀性；低温CMOS协同集成
铁电（HZO）	HfO_2/ZrO_2超循环ALD；带覆盖电极的晶化退火；TiN电极沉积；BEOL（<400°C）集成
SOT-MRAM	约30层MTJ叠层的超高真空多腔PVD；均匀性<0.1nm的反应溅射MgO；磁场退火；离子束刻蚀（CD ±1nm）
硅光子/CPO	粗糙度<0.5nm的波导刻蚀；硅上锗外延；调制器掺杂；光栅耦合器图形化；III-V激光器键合；亚微米主动光纤对准

前沿技术	关键设备需求
模拟IMC/神经形态	BEOL ALD（HfOx、HZO）；硫系化合物（GST）溅射与刻蚀；交叉阵列集成；选择器器件工艺
单片三维（M3D）	低温外延/晶化；层选择性激光退火；低温高k；单片层间通孔光刻
玻璃基板/面板封装	玻璃通孔成形（激光+刻蚀）；面板规格RDL光刻与电镀；玻璃搬运；面板检测
微流道冷却	深硅通道刻蚀（DRIE）；流体密封与键合；与有源器件集成

23.1 反复出现的设备主题

纵览此表，一小组**反复出现的设备主题**浮现出来，构成整个前沿的"结缔组织"：

- **原子级选择性沉积与刻蚀**几乎出现在每一个逻辑前沿中（CFET、二维、M3D）——一次增减一个原子层、并在一种材料相对另一种材料上选择性地进行，是埃米时代的核心能力。
- **亚3nm尺度的保形ALD间隙填充**在沟道被堆叠和包裹的地方都是必需的（CFET、GAA、3D DRAM）——将ALD推向其物理极限。
- **精密晶圆键合**——套刻精度不断收紧——支撑着顺序式CFET、三维堆叠、光子集成和量子三维集成，使键合设备（EVG、SUSS、Besi）成为战略地位上升最快的设备类别之一。
- **超薄晶圆减薄与背面工艺**——曾经的封装细分领域——通过BSPDN和三维集成成为主流，提升了CMP、研磨和背面刻蚀/ALD的地位。
- **低温（<400°C）高质量工艺**是所有"在上方构建"技术的共同使能条件——单片三维、顺序式CFET、二维器件层、BEOL存储器、铁电——使低热预算沉积、激活（激光/闪光）和介质形成成为普遍需求。
- **单元内、三维及新材料量测**是看见和控制上述一切所必需的——前沿的三维化和材料多样性使量测在变得更加关键的同时也变得更加困难。
- **新的图形化方式**——High-NA EUV、DSA、纳米压印、电子束和自对准方案——不断涌现，因为单一方法已无法满足所有层和应用。

23.2 对设备产业的战略启示

综合视图印证了贯穿整个数据库的论点。经典尺寸微缩的放缓并没有缩小设备机遇——反而使其**成倍增加并多元化**。每一项前沿技术都创造了对新的或大幅扩展的设备能力的需求，设备产业的价值随着制造挑战的增长而增长。最有利的公司包括：有能力覆盖多个前沿的平台型企业（广泛产品组合的领导者——应用材料、泛林集团、东京电子），在节奏决定性技术上拥有垄断地位的企业（光刻领域的ASML、工艺控制领域的科磊），在新兴能力上领先的企业（ALD领域的ASM国际、晶圆键合领域的键合专业厂商、减薄领域的迪思科（DISCO）），以及为每项新工艺提供支撑的材料与子系统供应商。归根结底，本文件综述的前沿研究，是设备产业未来十年创新——以及价值创造——将在何处发生的一幅前瞻地图。

🆕 2025–2026更新：最新进展（截至2026年11月）

2025年中至2026年11月的十八个月里，本文件中的若干前沿朝制造迈出了决定性的一步：CFET从单个器件走向可工作的电路，背面供电进入大批量生产，High-NA EUV在芯片制造商和IMEC两端都进入了量产级机台阶段，共封装光学也已随商用交换机出货。与此同时，一些结果令人清醒——尤其是二维沟道方面——若干时间表（CFET、HBM的混合键合）也被明确为比早期炒作所暗示的更晚。IEDM 2026将于2026年12月举行，其结果尚未公开。

CFET：从器件到电路

- **IEDM 2025（2025年12月6–10日，旧金山）：** 台积电报告了其所称的首批基于CFET的集成电路——一个在约0.5–0.95 V供电范围内工作的**101级单片式CFET环形振荡器**，以及其所称的**全球最小6T SRAM位单元**——这建立在其2024年CFET反相器的基础上。据日本行业媒体报道，台积电以**2030年代**为CFET逻辑和存储器实用化的目标。IMEC展示了一种**混合晶向单片式CFET**，将(110)硅pMOS与(100)硅nMOS配对。
- **VLSI研讨会2026（6月14–18日，檀香山）：** 英特尔演示了**在Si(110)上采用2×2 RibbonFET、栅间距45nm、并结合PowerVia与直接背面接触的CFET反相器**——首次公开在同一流程中融合堆叠晶体管与背面供电。根据研讨会技术简报，三星展示了每个器件层堆叠三片纳米片、栅间距42nm的CFET（细节尚未从完整论文中得到确认）。
- **IMEC的2026年路线图**（据报道）将CFET定位为在**A7（0.7nm级）**世代前后可行，并将逻辑路线图延伸至约**2038年前后的0.3nm级**——这与CFET是2030年代初期（而非2020年代后期）的量产技术相一致。

二维沟道：真实进展与令人清醒的基准

- 在 **IEDM 2025** 上，IMEC报告了创纪录性能的**单层WSe_2 pFET**，以及与产业伙伴共同开发的新的晶圆厂兼容工艺模块——针对二维p型器件长期存在的短板（第2节）。
- 在 **VLSI 2026** 上，IMEC发表了其所称的**首个基于EUV、在300mm晶圆厂中实现50nm间距二维材料沟道n型和pMOS晶体管的集成路线**；相关工作通过芯片/小晶圆转移，在同一晶圆上实现了**MoS_2 nMOS与WSe_2 pMOS并排**的准CMOS。
- IMEC**2026年7月的一篇论文**带来了现实检验：基准对比显示，**在A2世代，二维沟道GAA CFET相对硅CFET并无接触多晶硅栅间距优势**，因为约 **36nm的CPP下限由接触决定**，而非由沟道静电特性决定。结论是：只有对接触和寄生参数进行激进的协同优化，二维沟道才能带来回报——这将设备重点转向接触金属化、中道电阻和低损伤沉积，而不仅仅是沟道薄膜本身。

背面供电：从研究论文到大批量制造

第4节所综述的BSPDN文献已成为量产现实。**英特尔18A**——首个采用PowerVia的节点——已进入大批量制造，Panther Lake于2026年初发布；**18A-P** 于2026年6月进入风险试产（据报道性能提升最高约9%）。在VLSI 2026上，台积电详细介绍了采用**超级电轨**（背面直接接触）的 **A16**，宣称**在相同功耗下**

比N2P速度提升8–10%；A16预计于2026年下半年至2027年进入量产（各方说法不一）。第4节描述的设备连锁需求——晶圆减薄、纳米TSV刻蚀、背面ALD、临时与永久键合、红外对准——如今已是一个量产市场。

光刻：High-NA研究进展与中国的EUV原型机

- **High-NA进入现场：** ASML 2026年第三季度业绩（2026年10月14日）中，41亿欧元的EUV系统销售额包含一台High-NA系统。据报道，英特尔于2026年初在俄勒冈D1X完成了一台 **EXE:5200B** 的验收，并计划在 **14A** 上采用High-NA；根据电话会纪要，三星和台积电分别计划在2028年前后和2030年前后实现High-NA的大批量使用。IMEC在其鲁汶300mm洁净室中安装了一台 **EXE:5200**，预计于2026年第四季度完成全面认证。
- **光刻胶成果：** 在SPIE先进光刻+图形化会议（2026年2月）上，IMEC报告称，在提高氧浓度的条件下进行曝光后烘烤，可改善**金属氧化物光刻胶的剂量响应**——这是一个降低剂量（提升产能）的手段。2026年晚些时候，IMEC报告称**化学放大光刻胶可延伸至High-NA**，以单次图形化实现低至**22nm间距**的随机逻辑线/间隔以及中心距 **28nm** 的通孔，目标是A14/A10的关键层——这一点值得关注，因为它表明High-NA上将不仅使用MOR，也会使用CAR。
- **中国：** 路透社于2025年12月报道，一个包括前ASML工程师在内的团队在深圳组装了一台**EUV原型机**，部分使用了旧款ASML系统的零部件。据报道该机器能产生EUV光，但尚未制造出可工作的芯片；其芯片目标为2028年，知情人士认为约2030年更为现实。此事未获官方来源证实，应视为早期研究性努力，而非本十年内的量产威胁。

封装与光子：CPO出货，混合键合时间表明朗

- **共封装光学投产：** 英伟达于2025年3月发布、面向2026年供货的 **Spectrum-X Photonics**（以太网）和 **Quantum-X Photonics**（InfiniBand）CPO交换机，基于**台积电COUPE**构建，其第一代采用SoIC-X将65nm电子芯片堆叠在光子芯片之上。COUPE于2026年下半年进入量产，后续世代计划集成到CoWoS封装中。日月光等厂商警示**缺乏CPO测试标准**——这一空白直接影响测试与检测设备需求。
- **混合键合时间表：** 据报道，台积电SoIC量产的键合间距约为 **6μm**。对于HBM，JEDEC将HBM4封装高度上限提高到 **775μm**（原为720μm），缓解了采用混合键合的压力；SK海力士在Hot Chips 2026上表示，混合键合对HBM4E尚未就绪，最早将在HBM5上采用，而据报道三星的态度更为激进。另据报道，SK海力士已就一套应用材料–Besi集成系统（2025年推出的Kinex芯片对晶圆键合机）下了首份混合键合量产订单。
- **面板与玻璃：** 台积电的 **CoPoS** 面板级（矩形、兼容玻璃芯）封装已列入其路线图，玻璃芯基板在全行业仍处于开发阶段（第14节）。

量子、铁电与MRAM里程碑

- **量子：** 2025年11月，IBM推出了120量子比特的 **Nighthawk** 处理器（218个可调耦合器）和实验性的 **Loon** 处理器，后者演示了基于qLDPC容错所需的组件；IBM还将主要量子处理器晶圆制造转移至 **Albany NanoTech的300mm设施**，称这使其研发速度翻倍。IBM预计到2026年底将出现经验证的量子优势结果，并以2029年为容错系统的目标——这是量子比特制造迁移到主流半导体设备上的一个清晰例证（第7节）。
- **铁电：** IMEC在VLSI 2026上展示了两项（面向FeFET的）铁电存储器进展；CEA-Leti与弗劳恩霍夫IPMS在欧盟 **FAMES中试线**内互换了铁电存储晶圆；一篇2026年3月的预印本报告了28nm FeFET基非易失6T SRAM（尚未经同行评审）。
- **MRAM：** 一个包括阳明交通大学（NYCU）、台积电和工研院在内的团队于2026年初报告了一种 **SOT-MRAM**器件，翻转时间约 **1ns**、保持时间>10年，并稳定了钨的β相——这是迈向可制造SOT叠层的一步，但尚未准备好直接集成到处理器中。据TechInsights（2026年5月）报道，台积电与恩智浦（NXP）推出了**16nm FinFET车规级eMRAM**产品，扩大了STT-MRAM的量产版图。

AI作为研究工具

AI在研究中的作用（第17.3节）如今已工业化：英伟达的 **cuLitho** 计算光刻平台已被台积电采用，AI驱动的检测、数字孪生和自主实验在SEMICON Taiwan 2026上占据了显著位置。

里程碑	场合/时间	意义
首批CFET电路（101级环形振荡器、6T SRAM）	台积电，IEDM 2025年12月	CFET从器件层面走向电路层面；以2030年代为量产目标
CFET + PowerVia + 直接背面接触	英特尔，VLSI 2026年6月	在同一流程中融合堆叠晶体管与背面供电
采用超级电轨的A16（相对N2P速度+8–10%）	台积电，VLSI 2026年6月	第二种BSPDN实现方案迈向量产
300mm上以EUV实现50nm间距二维n/pMOS	IMEC，VLSI 2026年6月	二维沟道进入晶圆厂兼容的集成路线
二维CFET在A2世代相对硅无CPP收益	IMEC，2026年7月	决定微缩下限的是接触，而非沟道
High-NA上CAR单次图形化至22nm间距	IMEC，2026年	将High-NA光刻胶选项拓展至MOR之外
COUPE CPO量产	台积电/英伟达，2026年下半年	硅光子成为量产封装流程
Nighthawk / Loon；300mm量子比特制造	IBM，2025年11月	量子制造转移到300mm设备上

值得关注（2026年末–2027年）

- **IEDM 2026（2026年12月）：** 更多CFET电路和二维沟道成果，以及二维接触电阻能否弥合IMEC所指出的差距。
- **High-NA认证：** IMEC的EXE:5200认证（目标2026年第四季度）、英特尔14A的客户承诺（2026年下半年–2027年上半年），以及ASML资本市场日（2027年6月10日）。
- **A16爬坡**以及背面直接接触供电的首批良率数据。

- HBM4E/HBM5的**混合键合**决策，以及集成式芯片对晶圆键合机的采用。
- **CPO规模扩展：** COUPE向CoWoS的迁移，以及逐步形成的CPO测试标准。
- **中国EUV原型机：** 任何经独立验证的、迈向图形化晶圆曝光的进展。
- 预计在2026年底前出现的**量子优势声明**，以及SOT-MRAM和FeFET迈向代工厂嵌入式存储器产品的进展。

附录：前沿技术关键缩略语

- **CFET** ——互补场效应晶体管；垂直堆叠的nMOS/pMOS。
- **ITV / MIV** ——层间通孔 / 单片层间通孔。
- **TMD** ——过渡金属二硫族化合物（如MoS_2、WSe_2）。
- **CNFET** ——碳纳米管场效应晶体管。
- **BSPDN / BPR** ——背面供电网络 / 埋入式电源轨。
- **DSA** ——定向自组装；**BCP** ——嵌段共聚物。
- **JJ** ——约瑟夫森结（超导量子比特元件）。
- **TLS** ——二能级系统（量子比特退相干来源）。
- **HZO** ——铪锆氧化物（铁电材料）。
- **FeFET / FeRAM / FTJ** ——铁电场效应晶体管 / 铁电随机存储器 / 铁电隧道结。
- **NCFET** ——负电容场效应晶体管。
- **MTJ** ——磁性隧道结；**TMR** ——隧穿磁阻。
- **STT / SOT** ——自旋转移矩 / 自旋轨道矩。
- **IBE** ——离子束刻蚀（MTJ图形化）。
- **CPO** ——共封装光学；**LNOI** ——绝缘体上铌酸锂。
- **IMC** ——存内计算；**PCM / RRAM** ——相变存储器 / 阻变存储器。
- **M3D** ——单片三维集成。
- **IGZO** ——铟镓锌氧化物（低漏电氧化物半导体）。
- **UWBG** ——超宽禁带（Ga_2O_3、金刚石、AlN）。
- **UCIe** ——通用芯粒互连标准。
- **TFET** ——隧穿场效应晶体管；**MESO** ——磁电自旋轨道逻辑。
- **cryo-CMOS** ——低温CMOS（量子控制电子电路）。

这些术语与文件15的路线图词汇一起，构成了半导体研究前沿的工作语言——它们是将定义未来十年制造、并在本数据库中反复出现的概念。

第24节：Hyper-NA EUV与光刻的终局

展望High-NA EUV（0.55 NA）之后，ASML和蔡司已公开讨论 **Hyper-NA EUV** 的概念——将数值孔径提高到0.55以上，或许接近约0.75——作为光学波长光刻可能的下一步、也可能是最后一步。其动机与以往每一次提高NA相同：提高单次曝光分辨率，以推迟或避免多重图形化的成本和套刻代价。但Hyper-NA面临严峻的物理挑战。进一步提高NA会加剧已迫使High-NA采用变形光学的**掩模三维与阴影效应**，可能需要更极端的变形比或全新的掩模概念（如更薄的或衰减相移型EUV掩模，或高n吸收层）。它还会进一步**缩小焦深**（焦深与NA^2成反比），要求更薄的光刻胶和更平整的晶圆。并且它将**进一步缩小视场尺寸**，使大芯片的拼接问题更加严重。光刻胶、掩模和量测生态都需要再一次飞跃。Hyper-NA究竟能否实现量产——抑或产业转而依靠EUV多重图形化、定向自组装和三维集成，在没有它的情况下继续微缩——是2030年代悬而未决的战略问题之一，其答案将影响数百亿美元的设备投资。

与此同时，研究人员持续探索完全绕开光学波长的光刻方法：**多束电子束直写**（大规模并行电子束，以克服单束产能瓶颈，用于无掩模或特种图形化）、分辨率前沿的**纳米压印**（见文件03），以及EUV与**DSA**修正（第6节）相结合，以达到比EUV单独更细的间距。光刻的终局很可能是**多元化**的——不是High-NA的单一继任者，而是一套互补技术的工具箱（在可行之处使用Hyper-NA、EUV多重图形化、DSA、自对准方案，以及针对特定应用的纳米压印），按照每一层所需的成本和分辨率逐层部署。这种多元化本身就是一个前沿，因为它要求晶圆厂和设备厂商掌握并整合比以往任何时候都更多样的图形化方法。

第25节：创新管线——资金、人才与长期博弈

本文件中每一项技术的背后，都有一个**人力与资金体系**，在十年或更长的时间尺度上将创意转化为可制造的技术——而这一体系本身正承受压力并发生转变，这将影响前沿所能交付的成果。

资金。 前沿半导体研究的资金来源包括企业研发（设备厂商占营收12–18%的研发预算，见文件19，以及代工厂巨额的开发支出）、联盟模式（IMEC和Leti的会员制结构，见文件15），以及由地缘政治竞争（文件18）催生的新一轮**政府资助**——美国《芯片与科学法案》（CHIPS法案）的研发部分和**国家半导体技术中心（NSTC）**、欧盟《芯片法案》的研究支柱、日本对Rapidus及其研究基础的支持，以及中国的国家集成电路产业投资基金（大基金）。在政府对半导体研究的资助衰退数十年之后，这种公共部门的重新介入正在重塑创新管线——资助着前沿所依赖的竞争前研究、中试线和人才培养。

人才。 产业面临公认的**人才短缺**——受过前沿半导体工作所需的深厚、跨学科技能（器件物理、材料科学、等离子体物理、精密机械、计算方法）训练的工程师和科学家太少。制造的地理扩张（文件18）加剧了这一挑战，因为美国、日本和欧洲的新晶圆厂都在争夺稀缺人才。人才培养已成为战略优先事项和补贴计划的组成部分，因为再多的资本也无法替代将前沿研究转化为可制造技术的人类专长。

长期博弈。 研究前沿最重要却最不被重视的特征，或许是其**时间尺度**。本文件中的技术不是明年的产品；它们是2020年代后期和2030年代的产品，是多年前开始的研究和还将持续多年的开发的成果。High-NA EUV从概念到首台客户机台用了十多年。CFET已研究多年——根据IMEC 2026年路线图（将其置于A7世代前后）以及台积电自身的2030年代目标——在2030年代初期之前不会进入量产。二维沟道

晶体管在2030年代之前可能都不会实现大批量生产。这种长周期特征意味着，产业的未来在相当程度上**已经可见**于今天的研究之中——今年IEDM和VLSI上的演示是对下一个十年制造的真实预览——而现在在资金、人才和设备开发方面所做的决策和投资，将决定哪些前沿得以实现、由谁实现。

这是研究前沿乃至整个数据库的终极信息：半导体进步是一项**漫长、协作、资本与人才密集型的事业**，在一个全球生态中、以远长于任何产品周期的时间尺度推进，并且日益成为经济与地缘政治力量的核心。这里综述的前沿研究，是这一事业伸向未来最远的地方——而打造制造工具的设备产业，现在是、将来也仍将是地球上最重要技术的战略核心。

最终综合：将前沿解读为一幅未来地图

本文件的二十五个章节合在一起，构成了一幅地图——不是半导体产业身在何处的地图，而是它将去往何方的地图。文件15所描述的每一项量产技术，在十年前都正是这里所综述的那种前沿研究：FinFET在成为英特尔22nm之前是实验室里的新奇事物；EUV在为数十亿颗芯片图形化之前是一项物理实验；GAA纳米片在成为三星SF3和台积电N2之前是IMEC的演示。因此，严谨的读者可以把本文件当作一件前瞻工具来使用：今天IEDM上的CFET集成预示着2030年代初期的工艺节点；300mm二维材料演示预示着2030年代的沟道；混合键合间距的缩小预示着将取代单片SoC的芯粒系统；铁电和自旋电子存储器预示着更加多样化的存储层级；量子和神经形态器件则预示着超越冯·诺依曼机的计算范式。

把这一切统一起来的——也是使本文件成为设备数据库的一部分、而不仅仅是一份器件物理综述的原因——是：每一个前沿只有在具备以规模化、高良率、可接受成本制造它的**制造能力**时才能成为现实。产业的历史，归根结底就是这种能力的历史：光刻刻画出越来越精细的特征，沉积与刻蚀构建并雕琢越来越薄、越来越具选择性的薄膜，键合与减薄在三维中实现越来越多的集成，量测则看见并控制这一切。这里所综述的前沿研究，既是器件物理的前沿，也是这种能力的前沿，而打造制造工具的设备产业，是每一次突破不可或缺的伙伴。

这是本文件的结束语，也恰好适用于整个数据库：计算的未来将在这里所描绘的实验室和中试线中被发明，但它将在半导体资本设备（SemiCap）产业所打造的晶圆厂和设备上被实现。前沿研究与制造它的设备是同一项事业的两半——而这项从原始硅片一直延伸到前沿物理的完整事业，正是本数据库所要描绘的。

文件 24 • FILE 24

洁净室设计、晶圆厂基础设施与公用工程


半导体晶圆厂是地球上要求最为严苛的建筑环境之一——在这里，空气比手术室洁净数千倍，温度被控制在百分之一摄氏度以内，地板的振动小到不足以让纳米级曝光变得模糊，而公用工程消耗的电力和水量相当于一座小城市。本数据库各处所描述的工艺设备离开这些基础设施便无法运转，而建造这些基础设施的成本极其高昂：一座领先制程晶圆厂的造价达200亿–300亿美元甚至更高，其中厂房与基础设施（“晶圆厂厂房外壳”及其公用工程）与设备本身一起构成了其中的很大一部分。本文涵盖洁净室分级与空气处理、振动与环境控制、化学品与气体输配、超纯水、废弃物处理、电力、静电放电（ESD）控制、自动化物料搬运、晶圆厂布局、建设经济性，以及建造晶圆厂的企业。

📊 可视化概览


原创示意图；Mermaid 图表可在 GitHub 上原生渲染。

晶圆厂剖面——洁净空气向下流动，经地板回流，配套设施位于下层

> 图注：天花板上的风机过滤单元（HEPA/ULPA）将洁净空气以层流方式向下吹送，流经设备所在的洁净室（ISO 1–3级），穿过开孔高架地板向下回流；下层的辅助层（Subfab）安置真空泵、射频电源、气体/化学品输配和尾气处理设备。微环境（FOUP与装载端口）使晶圆处于最洁净的环境中。



各项公用工程紧密相互依存——任何一项失效都可能导致晶圆报废



建造一座晶圆厂——规模与时间线

> 图注：造价200亿–300亿美元以上，其中设备约占70%–80%；从破土动工到首片晶圆需2–4年（达到满产需更久）；建造商包括Exyte（原M+W）、Turner、三星物产（Samsung C&T）等，建设本身已成为瓶颈；2026年：洁净室空间短缺被视为制约晶圆厂设备（WFE）的因素（泛林集团，2026年10月）。

```
Cost:   $20-30B+   |   Tools ≈ 70-80% of that
Time:   2-4 years groundbreaking → first wafer (longer to full ramp)
Built by: Exyte (M+W), Turner, Samsung C&T, ... ; construction is now itself a bottleneck
2026:   cleanroom space shortage flagged as a limit on WFE (Lam, Oct 2026)
```

---

1. 洁净室分级与空气处理

晶圆厂的决定性特征是**洁净度**。仅有几十纳米大小的空气颗粒就可能落在晶圆上并毁坏器件，因此空气必须极其洁净。洁净室依据 **ISO 14644-1** 标准分级，该标准按颗粒尺寸规定了允许的最大颗粒浓度。最洁净的半导体环境——即最关键的工艺区和光刻区中紧邻晶圆的空间——接近 **ISO 1–3级**（对应旧版美国联邦标准209E的1级至10级），意味着每立方米空气中基本不存在大于约0.1μm的颗粒。

实现这一点需要大规模的**空气处理**。空气持续通过 **HEPA（高效空气颗粒过滤器）** 和 **ULPA（超低穿透率空气过滤器）** 过滤，去除99.99%以上的颗粒，并以**层流（单向）下送风**方式循环，使任何产生的颗粒都被直接向下扫离晶圆，而不是在空间内循环。现代晶圆厂采用覆盖洁净室整个天花板的**风机过滤单元（FFU）**，将一道连续的过滤空气“幕帘”向下推送穿过工作区，并经高架地板回流。空气处理系统输送的风量极为庞大，是晶圆厂中最大的能耗设施之一。

一项关键的现代策略是**微环境**：与其让整个巨大的洁净室都保持最高洁净等级（成本极高），不如只在紧邻晶圆的小型封闭空间内维持最严格的洁净度——即在用于运送晶圆的 **FOUP（前开式晶圆传送盒）** 内部以及设备装载端口内部——而周围的**大开间（ballroom）**则保持相对宽松的等级。这大幅降低了成本和能耗，同时在关键之处保护了晶圆。

---

2. 振动、温度与湿度控制

除颗粒之外，晶圆厂环境还必须极其**稳定**：

- **隔振：** 光刻和量测设备所成像的特征尺寸仅有几纳米；即使是纳米级振幅的振动也会使图像模糊。晶圆厂建造在巨大的、相互隔离的混凝土基础上（通常是厚重的“华夫板”），最敏感的设备还安装在额外的主动或被动隔振系统上，整栋建筑经过专门设计，以衰减来自设备、人员走动乃至附近道路和地震的振动。
- **温度控制：** 尺寸稳定性和工艺可重复性要求严格的温度控制——洁净室内通常为±0.1°C，**光刻区则严格至±0.01°C**，因为晶圆、设备以及空气（影响光路）的热膨胀否则会使图形位置发生偏移。
- **湿度控制：** 相对湿度被控制在一个狭窄范围内，以控制静电效应、光刻胶行为和腐蚀。

这些环境要求使晶圆厂的暖通空调（HVAC）系统成为所有行业中最复杂、能耗最高的系统之一。

---

3. 化学品与气体输配

晶圆厂需要安全、高纯度地向数百台设备输配种类繁多的化学品和气体：

- **大宗气体与特种气体：** **洁净干燥空气（CDA）**和**氮气（N_2）**以巨大的用量输配，用于吹扫和气动；**特种工艺气体**（即文件16中的刻蚀、沉积和掺杂气体，其中许多有毒或可自燃）通过按严格安全标准（SEMI F15 及相关标准）设计的**气体输配盘和阀门分配箱（VMB）**输送。危险气体储存在专用的**气瓶间（gas bunker）**中，配备泄漏检测、自动切断和尾气处理装置。
- **化学品输配：** 高纯湿化学品（酸、碱、溶剂、研磨液）通过专用的化学品供应系统输配，并配有纯度、过滤和安全控制。
- **安全系统：** 由于许多气体和化学品具有急性危害，晶圆厂配备了大量的**气体检测、紧急切断、洗涤和围堵**系统，整个设施都围绕危险物料的安全处理而设计。

---

4. 超纯水（UPW）

晶圆厂消耗大量**超纯水**用于冲洗晶圆（文件10），超纯水制备是一项重要的基础设施。超纯水的纯度远超饮用水——电阻率 **>18.2 MΩ·cm**（纯水的理论最大值），**总有机碳低于0.5 ppb**，金属、离子、颗粒和溶解气体降至几乎无法检测的水平。超纯水通过多级工艺在厂内制备：**反渗透（RO）**去除溶解性固体，**电去离子（EDI）**和离子交换去除离子，**紫外线（UV）**处理分解有机物并杀灭细菌，**膜脱气**去除溶解气体，最后通过**超滤**去除残余颗粒。超纯水站规模庞大、能耗高且至关重要——没有它晶圆厂就无法运转——而由于水资源稀缺而珍贵（文件21），晶圆厂越来越多地配置大规模的**水回收与再利用**系统，以重复利用很大比例的用水。

---

5. 废弃物处理

晶圆厂产生大量危险的**液态和气态废弃物**，必须在排放前进行处理：

- **酸碱中和：** 废酸和废碱在排放前被中和至安全的pH值。
- **氢氟酸（HF）处理：** HF需要特殊处理，通常以氟化钙沉淀的形式处理。
- **溶剂回收与有机物处理：** 有机溶剂被回收或销毁。
- **研磨液与金属处理：** CMP研磨液和含金属废弃物经处理以去除并回收固体和金属。
- **尾气处理：** 使用点（POU）尾气处理和集中式尾气处理系统销毁或捕获有毒气体和温室气体（文件20、文件21）。

废弃物处理是晶圆厂基础设施和运营成本中的重要组成部分，也日益成为资源回收和环保合规的重点。

---

6. 电力基础设施

晶圆厂的电力需求极其庞大——一座大型领先制程晶圆厂需要 **100–500 MW** 的持续电力——而且电力必须格外**洁净和可靠**，因为哪怕仅持续几分之一秒的电力扰动，也可能毁掉整个晶圆厂内正在加工的晶圆，造成数百万美元损失。电力基础设施包括：

- **冗余的市电进线**和厂内变电站。
- **不间断电源（UPS）**和电能调节系统，用于穿越电网扰动并保护敏感设备。
- **严格的电能质量要求**（电压稳定性、谐波控制），远超一般工业标准。

供电可靠性是晶圆厂选址的关键考量因素，而晶圆厂巨大且不断增长的电力需求（由EUV和日益提高的工艺复杂度驱动）与文件21中的可持续发展挑战相互交织。

---

7. 静电放电（ESD）控制

静电放电（ESD）可能毁坏敏感器件并吸附颗粒，因此晶圆厂依据 **ANSI/ESD S20.20** 等标准实施全面的ESD控制：导电或耗散型**地板**、人员（腕带、防静电鞋）和设备的**接地**、中和空气中静电荷的**离子风机**，以及全厂范围内受控的材料。ESD控制既保护产品，也保护工艺。

---

8. 自动化物料搬运系统（AMHS）

在现代300mm晶圆厂中，晶圆价值过高、洁净要求过于严格，不适合人工搬运，因此晶圆采用自动化方式传送。**AMHS** 包括：

- **天车搬运系统（OHT）：** 在天花板轨道上运行的自动化小车，在设备与存储之间运送FOUP。
- **自动仓储（Stocker，STK）：** 用于FOUP的自动化存储。
- **区间（Interbay）与区内（Intrabay）**传送，连接晶圆厂的不同区域以及同一区域内的各台设备。

AMHS由晶圆厂的制造执行和调度系统协调，并通过标准化的交接协议（例如用于装载端口交接的 **SEMI E84** 等）与设备通信。自动化物料搬运对于大批量晶圆厂的产能、洁净度和追溯至关重要，其供应商包括大福（Daifuku）、村田机械（Murata Machinery）等专业厂商。

---

9. 晶圆厂布局

晶圆厂的物理布局经过精心优化。经典设计是**工艺区-维修通道（bay-and-chase）**布局（或称“大开间（ballroom）”布局）：设备按**工艺区（bay）**排列，从洁净侧进入，后方或下方的**维修通道（chase）**（辅助层/服务区）安置为设备提供支持的真空泵、电源、气体和化学品输配以及尾气处理装置。现代晶圆厂通常为多层结构：用于加工晶圆的**洁净室（生产）层**，正下方安置大部分辅助设备的**辅助层（subfab）**，以及用于空气处理和公用工程的其他楼层。**EUV**带来了特殊要求，包括为价值高昂、对污染敏感的掩模版提供专用的**掩模版存储与搬运（RSP——掩模版仓储/传送盒）**基础设施。布局优化——尽量缩短晶圆移动距离、组织工艺流程、高效利用昂贵的洁净室空间——是一门重要的工程学科，同时影响资本成本和运营产能。

---

10. 建设时间线与成本

建造一座领先制程晶圆厂是规模最大、最复杂的私人建设项目之一。一座新建（greenfield）领先制程晶圆厂造价达 **200亿–300亿美元甚至更高**，从破土动工到首次投产需要 **2–4年**（达到满产则更久），涉及数百台设备的协调安装、数英里长的管道和线缆，以及要求最高的洁净室和公用工程系统。建设通常采用

模块化、分阶段方式：先完成厂房外壳，再分批安装和验证设备。晶圆厂建设的规模、成本和周期，正是产能决策必须提前数年做出的原因（文件15），也是设备需求周期与晶圆厂建设浪潮紧密相连的原因（文件01）。

---

11. 主要晶圆厂建设企业

晶圆厂建设是一门专业学科，由少数具备洁净室建造和复杂公用工程集成能力的企业提供服务：

- **Exyte（原M+W集团）**——洁净室和高科技设施建设领域的全球领导者，建造了世界上许多最先进的晶圆厂。
- **Turner Construction、Mace及其他大型承包商**——参与重大晶圆厂项目，通常以合资形式进行。
- **三星物产（Samsung C&T）及其他韩国/亚洲建筑企业**——建造三星、SK海力士（SK hynix）等公司的巨型晶圆厂园区。
- **本地和专业承包商**，负责洁净室系统、机电管道（MEP）和公用工程集成。

随着补贴驱动的扩建浪潮（文件18、文件19）在美国、日本、欧洲和亚洲同时启动数十座新晶圆厂，晶圆厂建设行业已具有战略重要性——它使建设能力、熟练劳动力供应以及洁净室和公用工程系统的供应趋于紧张，并使晶圆厂建设本身成为新产能上线速度的瓶颈。自2025年以来，人工智能（AI）驱动的需求激增（HBM/DRAM、2nm逻辑、先进封装）在补贴驱动项目之上叠加了第二波紧迫的扩产潮；到2026年，设备厂商和存储器厂商已公开将可用洁净室空间不足列为制约行业产出的因素（见下文2025–2026年更新）。

归根结底，洁净室及其基础设施是半导体制造这出大戏上演的舞台。如果没有足够洁净的空气、足够稳定的环境、足够纯净的水、足够可靠的电力，以及足够自动化且无污染的搬运系统，地球上最先进的工艺设备也将毫无用处，无法在原子尺度上发挥性能。这些基础设施占据了晶圆厂成本和工程工作的很大一部分，而随着器件微缩和工艺复杂度上升，其在洁净度、稳定性、纯度、电力、用水和安全方面的要求日益严苛，使晶圆厂基础设施成为半导体事业中不可或缺且持续进步的支柱。

延伸分析：作为极端工程系统的晶圆厂

A. 晶圆厂的成本结构

了解一座领先制程晶圆厂200亿–300亿美元以上的成本花在何处，有助于理解为何晶圆厂是如此艰巨的工程。**工艺设备**是最大的单项组成部分，通常占总额的70%–80%——数百台价值数百万美元的系统，仅EUV光刻机（数台，每台约1.5亿–3.8亿美元）就占数十亿美元。**设施（厂房外壳与洁净室）**和**公用工程/基础设施**（空气处理、超纯水、电力、气体/化学品输配、尾气处理、废弃物处理）占其余的大部分——

而且这些并非廉价的普通建筑，而是按非凡公差设计的高度专业化系统。一个有用的思维模型是：晶圆厂建筑及其公用工程本身就是一台巨大的精密工程机器，专门用于创造和维持工艺设备所需的环境。基础设施成本随所要求的洁净度、稳定性和容量而增加，并随着每一代工艺节点要求的收紧，以及EUV和日益提高的工艺复杂度增加电力、用水和尾气处理负荷而不断上升。

B. 公用工程的相互依存

晶圆厂基础设施的一个决定性特征是其各公用工程系统之间**紧密的相互依存**，它们必须同时完美运行。工艺设备需要洁净、稳定的电力；电力和设备产生的热量必须由HVAC排除，同时将温度保持在百分之一摄氏度以内；HVAC输送巨量的过滤空气，这些空气必须经过调节并再循环；设备消耗超纯水，超纯水必须被制备、使用并大部分回收；设备消耗气体和化学品，这些物料必须安全输配，其尾气必须处理，其废弃物也必须处理。任何一个系统发生故障——一次电压骤降、一次HVAC故障、一次断水、一次供气问题——都可能使整个晶圆厂停摆，并使价值数百万美元的在制晶圆报废。这种相互依存使晶圆厂运营成为一场持续不断、高风险的公用工程协同调度，也使**可靠性与冗余**变得至关重要：关键系统采用双重配置、持续监控，并由UPS和应急系统作为后备，因为一次计划外中断的代价是巨大的。

C. 基础设施的可持续发展维度

晶圆厂的环境足迹（文件21）在很大程度上也是由其基础设施决定的。**HVAC与空气处理**系统是最大的能耗设施之一（持续过滤和调节巨量空气）；**超纯水**制备和**水回收**系统决定了用水量和循环利用率；**尾气处理**系统决定了温室气体和有毒排放的控制水平；**电力**基础设施则决定了晶圆厂巨大的电力需求以何种清洁度和效率得到满足。随着可持续发展压力加大，基础设施设计日益针对能效（热回收、高效冷水机组和风机、降低待机能耗）、水循环（多回路回收）和排放控制进行优化——这使晶圆厂“后台”的公用工程成为改善行业环境绩效的核心舞台，尽管晶圆厂电力和用水需求的持续增长（由EUV和日益提高的复杂度驱动）正朝着相反的方向推动。

D. 晶圆厂选址的地理学

晶圆厂建在何处，由一套复杂的考量决定，其中基础设施起着核心作用。经典要求——**充足、可靠、清洁的电力；充沛的水源；稳定的地质条件（低地震/振动风险）；熟练劳动力；邻近供应链；以及政府支持**——解释了晶圆厂在历史上集中于特定产业集群的原因（台湾的新竹/台南、韩国、美国部分地区、日本，以及越来越多的欧洲地区）。2022年后补贴驱动的地理分散化（文件18）与这些要求发生了碰撞：在新地点（亚利桑那、俄亥俄、德国、日本）建设晶圆厂，需要建立成熟集群早已具备的电力、水、供应链和人才基础设施，这也是这些项目面临更高成本、更长周期和执行挑战的部分原因（例如，英特尔（Intel）于2025年2月将其首座俄亥俄晶圆厂的完工时间推迟至2030–2031年；与之形成对比的是，台积电（TSMC）亚利桑那基地加快了第二座晶圆厂的进度，并将其在美投资承诺扩大至1,650亿美元）。干旱地区（亚利桑那）的水资源可得性、电网容量与清洁度，以及熟练建筑和运营劳动力的可得性，都是决定补贴驱动的扩建能在何处取得成功的现实约束。因此，晶圆厂选址既是一个经济或政治问题，同样也是一个基础设施问题，而基础设施要求既有助于解释该行业历史上的集群化，也有助于解释其当前地理分散化过程中的摩擦。

E. 建设瓶颈

全球同时掀起的晶圆厂建设浪潮（由补贴和AI需求驱动）揭示出**建设本身**已成为瓶颈。同时建造数十座世界上最复杂的工厂，使专业洁净室和公用工程系统、经验丰富的晶圆厂建设企业（Exyte和少数几家其他企业），尤其是**熟练劳动力**（建造洁净室和安装公用工程的专业工种）的供应都趋于紧张。建设延误、成本超支和劳动力短缺已影响到多个重大项目（2026年，泛林集团（Lam Research）指出洁净室空间短缺可能限制行业产出，美光（Micron）则表示增加供应需要增加洁净室空间），而建设和验证一座晶圆厂所需的周期（2–4年）意味着今天的建设决策决定了数年后的产能。对设备行业而言，建设瓶颈是对新产能——进而对设备需求——上线速度的现实约束，它与设备交货周期（文件15）相互作用，共同决定了行业扩张的实际步伐。浇筑混凝土、安装空气处理机组、铺设管道这些看似平凡的工作，与工艺设备中的奇异物理学一样，竟成为决定计算未来的真正门控因素。

进一步分析：晶圆厂运营与稼动率经济学

A. 晶圆厂运营的经济学

晶圆厂的竞争力不仅取决于建造，更取决于**高效运营**，而晶圆厂运营的经济学由少数几个关键指标主导。**利用率**——使昂贵的设备和巨大的固定成本设施保持接近满负荷运行——至关重要，因为晶圆厂巨大的固定成本（200亿–300亿美元以上投资的折旧、设施与公用工程的间接费用）必须分摊到尽可能多的产出上；利用率不足的晶圆厂会大量失血。**良率**（文件15、文件25）决定了这些产出中有多少可以销售。**生产周期**（晶圆在厂内停留的时间，通常为3–4个月）影响响应速度和库存。而**设备综合效率（OEE）**——设备可用率、性能和质量三者的乘积——反映了设备的使用效率。良好地运营一座晶圆厂，意味着要在数千台设备和上千道工艺步骤中，全年无休（24/7/365）地持续最大化利用率和良率、最小化生产周期和成本——因为无论晶圆厂是否运转，固定成本都在持续发生。这种卓越运营是真正的竞争优势：台积电的声誉既建立在其技术之上，同样也建立在其运营纪律（高利用率、快速的良率爬坡、可靠的执行）之上；在资本密集、周期性强的行业中，运营良好与运营不善的晶圆厂之间的差距，可能就是盈利与亏损之间的差别。

B. 稼动率与停机成本

由于晶圆厂巨大的固定成本和在制晶圆的价值，**设备稼动率**至关重要，而**停机**的代价极其高昂。一次计划外的设备故障可能使某道工艺步骤停顿，造成整个流程积压，而在最糟糕的情况下（电力、HVAC、水或污染异常），会导致大量价值数百万美元的在制晶圆报废。这使得**可靠性和预防性维护**（文件20、文件22）备受重视：设备按周密的计划进行维护，关键子系统受到持续监控，预测性维护（利用机器学习分析传感器数据）力求在部件失效前进行维修，而设施的关键公用工程系统均采用双重配置并由UPS和应急系统作为后备。其经济账一目了然：防止停机的冗余和维护成本，远低于其所避免的停机和报废成本。这就是晶圆厂在可靠性、冗余和预测性维护上大量投入的原因，也是**设备可用率**（OEE的关键组成部分）成

为被密切关注的指标、并成为设备选型重要因素的原因——一台良率表现良好但频繁停机的设备，其价值远低于其规格参数所显示的水平。例如，EUV在历史上的可用率挑战与其产能问题一样，都是其被采用的障碍；在使EUV适用于大批量制造的过程中，提高稼动率与提高光源功率同样重要。

C. 爬坡——从首片晶圆到全面量产

使一座新晶圆厂（或一个新工艺节点）从首片晶圆走向全面、盈利的量产——即**爬坡**——是晶圆厂运营中最具挑战性、影响最深远的阶段之一，它将基础设施、设备、工艺和良率学习紧密联系在一起。一座新晶圆厂必须安装和验证数百台设备、整合完整的工艺流程、沿学习曲线推高良率（文件15），并将产出扩大到满产——这一过程需要数年时间，且充满良率、设备和集成方面的风险。爬坡的速度和顺畅程度是决定性的竞争因素：爬坡更快的晶圆厂能更早实现盈利，抢占利润丰厚的早期节点市场，并更快地摊销其巨额固定成本。晶圆厂的地理分散化（文件18）使爬坡更加复杂，因为位于不太成熟地区（亚利桑那、德国、日本）的新晶圆厂必须建立成熟集群早已具备的人才、供应链和运营能力——这也是这些项目面临爬坡挑战的部分原因。爬坡是基础设施（本文）、设备（各设备章节）、工艺（文件02、文件15）和人员汇聚的环节，也是卓越运营受到最严峻考验的环节——这使它与技术本身一样，成为晶圆厂和制造商成败的核心决定因素。本文所描述的平凡基础设施——洁净室、公用工程、自动化——正是爬坡以及盈利性大批量制造这出高风险大戏得以上演的不可或缺的舞台。

🆕 2025–2026年更新：最新进展（截至2026年11月）

洁净室空间成为硬性约束

2026年最重要的基础设施动态是：**可立即投入使用的洁净室空间**——而不仅仅是设备供应——已成为行业扩充产能速度的限制因素。AI驱动的上行周期——面向AI服务器的HBM和常规DRAM、2nm逻辑工艺爬坡，以及CoWoS类先进封装——到来之时，许多补贴时代的厂房仍在建设中。在2023年下行周期中暂缓新建项目的存储器厂商受到的冲击最大：美光表示，增加供应需要增加洁净室空间，并且目前尚无法判断供需何时恢复平衡；据报道，韩国业内人士和券商预计，2026–2027年存储器供应增长将受到洁净室可用空间有限的制约。在2026年10月21日的财报电话会议上，**泛林集团**明确指出洁净室空间短缺和零部件供应约束可能限制行业产出，尽管其同时预计2026年WFE处于1,500亿美元区间的中段，并初步预计2027年将超过2,000亿美元。

这对基础设施生态系统的实际影响包括：

- **“先建厂房”策略：** 厂商在设备订单确定之前就先行建设厂房和洁净室空间，以便设备一到货即可搬入；据报道，三星（Samsung）加快了平泽P5的洁净室建设，SK海力士则将其龙仁产业集群首座晶圆厂的目标定在2027年第一至第二季度前后。
- **收购现有空间：** 收购或改造现有晶圆厂已成为比新建更快的扩产途径（例如，据报道美光收购了一处台湾晶圆厂厂址以增加洁净室空间）。

- **封装洁净室：** 先进封装产线（CoWoS、HBM堆叠、混合键合）如今需要接近前道的洁净度，并与前道争夺同一批承包商、过滤系统和AMHS供应商；SK海力士在印第安纳州约38.7亿美元的封装工厂以及美光在新加坡约70亿美元的HBM封装设施即为例证。

2025–2026年主要晶圆厂建设里程碑

项目	截至2026年11月的状态	基础设施要点
台积电亚利桑那（凤凰城）	1号厂自2024年底起以4nm量产；2号厂进度提前，据报道于2026年下半年开始设备搬入，目标于2027年下半年实现3nm量产；3号厂（2nm/A16）地基工程进行中	在美投资承诺总额提高至1,650亿美元（2025年3月）；熟练劳动力短缺曾被列为延误原因之一
美光，克莱（纽约州）	2026年1月16日举行奠基仪式；规划最多四座晶圆厂，首期目标约2030年	2026年进行场地工程，随后开始主体结构建设；美国规模最大的洁净室项目之一
英特尔俄亥俄	首座晶圆厂完工时间推迟至2030–2031年（2025年2月宣布）	说明厂房建设可以放缓以匹配需求
SK海力士龙仁（韩国）	1号厂目标2027年	多晶圆厂存储器产业集群的一部分，需要大量新增电力和水资源
Rapidus IIM-1（北海道千岁）	自2025年7月起运行2nm全环绕栅极（GAA）原型；大批量生产（HVM）目标为2027财年下半年	在压缩工期内建成的新建领先制程洁净室

电力与用水面临新压力

晶圆厂对电力的需求（每个大型厂区100–500 MW）如今与其所供应的AI数据中心直接竞争。电网并网排队、变电站交付周期和变压器短缺——这些拖慢数据中心建设的约束——同样影响晶圆厂选址，而韩国、台湾、日本和美国的新建存储器与逻辑产业集群都需要专门的电力和水利项目。大量使用EUV的工艺节点以及不断增加的工艺步骤数，持续推高每片晶圆的能耗和超纯水需求，进一步推动了对热回收、高效冷水机组和FFU以及多回路水回收的投资（文件21）。

化学品、PFAS与设施系统

欧盟全面的全氟和多氟烷基物质（PFAS）限制取得进展：欧洲化学品管理局（ECHA）风险评估委员会（RAC）的最终意见和社会经济分析委员会（SEAC）的意见草案于2026年3月26日发布，支持在欧盟范围内实施限制，并给予有时限的豁免；最早的禁令预计不会早于2028年底生效。含氟聚合物在晶圆厂基础设施中无处不在——化学品和超纯水输配中的PFA/PTFE管道和阀门、密封件、过滤器壳体以及湿法工作台部件——因此设施设计方和零部件供应商正密切关注豁免范围。

晶圆厂基础设施的供应链

- **设备相关零部件：** 泛林集团关于零部件约束的表态，反映出真空、射频、阀门和精密零件领域更广泛的紧张局面；在中国，据2026年8月的报道，真空阀门和射频电源仍有约80%依赖外国供应。
- **本土化：** 中国推动国产设备（据报道，2025年国产设备约占所用设备的35%）的努力已延伸至设施系统和AMHS，据报道新增产能被要求采购一半以上的国产设备。

- **印度：** 据报道，泛林集团于2026年10月宣布在印度投资约12亿美元用于半导体零部件制造，这是围绕印度首批晶圆厂和外包封装测试厂商（OSAT）建立本地供应基础的更广泛努力的一部分。

晶圆厂内部的AI

设施运营是AI的早期受益领域：晶圆厂公用工程的数字孪生、针对真空泵、冷水机组和FFU的预测性维护，以及AI辅助的AMHS调度和能源负荷调度，都是SEMICON Taiwan 2026（包括其“智慧工厂专区（Smart Fab Zone）”）的突出主题。

值得关注的动向（2026年底–2027年）

- 洁净室空间短缺是否真的会限制2027年WFE，或者随着2,000亿美元以上WFE预测接受检验，“先建厂房”的建设能否迎头赶上。
- SK海力士龙仁1号厂、台积电亚利桑那2号厂设备搬入以及美光纽约主体结构建设的时间进度。
- 新晶圆厂集群在与AI数据中心竞争中面临的电网和电力设备约束（变压器、变电站）。
- 欧盟PFAS限制的最终文本，以及针对晶圆厂管道、密封件和过滤系统的豁免范围。
- 随着多个超大型项目同时进入高峰期，美国、日本和欧洲的建筑劳动力可得性。

文件 25 · FILE 25


半导体测试、特性表征与可靠性

当一片晶圆经过上千道工艺步骤、裸片（die）全部制造完成之后，仍然存在最后一个不可或缺的问题：**芯片真的能工作吗？它们能持续工作下去吗？**回答这一问题正是**测试、特性表征与可靠性**的领域——这些学科负责验证功能、将良品裸片与不良裸片分拣开来、测量器件参数，并确保产品能够在实际使用中经受多年的考验。测试是一个有别于晶圆厂设备（WFE）的独立设备生态系统，由不同的供应商主导（爱德万测试（Advantest）、泰瑞达（Teradyne）、Cohu、FormFactor）；随着芯片日益复杂、先进封装和芯粒（Chiplet）要求进行已知良品裸片测试，以及AI加速器和汽车应用使未被检出缺陷的代价越来越高，测试的重要性和成本都在上升。本文涵盖晶圆分选测试与探针测试、自动测试设备、器件特性表征、封装级与系统级测试、3D/芯粒测试、失效分析、供应商格局，以及测试成本不断上升的挑战。

📊 可视化概览

原创示意图；Mermaid 图表可在 GitHub 上原生渲染。

测试流程——以及已知良品裸片（KGD）把关为何对芯粒至关重要



为何KGD在多裸片封装中至关重要

> 图注：若每颗裸片的良品率为95%，则由8颗裸片组成的封装良率仅为0.95^8≈66%——而一颗坏裸片就会浪费所有良品裸片以及昂贵的封装。→ 因此必须在组装**之前**对每颗裸片进行彻底测试。

```
If each die is 95% good, a package of 8 dies yields only 0.95^8 ≈ 66%
— and one bad die wastes ALL the good dies + the costly package.
→ Test each die thoroughly BEFORE assembly.
```

测试成本正在结构性上升

> 图注：推高因素——单颗SoC功能增多、高速I/O、KGD/3D测试、AI与汽车可靠性要求（十亿分之一级缺陷率）；应对措施——提高并行度、可测试性设计（扫描/BIST）、自适应/AI测试、以系统级测试取代老化测试。

```
Drivers ↑ :  more functions per SoC · high-speed I/O · KGD/3D test ·
             AI + automotive reliability (parts-per-billion defects)
Responses :  more parallelism · Design-for-Test (scan/BIST) ·
             adaptive/AI test · System-Level Test replacing burn-in
```

---

1. 晶圆分选/探针测试

第一次测试在**晶圆级**进行，即在晶圆切割之前——称为**晶圆分选测试（wafer sort）**、**探针测试（probe）**或**晶圆测试（wafer test）**。晶圆上的每一颗裸片都在原位接受电性测试以确定其能否正常工作，从而在产生封装成本之前识别出有缺陷的裸片。

- **探针卡：** 测试机与裸片之间的电气接口是**探针卡**，其上带有精细的触针，与裸片的焊盘或凸点接触。类型包括**悬臂式（针式）探针卡**、**垂直式探针卡**和**基于MEMS的**探针卡（最先进的类型，用于细间距、高引脚数和高频测试）。探针卡技术至关重要且要求严苛——触针必须能够数千次与微小焊盘建立可靠、低电阻的连接而不造成损伤。**FormFactor** 是领先的探针卡供应商，Technoprobe和MPI（旺矽科技）也占有重要地位。
- **参数测试：** 除功能测试之外，**参数测试**测量器件的基本参数——晶体管阈值电压（Vt）、驱动电流、漏电流以及静态电源电流（**IDDQ**）——测试对象是放置在裸片之间划片道上的测试结构，为晶圆厂提供工艺监控反馈。
- **良率分档：** 裸片按功能和速度标准进行测试，并按性能等级和合格/不合格进行分类（“分档”，binning）。由此得到的**晶圆良率图**反馈至晶圆厂的工艺控制和良率学习工作中（文件15）。

---

2. 自动测试设备（ATE）

芯片的功能测试由**自动测试设备（ATE）**完成——这是一种精密而昂贵的测试机，它向器件施加输入信号图形，并在不同电压和温度下以全速将输出与期望结果进行比对。ATE是一个主要的设备类别，有其自身的领导者，不同类型的器件需要不同的测试机：

- **逻辑/SoC ATE：** 测试复杂的数字和混合信号片上系统（SoC）器件，覆盖逻辑、嵌入式存储器、模拟/射频模块、电源管理和高速I/O（SerDes）。领先平台包括**爱德万测试的V93000**和**泰瑞达的UltraFLEX/UltraFLEXplus**。随着芯片集成更多功能（射频、高速I/O、电源），需要配备大量仪器的测试机，SoC测试的难度日益增加。
- **存储器ATE：** 测试DRAM和NAND，其挑战在于以大规模并行方式高效测试海量存储单元。领先平台包括**爱德万测试的T5800系列**和**泰瑞达的Magnum**（泰瑞达于2025年8月推出的 **Magnum 7H** 面向从HBM2E到HBM4/HBM4E的高带宽内存（HBM）器件）。HBM已成为要求最高的存储器测试细分领域，因为堆叠裸片必须在晶圆级、裸片级和堆叠级以极高的I/O速度进行测试。

- **并行测试经济学：** 由于测试时间直接决定成本，ATE会**并行测试多颗器件**（同时测试数十到数百颗器件），并行度是一个关键的经济杠杆——更多的并行测试工位可以在单位时间内将昂贵的测试机成本分摊到更多器件上。

ATE与**分选机（handler）**（将器件送至测试机并按测试结果分拣）和**接触器/测试座（contactor/socket）**（与封装器件的电气接口）配合工作——该市场由**Cohu**领先，爱德万测试和泰瑞达也供应分选机。

---

3. 器件特性表征

除合格/不合格测试之外，**器件特性表征**测量晶体管和互连的详细电学行为，用于工艺开发和可靠性认证：

- **CV/IV测量：** 电容-电压和电流-电压曲线可提取基本参数——阈值电压（Vt）、亚阈值摆幅（SS）、漏致势垒降低（DIBL）、迁移率和漏电流——表征晶体管的开关性能。
- **互连与时序表征：** **时域反射法（TDR）**和高频测量用于表征互连。

可靠性表征

可靠性测试通过对器件施加应力并外推失效率，来预测器件能否经受多年的工作：

- **TDDB（时间相关介质击穿）：** 对栅介质施加应力以预测其寿命。
- **电迁移（EM）：** 以高电流密度对互连施加应力以预测金属线失效，使用**布莱克方程（Black's equation）**建模；互连从铜向钌和钼的转变（文件04、文件15）改变了电迁移行为，需要重新进行表征。
- **HCI（热载流子注入）：** 表征高能载流子导致的晶体管退化。
- **BTI（偏压温度不稳定性）：** **NBTI（负偏压）**和**PBTI（正偏压）**表征阈值电压在偏压和温度作用下随时间的漂移——这是先进工艺节点的关键可靠性问题。

这些可靠性机制必须经过表征和建模，以便设计人员为其产品设置保护裕度以满足寿命目标——随着器件微缩和新材料的引入，这一过程的要求越来越高。

---

4. 封装级与系统级测试

裸片完成封装（文件11）后，还要进行进一步测试，以确保封装后的产品能正常工作且可靠：

- **老化测试（Burn-in）：** 封装器件在高温和高电压下承受应力（依据 **JEDEC** 标准），以加速暴露**早期失效**——通过加速应力筛除那些在实际使用中会过早失效的薄弱器件。

- **终测（Final test）：** 封装器件在不同电压和温度下接受全面测试，以验证其最终形态满足规格要求。
- **系统级测试（SLT）：** 在模拟实际应用的环境中测试器件（运行真实软件或具有代表性的工作负载），以捕获结构化ATE测试图形可能遗漏的、与系统相关的细微故障。SLT对于复杂SoC日益重要，并越来越多地被用作**老化测试的补充或部分替代**，因为在先进工艺节点上，某些失效模式只有在真实运行条件下才会显现。

---

5. 3D IC与芯粒测试

先进封装和芯粒（文件11）带来了深刻的新测试挑战，因为一颗坏裸片就可能毁掉一个昂贵的多裸片组件：

- **已知良品裸片（KGD）：** 在将裸片堆叠或集成到昂贵的封装之前，每颗裸片都必须经过测试并确认为“已知良品”——因为即使只集成一颗有缺陷的裸片，也会浪费所有其他裸片和昂贵的封装。因此，在晶圆级或单颗裸片级进行KGD测试必不可少；而对于设计为在封装内测试的芯粒，KGD测试比传统独立芯片更加困难。
- **晶圆级老化：** 在组装前于晶圆级对裸片施加应力。
- **裸片间互连测试：** 组装后，堆叠或并排裸片之间的连接（微凸点、混合键合、中介层布线）必须进行连通性和性能测试。
- **测试访问：** 相关标准（如用于3D测试访问的IEEE 1838，以及UCIe等芯粒互连标准中的测试条款）提供了在多裸片封装内测试单颗裸片的访问机制。

芯粒的日益普及使KGD和3D测试成为测试领域增长最快、挑战最大的方向之一，直接影响先进封装的良率和成本。

---

6. 失效分析工具

当器件在开发、认证或现场使用中失效时，**失效分析（FA）**借助一套精密的工具来查找根本原因：

- **FIB-SEM（聚焦离子束/扫描电子显微镜）：** 精确铣削截面并成像，使工程师能够在精确位置“切入”器件观察缺陷。供应商为**赛默飞世尔（Thermo Fisher，FEI）和蔡司（ZEISS）**。
- **TEM截面分析：** 对失效部位进行原子分辨率成像（文件23）。
- **OBIRCH（光束诱导电阻变化）**和 **EMMI（光发射显微镜）：** 通过探测故障的光学或热学特征来定位缺陷（短路、漏电）。
- **X射线断层扫描（CT）：** 以无损方式对封装和3D组件的内部结构成像，以发现空洞、裂纹和键合缺陷。

失效分析对于良率学习和可靠性改进至关重要，它提供的根因认识驱动着工艺和设计的修正。

7. 供应商格局

类别	领先供应商
逻辑/SoC ATE	爱德万测试、泰瑞达
存储器ATE（含HBM）	爱德万测试、泰瑞达
测试分选机	Cohu、爱德万测试、泰瑞达
探针卡	FormFactor、Technoprobe、MPI
测试座/接触器	Cohu、Smiths Interconnect、Yokowo（横尾）
失效分析	赛默飞世尔、蔡司、滨松光子（Hamamatsu）
系统级测试	爱德万测试、泰瑞达、Cohu及专业厂商
共封装光学（CPO）测试 （新兴领域，2025–2026年）	ATE供应商、探针卡厂商（如FormFactor）以及光子测试专业厂商；相关标准仍不成熟

ATE市场基本上是**爱德万测试与泰瑞达**的**双寡头垄断**，**Cohu**在分选机和接触器领域领先，**FormFactor**在探针卡领域领先。这是一个有别于晶圆厂设备的独立生态系统，有其自身的发展规律，但与相同的终端市场周期紧密相连，并日益受到推动整个行业的先进封装和AI芯片趋势的影响。到2025–2026年，这种联系已占据主导地位：爱德万测试报告称，受益于AI加速器测试，其SoC测试机市场份额从2024年的约56%升至2025年的约66%；2026年第一季度，AI相关需求约占泰瑞达营收的70%（见下文2025–2026年更新）。

8. 日益突出的测试成本问题

历史上，测试在芯片总成本中只占不大的比例，但这一比例正在**上升**，其驱动因素有多个：芯片更加复杂（需要测试的功能更多、测试图形更多、测试时间更长）；先进封装和芯粒要求进行**KGD和3D测试**；AI加速器和汽车芯片要求接近零的缺陷率（推动更彻底、更长时间的测试以及SLT）；高速I/O和射频集成需要配备大量仪器的昂贵测试机。**测试成本在总拥有成本中的占比**在先进工艺节点上日益受到关注，业界正采取多种应对措施——提高测试并行度、采用更智能的（自适应、机器学习驱动的）测试将精力集中在可能出现缺陷之处、以**系统级测试**取代昂贵的老化测试，以及采用使芯片测试成本更低的可测试性设计（DFT）技术。这一挑战对于最复杂、对可靠性要求最高的产品尤为严峻——而这些恰恰是处于行业增长核心的AI和汽车芯片。

因此，测试与特性表征闭合了制造环路：它们验证本数据库中所描述的非凡制造工艺是否真正生产出了能够工作且可靠的器件，并为推动持续改进的良率和可靠性学习提供输入。随着芯片日益复杂、3D集成和芯粒不断普及，以及应用领域（AI、汽车、安全关键系统）使未检出缺陷的代价不断提高，测试的重要

性和成本都在上升——这使其不再是后道的附属环节，而是半导体事业中不可分割且日益重要的组成部分，拥有自己不可或缺的设备生态系统，以及在KGD、3D、系统级和AI驱动测试方面的前沿挑战。

延伸分析：测试经济学、可测试性设计与芯粒挑战

A. 测试经济学

测试成本从根本上是**测试时间 × 测试机成本 ÷ 并行度**的函数，而每一个杠杆都影响着其经济性。**测试时间**取决于器件的复杂度和所要求的彻底程度——功能更多、测试图形更多、可靠性筛选更多，都会延长测试时间。**测试机成本**取决于所需的仪器——用于简单逻辑芯片的测试机远比还需处理高速SerDes、射频和电源的测试机便宜，因此现代SoC集成多种多样的功能推高了测试机成本。**并行度**——同时测试多颗器件——是降低单颗器件成本的主要杠杆，业界一直在不懈地提高并行度（存储器同时测试数百颗器件，逻辑芯片同时测试多颗）。矛盾在于，随着器件日益复杂、可靠性要求日益严格，测试时间和测试机成本不断上升，而并行度带来的抵消性收益终将饱和——这就是为何在先进工艺节点上以及对于最复杂的产品而言，**测试成本在总成本中的占比正在上升**，也是测试经济学已成为一个真正值得关注的问题、而非可忽略不计的零头的原因。

B. 可测试性设计（DFT）

应对测试成本和复杂度上升的一项关键措施是**可测试性设计（DFT）**——从一开始就将芯片设计为可高效测试。DFT技术包括**扫描链**（将触发器连接成移位寄存器，从而可以控制和观测内部状态）、**内建自测试（BIST）**（自主测试存储器和逻辑模块的片上电路，减少对外部ATE的依赖）、**边界扫描**（JTAG，用于测试互连）以及减少测试数据量的**压缩**技术。DFT以少量的硅面积和设计投入换取测试时间和ATE需求的大幅减少，已在先进工艺节点上变得不可或缺。对于3D和芯粒产品，DFT扩展到**测试访问架构**（IEEE 1838，以及UCIe和其他芯粒标准中的测试条款），使封装内的单颗裸片能够被访问和测试——没有这些架构，多裸片产品根本无法以经济的方式进行测试。

C. 已知良品裸片的必要性

芯粒和3D集成革命（文件11、文件23）使**已知良品裸片（KGD）**测试成为测试领域最关键、最具挑战性的方向之一。其逻辑一目了然：假设一个封装集成了八颗芯粒，每颗裸片为良品的概率为95%，那么八颗全部为良品（因而封装合格）的概率仅约为66%——而每一个有缺陷的封装浪费的不仅是那颗坏裸片，还有所有良品裸片以及昂贵的封装。随着裸片数量增加、封装日益昂贵（一个高端AI加速器封装集成了巨大的价值），集成哪怕一颗坏裸片的代价都变得难以承受，因此必须在组装**之前**对每颗裸片进行彻底测试并确认其为已知良品。但KGD测试很难：设计为在封装内测试的裸片可能缺乏进行完整独立测试所需的I/O和访问通道，细间距接口难以探测，而且测试必须足够彻底，才能捕获那些否则只会在昂贵的组装之后才显现的缺陷。因此，KGD是芯粒时代的核心使能因素——也是核心挑战——推动了对先进晶圆级和裸片级测试能力的需求。

D. 可靠性的利害关系

对于推动行业增长的应用——**AI加速器**（大规模训练中的单个故障代价高昂）尤其是**汽车和安全关键**系统（失效可能危及生命）——未被检出缺陷的代价巨大，可靠性门槛也相应地极为严苛。汽车芯片必须通过 **AEC-Q100** 认证，满足以**十亿分率（DPPB）**衡量的近零缺陷率以及功能安全标准（**ISO 26262**），这推动了更彻底、更长时间的测试，更多的老化测试或系统级测试，以及广泛的可靠性表征（TDDB、电迁移、BTI、HCI——见第3节）。不断提高的可靠性要求是推动测试成本和复杂程度上升的主要力量，也使测试不再是后道的例行公事，而是这些应用赖以存在的安全性和可信性的关键保障。

E. 系统级测试与未来

系统级测试（SLT）——在逼真的应用环境中运行封装器件——这一趋势反映了这样一个现实：在先进工艺节点上，某些失效模式（细微的时序、功耗、热和相互作用效应）无法仅靠结构化ATE测试图形捕获，必须通过按实际使用方式运行芯片才能暴露。SLT越来越多地被用作传统老化测试（成本高、耗时长）的**补充**和部分**替代**，并在复杂SoC、AI芯片和汽车零部件中不断增长。展望未来，测试路线图受到与行业其他部分相同的力量塑造：更复杂和异构（芯粒）的产品要求KGD和3D测试，更高的可靠性要求需要更彻底的筛选，以及**AI与自适应测试**的应用（将测试精力集中在统计上可能出现缺陷之处，利用机器学习分析测试数据以优化覆盖率和成本）。因此，测试从后道的附属环节上升为半导体事业中不可分割、不断增长且日益精密的组成部分——拥有自己不可或缺的设备生态系统（爱德万测试、泰瑞达、Cohu、FormFactor），以及在芯粒、AI和汽车时代的前沿挑战。

进一步分析：测试成本危机与自适应测试

A. 测试成本为何结构性上升

测试成本长期以来在芯片总成本中占比不大且保持稳定，但在领先制程上正在结构性上升——这一变化具有切实的经济后果。推动它的力量有以下几种。**复杂度**：现代SoC集成了逻辑、多种类型的存储器、模拟、射频、高速I/O和电源管理，每一部分都需要各自的测试内容，延长了测试时间，并需要配备大量仪器的（昂贵）测试机。**可靠性要求**：推动行业增长的AI和汽车应用要求接近零的缺陷率，需要更彻底、更长时间的测试，更多的老化或系统级测试，以及广泛的可靠性筛选。**先进封装与芯粒**：组装前进行已知良品裸片测试的需要，以及测试复杂多裸片封装的需要，增加了全新的测试工序和挑战。**高速接口**：测试现代芯片的多千兆位SerDes和高带宽接口需要昂贵的高频测试能力。随着这些力量叠加，以及并行度带来的抵消性收益趋于饱和，测试成本在总拥有成本中的占比不断攀升——这在先进工艺节点上以及对于最复杂的产品而言是一个真正的问题，也是测试经济学已成为战略考量而非事后补充的原因。

B. 自适应与AI驱动的测试

应对测试成本危机的一项关键措施是**自适应测试**——利用数据和机器学习智能地而非一刀切地分配测试精力。自适应测试不是对每颗器件都运行完整的测试套件，而是对测试数据（以及器件在晶圆上的位置、其参数特征和历史）进行统计分析和机器学习，**将测试精力集中在统计上可能出现缺陷之处**，在不太可能出现缺陷之处跳过或缩短测试。通过将昂贵的测试资源集中于风险最高的器件和条件，这种方法可以大幅缩短测试时间（从而降低成本），同时保持甚至提高缺陷覆盖率。AI驱动的测试还包括**异常值检测**（识别那些通过标称测试、但呈现出预示早期失效的异常特征的器件——即自适应方法可以捕获的“测试逃逸”）、**测试内容优化**（利用机器学习识别哪些测试图形在单位时间内提供最大覆盖率）以及**预测性分档**。自适应和AI驱动的测试是在满足AI和汽车应用不断提高的可靠性要求的同时控制测试成本的最有前景的途径之一，也体现了数据和机器学习向制造各个角落的广泛渗透（文件22）。

C. 芯粒测试难题

芯粒革命（文件11、文件23）带来的可能是最深层的测试挑战，其经济账一目了然。由于将哪怕一颗有缺陷的裸片集成到多裸片封装中都会浪费所有良品裸片和昂贵的封装，**组装前的已知良品裸片（KGD）测试必不可少**——但这很难，因为设计为在封装内测试的芯粒可能缺乏进行彻底独立测试所需的I/O和访问通道，细间距接口难以探测，而且测试必须足够彻底，才能捕获那些否则只会在昂贵的组装之后才暴露的缺陷。业界的应对措施——内置测试访问的可测试性设计架构（IEEE 1838、UCIe测试条款）、晶圆级和裸片级测试能力，以及使封装内单颗裸片可被访问的标准——是芯粒时代的核心使能因素，因为如果没有经济的KGD和封装内测试，芯粒模式的承诺（组合来自不同来源和不同工艺节点的裸片）就无法以可接受的成本实现。因此，芯粒测试难题是单片SoC向芯粒拆分的一个门控因素，而（通过DFT、测试标准和测试设备）解决这一难题，对于芯粒的未来与封装技术本身同样重要。

D. 测试作为信任的保障

测试最深层的意义超越了成本，关乎**信任与安全**。对于日益处于行业核心的应用——单个故障就可能破坏大规模计算的AI系统，尤其是失效可能危及生命的汽车和安全关键系统——测试是芯片能够正确、可靠工作的保障。汽车领域极端的可靠性要求（AEC-Q100、十亿分率级缺陷率、ISO 26262功能安全）要求测试和特性表征的彻底程度远远超出简单的功能验证，涵盖广泛的可靠性筛选（TDDB、电迁移、BTI、HCI）、老化测试或系统级测试，以及持续的现场可靠性监控。随着半导体日益深入地渗透到安全关键和任务关键系统中，测试作为正确性和可靠性最终保障的作用愈发重要，使其不再是后道的例行公事，而是一道必不可少的安全防线——其设备生态系统（爱德万测试、泰瑞达、Cohu、FormFactor）和方法论（自适应测试、KGD、系统级测试、可靠性表征）的精密程度和战略重要性正在不断提升，以匹配其所保护的应用所承担的风险。

🆕 2025–2026年更新：最新进展（截至2026年11月）

测试成为AI驱动的增长市场

本文所描述的结构性力量——不断提高的复杂度、多裸片封装的KGD要求以及近零缺陷要求——在2025–2026年汇聚于同一个驱动因素：**AI加速器与HBM**。每个AI GPU或定制ASIC封装都包含一颗（或数颗）超大逻辑裸片、多个HBM堆叠以及一个中介层，因此每个封装的测试时间、每种产品的测试工序数以及测试逃逸所带来的风险价值都在急剧上升。尤其是AI加速器的SLT，已发展成为一个主要的测试机和分选机类别。

市场数据印证了这一点。根据**国际半导体产业协会（SEMI）2026年7月14日发布的年中预测**，2026年测试设备销售额预计将达到约**153亿美元**，这是一次大幅上调，也是增长最快的设备细分领域之一；据报道，2026年测试机市场预期被上调至约**130亿–145亿美元**。爱德万测试于2026年10月表示，预计2026年SoC测试机市场将达到约115亿美元，接近其预测区间的上限，驱动因素是AI相关高性能芯片的产量和复杂度。

公司	近期数据（2026年）	来源/备注
爱德万测试	2026年9月季度营收与利润率创纪录（据媒体报道；各来源数字不一）；因SoC测试机销售增强，上调2026财年营业利润率预测（2026年10月28日）	公司业绩；SoC测试机份额约56%（2024年）→约66%（2025年），公司披露
泰瑞达	2026年9月季度营收约13.1亿美元；2026年指引中值约52亿美元；2026年第一季度AI相关需求约占营收的70%	公司业绩；Magnum 7H正在最大的几家HBM厂商处爬坡
FormFactor	2026年第三季度营收同比增长近40%（连续第四个季度创纪录）；位于得克萨斯州Farmers Branch的新工厂正在投产	公司公告（2026年10月28日）；HBM和共封装光学被列为增长驱动因素

HBM测试：存储器测试的繁荣

HBM需求改变了存储器测试。HBM4于2026年为英伟达（Nvidia）Rubin平台进入量产，每个HBM堆叠都需要大量测试——对DRAM核心裸片和基础（逻辑）裸片进行晶圆级探针测试，在堆叠前进行KGD筛选，以及在键合后进行堆叠级测试。泰瑞达报告称，2025年第三季度存储器测试销售额为1.28亿美元，环比增长110%，并表示其 **Magnum 7H** 的批量出货正在最大的几家HBM制造商处爬坡；爱德万测试也扩充了其存储器测试和分选机产品线（例如2025年12月推出的M5241存储器分选机）。在探针方面，FormFactor报告称，受HBM驱动，2026年第一季度DRAM营收创纪录（8,290万美元，同比增长约70%），SK海力士（SK hynix）为其最大客户，并重点介绍了用于高并行度、HBM4速率测试的全晶圆接触器技术。

联合电子器件工程委员会（JEDEC）将HBM4封装高度上限提高至 **775 µm** 的决定，使SK海力士得以在HBM4上继续采用MR-MUF/TC键合，而不必立即转向混合键合。对测试而言，这意味着HBM4/HBM4E的12层和16层堆叠将继续依赖成熟的微凸点互连测试方法，而混合键合的HBM（据SK海力士在Hot Chips 2026上的说法，最早将在HBM4E或HBM5上采用）将需要新的裸片间连通性测试和KGD方法。

共封装光学与新的测试工序

共封装光学（CPO）在2025–2026年进入量产（英伟达Spectrum-X/Quantum-X Photonics交换机；台积电（TSMC）COUPE平台于2026年下半年进入量产）。CPO在传统电性测试流程中加入了光学测试——在晶圆级和封装级测量耦合损耗、波长和光功率。封装厂日月光（ASE）已就CPO测试标准的缺失发出警告，探针卡和ATE供应商正在为这一新测试工序布局。同样，混合键合和面板级封装（CoPoS）的发展也提高了KGD和裸片间测试的要求。

与前道及工艺控制的融合

测试与前道和封装合作伙伴的联系日益紧密：**东京电子（Tokyo Electron）与泰瑞达**于2026年6月宣布合作开发面向AI/数据中心器件的集成测试单元；据报道，科磊（KLA）预计其先进封装工艺控制营收在2026年将达到约**11亿美元（增长70%）**，反映出多裸片封装中在线检测与测试之间的交叠。随着测试数据量的增加，基于AI的自适应测试和异常值检测（见上文“进一步分析”B节）正从试点走向标准流程。

地缘政治与供应

与前道设备相比，测试设备受美国出口管制的约束较少，但更广泛的管制体系（实体清单新增条目、已暂停实施的“关联方规则”（Affiliates Rule）、2024年12月出台的HBM管制）决定了先进AI芯片和HBM测试可以在何处进行。中国测试设备厂商在成熟制程和存储器测试领域持续成长，而关税政策（包括2026年1月15日生效的第232条款半导体关税）为OSAT的测试单元选址决策增添了不确定性。

值得关注的动向（2026年底–2027年）

- 2026年测试设备预测（约153亿美元，SEMI）能否被超越，以及2027年AI上行周期中有多少流向SLT和HBM测试。
- 混合键合HBM4E/HBM5以及16层堆叠的测试策略。
- CPO测试标准及专用光学测试设备的出现。
- 爱德万测试与泰瑞达在AI加速器SoC测试和HBM测试领域的份额变化。
- 探针卡产能扩充（FormFactor、Technoprobe、MPI）能否匹配HBM和先进逻辑需求。


文件 26 · FILE 26

半导体资本设备术语与缩略语词汇表

本词汇表汇总了本数据库中使用的术语、缩略语、公司和概念，供综合查阅。释义以便于快速查阅为目的；如需更完整的阐述，请按文件指引（例如“文件15”）查阅相关章节。条目按主题分组，每组内按字母顺序排列。每个条目保留英文术语及缩略语，并在其后给出中文译名。

📊 概念图

本数据库各主题一览（Mermaid 思维导图可在 GitHub 上原生渲染）。



1. 工艺步骤与设备类别

- **ALD（Atomic Layer Deposition，原子层沉积）** — 通过自限制、表面饱和的反应进行沉积，每个循环增加不足一个单原子层，可实现埃级厚度控制和近乎完美的保形性。是高k栅极叠层、FinFET/GAA、DRAM电容器和3D NAND的使能技术。（文件04）
- **ALE（Atomic Layer Etch，原子层刻蚀）** — ALD的减材对应工艺——通过自限制循环一次去除一个原子层的材料，实现原子级精度和低损伤（例如GAA沟道释放）。（文件05）

- **APCVD（Atmospheric Pressure CVD，常压化学气相沉积）** — 在大气压下进行的CVD；产能高、保形性较低；在现代工艺中作用有限。（文件04）
- **ASD（Area-Selective Deposition，区域选择性沉积）** — 仅在特定表面上生长材料的选择性ALD/CVD（例如只在金属上而不在介质上生长），可实现自对准结构，放宽套刻要求。（文件04、23）
- **BEOL（Back-End-of-Line，后道）** — 连接晶体管的多层金属互连（多达15–20层）；采用铜双大马士革工艺和低k介质，正向钌/钼过渡。（文件02）
- **CCP（Capacitively Coupled Plasma，电容耦合等离子体）** — 使用平行板电极的等离子体刻蚀源；擅长介质刻蚀（氧化物、氮化物、低k）。（文件05）
- **CMP（Chemical Mechanical Planarization，化学机械平坦化）** — 结合化学软化和机械研磨将晶圆抛光平整；对多层结构的构建以及混合键合的表面制备至关重要。（文件06）
- **CVD（Chemical Vapor Deposition，化学气相沉积）** — 通过气相前驱体在表面反应进行薄膜沉积；变体包括LPCVD、APCVD、PECVD、HDP-CVD、FCVD。（文件04）
- **DRIE（Deep Reactive-Ion Etch，深反应离子刻蚀）** — 用于硅通孔（TSV）、MEMS和背面通孔的深硅刻蚀（通常采用Bosch工艺）。（文件05、11）
- **FCVD（Flowable CVD，可流动化学气相沉积）** — 沉积一种类液态薄膜、使其在固化前渗入窄间隙的CVD，解决无空洞填隙问题。（文件04）
- **FEOL（Front-End-of-Line，前道）** — 工艺流程中构建晶体管的部分——隔离、阱、栅极叠层、源/漏、接触。（文件02）
- **HDP-CVD（High-Density Plasma CVD，高密度等离子体化学气相沉积）** — 同时进行溅射刻蚀以实现无空洞填隙的CVD。（文件04）
- **IBE（Ion Beam Etch，离子束刻蚀）** — 以一定角度使用宽离子束进行的物理刻蚀；用于MRAM MTJ柱的图形化，因为等离子体刻蚀会造成再沉积短路。（文件23）
- **ICP（Inductively Coupled Plasma，电感耦合等离子体）** — 可独立控制通量与能量的等离子体刻蚀源；常用于导体刻蚀。（文件05）
- **iPVD（Ionized PVD，离化物理气相沉积）** — 将离化金属通量导入高深宽比结构、用于沉积阻挡层/籽晶层的PVD。（文件04）
- **LPCVD（Low-Pressure CVD，低压化学气相沉积）** — 在低压、高温下进行的批量CVD，用于多晶硅、氮化物和TEOS氧化物。（文件04）
- **MOL（Middle-of-Line，中道）** — 连接FEOL和BEOL的最小间距局部互连（局部互连、自对准接触、M0/V0）。（文件02）
- **PEALD / PECVD（Plasma-Enhanced ALD / CVD，等离子体增强原子层沉积/化学气相沉积）** — 借助等离子体实现较低温度的沉积，对BEOL≤400°C的热预算至关重要。（文件04）
- **PLAD（Plasma Doping，等离子体掺杂）** — 通过等离子体浸没对3D表面进行保形、高剂量掺杂。（文件07）
- **PVD（Physical Vapor Deposition，物理气相沉积）** — 从固体靶材溅射沉积金属；用于阻挡层、籽晶层和电极。（文件04）

- **RIE（Reactive-Ion Etch，反应离子刻蚀）** — 中等密度等离子体刻蚀；高密度等离子体刻蚀的前身。（文件05）
- **RTP（Rapid Thermal Processing，快速热处理）** — 单片式灯加热，在数秒内升至峰值温度，以实现掺杂激活同时将扩散降至最低。（文件07、09）
- **SADP / SAQP（Self-Aligned Double/Quadruple Patterning，自对准双重/四重图形化）** — 基于侧墙的多重图形化，使线条密度在单次曝光分辨率的基础上提高到两倍/四倍。（文件03）
- **Selective etch（选择性刻蚀）** — 去除一种材料而保留相邻相似材料的刻蚀（例如在GAA沟道释放中选择性去除SiGe而保留Si）。（文件05）
- **Spatial ALD（空间原子层沉积）** — 前驱体区域在空间上（而非时间上）分隔的ALD，以获得更高产能。（文件04）

---

2. 光刻

- **193i（ArF immersion，ArF浸没式光刻）** — 采用水浸没的193 nm光刻（NA最高1.35）；大多数图层和成熟工艺节点的主力技术。（文件03）
- **Actinic inspection（光化检测）** — 在13.5 nm工作波长下进行的EUV掩模检测（蔡司AIMS EUV），用于发现与EUV相关的缺陷和随机缺陷。（文件03、08、23）
- **CAR（Chemically Amplified Resist，化学放大光刻胶）** — 利用光酸产生剂催化溶解度变化的光刻胶；当前主流的EUV光刻胶。（文件03、23）
- **Computational lithography（计算光刻）** — 对掩模/照明进行预畸变以补偿衍射的软件（OPC、SMO、ILT）；越来越多地采用GPU/AI加速（英伟达cuLitho，已被台积电采用）。（文件03、22）
- **DSA（Directed Self-Assembly，定向自组装）** — 在光刻预图形引导下，利用嵌段共聚物微相分离进行图形化；可倍增密度并修复粗糙度。（文件03、23）
- **DUV（Deep Ultraviolet，深紫外光刻）** — 采用248 nm（KrF）和193 nm（ArF）的光刻；DUV浸没式光刻仍是行业主力。（文件03）
- **EUV（Extreme Ultraviolet，极紫外光刻）** — 13.5 nm光刻，采用激光等离子体锡光源、全反射Mo/Si光学系统和反射式掩模；由阿斯麦（ASML）垄断。（文件03）
- **EXE:5200B（阿斯麦第二代高数值孔径EUV光刻机）** — 阿斯麦第二代、更高产能的高数值孔径极紫外（High-NA EUV）量产型光刻机；据报道，英特尔已于2026年初在其俄勒冈州D1X研发晶圆厂完成一台的验收。（文件03、15）
- **High-NA EUV（高数值孔径极紫外光刻）** — 0.55 NA的EUV（阿斯麦EXE平台），采用变形（anamorphic）光学系统，曝光场减半（26×16.5 mm）；英特尔计划以Intel 14A作为首个在大批量生产（HVM）中使用该技术的节点；据报道，三星和台积电分别计划在2028年和2030年前后实现大批量使用。（文件03、15、23）
- **Hyper-NA EUV（超高数值孔径极紫外光刻）** — 拟议中的未来EUV，NA超过0.55（约0.75）；面临严峻的掩模3D效应、焦深和曝光场尺寸挑战。（文件23）

- **ILT（Inverse Lithography Technology，反演光刻技术）** — 通过求解成像逆问题来计算理想（通常为曲线形）掩模。（文件03）
- **k_1 factor（k_1因子）** — 瑞利分辨率公式（分辨率 = $k_1 \cdot \lambda/NA$）中的工艺因子；单次曝光的下限约为0.25。（文件03）
- **LELE（Litho-Etch-Litho-Etch，光刻-刻蚀-光刻-刻蚀）** — 交替进行两次曝光/刻蚀以使密度加倍的多重图形化。（文件03）
- **LER / LWR（Line-Edge / Line-Width Roughness，线边缘/线宽粗糙度）** — 边缘/线宽的随机变化，是由光子散粒噪声驱动的关键EUV随机效应限制。（文件03、23）
- **MOR（Metal-Oxide Resist，金属氧化物光刻胶）** — 基于氧化锡的EUV光刻胶（Inpria/JSR），分辨率更高、LER更低；对High-NA至关重要。（文件03、16、23）
- **NA（Numerical Aperture，数值孔径）** — 投影光学系统的集光能力指标（$NA = n \cdot \sin\theta$）；NA越高分辨率越好，但焦深越小。（文件03）
- **NIL（Nanoimprint Lithography，纳米压印光刻）** — 用模板对光刻胶进行物理压印实现图形化（佳能）；首先在3D NAND中立足。（文件03）
- **NTD（Negative-Tone Develop，负性显影）** — 提高接触孔/沟槽层对比度的光刻胶/工艺方案。（文件03）
- **OPC（Optical Proximity Correction，光学邻近效应修正）** — 修改掩模形状以补偿衍射和工艺效应。（文件03）
- **Overlay（套刻）** — 每一层与其下各层的对准精度；先进工艺节点的套刻预算接近或低于2 nm。（文件08）
- **Pellicle（保护膜）** — 覆盖在掩模上的薄保护膜；EUV保护膜必须具有约90%的透过率并能承受高功率（碳纳米管保护膜正在开发中）。（文件03、23）
- **SMO（Source-Mask Optimization，光源-掩模协同优化）** — 对照明和掩模图形进行联合优化。（文件03）
- **Stochastic effects（随机效应）** — 由光子散粒噪声引起的随机EUV缺陷（桥连、断线）和粗糙度；EUV的核心挑战。（文件03、23）

---

3. 器件、架构与路线图

- **14A（Intel 14A，英特尔14A工艺）** — 英特尔18A之后的工艺节点，也是首个计划使用High-NA EUV的节点；英特尔已将其产能建设与已承诺的外部客户需求挂钩，客户决策预计在2026年下半年至2027年上半年作出。（文件15、18）
- **18A / 18A-P（Intel，英特尔18A/18A-P工艺）** — 英特尔首个GAA（RibbonFET）节点，也是业界首个采用背面供电（PowerVia）的节点；已进入大批量生产，Panther Lake客户端CPU于2026年初发布。18A-P是面向代工客户的性能增强版本，已于2026年6月进入风险试产。（文件15）
- **A14（TSMC，台积电A14工艺）** — 台积电继A16之后的下一代工艺节点，目标2028年。（文件15）

- **A16（TSMC，台积电A16工艺）** — 台积电首个采用背面供电（超级电轨Super Power Rail）的工艺节点，基于纳米片GAA；面向高性能计算（HPC）/AI，量产时间为2026年下半年至2027年（各方说法不一）。（文件15）
- **BPR（Buried Power Rail，埋入式电源轨）** — 埋入衬底沟槽中的电源轨，释放下层金属布线资源；是迈向背面供电的一步。（文件15）
- **BSPDN（Backside Power Delivery Network，背面供电网络）** — 通过纳米硅通孔将供电移至晶圆背面，使正面专用于信号布线。代表技术有英特尔PowerVia和台积电超级电轨。（文件15、23）
- **CFET（Complementary FET，互补场效应晶体管）** — 在同一占位面积内将nMOS垂直堆叠在pMOS之上（单元面积减少约50%）；有单片式和顺序式（键合）两种实现方式。（文件15、23）
- **CPP / CGP（Contacted (Poly) Gate Pitch，接触栅极间距）** — 包含接触在内的最小栅极间距；关键的横向密度指标。（文件15）
- **Dennard scaling（登纳德缩放定律）** — 晶体管缩小时功率密度保持不变的原理（已于约2005–2007年失效）；其终结导致了多核与功率密度时代的到来。（文件15）
- **DIBL（Drain-Induced Barrier Lowering，漏致势垒降低）** — 漏极电压降低源端势垒、削弱栅控能力的短沟道效应。（文件15）
- **DTCO / STCO（Design-/System-Technology Co-Optimization，设计-工艺协同优化/系统-工艺协同优化）** — 将工艺与标准单元库（DTCO）或整个系统/封装（STCO）协同设计，以获得纯尺寸微缩之外的收益。（文件15）
- **FinFET（鳍式场效应晶体管）** — 栅极从三面包裹薄硅鳍的3D晶体管；首次在英特尔22nm（2011年）实现商业化。（文件15）
- **Forksheet（叉片晶体管）** — 中间型GAA架构，nMOS/pMOS之间以介质墙隔开；密度比纳米片高约20%，比CFET简单。（文件15、23）
- **GAA（Gate-All-Around，全环绕栅极）** — 栅极从四面包裹沟道的晶体管；纳米片实现方式接替FinFET（三星SF3/SF2、台积电N2——自2025年第四季度起量产——以及英特尔18A的RibbonFET）。（文件15）
- **HKMG（High-k/Metal Gate，高k金属栅）** — 采用高k介质（HfO_2）和金属栅极的栅极叠层，于45nm节点引入以降低漏电。（文件02、15）
- **IRDS（International Roadmap for Devices and Systems，国际器件与系统路线图）** — 由IEEE主办、接替ITRS（2016年起）的路线图；涵盖“延续摩尔”（More Moore）、“超越摩尔”（More than Moore）和“超越CMOS”（Beyond CMOS）。（文件15）
- **ITRS（International Technology Roadmap for Semiconductors，国际半导体技术路线图）** — 1992–2016年的行业共识路线图。（文件15）
- **ITV / MIV（Inter-Tier / Monolithic Inter-tier Via，层间通孔/单片层间通孔）** — CFET/单片3D中堆叠器件层之间的垂直连接。（文件23）
- **M3D（Monolithic 3D Integration，单片三维集成）** — 在同一晶圆上顺序构建多个有源器件层；如CEA-Leti的CoolCube。（文件23）

- **MBCFET（Multi-Bridge-Channel FET，多桥沟道场效应晶体管）** — 三星对其纳米片（GAA）晶体管的品牌命名。（文件15）
- **MMP（Minimum Metal Pitch，最小金属间距）** — 最紧密的互连布线间距；关键的互连密度指标。（文件15）
- **MTr/mm²（Mega-Transistors per mm²，每平方毫米百万晶体管数）** — 晶体管密度；最常被引用的密度数字。（文件15）
- **N2 / N2P（TSMC，台积电N2/N2P工艺）** — 台积电首个GAA纳米片节点系列；N2自2025年第四季度起量产且产能售罄，N2P为其性能增强的后续版本。（文件15）
- **Nanosheet / Nanowire（纳米片/纳米线）** — GAA沟道的截面形态——宽而薄的片状（电流更大，逻辑器件所选）与窄线状（静电控制更好）。（文件15）
- **NanoFlex（台积电NanoFlex技术）** — 台积电可变纳米片宽度的多阈值电压能力。（文件15）
- **Node naming problem（工艺节点命名问题）** — 以“nm”命名的工艺节点只是营销标签，并非物理尺寸；应通过CPP、MMP、密度和SRAM单元进行比较。（文件15）
- **PowerVia（英特尔PowerVia背面供电技术）** — 英特尔的背面供电技术，在18A上与RibbonFET配合使用（自2026年初起大批量生产）。（文件15、23）
- **RibbonFET（英特尔RibbonFET晶体管）** — 英特尔对其GAA（纳米片）晶体管的品牌命名。（文件15）
- **SF2（Samsung，三星SF2工艺）** — 三星代工的2nm级GAA（MBCFET）工艺；已投产（如Exynos 2600），第二代于2026年下半年爬坡；据报道良率落后于台积电N2。（文件15）
- **SS（Subthreshold Slope，亚阈值摆幅）** — 晶体管关断的陡峭程度（mV/decade）；室温下的玻尔兹曼极限约为60 mV/dec。（文件15）
- **Super Power Rail（SPR，超级电轨）** — 台积电的背面供电技术，于A16引入；与基于通孔的方案不同，它将背面供电网络直接连接到晶体管的源/漏极，释放正面布线资源，并改善HPC/AI芯片的供电。（文件15）
- **Vdd（电源电压）** — 供电电压；自登纳德缩放终结以来下降缓慢，造成了功率密度限制。（文件15）

---

4. 存储器与新兴器件

- **3D NAND（三维NAND闪存）** — 垂直堆叠的NAND闪存（96层→300层以上），采用高深宽比沟道孔刻蚀和字线替换工艺。（文件13）
- **DRAM（Dynamic RAM，动态随机存取存储器）** — 动态随机存取存储器（1T1C单元），采用垂直高深宽比电容器进行平面微缩；首个采用EUV的存储器；正向3D DRAM发展。（文件13、23）
- **FeFET / FeRAM / FTJ（Ferroelectric FET / RAM / Tunnel Junction，铁电场效应晶体管/铁电存储器/铁电隧道结）** — 采用铁电HfO_2（HZO）的非易失性器件。（文件23）

- **HBM（High-Bandwidth Memory，高带宽内存）** — 堆叠DRAM（通过TSV/微凸点堆叠8–16颗裸片，混合键合预计最早从HBM4E/HBM5才开始采用），在中介层上与逻辑芯片并排放置；是AI的核心。（文件11、13）
- **HBM4 / HBM4E（第六/第七代高带宽内存）** — 第六/第七代HBM；HBM4将接口位宽倍增至2,048位，于2026年为英伟达Rubin平台进入量产，其基础裸片越来越多地采用代工厂逻辑工艺制造。JEDEC将HBM4封装高度上限从720 µm提高至775 µm，使12层/16层堆叠无需混合键合即可实现；据SK海力士（Hot Chips 2026）称，混合键合尚未为HBM4E做好准备，最早预计在HBM5上采用。（文件11、13）
- **HZO（Hafnium-Zirconium Oxide，铪锆氧化物）** — 与CMOS兼容的铁电材料（掺杂HfO_2），用于FeFET/FeRAM及负电容研究。（文件16、23）
- **IGZO（Indium-Gallium-Zinc-Oxide，铟镓锌氧化物）** — 低漏电氧化物半导体，用于3D DRAM存取晶体管以及BEOL/单片3D器件。（文件23）
- **IMC（In-Memory Computing，存内计算）** — 在存储器交叉阵列内执行矩阵-向量乘法（利用欧姆定律/基尔霍夫定律），实现高能效的AI推理。（文件23）
- **MTJ（Magnetic Tunnel Junction，磁隧道结）** — MRAM的存储单元（约30层的PVD叠层，含MgO势垒）。（文件13、23）
- **NCFET（Negative-Capacitance FET，负电容场效应晶体管）** — 拟议中的采用铁电栅极、亚阈值摆幅低于60 mV/dec的器件；其机理仍有争议。（文件23）
- **PCM（Phase-Change Memory，相变存储器）** — 利用硫系化合物（GST）非晶态/晶态的存储器；用于模拟计算。（文件13、23）
- **RRAM / ReRAM（Resistive RAM，阻变存储器）** — 利用金属氧化物（ALD HfOx）中导电细丝的存储器；用于嵌入式非易失性存储器和模拟计算。（文件13、23）
- **STT-MRAM / SOT-MRAM（Spin-Transfer-Torque / Spin-Orbit-Torque MRAM，自旋转移矩/自旋轨道矩磁阻存储器）** — 由自旋极化电流（STT）或独立的重金属写入路径（SOT）进行翻转的磁阻存储器。（文件13、23）
- **TMR（Tunneling Magnetoresistance，隧穿磁阻）** — MTJ不同磁化状态之间的电阻比；读取裕度需要大于200%。（文件23）

---

5. 超越硅与化合物半导体

- **2DEG（Two-Dimensional Electron Gas，二维电子气）** — GaN HEMT中AlGaN/GaN界面处的导电沟道。（文件12）
- **CNFET（Carbon-Nanotube FET，碳纳米管场效应晶体管）** — 采用半导体性碳纳米管的晶体管；本征性能优异，但面临严峻的纯度/排列难题。（文件23）
- **GaN（Gallium Nitride，氮化镓）** — 宽禁带半导体，用于功率器件（硅基GaN）和射频（碳化硅基GaN）；采用MOCVD生长。（文件12）

- **HEMT（High-Electron-Mobility Transistor，高电子迁移率晶体管）** — 利用异质结二维电子气的高频/功率晶体管（GaN、GaAs、InGaAs）。（文件12）
- **III-V（III-V族化合物半导体）** — 用于射频和光子学的化合物半导体（GaAs、InP、InGaAs）；InP主导数据中心光通信。（文件12、23）
- **MBE（Molecular Beam Epitaxy，分子束外延）** — 超高真空外延，可获得最高质量的薄膜；用于研究/特种应用，晶圆尺寸较小。（文件04、12）
- **MOCVD（Metal-Organic CVD，金属有机化学气相沉积）** — 用于化合物半导体（GaN、SiC、InP）外延及晶圆级二维材料生长；供应商有爱思强（Aixtron）、维易科（Veeco）。（文件04、12、23）
- **PVT（Physical Vapor Transport，物理气相传输）** — 用于生长SiC晶锭的籽晶升华晶体生长法（约2,200–2,400°C）；速度慢且易产生缺陷。（文件12）
- **SiC（Silicon Carbide，碳化硅）** — 用于高压功率器件（电动汽车、电网）的宽禁带半导体；从150 mm向200 mm晶圆的过渡是关键的成本杠杆。（文件12）
- **TMD（Transition-Metal Dichalcogenide，过渡金属二硫族化合物）** — 二维沟道材料（MoS_2、WS_2、WSe_2），单层厚度，适用于极度微缩的沟道。（文件23）
- **UWBG（Ultra-Wide-Bandgap，超宽禁带）** — 下一代功率/射频材料——Ga_2O_3、金刚石、AlN。（文件23）

---

6. 先进封装与测试

- **2.5D / CoWoS（2.5D封装/晶圆上芯片再上基板）** — 在带硅通孔（TSV）的硅中介层上并排放置裸片（台积电Chip-on-Wafer-on-Substrate）；AI加速器的支柱。（文件11）
- **ATE（Automated Test Equipment，自动测试设备）** — 施加测试图形以验证芯片功能的测试机；爱德万测试（Advantest）、泰瑞达（Teradyne）。（文件25）
- **Chiplet（芯粒）** — 作为较大系统中一个功能模块的裸片，与其他裸片一起集成在封装中。（文件11、15）
- **CoPoS（Chip-on-Panel-on-Substrate，面板上芯片再上基板）** — 台积电CoWoS的面板级演进版本，在大型矩形面板上加工中介层（路线图中包含玻璃芯选项），与圆形300 mm晶圆相比，每块基板可容纳更多、更大的AI封装。（文件11）
- **COUPE（Compact Universal Photonic Engine，紧凑型通用光子引擎）** — 台积电的共封装光学引擎，采用SoIC混合键合将电子芯片堆叠在光子芯片之上；2026年下半年进入量产。（文件11、23）
- **C4 / micro-bump（C4凸点/微凸点）** — 用于倒装芯片和3D堆叠的焊料凸点互连。（文件11）
- **CPO（Co-Packaged Optics，共封装光学）** — 将光收发器直接集成在封装内，以突破电学带宽瓶颈；自2025–2026年起已在英伟达Spectrum-X/Quantum-X Photonics交换机和台积电COUPE中出货，但行业测试标准仍不成熟。（文件11、23、25）

- **DFT（Design-for-Test，可测试性设计）** — 为可测试性而设计芯片（扫描、BIST、边界扫描、测试压缩）。（文件25）
- **Foveros / SoIC / X-Cube（英特尔/台积电/三星3D堆叠平台）** — 英特尔/台积电/三星的3D裸片堆叠平台（正向混合键合过渡）。（文件11）
- **FOWLP / InFO（Fan-Out Wafer-Level Packaging，扇出型晶圆级封装）** — 将裸片嵌入模塑晶圆中，再布线向外扇出（台积电InFO）。（文件11）
- **Glass-core substrate（玻璃芯基板）** — 以玻璃芯取代有机层压材料的封装基板，具有平整度高、尺寸稳定性好以及可实现细间距玻璃通孔等优点，适用于超大型AI封装；正针对面板级封装进行开发。（文件11）
- **Hybrid bonding（Cu-Cu，混合键合/铜-铜键合）** — 以10 μm以下（正向1 μm以下发展）间距直接键合铜和介质；需要亚纳米级CMP和严格对准；据报道，台积电SoIC量产中的间距约为6 μm。（文件06、11）
- **KGD（Known-Good-Die，已知良品裸片）** — 在集成到昂贵的多裸片封装之前已经过测试并确认为良品的裸片。（文件25）
- **Kinex（应用材料Kinex混合键合系统）** — 应用材料（Applied Materials）的集成式裸片对晶圆（die-to-wafer）混合键合系统，于2025年推出，与Besi（应用材料持有其约9%股份）共同开发；将键合与键合前处理及在线量测相结合。（文件11）
- **MR-MUF（Mass Reflow Molded Underfill，批量回流模塑底部填充）** — SK海力士的HBM堆叠工艺——将裸片堆叠后一起回流焊接，再以模塑底部填充材料填充间隙，散热性和产能良好；在JEDEC放宽堆叠高度限制后，HBM4继续沿用该工艺。（文件11、13）
- **OSAT（Outsourced Semiconductor Assembly and Test，外包封装测试厂商）** — 封装/测试分包商（日月光ASE、安靠Amkor、长电科技JCET）。（文件11）
- **RDL（Redistribution Layer，再布线层）** — 在裸片/中介层上构建的细间距布线，用于连接走线。（文件11）
- **SLT（System-Level Test，系统级测试）** — 在逼真的应用环境中测试封装器件；补充/替代老化测试。（文件25）
- **TC-NCF（Thermo-Compression with Non-Conductive Film，非导电膜热压键合）** — HBM堆叠方法（历来为三星和美光采用），通过非导电膜以热压键合（TCB）逐颗键合裸片；是MR-MUF的主要替代方案。（文件11、13）
- **TCB（Thermo-Compression Bonding，热压键合）** — 利用热量和压力进行的裸片键合，用于微凸点堆叠。（文件11）
- **TSV（Through-Silicon Via，硅通孔）** — 贯穿晶圆的垂直通孔，用于3D/2.5D互连；纳米硅通孔用于背面供电。（文件11、15）
- **UCIe（Universal Chiplet Interconnect Express，通用芯粒互连标准）** — 用于实现芯粒互操作的开放式裸片间互连标准。（文件23）

7. 量测、工艺控制与可靠性

- **APC（Advanced Process Control，先进工艺控制）** — 利用测量结果引导工艺（批次间控制、前馈/反馈、FDC、虚拟量测）。（文件08）
- **BTI（NBTI/PBTI — Bias Temperature Instability，偏压温度不稳定性）** — 阈值电压在偏压/温度作用下的漂移；一项可靠性问题。（文件25）
- **CD（Critical Dimension，关键尺寸）** — 图形化特征的尺寸；可通过CD-SEM、OCD/散射测量、CD-AFM、TEM测量。（文件08）
- **CD-SEM（关键尺寸扫描电子显微镜）** — 关键尺寸扫描电子显微镜；主力在线CD量测设备（日立高新Hitachi High-Tech）。（文件08）
- **D_0（Defect Density，缺陷密度）** — 单位面积内的致命缺陷数；核心的可制造性指标。（文件15）
- **Electromigration（电迁移）** — 由电流驱动的金属原子迁移，导致互连失效（布莱克方程）。（文件25）
- **FDC（Fault Detection and Classification，故障检测与分类）** — 监控设备传感器以检测异常；越来越多地基于机器学习。（文件08、22）
- **IBO / DBO（Image-/Diffraction-Based Overlay，基于图像/基于衍射的套刻量测）** — 光学套刻测量方法（科磊KLA Archer、阿斯麦YieldStar）。（文件08）
- **OCD（Optical Critical Dimension，光学关键尺寸）/ Scatterometry（散射测量）** — 基于模型的光学量测（RCWA），从周期性结构中提取3D轮廓。（文件08）
- **OEE（Overall Equipment Effectiveness，设备综合效率）** — 设备可用率 × 性能 × 质量；生产率指标。（文件24）
- **OES（Optical Emission Spectroscopy，光学发射光谱）** — 通过发射谱线进行原位等离子体/刻蚀终点检测。（文件05、08）
- **TDDB（Time-Dependent Dielectric Breakdown，时间相关介质击穿）** — 栅介质寿命可靠性测试。（文件25）
- **Virtual metrology（虚拟量测）** — 利用机器学习根据设备传感器数据预测晶圆的测量值，减少实际抽样量测。（文件08、22）
- **Yield learning（良率学习）** — 在工艺节点爬坡过程中，沿学习曲线降低缺陷密度、提升良率的过程。（文件15）

---

8. 材料、子系统与基础设施

- **AMHS（Automated Material Handling System，自动化物料搬运系统）** — 晶圆厂内的天车搬运、自动仓储和FOUP物流（SEMI E84）。（文件24）
- **CMP slurry / pad（CMP研磨液/抛光垫）** — 对CMP成本和性能至关重要的研磨化学品和聚氨酯抛光垫耗材。（文件06、16）

- **EOT（Equivalent Oxide Thickness，等效氧化层厚度）** — 高k栅介质的SiO_2等效厚度。（文件02）
- **ESC（Electrostatic Chuck，静电吸盘）** — 提供静电吸附和多区温度控制的晶圆夹持装置。（文件20）
- **F-GHG / PFC（Fluorinated Greenhouse Gas / Perfluorocarbon，含氟温室气体/全氟化碳）** — 需要尾气处理的高全球变暖潜能值（GWP）工艺气体（NF_3、SF_6、CF_4）。（文件20、21）
- **FOUP（Front-Opening Unified Pod，前开式晶圆传送盒）** — 提供微环境的标准化300 mm晶圆载具（SEMI E47.1）。（文件20、24）
- **High-k / Low-k / Ultra-low-k（高k/低k/超低k介质）** — 高介电常数的栅极/电容介质（HfO_2、ZrO_2）以及低介电常数的BEOL绝缘材料（SiOCH、多孔材料、空气隙）。（文件02、16）
- **MFC（Mass Flow Controller，质量流量控制器）** — 精确的气体流量调节器，对ALD剂量控制至关重要（Brooks、堀场Horiba、富士金Fujikin）。（文件20）
- **PFAS（Per- and Polyfluoroalkyl Substances，全氟和多氟烷基物质）** — 用于晶圆厂含氟聚合物管道、密封件、光刻胶和工艺流体的“永久化学品”；欧盟范围的限制正在推进（ECHA风险评估委员会RAC最终意见和社会经济分析委员会SEAC意见草案，2026年3月26日），附带有时限的豁免，最早的禁令不会早于2028年底。（文件16、21、24）
- **Process kit（工艺套件）** — 会被侵蚀并按周期更换的腔室消耗件（陶瓷内衬、聚焦环、电极）。（文件20）
- **RF power / matching network（射频电源/匹配网络）** — 等离子体激发子系统（MKS、Advanced Energy），其精度和脉冲控制决定刻蚀/沉积效果。（文件20）
- **Ru / Mo / Co（Ruthenium / Molybdenum / Cobalt，钌/钼/钴）** — 在最小间距处取代铜的新型BEOL互连金属（无阻挡层或薄阻挡层）。（文件04、15）
- **SOI（Silicon-on-Insulator，绝缘体上硅）** — 在埋氧层上有一层薄硅器件层的晶圆（Soitec Smart Cut智能剥离技术）；FD-SOI、RF-SOI、光子学。（文件12、16）
- **UPW（Ultrapure Water，超纯水）** — 纯化至电阻率>18.2 MΩ·cm、总有机碳（TOC）<0.5 ppb的水，用于冲洗晶圆。（文件10、24）
- **ULPA / HEPA（超低穿透率空气过滤器/高效空气颗粒过滤器）** — 维持洁净室颗粒水平的超低穿透率/高效空气颗粒过滤器。（文件24）

---

9. 公司与机构（速查）

- **AMAT（Applied Materials，应用材料）** — 晶圆厂设备（WFE）产品组合最广泛的公司——薄膜沉积、刻蚀、CMP、离子注入、热处理、电子束。（文件14）
- **AMEC / NAURA / Piotech / SMEE / SiCarrier（中微公司/北方华创/拓荆科技/上海微电子/新凯来）** — 中国本土设备制造商（刻蚀、薄膜沉积、光刻）。（文件14、18）

- **ASE / Amkor / JCET（日月光/安靠/长电科技）** — 领先的外包封装测试厂商（OSAT）（封装/测试）。（文件11）
- **ASM International（ASM国际）** — ALD和外延领域的领导者。（文件14）
- **ASML（阿斯麦）** — EUV/High-NA EUV的唯一供应商；领先的DUV制造商。（文件03、14）
- **Advantest / Teradyne / Cohu（爱德万测试/泰瑞达/Cohu）** — 测试（ATE、分选机）；AI加速器和HBM推动了2025–2026年的强劲上行。（文件25）
- **Axcelis–Veeco（亚舍立–维易科）** — 全股票合并（2025年10月宣布，约44亿美元），将离子注入与MOCVD/离子束/激光退火设备相结合；已于2026年2月获双方股东批准，在等待中国国家市场监督管理总局（SAMR）审批和美国HSR审查的情况下，预计于2027年第一季度末前完成交割。（文件07、14）
- **BESI / Kulicke & Soffa / ASM Pacific（Besi/库力索法/ASMPT）** — 封装组装与键合。（文件11）
- **DISCO（迪思科）** — 切割与研磨/减薄领域的领导者。（文件11、14）
- **EV Group / SUSS MicroTec（EV集团/苏斯微技术）** — 晶圆键合以及临时键合/解键合。（文件11、14）
- **IMEC / CEA-Leti / IBM Research / Fraunhofer（比利时微电子研究中心imec/法国原子能委员会电子与信息技术实验室/IBM研究院/弗劳恩霍夫协会）** — 竞争前研究中心。（文件01、15、23）
- **KLA（科磊）** — 占主导地位的工艺控制（检测/量测）公司。（文件08、14）
- **Kokusai Electric（国际电气）** — 批量式炉管/ALD领域的领导者（存储器）。（文件14）
- **Lam Research（泛林集团）** — 刻蚀领域的领导者；在薄膜沉积和清洗领域实力强劲（受存储器影响较大）。（文件05、14）
- **MKS Instruments / Advanced Energy / Entegris（MKS仪器/Advanced Energy/Entegris）** — 子系统与材料。（文件16、20）
- **Onto Innovation / Nova** — 量测专业厂商。（文件08、14）
- **Rapidus** — 由日本政府支持的晶圆代工厂，在北海道千岁的IIM-1开发2nm GAA工艺；原型自2025年7月起运行，大批量生产目标为2027财年下半年。（文件15、19）
- **SCREEN（迪恩士）** — 单片式湿法清洗领域的领导者。（文件10、14）
- **Shin-Etsu / SUMCO / JSR / TOK / AGC / Hoya（信越化学/胜高/JSR/东京应化/AGC/豪雅）** — 材料领域的领导者（晶圆、光刻胶、EUV掩模基板）。（文件16）
- **TEL（Tokyo Electron，东京电子）** — 涂胶/显影轨道设备领域的领导者；刻蚀、薄膜沉积、清洗产品线广泛。（文件14）
- **ZEISS（蔡司）** — EUV/High-NA光学系统及光化掩模检测。（文件03、14）

10. 市场、政策与经济

- **Affiliates Rule（"50% Rule"，关联方规则/“50%规则”）** — 美国工业与安全局（BIS）的规则（2025年9月29日），将实体清单限制扩展至由被列名方持股≥50%的实体；根据中美釜山休战协议，自2025年11月10日起暂停实施一年，据报道该休战已延长至2027年1月10日。（文件18）
- **AI Diffusion Rule（AI扩散规则）** — 2025年1月出台的美国规则，按国家分级限制其获取先进AI芯片的权限；已于2025年5月撤销。（文件18）
- **ASP（Average Selling Price，平均售价）** — 设备价格（EUV约1.5亿–2亿美元；High-NA约3.8亿美元以上；刻蚀/ALD腔体约200万–600万美元）。（文件19）
- **BIS（Bureau of Industry and Security，美国商务部工业与安全局）** — 负责执行《出口管理条例》（EAR）出口管制的美国机构。（文件18）
- **Book-to-bill（订单出货比）** — 订单与出货之比；大于1.0表示扩张。（文件19）
- **CHIPS Act / EU Chips Act（《芯片与科学法案》/《欧盟芯片法案》）** — 美国（约520亿美元）和欧盟（约430亿欧元）支持本土产能和研发的补贴计划；2025年8月，美国将英特尔的CHIPS补助转换为约10%的政府股权。（文件18）
- **Domestic-tool share (China)（国产设备占比（中国））** — 中国晶圆厂所用设备中由中国供应商提供的比例——按某行业机构的口径，2025年约为35%（2024年约为25%）；按WFE金额口径计算则较低（约25%）；光刻领域仍低于5%。（文件14、18）
- **EAR（Export Administration Regulations，出口管理条例）** — 涵盖先进设备的美国两用物项出口管制体系。（文件18）
- **FDPR（Foreign Direct Product Rule，外国直接产品规则）** — 将美国管辖权延伸至采用美国技术的外国产品——关键的域外管辖杠杆。（文件18）
- **MATCH Act（MATCH法案）** — 拟议中的美国立法（截至2026年11月仍待审议），将禁止向中国销售DUV光刻设备，并禁止为已在中国安装的设备提供维护服务。（文件18）
- **Memory supercycle（存储器超级周期）** — 对2025–2027年由AI（HBM和服务器DRAM）驱动、以DRAM为主导的存储器上行周期的简称，其特点是DRAM/NAND价格大幅上涨，存储器引领WFE增长。（文件13、19）
- **"Big Fund"（National IC Industry Investment Fund，“大基金”/国家集成电路产业投资基金）** — 中国国家半导体基金（一期至三期，约220亿/300亿/470亿美元）。（文件18）
- **Section 232（semiconductor tariffs，第232条款半导体关税）** — 美国基于国家安全的贸易法规，据此对一小类先进芯片征收25%关税，自2026年1月15日起生效（2026年1月14日发布公告），对支持美国制造的进口给予豁免；可能出台范围更广的第二阶段关税。（文件18、19）
- **TAM（Total Addressable Market，总可服务市场）** — 市场规模；半导体资本设备（SemiCap）TAM约370亿美元（2015年）→约1,130亿美元（2024年）→约1,330亿美元（2025年，SEMI）→约1,660亿美元预测（2026年）→预计创纪录的约2,295亿美元（2028年，SEMI 2026年7月预测）。（文件19）

- **VEU（Validated End-User，经验证最终用户）** — 美国的一项计划，允许预先批准的外国设施无需单独许可证即可接收受管制物项；三星（西安）和SK海力士（无锡、大连）的中国晶圆厂自2025年12月31日起被移出该计划，改为2026年度许可证，仅允许维持运营，不得扩产或升级。（文件18）
- **WFE（Wafer Fab Equipment，晶圆厂设备）** — 前道工艺设备；半导体资本设备市场的核心。（文件01、19）

🆕 2025–2026年更新：最新进展（截至2026年11月）

本版新增了在2025年年中至2026年11月期间变得重要的术语。**路线图**方面：台积电N2/N2P和A16（超级电轨）、英特尔18A/18A-P和14A、三星SF2，以及阿斯麦EXE:5200B高数值孔径光刻机。**存储器与封装**方面：HBM4/HBM4E（及JEDEC的775 µm堆叠高度上限）、MR-MUF与TC-NCF堆叠工艺、应用材料/Besi的Kinex混合键合设备、台积电CoPoS面板级封装和COUPE共封装光学，以及玻璃芯基板。**政策与市场**方面：BIS“关联方规则”（“50%规则”）及其暂停实施、韩国厂商在华晶圆厂的VEU资格被撤销、第232条款芯片关税、拟议中的MATCH法案、中国国产设备占比、PFAS限制，以及“存储器超级周期”。现有条目（High-NA EUV、GAA、HBM、CPO、CHIPS法案、TAM）也已更新至2026年的状态。

交叉引用说明

本词汇表汇总了整个数据库中定义的术语。两个深度专题文件保留了各自的专门附录——**文件15（附录：关键路线图缩略语）**和**文件23（附录：关键前沿技术缩略语）**——用于在上下文中查阅路线图和研究专用术语。如需了解任一条目的完整阐述，请按其文件指引查阅相关章节。