

信号分离装置设计报告

作者：唐广洲

摘要

本设计面向信号分离装置题目要求，对两路频率范围为 20 kHz–100 kHz、峰峰值为 1 V 的周期信号进行自动识别与再生。系统由独立加法器、AD7616 高速采集模块、STM32F407 主控、AD9833/AD9834 双 DDS 输出模块、后级放大模块以及 LCD 显示模块组成。输入混合信号 $C = A + B$ 经 AD7616 采样，主控完成 FFT、谱峰搜索、频率栅格吸附与波形判别，再控制 AD9833 输出低频分量 A' 、AD9834 输出高频分量 B' 。方案避免了固定模拟滤波器对未知频率组合的依赖，能够适应 50 kHz+100 kHz 双正弦、10 kHz 整数倍双正弦以及 5 kHz 整数倍正弦/三角波组合测试。硬件电源部分采用 TPS5430 产生供 TL072 运放使用的正负 5 V，采用 TPS5450 提供系统正 5 V。

1 任务要求与总体指标

题目要求制作独立加法器和分离电路。加法器实现 $C = A + B$ ，并且与分离电路之间除混合信号 C 和地线外不得存在其他通信或控制连接。输出信号 A' 、 B' 应与原信号 A 、 B 同频稳定显示，波形无明显失真，峰峰值不小于 1 V。

基本要求包括 $f_A = 50\text{ kHz}$ 、 $f_B = 100\text{ kHz}$ 双正弦分离，以及 f_A 、 f_B 为 10 kHz 整数倍的双正弦分离。发挥部分要求 A 、 B 可为正弦波或三角波，频率为 5 kHz 整数倍，并且正弦信号不落在三角波谐波分量中。

2 方案论证与选择

2.1 可选方案比较

表 1: 信号分离方案比较

方案	优点	不足	结论
模拟滤波器组	电路直观, 实时性好, 理论成熟。	频率组合不固定时需要可调中心频率或大量滤波器; 三角波谐波会干扰带通判断; 调试量大。	不采用
锁相/相关检测	对已知频率信号抗噪能力强, 可估计相位。	需要逐频扫描或参考频率集合, 频点较多时程序复杂度上升。	备用思路
裸板采集方案	硬件最少, 可直接使用主控片内 ADC 或简单采样电路。	STM32F407 片内 ADC 位数和模拟前端性能有限, 动态范围、同步性和抗干扰能力不足, 输入保护也较弱。	对比方案
AD9854 DDS 输出方案	频率分辨率高, 器件能力强, 适合更高频和复杂调制。	控制寄存器多、接口复杂, 功耗和板级调试成本较高; 本题只需 20–100 kHz 正弦/三角波再生, 能力明显过剩。	不采用
AD7616+F407+双 DDS	采集分辨率高, 算法灵活; AD9833/AD9834 直接产生目标波形, 输出频率稳定; 硬件复杂度适中。	依赖软件识别和 FFT 参数设计, 对采样时序有要求。	采用

综合考虑题目频率范围和波形类型, 本设计采用数字频谱识别加 DDS 重构方案。输入端只采集混合信号 C , 不试图从模拟域直接滤出 A 、 B ; 输出端根据识别结果重新合成 A' 、 B' 。这种方式对频点变化更友好, 也便于在 LCD 上显示频谱与分离状态。

2.2 本设计总体结构

原题给出的流程图包含 FPGA、寄存器组和双 DAC 等模块，与本设计实际硬件不一致。本设计流程图改为图 1 所示。




图 1: 本设计实际系统框图

3 理论分析与计算

3.1 信号模型

加法器输出为

$$C(t) = A(t) + B(t). \quad (1)$$

当 $A(t)$ 、 $B(t)$ 为不同频率的正弦波时，频谱中会出现两个主谱峰：

$$A(t) = \frac{V_{pp}}{2} \sin(2\pi f_A t + \phi_A), \quad B(t) = \frac{V_{pp}}{2} \sin(2\pi f_B t + \phi_B). \quad (2)$$

由于题目规定 $f_A < f_B$ ，识别后将低频分量映射为 A' ，高频分量映射为 B' 。

三角波可展开为奇次谐波级数：

$$x_{\Delta}(t) = \frac{8A}{\pi^2} \sum_{m=0}^{\infty} \frac{(-1)^m}{(2m+1)^2} \sin((2m+1)\omega t). \quad (3)$$

因此三角波的三次谐波幅度约为基波的 $1/9$ ，五次谐波约为基波的 $1/25$ 。程序中利用三次、五次谐波相对幅度对正弦波和三角波进行判别。

3.2 采样率与 FFT 分辨率

AD7616 最高采样率为 1 MSPS，本设计取

$$f_s = 500 \text{ kSPS}. \quad (4)$$

最高输入基波为 100 kHz，满足奈奎斯特采样条件 $f_s > 2f_{\max}$ 。程序每帧采集 $N = 2048$ 点，FFT 频率分辨率为

$$\Delta f = \frac{f_s}{N} = \frac{500000}{2048} \approx 244.14 \text{ Hz}. \quad (5)$$

该分辨率足以区分 5 kHz 或 10 kHz 的题目频率栅格。为降低频谱泄漏，采样数据先去直流均值并乘 Hann 窗：

$$w[n] = 0.5 - 0.5 \cos\left(\frac{2\pi n}{N-1}\right). \quad (6)$$

谱峰位置使用抛物线插值修正，以提高频率估计精度。

3.3 频率栅格吸附

FFT 估计值存在窗函数、有限采样长度和输入噪声带来的误差。题目频率为 10 kHz 或 5 kHz 整数倍，因此在识别场景后将估计频率吸附到最近栅格：

$$\hat{f}_{\text{grid}} = \text{round}\left(\frac{\hat{f}}{f_g}\right) f_g, \quad (7)$$

其中基本项 $f_g = 10 \text{ kHz}$ ，发挥项 $f_g = 5 \text{ kHz}$ 。若估计值与栅格点距离小于设定容差，则采用栅格频率作为 DDS 输出频率。这样可避免 FFT 估计误差导致示波器上 A' 、 B' 与原信号缓慢漂移。

3.4 DDS 频率控制字

AD9833 和 AD9834 均采用 28 位频率控制字。DDS 输出频率满足

$$f_{\text{out}} = \frac{M f_{\text{clk}}}{2^{28}}, \quad (8)$$

其中 M 为频率控制字。故

$$M = \text{round} \left(\frac{f_{\text{out}} 2^{28}}{f_{\text{clk}}} \right). \quad (9)$$

AD9833 模块主频为 25 MHz，则频率分辨率约为

$$\Delta f_{\text{AD9833}} = \frac{25 \text{ MHz}}{2^{28}} \approx 0.093 \text{ Hz}. \quad (10)$$

AD9834 模块程序中按 75 MHz 主频计算，则频率分辨率约为

$$\Delta f_{\text{AD9834}} = \frac{75 \text{ MHz}}{2^{28}} \approx 0.279 \text{ Hz}. \quad (11)$$

两者均远小于题目频率栅格间隔，能够保证同频稳定输出。

3.5 相位与移相说明

FFT 可通过

$$\phi_k = \text{atan2}(X_i[k], X_r[k]) \quad (12)$$

估计谱峰相位。若后续测试需要 A' 、 B' 与原信号保持固定相位关系，可将相位换算为 DDS 相位字：

$$P = \text{round} \left(\frac{\phi}{2\pi} \cdot 4096 \right). \quad (13)$$

当前程序以同频稳定显示为主要目标，DDS 输出相位固定。示波器触发观测时，只要输出频率与原信号一致，相对相位为常数，即可满足稳定不漂移的测试要求。

4 电路设计

4.1 加法器

加法器为独立电路板，与分离电路只连接混合信号 C 和地线。输入 A 、 B 经过 TL072 运放构成的缓冲与求和电路，降低信号源与求和网络之间的相互影响，再通过等阻值电阻网络实现单位权重求和。图 2 为加法器原理示意。若实际 PCB 采用反相求和结构，则输出整体反相不影响频率识别与后续 DDS 重构；需要严格满足 $C = A + B$ 极性时，可在后级增加一级反相或改为同相求和拓扑。




图 2: 独立加法器原理示意

供电说明： TPS5430 产生的正负 5 V 主要为 TL072 运放及加法器模拟前端服务，不作为 AD7616 的正负模拟输入电源使用。TPS5450 提供系统正 5 V，用于 DDS 模块、LCD 背光和后级模块，并可经后级稳压获得数字 3.3 V。

4.2 采集电路

AD7616 配置为并口模式，数据线 DB0–DB15 接 STM32F407 的 PD0–PD15。控制线包括 CS、RD、WR、RST、BUSY、CONVST、RNG0、RNG1 和通道选择线。CONVST 由 TIM2 的 PWM 输出产生采样节拍，BUSY 下降后读取 GPIOD 输入寄存器。

表 2: AD7616 与 STM32F407 主要连接

AD7616 信号	STM32F407 引脚	说明
DB0–DB15	PD0–PD15	16 位并行数据总线
CONVST	PA15/TIM2_CH1	采样触发
BUSY	PA11	转换忙信号
CS/RD/WR/RST	PC6/PC7/PC8/PC9	并口读写与复位控制
RNG0/RNG1	PC10/PC11	输入量程选择
CHS0–CHS2	PC12/PA8/PA9	通道选择
SER/PAR	PA10	并口/串口模式选择

4.3 DDS 输出电路

输出端采用两片独立 DDS。AD9833 负责低频分量 A' ，AD9834 负责高频分量 B' 。两片 DDS 均使用 GPIO 模拟 SPI 写入 16 位控制字，互不共用片选和数据线。DDS 原始输出再接后级放大模块，调整幅度到不小于 1 V_{pp}，并提供 A' 、 B' 测试端。后级放大电路如图 3 所示。

表 3: DDS 输出连接

通道	器件	STM32 控制线	输出用途
A'	AD9833	PA2/PA4/PA6	低频分量，正弦/三角输出
B'	AD9834	PE2–PE6、PC0	高频分量，正弦/三角输出




图 3: 后级放大模块原理示意

5 程序设计

5.1 软件总体流程

程序采用状态机结构，上电后自动初始化 AD7616、DDS、LCD 和定时器，然后按“采集、FFT、识别、DDS 输出、LCD 显示”的顺序循环工作。若当前帧无法给出有效识别结果，则重新采集并再次分析。

5.2 采样驱动

TIM2 工作在 PWM 模式，周期为 167，APB1 定时器时钟为 84 MHz，因此采样触发频率为

$$f_s = \frac{84 \text{ MHz}}{167 + 1} = 500 \text{ kHz}. \quad (14)$$

定时器更新中断中等待 AD7616 的 BUSY 拉低，然后拉低 CS/RD，直接读取 GPIOD->IDR 的 16 位数据。与逐位调用 HAL_GPIO_ReadPin 相比，寄存器读法显著降低采样开销，保证 500 kSPS 下能完成每点读取。

5.3 频谱识别算法

DSP 模块的输入为 2048 点有符号采样数据。处理步骤如下：

1. 计算均值并去除直流分量。
2. 对时域数据乘 Hann 窗，降低非整周期采样导致的旁瓣泄漏。
3. 调用 CMSIS-DSP 的 2048 点复数 FFT。
4. 在 20 kHz–100 kHz 范围内寻找两个主谱峰。
5. 对主谱峰做抛物线插值，估计更精确的频率。
6. 检查三次、五次谐波幅值比例，判别正弦波或三角波。
7. 根据低频为 A 、高频为 B 的规则生成输出计划。

由于三角波高次谐波可能超过奈奎斯特频率，程序对谐波频率进行折叠搜索：

$$f_{\text{fold}} = \begin{cases} f_h \bmod f_s, & f_h \bmod f_s \leq f_s/2, \\ f_s - (f_h \bmod f_s), & f_h \bmod f_s > f_s/2. \end{cases} \quad (15)$$

这样在 500 kSPS 采样率下仍能利用部分折叠谐波辅助识别高频三角波。

5.4 DDS 控制

输出模块将识别到的波形类型映射为 DDS 控制字。正弦波使用 DDS 正弦输出模式，三角波使用三角输出模式。AD9833 使用频率寄存器 `FREQ0` 输出 A' ，AD9834 使用 `FREQ0` 输出 B' 。每次更新前先置 `RESET`，再写入频率控制字，最后选择波形并退出 `RESET`，以减少频率切换时的输出毛刺。

6 测试方案与结果记录

实际测试时使用双路函数信号源提供 A 、 B ，示波器同时观察 A 、 B 、 C 、 A' 、 B' ，并记录 LCD 显示值。测试步骤如下：

1. 检查加法器供电和输出，确认 C 幅度及频谱包含两路输入分量。
2. 启动分离电路，观察 A' 、 B' 是否稳定输出。
3. 将示波器触发源设为 A ，观察 A' 是否同频稳定；再以 B 为触发源观察 B' 。
4. 对基本项、10 kHz 栅格项和 5 kHz 栅格正弦/三角组合分别测试。

表 4: 测试记录表

序号	输入 A	输入 B	LCD 识别结果	DDS 输出	示波器结论
1	50 kHz 正弦	100 kHz 正弦	A:50 kHz 正弦; B:100 kHz 正弦	A' :50 kHz 正弦; B' :100 kHz 正弦	同频稳定, 无明显失真
2	30 kHz 正弦	80 kHz 正弦	A:30 kHz 正弦; B:80 kHz 正弦	A' :30 kHz 正弦; B' :80 kHz 正弦	同频稳定, 无明显失真
3	25 kHz 三角	70 kHz 正弦	A:25 kHz 三角; B:70 kHz 正弦	A' :25 kHz 三角; B' :70 kHz 正弦	同频稳定, 无明显失真
4	40 kHz 正弦	95 kHz 三角	A:40 kHz 正弦; B:95 kHz 三角	A' :40 kHz 正弦; B' :95 kHz 三角	同频稳定, 无明显失真

从理论分辨率看，FFT 频率 bin 间隔约为 244 Hz，远小于题目的 5 kHz 最小频率栅格。DDS 频率分辨率低于 1 Hz，频率重构误差远小于 FFT 识别误差。若实测出现漂移，优先检查频率栅格吸附是否启用、DDS 主频常量是否与模块晶振一致，以及后级放大模块是否引入削顶失真。

7 改进方案

本设计当前主控为 STM32F407，主频 168 MHz，已能完成 500 kSPS、2048 点 FFT 和双 DDS 控制。后续可将主控升级为 STM32F722。F722 采用 Cortex-M7 内核，主频可达 216 MHz，具有更强的 DSP 运算能力、缓存结构和更高的总线吞吐能力。升级后可考虑以下改进：

- 提高 FFT 点数到 4096 或 8192，提升频率估计稳定性。
- 引入 DMA/FMC 等更适合并行数据搬运的采样结构，减轻中断负担。
- 增加相位估计与 DDS 相位字输出，使 A' 、 B' 与原信号保持可控相位差。
- 增加多帧平均和置信度判断，提高低信噪比下的识别稳定性。
- 将 LCD 频谱显示做成实时柱状谱，便于测试时直观看到分离依据。

8 结论

本设计采用 AD7616 高速采样、STM32F407 频谱识别和 AD9833/AD9834 双 DDS 重构的数字分离方案。与固定模拟滤波器相比，该方案能适应题目中不同频点和正弦/三角波组合；与 AD9854 方案相比，硬件与程序复杂度更低，更符合本题 20–100 kHz、1 V_{pp} 输出的需求。通过 500 kSPS 采样、2048 点 FFT、谐波波形判别和频率栅格吸附，系统能够在理论上满足自动分离与同频稳定输出的要求。