

Synthese eines Asynchronen Multilayer Perceptron auf einem FPGA

Fabian Franz, Matr. Nr.: 644414

Juli 2021

Contents

1	Einführung	3
1.1	Perceptron	3
1.2	Aktivierungsfunktion	3
2	Design Übersicht	4
2.1	Top Level	4
2.2	Layer Level	5
3	Modul-Implementierung	6
3.1	Top Level Resolver	6
3.2	Storage	8
3.3	Layer Resolver	10
3.4	Perceptron	11
4	Gesamt-Implementierung	14
4.1	Instanziierung Der layer	16
5	Validierung	17
5.1	Modultest	17
5.2	Integrationstest	17
5.3	Systemtest	17
5.4	Timing-Analyse	17

1 Einführung

Dieses Projekt hat den Anspruch, ein stromsparendes neuronales Netzwerk auf einem FPGA zu entwerfen. Dazu geben die nächsten Abschnitte eine kurze Einführung in die grundlegenden Prinzipien, wie ein solches neuronales Netz modelliert werden kann.

1.1 Perzeptron

Ein Perzeptron beschreibt ein analoges Modell einer biologischen menschlichen Zelle in Computerdomäne. Dieses Perzeptron kann mit der folgenden Grafik beschrieben und mathematisch formuliert werden:




Figure 1: Model des Perzeptron

$$\hat{y} = g\left(w_0 + \sum_{i=1}^m x_i w_i\right) \quad (1.1)$$

Mit:

g = Aktivierungsfunktion
 w_o = Bias

In Vektor form:

$$\hat{y} = g(W_0 + X^T W) \quad (1.2)$$

Mit:

$$W = \begin{pmatrix} w_1 \\ \vdots \\ w_m \end{pmatrix}, X = \begin{pmatrix} x_1 \\ \vdots \\ x_m \end{pmatrix}$$

Wie man sieht, wird in einem conventionellen Multilayer-Perzeptron jeder Eingang mit einer entsprechenden Gewichtung multipliziert. Es ist zu erkennen, dass die Umsetzung eines solchen Perzeptrons von einer gegebenen Hardwarearchitektur wie GPUs oder Matrix-Multiplizier-Einheiten abgearbeitet werden kann.

1.2 Aktivierungsfunktion

Die Aktivierungsfunktion eines Perzeptrons hat den Zweck, das Verhalten des Perzeptrons als Reaktion auf äußere Reize zu beeinflussen. Es gibt verschiedene Arten von Aktivierungsfunktionen, die für verschiedene Zwecke verwendet werden können.

2 Design Übersicht

2.1 Top Level

Die Hardware dieses Projekts besteht aus einem 32-Bit-Mikrocontroller namens SAM D21/DA1 und einem Zyklon 10 FPGA. Beide Chips sind auf einem Board platziert, dem sogenannten Arduino Vidor 4000. Dieses Board kommt mit einer USB-Schnittstelle, die die Kommunikation zwischen dem Frontend (PC) und der ausführenden Hardware realisiert. Die Abbildung 2 zeigt das abstrakte Hardwaremodell. Dieses Modell zeigt das erwähnte Frontend und die Hardware, aber auch den "Top Level Resolver", der die Daten entweder an den Speicher verteilt, oder die neuen Einstellungen für die einzelnen Perceptron-Aktivierungsfunktionen. Im konkreten Modell werden insgesamt 16 Schichten mit 16 Perzeptronen pro Schicht realisiert. Der Einfachheit halber sind die Takt- und Reset-Signale für jedes einzelne Modul in der Abbildung nicht dargestellt.




Figure 2: Top Level Hardware-Modell

2.2 Layer Level

Jede Schicht des Hardwaremodells besteht aus einem "Layer Resolver", der sich um die Signal-verteilung an jedes einzelne Perzeptron kümmert. Dies hat den Vorteil, dass die Datenleitungen insgesamt reduziert werden.




Figure 3: Layer Level Hardware Model

In abbildung 3 ist einer der 16 Layer grafisch dargestellt. Zu sehen ist, dass die Leitungen: "address", "data" und "load" jedes Perceptron miteinander verbindet und somit eine vollständige Adressierung und Datenbeaufschlagung garantiert wird.

3 Modul-Implementierung

Im folgenden wird die Implementierung der einzelnen Module basierend auf der Hardware-übersicht beschrieben.


3.1 Top Level Resolver

Der "Top Level Resolver" realisiert eine Aufteilung und Skalierung der Signale von dem Eingang des Systems zu den Modulen "Storage" und "Layer Resolver". Konkret bedeutet das, dass wenn über die Signalleitung "mode" eine logische '1' anliegt die einzelnen Schichten und somit die Perzeptronen adressiert werden. Liegt jedoch eine logische '0' an dem Eingang des "Top Level Resolver" an, so wird der Speicher, welcher die späteren Funktions-Werte des Systems enthält, adressiert.

Top Level Resolver

- **File:** top_level_resolver.vhdl
- **Author:** Fabian Franz (fabian.franz0596@gmail.com)
- **Version:** 0.1
- **Date:** 06.2021

Diagram



Description

This module implements the data and address handling switch between the layer modules and the storage module.

Generics and ports

Table 1.1 Generics

Table 1.2 Ports

Port name	Direction	Type	Description
reset	in	std_logic	global reset
mode	in	std_logic	select the direction
address_in	in	std_logic_vector(10 downto 0)	the address of data storage
data_in	in	std_logic_vector(15 downto 0)	the actual data to store
load_in	in	std_logic	triggers the storage
address_out_layer	out	std_logic_vector(10 downto 0)	address casting, mode='1'
data_out_layer	out	std_logic_vector(3 downto 0)	data forwarding
load_out_layer	out	std_logic	triggers storage
address_out_storage	out	std_logic_vector(9 downto 0)	address casting, mode='0'
data_out_storage	out	std_logic_vector(15 downto 0)	data forwarding
load_out_storage	out	std_logic	triggers storage

Processes

- **behaviour:** (*reset*, *mode*, *address_in*, *data_in*, *load_in*)

Figure 4: Modulbeschreibung "Top Level Resolver"

In Abbildung 4 ist die Modulbeschreibung dargestellt. Daraus ist ersichtlich, dass die Datenleitung, welche an die einzelnen "Layer Resolver"-Module geleitet wird in eine 4Bit-Datenleitung gekürzt wird. Des weiteren wird die Adressleitung für das "Storage"-Modul in eine 10Bit-Datenleitung gekürzt. Daraus ergibt sich die Möglichkeit 1280 verschiedene 4Bit-Datenregister für die Perzeptron-Schichten und 1024 verschiedene 16Bit-Register für die Funktionseingabe in der ersten Perzeptron-Schicht zu realisieren.

```

1  behaviour : process (reset, mode, address_in, data_in, load_in) is
2      begin
3          if reset = '1' then
4              — Reset all Outputs and internal Variables —
5              address_out_layer <= (others => '0');
6              data_out_layer <= (others => '0');
7              load_out_layer <= '0';
8              address_out_storage <= (others => '0');
9              data_out_storage <= (others => '0');
10             load_out_storage <= '0';
11         elsif reset = '0' then
12             — Layer Branch —
13             if mode = '0' then
14                 address_out_layer <= address_in;
15                 data_out_layer <= data_in(3 downto 0); — least significant bits
16                 load_out_layer <= load_in;
17             — All others to default —
18             address_out_storage <= (others => '0');
19             data_out_storage <= (others => '0');
20             load_out_storage <= '0';
21             — Storage Branch —
22             elsif mode = '1' then
23                 address_out_storage <= address_in(9 downto 0); — least significant bits
24                 data_out_storage <= data_in;
25                 load_out_storage <= load_in;
26             — All others to default —
27             address_out_layer <= (others => '0');
28             data_out_layer <= (others => '0');
29             load_out_layer <= '0';
30         end if;
31     end if;
32 end process;

```

Figure 5: Programmcode zu "Top Level Resolver"

In dem Programmcode aus 5 ist ersichtlich, dass es sich lediglich um rein kombinatorische Logik handelt, welche keinen externen Takt benötigt. Es handelt sich bei dem gezeigten Code lediglich um den "Process", die "Entity" und "Architecture" wurden im Folgenden näher erleutert.


3.2 Storage

Das Modul "Storage" ist für die Speicherung der Eingangs-Funktionswerte zuständig, um das Modell des Multilayer-Perzeptrons mit Daten zu versorgen und optimierungen auf bestimmte Funktionen vor zu nehmen.

Perceptron Storage

- **File:** storage.vhdl
- **Author:** Fabian Franz (fabian.franz0596@gmail.com)
- **Version:** 0.1
- **Date:** 31.05.2021

Diagram



Description

This module implement the storage of 1024 16Bit Values and output them on each clock iteration.

Generics and ports

Table 1.1 Generics

Table 1.2 Ports

Port name	Direction	Type	Description
clk	in	std_logic	clock for iteration over storage values
reset	in	std_logic	reset to set default values
address_in_storage	in	std_logic_vector(9 downto 0)	address where the value have to be stored
data_in_storage	in	std_logic_vector(15 downto 0)	actual data which have to be stored
load_in_storage	in	std_logic	trigger the storage
layer_output	out	std_logic_vector (15 downto 0)	output to the first layer

Signals, constants and types

Signals

Name	Type	Description
stored_value	arr_1024_times_16	

Types

Name	Type	Description
arr_1024_times_16		the one dimensional array of stored values

Processes

- **behaviour: (*load_in_storage*, *clk*, *reset*)**

Figure 6: Modulbeschreibung "Layer Resolver"

In der Modulbeschreibung aus Abbildung 6 ist ersichtlich, dass der Speicher eine Adressweite von 10Bit besitzt und 16Bit Werte speichern kann. Des weiteren wird aus dem Code in Abbildung ersichtlich, dass bei anlegen eines Taktsignals "clk" die gespeicherten Werte iterativ am Ausgang "layer_output" ausgegeben werden. Der "layer_output" stellt die Verbindung zwischen dem Speichermodul und der ersten Perzeptron-Schicht dar.

```

1      behaviour : process (load_in_storage , clk , reset)
2      variable count : integer range 0 to 1023;
3  begin
4      -----
5      -- reset handling --
6      -----
7      if (reset = '1') then
8          -- Reset the 16Bit values of the whole 10Bit long array.
9          for i in 0 to 1023 loop
10             stored_value(i) <= (others => '0');
11             count := 0;
12          end loop;
13      end if;
14      -----
15      -- input handling --
16      -----
17      if (rising_edge(load_in_storage)) then
18          -- If the load is triggered , save the value at the address.
19          stored_value(to_integer(unsigned(address_in_storage))) <= data_in_storage;
20      end if;
21      -----
22      -- output handling --
23      -----
24      if (rising_edge(clk)) then
25          layer_output <= stored_value(count);
26          count := count + 1;
27          if (count = 1023) then
28              count := 0;
29          end if;
30      end if;
31  end process;

```

Figure 7: Programmcode zu "Storage"


3.3 Layer Resolver

Der "Layer Resolver" übernimmt die Rolle des Bindegliedes zwischen dem "Top Level Resolver" und den einzelnen Schichten mit Perzeptronen.

layer_resolver

- **File:** pereptron.vhdl
- **Author:** Fabian Franz (fabian.franz0596@gmail.com)
- **Version:** 0.1
- **Date:** 18.05.2021

Diagram



Description

This module is designed for resolving the signals in every single layer of the multilayer perceptron.

The address resolving is based on the "layer_count" variable, which determine the number of every single layer in the whole multilayer perceptron. Based on this number, the address is forwarded by a 7-Bit bus to the single perceptrons in the layer.

Generics and ports

Table 1.1 Generics

Generic name	Type	Value	Description
layer_count	integer range 0 to 16		identifier for the current layer

Table 1.2 Ports

Port name	Direction	Type	Description
reset	in	std_logic	reset to default output values
address_in	in	std_logic_vector(10 downto 0)	input address from "Top Level Resolver"
data_in	in	std_logic_vector(3 downto 0)	input data from "Top Level resolver"
load_in	in	std_logic	load input from "Top Level Resolver"
address_out	out	std_logic_vector(6 downto 0)	addressing the sensitivity and activation value in the "Perceptron"
data_out	out	std_logic_vector(3 downto 0)	the actual value for sensitivity and activation in the "Perceptron"
load_out	out	std_logic	triggers the storage in the "Perceptron"

Processes

- **behaviour: (address_in, reset, load_in, data_in)**

Figure 8: Modulbeschreibung "Layer Resolver"

In der Modulbeschreibung aus Abbildung 8 ist ersichtlich, dass der "Layer Resolver" bei seiner Instanzierung einen Parameter übergeben bekommt, welcher angibt in welcher Schicht sich der "Layer Resolver" befindet. Dies ist nötig, um die Adressen richtig an die Perzeptrone in jeder einzelnen Schicht weiter zu leiten. Die 10Bit Eingangs-Adresse wird durch den "Layer Resolver" in eine 6Bit Ausgangs-Adresse gewandelt.

```

1  behaviour : process (address_in , reset , load_in , data_in) is
2  variable perceptron_address : integer range 0 to 15;
3  begin
4      if reset = '1' then
5          address_out <= (others => '0');
6          data_out    <= (others => '0');
7          load_out    <= '0';
8      else
9          -----
10         -- detect valid address --
11         -----
12         if (load_in = '1') then
13             -- address = xxxx xxxx xxx
14             -- (layer, perceptron in layer, value)
15             if (shift_right((unsigned(address_in) and "11110000000"), 7) = layer_count) then
16                 -----
17                 -- forward address and data --
18                 -----
19                 address_out <= address_in(6 downto 0);
20                 data_out    <= data_in;
21                 load_out    <= load_in;
22             else
23                 -----
24                 -- reset address and data output --
25                 -----
26                 address_out <= (others => '0');
27                 data_out    <= (others => '0');
28                 load_out    <= '0';
29             end if;
30         end if;
31     end if;
32 end process;

```

Figure 9: Programmcode zu "Layer Resolver"

Es handelt sich weider um einen rein kombinatorischen Prozess ohne Taktabhandlung.


3.4 Perzeptron

Das Perzeptron selbst besteht aus einer binären Eingabesteuerung anstelle von Gleitkommaberechnungen. Das bedeutet, dass die Verbindung von einem Perzeptron-Ausgang zu einem anderen Perzeptron-Eingang nur aktiv oder nicht aktiv sein kann. Darüber hinaus ist der zweite Parameter innerhalb des Perzeptrons die Aktivierungsfunktion, die welche im Grunde die Summation über die "high"-Eingangssignale darstellt. Wenn die Summe größer ist als ein gegebener Wert wird der Ausgang des Perzeptrons auf "high" gesetzt. In dem Programmcode aus Abbildung 11 ist ersichtlich, dass die Adressierung des 16Bit-Vektors für die Gewichtung der Eingänge (aktiv oder nicht aktiv) auf insgesamt vier 4Bit-Vektoren aufgeteilt wird, welche von dem Perzeptron schließlich zu einem 16Bit-Vektor zusammengefasst werden. Die Adressierung des "activation_value", welcher eine Aussage darüber trifft, ab wie vielen logischen "high"- Werten der Ausgang eine "1" annimmt wird auf die selbe Weise adressiert. Über die "data"-Verbindung wird schließlich den adressierten Speichern ein Wert zugewiesen. Zusammenfassend ist zu sagen, das die letzten 3-Bit in der Adresse immer die Adressierung der spezifischen Aktivierungsfunktionen darstellt.

Perceptron

- **File:** pereptron.vhdl
- **Author:** Fabian Franz (fabian.franz0596@gmail.com)
- **Version:** 0.1
- **Date:** 18.05.2021

Diagram



Description

This module describes the actual behaviour of the combinatorical perceptron. The perceptron is capable of holding the values for input sensitivity and the output activation.

Generics and ports

Table 1.1 Generics

Generic name	Type	Value	Description
perceptron_id	integer range 0 to 15		the ID of the perceptron in the specific layer

Table 1.2 Ports

Port name	Direction	Type	Description
reset	in	std_logic	reset inputs and outputs of the entity to default values
dentrid_port	in	std_logic_vector(15 downto 0)	input from previous layer
axon_port	out	std_logic	output to next layer
address	in	std_logic_vector(6 downto 0)	current address for parameter manipulation
data	in	std_logic_vector(3 downto 0)	value of the addressed parameter
load	in	std_logic	signal to actually store the addressed parameter value

Signals, constants and types

Signals

Name	Type	Description
activation_value	unsigned (3 downto 0)	threshold parameter for input count until output is set to one
sensitivity_value	unsigned (15 downto 0)	determine whis inputs are activated and counted.

Figure 10: Modulbeschreibung "Perzeptron"

```

1 behaviour : process (load, reset, dendrid_port, address, data) is
2     variable count : unsigned(3 downto 0) := (others => '0');
3     variable old_value : std_logic_vector (15 downto 0) := (others => '0');
4 begin
5     -----
6     -- reset handling --
7     -----
8     if (reset = '1') then
9         axon_port <= '0';
10        activation_value <= (others => '1');
11        sensitivity_value <= (others => '0');
12        sens_1 <= (others => '0');
13        sens_2 <= (others => '0');
14        sens_3 <= (others => '0');
15        sens_4 <= (others => '0');
16        count := (others => '0');
17        old_value := (others => '0');
18    else
19        -----
20        -- value storage handling --
21        -----
22        if load = '1' then
23            -- check if the current perceptron is meant (first 4 Bit)
24            if (shift_right((unsigned(address) and "1111000"), 3) = perceptron_id) then
25                -- check the parameters (last 3 Bit)
26                if ((unsigned(address) and "0000111") = 0) then
27                    activation_value <= unsigned(data);
28                end if;
29                if ((unsigned(address) and "0000111") = 1) then
30                    sens_1 <= unsigned(data);
31                end if;
32                if ((unsigned(address) and "0000111") = 2) then
33                    sens_2 <= unsigned(data);
34                end if;
35                if ((unsigned(address) and "0000111") = 3) then
36                    sens_3 <= unsigned(data);
37                end if;
38                if ((unsigned(address) and "0000111") = 4) then
39                    sens_4 <= unsigned(data);
40                end if;
41            end if;
42            sensitivity_value <= sens_4 & sens_3 & sens_2 & sens_1;
43        end if;
44        -----
45        -- output handling --
46        -----
47        if dendrid_port /= old_value then
48            -- count over all Bits and proceed sensitivity and and output activation
49            count := "0000";
50            for i in 0 to 15 loop
51                if ((dendrid_port(i) = '1') and (sensitivity_value(i) = '1')) then
52                    count := count + 1;
53                end if;
54            end loop; -- counter
55            old_value := dendrid_port;
56            -- update axon
57            if (count = activation_value) then
58                axon_port <= '1';
59            else
60                axon_port <= '0';
61            end if;
62        end if;
63    end if;
64 end process;

```

Figure 11: Programmcode zum "Perzeptron"


4 Gesamt-Implementierung

Im folgenden wird die Gesamtimplementierung basierend auf der Hardwareübersicht erläutert dabei wird lediglich auf die Instanziierung der Module eingegangen.

Top Level Entity

- **File:** top_level_entity.vhdl
- **Author:** Fabian Franz (fabian.franz0596@gmail.com)
- **Version:** 0.1
- **Date:** 14.06.2021

Diagram



Description

This module has the purpose to put all modules of the perceptron project together.

Generics and ports

Table 1.1 Generics

Table 1.2 Ports

Port name	Direction	Type	Description
clk	in	std_logic	global clock signal
reset	in	std_logic	global reset signal
mode	in	std_logic	select the direction '0' = layer, '1' = storage
address	in	std_logic_vector(10 downto 0)	the address of data storage in the layer or storage branch
data	in	std_logic_vector(15 downto 0)	the actual data to store
load	in	std_logic	triggers the storage
result	out	std_logic_vector(15 downto 0)	the result from the last layer

Figure 12: Modulbeschreibung "Top Level Entity"

In der Abbildung 12 ist die Beschreibung der oberen Instanz des Systems beschrieben. Diese generiert alle weiteren Module und stellt deren Verbindung untereinander dar. Wie diese Verbindung realisiert ist wird im folgenden erläutert.

```

1  -----
2  -- Internal Signals --
3  -----
4  -- connection top level resolver to layer
5  signal address_int_layer : std_logic_vector(10 downto 0) := (others => '0');
6  signal data_int_layer   : std_logic_vector(3  downto 0) := (others => '0');
7  signal load_int_layer   : std_logic                    := '0';
8  -- connection top level resolver to storage
9  signal address_int_storage : std_logic_vector(9  downto 0) := (others => '0');
10 signal data_int_storage   : std_logic_vector(15 downto 0) := (others => '0');
11 signal load_int_storage   : std_logic                    := '0';
12 -- connect storage to first layer
13 signal storage_to_first_layer : std_logic_vector(15 downto 0) := (others => '0');
14 -- layer connection arrays
15 -- axon ports to next layer
16 type arr_16_times_16 is array (0 to 14) of std_logic_vector(15 downto 0);
17 signal layer_axon_arr : arr_16_times_16;
18 -- address from layer resolver to layer
19 type arr_16_times_7 is array (0 to 15) of std_logic_vector(6  downto 0);
20 signal address_layer_arr : arr_16_times_7;
21 -- data from layer resolver to layer
22 type arr_16_times_4 is array (0 to 15) of std_logic_vector(3  downto 0);
23 signal data_layer_arr : arr_16_times_4;
24 -- load from layer resolver to layer
25 signal load_layer : std_logic_vector (15 downto 0);

```

Figure 13: Programmcode der internen Signale

Name	Type	Description
address_int_layer	std_logic_vector(10 downto 0)	connect adress line of "Top Level Resolver" and "Layer Resolver"
data_int_layer	std_logic_vector(3 downto 0)	connect data line of "Top Level Resolver" and "Layer Resolver"
load_int_layer	std_logic	connect load line of "Top Level Resolver" and "Layer Resolver"
address_int_storage	std_logic_vector(9 downto 0)	connect address line of "Top Level Resolver" and "Storage"
data_int_storage	std_logic_vector(15 downto 0)	connect data line of "Top Level Resolver" and "Storage"
load_int_storage	std_logic	connect load line of "Top Level Resolver" and "Storage"
storage_to_first_layer	std_logic_vector(15 downto 0)	connect the storage output with the first layer

Figure 14: Beschreibung der internen Signale der "Top Level Entity"

layer_axon_arr	arr_16_times_16	connect axon ports between layer and layer resolver
address_layer_arr	arr_16_times_7	connect address ports between layer and layer resolver
data_layer_arr	arr_16_times_4	connect data ports between layer and layer resolver
load_layer	std_logic_vector (15 downto 0)	connect load signal between layer and layer resolver

Figure 15: Fortführung der Beschreibung der internen Signale der "Top Level Entity"

In Abbildung 14 und 15 sind die internen Signale, welche zur Verbindung der Module nötig sind beschrieben. Alle internen Signale wurden kompatibel zu den Schnittstellen angelegt. Die jeweilige Verbindung einer Perzeptron-Schicht mit der nächsten im Bezug auf die Daten- und Adressleitung wird jeweils durch ein 2-dimensionales "Array" aus 16Bit Vektoren realisiert.

4.1 Instanziierung Der layer

Im folgenden wird lediglich auf die Instanziierung der Layer eingegangen. Die Instanziierung der restlichen Module funktioniert ähnlich dem der einzelnen Layer. In der Abbildung 16 ist zu sehen,

```
1  — instances of layer resolver
2  layer_resolvers : for i in 0 to 15 generate — generate 16 layer resolvers
3    layer_resolver_inst : layer_resolver
4    generic map(
5      layer_count => i
6    )
7    port map(
8      reset      => reset ,
9      address_in  => address_int_layer , — tlr to resolvers
10     data_in     => data_int_layer , — ""
11     load_in     => load_int_layer , — ""
12     address_out => address_layer_arr(i), — layer resolver to perceptron array
13     data_out    => data_layer_arr(i), — ""
14     load_out    => load_layer(i)
15   );
16 end generate;
17 — two dimensional layer array of perceptrons 14 x 16 (layer x perceptron)
18 layer_arr_2D : for i in 1 to 14 generate — layer
19   layer_arr_1D : for j in 0 to 15 generate — perceptron in layer
20     perceptron_arr_inst : perceptron
21     generic map(
22       perceptron_id => j
23     )
24     port map(
25       reset      => reset ,
26       dendrid_port => layer_axon_arr(i - 1), — prev layer to current layer
27       axon_port   => layer_axon_arr(i)(j), — current to next layer
28       address     => address_layer_arr(i), — layer resolver to perceptron array
29       data        => data_layer_arr(i), — ""
30       load        => load_layer(i) — ""
31     );
32 end generate;
33 end generate;
```

Figure 16: Programmcode der internen Signale

dass insgesamt 16 "layer_resolver" und 13 Schichten mit Perzeptronen instanziiert werden. In jeder Perzeptron-Schicht befinden sich wiederum jeweils 16 Perzeptronen. Wie bereits in Abschnitt 4 erwähnt, werden die erzeugten Perzeptronen bei der Instanziierung mit den internen Signalen verbunden.

5 Validierung

Die Validierung der einzelnen Module, der Integration verschiedener Module und der des gesamten Systems wird mit Hilfe der Simulation auf Register-Transfer-Ebene in "Modelsim" realisiert.

5.1 Modultest

5.2 Integrationstest

5.3 Systemtest

5.4 Timing-Analyse