# Synthese eines Asynchronen Multilayer Perceptron auf einem FPGA

Fabian Franz, Matr. Nr.: 644414 Juli 2021

# Contents

1	Ein	führung	3
	1.1	Perceptron	3
	1.2	Aktivierungsfunktion	3
2	Des	sign Übersicht	4
	2.1	Top Level	4
	2.2	Layer Level	5
3	Mo	dul-Implementierung	6
	3.1	Top Level Resolver	6
	3.2	Storage	8
	3.3	Layer Resolver	10
	3.4	Perzeptron	11
4	Ges	samt-Implementierung	14
		Instanziierung Der layer	16
5	Vali	idierung	17
	5.1	Modultest	17
		5.1.1 Top Level Resolver	17
		5.1.2 Storage	18
		5.1.3 Layer Resolver	
		5.1.4 Perzeptron	
	5.2	Integrationstest	
		5.2.1 Top Level Resover und Storage	24
	5.3	Systemtest	26
	5.4	Timing-Analyse	
6	Zus	sammenfassung und Ausblick	29
7	Eige	enständigkeitserklärung	29

# 1 Einführung

Dieses Projekt hat den Anspruch, ein effizientes neuronales Netzwerk auf einem FPGA zu entwerfen. Dazu geben die nächsten Abschnitte eine kurze Einführung in die grundlegenden Prinzipien, wie ein solches neuronales Netz modelliert werden kann.

## 1.1 Perceptron

Ein Perzeptron beschreibt ein Modell einer biologischen menschlichen Zelle in Computerdomäne. Dieses Perzeptron kann mit der folgenden Grafik beschrieben und mathematisch formuliert werden:




Figure 1: Model des Perzeptron

$$\hat{y} = g\left(w_0 + \sum_{i=1}^m x_i w_i\right) \tag{1.1}$$

Mit:

g = Aktivierungsfunktion $w_o = \text{Bias}$ 

In Vektor form:

$$\hat{y} = g(W_0 + X^T W) \tag{1.2}$$

Mit:

$$W = \begin{pmatrix} w_1 \\ \vdots \\ w_m \end{pmatrix}, X = \begin{pmatrix} x_1 \\ \vdots \\ x_m \end{pmatrix}$$

Wie man sieht, wird in einem conventionellen Multilayer-Perzeptron jeder Eingang mit einer entsprechenden Gewichtung multipliziert. Es ist zu erkennen, dass die Umsetzung eines solchen Perzeptrons von einer gegebenen Hardwarearchitektur wie GPUs oder Matrix-Multiplizier-Einheiten abgearbeitet werden kann.

# 1.2 Aktivierungsfunktion

Die Aktivierungsfunktion eines Perzeptrons hat den Zweck, das Verhalten des Perzeptrons als Reaktion auf äußere Reize zu beeinflussen. Es gibt verschiedene Arten von Aktivierungsfunktionen, die für verschiedene Zwecke verwendet werden können.

# 2 Design Übersicht

# 2.1 Top Level

Die Hardware dieses Projekts besteht aus einem 32-Bit-Mikrocontroller namens SAM D21/DA1 und einem Zyklon 10 FPGA. Beide Chips sind auf einem Board platziert, dem sogenannten Arduino Vidor 4000. Dieses Board kommt mit einer USB-Schnittstelle, die die Kommunikation zwischen dem Frontend (PC) und der ausführenden Hardware realisiert. Die Abbildung 2 zeigt das abstrakte Hardwaremodell. Dieses Modell zeigt das erwähnte Frontend und die Hardware, aber auch den "Top Level Resolver", der die Daten entweder an den Speicher verteilt, oder die neuen Einstellungen für die einzelnen Perceptron-Aktivierungsfunktionen. Im konreten Modell werden insgesamt 16 Schichten mit 16 Perzeptronen pro Schicht realisiert. Der Einfachheit halber sind die Takt- und Reset-Signale für jedes einzelne Modul in der Abbildung nicht dargestellt.




Figure 2: Top Level Hardware-Modell

# 2.2 Layer Level

Jede Schicht des Hardwaremodells besteht aus einem "Layer Resolver", der sich um die Signalverteilung an jedes einzelne Perzeptron kümmert. Dies hat den Vorteil, dass die Datenleitungen insgesamt reduziert werden.




Figure 3: Layer Level Hardware Model

In abbildung 3 ist einer der 16 Layer grafisch dargestellt. Zu sehen ist, dass die Leitungen: "address", "data" und "load" jedes Perceptron miteinander verbindet und somit eine vollständige Adressierung und Datenbeaufschlagung garantiert wird.

# 3 Modul-Implementierung

Im folgenden wird die Implemetierung der einzelnen Module basierend auf der Hardware-übersicht beschrieben.

# 3.1 Top Level Resolver

Der "Top Level Resolver" realisiert eine Aufteilung und Skalierung der Signale von dem Eingang des Systems zu den Modulen "Storage" und "Layer Resolver". Konkret bedeutet das, dass wenn über die Signalleitung "mode" eine logische '1' anliegt die einzelnen schichten und somit die Perzeptronen adressiet werden. Liegt jedoch eine logische '0' an dem Eingang des "Top Level Resolver" an, so wird der Speicher, welcher die späteren Funktions-Werte des Systems enthält, adressiert.


# **Top Level Resolver**

File: top\_level\_resolver.vhdl

• Author: Fabian Franz (fabian.franz0596@gmail.com)

Version: 0.1Date: 06.2021

## **Diagram**



#### **Description**

This module implement the data and address handling switch between the layer modules and the storage module.

#### Generics and ports

#### Table 1.1 Generics

**Table 1.2 Ports** 

Port name	Direction	Туре	Description
reset	in	std_logic	global reset
mode	in	std_logic	select the direction
address_in	in	std_logic_vector(10 downto 0)	the address of data storage
data_in	in	std_logic_vector(15 downto 0)	the actual data to store
load_in	in	std_logic	triggers the storage
address_out_layer	out	std_logic_vector(10 downto 0)	address casting, mode='1'
data_out_layer	out	std_logic_vector(3 downto 0)	data forwarding
load_out_layer	out	std_logic	triggers storage
address_out_storage	out	std_logic_vector(9 downto 0)	address casting, mode='0'
data_out_storage	out	std_logic_vector(15 downto 0)	data forwarding
load_out_storage	out	std_logic	triggers storage

#### **Processes**

 behaviour: ( reset, mode, address\_in, data\_in, load in )

Figure 4: Modulbeschreibung "Top Level Resolver"

In Abbildung 4 ist die Modulbeschreibung dargestellt. Daraus ist ersichtlich, dass die Datenleitung, welche an die einzelnen "Layer Resolver"-Module geleitet wird in eine 4Bit-Datenleitung gekürzt wird. Des weiteren wird die Adressleitung für das "Storage"-Modul in eine 10Bit-Datenleitung gekürzt. Daraus ergibt sich die Möglichkeit 1280 verschiedene 4Bit-Datenregister für die Perzeptron-Schichten und 1024 verschiedene 16Bit-Register für die Funktionseingabe in der erstem Perceptron-Schicht zu realisieren.

```
behaviour : process (reset , mode, address_in , data_in , load_in) is
2
      begin
        if reset = '1' then
3
             Reset all Outputs and internal Variables -
5
6
                                \langle = (others \Rightarrow '0');
          address_out_layer
                               <= (others => '0');
<= '0';
          data_out_layer
8
          load_out_layer
9
          address_out_storage <= (others => '0');
10
                                <= (others => '0');
          {\tt data\_out\_storage}
11
12
          load\_out\_storage
                                <= '0';
        elsif reset = 0, then
13
14
          — Layer Branch -
15
16
17
          if mode = '0' then
18
            address_out_layer <= address_in;
                                <= data_in(3 downto 0); — least significant bits
19
            data_out_layer
20
            load_out_layer
                                \leq load_in;
21
22
            — All others to default —
23
            address_out_storage <= (others => '0');
24
                                  <= (others => '0');
25
            data_out_storage
26
            load_out_storage
27
28
            — Storage Branch
29
          elsif mode = '1' then
30
31
            address_out_storage <= address_in(9 downto 0); - least significant bits
            data_out_storage
32
                                  \leq data_in:
33
            load_out_storage
                                  <= load_in;
34
35
            — All others to default —
36
37
            address_out_layer <= (others => '0');
                              <= (others => '0');
38
            data_out_layer
39
            load_out_layer
                                <= '0';
40
          end if;
41
        end if;
      end process;
```

Figure 5: Programmcode zu "Top Level Resolver"

In dem Programmcode aus 5 ist ersichtlich, dass es sich lediglich um rein kombinatorische Logik handelt, welche keinen externen Takt benötigt. Es handelt sich bei dem gezeigten Code lediglich um den "Process", die "Entity" und "Architecture" sind in der Modulbeschreibung 4 ersichtlich.

# 3.2 Storage

Das Modul "Storage" ist für die Speicherung der Eingangs-Funktionswerte zuständig, um das Modell des Multilayer-Perzeptrons mit Daten zu versorgen und Optimierungen auf bestimmte Funktionen vor zu nehmen.

# **Perceptron Storage**


• File: storage.vhdl

Author: Fabian Franz (fabian.franz0596@gmail.com)

• Version: 0.1

• **Date:** 31.05.2021

#### **Diagram**



# **Description**

This module implement the storage of 1024 16Bit Values and output them on each clock iteration.

## **Generics and ports**

#### **Table 1.1 Generics**

**Table 1.2 Ports** 

Port name	Direction	Туре	Description
clk	in	std_logic	clock for iteration over storage values
reset in std_logic reset to set default values		reset to set default values	
address_in_storage in std_logic_vector(9 downto 0)		std_logic_vector(9 downto 0)	address where tha value have to be stored
data_in_storage in std_logic_vector(15 downto 0)		std_logic_vector(15 downto 0)	actual data which have to be stored
load_in_storage in std_logic		std_logic	trigger the storage
layer_output out std_logic_vector (15 downto 0)		std_logic_vector (15 downto 0)	output to the first layer

## Signals, constants and types

## **Signals**

Name	Туре	Description
stored_value	arr_1024_times_16	

# Types

Name	Туре	Description
arr_1024_times_16		the one dimensional array of stored values

#### **Processes**

• behaviour: ( load\_in\_storage, clk, reset )

Figure 6: Modulbeschreibung "Layer Resolver"

In der Modulbeschreibung aus Abbildung 6 ist ersichtlich, dass der Speicher eine Adressweite von 10Bit besitzt und 16Bit Werte speichern kann. Des weiteren wird aus dem Code in Abbildung 7 ersichtlich, dass bei anlegen eines Taktsignals "clk" die gespeicherten Werte iterativ am Ausgang "layer\_output" ausgegeben werden. Der "layer\_output" stellt die Verbindung zwischen dem Speichermodul und der ersten Perzeptron-Schicht dar.

```
behaviour : process (load_in_storage, clk, reset)
2
        variable count: integer range 0 to 1023;
3
      begin
        — reset handling —
5
6
7
        if (reset = '1') then
             Reset the 16\,\mathrm{Bit} values of the whole 10\,\mathrm{Bit} long array.
8
9
          for i in 0 to 1023 loop
            stored_value(i) <= (others => '0');
10
11
            count := 0;
12
          end loop;
        end if;
13
14
15
        — input handling —
16
        if (load_in_storage = '1') then
17
18
             If the load is triggered, safe the value at the address.
          stored_value(to_integer(unsigned(address_in_storage))) <= data_in_storage;
19
20
        end if;
21
        — output handling —
22
23
        if (clk = '1') then
24
25
          layer_output <= stored_value(count);</pre>
          count := count + 1;
26
          if (count = 1023) then
27
28
            count := 0;
29
          end if;
30
        end if;
31
      end process;
```

Figure 7: Programmcode zu "Storage"

## 3.3 Layer Resolver

Der "Layer Resolver" übernimmt die Rolle des Bindegliedes zwischen dem "Top Level Resolver" und den einzelnen Schichten mit Perzeptronen.

# layer\_resolver


• File: pereptron.vhdl

Author: Fabian Franz (fabian.franz0596@gmail.com)

• Version: 0.1

• Date: 18.05.2021

# Diagram



## **Description**

This module is designed for resolving the signals in every single layer of the multilayer perceptron.

The address resolving is based on the "layer\_count" variable, which determine the number of every single layer in the whole multilayer perceptron.

Based on this number, the address is forwarded by a 7-Bit bus to the single perceptrons in the layer.

## **Generics and ports**

#### Table 1.1 Generics

Generic name	Туре	Value	Description
layer_count	integer range 0 to 16		identifier for the current layer

#### **Table 1.2 Ports**

Port name	Direction	Туре	Description
reset	in	std_logic	reset to default output values
address_in	in	std_logic_vector(10 downto 0)	input address from "Top Level Resolver"
data_in	in	std_logic_vector(3 downto 0)	input data from "Top Level resolver"
load_in	in	std_logic	load input from "Top Level Resolver"
address_out	out		addressing the sensitivity and activation value in the "Perceptron"
data_out	out	std_logic_vector(3 downto 0)	the actual value for sensitivity and activation in the "Perceptron"
load_out	out	std_logic	triggers the storage in the "Perceptron"

#### **Processes**

# behaviour: ( address\_in, reset, load\_in, data\_in )

Figure 8: Modulbeschreibung "Layer Resolver"

In der Modulbeschreibung aus Abbildung 8 ist ersichtlich, dass der "Layer Resolver" bei seiner Instanziierung einen Parameter übergeben bekommt, welcher angibt in welcher Schicht sich der "Layer Resolver" befindet. Dies ist nötig, um die Adressen richtig an die Perzeptronen in jeder einzelnen Schicht weiter zu leiten. Die 11Bit Eingangs-Adresse wird durch den "Layer Resover" in eine 7Bit Ausgangs-Adresse gewandelt.

```
1
   behaviour : process (address_in , reset , load_in , data_in) is
2
    variable perceptron_address : integer range 0 to 15;
3
      begin
        if reset = '1' then
4
          address\_out \ll (others \implies '0');
5
                       <= (others => '0');
<= '0';
6
          data_out
          load_out
7
8
        else
9
10
          — detect valid address —
11
          if (load_in = '1') then
12
13
                address = xxxx xxxx xxx
                (layer, perceptron in layer, value)
14
             if (shift_right((unsigned(address_in) and "11110000000"), 7) = layer_count) then
15
16
17
               — forward address and data —
18
19
               address_out <= address_in(6 downto 0);
20
                            \leq data_in;
               data out
21
               load_out
                            <= load_in;
22
23
24
               — reset address and data output —
25
               address_out <= (others => '0');
26
                            <= (others => '0');
<= '0';
27
28
               load out
29
            end if;
30
          end if:
        end if:
31
32
      end process;
```

Figure 9: Programmcode zu "Layer Resolver"

Es handelt sich weider um einen rein kombinatorischen Prozess ohne Taktabhandlung.

# 3.4 Perzeptron

Das Perzeptron selbst besteht aus einer binären Eingabesteuerung anstelle von Gleitkommaberechnungen. Das bedeutet, dass die Verbindung von einem Perzeptron-Ausgang zu einem anderen Perzeptron-Eingang nur aktiv oder nicht aktiv sein kann. Darüber hinaus ist der zweite Parameter innerhalb des Perzeptrons die Aktivierungsfunktion, welche im Grunde die Summation über die "high"-Eingangssignale darstellt. Wenn die Summe größer ist als ein gegebener Wert wird der Ausgang des Perzeptrons auf "high" gesetzt. In dem Programmcode aus Abbildung 11 ist ersichtlich, dass die Adressierung des 16Bit-Vektors für die Gewichtung der Eingänge (aktiv oder nicht aktiv) auf insgesamt vier 4Bit-Vektoren aufgeteilt wird, welche von dem Perzeptron schließlich zu einem 16Bit-Vektor zusammengefasst werden. Die Adresierung des "activation\_value", welcher eine Aussage darüber trifft, ab wie vielen logischen "high"- Werten der Ausgang eine "1" annimt wird auf die selbe Weise adressiert. Über die "data"-Verbindung wird schließlich den adressierten Speichern ein Wert zugewiesen. Zusammenfasend ist zu sagen, dass die letzten 3-Bit in der Adresse immer die Adressierung der spezifischen Aktivierungs- und Sensitivitäts-funktionen darstellt.

# **Perceptron**


• File: pereptron.vhdl

• Author: Fabian Franz (fabian.franz0596@gmail.com)

• Version: 0.1

• **Date:** 18.05.2021

# Diagram



## **Description**

This module describes the actual behaviour of the combinatorical perceptron. The perceptron is capable of holding the values for input sensitivity and the output activation.

## **Generics and ports**

## **Table 1.1 Generics**

Generic name	Туре	Value	Description
perceptron_id	integer range 0 to 15		the ID of the perceptron in the specific layer

#### **Table 1.2 Ports**

Port name	Direction	Туре	Description
reset	in	std_logic	reset inputs and outputs of the entity to default values
dentrid_port	in	std_logic_vector(15 downto 0)	input from previous layer
axon_port	out	std_logic	output to next layer
address	in	std_logic_vector(6 downto 0)	current address for parameter manipulation
data	in	std_logic_vector(3 downto 0)	value of the addressed parameter
load	in	std_logic	signal to actually store the addressed parameter value

# Signals, constants and types

#### **Signals**

Name	Туре	Description
activation_value	unsigned (3 downto 0)	threshold parameter for input count until output is set to one
sensitivity_value	unsigned (15 downto 0)	determine whis inputs are activated and counted.

Figure 10: Modulbeschreibung "Perzeptron"

```
behaviour : process (load, reset, dentrid_port, address, data) is
       variable count : unsigned(3 downto 0) := (others => '0');
        variable old_value : std_logic_vector (15 downto 0) := (others => '0');
 3
 4
     begin
 5
 6
       — reset handling —
 7
       if (reset = '1') then
 8
9
                           <= '0';
          axon_port
10
          activation_value <= (others => '1');
          sensitivity_value <= (others => '0');
11
                            <= (others => '0');
12
13
          sens_2
                            <= (others => '0');
                            <= (others => '0');
14
          {\tt sens\_3}
15
          sens\_4
                            <= (others => '0');
                                        => '0');
16
          count
                   := (others
17
          old_value := (others
                                        \Rightarrow '0');
18
        else
19
20
          — value storage handling —
21
22
          if load = '1' then
23
              check if the current perceptron is meant (first 4 Bit)
            if (shift_right((unsigned(address) and "1111000"), 3) = perceptron_id) then
24
25
                check the parameters (last 3 Bit)
26
              if ((unsigned(address) and "0000111") = 0) then
27
                activation_value <= unsigned(data);</pre>
28
              end if;
29
              if ((unsigned(address) and "0000111") = 1) then
30
                sens_1 <= unsigned(data);
31
32
              if ((unsigned(address) and "0000111") = 2) then
33
                sens_2 <= unsigned(data);
34
              end if;
              if ((unsigned(address) and "0000111") = 3) then
35
36
                sens_3 <= unsigned(data);</pre>
37
              end if:
              if ((unsigned(address) and "0000111") = 4) then
38
39
               sens_4 <= unsigned(data);
40
              end if:
41
            end if;
            sensitivity_value <= sens_4 & sens_3 & sens_2 & sens_1;
42
43
         end if;
44
45
          — output handling —
46
47
          if dentrid_port /= old_value then
            — count over all Bits and proceed sensitivity and and output activation count := "0000";
48
49
            for i in 0 to 15 loop
50
              if ((dentrid_port(i) = '1')) and (sensitivity_value(i) = '1')) then
51
52
                count := count + 1;
53
             end if
54
            end loop;
                        - counter
55
            old_value := dentrid_port;
56

    update axon

57
            if (count >= activation_value) then
             axon\_port <= '1';
58
59
            else
60
             axon_port \ll '0';
           end if;
61
         end if;
62
63
       end if;
64
     end process;
```

Figure 11: Programmcode zum "Perzeptron"

# 4 Gesamt-Implementierung

Im folgenden wird die Gesamtimplementierung basierend auf der Hardwareübersicht erläutert dabei wird lediglich auf die Instanziierung der Module eingegangen.

# **Top Level Entity**


• File: top\_level\_entity.vhdl

• Author: Fabian Franz (fabian.franz0596@gmail.com)

• Version: 0.1

• Date: 14.06.2021

## **Diagram**



## **Description**

This module has the purpose to put all modules of the perceptron project together.

# **Generics and ports**

#### **Table 1.1 Generics**

#### **Table 1.2 Ports**

Port name	Direction	Туре	Description
clk	in	std_logic	global clock signal
reset	in	std_logic	global reset signal
mode	in	std_logic	select the direction '0' = layer, '1' = storage
address	in	std_logic_vector(10 downto 0)	the address of data storage in the layer or storage branch
data	in	std_logic_vector(15 downto 0)	the actual data to store
load	in	std_logic	triggers the storage
result	out	std_logic_vector(15 downto 0)	the result from the last layer

Figure 12: Modulbeschreibung "Top Level Entity"

In der Abbildung 12 ist die Beschreibung der oberen Instanz des Systems beschrieben. Diese generiert alle weiteren Module und stellt deren Verbindung untereinander dar. Wie diese Verbindung realisiert ist wird im folgenden erläutert.

```
2
      Internal Signals
3
4
      connection top level resolver to layer
   signal address_int_layer : std_logic_vector(10 downto 0) := (others => '0');
6
   signal data_int_layer
                             : std_logic_vector(3 downto 0)
                                                             := (others \Rightarrow '0');
                                                                  , o ';
   signal load_int_layer
                             : std_logic
                                                              :=
     connection top level resolver to storage
   signal address_int_storage : std_logic_vector(9 downto 0) := (others => '0');
9
10
   signal data_int_storage
                               : std_logic_vector(15 downto 0) := (others => '0');
11
   signal load_int_storage
                               : std_logic
      connect storage to first layer
12
13
   signal storage_to_first_layer : std_logic_vector(15 downto 0) := (others => '0');
14
      layer connection arrays
15
      axon ports to next layer
16
   type arr_16_times_16 is array (0 to 14) of std_logic_vector(15 downto 0);
   signal layer_axon_arr : arr_16_times_16;
17
18
      address from layer resolver to layer
   type arr_16_times_7 is array (0 to 15) of std_logic_vector(6 downto 0);
20
   signal address_layer_arr : arr_16_times_7;
      data from layer resolver to layer
   type arr_16_times_4 is array (0 to 15) of std_logic_vector(3 downto 0);
   signal data_layer_arr : arr_16_times_4;
      load from layer resolver to layer
25 signal load_layer : std_logic_vector (15 downto 0);
```

Figure 13: Programmcode der internen Signale

Name	Туре	Description
address_int_layer	std_logic_vector(10 downto 0)	connect adress line of "Top Level Resolver" and "Layer Resolver"
data_int_layer	std_logic_vector(3 downto 0)	connect data line of "Top Level Resolver" and "Layer Resolver"
load_int_layer	std_logic	connect load line of "Top Level Resolver" and "Layer Resolver"
address_int_storage	std_logic_vector(9 downto 0)	connect address line of "Top Level Resolver" and "Storage"
data_int_storage	std_logic_vector(15 downto 0)	connect data line of "Top Level Resolver" and "Storage"
load_int_storage	std_logic	connect load line of "Top Level Resolver" and "Storage"
storage_to_first_layer	std_logic_vector(15 downto 0)	connect the storage output with the first layer

Figure 14: Beschreibung der internen Signale der "Top Level Entity"

layer_axon_arr	arr_16_times_16	connect axon ports between layer and layer resolver
address_layer_arr	arr_16_times_7	connect address ports between layer and layer resolver
data_layer_arr	arr_16_times_4	connect data ports between layer and layer resolver
load_layer	std_logic_vector (15 downto 0)	connect load signal between layer and layer resolver

Figure 15: Fortführung der Beschreibung der internen Signale der "Top Level Entity"

In Abbildung 14 und 15 sind die internen Signale, welche zur Verbindung der Module nötig sind beschrieben. Alle internen Signale wurden kompatibel zu den Schnittstellen angelegt. Die jeweilige Verbindung einer Perzeptron-Schicht mit der nächsten im Bezug auf die Daten- und Adressleitung wird jeweils durch ein 2-dimensionales "Array" aus 16Bit Vektoren realisiert.

## 4.1 Instanziierung Der layer

Im folgenden wird lediglich auf die Instanziierung der Layer eingegeangen. Die Instanziierung der restlichen Module funktioniert ähnlich dem der einzelnen Layer.

```
- instances of layer resolver
1
   layer_resolvers: for i in 0 to 15 generate — generate 16 layer resolvers
      layer_resolvers_inst : layer_resolver
3
4
      generic map(
5
        layer_count => i
6
7
     port map(
8
        reset
                    => reset.
                    ⇒ address_int_layer, — thr to resolvers ⇒ data int layer — ""
9
        address_in
                    => data_int_layer, __ ""
=> load_int_layer, __ ""
10
        data_in
11
        load_in
        address_out => address_layer_arr(i), — layer resolver to perceptron array
12
13
        data_out
                    => data_layer_arr(i), -
        load\_out
14
                     => load_laver(i)
15
   end generate;
16
17
      two dimensional layer array of perceptrons 14 x 16 (layer x perceptron)
   layer_arr_2D : for i in 1 to 14 generate — layer
     layer_arr_1D : for j in 0 to 15 generate - perceptron in layer
19
20
        perceptron_arr_inst : perceptron
21
        generic map(
22
          perceptron_id => j
23
24
        port map(
25
          reset
                        => reset,
          dentrid_port \Rightarrow layer_axon_arr(i-1), -- prev layer to current layer
26
                       > layer_axon_arr(i)(j), — current to next layer
27
          axon_port
                        => address_layer_arr(i), — layer resolver to perceptron array
=> data_layer_arr(i). — ""
28
          address
                        => data_layer_arr(i),
29
          data
30
                        => load_layer(i)
          load
31
32
     end generate;
  end generate;
33
```

Figure 16: Programmcode der internen Signale

In der Abbildung 16 ist zu sehen, dass insgesamt 16 "layer\_resolver" und 13 Schichten mit Perzeptronen instanziiert werden. In jeder Perzeptron-Schicht befinden sich wiederum jeweils 16 Perzeptronen. Wie bereits in Abschnitt 4 erwähnt, werden die erzeugten Pereptronen bei der Instanziierung mit den internen Signalen verbunden.

# 5 Validierung

Die Validierung der einzelnen Module, der Integration verschiedener Module und der des gesamten Systems wird mit Hilfe der Simulation auf Regeister-Transfer-Ebene in "Modelsim" realisiert. Alle Tests können durch hinzufügen der benötigten Module und das Ausführen der Modelsim-Skripte mit der Endung .do ausgeführt werden. Die erwähnten Skripte befinden sich im Ordner "SimulationConf".

#### 5.1 Modultest

Im Folgenden werden die Modultests zu allen Modulen erläutert.

#### 5.1.1 Top Level Resolver

Der "Top Level Resolver" wird mit besonderem Augenmerk auf seine Reaktion auf die verschiedenen Modi untersucht. Er dient als Stellglied für die Weiterleitung und Anpassung der Länge der Signale. Um die Funktion dahingehend zu überprüfen wurde folgender Ablauf innerhalb einer Testbench realisiert:

```
beh_process : process
1
2
     begin
3
        reset
                    <= '0';
4
        mode
        address_in <= "00000000000";
5
                    <= "00000000000000000000";
6
        data_in
                    <= '0';
7
        load_in
8
        wait for 2 * clk_period;
9
        reset <= '0';
10
11
        mode
                    <= '0';
12
        load_in
                        '1';
                    \leq =
        address_in <= "00101001001";
13
                    <= "00000000001101";
14
        data_in
        wait for 2 * clk_period;
15
16
17
        — addressing the storage —
18
                    <= '1';
<= '1';
19
20
        load_in
        address_in <= "01101100000":
21
                    <= "0000000000000011";
22
        wait for 2 * clk_period;
23
24
        report "Simulation Stop";
25
        stop;
26
     end process;
```

Figure 17: Programmcode der "Top Level Resolver" Testbench




Figure 18: Simulationsergebnis "Top Level Resolver"

In dem Simulationsergebnis in Abbildung 18 ist zu sehen, dass der "Top Level Resolver" das erwartete Verhalten erfüllt und die Signale je nach gewähltem "mode" weiter leitet. Des weiteren ist auch die Funktionalität der Bearbeitung der Signale im Bezug auf deren Länge erfüllt.

#### 5.1.2 Storage

Das Modul "Storage" wird auf seine Funktionalität im Bezug auf die Speicherung und Wiedergabe von 16Bit-Zahlen geprüft. Dafür werden in einer Testumgebung Zahlen erzeugt, in den Speicher geschrieben und danach wieder iterativ ausgegeben.

```
1
  check_beh : process
2
   begin
3
       - first reset -
5
                         <= '1';
6
                         <= '0';
7
                         <= '0';
8
     load_in_storage
     address_in_storage <= std_logic_vector(to_unsigned(0, address_in_storage'length));
9
10
     data_in_storage
                        <= std_logic_vector(to_unsigned(0, data_in_storage 'length));
     wait for clk_period;
11
12
     reset <= '0';
13
14
     - set the input values -
15
     address_in_storage <= std_logic_vector(to_unsigned(0, address_in_storage'length));
16
17
     data_in_storage
                        <= std_logic_vector(to_unsigned(244, data_in_storage 'length));
     wait for clk_period;
18
     load_in_storage <= '1';
19
20
     wait for clk_period;
     load_in_storage <= '0';
21
     address_in_storage <= std_logic_vector(to_unsigned(1, address_in_storage'length));
22
                       <= std_logic_vector(to_unsigned(12, data_in_storage', length));
23
     data_in_storage
     wait for clk_period;
load_in_storage <= '1';</pre>
24
25
26
     wait for clk_period;
                         <= '0';
27
     load_in_storage
     address_in_storage <= std_logic_vector(to_unsigned(2, address_in_storage'length));
28
29
                       <= std_logic_vector(to_unsigned(899, data_in_storage'length));
     data_in_storage
30
     wait for clk_period;
31
     load_in_storage <= '1';</pre>
     wait for clk_period;
32
     load_in_storage <= ',0';
33
34
35
     — get the output values —
36
37
     clk <= '1';
     wait for clk_period;
38
     clk <= '0';
39
     wait for clk_period;
40
     clk <= '1';
41
     wait for clk_period;
42
     clk \ll 0;
43
44
     wait for clk_period;
     clk <= '1';
45
     wait for clk_period;
46
47
     clk <= '0';
     wait for clk_period;
48
     report "Simulation Stop";
49
50
     stop;
51 end process;
```

Figure 19: Programmcode der "Storage" Testbench




Figure 20: Simulationsergebnis "Storage"




Figure 21: Speicherwerte "Storage"

In dem Simulationsergebnis aus Abbildung 20 ist zu sehen, dass die Funktionswerte korrekt am Ausgang nach dem Speichern ausgegeben werden. Außerdem wird der Speicher nach dem Zurücksetzen korrekt mit "0" gefüllt und die Werte ein weiteres mal durch das Prüfen mit der Funktion "Memory Data" in "Modelsim", wie in Abbildung 21 zu sehen, geprüft.

#### 5.1.3 Layer Resolver

Der "Layer Resolver" hat die Funktion, die eingehenden Adress- und Datensignale auf die einzelnen Perzeptronen in der jeweiligen Schicht zu verteilen. Dies geschieht, wenn die richtige Adresse der jeweiligen Schicht codiert ist. In der folgenden Testbench in Abbildung 22 wird dieses Verhalten geprüft.

```
check_beh : process
1
2
     begin
3
4
       — assign default values —
5
6
       address_in <= (others => '0');
                   <= (others => '0');
7
       data_in
8
       load_in
                   <= ',0';
9
10
        — trigger reset —
11
        reset <= '1';
12
13
        wait for 1.5 * clk_period;
        reset <= '0';
14
15
        — set first address —
16
17
        — adress format: xxxx xxxx xxx (layer, perceptron, value)
18
                  <= '1';
19
        address_in <= "00000011010"; — (0, 3, 2)
20
21
                  <= std_logic_vector(to_unsigned(4, data_in 'length));
22
        wait for clk_period;
23
24
        — set second address —
25
                   <= '1';
26
       load_in
27
        address_in <= "00010011010"; -- (1, 3, 2)
28
                 <= std_logic_vector(to_unsigned(5, data_in 'length));
       data_in
29
        wait for clk_period;
30
31
       — check the reset functionality —
32
       reset <= '1';
33
       wait for 2 * clk_period;
34
       \texttt{reset} <= \ \texttt{'0'};
35
36
       stop;
37
     end process;
```

Figure 22: Programmcode der "Layer Resolver" Testbench




Figure 23: Simulationsergebnis "Layer Resolver"

In dem Simulationsergebnis aus Abbildung 23 ist zu erkennen, dass die Daten- und Adressignale lediglich dann weiter geleitet und im Fall der Adressleitung gekürzt wird, sofern die richtige Schicht, in dem Fall die Schicht 1 adressiert wurde.

#### 5.1.4 Perzeptron

Das Modul "Perzeptron" realisiert die eigentliche Funktion des am Ende in der "Top Level Entity" gebildeten Netzes dieser. Die Testbench in Abbildung 24 und 25 prüft, ob die Werte für die Eingangssensitivität und den Schwellwert der Aktivierung gespeichert werden und schließlich auf Eingaben basierend auf den zuvor eingestellten Werten entsprechend reagiert wird.

```
check_beh : process
 1
2
      begin
 3
 4
        — default values —
 5
 6
                       <= '0';
        reset
 7
        dentrid_port <= (others => '0');
                       <= (others => '0');
 8
        address
9
        data
                       <= (others => '0');
                       <= ',0 ';
10
        load
11
        wait for clk_period;
        reset <= '1';
12
        wait for clk_period;
13
14
        reset <= '0';
        wait for clk_period;
15
16
        — set activation value —
17
18
        address <= "0000000";
19
        wait for clk_period;
20
        data <= "1111";
21
        wait for clk_period;
22
        load <= '1':
23
        wait for clk_period;
load <= '0';</pre>
24
25
        wait for clk_period;
26
27
28
         — set a sensitivity value —
29
30
           sens_1
        address <= "0000001";
31
        wait for clk_period;
data <= "1111";</pre>
32
33
        wait for clk_period;
load <= '1';</pre>
34
35
        wait for clk_period;
36
        load <= '0':
37
38
        wait for clk_period;
39
        - sens_2
        address <= "0000010";
40
41
        wait for clk_period;
        data <= "1111";
42
43
        wait for clk_period;
44
        load <= '1';
        wait for clk_period;
load <= '0';</pre>
45
46
47
        wait for clk_period;
```

Figure 24: Programmcode der "Perzeptron" Testbench

```
- sens_3
         address <= "0000011";
 2
         wait for clk_period;
 3
         data <= "1111";
 4
         wait for clk_period;
load <= '1';</pre>
 5
 6
         wait for clk_period;
 7
         load <= '0';
wait for clk_period;</pre>
 8
9
10
          - sens_4
         address <= "0000100";\\
11
         wait for clk_period;
data <= "1111";</pre>
12
13
         wait for clk_period;
load <= '1';</pre>
14
15
         wait for clk_period;
16
         load <= '0';
17
18
         wait for clk_period;
          — final load to set the sens value
19
         load <= '1';
20
         wait for clk_period;
load <= '0';</pre>
21
22
23
         wait for clk_period;
24
25
         — check the programmed values and output behaviour —
26
          dentrid_port <= "111111111111111";
27
         wait for 2 * clk-period;
dentrid-port <= "1111111111111111";</pre>
28
29
         wait for 2 * clk_period;
dentrid_port <= "1111111111111111";</pre>
30
31
32
         wait for 2 * clk_period;
         report "Simulation Stop";
33
34
         stop;
35
      end process;
```

Figure 25: Fortsetzung des Programmcode der "Perzeptron" Testbench




Figure 26: Simulationsergebnis "Perceptron"

In dem Simulationsergebnis in Abbildung 26 ist zu sehen, dass die extern angelegten Signale intern gespeichert und ausgewertet werden. Auswerten meint hierbei das Zusammenfügen der 4Bit-Datenleitung zu einem 16Bit-Eingangsvektor, welcher die Sensitivität der Eingangssignale des Perzeptron festlegt. Des weiteren ist ersichtlich, dass bei Anlegen eines der Sensitivität ("sensitivity\_value") und dem Aktivierungswert ("activation\_value") entsprechenden Eingangssignals der Ausgang eine logische "1" ausgibt.

## 5.2 Integrationstest

Bei dem Integrationstest wird geprüft, ob einzelne Module seitens der Schnittstelle zusammen spielen und die erwartete Funktion erfüllen.

#### 5.2.1 Top Level Resover und Storage

Als Integrationstest wurde der "Top Level Resolver" und das Modul "Storage" zusammen geschaltet und auf korrekte Funktion überprüft. Dafür wurden wie in Abbildung 27 zu sehen zufällige Werte für den Eingang verwendet.

```
beh_process : process is
          - randome number variable
 3
        variable seed1 , seed2 : integer := 999;
          randome vector number generator
        impure function rand_slv(len : integer) return std_logic_vector is
 5
 6
          variable r
                                            : real;
                                            : std_logic_vector(len - 1 downto 0);
 7
          variable slv
 8
        begin
9
          for i in slv 'range loop
10
            uniform (seed1, seed2, r);
11
             \quad \textbf{if} \quad r \,>\, 0.5 \quad \textbf{then} \quad
12
               slv(i) := '1';
13
               slv(i) := '0';
14
15
            end if
          end loop;
16
17
          return slv;
18
        end function;
19
20
        — actual behaviour check —
21
22
      begin
        - reset everything and set standard values
23
24
        wait for clk_period;
25
        clk
                 <= '0';
                 <= ',1';
26
        reset
        mode <= '1'; — '1' for storage addressing address <= (others => '0');
27
        mode
28
                \langle = (others => '0');
29
        data
30
        load
                 <= '0';
31
        wait for clk_period;
32
        - load some data in the storage
33
        reset <= '0';
34
        for i in 0 to 1023 loop
              addressing every place in the storage
35
36
          address <= std_logic_vector(to_unsigned(i, address'length));</pre>
37
                  <= rand_slv(16); — write some randome data in the storage
          wait for clk_period;
38
          load <= '1';
39
          wait for clk_period;
load <= '0';</pre>
40
41
        end loop;
```

Figure 27: Programmcode der "Top Lavel Resolver" und "Storage" Testbench

```
1
       - change to layer branch
     mode \le '0';
2
3
     wait for clk_period;
4
     for i in 0 to 1023 loop
5
           addressing every place in the storage
6
        address <= std_logic_vector(to_unsigned(i, address'length));</pre>
                <= rand_slv(16); —
7
                                     write some randome data in the storage
       data
        wait for clk_period;
8
9
       load <= '1';
10
        wait for clk_period;
                '0';
11
       load <=
     end loop;
12
13
        get the data back iteratively at the output port
14
     for i in 0 to 1023 loop
        wait for clk_period;
15
16
        clk <= '1';
        wait for clk_period;
17
        clk <= '0';
18
19
     end loop;
20
     stop;
21
   end process;
```

Figure 28: Fortsetzung Programmcode der "Top Level Resolver" und "Storage" Testbench

— input —																																		
♦ ck	0					_																												
A reset	0								_	_																								
mode	1								_												_		_											
		aparama		000000		0000000		0000000111				000000		000000		000000		I		0000000		00000001		(COCCOCC)		0000001		[0000001		0000001		000000111		0000000
■   de d	111111111100000110	11111111	0010110	001010100	0011001	000000101	11111100	10111100011	11111	0000100011	000100	111100101	1101001	111011110	1011011	11100010	0011011	11000101	1101000	001101100	1111010	00101110	1001111	10111001	1102020	10001110	1001111	00101111	01001111	11000000	1110100	0111010011	000011	10001100
	1	_				_																				_								
- output to layer	00000000																						_			_								
address_int_layer		000							=		=																							
□-  data_int_layer → load_int_layer		ш																																
- output to storage -	·																																	
address int storage	00000000	00000000		0000000	_	0000000	0	000000011	-	ccccccoo	=	000000010	1	00000011	0	0000001		Immin	00	000000000	1	00000010	0	Coccocce	_	00000011	0	10000011	01	00000111	0	000001111		000000000
■-  data_int_storage									11111	000010001	000100	111100101	1101001	1111011111	1011011	11100010	0011011	11000101	1101000			00101110	1001111	10111001				00101111	01001111	11000000	1110100	0111010011		
load int_storage	1																															_		
<ul> <li>ouutput storage to first layer</li> </ul>																																		
storage_to_first_layer	000000000000000000000000000000000000000	apaaaaaa	0000																															

Figure 29: Simulationsergebnis weiterleitung Speicher "Top Lavel Resolver" und "Storage"

In der Abbildung 29 wurde im wesetlichen betrachtet, ob die Weiterleitung und Bearbeitung des eingehenden Signals auf das interne Signal-Routing für den Speicher-Zweig seine Funktion erfüllt.




Figure 30: Simulationsergebnis weiterleitung Layer "Top Level Resolver" und "Storage"

In der Abbildung 30 wurde dies nun ebenfalls für den Layer-Zweig betrachtet.




Figure 31: Speicherinhalt des "Storage" Moduls beim Integrationstes

In der Abbildung 31 ist der zufällige Speicherinhalt des "Storage" Moduls abgebildet.

## 5.3 Systemtest

In Abbildung 32 ist der Programmcode zum testen der "Top Level Entity" ersichtlich. Zunächst werden einige Zufallswerte in den Speicher geschrieben, um im späteren Verlauf eine Stimulation des Multilayer-Perzeptrons zu realisieren. Danach wird mit den standard Aktivierungs- und Sensitivitätswerten diese Stimulation einmal komplett über alle Funktionswerte iteriert. Darauffolgend werden, wie in Abbildung 32 zu sehen, nun zufällige Werte für die Aktivierungs- und Sensitivitätswerte generiert, und adressiert. Schließlich werden die im Speicher abgelegten Werte wieder iteriert, um das jetzt sich ergebende Verhalten ebenfalls zu untersuchen.

```
1
      system integration test
2
     beh_process : process
3
          randome number variable
       variable seed1, seed2 : integer := 999;
4
5
          randome vector number generator
6
       impure function rand_slv(len : integer) return std_logic_vector is
          variable r
7
                                         real:
8
          variable slv
                                         : std_logic_vector(len - 1 downto 0);
9
       begin
          for i in slv 'range loop
10
            uniform (seed1, seed2, r);
11
            if r > 0.5 then
12
              slv(i) := '1';
13
14
              slv(i) := '0';
15
16
            end if;
          end loop;
17
18
          return slv;
19
       end function;
20
     begin
21
22

    Write Test Data to Storage —

23
24
        - reset everything and set standard values
25
        wait for clk_period;
                <= '0';
26
        clk
                <= ',1';
27
        reset
28
       mode
                <= '1'; - '1' for storage addressing
        address <= (others => '0');
29
30
                <= (others => '0');
        data
                <= ',0';
31
       load
32
        wait for clk_period;
33
        - load some data in the storage
        reset <= '0';
34
35
        for i in 0 to 1023 loop
36
             addressing every place in the storage
37
          address <= std_logic_vector(to_unsigned(i, address'length));</pre>
38
                  <= rand_slv(16); — write some randome data in the storage</pre>
          wait for clk_period;
39
          load <= '1';
40
          wait for clk_period;
load <= '0';</pre>
41
42.
43
       end loop;
44
       - Standard Activation and Sensitivity Values -
45
46
47
         - get the storage data back iteratively at the output port
        for i in 0 to 1023 loop
48
49
          wait for clk_period;
          clk <= '1';
50
51
          wait for clk_period;
          clk <= '0';
52
53
       end loop;
```

Figure 32: Programmcode der "Top Level Entity" Testbench

```
1
2
           Non Standard Activation and Sensitivity Values
3
4
           format is: xxxx xxxx xxx (layer, perceptron in layer, value)
5
           value \Rightarrow 0 = activation value, 1-4 = sens_1 to sens_4,
6
           ends up in 16Bit activation vector
       mode <= '0'; — '0' for layer addressing
7
        for i in 0 to 2047 loop — iterate over all perceptrons
8
9
          address <= std_logic_vector(to_unsigned(i, address'length));</pre>
                  <= "0000000000001111" and rand_slv(16); — set randome activation value
10
11
          wait for clk_period/2;
          load <= '1';
12
13
          wait for clk_period/2;
         load <= '0';
14
       end loop;
15
          get the storage data back iteratively at the output port
16
        for i in 0 to 1023 loop
17
          wait for clk_period;
clk <= '1';</pre>
18
19
          wait for clk_period;
20
          clk <= '0';
21
22
       end loop;
23
       stop;
24
     end process;
```

Figure 33: Fortsetzung Programmcode der "Top Level Entity" Testbench




Figure 34: Systemtest zum Speichern von Aktivierungs- und Sensitivitätswerten

In der Abbildung 34 ist unter dem "Divider" mit Namen: "Perceptron Signals" der Signalverlauf innerhalb der ersten Instanz des Perzeptron in dem ersten "Layer" zu sehen. Es ist ersichtlich, dass dieses Perzeptron die gegebenen Werte zur Sensitivität und Aktivierung übernimmt und in den internen Speicher ablegt.




Figure 35: Systemtest zur Reaktion auf Eingags-Stimuli

In der Abbildung 35 ist ersichtlich, dass das System auf ein Stimuli am Eingang entsprechend reagiert und die Ausgänge des "Axon-Port" setzt. Dies ist unter dem "Divider" mit dem Namen "Perceptron Layer" innerhalb des "layer\_axon\_arr" ersichtlich.

## 5.4 Timing-Analyse

Das Skript für die Timing-Analyse befindet sich in dem Ordner quartus/simulation/modelsim und trägt den Namen "perceptron\_on\_FPGA\_run\_msim\_gate\_vhdl.do". Leider ist mein Rechner nicht in der Lage dieses Skript in absehbarer Zeit zu simulieren, daher sei hier lediglich der Verweis auf dieses angegeben.

# 6 Zusammenfassung und Ausblick

Zum Schluss sei erwähnt, dass das Multilayer-Perzeptron bis zum endgültigen Hardware-Test weitere Systemtest durchlaufen sollte, hinsichtlich der Korektheit von Eingaben und zu erwartenden Ausgaben. Darüber hinaus ist die Implementierung eines Optimierungs- Algorithmus für das Anlernen des Systems notwendig. Des weiteren sei erwähnt, dass die Implementierung des Speichers überarbeitet werden sollte, da bei nicht einhalten von äußeren Timing- Vorgaben hier unerwartetes Verhalten auftreten kann. Ein Umschalten zwischen schreiben und lesen des Speichers ist an dieser Stelle sinnvoller, als das Abhandeln von zwei verschiedenen Takt-Leitungen für lesen und schreiben des Speichers.

# 7 Eigenständigkeitserklärung

Hiermit bestätige ich, dass ich die vorliegende Arbeit selbständig verfasst und keine anderen als die angegebenen Hilfsmittel benutzt habe. Die Stellen der Arbeit, die dem Wortlaut oder dem Sinn nach anderen Werken einschließlich Internetquellen entnommen sind, wurden unter Angabe der Quelle kenntlich gemacht.

Fabian Franz