## VHDL UP/DW SYNC COUNTER - EXE

## Testo

Creare un contatore di tipo Up/Down sincrono con larghezza contatore generica (No process). Utilizzare il ff\_d.vhd come FlipFlop. Simulare con il file top\_sim.vhd fornito

```
entity UpDownSyncCounter is
   Generic(
        COUNT_WIDTH : integer := 4
);
Port (
        reset : in std_logic;
        clk : in std_logic;


        inc_count : in std_logic;
        dec_count : in std_logic;


        count : out std_logic;
end UpDownSyncCounter;
```

## Testo

Il sistema deve avere il seguente comportamento:

- Se inc\_count = '1' and dec\_count = '1' -> count <= count al fronte di clk</li>
- Se inc\_count = 'o' and dec \_count = 'o' -> count <= count al fronte di clk</li>
- Se inc\_count = '1' and dec \_count = '0' -> count <= count+1 al fronte di clk</li>
- Se inc\_count = 'o' and dec \_count = '1' -> count <= count-1 al fronte di clk</li>








Attenzione: di seguito alcune linee guida per arrivare ad una soluzione dell'esercizio.

Consiglio di non leggerli prima di aver pensato autonomamente ad una soluzione.



Nel modulo deve essere presente un elemento di memoria che permette di conoscere il valore del contatore attuale. Visto che il contatore è più di un bit si deve istanziare tramite un «for generate» il giusto numero di ff\_d





## Consigli

L'operazione di somma e sottrazione deve essere pronta prima di entrare nell'ingresso dei Flip Flop. Il risultato da caricare nei registri sarà selezionata da un Mux pilotato da una apposita logica. Usare il costrutto «when» oppure «select» per la costruzione.

