
Sistemas secuenciales

Máquinas de estado síncronas Análisis y diseño

Máquinas de estados síncronas: Estructuras


Esquema de una máquina de estados (tipo Mealy). Estado siguiente = F(estado actual, entrada)

Salida = G(estado actual, entrada)




Esquema de una máquina de estados (tipo Moore). Estado siguiente = F(estado actual, entrada)


Salida = G(estado actual)



Máquinas de estados síncronas: Análisis



Máquinas de estados síncronas: Análisis



$$D0 = Q0 \cdot EN' + Q0' \cdot EN$$

$$D1 = Q1 \cdot EN' + Q1' \cdot Q0 \cdot EN + Q1 \cdot Q0' \cdot EN$$


$$Q0* = D0 = Q0 \cdot EN' + Q0' \cdot EN$$

$$Q1* = D1 = Q1\cdot EN'$$

$$Q1* = D1 = Q1 \cdot EN' + Q1' \cdot Q0 \cdot EN + Q1 \cdot Q0' \cdot EN$$

$$MAX = EN\cdot Q0\cdot Q1$$

Máquinas de estados síncronas: Análisis



$$D0 = Q0 \cdot EN' + Q0' \cdot EN$$

$$D1 = Q1 \cdot EN' + Q1' \cdot Q0 \cdot EN + Q1 \cdot Q0' \cdot EN$$

$$Q0* = D0 = Q0 \cdot EN' + Q0' \cdot EN$$

$$Q1* = D1 = Q1 \cdot EN' + Q1' \cdot Q0 \cdot EN + Q1 \cdot Q0' \cdot EN$$


Ecuaciones de estado (evolución)




 $MAX = EN\cdot Q0\cdot Q1$

Ecuación de salida


(a)		Ε	N		
	Q1 Q0	0	1		
	00	00	01		
	01	01	10		
	10	10	11		
	11	11	00		
		Q1*Q0*			







Máquinas de estados síncronas: Análisis







Máquinas de estados síncronas: Análisis



Ejemplo de lectura del diagrama de flujo:

... Si se está en el estado A y la entrada EN vale 0 en el momento del flanco activo, el siguiente estado será A.

... Si se está en el estado A y la entrada EN vale 1 en el momento del flanco activo, el siguiente estado será B.


.....y por ser Mealy $z_i = f(Q_i, x_i)$:

... Si estoy en el estado D, mientras la entrada vale 0 la salida vale 0, y mientras la entrada vale 1 la salida vale 1 (la salida se producirá con un pequeño retardo desde el cambio de la entrada).


Máquinas de estados síncronas: Análisis

Otro ejemplo de análisis de circuito secuencial realizado con biestables JK activados por flanco ascendente:

La evolución entre estados se realizará dependiendo del valor de las entradas JK en el momento del flanco ascendente.



Máquinas de estados síncronas: Análisis





Del circuito se pueden sacar las ecuaciones de J0, K0, J1 y K1, para sacar los estados siguientes $Q0_{t+1}$ y $Q1_{t+1}$ a los que avanzará al flanco activo, o se puede realizar directamente la tabla.


También es preciso obtener la salida, bien a partir de su ecuación o de la tabla.

Q1	Q0	X	Υ	J1	K1	J0	K0	Q1 _{t+1}	Q0 _{t+1}	Z
0	0	0	0	0	0	0	0	0	0	0
0	0	0	1	1	1	0	0	1	0	1
0	0	1	0	0	0	1	1	0	1	0
0	0	1	1	1	1	0	0	1	0	1
0	1	0	0	0	0	0	0	0	1	0
0	1	0	1	1	0	0	0	1	1	0
0	1	1	0	1	1	1	1	1	0	0
0	1	1	1	1	0	0	0	1	1	0
1	0	0	0	0	0	0	0	1	0	0
1	0	0	1	1	1	0	1	0	0	0
1	0	1	0	0	0	1	1	1	1	0
1	0	1	1	1	1	0	1	0	0	0
1	1	0	0	0	0	0	0	1	1	0
1	1	0	1	1	0	0	1	1	0	0
1	1	1	0	1	1	1	1	0	0	1
1	1	1	1	1	0	0	1	1	0	1

Máquinas de estados síncronas: Análisis







Se ha denominado (siendo estado = Q1 Q0):


Estado 00 = A

Estado 01 = B

Estado 10 = C

Estado 11 = D

Máquinas de estados síncronas: Análisis



Q1	Q0	X	Υ	J1	K1	J0	K0	Q1 _{t+1}	Q0 _{t+1}	Z
0	0	0	0	0	0	0	0	0	0	0
0	0	0	1	1	1	0	0	1	0	1
0	0	1	0	0	0	1	1	0	1	0
0	0	1	1	1	1	0	0	1	0	1
0	1	0	0	0	0	0	0	0	1	0
0	1	0	1	1	0	0	0	1	1	0
0	1	1	0	1	1	1	1	1	0	0
0	1	1	1	1	0	0	0	1	1	0
1	0	0	0	0	0	0	0	1	0	0
1	0	0	1	1	1	0	1	0	0	0
1	0	1	0	0	0	1	1	1	1	0
1	0	1	1	1	1	0	1	0	0	0
1	1	0	0	0	0	0	0	1	1	0
1	1	0	1	1	0	0	1	1	0	0
1	1	1	0	1	1	1	1	0	0	1
1	1	1	1	1	0	0	1	1	0	1

Se ha denominado (siendo estado = Q1 Q0):

Estado 00 = A

Estado 01 = B

Estado 10 = C

Estado 11 = D

			•	
Q1 Q0	00	01	10	11
00	00,0	10, 1	01, 0	10, 1
01	01, 0	11, 0	10, 0	11, 0
10	10, 0	00,0	11, 0	00, 0
11	11,0	10,0	00, 1	10, 1

XY

Q1*Q0*, Z

a)


s	00	01	10	11				
Α	A, 0	G, 1	В, 0	C, 1				
В	В, О	D, 0	C, 0	D, 0				
С	C , 0	Α, 0	D, 0	Α, 0				
D	D, 0	C, 0	д, 1	G, 1				
	S *, Z							

XY




Otra forma de representación de la tabla de flujo


Máquinas de estados síncronas: Análisis




Máquinas de estados síncronas: Análisis



Máquinas de estados síncronas: Análisis




Máquinas de estados síncronas: Análisis



Diseñar un sistema con una entrada IN y una salida S así como una entrada de reloj.

El sistema deberá sacar un 1 en la salida <u>durante un ciclo de reloj</u>, siempre que en la entrada se haya reconocido dos bits iguales en los dos flancos ascendentes consecutivos de la señal de reloj.

En caso contrario deberá sacar 0 por la salida S.





Diseñar un sistema con una entrada IN y una salida S así como una entrada de reloj.

El sistema deberá sacar un 1 en la salida durante un ciclo de reloj, siempre que en la entrada se haya reconocido dos bits iguales en los dos flancos ascendentes consecutivos de la señal de reloj.

En caso contrario deberá sacar 0 por la salida S.

Será un sistema Moore por tenerse que mantener la salida durante un ciclo de reloj, independientemente de que durante el ciclo cambie la entrada





Codificación de estados
A=000
B=001
C=010
D=011
E=100


La salida mientras estoy en el estado A (000) es 0

Q2	Q1	Q0	IN	Q2*	Q1*	Q0*	S
0	0	0	0	0	1	0	0
0	0	0	1	0	0	1	0
0	0	1	0	0	1	0	0
0	0	1	1	0	1	1	0
0	1	0	0		0	0	0
0	1	0	1	0	0	1	0
0	1	1	0	0	1	0	1
0		1	1	0	1	1	1
A	0	0	0	1	0	0	1
1	0	0	1	0	0	1	1
1	0	1	0	Х	Х	Х	Х
1	0	1	1	Х	Х	Х	Х
				Х	Х	Х	Х

Diseñar un sistema con una entrada IN y una salida S así como una entrada de reloj.

El sistema deberá sacar un 1 en la salida durante un ciclo de reloj, siempre que en la entrada se haya reconocido dos bits iguales en los dos flancos ascendentes consecutivos de la señal de reloj.


En caso contrario deberá sacar 0 por la salida S.



Q2	Q1	Q0	IN	Q2*	Q1*	Q0*	S
0	0	0	0	0	1	0	0
0	0	0	1	0	0	1	0
0	0	1	0	0	1	0	0
0	0	1	1	0	1	1	0
0	1	0	0	1	0	0	0
0	1	0	1	0	0	1	0
0	1	1	0	0	1	0	1
0	1	1	1	0	1	1	1
1	0	0	0	1	0	0	1
1	0	0	1	0	0	1	1
1	0	1	0	Х	Х	Х	Х
1	0	1	1	Х	Х	Х	Х
				Х	Х	Х	Х

Precisa 3 variables de estado, luego precisa 3 biestables tipo D activados por flanco ascendente

Obtendremos la evolución de los estados siguientes si hacemos Q2* = D2 (entrada al biestable 2)




Lo mismo haremos para D1, D0 y S

Diseñar un sistema con una entrada IN y una salida S así como una entrada de reloj.


El sistema deberá sacar un 1 en la salida durante un ciclo de reloj, siempre que en la entrada se haya reconocido dos bits iguales en los dos flancos ascendentes consecutivos de la señal de reloj.

En caso contrario deberá sacar 0 por la salida S.



Q2	Q1	Q0	IN	Q2*	Q1*	Q0*	S
0	0	0 0 0 0 1		1	0	0	
0	0	0	1	0	0	1	0
0	0	1	0	0	1	0	0
0	0	1	1	0	1	1	0
0	1	0	0	1	0	0	0
0	1	0	1	0	0	1	0
0	1	1	0	0	1	0	1
0	1	1	1	0	1	1	1
1	0	0	0	1	0	0	1
1	0	0	1	0	0	1	1
1	0	1	0	Х	Х	Х	Х
1	0	1	1	Х	Х	Х	Х
				Х	Х	Х	Х

Lo mismo haremos para D1, D0 y S




 $Q1* = D1 = Q0 + Q2' \cdot Q1' \cdot IN'$

Q0* = D0 = IN

Diseñar un sistema con una entrada IN y una salida S así como una entrada de reloj.


El sistema deberá sacar un 1 en la salida durante un ciclo de reloj, siempre que en la entrada se haya reconocido dos bits iguales en los dos flancos ascendentes consecutivos de la señal de reloj.

En caso contrario deberá sacar 0 por la salida S.



Q2	Q1	Q0	IN	Q2*	Q1*	Q0*	S
0	0	0	0	0	1	0	0
0	0	0	1	0	0	1	0
0	0	1	0	0	1	0	0
0	0	1	1	0	1	1	0
0	1	0	0	1	0	0	0
0	1	0	1	0	0	1	0
0	1	1	0	0	1	0	1
0	1	1	1	0	1	1	1
1	0	0	0	1	0	0	1
1	0	0	1	0	0	1	1
1	0	1	0	Х	Х	Х	Х
1	0	1	1	Х	Х	Х	Х
				Х	Х	Х	Х

Lo mismo haremos para D1, D0 y S



$$S = Q2 + Q1 \cdot Q0$$

Diseñar un sistema con una entrada IN y una salida S así como una entrada de reloj.

El sistema deberá sacar un 1 en la salida durante un ciclo de reloj, siempre que en la entrada se haya reconocido dos bits iguales en los dos flancos ascendentes consecutivos de la señal de reloj.


En caso contrario deberá sacar 0 por la salida S.

$$Q2* = D2 = Q1 \cdot Q0' \cdot IN' + Q2 \cdot IN'$$

$$Q1* = D1 = Q0 + Q2' \cdot Q1' \cdot IN$$

$$Q0* = D0 = IN$$

$$S = Q2 + Q1 \cdot Q0$$



Observaciones en el proceso de Diseño:

Codificación de estados:

Una vez diseñada la evolución de estados, es preciso dar un código a cada estado. Si hay²m²estados serán precisos n bits al menos para codificar los estados, tal que 2ⁿ > m.

Interesa que estados consecutivos presenten códigos adyacentes (cambio de un único bit en sus códigos) siempre que sea posible. Con ello se evita transiciones intermedias de los estados durante la evolución entre Q_t y Q_{t+1} que en la salida pueden dar transitorios no deseados.

Máquinas de estados síncronas: SÍNTESIS (diseño)

Observaciones en el proceso de Diseño:

Minimización del número de estados (simplificación de estados):

Una vez diseñada la evolución de estados, es preciso reconocer si existen estados equivalentes que pueden considerarse idénticos y así simplificar el diseño resultante.

Estados equivalentes: Aquellos que para las mismas entradas evolucionan a los mismos estados y producen las mismas salidas.

En ocasiones es difícil distinguir los estados equivalentes, ya que dos estados pueden evolucionar a estados diferentes, pero que son equivalentes a su vez, lo que hace que los estados origen serían también equivalentes.

23

Máquinas de estados síncronas: SÍNTESIS (diseño)

Observaciones en el proceso de Diseño:

Minimización del número de estados (simplificación de estados):

Metodología:

- 1. Generar clases agrupando los estados que tienen las mismas salidas para las mismas entradas, especificando la clase de los estados siguientes a los que evolucionan con las distintas entradas.
- 2. Generar nuevas clases dentro de las ya generadas en el punto anterior, agrupando aquellos estados que tienen las mismas clases en los estados a los que evolucionan.
- 3. Realizar la operación del punto 2 de forma repetida hasta que sea imposible el desdoblar las clases.
- 4. Los grupos de cada clase son grupos de estados equivalentes.

Máquinas de estados síncronas: SÍNTESIS (diseño)

Observaciones en el proceso de Diseño:

Minimización del número de estados (simplificación de estados): Ejemplo

Metodología:

1. Generar clases agrupando los estados que tienen las mismas salidas para las mismas entradas, especificando la clase de los estados siguientes a los que evolucionan con las

distintas entradas.

Partiendo de una tabla de flujo como ésta realizamos la primera clasificación:

Q _t	Q _{t+1} /Z para X=0	Q _{t+1} /Z para X=1
Q_1	Q ₃ /0	Q ₅ /0
Q_2	Q ₄ /0	Q ₆ /0
Q_3	Q ₃ /0	Q ₅ /1
Q_4	Q ₄ /0	Q ₆ /1
Q_5	Q ₅ /0	Q ₁ /0
Q_6	Q ₆ /0	Q ₂ /0

Clase	Estados	Clases del próximo estado para X=0 X=1
	Q_1	В А
۸	Q_2	ВА
A	Q_5	A A
	Q_6	A A
В	Q_3	В А
Ь	Q_4	В А

Máquinas de estados síncronas: SÍNTESIS (diseño)

Minimización del número de estados (simplificación de estados): Ejemplo

Metodología:

- 1. Generar clases agrupando los estados que tienen las mismas salidas para las mismas entradas, especificando la clase de los estados siguientes a los que evolucionan con las distintas entradas.
- 2. Generar nuevas clases dentro de las ya generadas en el punto anterior, agrupando aquellos estados que tienen las mismas clases en los estados a los que evolucionan.

	Q _{t+1} /Z Q _{t+1} /Z Estad Clases del próximo estado						Clase	Estados	Clase próx estado X=0	kimo para	
Q _t	X=0	X=1		Clase		estado para		۸	Q_1	В	С
Q ₁	Q ₃ /0	Q ₅ /0			Q ₁	X=0 X=1 B A		A	Q_2	В	С
Q_2	Q ₄ /0	Q ₆ /0			Q_1	ВА			Q_{5}	С	Α
Q_3	Q ₃ /0	Q ₅ /1		Α	Q_5	A A		С			
Q_4	Q ₄ /0	Q ₆ /1			Q_6	A A			Q_6	С	Α
Q_5	Q ₅ /0	Q ₁ /0			Q_3	ВА		В	Q_3	В	С
Q_6	Q ₆ /0	Q ₂ /0		В	Q ₄	В А			Q_4	В	С

Máquinas de estados síncronas: SÍNTESIS (diseño)

Minimización del número de estados (simplificación de estados): Ejemplo

Metodología:

- 1. Generar clases agrupando los estados que tienen las mismas salidas para las mismas entradas, especificando la clase de los estados siguientes a los que evolucionan con las distintas entradas.
- 2. Generar nuevas clases dentro de las ya generadas en el punto anterior, agrupando aquellos estados que tienen las mismas clases en los estados a los que evolucionan.

Clase	Estados	Clases del próximo estado para X=0 X=1
Α	Q_1	В А
	Q_2	в А
С	Q_5	A A
	Q_6	A A
В	Q_3	в а
D	Q_4	ВА

- 3. Realizar la operación del punto 2 de forma repetida hasta que sea imposible el desdoblar las clases.
- 4. Los grupos de cada clase son grupos de estados equivalentes.



Q1 es equivalente con Q2 Q5 es equivalente con Q6 Q3 es equivalente con Q4 y de la tabla original queda:

Q _t	Q _{t+1} /Z para X=0	Q _{t+1} /Z para X=1
Q_1	Q ₃ /0	Q ₅ /0
Q_5	Q ₅ /0	Q ₁ /0
Q_3	Q ₃ /0	Q ₅ /1

Tabla equivalente simplificada

Otro ejemplo de Diseño: Con minimización del número de estados (simplificación de estados):

Diseñar un cambiador de código serie que pase de código binario natural de tres bits a código Gray de tres bits. Los bits se reciben de mayor a menor peso. Una vez recibido el tercer bit, comienza la recepción del siguiente dato binario.

Realizarlo de tal forma que en todo momento haga la conversión, es decir que en el momento en que cambie la entrada, debe cambiar la salida.

BINARIO	GRAY
000	000
001	001
010	011
011	010
100	110
101	111
110	101
111	100

Otro ejemplo de Diseño: Con minimización del número de estados (simplificación de estados):


Diseñar un cambiador de código serie que pase de código binario natural de tres bits a código Gray de tres bits. Los bits se reciben de mayor a menor peso. Una vez recibido el tercer bit, comienza la recepción del siguiente dato binario. Realizarlo de tal forma que en todo momento haga la conversión, es decir que en el momento en que cambie la entrada, debe cambiar la salida.

odinadi.		
BINARIO	GRAY	0/0 0 1/1
000	000	
001	001	1
010	011	0/0 1/1 0/1
011	010	$\begin{array}{cccccccccccccccccccccccccccccccccccc$
100	110	
101	111	0/0 $0/1$ $0/0$ $0/1$ $0/1$
110	101	0/0
111	100	7
·	•	

Otro ejemplo de Diseño: Diseñar un cambiador de código serie que pase de código binario natural de tres bits a código Gray de tres bits. Los bits se reciben de mayor a menor peso. Una vez recibido el tercer bit, comienza la recepción del siguiente dato binario. Realizarlo de tal forma que en todo momento haga la conversión, es decir que en el momento en que cambie la entrada, debe cambiar la salida.


salidas

1°.-Clasificación por salidas iguales



Estado actual		das Ira IN=1	Clase
0	0	1	Α
1	0	1	Α
2	1	0	В
3	0	1	Α
4	0	1	Α
5	1	0	В
6	1	0	В
7	0	1	Α

Otro ejemplo de Diseño: Diseñar un cambiador de código serie que pase de código binario natural de tres bits a código Gray de tres bits. Los bits se reciben de mayor a menor peso. Una vez recibido el tercer bit, comienza la recepción del siguiente dato binario. Realizarlo de tal forma que en todo momento haga la conversión, es decir que en el momento en que cambie la entrada, debe cambiar la salida.



Son clases diferentes aquellos estados que presentan diferentes estados siguientes para las mismas entradas

Clasificación y verificación de clases en próximo estado y nueva clasificación


Estado actual	Salidas para IN=0 IN=1	Clase
0	0 1	Α
1	0 1	Α
2	1 0	В
3	0 1	Α
4	0 1	Α
5	1 0	В
6	1 0	В
7	0 1	A

Clase	Estado actual	Clases del próximo estado para IN=0 IN=1
	0	А В
	1	А В
Α	3	A A
	4	A A
	7	А В
	2	А В
В	5	A A
	6	A A

	Clase	Estado actual	Clases del próximo estado para IN=0 IN=1
		0	A B
	C	1	C D
•		7	А В
		3	A A
		4	A A
	В	2	C D
	D	5	A A
	U	6	A A

Otro ejemplo de Diseño: Diseñar un cambiador de código serie que pase de código binario natural de tres bits a código Gray de tres bits. Los bits se reciben de mayor a menor peso. Una vez recibido el tercer bit, comienza la recepción del siguiente dato binario. Realizarlo de tal forma que en todo momento haga la conversión, es decir que en el momento en que






	Clase	Estado actual	Clases del próximo estado para IN=0 IN=1	
		0	А В	
		1	А В	
7	Α	3	A A	
		4	A A	
		7	А В	
		2	А В	
	В	5	A A	
		6	A A	


	Clase	Estado actual	Clases del próximo estado para IN=0 IN=1
		0	А В
_	Α	1	C D
		7	А В
	С	3	A A
	Ū	4	A A
Ī	В	2	C D
	D	5	A A
	D	6	A A

	Clase	Estado actual	Clases del próximo estado para IN=0 IN=1
	Α	0	Е В
		7	E B
1	Е	1	A A
7		3	A A A A
	С	4	
	В	2	C D
	D	5 6	A A A A

Una vez que no se pueden desdoblar clases se concluye con los estados equivalentes que tienen para las mismas entradas las mismas salidas y evolucionan a los mismos estados



Otro ejemplo de Diseño: Diseñar un cambiador de código serie que pase de código binario natural de tres bits a código Gray de tres bits. Los bits se reciben de mayor a menor peso. Una vez recibido el tercer bit, comienza la recepción del siguiente dato binario. Realizarlo de tal forma que en todo momento haga la conversión, es decir que en el momento en que cambie la entrada, debe cambiar la salida.



Codificando los estados:

0 = 000

1 = 001

2 = 010

3 = 011

5 = 101

Q2	Q1	Q0	IN	Q2*	Q1*	Q0*	OUT
0	0	0	0	0	0	1	0
0	0	0	1	0	1	0	1
0	0	1	0	0	1	1	0
0	0	1	1	1	0	1	1
0	1	0	0	0	1	1	1
0	1	0	1	1	0	1	0
0	1	1	0	0	0	0	0
0	1	1	1	0	0	0	1
1	0	0	0	Х	Х	Х	Х
1	0	0	1	Х	Х	Х	Х
1	0	1	0	0	0	0	1
1	0	1	1	0	0	0	0
1	0	0	0	Х	Х	Х	Х
1	0	0	1	Х	Х	Х	Х
1	0	1	0	Х	Х	Х	Х
1	0	1	1	Х	Х	Х	Х

Otro ejemplo de Diseño: Diseñar un cambiador de código serie que pase de código binario natural de tres bits a código Gray de tres bits. Los bits se reciben de mayor a menor peso. Una vez recibido el tercer bit, comienza la recepción del siguiente dato binario. Realizarlo de tal forma que en todo momento haga la conversión, es decir que en el momento en que cambie la entrada, debe cambiar la salida.

■ OO IN

00	04	00	INI	00*	04*	00*	OUT	QU,IIN
Q2	Q1	Q0	IN	Q2*	Q1*	Q0*	OUT	Q2,Q1 00 01 11 10 Q2,Q1 00 01 11 10
0	0	0	0	0	0	1	0	00 0 0 1 0 00 0 1 0 1
0	0	0	1	0	1	0	1	
0	0	1	0	0	1	1	0	01 0 1 0 0 01 1 0 0
0	0	1	1	1	0	1	1	11 X X X X X 11 X X X X
0	1	0	0	0	1	1	1	10 X X 0 0 10 X X 0 0
0	1	0	1	1	0	1	0	10 X X 0 0 10 X X 0 0
0	1	1	0	0	0	0	0	Q2* Q1*
0	1	1	1	0	0	0	1	Q0,IN Q0,IN
1	0	0	0	Х	Х	Х	Х	Q2,Q1 00 01 11 10 Q2,Q1 00 01 11 10
1	0	0	1	Х	X	Х	Х	
1	0	1	0	0	0	0	1	00 1 0 1 1 0 0 0 1 1 0
1	0	1	1	0	0	0	0	01 1 1 0 0 0 1 1 0 1
1	0	0	0	Х	Х	Х	Х	11 X X X X X 11 X X X X
1	0	0	1	Х	Х	Х	Х	
1	0	1	0	Х	Х	Х	Х	10 X X 0 0 10 X X 0 1
1	0	1	1	Х	Х	Х	Х	Q0*

Otro ejemplo de Diseño: Diseñar un cambiador de código serie que pase de código binario natural de tres bits a código Gray de tres bits. Los bits se reciben de mayor a menor peso. Una vez recibido el tercer bit, comienza la recepción del siguiente dato binario. Realizarlo de tal forma que en todo momento haga la conversión, es decir que en el momento en que cambie la entrada, debe cambiar la salida.

