
1.- Determina de forma precisa el tipo de dispositivo que se define en este módulo Verilog:

```
module D_latch (Q, D, enable);
output Q;
input D, enable;
reg Q;
always @ (enable or D)
 if (enable) Q <= D;</pre>
                        // Equivale a: if (enable == 1)
endmodule
// Alternativa sintaxis (Verilog 2001, 2005)
module D_latch (output reg Q, input enable, D);
always @ (enable, D)
  if (enable) Q <= D;</pre>
endmodule
```

Respuesta: D Latch (Transparent Latch)



| En D              | Next state of Q                                     |
|-------------------|---|
| 0 X<br>1 0<br>1 1 | No change $Q = 0$ ; reset state $Q = 1$ ; set state |

2.- Determina de forma precisa el tipo de dispositivo que se define en este módulo Verilog:


0

1

0


```
module D_FF (Q, D, Clk);
output Q;
input D, Clk;
reg Q;
always @ (posedge Clk)
Q \leq D;
endmodule
```

Respuesta: **D flip-flop sin reset** 



3.- Determina de forma precisa el tipo de dispositivo que se define en este módulo Verilog:

Respuesta: D flip-flop con reset asíncrono



4.- Determina de forma precisa el tipo de contador que se define en este módulo Verilog:

```
module counters (clk, enable, q);
input clk, enable;
output reg [7:0] q;

always @ (posedge clk)
begin
if (enable)
q <= q + 1; // si no q mantendrá el valor q <= q
end
endmodule
```

Respuesta:

Contador síncrono activo a flanco positivo y con habilitación (cuenta si enable = 1)

Contador síncrono activo a flanco positivo con reset asíncrono activo a nivel bajo y con carga en paralelo síncrona con ld =0.

6.- Determina de forma precisa el tipo de contador que se define en este módulo Verilog:

```
module counters (clk, up_down, q);
input clk, up_down;
output [7:0] q;
reg [7:0] q;
integer direction;

always @ (posedge clk)
begin

if (up_down)
    direction = 1;
else
    direction = -1;

q <= q + direction;

end
endmodule
```

# Respuesta:

Contador ascendente-descendente síncrono activo a flanco positivo.

- Cuenta descendente si up down =0.
- Cuenta ascendente si up\_down =1.
- 7.- Determina de forma precisa el tipo de contador que se define en este módulo Verilog:

endmodule

- Contador ascendente activo a flanco positivo con carga paralelo síncrona y reset síncrono activo a nivel alto.
- Si ld = 0, en el flanco positivo carga en la salida q, el valor de d.
- Si ld =1, cuenta ascendente.
- 8.- Determina de forma precisa el tipo de contador que se define en este módulo Verilog:

```
module counters (clk, up_down, enable, q,);
input clk, up_down, enable;
output reg [7:0] q;
integer direction;

always @ (posedge clk)
    if (enable == 0)
        q <= q;
    else if (up_down)
        q <= q + 1;
    else
    q <= q -1;
```

endmodule

Contador ascendente-descendente síncrono activo a flanco positivo con habilitación (enable).

Si enable = 1, cuenta descendente si up\_down =0; cuenta ascendente si up\_down = 1. Si enable = 0, no cuenta.

9.- Determina de forma precisa el tipo de contador que se define en este módulo Verilog:

```
module counters (clk, clear, enable, q);
input clk, clear, enable;
output [7:0] q;
reg [7:0] q;
always @ (negedge clk) begin
if (!clear)
    q <= 0;
else if (enable)
    q <= q + 1;
endmodule
```

## Respuesta:

endmodule

Contador ascendente activo a flanco negativo con entrada de habilitación y con reset síncrono.

Si enable = 1, si clear = 1, cuenta descendente; si clear = 0, se resetea ( $q \le 0$ ) con el siguiente flanco negativo.

Si enable = 0, no cuenta y mantiene el valor registrado.

```
module counters (clk, reset, up_down, ld, q,);
input clk, up_down, ld;
output reg [7:0] q;

always @ (negedge clk, negedge reset)
    if (reset == 0)
        q <= 0;
    else if (!ld)
        q <= d;
    else if (up_down)
        q <= q + 1;
    else
        q <= q - 1;
always @ (, negedge reset)
```

Contador ascendente-descendente síncrono activo a flanco negativo, con reset asíncrono activo a nivel bajo y con carga paralelo síncrona.

Si ld = 1, cuenta descendente si up\_down =0 y cuenta ascendente si up\_down =1.

Si ld = 0, carga en q el valor de d, con el flanco descendente.

11.- Determina de forma precisa el tipo de contador que se define en este módulo Verilog:

```
module counters (clk, enable, clear, ld, q);
input clk, enable, clear, ld;
output reg [7:0] q;

always @ (negedge clk) begin
if (!clear)
q <= 0;
else if (!ld)
q <= d;
else if (enable)
q <= q + 1;
end
endmodule
```

# Respuesta:

Contador ascendente síncrono activo a flanco positivo, con reset síncrono y con carga paralelo síncrona y entrada de habilitación sólo para el conteo.

- Si clear = 0 se resetea con el flanco negativo.
- Si clear = 1 y enable = 0 no cuenta, y además, si ld = 0, carga en q el valor de d, con el flanco descendente.
- Si clear = 1 y enable = 1:
- Si ld = 1, cuenta ascendente
- Si ld = 0, carga en q el valor de d, con el flanco descendente.

```
module counters (clk, enable, clear, up_down, q,); input clk, enable, clear, up_down; output reg [7:0] q; integer direction;
```

Contador ascendente-descendente activo a flanco descendente, con reset síncrono y entrada de habilitación.

Si clear = 0 se resetea con el flanco descendente

Si clear = 1 y enable = 1:

- Si up\_down =0 cuenta descendente.
- Si up\_down =1 cuenta ascendente .
- Si clear = 1 y enable = 0 no cuenta.

```
module counters (clk, reset, enable, up_down, ld, q);
input clk, enable, up_down, ld;
output reg rebose;
output reg [7:0] q;
always @ (posedge clk, posedge reset)
       if (reset)
               q <= 0;
       else if (!ld)
               q <= d;
       else if (enable== 0)
               q <= q;
       else if (up_down)
               q \le q + 1;
       else
               q \le q - 1;
always @ (enable, up_down, q)
                                      //Bloque combinacional
       if ((enable && up_down && q == 255 ) || (enable && !up_down && q == 0 ))
```

```
rebose = 1;
else rebose = 0;
endmodule
```

Contador ascendente-descendente síncrono activo a flanco ascendente, con reset asíncrono activo a nivel alto y con carga paralelo síncrona y entrada de habilitación sólo para el conteo.

Si enable = 1:

- Si ld = 1, cuenta descendente si up\_down =0, y cuenta ascendente si up\_down =1.
- Si ld = 0, carga en q el valor de d con el flanco ascendente.

Si enable = 0 no cuenta, y además, si ld = 0, carga en q (salida) el valor de d, con el flanco ascendente.

Presenta una salida de rebose que se pone a 1 cuando el contador está habilitado y está en ascendente y presenta su valor máximo (255) o cuando el contador está habilitado y está en descendente y presenta su valor mínimo (0)

14.- Determina de forma precisa el tipo de contador que se define en este módulo Verilog:

```
module counters (clk, reset, en, q);
input clk, reset, en;
output reg [7:0] q;

always @ (posedgeclk)
    if (reset == 0)
        q <= 0;
    else if (en == 0)
        q <= q;
    else if (q == 199)
        q <= 0;
else
    q <= q + 1;
```

# Respuesta:

endmodule

Contador ascendente activo a flanco ascendente módulo 200 (cuenta de 0 a199 inclusive), con reset síncrono activo a nivel bajo y entrada de habilitación (en) activa a nivel alto.

```
module cont (CLK, RES, Q);
```

```
input CLK;
input RES;
output [3:0] Q;
reg [3:0] Q, nQ;

always @(posedge CLK or negedge RES)
        if(RES==0) Q<=0;
        else Q<=nQ;
always @(Q)
        nQ=Q+1;
endmodule</pre>
```

Contador ascendente con reset asíncrono activo a nivel bajo.

El contador está diseñado como máquina de estados síncrona, definiendo el estado siguiente en un bloque combinacional a partir del estado actual.

16.- Determina de forma precisa el tipo de contador que se define en este módulo Verilog:

```
module cont (CLK, RES, UD, Q);
input CLK;
input RES;
input UD;
output [3:0] Q;
reg [3:0] Q, nQ;
always @(posedge CLK or negedge RES)
       if(RES==0)
              Q<=0;
       else
              Q \le nQ;
always @(Q or UD)
       if(UD==1)
              nQ=Q+1;
       else
              nQ=Q-1;
```

## endmodule

## Respuesta:

Contador ascendente-descendente con reset asíncrono activo a nivel bajo.

El contador está diseñado como máquina de estados síncrona, definiendo el estado siguiente en un bloque combinacional a partir del estado actual.

17.- Determina de forma precisa el tipo de contador que se define en este módulo Verilog:

#### endmodule

## Respuesta:

Contador ascendente módulo M (módulo 9, en este ejemplo) activo a flanco ascendente con reset asíncrono activo a nivel alto.

El módulo (número de estados del contador) está parametrizado y basta con cambiar los parámetros para realizar otro contador de distinto módulo.

- 18.- En el módulo clkdiv, si clk presenta una frecuencia de 50 MHz,
- a) Determinar la frecuencia de salida de las salidas clka y club.
- b) En estas señales de salida ¿Cuál será la relación entre tiempo en ON (nivel alto) y su periodo? (o sea, ¿cuál es su duty cycle o ciclo de trabajo?)

module clkdiv(input mclk, input clr, output clka, output clkb);

```
reg [15:0] q;
always @(posedge mclk or posedge clr)
    if(clr)
        q <= 0;
else
        q <= q + 1;

assign clka = q[0];
assign clkb = q[15];
```

#### endmodule

#### Respuesta:

a) clka corresponde a la salida menos significativa del contador.

La salida q[0] del registro que se asigna a la salida clka del contador divide la frecuencia del reloj del contador por 2. Luego la <u>frecuencia de clka será de 50MHz/2=25MHz</u>

La salida q[1] del registro divide la frecuencia del reloj del contador por 2^2=4.

La salida q[2] del registro divide la frecuencia del reloj del contador por 2^3=8.

...

La salida q[15] del registro que se asigna a la salida clkb del contador divide la frecuencia del reloj del contador por 2^16=65536, luego la <u>frecuencia de clkb será 762,94 Hz</u>.