

Санкт-Петербургский государственный университет
информационных технологий, механики и оптики.

Методическое пособие по проведению лабораторных работ по
дисциплине «Основы элементов автоматики».

Санкт-Петербург
2019 г.

СОДЕРЖАНИЕ:

1. Введение.....	3
2. Описание лабораторного стенда.....	3
3. Описание материнской платы.....	4
4. Использование пакета программ.....	5
4.1. Работа в интегрированной среде разработки Silicon Laboratories IDE.....	5
4.2. Пример работы с платой и IDE.....	9
5. Лабораторные работы.....	13
5.1. Работа №1 «Работа со светодиодным матричным дисплеем»	13
5.2. Лабораторная работа №2 «Контроль температуры»	14
5.3. Работы №3,4 «Управление электродвигателями»	15
5.4. Работа №5 «Символьный экран и матричная клавиатура»	19
6. Описание встроенных периферии МК.....	27
6.1. Порты ввода/вывода. Матрица назначения выводов портов.....	27
6.1.1. Приоритетный декодер матрицы.....	28
6.1.2. Инициализация портов ввода/вывода	31
6.1.3. Порты ввода/вывода общего назначения	32
6.2. Таймеры/счетчики.....	36
6.2.1. Таймер 0 и Таймер 1	36
6.2.2. Таймер 2	44
6.2.3. Таймер 3	47
6.3. Модули сравнения фиксации (программируемый массив счетчиков).....	48
6.3.1. Таймер/счетчик модуля ПМС.....	49
6.3.2. Модули захвата/сравнения.....	50
6.3.3. Режим сторожевого таймера	57
6.4. Интерфейс SPI	63
6.4.1. Описание сигналов.....	64
6.4.2. Функционирование SPI0 в ведущем режиме	65
6.4.3. Функционирование SPI0 в ведомом режиме.....	67
6.4.4. Источники прерываний модуля SPI0	68
6.4.5. Тактирование	68
6.4.6. Регистры специального назначения модуля SPI0.....	71
6.5. Интерфейс UART	74
6.5.1. Усовершенствованный режим генерации скорости передачи данных	75
6.5.2. Режимы работы UART0	76
6.6. Аналогово-цифровой преобразователь.....	81
6.6.1. Аналоговый мультиплексор.....	82
6.6.2. Режимы работы АЦП0.....	83
6.6.3. Программируемый детектор диапазона АЦП0.....	91
6.7. Цифро-аналоговый преобразователь	95
6.7.1. Обновление выходного сигнала ЦАП0.....	95
6.7.2. Форматирование входных данных ЦАП	97
6.8. Генераторы.....	99

1. Введение

В данном методическом пособии приводится описание лабораторных стендов и методики выполнения лабораторных работ по курсу «Микропроцессорная техника». Целью данных лабораторных работ является освоение студентами навыков программирования реальных систем на базе микроконтроллеров. Для достижения этой цели используются лабораторные стенды, реализующие типовые функции систем на базе микроконтроллеров. К подобным функциям относятся: реализация символьной и графической индикации и клавиатуры, управление двигателями, обработка сигналов различных датчиков, обеспечение интерфейса с компьютером. Центральным узлом данных лабораторных стендов является микроконтроллер C8051F361 фирмы Silicon Laboratories, имеющий широко распространенную архитектуру MCS51. Для разработки и отладки программного обеспечения для лабораторного стенда используется инструментальная среда разработки Silicon Laboratories IDE, работающая на персональном компьютере под управлением операционной системы Windows.

2. Описание лабораторного стенда

Применяемый лабораторный стенд включает в себя отладочную материнскую плату, набор дополнительных дочерних плат для выполнения лабораторных работ, блок питания платы, программатор/отладчик, компьютер. Отладочная материнская плата соединена с компьютером с помощью программатора/отладчика, подключаемого к USB-порту компьютера. Посредством программатора/отладчика в материнскую плату лабораторного стенда заносится отлаживаемое программное обеспечение, разработанное на компьютере, а также, реализуются различные режимы его отладки. Помимо отладочного, материнская плата имеет отдельный USB-интерфейс, который может быть использован для взаимодействия реализуемых систем с компьютером.

В материнскую плату лабораторного стенда мезонинным способом вставляются различные дочерние платы, каждая из которых предназначена для реализации какой-то конкретной системы. К отдельным дочерним платам подключается дополнительное периферийное оборудование.

3. Описание материнской платы

Структурная схема материнской платы лабораторного стенда представлена на Рис. 3.1.




Рис. 3.1 Блок-схема печатной платы на основе МК C8051F361

Здесь:

- *микроконтроллер (МК) C8051F361*. МК – микросхема, предназначенная для управления электронными устройствами. Типичный МК сочетает в себе функции процессора и периферийных устройств, может содержать ОЗУ и ПЗУ. По сути, это однокристальный микрокомпьютер, способный выполнять простые задачи. Служит для обработки команд программы, записанной (защитой) в его память. Боле подробно данный МК описан в техническом описании [C8051F36x_rus.pdf](#);
- *цифровые входы* служат для ввода логической информации в плату;
- *цифровые выходы* служат для вывода логической информации из платы;
- *буферы цифровых входов* и *буферы цифровых выходов* обеспечивает развязку между сигналами с внешних устройств и портами МК. Это позволяет избежать перегрузки выводов портов МК и ограничить входные сигналы;
- *матрица коммутации* представляет собой два разъёма: один подключен к выводами портов МК, второй – к периферийным устройствами платы (индикаторы, входы/выходы и т.д.). Матрица позволяет подключать выводы портов МК к используемым в данный момент устройствам, что позволяет работать МК как с устройствами данной платы (например портами ввода/вывода), так и с другими платами (например – ЖК-дисплей, плата электропривода), которые вставляются в разъем матрицы;

- *индикаторы* – три светодиода. При подключении выводов МК к индикаторам посредством матрицы коммутации, появляется возможность управлять ими программно, т.е. выводить на них логическую информацию;
- *выход цифро-аналогового преобразователя (ЦАП) (аналоговый выход)* позволяет выводит из платы аналоговый сигнал встроенного в МК цифро-аналогового преобразователя;
- *буфер ЦАП* служит для масштабирования выходного ЦАП;
- *аналоговые входы* служат для ввода аналоговых сигналов в плату для последующей оцифровки на аналого-цифровом преобразователе (АЦП) МК;
- *буфер аналогового входа (буфер АЦП)* - служит для масштабирования входного сигнала аналогово-цифрового преобразователя МК;
- *преобразователь USB-UART* обеспечивает обмен данными между материнской платой и компьютером. Связывает USB-порт компьютера с UART-интерфейсом.
- *интерфейс программирования* служит для подключения программатора/отладчика к материнской плате по интерфейсу C2;
- *схема питания* служит для питания платы.

4. Использование пакета программ

Для разработки и отладки программ под свои микроконтроллеры, фирма Silicon Laboratories предлагает бесплатный программный продукт Silicon Laboratories IDE. Он представляет собой интегрированную среду разработки, которая позволяет писать исходный код на языках Си или Ассемблер, производить его компиляцию и управлять программатором/отладчиком, с помощью которого осуществляется загрузка прошивки в МК и его внутрисхемная отладка.

4.1. Работа в интегрированной среде разработки Silicon Laboratories IDE.

Для запуска Silicon Laboratories IDE можно воспользоваться ярлыком который находится либо на Рабочем столе, либо в меню Пуск->Программы-> Silicon Laboratories-> Silicon Laboratories IDE.

Главное окно инструментальной среды разработки Silicon Laboratories IDE представлено на рис.4.1.




Рис. 4.1 Главное окно Silicon Laboratories IDE

Для начала работы необходимо создать новый проект: Project->New Project. В появившемся окне (рис 4.2) нужно выбрать семейство микропроцессоров: C8051F36x, ввести имя нового проекта (к примеру, lab_1), указать путь к каталогу, в котором будет храниться проект (лучше создать отдельную папку для каждого проекта и в ее имени указать номер учебной группы и номер бригады, чтобы самим было удобно потом находить свой проект) и тип проекта (Си или Ассемблер, в зависимости от задания преподавателя). Если выбран Ассемблер, то в проект автоматически добавляется заголовочный файл c8051f360.inc с описанием регистров МК.




Рис. 4.2 Окно New Project

Далее требуется создать новый файл с исходным кодом File->New File (Рис. 4.3).




Рис. 4.3 Окно New File

Если проект лежит в отдельной папке, то удобнее называть файл исходного кода `main.a51` (если программа написана на Ассемблере) или так же как называется ваш проект. Выставляем галочки в обоих чекбоксах.

После подключения файла исходных кодов к проекту вид главного окна меняется (см рис 4.4) и можно начинать писать свою программу. Разные части проекта (исходные тексты, заголовочные, файлы, документацию) можно сортировать по отдельным папкам проекта. Как видно на рис. 4.4, в проекте две папки, одна для заголовочных файлов, другая для исходных кодов.





Рис 4.4 Главное окно с загруженным файлом проекта.

Далее, после ввода исходного текста на ассемблере необходимо откомпилировать проект т.е. перевести код понятный человеку в систему машинных кодов, понятных МК. Компиляция осуществляется через меню Project->Build/Make Project или горячей клавишей F7.



Скомпилированную программу необходимо загрузить в МК с помощью USB-адаптера входящего в состав лабораторного стенда. Адаптер необходимо настроить через меню Options->Connection Options (Рис 4.5). В разделе Debug Interface точка выбора должна стоять напротив C2.




Рис. 4.5 Окно Connection Options.

Выбрать пункт меню Debug->Connect или нажать на кнопку Connect.



Загрузка программы в МК (кнопка Download Code).



После загрузки можно запустить программу на выполнение через меню Debug->Go или на панели быстрого запуска, рис 4.6



Рис. 4.6 Панель быстрого запуска программ

Go – запуск программы на выполнение.

Во время работы программы кнопка Go меняется на красную кнопку Stop, которая, при нажатии, ставит выполнение программы на паузу.

Step – пошаговое (покомандное) выполнение программы.

Multiple Step – пошаговое выполнение нескольких команд подряд. Их количество задается в меню Options->Multiple Step Configuration

Insert/Remove Breakpoint – установка/удаление точки остановки в программе.

Remove All Breakpoints – удалить все точки остановки.

Enable/Disable Breakpoint – включение/выключение текущей точки остановки без её удаления.

Enable/Disable All Breakpoints - включение/выключение всех точек остановки в программе.

Reset – перезагрузка МК.

4.2. Пример работы с платой и IDE.

В качестве примера приведем простейшую программу мигания светодиодом. Исходный код находится по следующему пути:

«C:\SiLabs\MCU\Examples\C8051F36x\Blinky\F36x_Blinky.asm».

Скопируйте его в свой проект.




Рис. 4.7 Основное окно с загруженным проектом.

Данная программа – простейший пример программирования. Она управляет выводом порта (в данном случае P2.7), который подключается к светодиоду с помощью матрицы коммутации. Для соединения служит *перемычка*. В данном случае необходимо соединить гнездо P2.7 с гнездом LED3 для мигания третьим светодиодом (рис. 4.8).

P0.6	☐	☐	☐	☐	GND
P0.7	☐	☐	☐	☐	IN3
P1.0	☐	☐	☐	☐	IN2
P1.1	☐	☐	☐	☐	IN1
P1.2	☐	☐	☐	☐	GND
P1.3	☐	☐	☐	☐	GND
P1.4	☐	☐	☐	☐	OUT3
P1.5	☐	☐	☐	☐	OUT2
P1.6	☐	☐	☐	☐	OUT1
P1.7	☐	☐	☐	☐	GND
P2.0	☐	☐	☐	☐	GND
P2.1	☐	☐	☒	☐	LED3
P2.2	☐	☐	☐	☐	LED2
P2.3	☐	☐	☐	☐	LED1
P2.4	☐	☐	☐	☐	GND
P2.5	☐	☐	☐	☐	GND
P2.6	☐	☐	☐	☐	A1
P2.7	☒	☐	☐	☐	A2
+5V	☐	☐	☐	☐	A3
GND	☐	☐	☐	☐	GND

Рис. 4.8 Матрица коммутации.

Листинг программы нужно скомпилировать, загрузить в плату, запустить и наблюдать за результатами работы программы.

Листинг программы с краткими объяснениями:

```

$NOMOD51
$include (c8051f360.inc)      ;Подключаем заголовочный файл, в котором
                                ;определяются регистры МК.

;-----
; EQUATES
;-----
GREEN_LED equ P2.7      ;Вывод P2.7 сопоставляется имени
;GREEN_LED
;-----
; RESET and INTERRUPT VECTORS
;-----
        ; Reset Vector
        cseg AT 0
        ljmp Main      ;Сегмент кода начинается с прыжка на метку Main

;-----
; CODE SEGMENT
;-----
Blink    segment CODE

        rseg    Blink    ;Выбор регистрового банка 0, который используется
        using   0        ;в основной программе

Main:
        ;Отключение сторожевого таймера
        anl    PCA0MD, #NOT(040h) ;Очистка Watchdog Enable bit

```

;Переключение на SFR-страницу Configuration Page

mov SFRPAGE, #CONFIG_PAGE

;Включение коммутационной матрицы портов ввода/вывода

mov XBR1, #40h ;Включение матрицы

orl P3MDOUT, #04h ;Перевод выхода на светодиод в режим
;push-pull

; Сброс светодиода

clr GREEN_LED

;Простой цикл задержки

Loop2: mov R7, #03h

Loop1: mov R6, #00h

Loop0: mov R5, #00h

djnz R5, \$

djnz R6, Loop0

djnz R7, Loop1

cpl GREEN_LED ;Переключение светодиода

jmp Loop2

;-----

; End of file.

END

Приступаем к отладке программы. Основные способы отладки это выполнение программы в пошаговом режиме и расстановка точек останова.




Рис. 4.9 Метка напротив текущей команды.

После компиляции и загрузки программы в МК, в главном окне появляется синяя метка (рис. 4.9) напротив той строки кода, с которой начнется выполнение программы. Естественно, что после остановки программы (красной кнопкой Stop) метка переместится в другое место, т.к. остановка произойдет в случайное время.

При пошаговой отладке кнопками  синяя метка будет смещаться по строчкам с операндами, отмечая текущую команду, которая будет выполнена далее.

5. Лабораторные работы

5.1. Работа №1 «Работа со светодиодным матричным дисплеем»

Для выполнения данной работы в материнскую плату вставляется дочерняя плата матричного дисплея, блок схема которой представлена на рисунке 5.1.




Рис. 5.1 Плата светодиодного экрана.

Матричный экран представляет собой светодиодную матрицу (на рис 5.2 представлен фрагмент из 5 столбцов) с 50 столбцами (используются только 49) и 7 строками. Линии 7 строк R1 – R7 подключены к портам P2.0 – P2.6 микроконтроллера соответственно. Линии столбцов C1 – C49 подключены к выходам 49-разрядного сдвигового регистра. В выходном 49-разрядном коде сдвигового регистра в каждый момент времени единице равен только один разряд (активен только один столбец на светодиодной матрице).

По положительному перепаду входного сигнала CLK единица перемещается в следующий разряд выходного кода. После достижения единицей линии C49, следующим положительным перепадом сигнала CLK единица вновь перемещается на линию C1 и так далее. Сигнал CLK подключен к порту P2.7 микроконтроллера. По положительному уровню входного сигнала CLR, подключенному к порту P1.7 микроконтроллера, выходной код сдвигового регистра из любого предыдущего состояния переводится в начальное состояние, при котором единица установлена на линии C1.

К каждой из линий столбцов подключены аноды семи светодиодов. Для того, чтобы светодиод светился необходимо, чтобы потенциал его анода был выше потенциала катода. Так как единица в каждый момент времени подает-




Рис. 5.2 Фрагмент светодиодной матрицы.

ся только на один из столбцов матрицы, светиться одновременно могут только светодиоды этого столбца. Причем светиться будут только те светодиоды активного столбца, катоды которых подключены к строкам, на которые в данный момент подан 0. Таким образом, активируя последовательно столбец за столбцом и выставляя синхронно с этим на линии строк соответствующую комбинацию сигналов, можно добиться динамического вывода требуемой информации с разверткой по столбцам. Для обеспечения статической картины без мерцания частота развертки всего кадра должна быть не менее 25 Гц, из чего следует, что минимальная частота смены активных столбцов должна быть не менее $49 \cdot 25 = 1225$ Гц.

Пример вывода текстовой информации на матричном дисплее представлен на рис.5.3.




Рис. 5.3 Пример изображения на матричном дисплее.

5.2. Работа №2 «Контроль температуры»

Для выполнения данной работы в отладочную материнскую плату вставляется дочерняя плата термостата, блок схема которой представлена на рисунке 5.4.




Рис. 5.4 Плата термостата.

На плате термостата размещены охладитель (вентилятор), нагреватели (3 лампочки накаливания) и датчик температуры. Датчик температуры вырабатывает выходной сигнал прямоугольной формы с изменяющимся периодом и длительностью импульса, форма которого представлена на рис.5.5. Там же представлена зависимость формы сигнала от измеряемой температуры. Для расчета температуры

необходимо измерить длительность импульса и паузы в выходном сигнале датчика, который подключен к порту P2.2 микроконтроллера.




Рис. 5.5 Сигнал с датчика температуры.

Скорость вращения вентилятора определяются средним напряжением на его выводе питания. Для управления скоростью вращения вентилятора, питание на него подается через транзисторный ключ, управляющий вывод которого подключен к порту P2.6 микроконтроллера. При нулевом уровне сигнала на выводе этого порта питание на вентилятор подается, а при единичном – нет. Таким образом, осуществляя широтно-импульсную модуляцию этого сигнала можно управлять средним уровнем напряжения питания вентилятора. Для полного выключения вентилятора необходимо постоянно поддерживать единичный уровень сигнала на выводе порта P2.6 микроконтроллера. Текущая скорость вращения вентилятора может быть измерена посредством выхода FAN_SPEED, подключенного к порту P2.7 микроконтроллера. На этом выводе при вращении вентилятора вырабатывается прямоугольный сигнал, частота которого пропорциональна частоте вращения. Для нагрева используются три лампочки накаливания, питание на которые подается через транзисторные ключи. Управление этими ключами осуществляется сигналами, подключенными к портам P2.3, P2.4 и P2.5 МК. Для включения любой из лампочек необходимо подать сигнал нулевого уровня на вывод соответствующего порта.

Комбинируя интервалы включенного и выключенного состояния нагревателей с включением и выключением вентилятора можно обеспечивать требуемый температурный режим, который контролируется датчиком температуры.

5.3. Работы №3,4 «Управление электродвигателями»

Для выполнения данной работы в отладочную материнскую плату вставляется дочерняя плата управления электродвигателями, блок схема которой представлена на рисунке 5.6.




Рис. 5.6 Плата электропривода.

На этой плате реализован четырехфазный инвертор напряжения и преобразователь сигналов оптического энкодера, используемого в качестве датчика положения вала двигателя.

Сигналы управления ключами инвертора подключены к выводам портов P1.5-P1.7, P2.0-P2.4 микроконтроллера. Открытому состоянию транзисторного ключа соответствует логический «0» на вводе соответствующего порта.

Преобразователь сигналов оптического энкодера связан с микроконтроллером посредством стандартного интерфейса SPI.

Интерфейс энкодера состоит из 6 линий:

- RSTN (подключен к выводу порта P0.6) – сброс преобразователя энкодера в начальное состояние по нулевому уровню сигнала;
- INDEX_OK (подключен к выводу порта P0.7) – логическая единица на этом выводе появляется, когда преобразователь находит нулевую метку и начинает выдавать правильное абсолютное угловое положение;
- L_H (подключен к выводу порта P1.0) – выбор передаваемого байта положения (высокий логический уровень – старший байт, низкий логический уровень – младший байт);
- SCK (подключен к выводу порта P1.1) – линия тактовых импульсов синхронизации SPI;
- MISO (подключен к выводу порта P1.2) – линия данных шины SPI;
- NSS (подключен к выводу порта P1.4) – линия выбора устройства шины SPI.

Код угла имеет разрядность 10 бит, т.е. 1024 значения на один полный оборот вала двигателя. Так как SPI производит обмен только по 8 бит за одну посылку, то код положения передается за два прохода. В зависимости от уровня на L_H, микросхема преобразователя передает либо младшие, либо старшие 8 бит кода, но из посылки старшего байта информацию несут только младшие 2 бита (см. рис 5.7). Начинать чтение данных необходимо всегда с младшего байта.

						9	8	7	6	5	4	3	2	1	0
старший байт (L_H=1)								младший байт (L_H=0)							

Рис. 5.7 Формат данных с преобразователя угол-код.

Для управления двигателем постоянного тока используются два плеча инвертора (в примере на рис.5.8 это плечи X и W), в диагональ которых включен якорь двигателя. Для того, чтобы двигатель вращался в одну сторону, к его якору должно быть приложено напряжение через открытые транзисторы $VT1$ и $VT4$. Транзисторы $VT2$ и $VT3$ в этом случае должны быть закрыты для исключения сквозных токов. Для вращения двигателя в противоположном направлении, должны быть открыты транзисторы $VT2$ и $VT3$, а $VT1$ и $VT4$ закрыты. При этом к якору двигателя прикладывается отрицательное напряжение. Регулировать скорость вращения вала двигателя можно, изменяя среднее значение напряжения на якоре двигателя, что осуществляется с помощью широтно-импульсной модуляции сигнала управления одного или обоих ключей открытой диагонали.




Рис. 5.8 Схема подключения ДПТ.

При управлении двухфазным шаговым двигателем используются все четыре плеча инвертора. При этом положение ротора определяется направлением протекания тока по каждой из обмоток. Схема подключения обмоток шагового двигателя к плате представлена на рис. 5.9.




Рис. 5.9 Схема подключения шагового двигателя.

Существует несколько способов управления шаговым двигателем. Основные из них представлены на рис. 5.10.




Рис. 5.10 Способы управления шаговым двигателем.

- 1) **Попеременная коммутация фаз** (одновременно включена только одна фаза). Точки равновесия ротора для каждого шага совпадают с «естественными» точками равновесия ротора у двигателя с незапитанными фазами.
- 2) **Управление фазами с перекрытием** (одновременно включены две фазы). При этом способе управления ротор фиксируется в промежуточных позициях между полюсами статора и обеспечивается примерно на 40% больший момент, чем в случае одной включенной фазы. Этот способ управления обеспечивает такой же угол шага, как и первый способ, но положение точек равновесия ротора смещено на полшага.
- 3) **Полушаговый режим** (каждый второй шаг запитана лишь одна фаза, а в остальных случаях запитаны две). В результате угловое перемещение ротора составляет половину угла шага для первых двух способов управления.

5.4. Работа №5 «Символьный экран и матричная клавиатура»

Для выполнения данной работы в отладочную материнскую плату вставляется дочерняя плата символьного экрана и матричной клавиатуры, структура которой представлена на рис.5.11.




Рис. 5.11 Плата символьного экрана и матричной клавиатуры.

Клавиатура представляет собой матрицу из 16 клавиш, расположенных на пересечениях 4 строк и 4 столбцов, подключенных к портам микроконтроллера. Ее схема представлена на рис.5.12. В исходном состоянии на всех линиях столбцов поддерживается высокий логический уровень сигнала за счет подключенных к ним резисторов. При нажатии клавиши соответствующие строка и столбец замыкаются. Опрос клавиатуры осуществляется последовательным сканированием строк. Для этого на все линии строк кроме одной подаются сигналы высокого логического уровня, и только на одну, опрашиваемую в данный момент строку, подается сигнал нулевого уровня. Если ни одна из клавиш, подключенных к этой строке, не нажата, то на всех линиях столбцов будет присутствовать высокий логический уровень сигналов. Если же какие-либо клавиши, подключенные к этой строке, нажаты, то на соответствующих линиях столбцов будут присутствовать сигналы низкого логического уровня. Зная номер текущей опрашиваемой строки и номер столбца с нулевым уровнем сигнала, можно однозначно идентифицировать нажатую клавишу. В следующем цикле опроса сигнал нулевого уровня подается на следующую линию строки, и таким образом опрашиваются клавиши, подключенные к этой строке. Для опроса всей клавиатуры в данном случае необходимо четыре цикла опроса строк.




Рис. 5.12 Схема матричной клавиатуры.

Кроме того, на плате данной лабораторной работы размещён знакосинтезирующий текстовый буквенно-цифровой ЖК-дисплей. Экран имеет 2 строки по 16 символов в каждой. Размер шрифта 5*8 пикселей. Экран имеет встроенный контроллер управления и встроенное ОЗУ, в каждой ячейке которой хранится 8-битный код символа, выводимого на экран. Каждому знакоместу однозначно сопоставлена ячейка памяти. Все действия по выводу и регенерации изображения на экран выполняются внутренним микроконтроллером дисплея. Центральному управляющему микроконтроллеру для вывода информации на дисплей необходимо лишь записать коды выводимых символов во внутреннее ОЗУ дисплея и задать режим его работы с помощью соответствующих команд(см. Табл. 5.3).

Встроенное ОЗУ экрана делится на две независимые области, с разным назначением. Первая область – DDRAM (Display Data RAM) – та часть памяти, в которой хранятся ASCII-коды выводимых на экран символов. В таблице символов, изображения которых записаны в ПЗУ встроенного в дисплей контроллера есть 8 кодов символов предназначенных для вывода пользовательских знаков, графические изображения которых в специальном виде (см рисунок 5.13) хранятся во второй области ОЗУ – CGRAM (Character Generator RAM). Размер CGRAM составляет 64 байта (коды от 0x00 до 0x3F)




Рис. 5.13 Формат хранения пользовательских знаков в CGRAM

Размер DDRAM составляет 127 байт (коды от 0x00 до 0x7F). Это сделано в целях унификации, т.к. существуют экраны с различным количеством строк и символов в строке, и во все типы экранов устанавливаются одинаковые типы кон-

троллеров. Для данного экрана соответствие знакомест на дисплее кодам в DDRAM представлено ниже:

№ символа в строке	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16
адрес в DDRAM	00	01	02	03	04	05	06	07	08	09	0A	0B	0C	0D	0E	0F
	40	41	42	43	44	45	46	47	48	49	4A	4B	4C	4D	4E	4F

Обмен данными с дисплеем осуществляется по параллельной магистрали, в которую входят:

- шина данных D0–D7 (сигналы подключены к выводам портов P2.0 – P2.7 микроконтроллера) - двунаправленная шина, по которой передаются данные в циклах обмена информацией с дисплеем;
- сигнал RS (подключен к выводу порта P1.5 микроконтроллера) – единичный уровень его означает запись(чтение) кода символа, который будет выведен(или который уже выведен) на текущее знакоместо, а нулевой - запись команды управления в дисплей (включение отключение экрана, отображение курсора, установка адреса текущего знакоместа) или чтение текущего состояния экрана (бит готовности);
- сигнал R/W (подключен к выводу порта P1.6 микроконтроллера) – его единичный уровень означает чтение из дисплея, а нулевой - запись в дисплей;
- сигнал E(подключен к выводу порта P1.7 микроконтроллера) – строб чтения/записи – в этом сигнале формируется нулевой импульс при реализации чтения либо записи информации в или из дисплея.

Диаграмма цикла записи информации в дисплей представлена на Рис. 5.14, а её временные параметры в Таблица 5.1.




Рис. 5.14 Цикл записи информации в дисплей.

Таблица 5.1 Временные параметры диаграммы цикла записи.

Величина	Обозначение	Значение		Ед. изм.
		Мин.	Макс.	
Строб E:				
время цикла	t_{cycE}	400	-	нс
ширина импульса высокого уровня	PW_{EH}	150	-	нс
время нарастания/спада	$t_{\text{Er}}, t_{\text{Ef}}$	-	25	нс
Время установления стробов адреса (от RS, R/W к E)	t_{AS}	30	-	нс
Время удержания стробов адреса	t_{AH}	10	-	нс
Время установления сигналов на линиях данных	t_{DSW}	40	-	нс
Время удержания сигналов на линиях данных	t_{H}	10	-	нс

Диаграмма цикла чтения информации из дисплея представлена на Рис. 5.15, а её временные параметры в

Табл. 5.2Таблица 5.1.




Рис. 5.15 Цикл чтения информации из дисплея.

Табл. 5.2 Временные параметры диаграммы цикла чтения.

Величина	Обозначение	Значение		Ед. изм.
		Мин.	Макс.	
Строб E:				
время цикла	t_{cycE}	400	-	нс
ширина импульса высокого уровня	PW_{EH}	150	-	нс
время нарастания/спада	$t_{\text{Er}}, t_{\text{Ef}}$	-	25	нс
Время установления стробов адреса (от RS, R/W к E)	t_{AS}	30	-	нс
Время удержания стробов адреса	t_{AH}	10	-	нс
Задержка перед установлением сигналов на линиях данных	t_{DDR}	-	100	нс

Время удержания сигналов на линиях данных	t_{DHR}	20	-	нс
---	-----------	----	---	----

Табл. 5.3 Управляющие команды дисплея.

Команда	Код команды										Описание	Время выполнения
	RS	R/W	DB 7	DB 6	DB 5	DB 4	DB 3	DB 2	DB 1	DB 0		
Очистка экрана	0	0	0	0	0	0	0	0	0	1	Записывает во все ячейки зна-комест значение 00h и уста-навливает указатель адреса текущего знакоместа в 00h, те первый символ первой строки.	1.53 мс
Возврат курсора в начало	0	0	0	0	0	0	0	0	1	-	Устанавливает указатель адре-са текущего знакоместа в 00h, те первый символ первой строки. Содержимое памяти не меняется.	1.53 мс
Установка режима записи	0	0	0	0	0	0	0	1	I/D	SH	<u>I/D</u> : режим смещения указате-ля адреса текущего знакоместа после записи очередного сим-вола. «1» - счетчик увеличивается (курсор сдвигается впра-во), «0» - счетчик уменьшается (курсор сдвигается влево); <u>S</u> : режим сдвига всего содер-жимого экрана после записи очередного символа вместо сдвига курсора. «0» - нет сдвига изображе-ния, «1» - изображение сдвига-ется в зависимости от I/D.	39 мкс
Выбор режима отображения	0	0	0	0	0	0	1	D	C	B	<u>D</u> : изображения на экране «0» - выключено, «1» - включено; <u>C</u> : курсор в виде подчеркива-ния «0» - выключен, «1» - включен; <u>B</u> : курсор в виде мерцающего знакоместа «0» - выключен, «1» - включен.	39 мкс
Сдвиг курсора или экрана	0	0	0	0	0	1	S/C	R/L	-	-	Команда, производящая опе-рацию сдвига содержимого экрана (без изменений в DDRAM) или курсора в зави-симости от значения флагов <u>S/C</u> : «0» - сдвиг курсора, «1» - сдвиг экрана; <u>R/L</u> : «0» - влево, «1» - вправо.	39 мкс

Установка параметров развертки и шины данных	0	0	0	0	1	DL	N	F	-	-	DL: ширина шины данных «0» - 4 разряда, «1» - 8 разрядов; N: режим развертки изображения «0» - одна строка, «1» - две строки; F: размер матрицы символов «0» - 5x8 точек, «1» - 5x10 точек.	39 мкс
Установка адреса CGRAM	0	0	0	1	AC5	AC4	AC3	AC2	AC1	AC0	Присвоение счетчику AC адреса в области CGRAM.	39 мкс
Установка адреса DDRAM	0	0	1	AC6	AC5	AC4	AC3	AC2	AC1	AC0	Присвоение счетчику AC адреса в области DDRAM.	39 мкс
Чтение флага занятости и указателя адреса	0	1	BF	AC6	AC5	AC4	AC3	AC2	AC1	AC0	Флаг занятости может быть опрошен в любой момент, даже во время выполнения команды. Так же эта команда возвращает текущее значение счетчика адреса AC.	0 мкс
Запись данных в ОЗУ	1	0	D7	D6	D5	D4	D3	D2	D1	D0	Запись данных в текущую ячейку ОЗУ (DDRAM/CGRAM)	43 мкс
Чтение данных из ОЗУ	1	1	D7	D6	D5	D4	D3	D2	D1	D0	Чтение данных из текущей ячейки ОЗУ (DDRAM/CGRAM)	43 мкс

После подачи питания дисплей необходимо инициализировать. Блок схема алгоритма инициализации представлена на Рис. 5.16.




Рис. 5.16 Блок-схема алгоритма инициализации

Символы, отображаемые дисплеем и соответствующие им кодов, записываемые в память дисплея, представлены в Табл. 5.4 Таблица.

Табл. 5.4 Таблица символов, отображаемых дисплеем.

Upper 4 bit Lower 4 bit		LLLL	LLH	LLHL	LLHH	LHLL	LHLH	LHHL	LHHH	HLLL	HLLH	HLHL	HLHH	HHLL	HHLH	HHHL	HHHH
LLLL	CG RAM (1)			0	1	2	3	4	5			6	7	8	9	A	B
LLH	CG RAM (2)		!	1	2	3	4	5	6			7	8	9	0	A	B
LLHL	CG RAM (3)		"	1	2	3	4	5	6			7	8	9	0	A	B
LLHH	CG RAM (4)		#	1	2	3	4	5	6			7	8	9	0	A	B
LHLL	CG RAM (5)		\$	1	2	3	4	5	6			7	8	9	0	A	B
LHLH	CG RAM (6)		%	1	2	3	4	5	6			7	8	9	0	A	B
LHHL	CG RAM (7)		&	1	2	3	4	5	6			7	8	9	0	A	B
LHHH	CG RAM (8)		'	1	2	3	4	5	6			7	8	9	0	A	B
HLLL	CG RAM (1)		(	1	2	3	4	5	6			7	8	9	0	A	B
HLLH	CG RAM (2)		)	1	2	3	4	5	6			7	8	9	0	A	B
HLHL	CG RAM (3)		*	1	2	3	4	5	6			7	8	9	0	A	B
HLHH	CG RAM (4)		+	1	2	3	4	5	6			7	8	9	0	A	B
HHLL	CG RAM (5)		,	1	2	3	4	5	6			7	8	9	0	A	B
HHLH	CG RAM (6)		-	1	2	3	4	5	6			7	8	9	0	A	B
HHHL	CG RAM (7)		.	1	2	3	4	5	6			7	8	9	0	A	B
HHHH	CG RAM (8)		/	1	2	3	4	5	6			7	8	9	0	A	B

6. Описание встроенных периферии МК

6.1. Порты ввода/вывода. Матрица назначения выводов портов

Для доступа к аналоговым и цифровым ресурсам МК используются до 29 внешних линий ввода/вывода. В МК С8051F361 внешние линии ввода/вывода организованы как три 8-разрядных порта и еще один неполный порт. Каждый из выводов портов можно определить как порт ввода/вывода общего назначения (GPIO) или аналоговый вход/выход; выводы портов P0.0 – P3.7 можно назначить одному из внутренних цифровых модулей, как показано на [рис. 6.1.3](#). Разработчик системы сам определяет, какие цифровые ресурсы будут назначены внешним выводам, ограничиваясь только количеством доступных выводов. Такая гибкость при распределении ресурсов достигается благодаря использованию приоритетного декодера матрицы. Следует иметь ввиду, что состояние на внешнем выводе порта всегда можно прочесть из соответствующего регистра-защелки порта независимо от настройки матрицы.

Матрица назначает внешние порты ввода/вывода выбранным внутренним цифровым ресурсам, используя приоритетный декодер ([рис 6.1.3 и 6.1.4](#)). Для выбора внутренних цифровых ресурсов используются регистры XBR0 и XBR1 (см. [SFR-описания 6.1.1 и 6.1.2](#)).

С помощью регистров настройки выходов портов (PnMDOUT, где n = 0,1,2,3) можно настроить выходные драйверы портов ввода/вывода либо как обычные цифровые выходы, либо как выходы с открытым стоком.




Рис. 6.1.1 Функциональная схема портов ввода/вывода (порты P0 – P3)




Рис. 6.1.2 Структурная схема ячейки порта ввода/вывода

6.1.1. Приоритетный декодер матрицы

Приоритетный декодер матрицы (рис 6.1.3) назначает приоритет каждой функции ввода/вывода, начиная с выводов UART0. Если какой-либо цифровой ресурс выбран, то этому ресурсу назначается еще не назначенный внешний вывод с наименьшим приоритетом (кроме UART0, которому всегда назначаются выводы P0.4 и P0.5). Если вывод порта назначен, то матрица пропускает этот вывод при назначении выводов следующему выбранному ресурсу.

Кроме того, матрица будет пропускать выводы портов, если соответствующие им биты в регистрах PnSKIP установлены в 1. Регистры PnSKIP позволяют программе настроить матрицу таким образом, чтобы она пропускала выводы портов, которые используются в качестве аналоговых входов, портов ввода/вывода общего назначения или для реализации специальных функций.

Важное замечание относительно конфигурации матрицы: Если вывод порта закреплен за периферийным модулем без использования матрицы, то соответствующий ему бит в регистрах PnSKIP должен быть установлен в 1. Это касается выводов портов, связанных с функционированием внешнего генератора (XTAL1 и/или XTAL2), VREF, внешнего сигнала CNVSTR, выхода ЦАП0, а также любых выбранных входов АЦП0 или компараторов. Матрица пропускает выбранные выводы, как если бы они были уже назначены, и переходит к следующему неназначенному выводу. На рис. 6.1.3 показаны приоритеты декодера матрицы без пропуска каких-либо выводов портов (P0SKIP, P1SKIP, P2SKIP, P3SKIP = 0x00); на рисунке рис. 6.1.4 показаны приоритеты декодера матрицы с пропуском выводов P1.0 и P1.1 (P1SKIP = 0x03).

(TX и RX). Назначение выводов UART0 фиксировано с целью обеспечения возможности самозагрузки: TX0 всегда назначается выводу P0.4; RX0 всегда назначается P0.5. После распределения приоритетных функций и пропускаемых выводов следуют (последовательно, начиная с P0.0) стандартные порты ввода/вывода.

Важное замечание: Модуль SPI может функционировать в 3- или 4-хпроводном режиме, в зависимости от состояния битов NSSMD1-NSSMD0 в регистре SPI0CN. В соответствии с режимом работы SPI сигнал NSS либо разводится, либо не разводится на внешний порт.

SFR-страница: F								Значение при сбросе: 00000000
SFR-адрес: 0xE1		R/W	R/W	R/W	R/W	R/W	R/W	
		CP1AE	CP1E	CP0AE	CP0E	SYSCKE	SMB0E	
		Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1
								Бит 0
Бит 7:		CP1AE: Бит подключения асинхронного выхода Компаратора 1 (CP1A) 0: Асинхронный выход CP1A не соединен с внешним портом. 1: Асинхронный выход CP1A соединен с внешним портом.						
Бит 6:		CP1E: Бит подключения выхода Компаратора 1 (CP1) 0: CP1 не соединен с внешним портом. 1: CP1 соединен с внешним портом.						
Бит 5:		CP0AE: Бит подключения асинхронного выхода Компаратора 0 (CP0A) 0: Асинхронный выход CP0A не соединен с внешним портом. 1: Асинхронный выход CP0A соединен с внешним портом.						
Бит 4:		CP0E: Бит подключения выхода Компаратора 0 (CP0) 0: CP0 не соединен с внешним портом. 1: CP0 соединен с внешним портом.						
Бит 3:		SYSCKE: Бит подключения выхода /SYSCLK 0: Выход /SYSCLK не соединен с внешним портом. 1: Выход /SYSCLK (деленный по частоте на 1, 2, 4 или 8) соединен с внешним портом. Коэффициент деления определяется битами CLKDIV1-0 в регистре CLKSEL (см. раздел «16. Генераторы» на стр. 175).						
Бит 2:		SMB0E: Бит подключения входов/выходов модуля SMBus0 0: Входы/выходы модуля SMBus0 не соединены с внешними портами. 1: Входы/выходы модуля SMBus0 соединены с внешними портами.						
Бит 1:		SPI0E: Бит подключения входов/выходов модуля SPI0 0: Входы/выходы модуля SPI0 не соединены с внешними портами. 1: Входы/выходы модуля SPI0 соединены с внешними портами. Следует иметь в виду, что модулю SPI0 могут быть назначены либо 3, либо 4 внешних вывода GPIO.						
Бит 0:		URT0E: Бит подключения входов/выходов UART0 0: Входы/выходы UART0 не соединены с внешними портами. 1: TX0 и RX0 соединены с выводами P0.1 и P0.2 (C8051F360/3) или P0.4 и P0.5 (C8051F361/2/4/5/6/7/8/9) соответственно.						

SFR-описание 6.1.1. XBR0 Регистр 0 матрицы портов ввода/вывода

6.1.2. Инициализация портов ввода/вывода

Инициализация портов ввода/вывода осуществляется следующим образом:

1. Выбрать тип входа (аналоговый или цифровой) для всех выводов портов, используя регистры настройки входов портов PnMDIN.
2. Выбрать тип выхода (с открытым стоком или обычный цифровой) для всех выводов портов, используя регистры настройки выходов портов PnMDOUT.
3. Используя регистры выбора пропускаемых выводов (PnSKIP), выбрать все выводы, которые должны пропускаться матрицей при назначении выводов.
4. Назначить выводы портов требуемым периферийным модулям, используя регистры XBRn.
5. Включить матрицу (XBARE = '1').

SFR-страница: F								Значение при сбросе: 00000000
SFR-адрес: 0xE2		R/W	R/W	R/W	R/W	R/W	R/W	
		WEAKPUD	XBARE	T1E	T0E	ECIE	PCA0ME	
		Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1
								Бит 0
Бит 7: WEAKPUD: Бит отключения слаботочковых подтяжек портов ввода/вывода. 0: Слаботочковые подтяжки включены (кроме портов, чьи выводы настроены как аналоговые входы). 1: Слаботочковые подтяжки отключены. Бит 6: XBARE: Бит включения матрицы. 0: Матрица отключена. 1: Матрица включена. Бит 5: T1E: Бит подключения T1. 0: T1 не соединен с внешним портом. 1: T1 соединен с внешним портом. Бит 4: T0E: Бит подключения T0. 0: T0 не соединен с внешним портом. 1: T0 соединен с внешним портом. Бит 3: ECIE: Бит подключения внешнего входа (ECI) счетчика модуля ПМС (PCA0). 0: ECI не соединен с внешним портом. 1: ECI соединен с внешним портом. Биты 2-0: PCA0ME: Биты подключения входов/выходов модуля ПМС (PCA0). 000: Все входы/выходы модуля ПМС не соединены с внешними портами. 001: CEX0 соединен с внешним портом. 010: CEX0, CEX1 соединены с внешними портами. 011: CEX0, CEX1, CEX2 соединены с внешними портами. 100: CEX0, CEX1, CEX2, CEX3 соединены с внешними портами. 101: CEX0, CEX1, CEX2, CEX3, CEX4 соединены с внешними портами. 110: CEX0, CEX1, CEX2, CEX3, CEX4, CEX5 соединены с внешними портами. 111: Резервировано.								

SFR-описание 6.1.2. XBR1 Регистр 1 матрицы портов ввода/вывода

Все выводы портов должны быть настроены либо как аналоговые, либо как цифровые входы. Любые выводы, используемые в качестве входов компараторов или АЦП, должны быть настроены как аналоговые входы. Если вывод настроен

как аналоговый вход, то соответствующие ему слаботочковая подтяжка, драйвер цифрового выхода и цифровой приемник отключаются. Это позволяет снизить энергопотребление и уменьшить уровень шумов на аналоговом входе. Выводы, настроенные как цифровые входы, все равно могут использоваться аналоговыми периферийными модулями; однако это не рекомендуется.

Кроме этого, все аналоговые входы необходимо настроить таким образом, чтобы они пропускались матрицей при назначении выводов (для этого необходимо установить в 1 соответствующие биты в регистрах PnSKIP). Тип входа устанавливается с помощью соответствующих битов в регистрах PnMDIN (1 – цифровой вход, 0 – аналоговый вход). При сбросе все выводы настраиваются по умолчанию как цифровые входы.

Подробное описание регистров PnMDIN приведено в [SFR-описании 6.1.4](#).

Параметры выходных драйверов портов задаются с помощью регистров настройки выходов портов PnMDOUT. Выходной драйвер каждого порта можно настроить либо как обычный цифровой выход, либо как выход с открытым стоком. Такая настройка не осуществляется автоматически; ее необходимо выполнить даже для цифровых ресурсов, выбранных в регистрах XBRn. Единственным исключением из этого правила являются выводы модуля SMBus (SDA, SCL), которые настраиваются как выходы с открытым стоком независимо от значений в регистрах PnMDOUT. Если бит WEAKPUD в регистре XBR1 сброшен в 0, то слаботочковая подтяжка включается у всех выводов портов, настроенных как выходы с открытым стоком. Бит WEAKPUD не влияет на выводы, настроенные как обычные цифровые выходы.

Для выбора цифровых ресурсов, требуемых для конкретного проекта, необходимо загрузить регистры XBR0 и XBR1 соответствующими значениями. Установка в 1 бита XBARE в регистре XBR1 включает матрицу.

До момента включения матрицы внешние выводы остаются стандартными портами ввода/вывода (настроенными на вход), независимо от значений регистров XBRn. Если известно значение регистров XBRn, то, используя таблицу декодирования приоритетов, можно определить разводку внешних выводов МК на его внутренние ресурсы; есть и альтернативный метод – утилита *Configuration Wizard* (Мастер конфигурирования) программного пакета *Silicon Labs IDE* автоматически определит назначение выводов портов на основе значений регистров XBRn.

Чтобы использовать внешние выводы как стандартные порты ввода/вывода в режиме выходов, матрица должна быть включена. При отключении матрицы выходные драйверы портов отключаются.

6.1.3. Порты ввода/вывода общего назначения

Выводы портов, которые не назначены матрицей и не используются аналоговыми периферийными модулями, можно использовать в качестве портов ввода/вывода общего назначения. Порты P0 – P3 доступны с помощью соответствующих SFR-регистров, к которым можно обращаться как в побайтном, так и в побитном режимах адресации. Порт P4 (только C8051F360/3) использует SFR-

регистры, которые доступны в побайтном режиме адресации. При записи в порт значение, записываемое в SFR-регистр, «защелкивается»; это позволяет удерживать выходное значение на каждом выводе порта. При чтении логические уровни на внешних выводах портов возвращаются независимо от значений регистров XBRn (т.е. даже если вывод назначен матрицей другому сигналу, регистр порта все равно может прочитать логическое состояние на соответствующем входе).

Исключением являются команды типа чтение-модификация-запись, которые обращаются к регистру-защелке порта. При работе с SFR-регистром порта командами типа чтение-модификация-запись являются следующие команды: ANL, ORL, XRL, JBC, CPL, INC, DEC, DJNZ, а также MOV, CLR или SETB, если они адресуют отдельный бит в SFR-регистре порта. В случае использования этих команд считывается, модифицируется и записывается обратно значение регистра-защелки (а не значение на внешнем выводе).

Кроме выполнения функций портов ввода/вывода общего назначения, порты P0, P1 и P2 могут генерировать события «Совпадение», если логические уровни на внешних выводах портов совпадают с программно заданным значением. Событие «Совпадение» от порта генерируется в том случае, если $(P0 \& P0MASK)$ не равно $(P0MAT \& P0MASK)$, если $(P1 \& P1MASK)$ не равно $(P1MAT \& P1MASK)$ или если $(P2 \& P2MASK)$ не равно $(P2MAT \& P2MASK)$. Это позволяет независимо от настроек регистров XBRn уведомлять программу о том, что обнаружено некоторое изменение или соответствие уровней на внешних выводах портов P0, P1 или P2. Событие «Совпадение» от порта может генерировать прерывание, если бит EMAT (EIE2.1) установлен в 1, или «пробуждать» внутренний генератор из состояния SUSPEND.

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	Значение при сбросе: 11111111
P0.7	P0.6	P0.5	P0.4	P0.3	P0.2	P0.1	P0.0	
Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1	Бит 0	

Биты 7-0: P0.[7:0]

Запись – выходной сигнал появляется на внешних выводах в зависимости от состояния регистров матрицы.

0: Выход в состоянии лог. 0.

1: Выход в состоянии лог. 1 (в высокоимпедансном состоянии, если соответствующий бит P0MDOUT.n = 0).

Чтение – Всегда читается как '0', если в регистре P0MDIN выбран как аналоговый вход. Читается непосредственно состояние вывода порта, если настроен как цифровой вход.

0: На выводе P0.n низкий логический уровень.

1: На выводе P0.n высокий логический уровень.

SFR-описание 6.1.3. Р0 Регистр данных Porta 0

SFR-страница: F
SFR-адрес: 0xF1

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	Значение при сбросе: 11111111
Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1	Бит 0	

Биты 7-0: Биты выбора аналогового режима работы для выводов P0.7 – P0.0 (соответственно).
Если вывод настроен как аналоговый вход, то его слаботочная подтяжка, драйвер цифрового выхода и цифровой приемник отключаются.
0: Соответствующий вывод P0.n настроен как аналоговый вход.
1: Соответствующий вывод P0.n не настроен как аналоговый вход.

SFR-описание 6.1.4. P0MDIN Регистр настройки входов Портa 0

SFR-страница: F
SFR-адрес: 0xA4

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	Значение при сбросе: 00000000
Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1	Бит 0	

Биты 7-0: Биты настройки выходных драйверов для выводов P0.7 – P0.0 (соответственно): игнорируются, если соответствующий бит в регистре P0MDIN сброшен в 0.
0: Соответствующий вывод P0.n настроен как выход с открытым стоком.
1: Соответствующий вывод P0.n настроен как обычный цифровой выход.
(Примечание: Если сигналы SDA и SCL появляются на любом выводе порта, то каждый из этих выводов будет настроен как выход с открытым стоком независимо от значения регистра P0MDOUT).

SFR-описание 6.1.5. P0MDOUT Регистр настройки выходов Портa 0

SFR-страница: F
SFR-адрес: 0xD4

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	Значение при сбросе: 00000000
Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1	Бит 0	

Биты 7-0: P0SKIP.[7:0]: Биты выбора выводов Портa P0, пропускаемых матрицей при назначении выводов. Эти биты выбирают выводы портов, пропускаемые декодером матрицы. Выводы портов, используемые как аналоговые входы (для АЦП или компараторов) или используемые для специальных функций (вход VREF, схема внешнего генератора, вход CNVSTR) должны пропускаться матрицей.
0: Соответствующий вывод P0.n не пропускается матрицей при назначении выводов.
1: Соответствующий вывод P0.n пропускается матрицей при назначении выводов.

SFR-описание 6.1.6. P0SKIP Регистр выбора выводов Портa 0, пропускаемых матрицей

SFR-страница: 0
SFR-адрес: 0xF3

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	Значение при сбросе: 11111111
Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1	Бит 0	

Биты 7-0: P0MAT.[7:0]: Значение сравнения для Портa P0. Этот регистр определяет значение, с которым будут сравниваться немаскируемые биты порта P0. Событие «Совпадение» от порта генерируется в том случае, если (P0 & P0MASK) не равно (P0MAT & P0MASK).

SFR-описание 6.1.7. P0MAT Регистр сравнения Портa 0

SFR-страница: 0							
SFR-адрес: 0xF4							
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1	Бит 0
Значение при сбросе: 00000000							
Биты 7-0: P0MASK.[7:0]: Значение маски для Портa P0. Этот регистр определяет, какие выводы порта будут сравниваться со значением, содержащимся в регистре P0MAT. 0: Соответствующий вывод P0.n игнорируется и не может вызывать событие «Совпадение» от порта. 1: Соответствующий вывод P0.n сравнивается с соответствующим битом в регистре P0MAT.							

SFR-описание 6.1.8. P0MASK Регистр маски Портa 0

SFR-описания приведены только для регистров Портa 0, т.к. их описания для остальных портов аналогичны.

6.2. Таймеры/счетчики

МК содержит четыре таймера/счетчика (Т/С): два из них представляют собой 16-разрядные Т/С, совместимые с Т/С стандартной архитектуры 8051, а другие два являются 16-разрядными Т/С с режимом автоперезагрузки и предназначены для использования совместно с другими периферийными модулями МК (АЦП, SMBus) или в качестве Т/С общего назначения. Эти Т/С можно использовать для измерения временных интервалов, подсчета внешних событий, а также для генерации периодических запросов прерываний. Таймер 0 и Таймер 1 почти идентичны и имеют четыре основных режима работы. Таймер 2 и Таймер 3 могут работать (каждый) как один 16-разрядный таймер или как два 8-разрядных таймера, причем во всех случаях поддерживается режим автоперезагрузки.

Режимы Таймера 0 и Таймера 1:	Режимы Таймера 2:	Режимы Таймера 3:
13-разрядный Т/С	16-разрядный Т/С с автоперезагрузкой	16-разрядный Т/С с автоперезагрузкой
16-разрядный Т/С		
8-разрядный Т/С с автоперезагрузкой	Два 8-разрядных Т/С с автоперезагрузкой	Два 8-разрядных Т/С с автоперезагрузкой
Два 8-разрядных Т/С (только Таймер 0)		

Таймеры 0 и 1 могут тактироваться от одного из пяти источников, выбор которых осуществляется с помощью битов выбора режима таймера (T1M – T0M) и битов выбора коэффициента деления тактовой частоты (SCA1 – SCA0). Биты выбора коэффициента деления тактовой частоты настраивают предварительный делитель тактовой частоты, сигнал с выхода которого может использоваться для тактирования Таймера 0 и/или Таймера 1 (см. [SFR-описание 6.2.3](#)).

В качестве сигнала тактирования Таймеров 0 и 1 можно выбрать либо сигнал с выхода предварительного делителя тактовой частоты, либо системный тактовый сигнал. Таймер 2 и Таймер 3 могут тактироваться либо системным тактовым сигналом, либо системным тактовым сигналом, деленным по частоте на 12, либо сигналом от внешнего генератора тактовых импульсов, деленным по частоте на 8.

Таймер 0 и Таймер 1 могут также функционировать как счетчики. В этом случае регистр таймера/счетчика инкрементируется под воздействием каждого перехода внешнего сигнала на выбранном входном выводе (T0 или T1) из состояния лог. '1' в состояние лог. '0'. Могут подсчитываться импульсы с частотой до 1/4 системной тактовой частоты. Входной сигнал не обязательно должен быть периодическим, однако он должен удерживаться на заданном уровне как минимум в течение двух полных системных тактовых циклов, чтобы гарантировать его корректную выборку.

6.2.1. Таймер 0 и Таймер 1

Каждый таймер реализован в виде 16-разрядного регистра, доступного как два отдельных байта: младший байт (TL0 или TL1) и старший байт (TH0 или TH1). Регистр управления Т/С (TCON) используется для включения Таймера 0 и Таймера 1, а также для индикации их состояния. Прерывания от Таймера 0 можно разрешить установкой в 1 бита ET0 в регистре IE; прерывания от Таймера 1 мож-

но разрешить установкой в 1 бита ET1 в регистре IE. Оба таймера/счетчика работают в одном из четырех основных режимов, задаваемых битами выбора режима T1M1-T0M0 в регистре режима T/C (TMOD). Каждый T/C может быть настроен независимо от другого. Ниже приведено описание каждого режима работы.

Режим 0: 13-разрядный таймер/счетчик

В режиме 0 Таймеры 0 и 1 работают как 13-разрядный таймер/счетчик. Ниже приводится описание настройки и функционирования Таймера 0. Однако, оба таймера идентичны, и Таймер 1 настраивается точно так же, как и Таймер 0.

Регистр TH0 содержит восемь старших бит 13-разрядного значения регистра T/C. Регистр TL0 содержит в разрядах TL0.4-TL0.0 пять младших бит 13-разрядного значения регистра T/C. Три старших бита регистра TL0 (TL0.7-TL0.5) не определены и должны маскироваться или игнорироваться при чтении регистра TL0. При инкрементировании 13-разрядного таймера и переполнении его из состояния 0x1FFF (все единицы) в состояние 0x0000 устанавливается в 1 флаг переполнения таймера TF0 (TCON.5) и будет сгенерировано прерывание от Таймера 0, если оно разрешено.

Бит C/T0 (TMOD.2) выбирает источник сигнала тактирования T/C0. Если бит C/T0 установлен в 1, то инкрементирование регистра таймера осуществляется под воздействием перехода внешнего сигнала на выбранном входном выводе (T0) из состояния лог. '1' в состояние лог. '0'. Если бит C/T0 сброшен в 0, то в качестве источника тактирования T/C0 будет использоваться сигнал, определяемый битом T0M (CKCON.3). Если бит T0M установлен в 1, то Таймер 0 тактируется системным тактовым сигналом.

Если бит T0M сброшен в 0, то в качестве источника тактирования T/C0 будет использоваться сигнал, определяемый битами настройки предварительного делителя в регистре CKCON (см. **SFR-описание 6.2.3**).

Установка в 1 бита TR0 (TCON.4) включит таймер, если либо бит GATE0 (TMOD.3) равен нулю, либо на внешнем выводе /INT0 присутствует сигнал с активным логическим уровнем, который определяется битом IN0PL в регистре IT01CF. После установки в 1 бита GATE0 управление таймером передается внешнему сигналу /INT0, что позволяет легко осуществлять измерение ширины импульсов.

TR0	GATE0	/INT0	Таймер/Счетчик
0	X	X	Отключен
1	0	X	Включен
1	1	0	Отключен
1	1	1	Включен

X = не имеет значения

Установка TR0 не сбрасывает таймер. Регистры таймера следует инициализировать необходимыми начальными значениями до включения таймера. TL1 и TH1 образуют 13-разрядный регистр Таймера 1 точно так же, как описано выше для регистров TL0 и TH0. Для настройки Таймера 1 и управления им используют-

ся соответствующие биты регистров TCON и TMOD таким же образом, как и для Таймера 0. Входной сигнал /INT1 используется совместно с Таймером 1; полярность /INT1 определяется битом IN1PL в регистре IT01CF.




Рис 6.2.1 Структурная схема Таймера 0 в режиме 0

Режим 1: 16-разрядный Таймер/Счетчик

Режим 1 аналогичен режиму 0 с тем лишь исключением, что регистры Т/С используют все 16 бит. Таймеры/счетчики включаются и настраиваются в режиме 1 точно так же, как в режиме 0.

Режим 2: 8-разрядный таймер/счетчик с автоперезагрузкой

В режиме 2 Таймеры 0 и 1 настраиваются для работы в качестве 8-разрядных таймеров/счетчиков с автоматической перезагрузкой начального значения. Регистр TL0 содержит значение счетчика, а регистр TH0 содержит перезагружаемое значение. Когда счетчик в регистре TL0 переполняется (переходит из состояния 0xFF в состояние 0x00), флаг переполнения таймера TF0 (TCON.5) устанавливается в 1 и значение регистра TH0 загружается в регистр TL0. При установке флага TF0 будет сгенерировано прерывание от Таймера 0, если оно разрешено. Перезагружаемое значение в регистре TH0 не изменяется. Чтобы первый отсчет был корректным, необходимо проинициализировать регистр TL0 требуемым значением до включения таймера. Таймер 1 в режиме 2 работает так же, как Таймер 0.

В режиме 2 оба Т/С включаются и настраиваются точно так же, как и в режиме 0. Установка в 1 бита TR0 (TCON.4) включит таймер, если либо бит GATE0 (TMOD.3) равен нулю, либо на внешнем выводе /INT0 присутствует сигнал с активным логическим уровнем, который определяется битом IN0PL в регистре IT01CF.



В режиме 3 Таймер 0 функционирует как два отдельных 8-разрядных таймера/счетчика TL0 и TH0. Для управления таймером/счетчиком TL0 используются биты управления/состояния Таймера 0 (в регистрах TCON и TMOD): TR0, C/T0, GATE0 и TF0. В качестве источника тактирования TL0 может использовать либо системный тактовый сигнал, либо внешний входной сигнал. Таймер/счетчик TH0 поддерживает только таймерные функции и может использовать для тактирования либо системный тактовый сигнал, либо сигнал с выхода предварительного делителя. Для включения таймера/счетчика TH0 используется управляющий бит запуска Таймера 1 (TR1). Таймер/счетчик TH0 при переполнении устанавливает флаг переполнения Таймера 1 TF1 и, таким образом, управляет прерыванием от Таймера 1.

39




Рис 6.2.3 Структурная схема Таймера 0 в режиме 3

SFR-страница: все страницы
SFR-адрес: 0x88
(доступен в битовом режиме адресации)

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	Значение при сбросе: 00000000
TF1	TR1	TF0	TR0	IE1	IT1	IE0	IT0	
Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1	Бит 0	

Бит 7: TF1: Флаг переполнения Таймера 1.

Устанавливается аппаратно при переполнении Таймера 1. Сбрасывается аппаратно при переходе к процедуре обслуживания прерывания от Таймера 1, но может быть сброшен и программно.

0: Переполнения Таймера 1 не обнаружено.

1: Таймер 1 переполнился.

Бит 6: TR1: Управление запуском Таймера 1.

0: Таймер 1 отключен.

1: Таймер 1 включен.

Бит 5: TF0: Флаг переполнения Таймера 0.

Устанавливается аппаратно при переполнении Таймера 0. Сбрасывается аппаратно при переходе к процедуре обслуживания прерывания от Таймера 0, но может быть сброшен и программно.

0: Переполнения Таймера 0 не обнаружено.

1: Таймер 0 переполнился.

Бит 4: TR0: Управление запуском Таймера 0.

0: Таймер 0 отключен.

1: Таймер 0 включен.

Бит 3: IE1: Внешнее прерывание 1.

Этот флаг аппаратно устанавливается в 1 при обнаружении активного фронта/уровня (определяется битом IT1) внешнего сигнала. Может быть сброшен программно, но при переходе к процедуре обслуживания внешнего прерывания 1 сбрасывается аппаратно, если IT1=1. При IT1=0 этот флаг устанавливается в 1, если на внешнем выводе /INT1 присутствует сигнал с активным логическим уровнем, который определяется битом IN1PL в регистре IT01CF (см. SFR-описание 10.7).

Бит 2: IT1: Выбор типа внешнего прерывания 1.

Этот бит определяет, какое событие будет вызывать внешнее прерывание 1: фронт или активный уровень внешнего сигнала /INT1. Активный уровень внешнего сигнала /INT1 определяется битом IN1PL в регистре IT01CF (см. SFR-описание 10.7).

0: Внешнее прерывание 1 вызывается активным уровнем сигнала /INT1.

1: Внешнее прерывание 1 вызывается фронтом сигнала /INT1.

Бит 1: IE0: Внешнее прерывание 0.

Этот флаг аппаратно устанавливается в 1 при обнаружении активного фронта/уровня (определяется битом IT0) внешнего сигнала. Может быть сброшен программно, но при переходе к процедуре обслуживания внешнего прерывания 0 сбрасывается аппаратно, если IT0=1. При IT0=0 этот флаг устанавливается в 1, если на внешнем выводе /INT0 присутствует сигнал с активным логическим уровнем, который определяется битом IN0PL в регистре IT01CF (см. SFR-описание 10.7).

Бит 0: IT0: Выбор типа внешнего прерывания 0.

Этот бит определяет, какое событие будет вызывать внешнее прерывание 0: фронт или активный уровень внешнего сигнала /INT0. Активный уровень внешнего сигнала /INT0 определяется битом IN0PL в регистре IT01CF (см. SFR-описание 10.7).

0: Внешнее прерывание 0 вызывается активным уровнем сигнала /INT0.

1: Внешнее прерывание 0 вызывается фронтом сигнала /INT0.

SFR-описание 6.2.1. TCON Регистр управления Таймерами 0 и 1

SFR-страница: все страницы
SFR-адрес: 0x89

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	Значение при сбросе:
GATE1	C/T1	T1M1	T1M0	GATE0	C/T0	T0M1	T0M0	00000000
Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1	Бит 0	

Бит 7: GATE1: Управление блокировкой Таймера 1.

- 0: Таймер 1 включен, если TR1 = 1, независимо от логического уровня на входе /INT1.
- 1: Таймер 1 включен только тогда, когда TR1 = 1 и на входе /INT1 активный логический уровень, определяемый битом IN1PL в регистре IT01CF (см. SFR-описание 10.7).

Бит 6: C/T1: Выбор режима таймера или счетчика для T/C1.

- 0: T/C1 работает как таймер: Таймер 1 инкрементируется от внутреннего сигнала тактирования, который задается битом T1M (CKCON.4).
- 1: T/C1 работает как счетчик: Таймер 1 инкрементируется под воздействием перехода из '1' в '0' внешнего входного сигнала (T1).

Биты 5-4: T1M1-T1M0: Выбор режима работы Таймера 1.

Эти биты определяют режим работы Таймера 1.

T1M1	T1M0	Режим
0	0	Режим 0: 13-разрядный таймер/счетчик
0	1	Режим 1: 16-разрядный таймер/счетчик
1	0	Режим 2: 8-разрядный таймер/счетчик с автоперезагрузкой
1	1	Режим 3: Таймер 1 неактивен

Бит 3: GATE0: Управление блокировкой Таймера 0.

- 0: Таймер 0 включен, если TR0 = 1, независимо от логического уровня на входе /INT0.
- 1: Таймер 0 включен только тогда, когда TR0 = 1 и на входе /INT0 активный логический уровень, определяемый битом IN0PL в регистре IT01CF (см. SFR-описание 10.7).

Бит 2: C/T0: Выбор режима таймера или счетчика для T/C0.

- 0: T/C0 работает как таймер: Таймер 0 инкрементируется от внутреннего сигнала тактирования, который задается битом T0M (CKCON.3).
- 1: T/C0 работает как счетчик: Таймер 0 инкрементируется под воздействием перехода из '1' в '0' внешнего входного сигнала (T0).

Биты 1-0: T0M1-T0M0: Выбор режима работы Таймера 0.

Эти биты определяют режим работы Таймера 0.

T0M1	T0M0	Режим
0	0	Режим 0: 13-разрядный таймер/счетчик
0	1	Режим 1: 16-разрядный таймер/счетчик
1	0	Режим 2: 8-разрядный таймер/счетчик с автоперезагрузкой
1	1	Режим 3: Два 8-разрядных таймера/счетчика

SFR-описание 6.2.2. TMOD Регистр режима Таймеров 0 и 1

SFR-страница: все страницы
SFR-адрес: 0x8E

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	Значение при сбросе: 00000000
T3MH	T3ML	T2MH	T2ML	T1M	T0M	SCA1	SCA0	
Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1	Бит 0	

- Бит 7:** T3MH: Выбор источника тактирования для старшего байта Таймера 3. Этот бит определяет, какой тактовый сигнал будет подаваться на старший байт Таймера 3, если Таймер 3 функционирует в раздельном 8-разрядном режиме. Бит T3MH игнорируется, если Таймер 3 функционирует в любом другом режиме.
0: Для тактирования старшего байта Таймера 3 используется сигнал, определяемый битом T3XCLK в регистре TMR3CN.
1: Старший байт Таймера 3 тактируется системным тактовым сигналом.
- Бит 6:** T3ML: Выбор источника тактирования для младшего байта Таймера 3. Этот бит определяет, какой тактовый сигнал будет подаваться на Таймер 3. Если Таймер 3 функционирует в раздельном 8-разрядном режиме, то бит T3ML определяет, какой тактовый сигнал будет подаваться на младший 8-разрядный таймер.
0: Для тактирования младшего байта Таймера 3 используется сигнал, определяемый битом T3XCLK в регистре TMR3CN.
1: Младший байт Таймера 3 тактируется системным тактовым сигналом.
- Бит 5:** T2MH: Выбор источника тактирования для старшего байта Таймера 2. Этот бит определяет, какой тактовый сигнал будет подаваться на старший байт Таймера 2, если Таймер 2 функционирует в раздельном 8-разрядном режиме. Бит T2MH игнорируется, если Таймер 2 функционирует в любом другом режиме.
0: Для тактирования старшего байта Таймера 2 используется сигнал, определяемый битом T2XCLK в регистре TMR2CN.
1: Старший байт Таймера 2 тактируется системным тактовым сигналом.
- Бит 4:** T2ML: Выбор источника тактирования для младшего байта Таймера 2. Этот бит определяет, какой тактовый сигнал будет подаваться на Таймер 2. Если Таймер 2 функционирует в раздельном 8-разрядном режиме, то бит T2ML определяет, какой тактовый сигнал будет подаваться на младший 8-разрядный таймер.
0: Для тактирования младшего байта Таймера 2 используется сигнал, определяемый битом T2XCLK в регистре TMR2CN.
1: Младший байт Таймера 2 тактируется системным тактовым сигналом.
- Бит 3:** T1M: Выбор источника тактирования для Таймера 1. Этот бит определяет, какой тактовый сигнал будет подаваться на Таймер 1. Бит T1M игнорируется, если $C/T1 = 1$.
0: Для тактирования Таймера 1 используется сигнал, определяемый битами настройки предварительного делителя (SCA1 – SCA0).
1: Таймер 1 тактируется системным тактовым сигналом.
- Бит 2:** T0M: Выбор источника тактирования для Таймера 0. Этот бит определяет, какой тактовый сигнал будет подаваться на Таймер 0. Бит T0M игнорируется, если $C/T0 = 1$.
0: Для тактирования Таймера 0 используется сигнал, определяемый битами настройки предварительного делителя (SCA1 – SCA0).
1: Таймер 0 тактируется системным тактовым сигналом.
- Биты 1-0:** SCA1–SCA0: Биты выбора коэффициента деления для частоты тактирования Таймеров 0 и 1. Эти биты управляют делением частоты сигнала тактирования, подаваемого на Таймер 0 и/или Таймер 1, если они настроены на использование предварительного делителя.

SCA1	SCA0	Тактовый сигнал
0	0	SYSCLK/12
0	1	SYSCLK/4
1	0	SYSCLK/48
1	1	EXTCLK/8

Примечание: Сигнал EXTCLK/8 синхронизирован с SYSCLK.

SFR-описание 6.2.3. CKCON Регистр управления тактированием

6.2.2. Таймер 2

Таймер 2 представляет собой 16-разрядный таймер/счетчик, образованный двумя 8-разрядными SFR регистрами: TMR2L (младший байт) и TMR2H (старший байт). Таймер 2 может работать в 16-разрядном режиме с автоперезагрузкой или в раздельном режиме (8-разрядный режим с автоперезагрузкой). Режим работы Таймера 2 определяется битом T2SPLIT (TMR2CN.3).

Таймер 2 может тактироваться либо системным тактовым сигналом, либо системным тактовым сигналом, деленным по частоте на 12, либо выходным сигналом внешнего генератора, деленным по частоте на 8. Режим работы с тактированием от внешнего генератора идеально подходит для реализации функции RTC (Real-Time Clock – часы реального времени), когда внутренний генератор генерирует системный тактовый сигнал, а Таймер 2 (и/или ПМС) тактируется внешним прецизионным генератором. Следует иметь ввиду, что сигнал внешнего генератора, деленный по частоте на 8, синхронизируется с системным тактовым сигналом.

16-разрядный таймер с автоперезагрузкой

Если T2SPLIT (TMR2CN.3) = 0, то Таймер 2 функционирует как 16-разрядный таймер с автоперезагрузкой. Для тактирования Таймера 2 можно использовать сигналы SYSCLK, SYSCLK/12 или EXTCLK/8. При переполнении Таймера 2 из состояния 0xFFFF в состояние 0x0000 16-разрядное значение регистров перезагрузки Таймера 2 (TMR2RLH:TMR2RLL) загружается в регистр Таймера 2, как показано на рис. 6.X, и устанавливается в 1 флаг переполнения старшего байта Таймера 2 (TMR2CN.7). Если прерывания от Таймера 2 разрешены (если IE.5 = 1), то прерывание будет генерироваться при каждом переполнении Таймера 2. Кроме того, если прерывания от Таймера 2 разрешены и бит TF2LEN (TMR2CN.5) установлен в 1, то прерывание будет генерироваться каждый раз при переполнении младших 8 бит (регистр TMR2L) из состояния 0xFF в состояние 0x00.




Рис. 6.2.4 Структурная схема Таймера 2 в 16-разрядном режиме

8-разрядные таймеры с автоперезагрузкой

Если $T2SPLIT = 1$, то Таймер 2 функционирует как два 8-разрядных таймера (TMR2H и TMR2L). Оба 8-разрядных таймера функционируют в режиме с автоперезагрузкой, как показано на рисунке 21.5. TMR2RLL содержит значение перезагрузки для TMR2L; TMR2RLH содержит значение перезагрузки для TMR2H. Бит TR2 в регистре TMR2CN управляет запуском TMR2H; TMR2L, работающий в 8-разрядном режиме, запущен всегда.

Для тактирования каждого 8-разрядного таймера можно использовать сигналы SYSCLK, SYSCLK/12 или EXTCLK/8. Биты выбора источника тактирования Таймера 2 (T2MH и T2ML в регистре CKCON) выбирают либо SYSCLK, либо сигнал тактирования, определяемый битом выбора внешнего источника тактирования Таймера 2 (T2XCLK в регистре TMR2CN), следующим образом:

T2MH	T2XCLK	Источник тактирования TMR2H
0	0	SYSCLK/12
0	1	EXTCLK/8
1	X	SYSCLK

T2ML	T2XCLK	Источник тактирования TMR2L
0	0	SYSCLK/12
0	1	EXTCLK/8
1	X	SYSCLK

Если TMR2H переполняется из 0xFF в 0x00, то бит TF2H устанавливается в 1; если TMR2L переполняется из 0xFF в 0x00, то бит TF2L устанавливается в 1. Если прерывания от Таймера 2 разрешены (IE.5), то прерывание будет генерироваться при каждом переполнении TMR2H. Если прерывания от Таймера 2 разрешены и бит TF2LEN (TMR2CN.5) установлен в 1, то прерывание будет генерироваться каждый раз при переполнении либо TMR2L, либо TMR2H. Если TF2LEN = 1, то программа должна проверять флаги TF2H и TF2L, чтобы определить источник прерывания от Таймера 2. Флаги прерывания TF2H и TF2L не сбрасываются аппаратно и должны сбрасываться программно.




Рис. 6.2.5 Структурная схема Таймера 2 в 8-разрядном режиме

SFR-страница: все страницы
SFR-адрес: 0xC8
(доступен в битовом режиме адресации)

R/W	R/W	R/W	R/W	R/W	R/W	R	R/W	Значение при сбросе:
TF2H	TF2L	TF2LEN	TF2CEN	T2SPLIT	TR2	–	T2XCLK	00000000
Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1	Бит 0	

Бит 7: TF2H: Флаг переполнения старшего байта Таймера 2.

Этот бит аппаратно устанавливается в 1 при переполнении старшего байта Таймера 2 из состояния 0xFF в состояние 0x00. В 16-разрядном режиме это будет происходить при переполнении Таймера 2 из состояния 0xFFFF в состояние 0x0000. Если прерывание от Таймера 2 разрешено, то установка этого бита приведет к переходу на процедуру обслуживания прерывания от Таймера 2. Этот бит не сбрасывается аппаратно, он должен быть сброшен программно.

Бит 6: TF2L: Флаг переполнения младшего байта Таймера 2.

Этот бит аппаратно устанавливается в 1 при переполнении младшего байта Таймера 2 из состояния 0xFF в состояние 0x00. При установке этого бита прерывание будет генерироваться в том случае, если TF2LEN = 1 и прерывания от Таймера 2 разрешены. Бит TF2L устанавливается в 1 при переполнении младшего байта независимо от режима работы Таймера 2. Этот бит не сбрасывается аппаратно.

Бит 5: TF2LEN: Флаг разрешения прерывания от переполнения младшего байта Таймера 2.

Этот бит разрешает/запрещает прерывания от переполнения младшего байта Таймера 2. Если TF2LEN = 1 и прерывания от Таймера 2 разрешены, то при переполнении младшего байта Таймера 2 будет генерироваться прерывание.

0: Прерывания от переполнения младшего байта Таймера 2 запрещены.

1: Прерывания от переполнения младшего байта Таймера 2 разрешены.

Бит 4: TF2CEN: Включение режима захвата частоты НЧ-генератора для Таймера 2.

Этот бит включает/отключает режим захвата частоты НЧ-генератора для Таймера 2. Если TF2CEN = 1 и прерывания от Таймера 2 разрешены, то прерывание будет генерироваться по спадающему фронту выходного сигнала НЧ-генератора, а текущее значение 16-разрядного таймера (в TMR2H:TMR2L) будет скопировано в регистровую пару TMR2RLH:TMR2RLL. См. более подробную информацию в разделе «16. Генераторы» на стр. 175.

0: Режим захвата частоты НЧ-генератора для Таймера 2 отключен.

1: Режим захвата частоты НЧ-генератора для Таймера 2 включен.

Бит 3: T2SPLIT: Выбор отдельного режима работы для Таймера 2.

Если этот бит установлен в 1, то Таймер 2 функционирует как два 8-разрядных таймера с автоперезагрузкой.

0: Таймер 2 функционирует в 16-разрядном режиме с автоперезагрузкой.

1: Таймер 2 функционирует как два 8-разрядных таймера с автоперезагрузкой.

Бит 2: TR2: Бит управления запуском Таймера 2.

Этот бит включает/отключает Таймер 2. В 8-разрядном режиме этот бит включает/отключает только TMR2H; TMR2L в этом режиме включен всегда.

0: Таймер 2 отключен.

1: Таймер 2 включен.

Бит 1: Не используется. Читается как 0b. Запись не оказывает никакого влияния.

Бит 0: T2XCLK: Выбор внешнего источника тактирования для Таймера 2.

Этот бит выбирает внешний источник тактирования для Таймера 2. Если Таймер 2 работает в 8-разрядном режиме, то этот бит выбирает внешний источник тактирования для обоих байтов таймера. Однако все равно можно использовать биты выбора источника тактирования Таймера 2 (TM2H и TM2L в регистре CKCON) для выбора между внешним источником тактирования и системным тактовым сигналом (для любого таймера).

0: В качестве внешнего источника тактирования для Таймера 2 выбран системный тактовый сигнал, деленный по частоте на 12.

1: В качестве внешнего источника тактирования для Таймера 2 выбран сигнал внешнего генератора, деленный по частоте на 8. Следует иметь в виду, что сигнал EXTCLK/8 синхронизируется с системным тактовым сигналом SYSClk.

SFR-описание 6.2.4. TMR2CN Регистр управления Таймера 2

6.2.3. Таймер 3

Таймер 3 устроен аналогично Таймеру 2. Различны лишь названия регистра управления и счетных регистров. Регистры имеют те же названия, но индекс 2 меняется на индекс 3 (TMR2CN => TMR3CN, TMR2L => TMR3L, TMR2H => TMR3H, TMR2RLL => TMR3RLL, TMR2RLH => TMR3RLH).

6.3. Модули сравнения фиксации (программируемый массив счетчиков)

Программируемый массив счетчиков (ПМС) реализует расширенные таймерные функции, при этом требует меньшего вмешательства со стороны процессорного ядра, чем стандартные таймеры/счетчики архитектуры 8051. ПМС состоит из специального 16-разрядного таймера/счетчика и шести 16-разрядных модулей захвата/сравнения. Каждый модуль захвата/сравнения имеет свою собственную линию ввода/вывода (CEX_n), которая через матрицу соединяется, если разрешено, с внешним портом ввода/вывода (см. раздел «Порты ввода/вывода»). Таймер/счетчик ПМС тактируется программируемым внутренним сигналом, в качестве которого могут использоваться:

- внутренний сигнал с частотой, равной системной тактовой частоте;
- внутренний сигнал с частотой, равной 1/4 системной тактовой частоты;
- внутренний сигнал с частотой, равной 1/12 системной тактовой частоты;
- сигнал от внешнего генератора, деленный по частоте на 8;
- переполнение Таймера 0;
- входной сигнал на внешнем выводе ECI.




Рис 6.3.1 Структурная схема ПМС

Каждый модуль захвата/сравнения можно независимо настроить для работы в одном из шести режимов: инициируемый по фронту сигнала захват, программный таймер, высокоскоростной выход, выход заданной частоты, 8-разрядный широтно-импульсный модулятор и 16-разрядный широтно-импульсный модулятор.

Для управления модулем ПМС и для его настройки используются связанные с ним SFR-регистры. Структурная схема модуля ПМС показана на [рисунке 6.3.1](#).

Важное примечание: Модуль 5 захвата/сравнения можно использовать как сторожевой таймер WDT (этот режим включается после системного сброса). Если режим WDT включен, то доступ к некоторым регистрам ПМС ограничен.

6.3.1. Таймер/счетчик модуля ПМС

16-разрядный таймер/счетчик модуля ПМС состоит из двух 8-разрядных SFR-регистров: PCA0L и PCA0H. PCA0H является старшим байтом (СЗБ) 16-разрядного таймера/счетчика, а PCA0L образует младший байт (МЗБ). При чтении регистра PCA0L значение регистра PCA0H автоматически фиксируется в регистре-защелке; последующее чтение регистра PCA0H возвратит данные именно из этого регистра-защелки. Таким образом, для обеспечения точности считывания полного 16-разрядного значения таймера/счетчика ПМС необходимо сначала прочитать регистр PCA0L, а затем регистр PCA0H. Чтение регистров PCA0H или PCA0L не препятствует функционированию счетчика. Выбор внутреннего сигнала тактирования таймера/счетчика осуществляется битами CPS2-CPS0 регистра PCA0MD, как показано в [таблице 6.3.1](#).

При переполнении таймера/счетчика из состояния 0xFFFF в состояние 0x0000 устанавливается в 1 флаг переполнения счетчика (CF) в регистре PCA0MD и, если прерывание от флага CF разрешено, генерируется запрос прерывания. Установка в 1 бита ECF в регистре PCA0MD разрешает генерацию запроса прерываний при установке флага CF. Бит CF не сбрасывается аппаратно при переходе к процедуре обслуживания прерывания и должен быть сброшен программно. Следует иметь в виду, что прерывания от флага CF распознаются только в том случае, если прерывания от модуля ПМС разрешены глобально. Прерывания от ПМС разрешаются глобально установкой в 1 битов EA (IE.7) и EPCA0 (EIE1.4).

Таблица 6.3.1. Выбор тактового сигнала для ПМС

CPS2	CPS1	CPS0	Внутренний сигнал тактирования ПМС
0	0	0	SYSCLK/12
0	0	1	SYSCLK/4
0	1	0	Переполнение Таймера 0
0	1	1	Срез (переход из '1' в '0') входного сигнала на внешнем выводе ECI (максимальная частота = SYSCLK/4)
1	0	0	SYSCLK
1	0	1	Сигнал от внешнего генератора, деленный по частоте на 8*

* Примечание: Сигнал от внешнего генератора, деленный по частоте на 8, синхронизируется с системным тактовым сигналом.




Рис. 6.3.2. Структурная схема таймера/счетчика модуля ПМС

6.3.2. Модули захвата/сравнения

Каждый модуль можно независимо настроить для работы в одном из шести режимов: инициируемый по фронту сигнала захват, программный таймер, высокоскоростной выход, выход заданной частоты, 8-разрядный широтно-импульсный модулятор и 16-разрядный широтно-импульсный модулятор. Каждый модуль имеет связанные с ним регистры специального назначения, которые используются для обмена данными с модулем и для настройки режимов его работы.

Таблица 6.3.2. Настройка модулей захват/сравнение в регистре PCA0CPM

PWM16	ECOM	CAPP	CAPN	MAT	TOG	PWM	ECCF	Operation Mode
x	x	1	0	0	0	0	x	Захват инициируется положительным фронтом сигнала на линии CEXn
x	x	0	1	0	0	0	x	Захват инициируется отрицательным фронтом сигнала на линии CEXn
x	x	1	1	0	0	0	x	Захват инициируется изменением сигнала на линии CEXn
x	1	0	0	1	0	0	x	Программный таймер
x	1	0	0	1	1	0	x	Высокоскоростной выход
x	1	0	0	x	1	1	x	Выход заданной частоты
0	1	0	0	x	0	1	x	8-разр. широтно-импульсный модулятор
1	1	0	0	x	0	1	x	16-разр. широтно-импульсный модулятор

X = не имеет значения

В таблице 6.3.2 приведены комбинации бит в регистрах PCA0CPMn, используемые для перевода модулей захвата/сравнения в различные режимы работы. Установка в 1 битов ECCFn в регистрах PCA0CPMn разрешает генерацию прерываний при установке в 1 флагов CCFn. Следует иметь ввиду, что индивидуальные

прерывания от флагов CCFn распознаются только в том случае, если прерывания от модуля ПМС разрешены глобально. Прерывания от ПМС разрешаются глобально установкой в 1 битов EA (IE.7) и ERCA0 (EIE1.4). Схема формирования прерываний от модуля ПМС приведена на **рисунке 6.3.3**.




Рис 6.3.3. Схема формирования прерывания от ПМС

Режим захвата по фронту сигнала


В этом режиме активный фронт сигнала на внешнем выводе CEXn приведет к захвату значения таймера/счетчика ПМС и загрузке его в 16-разрядный регистр захвата/сравнения (PCA0CPLn и PCA0CPHn) соответствующего модуля. Биты CAPPn и CAPNn регистра PCA0CPMn определяют, по какому фронту будет осуществляться захват: по положительному (переход из 0 в 1), по отрицательному (переход из 1 в 0) или по любому фронту. Когда происходит захват, флаг захвата/сравнения (CCFn) в регистре PCA0CN устанавливается в 1 и, если прерывание от флага CCFn разрешено, генерируется запрос прерывания. Бит CCFn не сбрасывается аппаратно при переходе к процедуре обслуживания прерывания и должен быть сброшен программно. Если оба бита CAPPn и CAPNn установлены в 1, то состояние вывода порта, связанного с CEXn, можно прочитать непосредственно, чтобы определить, каким фронтом (положительным или отрицательным) вызван захват.

Важное замечание относительно регистров захвата/сравнения: При записи 16-разрядного значения в регистры захвата/сравнения модуля ПМС младший байт всегда необходимо записывать первым. Запись в регистр PCA0CPLn сбрасывает в 0 бит ECOMn; запись в регистр PCA0CPHn устанавливает в 1 бит ECOMn.

Режим высокоскоростного выхода

В этом режиме каждый раз, когда происходит совпадение значения таймера/счетчика ПМС и значения 16-разрядного регистра захвата/сравнения (PCA0CPHn and PCA0CPLn), логический уровень выходного сигнала на относящемся к модулю выводе CEXn будет инвертироваться. Режим высокоскоростного выхода включается установкой в 1 битов TOGn, MATn и ECOMn регистра PCA0CPMn.

Важное замечание относительно регистров захвата/сравнения: При записи 16-разрядного значения в регистры захвата/сравнения модуля ПМС младший байт всегда необходимо записывать первым. Запись в регистр PCA0CPLn сбрасывает в 0 бит ECOMn; запись в регистр PCA0CPHn устанавливает в 1 бит ECOMn.



Примечание: Начальным состоянием выхода CEXn является лог. '1'. Выход CEXn инициализируется этим значением в момент перехода модуля в режим высокоскоростного выхода.

Рис 6.3.6 Структурная схема ПМС в режиме высокоскоростного выхода

Режим выхода заданной частоты

В режиме выхода заданной частоты на связанном с конкретным модулем выводе CEXn генерируется сигнал прямоугольной формы с программируемой частотой. Содержимое старшего байта регистра захвата/сравнения (PCA0CPHn) определяет количество циклов тактирования ПМС, отсчитываемых до инвертирования состояния сигнала на выходе CEXn. Таким образом, частота прямоугольного сигнала определяется в соответствии с уравнением:

$$FCEXn = FPGA / (2 \times PCA0CPHn),$$

где FPGA - частота сигнала тактирования, задаваемая битами CPS2-0 регистра режима ПМС (PCA0MD).

Примечание: значение 0x00 регистра PCA0CPHn равно значению 256 для этого уравнения.

Содержимое младшего байта регистра захвата/сравнения (PCA0CPLn) сравнивается с младшим байтом счетчика ПМС (PCA0L); при их совпадении сигнал на выводе CEXn инвертируется и значение смещения, хранящееся в старшем байте (PCA0CPHn), добавляется к значению регистра PCA0CPLn. Режим выхода заданной частоты включается установкой в 1 битов ECOMn, TOGn и PWMn и регистра PCA0CPMn.

Важное замечание относительно регистров захвата/сравнения: При записи 16-разрядного значения в регистры захвата/сравнения модуля ПМС младший байт всегда необходимо записывать первым. Запись в регистр PCA0CPLn сбрасывает в 0 бит ECOMn; запись в регистр PCA0CPHn устанавливает в 1 бит ECOMn.




Рис 6.3.7 Структурная схема ПМС в режиме выхода заданной частоты

Режим 8-разрядного широтно-импульсного модулятора

Каждый модуль захвата/сравнения можно использовать независимо от других для генерации на соответствующем ему выводе CEXn выходного сигнала с широтно-импульсной модуляцией (ШИМ). Частота этого выходного сигнала зависит от частоты сигнала тактирования таймера/счетчика ПМС. Для изменения коэффициента заполнения (скважности) выходного ШИМ-сигнала используется регистр захвата/сравнения PCA0CPLn соответствующего модуля. Когда значение младшего байта таймера/счетчика ПМС (PCA0L) становится равным значению регистра PCA0CPLn, на внешнем выводе CEXn устанавливается сигнал высокого уровня. Когда регистр PCA0L переполнится, на выводе CEXn установится сигнал низкого уровня (см. **рисунок 6.3.8**). Кроме этого, при переполнении младшего байта таймера/счетчика (PCA0L) из состояния 0xFF в состояние 0x00 регистр PCA0CPLn автоматически перезагружается значением, хранящимся в регистре PCA0CPHn, без вмешательства со стороны программы. Режим 8-разрядного широтно-импульсного модулятора включается установкой в 1 бит ECOMn и PWMn регистра PCA0CPMn. Скважность выходного сигнала в режиме 8-разрядного ШИМ определяется уравнением:

$$\text{DutyCycle} = (256 - \text{PCA0CPHn}) / 256$$

В соответствии с уравнением максимальная скважность составляет 100% (PCA0CPHn = 0), а минимальная скважность составляет 0,39% (PCA0CPHn = 0xFF). Сигнал со скважностью, равной 0%, можно получить, сбросив в 0 бит ECOMn.

Важное замечание относительно регистров захвата/сравнения: При записи 16-разрядного значения в регистры захвата/сравнения модуля ПМС младший байт всегда необходимо записывать первым. Запись в регистр PCA0CPLn сбрасывает в 0 бит ECOMn; запись в регистр PCA0CPHn устанавливает в 1 бит ECOMn.




Рис 6.3.8 Структурная схема ПМС в режиме 8-разр. ШИМ

Режим 16-разрядного широтно-импульсного модулятора

Каждый модуль захвата/сравнения можно также использовать в режиме 16-разрядного ШИМ. В этом режиме 16-разрядное значение регистров захвата/сравнения (PCA0CPHn : PCA0CPLn) определяет количество циклов тактирования ПМС, в течение которых выходной сигнал ШИМ удерживается на низком логическом уровне. Когда значение счетчика ПМС сравнивается с содержимым регистров захвата/сравнения (PCA0CPHn: PCA0CPLn), на выходе CEXn устанавливается сигнал высокого уровня; когда счетчик ПМС переполнится, на выходе CEXn установится сигнал низкого уровня. Чтобы выводить сигнал с изменяемой скважностью, запись новых значений необходимо синхронизировать с прерываниями от флага CCFn модуля ПМС. Режим 16-разрядного широтно-импульсного модулятора включается установкой в 1 бит ECOMn, PWMn и PWM16n регистра PCA0CPMn. Для получения сигнала с изменяемой скважностью следует разрешить прерывания (ECCFn = 1 и MATn = 1), чтобы обеспечить возможность синхронизации операций записи регистра захвата/сравнения. Скважность выходного сигнала в режиме 16-разрядного ШИМ определяется уравнением:

$$\text{DutyCycle} = (65536 - \text{PCA0CPn}) / 65536$$

В соответствии с уравнением максимальная скважность составляет 100% (PCA0CPHn = 0), а минимальная скважность составляет 0,0015% (PCA0CPHn = 0xFFFF). Сигнал со скважностью, равной 0%, можно получить, сбросив в 0 бит ECOMn.

Важное замечание относительно регистров захвата/сравнения: При записи 16-разрядного значения в регистры захвата/сравнения модуля ПМС младший байт всегда необходимо записывать первым. Запись в регистр PCA0CPLn сбрасывает в 0 бит ECOMn; запись в регистр PCA0CPHn устанавливает в 1 бит ECOMn.




Рис 6.3.9 Структурная схема ПМС в режиме 16-разр. ШИМ

6.3.3. Режим сторожевого таймера

Модуль 5 ПМС можно использовать в режиме программируемого сторожевого таймера (WDT). WDT используется для генерации системного сброса в случае, если время между операциями записи в регистр обновления WDT (PCA0CPH5) превышает заданное значение. WDT можно программно настраивать, а также включать/отключать при необходимости.

Если бит WDTE в регистре PCA0MD установлен в 1, то модуль 5 функционирует как сторожевой таймер (WDT). Старший байт модуля 5 сравнивается со старшим байтом счетчика ПМС; младший байт модуля 5 содержит смещение, которое используется при обновлении WDT. **При сбросе сторожевой таймер WDT включается. Пока WDT включен, доступ к некоторым регистрам ПМС ограничен.**

Функционирование сторожевого таймера

Если WDT включен, то:

- Счетчик ПМС считает.
- Запись в регистры PCA0L и PCA0H запрещена.
- Биты выбора источника тактирования ПМС (CPS2-CPS0) «заморожены».
- Бит управления состоянием ожидания ПМС (CIDL) «заморожен».
- Модуль 5 переведен в режим программного таймера.
- Операции записи в регистр режима модуля 5 (PCA0CPM5) запрещены.

Если WDT включен, то запись бита CR не изменит состояния счетчика ПМС; счетчик будет считать до тех пор, пока WDT не будет запрещен. Бит управления запуском счетчика ПМС (CR) будет читаться как '0', если WDT включен, но не программа пользователя включает счетчик ПМС. Если произойдет совпадение значений регистров PCA0CPH5 и PCA0H, когда WDT включен, то будет сгенерирован системный сброс. Если требуется предотвратить сброс от WDT, то WDT можно обновить путем записи любого значения в регистр PCA0CPH5. При записи PCA0CPH5 в регистр PCA0CPH5 будет загружаться значение регистра PCA0H плюс смещение, содержащееся в регистре PCA0CPL5 (см. [рисунок. 6.3.10](#)).

6. Записать значение в регистр PCA0CPH5, чтобы перезагрузить WDT.

Источник тактирования ПМС и выбор режима ожидания нельзя изменить, пока WDT включен. Сторожевой таймер включается установкой в 1 битов WDTE или WDLCK в регистре PCA0MD. Если WDLCK = 1, то WDT нельзя отключить до следующего системного сброса. Если WDLCK = 0, то WDT можно отключить, сбросив в 0 бит WDTE.

WDT включается после любого сброса. По умолчанию счетчик ПМС тактируется сигналом SYSCLK/12, PCA0L = 0x00, PCA0CPL5 = 0x00. Отсюда следует, что по умолчанию таймаут WDT составляет 3072 системных тактовых цикла. В таблице 6.3.3 приведены некоторые значения таймаутов WDT для типичных частот системного тактового сигнала.

Таблица 6.3.3. Значения таймаута сторожевого таймера

Системный тактовый сигнал (Гц)	PCA0CPL5	Таймаут WDT (мс)
24,500,000	255	32.1
24,500,000	128	16.2
24,500,000	32	4.1
18,432,000	255	42.7
18,432,000	128	21.5
18,432,000	32	5.5
11,059,200	255	71.1
11,059,200	128	35.8
11,059,200	32	9.2
3,062,500 ²	255	257
3,062,500 ²	128	129.5
3,062,500 ²	32	33.1
191,406	255	4109
191,406	128	2070
191,406	32	530
32,000	255	24576
32,000	128	12384
32,000	32	3168
Примечания: 1. Предполагается использование SYSCLK/12 в качестве сигнала тактирования ПМС и PCA0L = 0x00 в момент обновления. 2. Частота сброса внутреннего генератора.		

SFR-страница: все страницы
SFR-адрес: 0xD8
(доступен в битовом режиме адресации)

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	Значение при сбросе: 00000000
CF	CR	CCF5	CCF4	CCF3	CCF2	CCF1	CCF0	
Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1	Бит 0	

Бит 7: CF: Флаг переполнения Таймера/Счетчика ПМС.

Устанавливается в 1 аппаратно, когда Таймер/Счетчик ПМС переполняется из состояния 0xFFFF в состояние 0x0000. Если прерывание от Таймера/Счетчика ПМС (от флага CF) разрешено, то установка этого бита приведет к переходу на процедуру обслуживания прерывания от флага CF. Этот бит не сбрасывается аппаратно и должен быть сброшен программно.

Бит 6: CR: Управление запуском Таймера/Счетчика ПМС.

Этот бит включает/отключает Таймер/Счетчик ПМС.

0: Таймер/Счетчик ПМС отключен.

1: Таймер/Счетчик ПМС включен.

Бит 5: CCF5: Флаг захвата/сравнения модуля 5 ПМС.

Этот бит устанавливается в 1 аппаратно, если происходит захват или совпадение сравниваемых значений. Если прерывание от флага CCF5 разрешено, то установка этого бита приведет к переходу на процедуру обслуживания прерывания от модуля ПМС. Этот бит не сбрасывается аппаратно и должен быть сброшен программно.

Бит 4: CCF4: Флаг захвата/сравнения модуля 4 ПМС.

Этот бит устанавливается в 1 аппаратно, если происходит захват или совпадение сравниваемых значений. Если прерывание от флага CCF4 разрешено, то установка этого бита приведет к переходу на процедуру обслуживания прерывания от модуля ПМС. Этот бит не сбрасывается аппаратно и должен быть сброшен программно.

Бит 3: CCF3: Флаг захвата/сравнения модуля 3 ПМС.

Этот бит устанавливается в 1 аппаратно, если происходит захват или совпадение сравниваемых значений. Если прерывание от флага CCF3 разрешено, то установка этого бита приведет к переходу на процедуру обслуживания прерывания от модуля ПМС. Этот бит не сбрасывается аппаратно и должен быть сброшен программно.

Бит 2: CCF2: Флаг захвата/сравнения модуля 2 ПМС.

Этот бит устанавливается в 1 аппаратно, если происходит захват или совпадение сравниваемых значений. Если прерывание от флага CCF2 разрешено, то установка этого бита приведет к переходу на процедуру обслуживания прерывания от модуля ПМС. Этот бит не сбрасывается аппаратно и должен быть сброшен программно.

Бит 1: CCF1: Флаг захвата/сравнения модуля 1 ПМС.

Этот бит устанавливается в 1 аппаратно, если происходит захват или совпадение сравниваемых значений. Если прерывание от флага CCF1 разрешено, то установка этого бита приведет к переходу на процедуру обслуживания прерывания от модуля ПМС. Этот бит не сбрасывается аппаратно и должен быть сброшен программно.

Бит 0: CCF0: Флаг захвата/сравнения модуля 0 ПМС.

Этот бит устанавливается в 1 аппаратно, если происходит захват или совпадение сравниваемых значений. Если прерывание от флага CCF0 разрешено, то установка этого бита приведет к переходу на процедуру обслуживания прерывания от модуля ПМС. Этот бит не сбрасывается аппаратно и должен быть сброшен программно.

SFR-описание 6.3.1. PCA0CN Регистр управления ПМС

SFR-страница: все страницы
SFR-адрес: 0xD9

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	Значение при сбросе: 01000000
CIDL	WDTE	WDLCK	-	CPS2	CPS1	CPS0	ECF	
Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1	Бит 0	

Бит 7: CIDL: Управление режимом простоя (ожидания) Таймера/Счетчика ПМС.

Это бит определяет поведение ПМС в то время, когда CPU находится в режиме простоя (ожидания).

0: ПМС продолжает нормально функционировать в то время, когда МК находится в режиме простоя (ожидания).

1: Работа ПМС приостанавливается в то время, когда МК находится в режиме простоя (ожидания).

Бит 6: WDTE: Включение сторожевого таймера.

Если WDTE = 1, то Модуль 5 ПМС используется как сторожевой таймер.

0: Сторожевой таймер отключен.

1: Модуль 5 ПМС включен в режим сторожевого таймера.

Бит 5: WDLCK: Блокировка сторожевого таймера.

Этот бит блокирует/разблокирует сторожевой таймер. Если WDLCK = 1, то сторожевой таймер нельзя отключить до следующего системного сброса.

0: Сторожевой таймер разблокирован.

1: Сторожевой таймер заблокирован.

Бит 4: Не используется. Читается как 0b. Запись не оказывает никакого влияния.

Биты 3-1: CPS2-CPS0: Выбор сигнала тактирования Таймера/Счетчика ПМС.

Эти биты определяют, какой сигнал будет использоваться для тактирования Таймера/Счетчика ПМС.

CPS2	CPS1	CPS0	Внутренний сигнал тактирования ПМС
0	0	0	SYSClk/12
0	0	1	SYSClk/4
0	1	0	Переполнение Таймера 0
0	1	1	Срез (переход из 1 в 0) входного сигнала на внешнем выводе ECI (максимальная частота = SYSClk/4)
1	0	0	SYSClk
1	0	1	Сигнал от внешнего источника, деленный по частоте на 8*
1	1	0	Зарезервировано
1	1	1	Зарезервировано

* **Примечание:** Сигнал от внешнего генератора, деленный по частоте на 8, синхронизируется с системным тактовым сигналом.

Бит 0: ECF: Разрешение прерываний от переполнения Таймера/Счетчика ПМС.

Этот бит разрешает/запрещает прерывания от переполнения Таймера/Счетчика ПМС (от флага CF).

0: Прерывания от флага CF (PCA0CN.7) запрещены.

1: Прерывания от флага CF (PCA0CN.7) разрешены.

Примечание: Если WDTE = 1, то регистр PCA0MD нельзя модифицировать. Чтобы изменить значение регистра PCA0MD, необходимо сначала отключить сторожевой таймер.

SFR-описание 6.3.2. PCA0MD Регистр режима ПМС

SFR-страница: PCA0CPM0: все страницы, PCA0CPM1: все страницы, PCA0CPM2: все страницы, PCA0CPM3: все страницы, PCA0CPM4: все страницы, PCA0CPM5: все страницы

SFR-адреса: PCA0CPM0 = 0xDA, PCA0CPM1 = 0xDB, PCA0CPM2 = 0xDC
PCA0CPM3 = 0xDD, PCA0CPM4 = 0xDE, PCA0CPM5 = 0xDF

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	Значение при сбросе:
PWM16n	ECOMn	CAPPn	CAPNn	MATn	TOGn	PWMn	ECCFn	00000000
Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1	Бит 0	

Бит 7: PWM16n: Включение режима 16-разрядного ШИМ.

Этот бит выбирает 16-разрядный режим, если режим ШИМ включен (PWMn = 1).

0: Выбран режим 8-разр. ШИМ.

1: Выбран режим 16-разр. ШИМ.

Бит 6: ECOMn: Разрешение функции компаратора.

Этот бит включает/отключает функцию компаратора модуля *n* ПМС.

0: Компаратор отключен.

1: Компаратор включен.

Бит 5: CAPPn: Разрешение функции захвата по положительному фронту.

Этот бит разрешает/запрещает захват по положительному фронту для модуля *n* ПМС.

0: Захват по положительному фронту запрещен.

1: Захват по положительному фронту разрешен.

Бит 4: CAPNn: Разрешение функции захвата по отрицательному фронту.

Этот бит разрешает/запрещает захват по отрицательному фронту для модуля *n* ПМС.

0: Захват по отрицательному фронту запрещен.

1: Захват по отрицательному фронту разрешен.

Бит 3: MATn: Разрешение функции определения совпадения.

Этот бит включает/отключает функцию определения совпадения для модуля *n* ПМС. Если MATn = 1, то совпадение значения счетчика ПМС со значением регистра захвата/сравнения соответствующего модуля приведет к установке в 1 бита CCFn в регистре PCA0MD.

0: Функция определения совпадения отключена.

1: Функция определения совпадения включена.

Бит 2: TOGn: Разрешение функции инвертирования выхода.

Этот бит включает/отключает функцию инвертирования выходного сигнала для модуля *n* ПМС. Если TOGn = 1, то совпадение значения счетчика ПМС со значением регистра захвата/сравнения соответствующего модуля приведет к инвертированию логического уровня выходного сигнала на внешнем выводе CEXn. Если также PWMn = 1, то модуль функционирует в режиме выхода заданной частоты.

0: Функция инвертирования выхода отключена.

1: Функция инвертирования выхода включена.

Бит 1: PWMn: Включение режима ШИМ.

Этот бит включает/отключает функцию ШИМ для модуля *n* ПМС. Если PWMn = 1, то выходной ШИМ-сигнал появляется на внешнем выводе CEXn. Если PWM16n = 0, то используется режим 8-разр. ШИМ; если PWM16n = 1, то используется режим 16-разр. ШИМ. Если TOGn = 1, то модуль работает в режиме выхода заданной частоты.

0: Функция ШИМ отключена.

1: Функция ШИМ включена.

Бит 0: ECCFn: Разрешение прерываний от флага захвата/сравнения (CCFn).

Этот бит разрешает/запрещает прерывания от флага захвата/сравнения (CCFn).

0: Прерывания от флага CCFn запрещены.

1: Прерывания от флага CCFn разрешены.

SFR-описание 6.3.3. PCA0CPMn Регистры управления модулями захвата/сравнения

6.4. Интерфейс SPI

Модуль SPI (SPI0) обеспечивает доступ к гибкой полнодуплексной синхронной последовательной шине. SPI0 может выполнять функции ведущего или ведомого устройства в 3-х проводном или 4-х проводном режимах, а также поддерживает работу нескольких ведомых и ведущих устройств на одной шине. Сигнал выбора ведомого (NSS) можно настроить как вход выбора SPI0 в ведомом режиме или как вход отключения функций ведущего при работе на шине с несколькими ведущими, что позволяет предотвратить конфликты на шине в том случае, если два или более ведущих попытаются передать данные одновременно. Кроме этого, NSS можно настроить как выход выбора кристалла в ведущем режиме или отключить при работе в 3-х проводном режиме. В ведущем режиме можно также использовать порты ввода/вывода общего назначения для выбора нескольких ведомых устройств.




Рис. 6.4.1 Структурная схема модуля SPI

6.4.1. Описание сигналов

Сигнал MOSI (master-out, slave-in - «выход ведущего, вход ведомого») является выходом данных ведущего устройства и входом данных ведомых устройств. Он используется для последовательной передачи данных от ведущего к ведомому. Этот сигнал является выходом, если SPI0 работает в ведущем режиме, и входом, если SPI0 работает в ведомом режиме. Данные передаются старшими значащими разрядами вперед. При работе в ведущем режиме значение сигнала MOSI определяется старшим значащим разрядом сдвигового регистра как в 3-х проводном, так и в 4-х проводном режимах.

Сигнал MISO (master-in, slave-out - «вход ведущего, выход ведомого») является выходом данных ведомого устройства и входом данных ведущего устройства. Он используется для последовательной передачи данных от ведомого к ведущему. Этот сигнал является входом, если SPI0 работает в ведущем режиме, и выходом, если SPI0 работает в ведомом режиме. Данные передаются старшими значащими разрядами вперед. Вывод MISO переводится в высокоимпедансное состояние, когда модуль SPI0 отключен, а также тогда, когда модуль SPI0 работает в 4-х проводном режиме как ведомый, который не выбран. Когда модуль SPI0 работает в 3-х проводном режиме как ведомый, сигнал MISO всегда определяется старшим значащим разрядом сдвигового регистра.

Сигнал SCK (serial clock – «импульсы тактирования последовательного интерфейса») является выходом ведущего устройства и входом ведомых устройств. Он используется для синхронизации обмена данными между ведущим и ведомым устройствами по линиям MOSI и MISO. SPI0 генерирует этот сигнал, когда работает в ведущем режиме. В 4-х проводном ведомом режиме сигнал SCK игнорируется ведомым SPI, когда ведомый не выбран ($NSS = 1$).

Функционирование сигнала выбора ведомого (NSS) зависит от состояния бит NSSMD1 и NSSMD0 регистра SPI0CN. С помощью этих бит можно выбрать три возможных режима:

1. NSSMD[1:0] = 00: 3-х проводный ведущий или 3-х проводный ведомый режим: SPI0 работает в 3-х проводном режиме и NSS отключен. В 3-х проводном ведомом режиме SPI0 выбран всегда. Т.к. сигнал выбора отсутствует, то в 3-х проводном режиме SPI0 должен быть единственным ведомым на шине. Этот режим предназначен для организации взаимодействия типа «точка - точка» между ведущим устройством и одним ведомым устройством.

2. NSSMD[1:0] = 01: 4-х проводный ведомый режим или режим с несколькими ведущими: SPI0 работает в 4-х проводном режиме и NSS является входом. При работе в ведомом режиме сигнал NSS является сигналом выбора данного ведомого. При работе в ведущем режиме срез (переход из состояния 1 в состояние 0) сигнала NSS отключает функции ведущего SPI0, что позволяет работать на одной SPI шине нескольким ведущим устройствам.

3. NSSMD[1:0] = 1x: 4-х проводный ведущий режим: SPI0 работает в 4-х проводном режиме и NSS является выходом. Значение бита NSSMD0 определяет, сигнал какого логического уровня будет выведен на вывод NSS. Эту конфигурацию следует использовать только тогда, когда SPI0 работает в ведущем режиме.

На рисунках 6.4.2, 6.4.3 и 6.4.4 показаны типичные схемы включения для различных режимов работы. Следует иметь ввиду, что состояние бит NSSMD влияет на разводку выводов МК. В 3-х проводном ведомом или 3-х проводном ведущем режимах вывод NSS не будет разводиться матрицей. Во всех других режимах сигнал NSS будет выводиться на внешний вывод МК. Подробная информация о портах ввода/вывода общего назначения и матрице приведена в разделе «Порты ввода/вывода».

6.4.2. Функционирование SPI0 в ведущем режиме

Все сеансы обмена данными по SPI шине инициируются ведущим устройством. Модуль SPI0 переводится в ведущий режим работы установкой в 1 флага включения ведущего режима (MSTEN, SPI0CN.6). Если модуль SPI0 работает в ведущем режиме, то запись байта данных в регистр данных модуля SPI0 (SPI0DAT) вызовет загрузку буфера передатчика. Если сдвиговый регистр модуля SPI0 пуст, то в него загружается байт из буфера передатчика и начинается передача данных. Ведущий SPI сразу же начинает последовательно сдвигать данные на линию MOSI, выдавая тактовые импульсы на линию SCK. По окончании передачи устанавливается в 1 флаг SPIF (SPI0CN.7). Если прерывания разрешены, то при установке флага SPIF генерируется запрос прерывания. В полнодуплексном режиме работы в то время, когда ведущий SPI0 передает данные ведомому по линии MOSI, адресуемый ведомый одновременно передает содержимое своего регистра сдвига ведущему SPI0 по линии MISO. Поэтому флаг SPIF является как флагом окончания передачи, так и флагом готовности принимаемых данных. Байт данных, принимаемый от ведомого устройства, передается старшими значащими разрядами вперед в сдвиговый регистр ведущего. После полной загрузки сдвигового регистра полученный байт данных переписывается в буфер приемника, откуда он может быть считан процессором путем чтения регистра SPI0DAT.

Когда модуль SPI0 настроен как ведущий, он может работать в одном из трех различных режимов:

- режим работы с несколькими ведущими;
- 3-х проводный режим работы с одним ведущим;
- 4-х проводный режим работы с одним ведущим.

Активным по умолчанию является режим работы с несколькими ведущими, когда NSSMD1 (SPI0CN.3) = 0 и NSSMD0 (SPI0CN.2) = 1. В этом режиме NSS функционирует как вход и используется для отключения ведущего SPI0 в то время, когда другой ведущий пытается получить доступ к шине. Если в этом режиме на вход NSS подается сигнал низкого логического уровня, то сбрасываются в 0 биты MSTEN (SPI0CN.6) и SPIEN (SPI0CN.0), выключая тем самым ведущий мо-

дуль SPI0, и устанавливается в 1 флаг ошибки режима MODF (SPI0CN.5). При установке флага ошибки режима будет сгенерировано прерывание, если оно разрешено. При данных обстоятельствах требуется программно вновь включить модуль SPI0. В системе с несколькими ведущими любое устройство обычно по умолчанию становится ведомым устройством и будет оставаться ведомым до тех пор, пока оно не будет активировано как ведущее устройство системы. В режиме с несколькими ведущими ведомые устройства можно адресовать индивидуально (при необходимости), используя порты ввода/вывода общего назначения. На **рисунке 6.4.2** приведена схема соединений между двумя ведущими устройствами в режиме с несколькими ведущими.

3-х проводный режим работы с одним ведущим активен тогда, когда NSSMD1 (SPI0CN.3) = 0 и NSSMD0 (SPI0CN.2) = 0. В этом режиме NSS не используется и не разводится на внешний вывод порта с помощью матрицы. Все ведомые устройства, которые требуется адресовать в этом режиме работы, необходимо выбирать с помощью портов ввода/вывода общего назначения. На **рисунке 6.4.3** приведена схема соединений между ведущим и ведомым устройствами в 3-х проводном режиме.

4-х проводный режим работы с одним ведущим активен тогда, когда NSSMD1 (SPI0CN.3) = 1. В этом режиме NSS функционирует как выход и может использоваться как сигнал выбора ведомого для одного устройства SPI. Логический уровень сигнала на выходе NSS определяется (программно) битом NSSMD0 (SPI0CN.2). Другие ведомые устройства можно адресовать с помощью портов ввода/вывода общего назначения. На **рисунке 6.4.4** приведена схема соединений между одним ведущим и двумя ведомыми устройствами в 4-х проводном режиме.




Рис. 6.4.2 Схема включения в режиме с несколькими ведущими




Рис. 6.4.3 Схема соединения одного ведущего и одного ведомого с использованием 3-х проводной шины SPI




Рис. 6.4.4 Схема соединения одного ведущего и нескольких ведомых с использованием 4-х проводной шины SPI

6.4.3. Функционирование SPI0 в ведомом режиме

Когда модуль SPI0 включен и не настроен как ведущий, он будет функционировать как ведомый SPI. Байты данных принимаются по линии MOSI от ведущего и передаются по линии MISO ведущему, при этом ведущее устройство управляет сигналом на линии SCK. Битовый счетчик модуля SPI0 подсчитывает фронты сигнала SCK. После того, как 8 бит данных приняты в сдвиговый регистр, устанавливается в 1 флаг SPIF и байт данных копируется в буфер приемника. Данные считываются из буфера приемника путем чтения регистра SPI0DAT. Ведомое устройство не может инициировать процесс обмена данными. Данные, которые необходимо передать ведущему, предварительно загружаются в сдвиговый регистр путем записи регистра SPI0DAT. При записи регистра SPI0DAT используется двойная буферизация и данные сначала загружаются в буфер передатчика. Если сдвиговый регистр пуст, то содержимое буфера передатчика будет сразу же передано в сдвиговый регистр. В том случае, если сдвиговый регистр уже содержит данные, то SPI0 дожидается последнего фронта сигнала SCK следующей (или текущей) передачи, и только после этого загрузит сдвиговый регистр содержимым буфера передатчика.

Когда модуль SPI0 функционирует как ведомый, его можно настроить на работу в 3-х проводном или 4-проводном режимах. Активным по умолчанию является 4-проводный ведомый режим, когда NSSMD1 (SPI0CN.3) = 0 и NSSMD0 (SPI0CN.2) = 1. В 4-проводном режиме сигнал NSS разведен на внешний вывод порта, который настроен как цифровой вход. SPI0 включен, когда NSS = 0, и отключен, когда NSS = 1. Битовый счетчик сбрасывается по заднему фронту сигнала NSS. Следует иметь ввиду, что сигнал NSS необходимо сбросить в 0 как минимум за 2 системных тактовых цикла до первого активного фронта сигнала SCK для каждого передаваемого байта. На рисунке 20.4 приведена схема соединений между одним ведущим и двумя ведомыми устройствами в 4-х проводном режиме.

3-проводный ведомый режим активен, когда NSSMD1 (SPI0CN.3) = 0 и NSSMD0 (SPI0CN.2) = 0. NSS не используется в этом режиме и не разводится на

внешний вывод порта с помощью матрицы. Т.к. в этом режиме нет способа однозначной адресации устройства, то SPI0 должен быть единственным ведомым устройством, присутствующим на шине. Важно иметь ввиду, что в 3-х проводном ведомом режиме невозможно извне сбросить битовый счетчик, который определяет момент окончания приема байта. Этот битовый счетчик можно сбросить лишь путем выключения и повторного включения модуля SPI0 с помощью бита SPIEN. На [рисунке 6.4.3](#) приведена схема соединений между ведущим и ведомым устройствами в 3-х проводном режиме.

6.4.4. Источники прерываний модуля SPI0

Если прерывания от модуля SPI0 разрешены, то следующие 4 флага будут генерировать прерывания при установке их в 1:

1. Флаг прерывания от модуля SPI0 SPIF (SPI0CN.7) устанавливается в 1 по окончании передачи каждого байта. Установка этого флага возможна во всех режимах работы модуля SPI0.
2. Флаг конфликта записи WCOL (SPI0CN.6) устанавливается в 1, если запись в регистр SPI0DAT происходит в тот момент, когда данные из буфера передатчика еще не переписаны в сдвиговый регистр. В этом случае запись в регистр SPI0DAT игнорируется и буфер передатчика не переписывается. Установка этого флага возможна во всех режимах работы модуля SPI0.
3. Флаг ошибки режима MODF (SPI0CN.5) устанавливается в 1, если модуль SPI0 функционирует как ведущий в режиме работы с несколькими ведущими и на входе NSS появляется сигнал с низким логическим уровнем. В этом случае будут сброшены в 0 биты MSTEN и SPIEN в регистре SPI0CN, в результате чего модуль SPI0 будет отключен. Это позволит другому ведущему устройству получить доступ к шине.
4. Флаг переполнения приемника RXOVRN (SPI0CN.4) устанавливается в 1, если при работе в режиме ведомого передача завершается, а буфер приемника все еще содержит непрочитанный байт от предыдущей передачи. Новый байт не переписывается в буфер приемника, что позволяет прочитать ранее принятый байт данных. Байт данных, который вызвал переполнение приемника, теряется.

Примечание: Все описанные флаги должны сбрасываться программно.

6.4.5. Тактирование

Используя биты управления тактовой частотой регистра конфигурации модуля SPI0 (SPI0CFG), можно выбрать четыре комбинации фазы и полярности импульсов тактирования последовательного интерфейса. Бит СКРНА (SPI0CFG.5) выбирает одну из двух фаз тактового сигнала (фронт, используемый для «защелкивания» данных). Бит СКРОЛ (SPI0CFG.4) выбирает активный фронт (передний или задний) тактового сигнала. Как ведущий, так и ведомые устройства должны быть настроены на использование одинаковых фазы и полярности тактовых импульсов. При изменении фазы и полярности тактовых импульсов модуль SPI0

следует отключить сбросом в 0 бита SPIEN (SPI0CN.0). Временные диаграммы сигналов данных и тактирования для ведущего режима показаны на рисунке 20.5. Для ведомого режима временные диаграммы сигналов данных и тактирования показаны на рисунках 20.6 и 20.7. Следует иметь ввиду, что бит СКРНА должен быть сброшен в 0 как у ведущего, так и у ведомого SPI при организации взаимодействия между двумя следующими устройствами: C8051F04x, C8051F06x, C8051F12x, C8051F31x, C8051F32x, C8051F33x и C8051F36x.

Регистр установки тактовой частоты модуля SPI0 SPI0CKR (см. **SFR-описание 6.4.3**) управляет частотой тактирования последовательного интерфейса при работе в ведущем режиме. При работе в ведомом режиме содержимое этого регистра игнорируется. Когда модуль SPI0 настроен как ведущий, максимальная скорость передачи данных (в бит/сек) равна половине системной тактовой частоты (но не более 12,5 МГц). Когда модуль SPI0 настроен как ведомый, максимальная скорость передачи данных (в бит/сек) для полнодуплексного режима работы равна 1/10 системной тактовой частоты, при условии, что сигналы от ведущего SCK, NSS (в 4-х проводном ведомом режиме) и последовательные входные данные синхронизированы с системной тактовой частотой ведомого. Если сигналы от ведущего SCK, NSS и последовательные входные данные асинхронны, то максимальная скорость передачи данных (в бит/сек) должна быть меньше 1/10 системной тактовой частоты. В особом случае, когда ведущему требуется только передавать данные ведомому и не требуется принимать от него данные (т.е. полудуплексный режим работы), ведомый модуль SPI может принимать данные с максимальной скоростью (в бит/сек), равной 1/4 системной тактовой частоты. Это справедливо при условии, что сигналы от ведущего SCK, NSS и последовательные входные данные синхронизированы с системной тактовой частотой ведомого.




Рис. 6.4.5 Временные диаграммы сигналов данных/тактирования в режиме ведущего




Рис. 6.4.6 Временные диаграммы сигналов данных/тактирования в режиме ведомого (СКРНА = 0)




Рис. 6.4.7 Временные диаграммы сигналов данных/тактирования в режиме ведомого (СКРНА = 1)

6.4.6. Регистры специального назначения модуля SPI0

Для доступа к интерфейсу SPI и управления им используются четыре регистра специального назначения: регистр управления SPI0CN, регистр данных SPI0DAT, регистр конфигурации SPI0CFG и регистр установки тактовой частоты SPI0CKR. Все эти регистры описаны ниже.

SFR-страница: все страницы								Значение при сбросе: 00000111	
SFR-адрес: 0xA1									
R	R/W	R/W	R/W	R	R	R	R		
SPIBSY	MSTEN	CKPHA	CKPOL	SLVSEL	NSSIN	SRMT	RXBMT		
Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1	Бит 0		

Бит 7: SPIBSY: Флаг занятости модуля SPI0 (только для чтения).
Этот бит устанавливается в 1 тогда, когда SPI0 находится в процессе передачи данных (ведущий или ведомый режим).

Бит 6: MSTEN: Включение ведущего режима.
0: Ведущий режим отключен. Модуль SPI0 работает в ведомом режиме.
1: Ведущий режим включен. Модуль SPI0 работает в ведущем режиме.

Бит 5: CKPHA: Выбор активной фазы тактового сигнала модуля SPI0.
Этот бит управляет фазой тактового сигнала модуля SPI0.
0: Данные фиксируются по первому фронту периода сигнала SCK.*
1: Данные фиксируются по второму фронту периода сигнала SCK.*

Бит 4: CKPOL: Выбор полярности тактового сигнала модуля SPI0.
Этот бит управляет полярностью тактового сигнала модуля SPI0.
0: В состоянии простоя на линии SCK установлен сигнал низкого уровня.
1: В состоянии простоя на линии SCK установлен сигнал высокого уровня.

Бит 3: SLVSEL: Флаг выбора ведомого (только для чтения).
Этот бит аппаратно устанавливается в 1 всякий раз, когда на линию NSS подан сигнал низкого уровня, и показывает, что SPI0 является выбранным ведомым. Этот бит сбрасывается в 0, если на линию NSS подан сигнал высокого уровня (ведомый не выбран). Этот бит отражает не мгновенное состояние сигнала на выводе NSS, а скорее сглаженную (без паразитных выбросов) форму этого сигнала.

Бит 2: NSSIN: Флаг мгновенного состояния сигнала на входном выводе NSS (только для чтения).
Этот бит отражает мгновенное значение сигнала на входном выводе NSS в момент чтения этого регистра. Этот вход не является сглаженным.

Бит 1: SRMT: Флаг опустошения сдвигового регистра (только для чтения, действителен в ведомом режиме).
Этот бит будет устанавливаться в 1 тогда, когда все данные переданы в сдвиговый регистр или из сдвигового регистра, и нет новых данных для считывания из буфера передатчика или записи в буфер приемника. Этот бит сбрасывается в 0, когда байт данных передается в сдвиговый регистр из буфера передатчика или при изменении сигнала SCK.
Примечание: SRMT = 1 в ведущем режиме работы.

Бит 0: RXBMT: Флаг опустошения буфера приемника (только для чтения, действителен в ведомом режиме).
Этот бит будет устанавливаться в 1 тогда, когда буфер приемника прочитан и не содержит новых данных. Если в буфере приемника имеются доступные для чтения новые данные, которые не были прочитаны, то этот бит будет сброшен в 0.
Примечание: RXBMT = 1 в ведущем режиме работы.

* **Примечание:** В ведомом режиме данные на линии MOSI выбираются в центре каждого битового интервала. В ведущем режиме данные на линии MISO выбираются за один цикл SYSCLK до окончания каждого битового интервала, что позволяет обеспечить максимальное время установления сигнала для ведомого устройства. Временные параметры приведены в таблице 20.1.

SFR-описание 6.4.1. SPI0CFG Регистр конфигурации модуля SPI0

SFR-страница: все страницы
SFR-адрес: 0xF8
(доступен в битовом режиме адресации)

R/W	R/W	R/W	R/W	R/W	R/W	R	R/W	Значение при сбросе:
SPIF	WCOL	MODF	RXOVRN	NSSMD1	NSSMD0	TXBMT	SPIEN	00000110
Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1	Бит 0	

Бит 7: SPIF: Флаг прерывания от модуля SPI0.

Этот бит аппаратно устанавливается в 1 по окончании передачи данных. Если прерывания разрешены, то установка этого бита приведет к переходу на процедуру обслуживания прерывания от модуля SPI0. Этот бит не сбрасывается аппаратно, его необходимо сбросить программно.

Бит 6: WCOL: Флаг конфликта записи.

Этот бит аппаратно устанавливается в 1 (и генерирует прерывание от модуля SPI0) и тем самым показывает, что была произведена попытка записи в регистр данных модуля SPI0, когда текущий сеанс передачи данных еще не завершился. Этот бит необходимо сбросить программно.

Бит 5: MODF: Флаг ошибки режима.

Этот бит аппаратно устанавливается в 1 (и генерирует прерывание от модуля SPI0) при обнаружении конфликта ведущего режима (на линии NSS низкий уровень, MSTEN = 1 и NSSMD[1:0] = 01). Этот бит не сбрасывается аппаратно, его необходимо сбросить программно.

Бит 4: RXOVRN: Флаг переполнения приемника (только ведомый режим работы).

Этот бит аппаратно устанавливается в 1 (и генерирует прерывание от модуля SPI0), если приемный буфер все еще содержит непрочитанные данные от предыдущей передачи, а последний бит текущей передачи сдвигается в сдвиговый регистр модуля SPI0. Этот бит не сбрасывается аппаратно, его необходимо сбросить программно.

Биты 3-2: NSSMD1-NSSMD0: Биты режима выбора ведомого.

С помощью этих бит осуществляется выбор между следующими режимами функционирования вывода NSS (см. раздел «20.2. Функционирование SPI0 в ведущем режиме» на стр. 239 и раздел «20.3. Функционирование SPI0 в ведомом режиме» на стр. 241):

00: 3-х проводный ведомый или 3-х проводный ведущий режим. Сигнал NSS не разводится с помощью матрицы на внешний вывод МК.

01: 4-х проводный ведомый режим или режим работы с несколькими ведущими (по умолчанию). Вывод NSS всегда является входом.

1x: 4-проводный режим работы с одним ведущим. Вывод NSS настроен как выход и состояние сигнала на нем определяется значением бита NSSMD0.

Бит 1: TXBMT: Флаг опустошения буфера передатчика.

Этот бит будет сбрасываться в 0 при записи новых данных в буфер передатчика. После передачи данных из буфера передатчика в сдвиговый регистр модуля SPI0 этот бит будет установлен в 1, показывая, что в буфер передатчика можно записывать новые данные.

Бит 0: SPIEN: Включение модуля SPI0.

Это бит включает/отключает модуль SPI0.

0: Модуль SPI0 отключен.

1: Модуль SPI0 включен.

SFR-описание 6.4.2. SPI0CN Регистр управления модуля SPI0

SFR-страница: все страницы
SFR-адрес: 0xA2

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	Значение при сбросе: 00000000
SCR7	SCR6	SCR5	SCR4	SCR3	SCR2	SCR1	SCR0	
Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1	Бит 0	

Биты 7-0: SCR7-SCR0: Тактовая частота модуля SPI0.

Эти биты определяют частоту выходного сигнала SCK, когда модуль SPI0 работает в ведущем режиме. Частота тактового сигнала SCK представляет собой поделенную на определенный коэффициент системную тактовую частоту и задается следующим уравнением:

$$f_{\text{SCK}} = 0.5 \times \text{SYSCLK} / (\text{SPI0CKR} + 1), \text{ для } 0 \leq \text{SPI0CKR} \leq 255,$$

где: SYSCLK – частота системного тактового сигнала;
SPI0CKR – 8-разрядное значение регистра SPI0CKR.

Пример: Если SYSCLK = 2МГц и SPI0CKR = 0x04, то:

$$f_{\text{SCK}} = 0.5 \times 2000000 / (4 + 1) = 200 \text{ кГц}.$$

SFR-описание 6.4.3. SPI0CKR Регистр установки тактовой частоты модуля SPI0

SFR-страница: все страницы
SFR-адрес: 0xA3

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	Значение при сбросе: 00000000
Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1	Бит 0	

Биты 7-0: SPI0DAT: Данные передатчика и приемника модуля SPI0.

Регистр SPI0DAT используется для передачи и приема данных. В ведущем режиме запись данных в регистр SPI0DAT сразу же приводит к загрузке данных в буфер передатчика и инициирует сеанс передачи. Чтение регистра SPI0DAT возвратит содержимое приемного буфера.

SFR-описание 6.4.4. SPI0DAT Регистр данных модуля SPI0

6.5. Интерфейс UART

UART0 представляет собой асинхронный полнодуплексный последовательный порт, способный работать в режимах 1 и 3 стандартного (для архитектуры 8051) UART. Поддержка усовершенствованного режима генерации скорости передачи данных позволяет использовать для генерации стандартных скоростей обмена различные источники тактирования. Буферизация принимаемых данных позволяет UART0 начать прием второго входящего байта данных до того, как программа закончит чтение предыдущего байта данных.




Рис. 6.5.1 Структурная схема UART0

С работой UART0 связаны следующие регистры специального назначения: регистр управления UART0 (SCON0) и буфер данных UART0 (SBUF0). Одна и та же ячейка памяти, адресуемая как SBUF0, обеспечивает доступ и к регистру передатчика, и к регистру приемника. Операции записи в SBUF0 всегда обращаются к регистру передатчика. **Операции чтения из SBUF0 всегда обращаются к буферизованному регистру приемника; невозможно прочитать данные из регистра передатчика.**

Если прерывания от модуля UART0 разрешены, то запрос прерывания генерируется каждый раз при завершении передачи байта данных (установка в 1 флага TI0 в регистре SCON0) или при получении байта данных (установка в 1 флага RI0 в регистре SCON0). Флаги прерываний от UART0 не сбрасываются аппаратно при переходе к процедуре обслуживания прерывания. Они должны сбрасываться программно. Это позволяет программе определить причину, вызвавшую прерывание от UART0 (завершение передачи или завершение приема).

6.5.1. Усовершенствованный режим генерации скорости передачи данных

Скорость передачи данных UART0 генерируется Таймером 1, работающим в 8-разрядном режиме с автоперезагрузкой. Частота передатчика (TX) определяется переполнением регистра TL1; частота приемника определяется переполнением регистра-копии регистра TL1 (обозначенного как «RX-Таймер» на [рисунке 6.5.2](#)), который недоступен из программы пользователя. Скорость передачи данных передатчика и приемника равна деленной на два частоте переполнения регистров TL1 и RX-Таймер соответственно. RX-Таймер работает тогда, когда включен Таймер 1 и использует то же самое значение перезагрузки (TH1). Однако перезагрузка регистра RX-Таймер происходит в тот момент, когда на выводе RX обнаруживается событие START. Это позволяет начать прием данных в любой момент при обнаружении события START, независимо от состояния Таймера TX.




Рис. 6.5.2 Логика работы генератора скорости передачи данных UART0

Таймер 1 следует настроить для работы в режиме 2, т.е. как 8-разрядный таймер с автоперезагрузкой. Значение перезагрузки Таймера 1 следует установить таким образом, чтобы частота переполнений таймера была в два раза больше необходимой скорости передачи данных. Частота тактового сигнала Таймера 1 может быть одной из следующих:

- 1) SYSCLK;
- 2) SYSCLK/4;
- 3) SYSCLK/12;
- 4) SYSCLK/48;
- 5) Частота внешнего генератора / 8;
- 6) Частота внешнего сигнала на входе T1.

Скорость передачи данных UART0 определяется из уравнений 6.5.1 и 6.5.2.

$$\text{Скорость передачи данных UART0} = (\text{Частота переполнения Таймера 1}) / 2 \quad (6.5.1)$$

$$\text{Частота переполнения Таймера 1} = T1CLK / (256 - T1H) \quad (6.5.2)$$

, где T1CLK – частота тактирования Таймера 1;
T1H – старший байт Таймера 1 (8-разрядное значение перезагрузки).

В таблице 6.5.1 приведены системные параметры для стандартных скоростей обмена при тактировании от внутреннего генератора 24.5 МГц.

6.5.2. Режимы работы UART0

UART0 обеспечивает стандартный асинхронный полнодуплексный обмен данными. Режим работы UART0 (8-разрядный или 9-разрядный) выбирается при помощи бита S0MODE (SCON0.7). Типичные варианты использования UART приведены на рисунке ниже.




Рис. 6.5.3 Примеры использования UART

8-разрядный UART

В режиме 8-разрядного UART для передачи одного байта данных используются 10 бит: один стартовый бит, восемь бит данных (МЗР вперед) и один стоповый бит. Данные передаются МЗР вперед через внешний вывод TX0 и принимаются через внешний вывод RX0. При приеме в регистре SBUF0 сохраняются восемь бит данных, а бит RB80 (SCON0.2) принимает значение стопового бита.

Передача данных начинается, когда происходит запись байта данных в регистр SBUF0. Флаг прерывания от передатчика TI0 (SCON0.1) устанавливается в 1 в конце передачи (в начале передачи стопового бита). Прием данных может быть начат в любое время после установки в 1 флага включения приемника REN0 (SCON0.4). После приема стопового бита байт данных будет загружен в регистр приемника SBUF0, если соблюдаются следующие условия: RI0 должен быть равен лог.0, и, если MCE0 = 1, то стоповый бит должен быть равен лог.1. В случае переполнения данных при приеме первые принятые 8 бит «защелкиваются» в регистре приемника SBUF0, а следующие данные, вызвавшие переполнение, теряются.

Если эти условия соблюдаются, то восемь бит данных сохраняются в регистре SBUF0, стоповый бит сохраняется в бите RB80 и устанавливается в 1 флаг RI0. Если эти условия не соблюдаются, то SBUF0 и RB80 не будут загружаться и флаг RI0 не устанавливается. При установке флагов TI0 или RI0 будет сгенерировано прерывание, если оно разрешено.




Рис. 6.5.4 Временные диаграммы в режиме 8-разрядного UART

9-разрядный UART

В режиме 9-разрядного UART для передачи одного байта данных используются 11 бит: один стартовый бит, восемь бит данных (МЗР вперед), программируемый девятый бит данных и один стоповый бит. При передаче значение девятого бита данных определяется значением бита TB80 (SCON0.3), который устанавливается/сбрасывается программой пользователя. Значение девятого бита может либо соответствовать значению флага четности «Р» регистра PSW (применяется для обнаружения ошибок), либо использоваться для организации связи с несколькими МК. При приеме значение девятого бита сохраняется в бите RB80 (SCON0.2), а стоповый бит игнорируется.

Передача данных начинается, когда происходит запись байта данных в регистр SBUF0. Флаг прерывания от передатчика TI0 (SCON0.1) устанавливается в 1 в конце передачи (в начале передачи стопового бита). Прием данных может быть начат в любое время после установки в 1 флага включения приемника REN0 (SCON0.4). После приема стопового бита байт данных будет загружен в регистр приемника SBUF0, если соблюдаются следующие условия: RI0 должен быть равен лог.0, и, если MCE0 = 1, то стоповый бит должен быть равен лог.1 (когда MCE0 = 0, состояние девятого бита данных не имеет значения). Если эти условия соблюдаются, то восемь бит данных сохраняются в регистре SBUF0, девятый бит данных сохраняется в бите RB80 и устанавливается в 1 флаг RI0. Если эти условия не соблюдаются, то SBUF0 и RB80 не будут загружаться и флаг RI0 не будет устанавливаться. При установке флагов TI0 или RI0 будет сгенерировано прерывание от модуля UART0, если оно разрешено.




Рис. 6.5.5 Временные диаграммы в режиме 9-разрядного UART

SFR-страница: все страницы
SFR-адрес: 0x98
(доступен в битовом режиме адресации)

R/W	R	R/W	R/W	R/W	R/W	R/W	R/W	Значение при сбросе:
S0MODE	—	MCE0	REN0	TB80	RB80	TI0	RI0	01000000
Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1	Бит 0	

Бит 7: S1MODE: Режим работы UART0.

Этот бит выбирает режим работы UART0.

0: Режим 0: 8-разрядный UART с изменяемой скоростью передачи данных.

1: Режим 1: 9-разрядный UART с изменяемой скоростью передачи данных.

Бит 6: Не используется. Читается как 1b. Запись не оказывает никакого влияния.

Бит 5: MCE0: Разрешение поддержки мультимикроконтроллерного взаимодействия.

Функционирование этого бита зависит от режима работы UART0.

Режим 0 (S0MODE = 0): Проверка корректности стопового бита.

0: Логический уровень стопового бита игнорируется.

1: Флаг RI0 будет установлен только в том случае, если стоповый бит равен лог.1.

Режим 1 (S0MODE = 1): Разрешение поддержки мультимикроконтроллерного взаимодействия.

0: Логический уровень девятого бита игнорируется.

1: Флаг RI0 устанавливается и прерывание генерируется только в том случае, если девятый бит равен лог.1.

Бит 4: REN0: Разрешение приема.

Этот бит включает/отключает приемник UART0.

0: Прием данных модулем UART0 запрещен.

1: Прием данных модулем UART0 разрешен.

Бит 3: TB80: Девятый бит передаваемых данных.

Значение этого бита будет передано в качестве девятого бита данных в 9-разрядном режиме работы UART0. В 8-разрядном режиме работы UART0 этот бит не используется. Бит TB80 устанавливается и сбрасывается программно.

Бит 2: RB80: Девятый бит принимаемых данных.

Этот бит принимает значение полученного стопового бита в режиме 0. В режиме 1 бит RB80 принимает значение девятого бита данных.

Бит 1: TI0: Флаг прерывания от передатчика UART0.

Устанавливается в 1 аппаратно по окончании передачи байта данных (после передачи 8-го бита в режиме 0, или в начале передачи стопового бита в режиме 1). Если прерывание от UART0 разрешено, то установка этого бита вызовет переход на процедуру обслуживания прерывания от UART0. Этот бит должен сбрасываться программно.

Бит 0: RI0: Флаг прерывания от приемника UART0.

Устанавливается в 1 аппаратно при приеме байта данных (Устанавливается в момент выборки стопового бита). Если прерывание от UART0 разрешено, то установка этого бита вызовет переход на процедуру обслуживания прерывания от UART0. Этот бит должен сбрасываться программно.

SFR-описание 6.5.1. SCON0 Регистр управления UART0

SFR-страница: все страницы
SFR-адрес: 0x99

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	Значение при сбросе: 00000000
Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1	Бит 0	

Биты 7-0: SBUF0.[7:0]: Биты (7-0) буфера данных UART0 (СЗР - МЗР).

На самом деле именем SBUF0 обозначаются два регистра: сдвиговый регистр передатчика и регистр-защелка приемника. Когда данные записываются в регистр SBUF0, они загружаются в сдвиговый регистр передатчика и сохраняются для последовательной передачи. Запись данных в SBUF0 инициирует передачу. Когда данные читаются из регистра SBUF0, они считываются из регистра-защелки приемника.

SFR-описание 6.5.2. SBUF0 Регистр буфера данных UART0

Таблица 6.5.1. Параметры настройки таймера для стандартных скоростей передачи данных при тактировании от внутреннего генератора (24.5 МГц)

Требуемая скорость передачи данных (бит/сек)	Погрешность установки скорости передачи данных	Коэффициент деления генератора	Частота сигнала тактирования	SCA1-SCA0 (выбор коэффициента предварительного деления)*	T1M*	Значение перезагрузки Таймера 1
230400	-0,32%	106	SYSCLK	XX	1	0xCB
115200	-0,32%	212	SYSCLK	XX	1	0x96
57600	0,15%	426	SYSCLK	XX	1	0x2B
28800	-0,32%	848	SYSCLK/4	01	0	0x96
14400	0,15%	1704	SYSCLK/12	00	0	0xB9
9600	-0,32%	2544	SYSCLK/12	00	0	0x96
2400	-0,32%	10176	SYSCLK/48	10	0	0x96
1200	0,15%	20448	SYSCLK/48	10	0	0x2B

X – Не имеет значения

* Определения бит SCA1 – SCA0 и T1M приведены в разделе 6.2.1.

6.6. Аналогово-цифровой преобразователь

В состав модуля АЦП0 в МК C8051F360/1/2/6/7/8/9 входят: два аналоговых мультиплексора (обозначаемые далее как AMUX0) с 23 внешними входами на каждом, собственно 10-разрядный АЦП последовательного приближения (максимальная производительность – 200 тыс. преобразований в секунду) с интегрированным устройством выборки/хранения и программируемый детектор диапазона. Настройка AMUX0 и детектора диапазона, а также выбор режимов преобразования данных осуществляются полностью программно с помощью регистров специального назначения, показанных на **рисунке 6.6.1**. АЦП0 поддерживает как однофазный, так и дифференциальный режимы работы, и может быть настроен для измерения напряжения на портах P1.0 – P3.4 (если они доступны), выходного сигнала датчика температуры или напряжения питания VDD относительно любого из портов P1.0 – P3.4, VREF или GND. АЦП0 включен, когда бит AD0EN в регистре управления ADC0CN установлен в 1. АЦП0 отключен (переведен в режим пониженного энергопотребления), когда бит AD0EN сброшен в 0.




Рис 6.6.1 Функциональная схема АЦП0.

6.6.1. Аналоговый мультиплексор

AMUX0 осуществляет выбор положительного и отрицательного входов АЦП. В качестве положительного входа можно выбрать:

- внешние порты ввода/вывода;
- выходной сигнал встроенного датчика температуры;
- положительное напряжение питания (VDD).

В качестве отрицательного входа можно выбрать:

- внешние порты ввода/вывода;
- VREF;
- общий вывод питания GND.

Если в качестве отрицательного входа выбран GND, то АЦП0 функционирует в однофазном режиме; во всех остальных случаях АЦП0 функционирует в дифференциальном режиме. Входные каналы АЦП0 выбираются в регистрах AMX0P и AMX0N (см. **SFR-описания 6.6.1 и 6.6.2**).

Формат получаемого результата преобразования различен для однофазного и дифференциального режимов. По окончании каждого преобразования в регистры ADC0H и ADC0L записываются соответственно старший и младший байты результата преобразования. Данные могут быть выровнены вправо или влево в зависимости от значения бита AD0LJST (ADC0CF.2). В однофазном режиме результаты преобразований представлены в виде 10-разрядных целых чисел без знака. Диапазон измерения входных напряжений: $0 \dots VREF \times 1023/1024$. Ниже приведены примеры результатов преобразований при выравнивании как вправо, так и влево. Неиспользуемые биты в регистрах ADC0H и ADC0L установлены в '0'.

Входное напряжение (однофазный режим)	ADC0H:ADC0L с выравниванием вправо (AD0LJST=0)	ADC0H:ADC0L с выравниванием влево (AD0LJST=1)
$VREF \times 1023/1024$	0x03FF	0xFFC0
$VREF \times 512/1024$	0x0200	0x8000
$VREF \times 256/1024$	0x0100	0x4000
0	0x0000	0x0000

В дифференциальном режиме результаты преобразований представлены в виде 10-разрядных чисел в дополнительном коде со знаком. Диапазон измерения входных напряжений: $-VREF \dots VREF \times 511/512$. Ниже приведены примеры результатов преобразований при выравнивании как вправо, так и влево. При выравнивании вправо неиспользуемые старшие разряды регистра ADC0H являются знаковым расширением слова данных. При выравнивании влево неиспользуемые младшие разряды регистра ADC0L установлены в '0'.

Входное напряжение (дифференциальный режим)	ADC0H:ADC0L с выравниванием вправо (AD0LJST=0)	ADC0H:ADC0L с выравниванием влево (AD0LJST=1)
$VREF \times 511/512$	0x01FF	0x7FC0
$VREF \times 256/512$	0x0100	0x4000
0	0x0000	0x0000
$-VREF \times 256/512$	0xFF00	0xC000
$-VREF$	0xFE00	0x8000

Важное примечание относительно конфигурации входов АЦП0: Выводы порта, выбранные в качестве входов АЦП0, должны быть настроены как аналоговые входы и должны пропускаться матрицей при назначении выводов. Чтобы настроить вывод порта как аналоговый вход, следует сбросить в 0 соответствующий бит в регистре PnMDIN (для $n = 0,1,2,3$). Чтобы заставить матрицу пропускать вывод порта при назначении выводов, следует установить в 1 соответствующий бит в регистре PnSKIP (для $n = 0,1,2,3$). Более подробная информация о настройке портов ввода/вывода приведена в разделе «Порты ввода/вывода».

6.6.2. Режимы работы АЦП0

Максимальная скорость преобразования АЦП0 – 200 тыс. преобразований в секунду. Частота дискретизации АЦП0 определяется частотой системного тактового сигнала, деленной на значение, задаваемое битами AD0SC регистра ADC0CF (частота дискретизации АЦП0 равна частоте системного тактового сигнала, деленной на $(AD0SC + 1)$ для $0 \leq AD0SC \leq 31$).

Запуск преобразования

Запуск преобразования может быть осуществлен одним из шести способов, в зависимости от состояния битов режима запуска преобразования АЦП0 (AD0CM2-0) в регистре ADC0CN. Преобразование АЦП0 может быть инициировано:

- 1) установкой в 1 бита AD0BUSY в регистре ADC0CN;
 - 2) переполнением Таймера 0
- (т.е. непрерывные преобразования через определенные промежутки времени);
- 3) переполнением Таймера 2;
 - 4) переполнением Таймера 1;
 - 5) нарастающим фронтом внешнего сигнала запуска преобразования CNVSTR;
 - 6) переполнением Таймера 3.


Возможность запуска преобразования путем установки в 1 бита AD0BUSY обеспечивает программное управление модулем АЦП0, при котором преобразования осуществляются «по требованию». Во время преобразования бит AD0BUSY установлен в 1. После окончания преобразования этот бит сбрасывается в 0. При сбросе бита AD0BUSY инициируется прерывание (если оно разрешено).

но) и устанавливается флаг прерывания от АЦП0 (AD0INT). Если требуется определять момент окончания преобразования путем программного опроса, то опрашивать следует тот же флаг AD0INT. Преобразованные данные доступны в регистрах старшего и младшего слова данных АЦП0, ADC0H и ADC0L соответственно, когда AD0INT=1. Следует иметь в виду, что если запуск преобразования осуществляется переполнением Таймера 2 или Таймера 3, то используются переполнения младшего байта, когда Таймер 2/3 работает в 8-разрядном режиме, и переполнения старшего байта, когда Таймер 2/3 работает в 16-разрядном режиме. Информация о настройке таймеров приведена в разделе «Таймеры/счетчики».


Важное примечание относительно использования CNVSTR: Внешний вход CNVSTR функционирует также как вывод порта P0.6. Если вход CNVSTR используется для запуска преобразования АЦП0, то соответствующий вывод порта должен пропускаться матрицей при назначении выводов. Чтобы заставить матрицу пропускать этот вывод порта, следует установить в 1 соответствующий бит в регистре P0SKIP. Более подробная информация о настройке портов ввода/вывода приведена в разделе «Порты ввода/вывода».

Режимы слежения

Каждому преобразованию АЦП0 должен предшествовать период выборки, минимальная длительность которого должна быть достаточной для обеспечения точности результата преобразования. Минимальное значение периода выборки приведено в **таблице 6.6.1**. Бит AD0TM в регистре ADC0CN управляет режимом выборки-хранения АЦП0. По умолчанию состояние входа АЦП0 отслеживается непрерывно, за исключением непосредственно периода преобразования. Установка в 1 бита AD0TM переводит АЦП0 в энергосберегающий режим выборки-хранения. В этом режиме каждому преобразованию предшествует (после сигнала запуска преобразования) период выборки, равный трем периодам сигнала дискретизации АЦП. Если для запуска преобразования в энергосберегающем режиме выборки-хранения используется сигнал CNVSTR, то АЦП0 отслеживает входной сигнал только тогда, когда на входе CNVSTR присутствует сигнал низкого уровня; преобразование запускается нарастающим фронтом сигнала на входе CNVSTR (см. **рисунок 6.6.2**). Кроме этого, слежение может быть запрещено (отключено), когда весь МК переведен в малопотребляющие режимы ожидания или остановки. Энергосберегающий режим выборки-хранения особенно полезен в том случае, когда настройки AMUX0 часто изменяются: он позволяет обеспечить соответствие времени установления заданным требованиям (см. следующий раздел «Время установления»).



а) с внешним источником запуска



б) с внутренним источником запуска

Рис 6.6.2. Временные диаграммы процесса преобразования АЦП0

Время установления

Если изменяется конфигурация входов АЦП0 (т.е. выбираются другие настройки **AMUX0**), то после этого для обеспечения точности преобразования АЦП необходимо выдержать паузу (время слежения) длительностью не менее минимального времени установления сигнала. Это время установления определяется входным сопротивлением мультиплексора **AMUX0**, емкостью накопительного конденсатора **UBX**, сопротивлением внешнего источника сигнала и требуемой точностью преобразования. В энергосберегающем режиме выборки-хранения после запуска каждого преобразования выборка длится три периода сигнала дискретизации АЦП. Для большинства приложений эти три периода сигнала дискретизации будут достаточны, чтобы соответствовать требованиям, предъявляемым ко времени установления.

На рисунке 6.6.3 показаны эквивалентные схемы входов АЦП0 для дифференциального и однофазного режимов работы. Следует отметить, что эквивалентная постоянная времени для обеих схем одинакова. Требуемое время установле-


ния для заданной точности установления (settling accuracy – SA) можно приблизительно определить из уравнения. При измерении выходного сигнала датчика температуры или VDD относительно GND, сопротивление R_{TOTAL} уменьшается до величины R_{MUX} . Требования к минимальному времени установления (время выборки/хранения) для АЦП0 приведены в таблице 6.6.1.

Время установления сигнала АЦП0:

$$t = \ln(2^n/SA) \times R_{TOTAL}C_{SAMPLE}$$

, где: SA – точность установления, задаваемая в долях МЗР (например, 0.25 для установления в пределах $\frac{1}{4}$ МЗР),
 t – требуемое время установления в секундах,
 R_{TOTAL} – сумма входного сопротивления мультимплексора AMUX0 и сопротивления внешнего источника сигнала,
 n – разрешение АЦП в битах (10).

Дифференциальный режим



Однофазный режим




Рис. 6.6.3. Эквивалентные схемы входов АЦП0

SFR-страница: все страницы
SFR-адрес: 0xBB

R	R	R	R/W	R/W	R/W	R/W	R/W
-	-	-	AMX0P4	AMX0P3	AMX0P2	AMX0P1	AMX0P0
Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1	Бит 0

Значение
при сбросе:
00000000

Биты 7-5: **Не используются**: читаются как 000b. Запись не оказывает никакого влияния.

Биты 4-0: AMX0P4-0: Биты выбора положительного входа AMUX0.

AMX0P4-0	Положительный вход АЦП0
00000 ⁽¹⁾	P1.0 ⁽¹⁾
00001 ⁽¹⁾	P1.1 ⁽¹⁾
00010 ⁽¹⁾	P1.2 ⁽¹⁾
00011 ⁽¹⁾	P1.3 ⁽¹⁾
00100	P1.4
00101	P1.5
00110	P1.6
00111	P1.7
01000	P2.0
01001	P2.1
01010	P2.2
01011	P2.3
01100	P2.4
01101	P2.5
01110	P2.6
01111	P2.7
10000	P3.0
10001 ⁽²⁾	P3.1 ⁽²⁾
10010 ⁽²⁾	P3.2 ⁽²⁾
10011 ⁽²⁾	P3.3 ⁽²⁾
10100 ⁽²⁾	P3.4 ⁽²⁾
10101–11101	ЗАРЕЗЕРВИРОВАНО
11110	Датчик температуры
11111	V _{DD}
Примечания: 1. Только для МК C8051F361/2/6/7/8/9 (32-выв. и 28-выв.); для МК C8051F360 (48-выв.) будет «ЗАРЕЗЕРВИРОВАНО». 2. Только для МК C8051F360/1/6/8 (48-выв. и 32-выв.); для МК C8051F362/7/9 (28-выв.) будет «ЗАРЕЗЕРВИРОВАНО».	

SFR-описание 6.6.1 AMX0P Регистр выбора положительного канала AMUX0

SFR-страница: все страницы
SFR-адрес: 0xBA

R	R	R	R/W	R/W	R/W	R/W	R/W	Значение при сбросе: 00000000
-	-	-	AMX0N4	AMX0N3	AMX0N2	AMX0N1	AMX0N0	
Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1	Бит 0	

Биты 7-5: **Не используются**: читаются как 000b. Запись не оказывает никакого влияния.

Биты 4-0: AMX0N4-0: Биты выбора отрицательного входа AMUX0.

Следует иметь ввиду, что если в качестве отрицательного входа выбрано GND, то АЦП0 работает в однофазном режиме. Во всех других случаях АЦП0 работает в дифференциальном режиме.

AMX0N4-0	Отрицательный вход АЦП0
00000 ⁽¹⁾	P1.0 ⁽¹⁾
00001 ⁽¹⁾	P1.1 ⁽¹⁾
00010 ⁽¹⁾	P1.2 ⁽¹⁾
00011 ⁽¹⁾	P1.3 ⁽¹⁾
00100	P1.4
00101	P1.5
00110	P1.6
00111	P1.7
01000	P2.0
01001	P2.1
01010	P2.2
01011	P2.3
01100	P2.4
01101	P2.5
01110	P2.6
01111	P2.7
10000	P3.0
10001 ⁽²⁾	P3.1 ⁽²⁾
10010 ⁽²⁾	P3.2 ⁽²⁾
10011 ⁽²⁾	P3.3 ⁽²⁾
10100 ⁽²⁾	P3.4 ⁽²⁾
10101–11101	ЗАРЕЗЕРВИРОВАНО
11110	VREF
11111	GND
Примечания: 1. Только для МК C8051F361/2/6/7/8/9 (32-выв. и 28-выв.); для МК C8051F360 (48-выв.) будет «ЗАРЕЗЕРВИРОВАНО». 2. Только для МК C8051F360/1/6/8 (48-выв. и 32-выв.); для МК C8051F362/7/9 (28-выв.) будет «ЗАРЕЗЕРВИРОВАНО».	

SFR-описание 6.6.2. AMX0N Регистр выбора отрицательного канала AMUX0

SFR-страница: все страницы
SFR-адрес: 0xBC

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	Значение при сбросе:
AD0SC4	AD0SC3	AD0SC2	AD0SC1	AD0SC0	AD0LJST	-	-	11111000
Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1	Бит 0	

Биты 7-3: AD0SC4-0: Биты установки периода сигнала дискретизации АЦП0.

Частота сигнала дискретизации АЦП0 определяется частотой системного тактового сигнала в соответствии со следующим уравнением:

$$AD0SC = (SYSCLK/CLK_{SAR}) - 1,$$

где AD0SC – 5-разрядное значение, задаваемое битами AD0SC4-0;
CLK_{SAR} – необходимая частота сигнала дискретизации АЦП0.

Максимальное значение частоты дискретизации АЦП0 приведено в таблице 5.1.

Бит 2: AD0LJST: Бит выравнивания результата преобразования

0: Данные в регистровой паре ADC0H:ADC0L выровнены вправо.

1: Данные в регистровой паре ADC0H:ADC0L выровнены влево.

Биты 1-0: **Не используются:** читаются как 00b. Запись не оказывает никакого влияния.

SFR-описание 6.6.3. ADC0CF Регистр конфигурации АЦП0

SFR-страница: все страницы
SFR-адрес: 0xBE

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	Значение при сбросе:
								00000000
Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1	Бит 0	

Биты 7-0: Старшие биты слова данных АЦП0.

Для AD0LJST = 0: Биты 7-2 являются знаковым расширением бита 1. Биты 1-0 представляют собой старшие 2 бита 10-разрядного слова данных АЦП0.

Для AD0LJST = 1: Биты 7-0 являются старшими 8 битами 10-разрядного слова данных АЦП0.

SFR-описание 6.6.4. ADC0H Регистр старшего байта слова данных АЦП0

SFR-страница: все страницы
SFR-адрес: 0xBD

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	Значение при сбросе:
								00000000
Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1	Бит 0	

Биты 7-0: Младшие биты слова данных АЦП0

Для AD0LJST = 0: Биты 7-0 являются младшими 8 битами 10-разрядного слова данных АЦП0.

Для AD0LJST = 1: Биты 7-6 представляют собой младшие 2 бита 10-разрядного слова данных АЦП0. Биты 5-0 всегда читаются как '0'.

SFR-описание 6.6.5. ADC0L Регистр младшего байта слова данных АЦП0

SFR-страница: все страницы
SFR-адрес: 0xE8
(доступен в битовом режиме адресации)

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	Значение при сбросе: 00000000
AD0EN	AD0TM	AD0INT	AD0BUSY	AD0WINT	AD0CM2	AD0CM1	AD0CM0	
Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1	Бит 0	

Бит7: AD0EN: Бит включения АЦП0.

- 0: АЦП0 отключен. АЦП0 находится в режиме пониженного энергопотребления.
- 1: АЦП0 включен. АЦП0 находится в активном режиме и готов к преобразованию данных.

Бит 6: AD0TM: Бит установки режима слежения (выборки-хранения) АЦП0.

- 0: Нормальный режим: Когда АЦП0 включен, слежение осуществляется всегда, за исключением момента преобразования.
- 1: Энергосберегающий режим: Режим слежения определяется битами AD0CM2-0 (см. ниже).

Бит 5: AD0INT: Флаг прерывания от АЦП0 (устанавливается при завершении преобразования).

- 0: АЦП0 не закончил преобразование данных (с момента последнего обнуления этого флага).
- 1: АЦП0 закончил преобразование данных.

Бит 4: AD0BUSY: Бит занятости АЦП0.

Чтение:

- 0: Преобразование данных завершено или в данный момент преобразование не осуществляется. При аппаратном обнулении этого бита флаг AD0INT устанавливается в 1.
- 1: Идет процесс преобразования данных.

Запись

- 0: Не оказывает никакого влияния.
- 1: Иницирует запуск преобразования АЦП0, если биты AD0CM2-0 = 000b.

Бит 3: AD0WINT: Флаг прерывания от детектора диапазона АЦП0.

- 0: Преобразованные данные не соответствуют заданному диапазону (с момента последнего обнуления этого флага).
- 1: Преобразованные данные соответствуют заданному диапазону.

Биты 2-0: AD0CM2-0: Биты выбора режима запуска преобразования АЦП0.

Если AD0TM = 0:

- 000: Запуск преобразования осуществляется установкой в 1 бита AD0BUSY.
- 001: Запуск преобразования осуществляется при переполнении Таймера 0.
- 010: Запуск преобразования осуществляется при переполнении Таймера 2.
- 011: Запуск преобразования осуществляется при переполнении Таймера 1.
- 100: Запуск преобразования осуществляется нарастающим фронтом внешнего сигнала CNVSTR.
- 101: Запуск преобразования осуществляется при переполнении Таймера 3.
- 11x: Резервировано.

Если AD0TM = 1:

- 000: слежение (выборка) начинается в момент установки в 1 бита AD0BUSY и длится 3 периода сигнала дискретизации АЦП0, затем начинается преобразование данных.
- 001: слежение (выборка) начинается при переполнении Таймера 0 и длится 3 периода сигнала дискретизации АЦП0, затем начинается преобразование данных.
- 010: слежение (выборка) начинается при переполнении Таймера 2 и длится 3 периода сигнала дискретизации АЦП0, затем начинается преобразование данных.
- 011: слежение (выборка) начинается при переполнении Таймера 1 и длится 3 периода сигнала дискретизации АЦП0, затем начинается преобразование данных.
- 100: слежение (выборка) происходит лишь при низком уровне сигнала на входе CNVSTR; преобразование запускается нарастающим фронтом сигнала на входе CNVSTR.
- 101: слежение (выборка) начинается при переполнении Таймера 3 и длится 3 периода сигнала дискретизации АЦП0; затем начинается преобразование данных.
- 11x: Резервировано.

SFR-описание 6.6.6. ADC0CN Регистр управления АЦП0

6.6.3. Программируемый детектор диапазона АЦП0

Программируемый детектор диапазона АЦП0 постоянно проверяет результаты преобразований АЦП0 на соответствие заданному пользователем диапазону значений и уведомляет систему при обнаружении несоответствия. Это особенно эффективно в управляемых прерываниями системах, т.к. позволяет уменьшить объем кода и улучшить производительность при одновременном уменьшении времени реакции системы. Флаг прерывания от детектора диапазона (бит AD0WINT в регистре ADC0CN) можно использовать также в режиме программного опроса. Старшие и младшие байты граничных значений загружаются в регистры нижней (ADC0GTH, ADC0GTL) и верхней (ADC0LTH и ADC0LTL) границ диапазона АЦП0. Следует отметить, что флаг прерывания от детектора диапазона может устанавливаться как при попадании, так и при непадании результата преобразования в заданный диапазон, в зависимости от значений, записанных в регистры ADC0GTx и ADC0LTx.

SFR-страница: все страницы							
SFR-адрес: 0xC4							
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1	Бит 0
Биты 7-0: Старший байт нижней границы диапазона АЦП0.							Значение при сбросе: 11111111

SFR-описание 6.6.7. ADC0GTH Регистр старшего байта нижней границы диапазона АЦП0

SFR-страница: все страницы							
SFR-адрес: 0xC3							
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1	Бит 0
Биты 7-0: Младший байт нижней границы диапазона АЦП0.							Значение при сбросе: 11111111

SFR-описание 6.6.8. ADC0GTL Регистр младшего байта нижней границы диапазона АЦП0

SFR-страница: все страницы							
SFR-адрес: 0xC6							
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1	Бит 0
Биты 7-0: Старший байт верхней границы диапазона АЦП0.							Значение при сбросе: 00000000

SFR-описание 6.6.9. ADC0LTH Регистр старшего байта верхней границы диапазона АЦП0

SFR-страница:	все страницы
SFR-адрес:	0xC5

R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	Значение при сбросе: 00000000
Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1	Бит 0	

Биты 7-0: Младший байт верхней границы диапазона АЦП0.

SFR-описание 6.6.10. ADC0LTL Регистр младшего байта верхней границы диапазона АЦП0

Детектор диапазона в однофазном режиме

На **рисунке 6.6.4** показаны два примера использования детектора диапазона при измерении однофазного входного сигнала и выравнивании результата преобразования вправо (ADC0LTH:ADC0LTL = 0x0080 (128d) и ADC0GTH:ADC0GTL = 0x0040 (64d)). В однофазном режиме напряжение входного сигнала может быть от 0 до $V_{REF} \times (1023/1024)$ относительно GND, а результат преобразования представлен в виде 10-разрядного целого числа без знака. На примере слева прерывание от флага AD0WINT будет генерироваться в том случае, если результат преобразования АЦП0 (ADC0H:ADC0L) попадает в диапазон, определяемый значениями регистров ADC0GTH:ADC0GTL и ADC0LTH:ADC0LTL (т.е. если $0x0040 < \text{ADC0H:ADC0L} < 0x0080$). На примере справа прерывание от флага AD0WINT будет генерироваться в том случае, если результат преобразования АЦП0 (ADC0H:ADC0L) не попадает в диапазон, определяемый значениями регистров ADC0GTH:ADC0GTL и ADC0LTH:ADC0LTL (т.е. если $\text{ADC0H:ADC0L} < 0x0040$ или $\text{ADC0H:ADC0L} > 0x0080$). На **рисунке 6.6.5** показан пример использования детектора диапазона с такими же значениями регистров границ диапазона при измерении однофазного входного сигнала и выравнивании результата преобразования влево.




Рис. 6.6.4. Пример использования детектора диапазона 10-разрядного АЦП0 (данные выровнены вправо, вход однофазный)




Рис. 6.6.5. Пример использования детектора диапазона 10-разрядного АЦП0 (данные выровнены влево, вход однофазный)

Детектор диапазона в дифференциальном режиме

На рисунке 6.6.6 показаны два примера использования детектора диапазона при измерении дифференциального входного сигнала и выравнивании результата преобразования вправо ($ADC0LTH:ADC0LTL = 0x0040 (+64d)$ и $ADC0GTH:ADC0GTL = 0xFFFF (-1d)$). В дифференциальном режиме измеряемое напряжение между дифференциальными входами АЦП может быть от $-V_{REF}$ до $V_{REF} \times (511/512)$. Результат преобразования представлен в дополнительном коде в виде 10-разрядного целого числа со знаком. На примере слева прерывание от флага AD0WINT будет генерироваться в том случае, если результат преобразования АЦП0 ($ADC0H:ADC0L$) попадает в диапазон, определяемый значениями регистров $ADC0GTH:ADC0GTL$ и $ADC0LTH:ADC0LTL$ (т.е. если $0xFFFF (-1d) < ADC0H:ADC0L < 0x0040 (+64d)$). На примере справа прерывание от флага AD0WINT будет генерироваться в том случае, если результат преобразования АЦП0 ($ADC0H:ADC0L$) не попадает в диапазон, определяемый значениями регистров $ADC0GTH:ADC0GTL$ и $ADC0LTH:ADC0LTL$ (т.е. если $ADC0H:ADC0L < 0xFFFF (-1d)$ или $ADC0H:ADC0L > 0x0040 (+64d)$). На рисунке 6.6.7 показан пример использования детектора диапазона с такими же значениями регистров границ диапазона при измерении дифференциального входного сигнала и выравнивании результата преобразования влево.




Рис. 6.6.6. Пример использования детектора диапазона 10-разрядного АЦП0 (данные выровнены вправо, вход дифференциальный)




Рис. 6.6.7. Пример использования детектора диапазона 10-разрядного АЦП0 (данные выровнены влево, вход дифференциальный)

Таблица 6.6.1. Электрические характеристики АЦП0.

ПАРАМЕТР	Мин.	Тип.	Макс.	Ед. изм.
Точность преобразования				
Разрядность	10			бит
Интегральная нелинейность	-	±0.5	н/д	МЗР
Дифференциальная нелинейность	-	±0.5	н/д	МЗР
Временные параметры				
Частота дискретизации	-	-	3	МГц
Время преобразования	10	-	-	такты
Время заряда УВХ	300	-	-	нс
Производительность	-	-	200 тыс.	преобр./с
Аналоговые входы				
Диапазон входных напряжений	0	-	VREF	В
Входная емкость	-	5	-	пФ

6.7. Цифро-аналоговый преобразователь

МК C8051F361 содержат 10-разрядный ЦАП с токовым выходом (ЦАП0). Максимальный выходной ток этого ЦАП можно настроить, выбрав любое из следующих трех значений: 0.5 мА, 1 мА или 2 мА. ЦАП0 можно включать или отключать с помощью бита IDA0EN в регистре управления ЦАП0 (см. **SFR-описание 6.7.1**). Если IDA0EN = 0, то вывод порта P0.1 функционирует как обычный порт ввода/вывода общего назначения (GPIO). Если IDA0EN = 1, то у вывода IDA0 автоматически отключаются драйвер цифрового выхода и слаботочковая подтяжка, а сам вывод подключается к выходу ЦАП0. Внутренний стабилизированный генератор смещения используется для генерации опорного тока ЦАП0 независимо от того, включен ЦАП0 или нет. При использовании ЦАП0 необходимо настроить матрицу таким образом, чтобы она пропускала вывод IDA0 при назначении выводов: для этого следует установить в 1 соответствующий бит в регистре P0SKIP.

6.7.1. Обновление выходного сигнала ЦАП0

ЦАП0 отличает гибкий механизм обновления выходного сигнала, который позволяет плавно («бесшовно») изменять выходной сигнал во всем диапазоне выходных значений и поддерживает обновление выходного сигнала без джиттера (т.е. без фазовых искажений). Возможны три режима обновления выходного сигнала ЦАП:

1. Обновление при записи в регистр IDA0H.
2. Обновление при переполнении таймера.
3. Обновление синхронно с фронтом сигнала на внешнем выводе.

Обновление выходного сигнала “по требованию”

В режиме по умолчанию (IDA0CN.[6:4] = ‘111’) выходной сигнал ЦАП обновляется “по требованию” при записи регистра старшего байта данных ЦАП0 (IDA0H). Необходимо иметь в виду, что при записи регистра младшего байта данных (IDA0L) записываемое значение удерживается, но не влияет на состояние выхода ЦАП0 до тех пор, пока не произойдет запись в регистр IDA0H. Если в регистры данных ЦАП0 необходимо загрузить полное 10-разрядное слово, то оно должно записываться в регистры младшего (IDA0L) и старшего (IDA0H) байтов данных. **Данные (оба байта) «защелкиваются» в ЦАП0 только после записи регистра IDA0H, поэтому, если требуется получить полную 10-разрядную точность, последовательность записи должна быть следующей: сначала IDA0L, затем IDA0H.** ЦАП0 может использоваться и в 8-разрядном режиме: для этого необходимо инициализировать регистр IDA0L требуемым значением (обычно 0x00) и записывать данные только в регистр IDA0H (информация о форматировании 10-разрядного слова данных ЦАП в 16-разрядных SFR-регистрах приведена в **разделе 6.7.2**).




Рис. 6.7.1. Функциональная схема ЦАП0

Обновление выходного сигнала при переполнении таймера

Для обновления выходного сигнала ЦАП также можно использовать переполнение таймера. Эта функция чрезвычайно полезна в системах, в которых ЦАП используется для генерации сигнала с жестко заданной частотой выборки, т.к. задержка реакции на прерывание и время выполнения команд не будут влиять на временные параметры выходного сигнала ЦАП. Если состояние битов IDA0CM (IDA0CN.[6:4]) равно '000', '001', '010' или '011', то при записи обоих регистров данных ЦАП (IDA0L и IDA0H) записываемые значения удерживаются до момента переполнения соответствующего таймера (Таймера 0, Таймера 1, Таймера 2 или Таймера 3 соответственно). В момент переполнения содержимое регистров IDA0H:IDA0L копируется во входные защелки ЦАП, вызывая тем самым обновление его выходного сигнала.

Обновление выходного сигнала по фронту CNVSTR

ЦАП0 можно настроить таким образом, чтобы его выходной сигнал обновлялся по переднему фронту, по заднему фронту или по обоим фронтам сигнала на внешнем выводе CNVSTR. Если состояние битов IDA0CM (IDA0CN.[6:4]) равно '100', '101' или '110', то при записи регистров данных ЦАП (IDA0L и IDA0H) записываемые значения удерживаются до момента обнаружения фронта сигнала на внешнем входе CNVSTR. Конкретные значения битов IDA0CM определяют, по какому фронту CNVSTR (по переднему, по заднему или по обоим) будет происходить обновление выходного сигнала ЦАП. При обнаружении соответствующего фронта содержимое регистров IDA0H:IDA0L копируется во входные защелки ЦАП, вызывая тем самым обновление его выходного сигнала.

6.7.2. Форматирование входных данных ЦАП

Регистры данных ЦАП (IDA0L и IDA0H) выровнены влево. Это означает, что старшие 8 бит слова данных ЦАП отображаются на биты 7-0 регистра IDA0H, а младшие 2 бита слова данных ЦАП отображаются на биты 7 и 6 регистра IDA0L. Отображение слова данных для ЦАП0 показано на **рисунке 6.7.2**.

IDA0H								IDA0L							
D9	D8	D7	D6	D5	D4	D3	D2	D1	D0						

Слово данных ЦАП0 (D9 – D0)	Выходной ток в зависимости от значения битов IDA0OMD[1:0]		
	‘1x’ (2 мА)	‘01’ (1 мА)	‘00’ (0.5 мА)
0x000	0 мА	0 мА	0 мА
0x001	$1/1024 \times 2 \text{ мА}$	$1/1024 \times 1 \text{ мА}$	$1/1024 \times 0.5 \text{ мА}$
0x200	$512/1024 \times 2 \text{ мА}$	$512/1024 \times 1 \text{ мА}$	$512/1024 \times 0.5 \text{ мА}$
0x3FF	$1023/1024 \times 2 \text{ мА}$	$1023/1024 \times 1 \text{ мА}$	$1023/1024 \times 0.5 \text{ мА}$

Рис. 6.7.2. Форматирование слова данных ЦАП0

Значение выходного тока полной шкалы ЦАП выбирается с помощью битов IDA0OMD (IDA0CN[1:0]). По умолчанию максимальное значение выходного тока устанавливается равным 2 мА. С помощью битов IDA0OMD можно также выбрать значения 0.5 мА или 1 мА, показано в **SFR-описании 6.7.1**.

SFR-страница: все страницы	
SFR-адрес: 0xB9	

R/W	R/W	R/W	R/W	R	R	R/W	R/W	Значение при сбросе: 01110010
IDA0EN	IDA0CM			—	—	IDA0OMD		
Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1	Бит 0	

Бит 7: IDA0EN: Бит включения ЦАП0
0: ЦАП0 выключен.
1: ЦАП0 включен.

Биты 6-4: IDA0CM[2-0]: Биты выбора режима обновления выходного сигнала ЦАП0.
000: Обновление выходного сигнала ЦАП происходит при переполнении Таймера 0.
001: Обновление выходного сигнала ЦАП происходит при переполнении Таймера 1.
010: Обновление выходного сигнала ЦАП происходит при переполнении Таймера 2.
011: Обновление выходного сигнала ЦАП происходит при переполнении Таймера 3.
100: Обновление выходного сигнала ЦАП происходит по переднему фронту сигнала CNVSTR.
101: Обновление выходного сигнала ЦАП происходит по заднему фронту сигнала CNVSTR.
110: Обновление выходного сигнала ЦАП происходит по обоим фронтам сигнала CNVSTR.
111: Обновление выходного сигнала ЦАП происходит при записи в регистр IDA0H (по умолчанию).

Биты 3-2: Не используются. Читаются как 00b. Запись не оказывает никакого влияния.

Биты 1-0: IDA0OMD[1:0]: Биты выбора максимального выходного тока ЦАП0.
00: Выходной ток полной шкалы = 0.5 mA.
01: Выходной ток полной шкалы = 1.0 mA.
1x: Выходной ток полной шкалы = 2.0 mA (по умолчанию).

SFR-описание 6.7.1. IDA0CN Регистр управления ЦАП0

SFR-страница: все страницы								Значение при сбросе: 00000000	
SFR-адрес: 0x97									
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W		
Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1	Бит 0		
Биты 7-0:		Старшие биты слова данных ЦАП0. Биты 7 – 0 содержат старшие 8 бит 10-разрядного слова данных ЦАП0.							

SFR-описание 6.7.2. IDA0H Регистр старшего байта данных ЦАП0

SFR-страница:		все страницы						Значение при сбросе: 00000000
SFR-адрес:		0x96						
R/W	R/W	R	R	R	R	R	R	
		—	—	—	—	—	—	
Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1	Бит 0	
Биты 7-6:		Младшие биты слова данных ЦАП0. Биты 7 – 6 содержат младшие 2 бита 10-разрядного слова данных ЦАП0.						
Биты 5-0:		Не используются. Читаются как 000000b. Запись не оказывает никакого влияния.						

SFR-описание 6.7.3. IDA0L Регистр младшего байта данных ЦАП0

6.8. Генераторы

МК C8051F361 содержат калибруемый внутренний высокочастотный генератор, который после сброса системы является по умолчанию системным тактовым генератором. Частоту внутреннего генератора можно запрограммировать с помощью регистра OSCICL. В МК C8051F361 регистр OSCICL калибруется в процессе производства МК таким образом, чтобы частота внутреннего генератора после сброса составляла 24.5 МГц. Следует отметить, что системный тактовый сигнал может быть получен от внутреннего генератора путем деления его частоты на 1, 2, 4 или 8, в зависимости от значения битов IFCN в регистре OSCICN. После сброса по умолчанию устанавливается коэффициент деления, равный 8, т.е. по системная тактовая частота равна 3.0625 МГц.

SFR-страница: F		SFR-адрес: 0xB7						Значение при сбросе: 11000000
R/W	R	R/W	R	R/W	R/W	R/W	R/W	
IOSCEN	IFRDY	SUSPEND	Зарезерв.	Зарезерв.	Зарезерв.	IFCN1	IFCN0	
Бит 7	Бит 6	Бит 5	Бит 4	Бит 3	Бит 2	Бит 1	Бит 0	
Бит 7: IOSCEN: Бит включения внутреннего ВЧ-генератора. 0: Внутренний ВЧ-генератор отключен. 1: Внутренний ВЧ-генератор включен. Бит 6: IFRDY: Флаг стабилизации частоты внутреннего ВЧ-генератора. 0: Частота внутреннего ВЧ-генератора не соответствует запрограммированному значению. 1: Частота внутреннего ВЧ-генератора соответствует запрограммированному значению. Бит 5: SUSPEND: Бит включения режима остановки внутреннего генератора. Установка этого бита в 1 переводит внутренний генератор в режим Suspend. Внутренний генератор возобновит свое функционирование при наступлении одного из «пробуждающих» событий. Биты 4-2: Зарезервированы. Читаются как 000b. Должны записываться значением 000b. Биты 1-0: IFCN1-0: Биты управления частотой внутреннего ВЧ-генератора. 00: SYSCLK равна частоте внутреннего ВЧ-генератора, деленной на 8 (по умолчанию). 01: SYSCLK равна частоте внутреннего ВЧ-генератора, деленной на 4. 10: SYSCLK равна частоте внутреннего ВЧ-генератора, деленной на 2. 11: SYSCLK равна частоте внутреннего ВЧ-генератора, деленной на 1.								

SFR-описание 6.8.1. OSCICN Регистр управления внутренним высокочастотным генератором