

Санкт-Петербургский национальный
исследовательский институт информационных
технологий, механики и оптики

Физический факультет



Практическая работа №1

Минимизация булевых функций с использованием карт
Карно и реализация в VHDL

Группа: Z3300

Студент: Георгий Евгеньевич

Преподаватель: Михайлович Константин

1 Цель работы

- Изучение методов минимизации булевых функций с помощью карт Карно и их реализации в базисах И-НЕ и ИЛИ-НЕ на языке VHDL с последующим моделированием.

2 Задачи, решаемые при выполнении работы

- Построить карту Карно для заданной булевой функции.
- Выполнить минимизацию и записать результат в первичной форме (СДНФ или СКНФ).
- Преобразовать полученную функцию в базисы: И-НЕ (NAND), ИЛИ-НЕ (NOR).
- Реализовать все полученные формы функции на языке VHDL.
- Выполнить моделирование разработанных схем в среде ModelSim.
- Сравнить результаты моделирования и убедиться в эквивалентности всех реализаций.

3 Выполнение работы

3.1 Построение карты карно

x_1	x_2	x_3	x_4	Q
0	0	0	0	1
0	0	0	1	1
0	0	1	0	1
0	0	1	1	0
0	1	0	0	1
0	1	0	1	1
0	1	1	0	1
0	1	1	1	0
1	0	0	0	1
1	0	0	1	1
1	0	1	0	1
1	0	1	1	0
1	1	0	0	1
1	1	0	1	1
1	1	1	0	1
1	1	1	1	0

Таблица 1: Исходные данные

$x_1x_2 \backslash x_3x_4$	01	00	10	11
01	1	1	1	0
00	1	1	1	0
10	1	1	1	0
11	1	1	1	0

Таблица 2: Итоговая карта Карно. Рассматриваем склейку нулей.

3.2 Минимизация логической функции и получение первичной формы

Для минимизации возьмем подгруппу нулей, т.е. получим СКНФ (совершенная конъюнктивная нормальная форма). В группе не изменяются только x_3 и x_4

$$Q = \bar{X}_3 + \bar{X}_4$$

3.3 Преобразование в базисы

Для представлений в базисе, вспомним теорему Де Моргана

$$\overline{A + B} = \bar{A} \cdot \bar{B}$$

$$\overline{A \cdot B} = \bar{A} + \bar{B}$$

Представление в базисе (NOR)

$$Q = \bar{X}_3 + \bar{X}_4$$

Представление в базисе (NAND)

$$Q = \overline{X_3 \cdot X_4}$$

Далее представлены логические схемы для разных базисов:




Рис. 1: Логическая схема в базисе (NOR)




Рис. 2: Логическая схема в базисе (NAND)

3.4 Реализация в VHDL

Код для базиса (NOR):

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3
4 entity main_nor is
5     Port ( A : in STD_LOGIC;
6           B : in STD_LOGIC;
7           Q_NOR : out STD_LOGIC
8           );
9 end main_nor;
10
11
12 architecture Logic_NOR of main_nor is
13 begin
14     Q_NOR <= (not(A) or not(B));
15 end Logic_NOR;
```

Код для базиса (NAND):

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3
4 entity main_nand is
5     Port ( A : in STD_LOGIC;
6           B : in STD_LOGIC;
7           Q_NAND : out STD_LOGIC
8           );
9 end main_nand;
10
11
12 architecture Logic_NAND of main_nand is
13 begin
14     Q_NAND <= not(A and B);
15 end Logic_NAND;
```

3.5 Моделирование в ModelSim

Приведем файлы test bench которые задают симуляцию логических схем в RTL Simulation

Файл VHDL для симуляции работы схемы с базисом (NOR)

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3
4 entity tb_main_nor is
5 end tb_main_nor;
6
7 architecture behavior of tb_main_nor is
8
9     signal A : STD_LOGIC := '0';
10    signal B : STD_LOGIC := '0';
11    signal Q_NOR : STD_LOGIC;
12
13
14 begin
15
16    uut: entity work.main_nor
17        port map (
18            A => A,
19            B => B,
20            Q_NOR => Q_NOR
21        );
22
23    stim_proc: process
24    begin
25        A <= '0'; B <= '0'; wait for 10 ns;
26        A <= '0'; B <= '1'; wait for 10 ns;
27        A <= '1'; B <= '0'; wait for 10 ns;
28        A <= '1'; B <= '1'; wait for 10 ns;
29        wait;
30    end process;
31
32 end behavior;
```

Файл VHDL для симуляции работы схемы с базисом (NAND)

```

1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3
4 entity tb_main_nand is
5 end tb_main_nand;
6
7 architecture behavior of tb_main_nand is
8
9     signal A : STD_LOGIC := '0';
10    signal B : STD_LOGIC := '0';
11    signal Q_NAND : STD_LOGIC;
12
13 begin
14
15    uut: entity work.main_nand
16        port map (
17            A => A,
18            B => B,
19            Q_NAND => Q_NAND
20        );
21
22    stim_proc: process
23    begin
24        A <= '0'; B <= '0'; wait for 10 ns;
25        A <= '0'; B <= '1'; wait for 10 ns;
26        A <= '1'; B <= '0'; wait for 10 ns;
27        A <= '1'; B <= '1'; wait for 10 ns;
28        wait;
29    end process;
30
31 end behavior;

```

Далее представлены графики полученные в RTL Simulation




Рис. 3: Файл VHDL для симуляции работы схемы с базисом (NOR)




Рис. 4: Файл VHDL для симуляции работы схемы с базисом (NAND)

3.6 Сравнение результатов

Анализируя полученные графики в RTL Simulation, видим, что они эквивалентны.