

Санкт-Петербургский национальный
исследовательский институт информационных
технологий, механики и оптики

Физический факультет



Практическая работа №2

Разработка мультиплексора с общим решающим входом
в VHDL

Группа: Z3300

Студент: Георгий Евгеньевич

Преподаватель: Михайлович Константин

1 Цель работы

- Изучить описание и проектирование комбинационных цифровых устройств на языке VHDL с помощью параллельных операторов на примере 4-входового мультиплексора с общим разрешающим входом, а также освоить его моделирование и проверку работы в среде ModelSim.

2 Задачи, решаемые при выполнении работы

- Получить логическую формулу мультиплексора с учётом разрешающего входа.
- Разработать VHDL-описание устройства.
- Выполнить моделирование в ModelSim.

3 Выполнение работы

3.1 Получение логической формулы

Запишем таблицу истинности при рабочем состоянии, т.е. при значении разрешающего входа $E = 1$:

X_0	X_1	X_2	X_3	S_0	S_1	Q
0	0	0	0	0	0	0
0	0	0	1	0	0	0
0	0	1	0	0	0	0
0	0	1	1	0	0	0
0	1	0	0	0	0	0
0	1	0	1	0	0	0
0	1	1	0	0	0	0
0	1	1	1	0	0	0
1	0	0	0	0	0	1
1	0	0	1	0	0	1
1	0	1	0	0	0	1
1	0	1	1	0	0	1
1	1	0	0	0	0	1
1	1	0	1	0	0	1
1	1	1	0	0	0	1
1	1	1	1	0	0	1

Таблица 1: Таблица истинности при $S_0 = S_1 = 0$

X_0	X_1	X_2	X_3	S_0	S_1	Q
0	0	0	0	0	1	0
0	0	0	1	0	1	0
0	0	1	0	0	1	0
0	0	1	1	0	1	0
0	1	0	0	0	1	1
0	1	0	1	0	1	1
0	1	1	0	0	1	1
0	1	1	1	0	1	1
1	0	0	0	0	1	0
1	0	0	1	0	1	0
1	0	1	0	0	1	0
1	0	1	1	0	1	0
1	1	0	0	0	1	1
1	1	0	1	0	1	1
1	1	1	0	0	1	1
1	1	1	1	0	1	1

Таблица 2: Таблица истинности при $S_0 = 0, S_1 = 1, Q = X_1$

X_0	X_1	X_2	X_3	S_0	S_1	Q
0	0	0	0	1	0	0
0	0	0	1	1	0	0
0	0	1	0	1	0	1
0	0	1	1	1	0	1
0	1	0	0	1	0	0
0	1	0	1	1	0	0
0	1	1	0	1	0	1
0	1	1	1	1	0	1
1	0	0	0	1	0	0
1	0	0	1	1	0	0
1	0	1	0	1	0	1
1	0	1	1	1	0	1
1	1	0	0	1	0	0
1	1	0	1	1	0	0
1	1	1	0	1	0	1
1	1	1	1	1	0	1

Таблица 3: Таблица истинности при $S_0 = 1$, $S_1 = 0$, $Q = X_2$

X_0	X_1	X_2	X_3	S_0	S_1	Q
0	0	0	0	1	1	0
0	0	0	1	1	1	1
0	0	1	0	1	1	0
0	0	1	1	1	1	1
0	1	0	0	1	1	0
0	1	0	1	1	1	1
0	1	1	0	1	1	0
0	1	1	1	1	1	1
1	0	0	0	1	1	0
1	0	0	1	1	1	1
1	0	1	0	1	1	0
1	0	1	1	1	1	1
1	1	0	0	1	1	0
1	1	0	1	1	1	1
1	1	1	0	1	1	0
1	1	1	1	1	1	1

Таблица 4: Таблица истинности при $S_0 = 1$, $S_1 = 1$, $Q = X_3$

Представим логическую формулу мультиплексора без разрешающего входа. Она получена методом пристального взгляда и сравнена с формулой полученной онлайн решателем карт Карно.

$$Q = \bar{S}_0 \cdot \bar{S}_1 \cdot X_0 + \bar{S}_0 \cdot S_1 \cdot X_1 + S_0 \cdot \bar{S}_1 \cdot X_2 + S_0 \cdot S_1 \cdot X_3$$

Если добавить разрешающий вход:

$$Q = E \cdot (\bar{S}_0 \cdot \bar{S}_1 \cdot X_0 + \bar{S}_0 \cdot S_1 \cdot X_1 + S_0 \cdot \bar{S}_1 \cdot X_2 + S_0 \cdot S_1 \cdot X_3)$$

3.2 Реализация на языке VHDL

Код приведен ниже:

```
1 library ieee;
2 use ieee.std_logic_1164.all;
3 use ieee.numeric_std.all;
4
5 entity mux4_en is
6     port (
7         x0 : in  std_logic;
8         x1 : in  std_logic;
9         x2 : in  std_logic;
10        x3 : in  std_logic;
11        s0 : in  std_logic;
12        s1 : in  std_logic;
13        en : in  std_logic;
14        q  : out std_logic
15    );
16 end entity mux4_en;
17
18 architecture rtl of mux4_en is
19
20     signal s : STD_LOGIC_VECTOR(1 downto 0);
21     signal x : STD_LOGIC_VECTOR(3 downto 0);
22
23 begin
24
25     s <= s1 & s0;
26     x <= x3 & x2 & x1 & x0;
27
28     q <= x(to_integer(unsigned(s))) when (en = '1') else
29         '0';
30 end architecture rtl;
```

После компиляции получена следующая логическая схема:




Рис. 1: Автоматически сгенерированная логическая схема

3.3 Моделирование в ModelSim

Приведем файлы test bench которые задают симуляцию логических схем в RTL Simulation

Файл VHDL для симуляции работы мультиплексора

```
1 library ieee;
2 use ieee.std_logic_1164.all;
3
4 entity tb_mux4_en is
5 end entity tb_mux4_en;
6
7 architecture sim of tb_mux4_en is
8
9     signal x0 : std_logic := '0';
10    signal x1 : std_logic := '0';
11    signal x2 : std_logic := '0';
12    signal x3 : std_logic := '0';
13    signal s0 : std_logic := '0';
14    signal s1 : std_logic := '0';
15    signal en : std_logic := '0';
16    signal q  : std_logic;
17
18 begin
19
20    uut: entity work.mux4_en
21        port map (
22            x0 => x0,
23            x1 => x1,
24            x2 => x2,
25            x3 => x3,
26            s0 => s0,
27            s1 => s1,
28            en => en,
29            q  => q
30        );
31
32    stimulus: process
33    begin
34        for i in 0 to 3 loop
35            --
36            en <= '1';
37
38            --
39
40            if (i / 2) mod 2 = 0 then
41                s1 <= '0';
42            else
43                s1 <= '1';
44            end if;
45
46            if i mod 2 = 0 then
47                s0 <= '0';
48            else
```

```

48         s0 <= '1';
49     end if;
50
51     --
52
53     x3
54     for j in 0 to 15 loop
55         if j mod 2 = 0 then
56             x0 <= '0';
57         else
58             x0 <= '1';
59         end if;
60
61         if (j / 2) mod 2 = 0 then
62             x1 <= '0';
63         else
64             x1 <= '1';
65         end if;
66
67         if (j / 4) mod 2 = 0 then
68             x2 <= '0';
69         else
70             x2 <= '1';
71         end if;
72
73         if (j / 8) mod 2 = 0 then
74             x3 <= '0';
75         else
76             x3 <= '1';
77         end if;
78
79         wait for 20 ns;
80     end loop;
81
82     --
83     en <= '0';
84
85
86
87
88
89
90
91
92
93
94

```

x0, x1, x2,

x3

x0, x1, x2,

x3

```

95         x1 <= '1';
96     end if;
97
98     if (j / 4) mod 2 = 0 then
99         x2 <= '0';
100    else
101        x2 <= '1';
102    end if;
103
104    if (j / 8) mod 2 = 0 then
105        x3 <= '0';
106    else
107        x3 <= '1';
108    end if;
109
110    wait for 20 ns;
111    end loop;
112 end loop;
113
114 wait;
115 end process;
116
117 end architecture sim;

```

Далее представленные графики полученные в RTL Simulation




Рис. 2: Файл симуляция работы мультиплексора

3.4 Сравнение результатов

Анализируя полученные графики в RTL Simulation, видим, что они эквивалентны. Что подтверждается на эксперименте, после загрузки в ПЛИС Altera MAX 10 FPGA на процессоре 10M50DAF484C7G