基于 FPGA 的单周期 CPU 设计与实现

杨杨

(南京师范大学强化培养学院,南京 210046)

摘 要:选择 XINLINX 公司的 FPGA 芯片,采用 ISE9.1i 开发工具,介绍了单周期 CPU 编译程序与仿真功能。

关键词: Verilog HDL; FPGA; 单周期 CPU

Designing and Implementing of Single-cycle CPU by Using FPGA YANG Yang

(Honor School, Nanjing Normal University, Nanjing 210046)

Abstract: In this paper, we introduce compile program and simulate function of a single-cycle CPU by using ISE9.1i development tool for FPGA Chip by XINLINX Company.

Key words: Verilog HDL; FPGA; single-cycle CPU

1 引言

在已有研究的基础上,围绕单周期 CPU 设计,进行深入的探索,给出一种用 VHDL 语言和 FPGA 芯片实现的单周期 CPU 精简指令系统,该系统包括指令控制、时间控制、操作控制和数据加工等功能。通过该系统的设计过程,可充分展示出 FPGA 的强大功能和优越特性。此外,自己开发精简指令 CPU 还具有以下优点: (1) 可以根据不同课题设计需要,临时增加一些硬件资源和指令; (2) 开发者可熟悉 CPU 的资源和指令; (3) 可控制 CPU 的规模,节约 FPGA 的面积.

2 单周期 CPU

2.1 核心内容

CPU 设计侧重涉及到数据通路的设计和控制逻辑的设计, 其核心内容如下:

- (1) 分析每条指令的功能。
- (2) 依据指令的功能给出所需的元件,并考虑如何将他们互联。
 - (3) 确定每个元件所需控制信号的取值。
- (4) 汇总各指令设计的控制信号,生成反映指令与控制信号之间的关系表。
- (5) 根据关系表,得到每个控制信号的逻辑表达式,据 此设计控制电路。
- 一个指令系统往往有几十到几百条指令,实现一个完整 指令系统的处理器是一项具有挑战性的任务。

2.2 实现

设计 CPU 的首要步骤就是确认每条指令的功能,表 1 给出了 11 条 MIPS 指令的 RTL 描述。

依据表 1, 单周期 CPU 程序的描述如下:

module /* 数据通路 */

SingleDataLoad (clk,RegWr,RegDst,ExtOp,ALUSrc,Branch, Jump,MemtoReg,MemWr,ALUctr);

input clk;

//input [31:0] Instruction;

output RegWr,RegDst,ExtOp,ALUSrc,Branch,Jump,

MemtoReg,MemWr;

表 1 11 条目标指令功能的 RTL 描述

指令	功能
Add rd,rs,rt	M[PC],PC←PC+4
Sub rd,rs,rt	$R[rd] \leftarrow R[rs] \pm R[rt]$
Suburd,rs,rt	$R[rd] \leftarrow R[rs] - R[rt]$
Slt rd,rs,rt	If(R[rs] \langle R[rt]) R[rd] \leftarrow 1 else R[rd] \leftarrow 0
Situ rd,rs,rt	If(R[rs] ⟨R[rt]) R[rd]←1 else R[rd]←0
Ori rt,rs,imm16	R[rt]← R[rs] ZeroExt(imm16)
Addiurt,rs,imm16	R[rt]← R[rs]+SignExt(inum16)
Lw rt,rs,imm16	Addr← R[rs]+SignExt(imm16)
	$R[\pi] \leftarrow M[Addr]$
swrt,rs,imm16	Addr← Rjrs]+SignExt(imm16)
	$M[Addr] \leftarrow R[rt]$
Beq rt,rs,imm16	Cond←R[rs]-R[rt]
	If(Cond eq 0) PC←PC+(SignExt(imm16)×4)
J target	PC<31:2>← PC<31:28> target<25:0>

output [2:0] ALUctr;

wire RegWr,RegDst,ExtOp,ALUSrc,Branch,Jump,MemtoReg,MemWr:

wire [2:0] ALUctr;

wire [31:0] Instruction;

wire [4:0] Rd,Rt,Rs;

wire [5:0] op,func;

wire [4:0] Rx;

wire P1,P2,Zero,Overflow;

wire [31:0] busW,busA,busB,out1,dataout,busB1,busBo;

wire [15:0] imm16;

Control con (Instruction,RegWr,ExtOp,ALUSrc,ALUctr, Branch,Jump,RegDst,MemtoReg,MemWr);

assign op=Instruction [31:26];

assign func=Instruction [5:0];

assign Rs=Instruction [25:21];

assign Rt=Instruction [20:16];

assign Rd=Instruction [15:11];

assign imm16=Instruction [15:0];

assign P1=P2&RegWr;

MUX2 mux2 (RegDst,Rt,Rd,Rx);

assign busB1 = $\{\{16 \{ imm16 [15] \& ExtOp\} \}, imm16 [15:0] \}$:

MUX2TO1 mux1 (ALUSrc,busB,busB1,busBo);

收稿日期: 2011-09-28

电脑编程技巧与维护

```
Registers Reg (clk,busW,P1,Rx,Rs,Rt,busA,busB);
                                                                   assign Overflow = OVctr ^Add_Overflow;
   ALU alu (busA,busBo,ALUctr,outl,Overflow,Zero);
                                                                  endmodule
   assign P2=! Overflow:
   DataStore datas (clk,busB,outl [4:0],MemWr,dataout);
                                                                  module adderk (Cin, X, Y, scarry, szero, soverflow, ssign, sresult);
   MUX2TO1 mux3 (MemtoReg,outl,dataout,busW);
                                                                   parameter k=32;
   GetCode get (Branch,Zero,Jump,clk,Instruction);
                                                                   input [k-1:0] X,Y;
   endmodule
                                                                   input Cin;
   module MUX2TO1 (op,X,Y,Z);
                                                                   output [k-1:0] sresult;
   input op;
                                                                   output scarry, szero, soverflow, ssign;
   input [31:0] X,Y;
                                                                   reg [k-1:0] sresult:
   output [31:0] Z;
                                                                   reg scarry, szero, soverflow, ssign;
   reg [31:0] Z;
   always@ (op)
                                                                   always @ (X or Y or Cin)
     begin
                                                                   begin
          if (op==1)
                                                                     \{scarry, sresult\} = X+Y+Cin;
                Z=Y;
                                                                    if (sresult==0)
          else
                                                                     szero=1;
                Z=X:
                                                                    else
     end
                                                                     szero=0:
   endmodule
                                                                    soverflow=X [k-1] & Y [k-1] & ! sresult [k-1] | ! X
   module MUX2 (op,x,y,z);
                                                                  [k-1] &! Y [k-1] & sresult [k-1];
   input op;
                                                                    if (sresult [k-1] == 1)
   input [4:0] x,y;
                                                                     ssign=1;
   output [4:0] z;
                                                                    else
   reg [4:0] z;
                                                                     ssign=0;
   always@ (op)
                                                                   end
     begin
                                                                  endmodule
          if (op==1)
                                                                  module mux2to1k (sel,X,Y,S1);
               z=y;
          else
                                                                  parameter k=32;
                                                                  input [k-1:0] sel,X,Y;
                z=x;
     end
                                                                   output S1;
   endmodule
                                                                   reg S1;
module alu (A,B,ALUctr,Zero,Overflow,Result);/* 算数逻辑运
                                                                   always @ (X or Y or sel)
算单元 */
                                                                   if (sel==1)
parameter n = 32;
                                                                     begin
input [2:0] ALUctr;
                                                                      S1=X;
input [n-1:0] A, B;
                                                                     end
output [n-1:0] Result;
                                                                   else
output Zero, Overflow;
                                                                    begin
  wire [n-1:0]
                        I,H,M,G,K,L,Add_carry,Add_Overflow,
                                                                      S1=Y;
Add_Sign,Add_Result;
                                                                     end
wire SUBctr, OVctr, SIGctr;
                                                                  endmodule
wire [1:0] OPctr;
                                                                  module mux3to1k (N,X,Y,Z,S);
changek change (ALUctr,SUBctr,OVctr,SIGctr,OPctr);
                                                                   parameter k=32;
assign H=B<sup>^</sup> {n {SUBctr}} ;
                                                                   input [1:0] N;
  adderk adder (SUBctr,A,H,Add_carry,Zero,Add_Overflow,
                                                                   input [k-1:0] X,Y,Z;
Add_Sign,Add_Result);
                                                                   output [k-1:0] S;
mux2to1k mux1 (SIGctr,I,K,G);
                                                                   reg [k-1:0] S;
mux2to1k mux2 (G,1,0,L);
mux3to1k mux3to1 (OPctr,Add_Result,M,L,Result);
                                                                   always@ (X or Y or Z or N)
assign M=A^B;
                                                                      if (N==2^500)
assign K=SUBctr^Add_carry;
                                                                        begin
assign I=Add_Sign^Add_Overflow;
                                                                        S=X;
```

```
end
     else
                                                                  always@ (negedge clk)
     if (N==27b01)
                                                                  begin
       begin
                                                                    if (WE) Mem [addr] <=datain;
       S=Y;
       end
                                                                  assign dataout=Mem [addr];
     else
                                                                  endmodule
      if (N==27010)
       S=Z:
                                                                  module GetCode (Branch, Zero, Jump, clk, Instruction); /* 取指令
endmodule
                                                                  部件 */
module changek (al,su,ov,si,op);
                                                                  input Zero, Branch, Jump, clk;
 input [2:0] al;
                                                                  output [31:0] Instruction;
 output su,ov,si;
                                                                  wire [31:0] Instruction;
 output [1:0] op;
                                                                  reg [29:0] PC=28;
 assign su=al [2];
                                                                  reg reset=1;
 assign ov=! al [1] & al [0];
                                                                  wire [4:0] addmem;
 assign si=al [0];
                                                                  assign addmem= {PC [2:0] ,2500};
 assign op [1] =al [2] & al [1];
                                                                  wire [29:0] a,e,c;
 assign op [0] =! al [2] & al [1] & ! al [0];
                                                                  wire h;
                                                                  wire [29:0] b,d,f,g;
module jcqz (clk,RegWr,Rw,busW,Ra,Rb,busA,busB); /* 数据
                                                                  assign h=Zero & Branch;
寄存器 */
                                                                  geti getil (addmem,Instruction);
input clk,RegWr;//run;
                                                                  always@ (negedge clk)
input [4:0] Rw;
                                                                       begin
input [31:0] busW;
                                                                     if (reset==1)
input [4:0] Ra,Rb;
                                                                            begin
output [31:0] busA,busB;
                                                                            PC <=0;
reg [31:0] busA,busB;
                                                                            reset <= 0;
reg [31:0] mem [31:0]; /*32 个 32 位寄存器 */
                                                                            end
reg y=1;
                                                                     else
always@ (negedge clk)
                                                                            begin
if (y==1)
                                                                            PC \leq g;
 begin
                                                                            end
      mem [1] <= 10;
                                                                       end
      mem [2] <= 10:
                                                                 assign c= {{14 {Instruction [15]}} , {Instruction [15:0]}};
      y <= 0;
                                                                 assign a=PC;
 end
                                                                 Adder adderl (a,1,b);
else
                                                                 Adder adder2 (b,c,d);
  if (RegWr==1)
                                                                 MUX2T1 mux1 (h,b,d,f);
   begin
                                                                 assign e= {a [29:26], Instruction [25:0]};
                                                                 MUX2T1 mux2 (Jump,f,e,g);
     mem [Rw] <=busW;
   end
                                                                 endmodule
always@ (Ra or Rb)
                                                                 module Adder (X,Y,Z);
begin
                                                                 input [29:0] X,Y;
  busA<=mem [Ra];
                                                                 output [29:0] Z;
  busB \le mem [Rb];
                                                                 wire [29:0] Z;
end
                                                                 assign Z=X+Y;
endmodule
                                                                 endmodule
module datamem (datain,addr,WE,clk,dataout);
                                                                 module MUX2T1 (op,X,Y,Z);
parameter n=32;
                                                                 input op;
input [n-1:0] datain;
                                                                 input [29:0] X,Y;
input [4:0] addr;
                                                                 output [29:0] Z;
input WE,clk;
                                                                 reg [29:0] Z;
output [n-1:0] dataout;
                                                                 always@ (op)
wire [n-1:0] dataout;
                                                                      begin
reg [n-1:0] Mem [32:0];
                                                                            if (op==1)
```

```
Z=Y:
          else
                Z=X;
     end
endmodule
module geti (addmen,Instruction);
input [4:0] addmen;
output [31:0] Instruction;
reg [31:0] Instruction;
reg [31:0] Mem [31:0];
always @ (*)
     begin
                                           Mem [0] \leftarrow
{6\(^5000100,5\(^500001,5\(^5000010,5\(^5000000,5\(^5000000,6\(^5000001)\)}\);
                                           Mem [8] <=
{6\(^5000010,5\(^500000,5\(^5000000,5\(^5000000,5\(^5000000,6\(^50000010)\)}\);
   end
always @ (addmen)
     begin
           Instruction <= Mem [addmen];
     end
endmodule
moduleControl (Instruction,RegWr,ExtOp,ALUSrc,ALUctr,
Branch, Jump, , Reg Dst, Memto Reg, Mem Wr); /* 总控制器 */
        RegWr,RegDst,ExtOp,ALUSrc,Branch,Jump,MemtoReg,
output
MemWr;
reg RegWr,RegDst,ExtOp,ALUSrc,Branch,Jump,clk,MemtoReg,
MemWr;
output [2:0] ALUctr;
reg [2:0] ALUctr;
input [31:0] Instruction;
wire [5:0] op,func;
assign op=Instruction [31:26];
assign func=Instruction [5:0];
parameter S0 =6\(^b\)100000,S1 =6\(^b\)100010,S2 =6\(^b\)100011,S3 =
65101010,S4 =65101011,S5 =65001101,S6 =65001001,S7 =
6\(^b\)100011.S8=6\(^b\)101011.S9=6\(^b\)000100.S10=6\(^b\)000010:
always@ (op or func)
begin
     if (op==6'b000000)
          begin
                case (func)
                     S0:
                     begin
                           Branch=0;
                           Jump=0;
                           RegDst=1;
                           ALUSrc=0;
                           ALUctr=3'b001;
                           MemtoReg=0;
                           RegWr=1;
                           MemWr=0;
                      end
                      S1:
```

```
end
     else
          begin
               case (op)
                     S5:
                     begin
                          Branch=0;
                          Jump=0:
                          RegDst=0;
                          ALUSrc=1;
                          ALUctr=37b010;
                          MemtoReg=0;
                          RegWr=1;
                          MemWr=0;
                          ExtOp=0;
                     end
                endcase
          end
end
endmodule
```

3 仿真结果

为了说明设计的单周期 CPU 的有效性,采用 MAX + PLUS Ⅱ软件编译并仿真,部分仿真波形图如图 1 所示。




图 1 单周期 CPU 的时序图

4 结语

为深入掌握 CPU 的功能,提出了基于 FPGA 的单周期 CPU 设计方案,并采用 ISE9.1i 开发工具进行了程序的编译与功能仿真,实现了单周期 CPU 的硬件电路描述。

参考文献

- [1] 翟文正,管功湖. EDA 在《计算机组成与结构》课程设计中的实践与探索. 微型电脑应用, 2009,25 (12):10-12.
- [2] 吴秀敏,王晓兰,方运潭. FPGA 在硬件设计 CPU 中的应用. 高等工程教育研究, 2008 (增刊): 137-138.
- [3] 方恺晴,徐成,刘峰. 基于 EDA 技术的教学型 CPU 的设计与实现. 实验技术与管理, 2005,22 (9):41-43.
- [4] 赖先志. 基于 FPGA 的简单 CPU 设计. 重庆职业技术学院学报(工程技术版), 2005,14 (1):117-119.
- [5] 周宁宁, 刘胜. 基于 FPGA 技术的 CPU 模型机的设计与实现.南京邮电学院学报, 2003, 23 (1):77-80.
- [6] 张有志, 孙科. 一种基于 FPGA 的微处理器系统. 山东大学学报 (工学版), 2003, 33 (4): 407-409.

endcase