Instituto Tecnológico de Costa Rica

Área Académica de Ingeniería en Computadores

(Computer Engineering Academic Area)

Programa de Licenciatura en Ingeniería en Computadores (Licentiate Degree Program in Computer Engineering)

Curso: CE-4302 Arquitectura de Computadores II

(Course: CE-4302 Computer Architecture II)

Profesor: M.Sc. Ing. Jeferson González Gómez.

(Professor) Semestre:II, 2019

(Semester)

Nombre de estudiante: Alexis Eavrie

(Student's full name) Carné: 2016 085 662

(Student's ID)

I Examen Parcial

(I Partial Exam)

Fecha: 13 de septiembre de 2019

(Date)

Grupo: 1 Valor: 40 pts.

(Value: 40 pts.)

Puntos obtenidos:

(Score)

Nota:

(Percentage)

INSTRUCCIONES GENERALES.

- Trabaje individualmente
- Utilice cuaderno de examen u hojas blancas numeradas para resolver la prueba
- Escriba de manera legible y ordenada
- Sea concreto con lo que se le pregunta
- Utilice bolígrafo para resolver la prueba. No se aceptarán reclamos sobre respuestas con lápiz
- El fraude se castiga según estipula el reglamento de enseñanza-aprendizaje del TEC
- Tiempo para resolver la prueba es de 2 horas.
- No se permite el uso de celulares o algún otro tipo de dispositivo móvil

1. Parte Única. Desarrollo. 40 puntos - (80 minutos)

A continuación, se le presentan preguntas de desarrollo, las cuales debe contestar correctamente de forma detallada. Muestre todo el procedimiento en los casos en que aplique.

- 1. Explique la importancia de manejar adecuadamente los recursos de un computador de multi-/muchos-núcleos ((&) Con memoria compartida. Describa dos desafíos relacionados con el manejo de dichos recursos. (5 puntos)
- 2. Explique la afinidad de caché como mecanismo para asignar tareas a procesadores en sistemas multiprocesador, así como la importancia de la aplicación de dicho mecanismo en la implementación de calendarizadores modernos. (5 puntos)
- 3. Suponga que se parte de un procesador escalar simple. Explique a detalle qué aspectos se debe modificar del procesador para que puede ejecutar la técnica de multihilo simultáneo. ¿Qué ventajas y desventajas traería esta modificación? (5 puntos)
- 4. Explique cómo la política de escritura de caché seleccionada en el diseño afecta a un sistema multiprocesador de memoria compartida con único bus. Tome en cuenta al menos dos aspectos para la explicación. (5 puntos)
- 5. Tomando como base un protocolo MSI, diseñe un protocolo que agregue un estado O (owner). A este estado deberá transicionarse luego de que un procesador comparta un bloque, previamente designado como exclusivo, e ma con otro procesador. En este nuevo protocolo, ante desaciertos de lectura de otros procesadores al bloque en estado O, el procesador dueño del bloque lo debe proveer, sin necesidad de realizar writeback a memoria principal. Muestre la máquina de estados que implementa el nuevo protocolo con las transiciones y eventos producidos desde el mismo procesador y desde el bus. Diferencie ambos casos con colores o notaciones distintas. (8 puntos)

- 6. Suponga que se tiene un computador de aplicación específica uniprocesador, que ejecuta un programa de 20000 instrucciones en 10ms, a una frecuencia de reloj de 1MHz. Como ingeniero(a) en Computadores, a usted se le asigna la tarea de aumentar el desempeño del computador. Tras un análisis del programa por medio de la técnica perfilado, usted logró detectar que el programa tiene una fracción no mejorable del 25 %. Usted logró identificar dos opciones de mejora en el computador. La primera consiste en pasar a un esquema multi-núcleo con 4 procesadores y la segunda consiste en implementar la técnica de multihilo simultáneo sobre el procesador actual, para contar con un total de dos hilos. Además, se sabe que en la primera opción se agrega un retardo por comunicación entre los procesadores dado por F(N) = 0,2 * log₂N, donde N es el número de procesadores. Con base en el escenario planteado:
 - Determine el mínimo tiempo teórico de ejecución que puede lograr la aplicación con cualquier mejora imaginable al computador. ¿Qué acciones podría proponer para disminuir aún más el tiempo? (5 puntos)
 - ¿Cuál de las dos opciones recomendaría usted como ingeniero(a) para mejorar el sistema? Justifique su decisión con cálculos y aspectos generales de la arquitectura de computadores. (5 puntos)
 - Determine el nuevo tiempo de ejecución del progama con la mejora planteada. (2 puntos)

Los procesadores multinucleos con memoria compartida permiten acelerar y mejorar el tiempo de ejecución de algoritmos. El hecho de que se tiene una memoria compartida representa diversos desafíos:

Bloqueo de distossementeux recursos: como la memoria es compartida solo 1 núcleo prede escribir en ella al mismo tienpo así que los otros deben esperar.

Repartición de tareas: A la hora de regardir las; notrocciones de una turea preden existir dependencias de que una instrucción que necesite ejecutarse antes que otra, pero esta se encuentra en otro núcleo

Coherencia de datos: Cada núcleo tiene su propia caché y en ellas deben estar los detosmás actualizados. Si un procesador modifica un dato que existe en otras cachés se dete resolver el conflicto.

Comunicación: Entre más núcleos exsten hay más comunicación y se dificulta la comunicación entre procesadores y de se incrementa la distancia física entre ellos.

Potencia: Entre mais procesadores y más recursos existen se incrementa la energía consumida del sistema, testo s: los procesadores agregados son iguales al principal.

La afinidad de caché se refiere a asignar tareas a procesadores considerando las tareas previamente asignadas a cada procesador. Si un procesador trabaja nucho sobre un conjunto de datos A, são cuando hay un conjunto de tureas que requieren el dato A es mejor asignarlas el procesador mencionado, ya que habran menos fallos acade hora de Leer/Escribir dicho conjunto A injuntacia calondo nadoros?

3/5

Para poder aplicar la técnica de multihilo simultaneo
se debe nodificar el procesador paraser Superescalar y que
consigo permita la calendarización dinamica. Esto de bido
a que se debe aprovechar al máximo los con distintos
recursos para asr magular múltiples hilos. Asemas de la creación de bifers de
instruccionos.

Ventajas: Se oculta la latencia, ya que se reduct el

se incrementant la cantidad de sa lidas de instrucciones se incrementant la cantidad de sa lidas de instrucciones esto debido aque hay más hardware que puede proveer distintas salidas al mismo

des ventajas: El diseño se complica y es dificil de
hacer eficiente
sy El incremento de hardro are produce
que el nonsumo de podencia aumente.
que el nonsumo de podencia aumente.

Existe un ILP en los programas limitado
que evita que se puede paralelizar todo
que evita que se puede paralelizar el hardware adicional
el programa. Mo ho siempe se utilizará el hardware adicional

Cuando se selecciona una política de escritura urite through se utiliza el bus de menoria con cada escritura. Est Cuando hay varios procesadores se debe considerar que hay mayor uso del bus lo que incrementa la latencia en escrituras.

5: se selecciona la política write back se dificulta el diseño del sistema, esto debido a la constencia de la existencia de la existencia de la existencia de la existencia de la protocolo que permita mantener las cachés de distitos procesadores coherentes entre si y con memoria.

515

write wrate Read miss/proceldy read alguien Mercaliza la acción event 40 como procesador realiza la acción. フ No se entierch my 5/8

2 x 106 I a /MHZ US CPI F5 = 25% = 0,25 10,25 =4 \ N >00 FP + FS El minimo tiempo teórico es Para disminuir lo avamás se preden implementar Applibliotecas que ayuden a disminuir la fracción perial. También re prede disminuir en modificando el programa para buscaruna mayor paralelización = 1 199 \$ 8,3ms FP+FS+F(N) Velsida argre et presenderaraph Debido a que el computador amejora es inicialmente unigrocesador y de aplicación especifica se asume que se busaa un cambio con el menor costo y de ser posible mejor consumo de potencia. El procesador ya es capaz de realizar calendarización dinámica ya que SMT es una opción, Por estas razones se prefiere la segunda técnica, en donde no hay costos adicionales por modificar el hadware y un posible imenor consumo de potoneja

= 1,6 = 0 6,25 ms/ HZ

()