

Instituto Tecnológico de Costa Rica

Area Académica de Ingeniería en Computadores

(Computer Engineering Academic Area)

Programa de Licenciatura en Ingeniería en Computadores (Licentiate Degree Program in Computer Engineering)

Curso: CE-4302 Arquitectura de Computadores II

(Course: CE-4302 Computer Architecture II)

Profesor: M.Sc. Ing. Jeferson González Gómez.

(Professor)

Semestre: II, 2019

(Semester)

Qüiz No. 3

(Quiz Test No.3)

Fecha: 4 de octubre de 2019

(Date)

Grupo: 1

(Group: 1)

Tema: Paralismo a nivel de datos

(Topic): Data Level Paralelism

Tiempo: 30 minutos (Time: 30 minutes)

Valor: 20pts. (Value: 20 pts.)

Puntos obtenidos:

(Score) Nota:

(Percentage)

Alexis Garriel Nombre del (la) estudiante:

(Student's full name)

Carné: 76/6 085 667

(Student's ID)

INSTRUCCIONES GENERALES.

- Esta evaluación es individual.
- Se permite material de apoyo para esta evaluación siempre y cuando sea de manera escrita.
- Responda de forma clara y ordenada.
- Se recomienda responder este examen corto con lapicero. No se aceptarán reclamos en respuestas hechas a lápiz.
- No se permite el uso del celular para el desarrollo de este examen corto.

Conteste las siguientes preguntas de manera adecuada. Realice el planteo del problema y todos los procedimientos necesarios para llegar a la solución correcta.

- 1. Explique cómo la forma de implementación de las operaciones vectoriales en arquitecturas SIMD afecta el desempeño del sistema y el área del chip (5 pts)
- 2. En un arquitectura vectorial, explique cómo se maneja el control del flujo del programa para realizar ejecución condicional. Mencione además la razón por la que la mayoría de procesadores vectoriales no tienen acceso a saltos dentro de su arquitectura. (5 pts)
- 3. Con base en el siguiente código y asumiendo encadenamiento:

LDV V1, R1, #30 ADDVV V1, V1, V2 MULVS V1, V2, R5 -

SUBVV V3, V5, V1

LDV VO, R1, #80

DIVS VO, V3, RO ADD V1, V0, V3

STRV VO, R4, #30

mult Piv

Determine: a) la cantidad de convoys (3 pts), b) el tiempo de ejecución para un tamaño de vector de 64 datos (3 pts), c) el desempeño del computador que ejecuta el código (en FLOPS), tomando como base una frecuencia de 1GHZ. Asuma que toda operación aritmética (suma, resta, multiplicación y división) es de punto flotante de 32 bits (4 pts).

(1) Exister varias unidades funcionles replicadas, por ejemplo, varias ALV. Esto permite que se realicen varias operaciones al mismo tiempo o la misma operación divida en nódelos. Pebido al acumento de componentes el area del chip incrementa (y su potença + ambien), empleenta aves -> persols/s y enter Las operaciones se realize condicionales se realizan mediante proceson vector booleano (Vm) que define si la operación se vede guarda en el vector resultante (igual se realiza la operación). Se guarda mediante un "AND" para condicionar ATS el guardado. No se tiene acceso debido a que no es necesario y ademas retrasa de las operaciones a realizar (3) E) Lay 3 con voys 3 convoys x 64 2 (97 occlos 3/3 2 Floor recovers tehne 32 cicles trate is 1 s.

3 chime Flop, Ichine, Ichine, Ichich, = DSM Flops
3 Chine 64ciclos 10-95 no intendo.