

26

Instituto Tecnológico de Costa Rica

Área Académica de Ingeniería en Computadores

Programa de Licenciatura en Ingeniería en

Computadores

Curso: CE-4301 Arquitectura de Computadores I

Profesor: Ronald García Fernández

Nombre: Alexis Garriel

Semestre: I, 2019

Examen Final

Fecha: 10 de Junio, 2019

Puntos totales: 100

Puntos obtenidos:___

Carné: 2018085662

Instrucciones Generales

Trabaje individualmente en

Utilice cuaderno de examen u hojas blancas numeradas para resolver la prueba.

• Escriba de manera legible y ordenada.

Sea lo más detallado posible en sus respuestas no deje nada abierto a interpretaciones.

• Utilice bolígrafo para resolver la prueba. No se aceptarán reclamos sobre respuestas con lápiz

El fraude se castiga según estipula el reglamento de enseñanza-aprendizaje del TEC.

Tiempo para resolver la prueba es de 2 horas.

No se permite el uso de celulares o algún otro tipo de dispositivo móvil.

Parte I Teoría [valor 56 puntos]

Responda das siguientes preguntas, sea detallado en sus respuestas, emplee diagramas para elaborar si es necesario, cada pregunta tiene el mismo puntaje (7 puntos)

- 1- Describa en qué consiste la calendarización dinámica, incluya en su descripción: ventajas y desventajas, los cambios requeridos para tener *OOE* en un pipeline tradicional de 5 etapas y relación respecto a excepciones.
- 2- Explique detalladamente cómo se manejan cada una las dependencias (RAW, WAR, etc) en una arquitectura VLIW.
- 3- Explique en qué consisten las siguientes técnicas para mejorar el desempeño de la memoria *DRAM*: Row Buffer, Synchronous DRAM, DRAM Banking. Incluya como se relacionan con los principios de localidad temporal y espacial en cada una.
- 4- Explique detalladamente 2 técnicas para mejorar el desempeño de la memoria caché.
- 5- Describa detalladamente el concepto de *Direct Memory Access*, indicando los modos de operación, y qué beneficios permite respecto al desempeño del sistema.
- 6- Explique cómo se relacionan los conceptos de Memoria Virtual, Multiprogramación, Protección de Memoria.
- 7- Describa que es paginación y una de las técnicas empleadas para el reemp\u00e9azo de p\u00e1ginas, \u00e3Es la t\u00e9cnica descrita afectada por la anomal\u00eda de B\u00e9l\u00e1dy (Explique que es esta anomal\u00eda)?
- 8- Explique que es el Working Set en el contexto de memoria virtual y algún algoritmo para realizar el cálculo de su tamaño.

Parte II Desarrollo [valor 44 puntos]

Resuelva los siguientes ejercicios no omita ningún paso en sus cálculos

- 1- Se desea emplear la especialización de write buffer llamado victim cache para mejorar el desempeño de un sistema que tiene un caché L1 con mapeo directo de 16KB de capacidad, y con un caché L2 4 way set associative de 128KB con las siguientes características:
 - L1 HIT time de 3 ciclos reloj.
 - L1 Miss rate de 7.6%.
 - L2 HIT rate 98%.
 - L2 HIT time 10 ciclos de reloj.
 - El 70% de misses son debido a conflictos y capacidad.
 - El tiempo de acceso a memoria principal es de 50 ciclos de reloj.

De forma experimental se tienen los siguientes resultados para un código particular:

- El victim cache logra eliminar el 90% de los misses por conflicto para L1.
- El victim cache tiene una penalización de 5 ciclos de reloj en caso de HIT.

Respecto al sistema anterior se le pide:

- a- Calcule el AMAT sin uso de victim cache (5 puntos)
- b- Calcule el AMAT con el uso del victim cache (10 puntos)
- c- Mejora o no el AMAT el uso del *victim cache*, si su respuesta es NO justifique como podría mejorar el *victim cache* (5 puntos)
- 2- Se desea diseñar una memoria caché con las siguientes características
 - El ancho de palabra de datos de 8 bytes.
 - El tamaño de la línea de cache de 512 bits.
 - 4-way set associative.
 - Las direcciones son de 48 bits.
 - La capacidad del caché es de 2048 blocks.
 - Los datos son direccionables por media palabra.
- a- ¿Cuál es la capacidad del caché deseado en KB? (4 puntos)
- b- Indique mediante un diagrama la estructura del caché que se desea diseñar, señale los elementos básicos del caché y tamaños de los mismos. (20 puntos)



Pregunta Extra (7 puntos)

Escoja <u>únicamente una</u> de las siguientes preguntas:

- 1- Explique en qué consiste el fenómeno rowhammer.
- 2- Explique cómo se relaciona la ejecución especulativa con alguno de los siguientes problemas: Spectre, Spoiler, Meltdown.
- 3- Describa los diferentes niveles de privilegio descritos en Armv8.
- 4- Describa el algoritmo de manejo de interrupciones del Arm GIC.
- 5- Describa los tipos de especulación implementados en IA-64.

Gaviel Gomez 316 085 662 Arquitectura de Computadores 1

2019, I Ronald Garcia

Parte 1

1. Calendarización dinámica.

Busca utilizar almáximo de cada componente del Lardmare, para ello se aplican técnicas como reordenamiento de instrucciones para que se reduzca el tiempo en idle del procesador. Ademis logua controlar los distentos módulos del hadmare al nismo tiempo.

en menor tiempo.

Es invisible parael programador, ya que se ratio a por hardagre.

desventijas: major consumo de potencia (mas trabajo por modulo) sc incrementa la latencia de algunas instrucciones. Es dependiente del hardune donde se ejecute.

Se debe implementar la unidad de despache de instrucciones, los registros o nodulos que controlan esos los módulos para cada instrucción y la unidad de preordenamiento de datos.

ejecución fuende orden en instrucciones, si se produce una excepción todas las instrucciones anteriores a la instrucción que produce la excepción debenhaber finalizado y todas las instrucción en strucción strucciones siguientes y a realizadas se deben invalidar.

Z) VLIW;

RAW: Se oblocan states para que se lea después de escribir,

hAR: se dete validar quel dato hite sea el correcto

m Aux: se asegura que se reatives en orden correcto, y valoderel valor forch.

Scanned by CamScanner

Bow Buffer: Se argan Attoos Cilas de datos al nismo tienço. ospacial: se traen los datos contiguos al requerido tenjonto se guardan en cache porsi Vuelven aser requeridos.
Synchronous DRAm:
Pham Banking: 117
Relacion Localidad con Localidad
(novementar el famaño del ache: sise incrementa el tama mo se reduce el miss rate, hay más capaçad para amonta almacenar datos.
Assembliadadi modificando (a asociatividad se puede rejunitel trempo de escritura (aumentando asociatividad) pero disminuyendo el tiempo de lectura (almentando asociatividad).
S) Nirect Memory Access: Las direcciones de memoria se majrean en otro lugar, mientres que te el programa de server de server de des
otro lugar. mientres que te el programa direccione sus da los en memoria desde o-n estos rabies son morpeados, & se agrega una dirección K Marin que las instruccione unyan de K>n+K
(d) lara la multiprogramación, ejecución de varios programas se induliza la memoria usatal para asigner la memoria a un programa. O varios.
Appe Appe Podo elaborar mas Appe Podo elaborar mas
App2 \ \[\lambda_{pp1} \]

lagración bloques de dados o instrucciones se separar en paginas al TLB administra ciáles paginas estas cargados, si se losca un dato que nonstá uni, sonse tre la prigina que confiere el dato buscado. clese reemplazar una ya cargada. a clocki se reepylsen la menos usada, se lleva un contedor al no teher la página deserda, se reduce el contador, al tenerla se increments. Si ya es O se reem plaza. se buscan bas Alo -7 No Ch \$10 7 6/1 5 AB/CALED/Clo Pe busean las A/O A/I
Aáginas: clo 6/0 clo 8/0 cp 1 /1 -1 clo /2 0/6 Belady: incrementar la cantidad de pagnas puede no mejorar el tiempo de respuesta. hatécnica es afectada ya que si hay más páginas se deben realizar Mas comparaciones, on Her lleve was tiempo completar un ciclo del relo," Se superie de sele atecta FITO

8) se refiere alas pagna a vitilizar entre las ya virtual Page proc amount (candidad de paginas cargadar) Parte 11 MR 7,61. LI Iway LOKB 143 21. Yway 128KB AMAT = Hitime + missrate · miss possity

AMAT : HT, + MR, + P1 ; P1 = HT2 + MRL + P2 ; P2 = HTR AST 3+1,410+21. (-50) AMAT, : HT, +MR, (HTz+mRz (HTa)) AMAT, = 3 +7,6%. (10 + 2% (>0)) AMAT, = (3,836) Victin cache 11 4 7,6 % Viction Hit=S 10x 4 0,76 4. PI Pt - HTz+ MRZOMPZ+ 901. Ly 6,841. . HTV AMATZ = HET HTI + MRII · P, + MRIZ · REHTV No entrendo su logica 3+0,164. (10+24. (50)) + 6,847. . 5 AMATZ = 3,4256 5/10 Se mejoré el AMAT cond eaché victima 75/6

word = 8B liner = 6/eque = 5121 = 648 /8 words 4-way capacidad 2048 Hopes direccionalle 486 direccionable por medon palabra (4B) Tamaño 2 Tsize = capacidad de bloques + tamaño por bloque Trac = 2048 Tsize = 128KB words-perblock: 64B/80=8E offset = log_ (m-g-6) | 18 | 3 | ty | dor | index | offset | sels: Tsze / namery dir 43 3 index = 15 (17:5) 7 directionable 4B = 321 [49:18]

9)

b)

tag