
第四章 处理器体系结构 ——顺序执行的处理器


教师:郑贵滨 计算机科学与技术学院 哈尔滨工业大学

Y86-64 指令集 1


9 字节 halt nop fn rA rB cmovXX rA, rB rB irmovq V, rB rmmovq rA, D(rB) rA rB 0 D mrmovq D(rB), rA fn rA rB OPq rA, rB fn **Dest** jXX Dest **Dest** call Dest ret pushq rA popq rA



Y86-64 指令集 3




Y86-64 指令集 4



设计硬件模块


■ 组合逻辑

- 计算输入的布尔函数
- 对输入的变化持续做出反应
- 对数据做出操作并实施控制



■ 存储要素

- 存储字节/位
- 可寻址的内存
- 不可寻址的寄存器
- 时钟上升沿触发写入



硬件控制语言

- 非常简单的硬件描述语言
- 只能表达有限的硬件操作: 我们要探索和改进的部分

■ 数据类型

- bool:布尔类型
 - a, b, c, ...
- int:字类型
 - A, B, C, ...
 - 不指定字长---可以是字节, 32-bit的字,等等

■声明

- bool a = *布尔表达式*;
- int A = **整数表达式**;

HCL操作

通过返回值的类型分类

- 布尔表达式
 - 逻辑操作
 - a && b, a || b, !a
 - 字比较
 - A == B, A != B, A < B, A <= B, A >= B, A > B
 - 集合成员
 - A in { B, C, D }
 -与A == B || A == C || A == D一样

■ 字表达式

- 情况表达式
 - [a: A; b: B; c: C]
 - 按顺序评估测试表达式 a, b, c, ...
 - 返回和首次成功测试对应的字表达式A, B, C, ...

SEQ 硬件结构

状态

- 程序计数器 (PC)
- 条件码寄存器 (CC)
- 寄存器文件
- ■内存
 - 访问相同的存储空间
 - 数据: 读/写的程序数据


PC

Fetch

■ 指令: 读取指令


指令流

- 从PC指定的地址读取指令
- 分多个阶段执行
- 更新PC




SEQ各阶段

- 取指 Fetch
 - 从指令存储器读取指令
- 译码 Decode
 - 读程序寄存器
- 执行 Execute
 - 计算数值或地址
- 访存 Memory
 - 读或写数据
- 写回 Write back
 - 写程序寄存器
- PC更新- PC update
 - 更新程序计数器



指令译码



■指令格式

■ 指令字节

icode:ifun

■ 可选的寄存器字节

rA:rB

■ 可选的常数字

valC

执行算术/逻辑操作

OPq rA, rB

6 fn rA rB

均为整数操作

- ■取指
 - 读两个字节
- ■译码
 - 读操作数寄存器
- ■执行
 - 执行操作
 - 设置条件码

■访存

- 无操作
- ■写回
 - 更新寄存器
- ■更新PC
 - PC + 2

各阶段的运算: 算术/逻辑操作

	OPq rA, rB	
取指	icode:ifun ← M₁[PC] rA:rB ← M₁[PC+1] valP ← PC+2	
译码	$valA \leftarrow R[rA]$ $valB \leftarrow R[rB]$	
执行	valE ← valB OP valA Set CC	
访存		
写回	R[rB] ← valE	
更新PC	PC ← valP	

读指令字节 读寄存器字节

计算下一个PC 读操作数A 读操作数B 执行ALU的操作 设置条件码寄存器

结果写回

更新PC

- 把指令的执行过程表示为特殊的阶段序列
- 所有的指令都使用相同的格式来表示

执行rmmovq 指令

rmmovqrA, D(rB)

4 0 rA rB

D

■取指

- 读10个字节
- ■译码
 - 读(2个)操作数寄存器
- ■执行
 - 计算有效地址

■访存

- 写到内存
- ■写回
 - 无操作
- ■更新PC
 - PC + 10

各阶段的运算: rmmovq

	rmmovq rA, D(rB)	
	icode:ifun ← M₁[PC]	
取指	$rA:rB \leftarrow M_1[PC+1]$	
	valC ← M ₈ [PC+2] valP ← PC+10	
译码	$valA \leftarrow R[rA]$	
	valB ← R[rB]	
执行 valE ← valB + valC		
访存	M ₈ [valE] ← valA	
写回		
更新PC	PC ← valP	

读取指令字节读寄存器字节读偏移量D计算下一个PC读操作数A读操作数B计算有效地址

把数值写入内存

更新PC

■ 利用ALU计算内存的有效地址

执行popq

popq rA b 0 rA F

■取指

■ 读两个字节

■译码

■ 读栈指针(RSP)

■执行

■ 栈指针加8

■访存

■ 从栈指针旧值(没有加8 的)所指内存处读取

■写回

- 更新栈指针
- 结果写到寄存器(rA)

■PC更新

PC+2

各阶段的运算: popq

	popq rA	
取指	icode:ifun $\leftarrow M_1[PC]$ rA:rB $\leftarrow M_1[PC+1]$ valP $\leftarrow PC+2$	
译码	$valA \leftarrow R[\$rsp]$ $valB \leftarrow R[\$rsp]$	
执行	valE ← valB + 8	
访存	valM ← M ₈ [valA]	
写回 R[%rsp] ← valE R[rA] ← valM		
更新PC	PC ← valP	

- 读指令字节 读寄存器字节
- 计算下一个PC 读栈指针 读栈指针 栈指针加8

从栈里读数据 更新栈指针 结果写回 更新PC

- 利用ALU来增加栈指针
- 必须更新两个寄存器
 - 弹出的数据存到rA
 - 新的栈指针值存到rsp

执行条件传送指令

cmovXX rA, rB 2 fn rA rB

■取指

■ 读2个字节

■译码

■ 读操作数寄存器

■执行

■ 如果条件不成立,则把 目的寄存器设为0xF

■访存

■ 无操作

■写回

■ 更新寄存器(或无操作)

■更新PC

PC+2

各阶段的运算: Cond. Move

	cmovXX rA, rB	
取指	icode:ifun ← M₁[PC] rA:rB ← M₁[PC+1]	
	valP ← PC+2	
译码	valA ← R[rA] valB ← 0	
执行	valE ← valB + valA If! Cond(CC,ifun) rB ←0xF	
访存	ii : Cond(Co,iidii) ID — OXI	
写回	R[rB] ← valE	
更新PC	PC ← valP	

读指令字节 读寄存器字节

计算下一个PC 读操作数A

利用ALU传递valA (阻止寄存器更新)

结果写回

更新PC

- 读rA寄存器并通过ALU向后传递
- 通过将目的寄存器设为0xF来取消传送
 - 如果条件码和传送条件表明无需传送数据

执行跳转指令——Jmps

jxx Dest fall thru:	7 fn	Dest	Not taken
target:	XXXX		Taken

■取指

- 读9个字节
- PC+9

■译码

■ 无操作

■执行

■ 根据跳转条件和条件码 来决定是否选择分支

■访存

■ 无操作

■写回

无操作

■更新PC

如选择分支,将Dest设为PC 的值;如不选择分支,则PC 设为增加之后的PC值

各阶段的运算: Jumps

	jXX Dest	
07+C	icode:ifun ← M₁[PC]	读指令字节
取指	valC ← M ₈ [PC+1] valP ← PC+9	读目的地址 Fall through address
译码		
执行	Cnd ← Cond(CC,ifun)	是否选择分支
访存		
写回		
更新PC	PC ← Cnd ? valC : valP	更新PC

- 计算两个地址
- 根据条件码和分支条件作出选择

执行 call指令

call Dest 8 0 Dest return: xxxx target: xxxx

■取指

- 读9个字节
- PC+9

■译码

■ 读栈指针

■执行

■ 栈指针减8

■访存

■ 把增加后的PC值写到新 的栈指针指向的位置

■写回

■ 更新栈指针

■更新PC

■ PC设为Dest(目的地址)

各阶段的运算: call

	call Dest	
取指	icode:ifun $\leftarrow M_1[PC]$ valC $\leftarrow M_8[PC+1]$ valP $\leftarrow PC+9$	
译码	valB ← R[%rsp]	
执行	valE ← valB + –8	
访存	$M_8[valE] \leftarrow valP$	
写回	R[%rsp] ← valE	
PC更新	PC ← valC	

读指令字节

读目的地址 计算返回指针

读栈指针 栈指针减8

返回值进栈 更新栈指针

PC指向目的地址

- 利用ALU减少栈指针
- 存储增加后的PC

执行ret指令

ret 90
return: xxxx

■取指

■ 读一个字节

■译码

- 读栈指针
- ■执行
 - 栈指针加8

■访存

- 通过原栈指针读取返回 地址
- ■写回
 - 更新栈指针
- ■更新PC
 - PC指向返回地址

各阶段的运算: ret

	ret	
取指	icode:ifun ← M₁[PC]	
译码	valA ← R[%rsp] valB ← R[%rsp]	
执行	valE ← valB + 8	
访存	valM ← M ₈ [valA]	
写回	R[%rsp] ← valE	
更新PC	PC ← valM	

读指令字节

- 读操作数栈指针 读操作数栈指针 栈指针增加
- 读返回地址 更新栈指针 PC指向返回地址

- 利用ALU增加栈指针的值
- 从内存中读取返回地址

各阶段的运算

		OPq rA, rB
	icode,ifun	icode:ifun ← M₁[PC]
取指	rA,rB	$rA:rB \leftarrow M_1[PC+1]$
4X16	valC	
	valP	valP ← PC+2
译码	valA, srcA	$valA \leftarrow R[rA]$
计计划	valB, srcB	$valB \leftarrow R[rB]$
执行	valE	valE ← valB OP valA
	Cond code	Set CC
访存	valM	
写回	dstE	$R[rB] \leftarrow valE$
	dstM	
更新PC	PC	PC ← valP

- 所有的指令有相同的格式
- 每一步计算的内容有区别

各阶段的运算

		call Dest
	icode,ifun	icode:ifun ← M₁[PC]
取指	rA,rB	
4X1日	valC	$valC \leftarrow M_8[PC+1]$
	valP	valP ← PC+9
译码	valA, srcA	
F##J	valB, srcB	$valB \leftarrow R[\$rsp]$
执行	valE	valE ← valB + -8
	Cond code	
访存	valM	$M_8[valE] \leftarrow valP$
写回	dstE	R[%rsp] ← valE
	dstM	
更新PC	PC	PC ← valC

读指令字节 [读寄存器字节] 读常数字 计算下一个PC [读操作数A] 读操作数B 执行ALU的操作 [设置条件码寄存器] 内存读写 ALU的运算结果写回 [内存结果写回] 更新PC

- 所有指令遵循相同的一般模式
- 区别在于每一步计算的不同

计算的数值

■取指

icode 指令码

ifun 指令功能

rA 指令指定的寄存器A

rB 指令指定的寄存器B

valC 指令中的常数

valP 增加后的PC值

■译码

srcA 寄存器A的ID

srcB 寄存器B的ID

dstE 目的寄存器E

dstM 目的寄存器M

valA 寄存器A的值

valB 寄存器B的值

■执行

■ valE ALU运算结果


■ Cnd 是否跳转/传送的标识


■访存

■ valM 来自内存的数值


SEQ 硬件结构

- 浅蓝色方框: 硬件单元
 - 如内存、ALU等
- 灰色方框: 控制逻辑块
 - 用HCL语言描述
- **白色的圆圈** 线路名字(信号标签), 而非硬件单元
- 粗线: 64位(bit)的字数值
- 细线: 4-8位的数值
- 虚线: 1位的数据






取指逻辑



■ 预定义的单元

- PC: 存储PC的寄存器
- 指令内存: 读10个字节 (PC to PC+9)
 - 发出地址无效的信号
- Split: 把指令字节分为icode和ifun
- Align: 获取指令中rA, rB 和valC的字段

取指逻辑



■ 控制逻辑

- Instr. Valid: 指令是否有效?
- icode, ifun: 指令地址无效时生成no-op指令
- Need regids: 指令是否有寄存器字节?
- Need valC: 指令是否有常数字?

PC

Determine instruction code int icode = [imem_error: INOP; 1: imem_icode;];

1: imem ifun;

int ifun = [

];

Determine instruction function

imem error: FNONE;

HCL描述的取指控制逻辑

9 字节 halt nop cmovXX rA, rB fn rA rB rB irmovq V, rB rArB rmmovq rA, D(rB) rA rB mrmovq D(rB), rA D fn rA rB OPq rA, rB fn **Dest** jXX Dest **Dest** call Dest ret pushq rA popq rA

HCL描述的取指控制逻辑

```
bool need_regids = icode in
    { IRRMOVQ, IOPQ, IPUSHQ, IPOPQ,
        IIRMOVQ, IRMMOVQ, IMRMOVQ };

bool instr_valid = icode in
        { INOP, IHALT, IRRMOVQ, IIRMOVQ,
        IRMMOVQ, IMRMOVQ, IOPQ, IJXX, ICALL,
        IRET, IPUSHQ, IPOPQ };
```

译码逻辑

■ 寄存器文件


- 读端口 A, B
- 写端口 E, M
- 地址为寄存器的ID或 15 (0xF,无法访问)

■ 控制逻辑

- srcA, srcB: 读端口地址
- dstE, dstM: 写端口地址

■ 条件信号

- Cnd: 标明是否触发条件传送
 - 在执行阶段计算出Cnd条件信号



SrcA——读取valA用的寄存器ID

```
OPq rA, rB
                       译码
                                                      读操作数A
                             valA \leftarrow R[rA]
                       译码
   cmovXX rA, rB
                                                      读操作数A
                             valA \leftarrow R[rA]
   rmmovq rA, D(rB) 译码
                                                      读操作数A
                             valA \leftarrow R[rA]
                       译码
                                                      读栈指针
                             valA \leftarrow R[\$rsp]
   popq rA
                       译码
   jXX Dest
                                                      无操作数
                       译码
                                                      无操作数
   call Dest
                                                      读栈指针
                       译码
                             valA \leftarrow R[\$rsp]
   ret
int srcA = [
           icode in { IRRMOVQ, IRMMOVQ, IOPQ, IPUSHQ } : rA;
           icode in { IPOPQ, IRET } : RRSP;
           1: RNONE; # 不需要寄存器
           ];
```

dstE——写回的目的寄存器ID

```
OPq rA, rB
                                               结果写回
                        R[rB] \leftarrow valE
                    写回
                                               有条件的写回结果
cmovXX rA, rB
                        R[rB] \leftarrow valE
                    写回
rmmovq rA, D(rB)
                    写回
                                               无
popq rA
                        R[\$rsp] \leftarrow valE
                                               更新栈指针
                    写回
jXX Dest
                                               无
                    写回
                        |R[\$rsp] \leftarrow valE
                                               更新栈指针
call Dest
                    写回
                        |R[\$rsp] \leftarrow valE
                                               更新栈指针
ret
                    写回
    int dstE = [
           icode in { IRRMOVQ } && Cnd : rB;
           icode in { IIRMOVQ, IOPQ} : rB;
           icode in { IPUSHQ, IPOPQ, ICALL, IRET } : RRSP;
           1: RNONE; #不写任何寄存器
    ];
```


执行逻辑

单元

- ALU
 - 实现四种所需的功能
 - 生成条件码数值
- CC
 - 含三个条件码位的寄存器
- cond

控制逻辑

- Set CC: 是否加载条件码寄存器
- ALU A: ALU的输入A
- ALU B: ALU的输入B
- ALU fun: ALU执行哪个功能



ALU的输入A

OPq rA, rB	执行 valE ← valB OP valA
cmovXX rA, rB	执行 valE ← 0 + valA
rmmovq rA, D(rB)	执行 valE ← valB + valC
popq rA	执行 valE ← valB + 8
jXX Dest	执行
call Dest	执行 valE ← valB + -8
ret	执行 valE ← valB + 8

执行ALU的操作 通过ALU传送数据A 计算有效地址 增加栈指针的值 无操作 减少栈指针的值 增加栈指针的值

```
int aluA = [
    icode in { IRRMOVQ, IOPQ } : valA;
    icode in { IIRMOVQ, IRMMOVQ, IMRMOVQ } : valC;
    icode in { ICALL, IPUSHQ } : -8;
    icode in { IRET, IPOPQ } : 8;
    # 其他指令不需要ALU
```


ALU操作

OPq rA, rB	执行	valE ← valB OP valA	执行ALU的操作
cmovXX rA, rB	执行	valE ← 0 + valA	通过ALU传送数据A
rmmovl rA, D(rB)	执行	valE ← valB + valC	计算有效地址
popq rA	执行	valE ← valB + 8	增加栈指针的值
jXX Dest	执行		无操作
call Dest	执行	valE ← valB + -8	减少栈指针的值
ret	执行	valE ← valB + 8	增加栈指针的值

```
int alufun = [
    icode == IOPQ: ifun; # IOPQ表示 Opq指令
    1: ALUADD;
];
```

访存逻辑


- ■访存
 - 读、写内存里的数据字 instr_valid imem erro
- 控制逻辑
 - stat: 指令状态是什么?
 - Mem. read: 是否读数据字?
 - Mem. write: 是否写数据字?
 - Mem. addr.: 选择地址
 - Mem. data.: 选择数据



指令状态

控制逻辑

■ stat: 指令状 态是什么?



■ 确定指令状态码

int Stat = [

imem_error || dmem_error : SADR;#地址异常

!instr_valid: SINS;#非法指令异常

icode == IHALT: SHLT; #halt状态

1: SAOK; #正常操作


];

内存地址

```
OPq rA, rB
                   访存
                                                     无操作
rmmovq rA,D(rB) 访存
                                                     数据写入内存
                             M_8[valE] \leftarrow valA
                   访存
                             valM \leftarrow M_8[valA]
                                                     从栈里读取数据
popq rA
                                                     无操作
jXX Dest
                   访存
                                                     返回值入栈
                             M_8[valE] \leftarrow valP
                   访存
call Dest
                                                     读返回地址
                   访存
                             valM \leftarrow M_8[valA]
ret
int mem_addr = [
       icode in { IRMMOVQ, IPUSHQ, ICALL, IMRMOVQ } : valE;
       icode in { IPOPQ, IRET } : valA;
       #其他指令不需要地址
```


];

读内存



bool mem_read = icode in { IMRMOVQ, IPOPQ, IRET };

更新PC的逻辑




- 新PC
 - 选取下一个PC值
- 条件信号
 - Cnd: 标明是否触发条件跳转
 - 在执行阶段计算出Cnd条件信号

更新PC

```
OPq rA, rB
                      更新PC
                                                         更新PC
                               PC \leftarrow valP
rmmovq rA, D(rB)
                      更新PC
                                                         更新PC
                               PC \leftarrow valP
popq rA
                      更新PC
                               PC ← valP
                                                         更新PC
jXX Dest
                      更新PC
                               PC \leftarrow Cnd ? valC : valP
                                                         更新PC
                                                         PC设为目的地址
call Dest
                      更新PC
                               PC \leftarrow valC
                                                         PC设为返回地址
ret
                      更新PC
                               PC \leftarrow valM
```

```
int new_pc = [
    icode == ICALL : valC;
    icode == IJXX && Cnd : valC;
    icode == IRET : valM;
    1 : valP;
];
```

SEQ 操作#1



■ 组合逻辑 无需时序控制

- ALU
- 控制逻辑
- 读内存
 - 指令内存
 - 寄存器文件(读)
 - 数据内存(读)

■ 状态单元(存储设备)


时钟寄存器

- 程序计数器PC
- 条件码寄存器 随机访问存储器
- 数据内存(写)
- 寄存器文件(写)

都在时钟上升沿时更新

SEQ 操作 #2


周期 1 周期 2 周期 3 周期 4 时钟 irmovq \$0x100,%rbx #%rbx \leftarrow 0x100 0x000: 周期 1: irmovq \$0x200,%rdx # %rdx $\leftarrow 0x200$ 0x00a: 周期 2: addg %rdx,%rbx # %rbx \leftarrow 0x300 CC \leftarrow 000 周期 3: 0x014:je dest 0x016: # Not taken 周期 4: 0x01f: **rmmovq** %**rbx**,0(%**rdx**) # M[0x200] \leftarrow 0x300 周期 5:



- 依据第二条irmovq指 令设置的状态
- 组合逻辑开始对状 态的变化作出反应

SEQ 操作 #3

周期 1 周期 2 周期 4 周期 3 时钟 irmovq \$0x100,%rbx #%rbx $\leftarrow 0x100$ 0x000: 周期 1: irmovq \$0x200,%rdx # %rdx $\leftarrow 0x200$ 0x00a: 周期 2: addg $\sqrt[6]{r}$ dx, $\sqrt[6]{r}$ bx # $\sqrt[6]{r}$ bx $\leftarrow 0$ x300 CC $\leftarrow 000$ 周期 3: 0x014:je dest 0x016: # Not taken 周期 4: 0x01f: **rmmovq** %**rbx**,0(%**rdx**) # M[0x200] \leftarrow 0x300 周期 5:




- 依据第二条irmovq 指令设置的状态
- 组合逻辑是addq指 令生成的结果

%rbx**←**0x300

SEQ 操作 #4

周期 1 周期 2 周期4 周期 3 时钟 irmovq \$0x100,%rbx #%rbx \leftarrow 0x100 0x000: 周期 1: irmovq 0x200,%rdx # %rdx $\leftarrow 0x200$ 0x00a: 周期 2: addg %rdx,%rbx # %rbx \leftarrow 0x300 CC \leftarrow 000 周期 3: 0x014:je dest 0x016: # Not taken 周期 4: 0x01f: **rmmovq** %**rbx**,0(%**rdx**) # M[0x200] \leftarrow 0x300 周期 5:



- 依据addq指令设置状态
- 组合逻辑**开始**对 状态的变化作出 反应

SEQ 操 作

#5


周期 1: 0x000: irmovq \$0x100,%rbx # %rbx ← 0x100

周期 2: 0x00a: irmovq \$0x200,%rdx # %rdx ← 0x200

周期 3: 0x014: addq %rdx,%rbx # %rbx ← 0x300 CC ← 000

周期 4: 0x016: je dest # Not taken

周期 5: **0x01f:** rmmovq %rbx,0(%rdx) # M[0x200] ← 0x300



- 依据addq指令设 置状态
- 组合逻辑是je指 令生成的结果

SEQ 总结

- 实现
 - 把每条指令表示成一系列简单的阶段(步骤)
 - 每种指令类型都遵循相同的统一流程
 - 整合寄存器、内存、预设的组合逻辑块
 - 用控制逻辑连接成一个整体
- 不足的地方
 - 信号必须在一个周期内,传播经过所有阶段:指令内存、 寄存器文件、ALU以及数据内存
 - 时钟必须非常慢——实际使用起来太慢
 - 硬件单元只在时钟周期的一部分时间内活动(被使用)