
SOC 设计第六周作业 (12 道题目)

姓名:罗福杰

学号: 3120305208

班级: S0078


1、请画出以下程序综合后的电路图,并写 Testbench,画出仿真波形:




代码如下:

```
Module
                                                                   Testbench
module lianxi01(clk,q_init,q0,q1,q2);
                                              timescale 1ns/1ns
input clk;
                                              module lianxi01_tb();
                                              reg clk,q_init;
input q_init;
output q0,q1,q2;
                                              parameter CYCLE = 20;
                                              lianxi01
reg q0,q1,q2;
always@(*)begin
                                              uut(.clk(clk),.q_init(q_init),.q0(q0),.q1(q1),.q2(q2));
                                              initial begin
     q0 = q init;
     q1 = q_init;
                                                   clk = 0:
     q2 = q_init;
                                                   forever
                                                   #(CYCLE/2)
end
always@(posedge clk)begin
                                                   clk =~clk;
     q0 <= ~q2;
                                              end
     q1 <= q0;
                                              initial begin
     q2 \ll q1;
                                                   # 1
end
                                                   q_init = 0;
                                             end
endmodule
                                              <u>end</u>module
```

将 q0,q1,q2 初始化为 0, 然后开始仿真, 得到的仿真波形图如下:



将 q0,q1,q2 初始化为 1,然后开始仿真,得到的仿真波形图如下:



2. 根据 HA 模块程序,写出引用 HA 模块描述 FA 模块的 Verilog 程序及其 Testbench, 画出仿真波形。

代码如下:

Module	Testbench
module HA(A,B,S,C);	module lianxi02_tb();
input A,B;	reg A,B,Ci;
output S,C;	wire Co,S;
assign $\{C,S\} = A + B$;	lianxi02 lianxi(.A(A),.B(B),.Ci(Ci),.Co(Co),.S(S));
endmodule	initial begin
	#1
module lianxi02(A,B,Ci,Co,S);	A = 0; B=0; Ci=0;
input A,B,Ci;	#10
output Co,S ;	A = 1; B=1; Ci=0;
reg Co,S ;	#15
wire cout1,cout2,S1,FA; //定义中间变量	A = 0; B=1; Ci=1;
	#8
HA ha1(.A(A),.B(B),.S(FA),.C(cout1));	A = 1; B=1; Ci=1;
HA ha2(.A(FA),.B(Ci),.S(S1),.C(cout2));	#10
always@(*)begin	A = 1; B=0; Ci=1;
Co = cout1 cout2;	#10
S = S1;	A = 0; B=0; Ci=1;
end	end
endmodule	endmodule

结果如下图:



结果分析: 在这个例子中, 进行了五段时间的仿真, 分别是:


- 1) A = 0; B=0; Ci=0: 当三者都为 0 时,输出 Co和 S也为 0,验证正确;
- 2) A = 1; B=1; Ci=0: 此时 HA1 输出的为 cout1=1,FA=0, HA2 输出的 cout2=0,S1=0,则 Co 是 cout1 或 cout2,结果为 1,S=S1=0,验证正确;
- 3) A = 0; B=1; Ci=1: 此时 HA1 输出的为 cout1=0,FA=1,HA2 输出的 cout2=1,S1=0,则 Co 是 cout1 或 cout2,结果为 1,S=S1=0,验证正确;
- 4) A = 1; B=1; Ci=1: 此时 HA1 输出的为 cout1=1,FA=0, HA2 输出的 cout2=0,S1=1,则 Co 是 cout1 或 cout2,结果为 1,S=S1=1,验证正确;
- 5) A = 1; B=0; Ci=1: 此时 HA1 输出的为 cout1=0,FA=1,HA2 输出的 cout2=1,S1=0,则 Co 是 cout1 或 cout2,结果为 1,S=S1=0,验证正确;
- 6) A = 0; B=0; Ci=1: 此时 HA1 输出的为 cout1=0,FA=0, HA2 输出的 cout2=0,S1=1,则 Co 是 cout1 或 cout2,结果为 0,S=S1=1,验证正确;

3. 设计一奇偶校验位生成电路,输入八位总线信号 bus,输出奇校验位 odd 信号,偶校验位 even 信号,写 Testbench,并画出仿真波形。


代码如下:

Module	Testbench
module lianxi03(bus,even,odd);	module lianxi03_tb(); reg[7:0] bus;
input bus;	wire even,odd; lianxi03 lianxi(.bus(bus),.even(even),.odd(odd));
output even,odd;	initial begin #1
reg even,odd;	bus = 8'b00000000;
always@(*)begin	# 10 bus = 8'b10110101;
even = ^bus;	# 10 bus = 8'b00110110;
odd = ^~bus;	# 10 bus = 8'b11111111;
end	#10
endmodule	bus = 8'b00000001; end
	endmodule

用到逻辑操作的知识点:



仿真结果如下图:



结果说明:


- 1) 当 bus 里含奇数个 1 时, even=1, odd=0;
- 2) 当 bus 里含偶数个 1 时, even=0, odd=1。

4. 利用一个 1MHz 的输入时钟 clk,设计一个带复位端且对输入时钟 clk 进行三分频模块,写 Testbench,并画出仿真波形。设计要求:复位信号为异步复位、低电平有效。

三分频(时钟为 1MHz, 占空比为 2/3)代码如下:

Module	Testbench
module lianxi04(clk,reset,dout);	`timescale 1ns/1ns
input clk,reset;	module lianxi04 tb();
output dout;	reg clk,reset;
reg dout;	wire out;
reg[1:0] count;	parameter CYCLE = 1000;
always@(posedge clk or negedge reset)begin	parameter erece = 1000,
if(reset == 1'b0) begin	lianxi04 lianxi(.clk(clk),.reset(reset),.dout(out));
dout <= 0;	
count <= 2'b00;	initial begin
end	clk = 0;
else begin	forever
if(count == 0)begin	# (CYCLE/2)
dout <= ~dout;	clk = ~clk;
count <= count + 1'b1;	end
end	
else if(count == 2)begin	initial begin
dout <= ~dout;	# (2*CYCLE)
count <= 2'b00;	reset = 0;
end	# CYCLE
else begin	reset = 1;
count <= count + 1'b1;	end
end	endmodule
end	
end	
endmodule	


时钟为 1MHz, 占空比为 2/3 的三分频仿真结果如下:



三分频(时钟为 1MHz,占空比为 50%)代码如下:

```
Module
                                                                         Testbench
module lianxi04_3(input clk, input arst, output
                                                      timescale 1ns/1ns
clk div);
                                                      module lianxi04 3 tb();
parameter N = 3;
                                                      reg clk,reset;
reg [2:0] cnt;
                                                      wire out;
                                                      parameter CYCLE = 1000;
reg clk_a;
reg clk_b;
                                                      lianxi04_3 lianxi_3(
wire clk_c;
                                                           .clk(clk),
always@(posedge clk or negedge arst)
                                                           .arst(reset),
                                                           .clk_div(out)
begin
     if(arst == 1'b0)
                                                           );
          cnt <= 0;
     else if(cnt == N-1)
                                                      initial begin
                                                           clk = 0;
          cnt <= 0;
                                                           forever
     else
          cnt <= cnt + 1;
                                                           # (CYCLE/2)
end
                                                           clk = {}^{\sim}clk;
                                                      end
always@(posedge clk or negedge arst)
                                                      initial begin
begin
                                                           # (2*CYCLE)
     if(arst == 1'b0)
                                                           reset = 0;
          clk_a<= 0;
     else if(cnt == (N-1)/2 \mid \mid cnt == N-1)
                                                           # CYCLE
          clk_a<= ~clk_a;
                                                           reset = 1;
     else
                                                      end
                                                      endmodule
          clk_a<= clk_a;
always@(negedge clk or negedge arst)
begin
     if(arst == 1'b0)
          clk_b <= 0;
     else
          clk_b <= clk_a;
assign clk_c = clk_a | clk_b;
//N[0]=1 奇数,否则偶数
assign clk_div = N[0] ? clk_c : clk_a;
endmodule
```

时钟为 1MHz, 占空比为 50% 的三分频仿真结果如下:




5. 用 verilog 语言实现一个输出脉冲,要求是 12 个时钟周期是低电平、5 个时钟周期是高电平,写 Testbench,并画出仿真波形。


代码如下:

```
Module
                                                                      Testbench
module lianxi05(clk,reset,dout);
                                                    timescale 1ns/1ns
input clk,reset;
                                                   module lianxi05 tb();
output dout;
                                                   reg clk,reset;
reg dout;
reg[4:0] count1;
                                                   wire dout;
                                                   parameter CYCLE =10;
always@(posedge clk or negedge reset)begin
                                                   parameter RST_TIME =2;
if(reset == 1'b0)begin
                                                   lianxi05
     dout<=1'b0;
                                                   lianxi_05(.clk(clk),.reset(reset),.dout(dout));
     count1 <= 5'd0;
                                                   initial begin
end
else begin
                                                         clk = 0;
if(count1 == 5'd0)begin
                                                         forever
     dout <= ~dout;
                                                         # (CYCLE/2)
     count1 <= count1 + 1'b1;
                                                         clk = ~clk;
else if(count1 == 5'd5) begin
     dout <= ~dout;
                                                   initial begin
     count1 <= count1 + 1'b1;
                                                         reset = 1;
                                                         # 2
     end
else if(count1 == 5'd16)begin
                                                         reset = 0;
                                                         # (CYCLE * RST TIME)
     dout <= dout;
     count1 <= 5'd0;
                                                         reset = 1;
                                                    end
     end
else begin
                                                   endmodule
     count1 <= count1 +1;
end
end
end
<u>endmo</u>dule
```

仿真波形图如下:



将波形放大,方便验证:(由图可知,设计的模型符合设计要求)




6. 设计一个带控制端的逻辑运算电路,采用调用 function 函数的方式,分别完成正整数的平方、立方和阶乘的运算。编写测试模块,并给出仿真波形。

设输入的数据为三位数(0-7之间的正整数),代码如下:

```
Module
                                                                Testbench
module lianxi06(in,s,out);
                                          timescale 1ns/1ns
                                          module lianxi06_tb();
input[2:0] in;
input[1:0] s;
                                          reg [2:0] num in;
output[12:0] out;
                                          reg [1:0] select_mode;
reg [12:0] out;
                                          wire[12:0] num_out;
always@(*)begin
    case(s)
                                          lianxi 06 6(.in(num in),.s(select mode),.out(num out));
          2'b00: out <= 0;
          2'b01: out <= square(in);
          2'b10: out <= cube(in);
                                          initial begin
          2'b11: out <= factorial(in);
                                               #1
          //default:out<= 0;
                                               num in = 3'b000;
     endcase
                                               select_mode = 2'b00;
end
                                               # 10
function [12:0] square;
                                               num in = 3'b101;
     input[2:0] x;
                                               select_mode = 2'b01;
     assign square = x*x;
                                               # 10
endfunction
                                               num in = 3'b100;
function [12:0] cube;
                                               select mode = 2'b10;
                                               # 10
    input[2:0] y;
     assign cube = v*v*v;
                                               num in = 3'b101;
endfunction
                                               select_mode = 2'b11;
function [12:0] factorial;
                                               # 10
     input[2:0] z;
                                               num in = 3'b110;
    reg [2:0] index;
                                               select_mode = 2'b00;
                                          end
     begin
                                          endmodule
     factorial = z?1:0;
     for(index
2;index<=z;index=index+1)
          factorial = index*factorial;
     end
endfunction
endmodule
```

得到仿真的波形图如下:



结果分析:


```
当 num_in=0,select_mode =00 时,归 0 模式,num_out =0,正确;
当 num_in=5,select_mode =01 时,平方模式,num_out =h19=16*1+9=25,正确;
当 num_in=4,select_mode =10 时,立方模式,num_out =h40=16*4+0=64,正确;
当 num_in=5,select_mode =11 时,阶乘模式,num_out =h78=16*7+8=125,正确;
当 num_in=6,select_mode =00 时,归 0 模式,num_out =0,正确;
```

7. 设计一个串行数据检测器,要求是:连续 4 个或 4 个以上的 1 时输出为 1,其它输入情况下为 0。采用 FM 状态机编写该模块及测试模块,并存储仿真波形为 data_detect.vcd 文件。画出状态图如下:(用笔画)

代码如下:

```
Module
                                                                                Testbench
                                                            `timescale 1ns / 1ns
module lianxi07(x,z,clk,rst,state);
                                                           module lianxi07_tb();
input x,clk,rst;
                                                           reg clk, rst,x;
output z:
output[2:0] state;
                                                           wire[2:0] state;
reg[2:0] state;
                                                           wire z;
                                                           always #10 clk=~clk;
wire z;
                                                           always @(posedge clk)
parameter IDLE=3'd0,A=3'd1,B=3'd2,C=3'd3,D=3'd4;
assign z = ((state = C \&\& x = 1)) | (state = D \&\& x = 1))?1:0;
                                                                 begin
                                                                       x <= {\$random} \%2;
always @(posedge clk or negedge rst)
begin
                                                           initial
    if(rst==1'b0) state<=IDLE;
                                                                 begin
    else
                                                                       clk=0;
         casex(state)
             IDLE: if(x==1) state<=A;
                                                                       rst=1;
                    else state<=IDLE;
                                                                       #2 rst=0;
                                                                       #10 rst=1;
                    if(x==1) state<=B;
             A:
                    else state<=IDLE;
                                                                       #1000 $stop;
                                                                 end
             B:
                    if(x==1) state<=C;
                                                           initial
                    else state<=IDLE;
             C:
                    if(x==1) state<=D;
                                                                 begin
                                                                       $dumpfile("lianxi07_dumpfile.vcd");
                    else state<=IDLE;
                    if(x==1) state<=D;
                                                                       $dumpvars;
                    else state<=IDLE:
                                                                 end
             default: state<=IDLE;
                                                           lianxi07
                                                           lianxi_07(.x(x),.z(z),.clk(clk),.rst(rst),.state(state));
         endcase
end
                                                           endmodule
```

仿真结果:




由波形可以看出,当出现 4 个或 4 个以上连 1 的时候,输出 1,否则输出 0,符合题目的要求。

保存的波形文件如下: 于是生成 vcd 文件,此时可通过 vcd2wlf 转换为 wlf格式,在 modelsim 中方便查看输入:

"vcd2wlf data_detect.vcd data_detect.wlf" + "vsim -view data_detect.wlf"




8. 根据时序图写 verilog 代码,已知时钟信号 clk 和输入信号 a,要获得如图所示的 b.编写该模块及测试模块,并存储仿真波形为 b.vcd 文件。



代码如下:

Module	Testbench
module lianxi08(clk,a,b);	`timescale 1ns/1ns
input clk,a;	module lianxi08_tb(); reg clk,a; wire b;
output b;	lianxi08 lianxi_08(.clk(clk),.a(a),.b(b));
reg b;	always #4 clk =~clk; initial begin
always@(a)begin	clk = 0; a = 0;
b <= 1'b1;	#13 a = 1;
end	#34
always@(posedge clk)begin	a =0; # 17
if(b==1'b1)begin	a =1; #21
b<=1'b0;	a = 0; end
end	initial begin
end	\$dumpfile("lianxi08_b.vcd");
endmodule	\$dumpvars ; end endmodule

仿真结果如下:



由仿真结果可知,当 a 信号发生变化(包括上升沿和下降沿)的那一刻,B 的值立即变化为 1,等到时钟信号 clk 的下一个上升沿到来时,B 的值恢复为 0。由此验证了模型设计符合要求。

保存的 VCD 文件如下图:

:电脑 > 新加卷 (E:) > study > My_Code > SOC > SOC_Project						
名称	修改日期	类型	大小			
lianxi08.v.bak	2020/10/28 15:15	BAK 文件	1 KB			
lianxi08_b.vcd	2020/10/28 15:35	VCD 文件	3 KB			
lianxi08_tb.v	2020/10/28 15:28	V 文件	1 KB			

9. 编写代码完成 5 个 8bits 输入数据的比较排序,输入任意 8 个数据,输出数据为中间值 (先比较排列),并编写 Testbench。

输入信号定义: clk: 时钟输入; ngreset: 复位信号; data0、data1······data4: 输入数据 8bits 输出信号定义: middata: 输出数据 8bits, 中间值

1)两个数比较采用子模块实现;2)两个数比较调用 task 方式;3)两个数比较定义为 function;

代码如下:

```
Module
                                                                              Testbench
module lianxi09 compare(a,b,out);
                                                                `timescale 1ns/1ns
input [7:0] a,b;
                                                                module lianxi09 tb();
output out;
                                                                reg clk,ngreset;
                                                                reg [7:0] data0,data1;
assign out = (a>b)?1:0;
endmodule
                                                                reg [7:0] data2,data3,data4;
                                                                wire [7:0] middata;
module lianxi09(clk,ngreset, data0,data1,data2,data3,
     data4, middata);
                                                                lianxi09 lianxi 09(.clk(clk),
input clk,ngreset;
                                                                      .ngreset(ngreset),
input [7:0] data0,data1,data2,data3,data4;
                                                                      .data0(data0),.data1(data1),
output [7:0] middata;
                                                                     .data2(data2),
                                                                     .data3(data3),.data4(data4),
reg [7:0] middata;
reg [2:0] com 0,com 1,com 2,com 3,com 4;
                                                                     .middata(middata));
wire out0_1,out0_2,out0_3,out0_4;
                                                                always #4 clk =~clk;
wire out1_0,out1_2,out1_3,out1_4;
                                                                initial begin
wire out2_0,out2_1,out2_3,out2_4; wire out3_0,out3_1,out3_2,out3_4;
                                                                     ngreset = 1;
                                                                     # 10
wire out4 0,out4 1,out4 2,out4 3;
                                                                     ngreset = 0;
                                                                     # 5 ngreset = 1;
always@(posedge clk or negedge ngreset)begin
     if(ngreset == 1'b0)begin
                                                                end
          com 0 = 3'b000;com_1 = 3'b000;
          com 2 = 3'b000;com 3 = 3'b000;
                                                                initial begin
          com^{-}4 = 3'b000;
                                                                     # 1
          middata <= 0;
                                                                     clk = 0;
                                                                     data0=6;data1=8;
     end
     else begin
                                                                     data2=9;data3=3;data4=12;
                (com 0 == 3'b010) middata \leq data0;
                                                                     #17
          else if (com_1 == 3'b010) middata <= data1;
                                                                     data0=5;data1=4;
          else if (com 2 == 3'b010) middata <= data2;
                                                                     data2=6;data3=9;data4=3;
          else if (com 3 == 3'b010) middata <= data3;
           else if (com 4 == 3'b010) middata <= data4;
                                                                     #33
     end
                                                                     data0=11;data1=6;
end
                                                                     data2=25;data3=16;data4=71;
lianxi09_compare c0_1(.a(data0),.b(data1),.out(out0_1));
                                                                     data0=6;data1=83;
lianxi09_compare c0_2(.a(data0),.b(data2),.out(out0_2));
lianxi09_compare c0_3(.a(data0),.b(data3),.out(out0_3));
                                                                     data2=5;data3=17;data4=34;
lianxi09 compare c0 4(.a(data0),.b(data4),.out(out0 4));
                                                                end
                                                                endmodule
lianxi09_compare c1_0(.a(data1),.b(data0),.out(out1_0));
lianxi09_compare c1_2(.a(data1),.b(data2),.out(out1_2));
lianxi09_compare c1_3(.a(data1),.b(data3),.out(out1_3));
lianxi09_compare c1_4(.a(data1),.b(data4),.out(out1_4));
lianxi09 compare c2 0(.a(data2),.b(data0),.out(out2 0));
lianxi09_compare c2_1(.a(data2),.b(data1),.out(out2_1));
lianxi09_compare c2_3(.a(data2),.b(data3),.out(out2_3));
lianxi09_compare c2_4(.a(data2),.b(data4),.out(out2_4));
lianxi09_compare c3_0(.a(data3),.b(data0),.out(out3_0));
lianxi09_compare c3_1(.a(data3),.b(data1),.out(out3_1));
lianxi09_compare c3_2(.a(data3),.b(data2),.out(out3_2));
lianxi09_compare c3_4(.a(data3),.b(data4),.out(out3_4));
```

仿真结果如下图:

Wave - Default ::::::::::::::::::::::::::::::::::::						
\$ 1 •	Msgs					
/lianxi09_tb/dk	1'h1					
/lianxi09_tb/ngreset	1'h1					
Iianxi09_tb/data0 Iianxi09_tb/data0	8'h06	8'h06	(8'h05		8'h0b	(8'h06
→ /lianxi09_tb/data1	8'h53	8'h08	(8'h04	(1	8'h06	(8'h53
	8'h05	8'h09	(8'h06		8'h19	(8h05
IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIII	8'h11	(8'h03	(8'h09)	8'h10	(8h11
Iianxi09_tb/data4 Iianxi09_tb/data4	8'h22	(8'h0c	(8'h03	(-	8'h47	(8'h22
≖ - ∜ /lianxi09_tb/middata	8'h11	8'h08 [8'	h00 8'h05		(8h10	(8h11

结果分析:

- 1) 当 data0=6;data1=8; data2=9;data3=3;data4=12 时:中间值为8,middata=8'h08, 结果正确;
- 2) 遇到复位信号(异步复位,低电平有效),复位为0,middata=8'h00,正确;
- 3) 当输入的值发生了变化,data0=5;data1=4; data2=6;data3=9;data4=3;时,要等到时钟信号 clk 的上升沿到来时,middata 的值发生变化,为 middata=8'h05,输出的正确;
- 4) 当输入的值发生了变化,data0=11;data1=6; data2=25;data3=16;data4=71;时,要等到时钟信号 clk 的上升沿到来时,middata 的值发生变化,为middata=8′h10=16,输出的正确:
- 5) 当输入的值发生了变化,data0=6;data1=83; data2=5;data3=17;data4=34;时,要等到时钟信号 clk 的上升沿到来时,middata 的值发生变化,为middata=8'h11=17,输出的正确;
- 6) 所以设计的模块符合要求。

采用调用 task 的方式和 function 的方式, 主体代码和上面的相同, 不同点如下:

采用调用 task 的方式	采用 function 的方式
task compare_2; input A,B; output out; assign out = (A>B)?1:0; endtask	function out; input A,B; assign out = (A>B)?1:0; endfunction
调用方式: compare_2(data0,data1,out1_2);	调用方式: out(data0,data2);

10.设计一个序列发生器,根据输入数据(8bits)判别输出 1bits 的数据,如输入数据属于 0~127 则输出为 0、输入数据属于 128~255 则输出为 1。编写主模块及 Testbench。

代码如下:

Module	Testbench
module lianxi10(clk,index,out);	`timescale 1ns/1ns
input clk;	module lianxi10_tb();
output[7:0] index;	reg clk;
output out;	wire[7:0] index;
reg[7:0] index;	wire out;
reg out;	
	lianxi10
always@(posedge clk)begin	lianxi_10(.clk(clk),.index(index),.out(out));
index <= {\$random}%256;	always #4 clk =~clk;
if (index <=127) out<=0;	
else out<=1;	initial begin
end	clk = 0;
endmodule	end
	endmodule

仿真的结果如下:



在 module 中设计: 当时钟信号 clk 的上升沿来到时,随机产生一个 8 位的数字,赋值给变量 index,然后对其值进行判断,如果在 0-127 之间,out 输出为 0,如果在 128-255 之间,out 输出为 1。


由以上的仿真结果可以验证:设计的模型符合要求。

- 11. 输入时钟clk及复位信号 ngreset,输出行同步 hsyn、场同步 vsyn(场频 30fps); 要求写成可以合成的 RTL code,编写 Testbench。
- 1) 其中 clk 频率为: 12MHz (83ns);
- 2) hsyn 信号=行消隐(160点) + 行有效(640点);
- 3) vsyn 信号=场消隐 (20 行) + 场有效 (480 行);
- 4) 1s = 时钟周期*hsyn 总点数*vsyn 总行数*30fps。

代码如下:

```
Module
                                                                    Testbench
module lianxi11(clk,ngreset,hsyn,vsyn);
                                                   timescale 1ns/1ns
input
          clk,ngreset;
                                                   module lianxi11 tb();
output
                                                  reg clk,ngreset;
          hsyn,vsyn;
                                                  wire hsyn, vsyn;
reg hsyn, vsyn;
                                                  lianxi11 lianxi_11(.clk(clk),.ngreset(ngreset),
reg[9:0] counter1;
                                                        .hsyn(hsyn),.vsyn(vsyn));
reg[9:0] counter2;
                                                  always #41.5 clk = ~clk;
always@(posedge clk or ngreset)begin
     if(ngreset == 1'b0)begin
                                                  initial begin
          hsyn <= 1'b0;
                                                        clk=0;
          vsvn <= 1'b0;
                                                        ngreset =1;
          counter1 <= 1'b0;
                                                        #5;
          counter2 <= 1'b0;
                                                        ngreset =0;
     end
                                                        #3;
     else begin
                                                        ngreset =1;
          if(counter1 == 799)begin
                                                   end
               counter1 <= 1'b0;
                                                  endmodule
          else counter1 <= counter1 + 1'b1;
     end
end
always@(*)begin
     if(counter1<160) hsyn = 1'b0;
     else hsyn = 1'b1;
end
always@(posedge
                      hsyn
                                       negedge
ngreset)begin
     if(ngreset == 1'b0)begin
          hsyn <= 1'b0;
          vsyn \le 1'b0;
          counter1 <= 1'b0;
          counter2 <= 1'b0;
     end
     else begin
          if(counter2 == 499)begin
               counter2 <= 1'b0;
          end
          else counter2 <= counter2 + 1'b1;
     end
end
always@(*)begin
     if(counter2<20) vsyn = 1'b0;
     else vsyn = 1'b1;
end
endmodule
```


仿真结果如下图:




由图中可知:

- 1) 每当时钟信号为 160 个时, hsyn 信号变成 1, 再过 640 个时钟信号后, hsyn 信号变成 0;
- 2) 当 hsyn 信号有 20 个时, vsyn 信号从 0 变成 1, 再过 480 个 hsyn 信号时, vsyn 信号有从 0 变成了 1.

测试复位信号: (由图可知,当复位信号下降沿到来且为 0 时,hsyn 和 vsyn 信号的置为 0,符合设计的要求)




12. Traffic light controller 交通灯: 要求



代码如下:

Module	Testbench
module lianxi12(clk,reset,count,state);	`timescale 1ns/1ns
input clk ;	module lianxi12_tb();
input reset;	reg clk,reset;
output [5:0] count;	wire[5:0] counter;
output [1:0] state;	wire[1:0] state;
reg [5:0] count;	
reg [1:0] state;	lianxi12
parameter S0=0,S1_GREEN=1,S2_YELLOW=2,S3_RED=3; always@(*)begin	lianxi_12(.clk(clk),.reset(reset), .count(counter),.state(state));
if (count<25) state = S1_GREEN;	
else if ((count>=25)&(count<=27))state =S2_YELLOW; else if ((count>=28)&(count<42))state=S3_RED;	always #5 clk =~clk;
end	initial begin
always@(posedge clk or posedge reset)begin	clk = 0;
if(reset == 1'b1)begin	reset = 0;
count <= 0;	# 4
state <= S0;	reset = 1;
end	# 3
else begin	reset = 0;
if(count==41)count <= 0;	end
else count <= count + 1;	endmodule
end	
end	
endmodule	

仿真结果:



一个周期后重新计数,以及交通灯的状态从3(红灯)变成1(绿灯)



复位 reset 为 1 时,交通灯的状态变成 0。

ù ▼	Msgs						
	1'h1 1'h0						
 → /lianxi12_tb/counter	6'h02	6	h00	6'h01	61	02	6'h0
	2'h1		2'h0	2h1			