Parms

模拟电路自动化设计工具

功能操作手册 · 四个模块的操作步骤与截图演示

基于当前界面（v0.6）实测编写

覆盖电路版图生成 / 自动布局 / 电路参数优化 / 自动布线

2026 年 10 月 · 内部资料

目录

一、电路版图生成 3

1.1 进入页面 . . . 3

1.2 生成电阻 . . . 3

1.3 生成电容 . . . 4

1.4 生成 MOS . . . 5

1.5 从网表批量生成 . . . 6

1.6 撤销与重做 . . . 7

二、自动布局 8

2.1 步骤 1：网表转 DGL . . . 8

2.2 步骤 2：提取匹配约束 . . . 9

2.3 步骤 3：布局优化 . . . 10

2.4 结果说明 . . . 13

三、电路参数优化 14

3.1 运行前准备 . . . 14

3.2 配置页 . . . 14

3.3 选择模型并运行 . . . 15

四、自动布线 17

4.1 界面与输入 . . . 17

4.2 一键生成 . . . 17

4.3 输出文件 . . . 18

4.4 查看 GDS 版图 . . . 19

4.5 日志 . . . 20

一、电路版图生成

本模块把单个器件或整份网表转换成 GDS 版图。页面左侧是当前工程的文件目录，右侧是参数区和「生成」按钮；生成成功后，产物写入 gds/，并在弹窗中以目录树列出。

> 左侧目录树用于浏览工程文件，双击文件会用系统默认程序打开；点「刷新」可以重新读取磁盘内容。

1.1 进入页面

在主页左侧导航中点击「电路版图生成」。页面顶部是「选择生成元件」下拉框，可在电阻、电容、MOS、网表+工艺之间切换；中间是随类型变化的「元件属性设置」，底部是「打开 GDS 保存文件夹」按钮。




图 1-1 电路版图生成页：左侧文件目录 + 右侧参数区

界面分为三部分：

- **选择生成元件**：电阻 / 电容 / MOS / 网表+工艺。
- **元件属性设置**：填写器件名称、尺寸和工艺属性。
- **打开 GDS 保存文件夹**：成功生成一次后变为可用，点击后用系统文件管理器打开产物目录。

1.2 生成电阻

- 在「选择生成元件」中选择「电阻」。

- 在 attr 中选 wo 或 m。两个选项默认都不选，必须选一个才能生成。
- 填写 name（器件名，直接用作 GDS 文件名）。
- 填写 width、length、segments、seg_space，单位均为 μm。
- series 选择 True 或 False。
- 点「生成」。




图 1-2 电阻生成成功：弹窗用目录树列出 gds/ 下的产物

电阻参数的常用约束：

参数	说明
name	必填，作为输出文件名，例如 R_manual.gds
width / length	不小于 0.05 μm，且为 0.005 μm 的整数倍
segments	电阻段数，整数
seg_space	段间距，不小于 0.1 μm，且为 0.005 μm 的整数倍
series	是否串联，按工艺需要选择 True / False

1.3 生成电容

- 在「选择生成元件」中选择「电容」。
- 填写 name、width、length、spacing、f_tip、number，单位均为 μm（number 为整数）。

- attr 选择 3t(默认） 或 2t；m_bot、m_top 选择金属层。
- 按需要设置 flatten 为 True 或 False。
- 点「生成」。




图 1-3 电容页：名称、尺寸、金属层和指端参数

电容参数的常用约束：

- m_top 必须大于 m_bot，金属层数要与 attr 的 3t / 2t 一致。
- width、spacing、f_tip 不能小于所选金属层的最小间距：M1–M4 为 0.15 μm，M5 / M6 为 0.46 μm。
- length 必须大于 0.1 μm；所有长度值需为 0.005 μm 的整数倍。
- 指数量 number 最小为 2。

1.4 生成 MOS

- 在「选择生成元件」中选择「MOS」。
- 在「MOS类型选择」中选择 NMOS 或 PMOS。
- 填写 name、width、length、number。
- spectre 默认勾选；勾选时 width 按总宽度处理，单指宽度为 width / number。
- 按工艺需要设置 attr(非必选） 下的 OD_25、NT_N、LVSDMY、VT、poinContype、bulkCon。
- 点「生成」。




图 1-4 MOS 页：选择 NMOS 并填写尺寸

MOS 参数的常用约束：

- 栅长 length 不小于 0.04 μm，单指宽度不小于 0.05 μm。
- width、length 需为 0.005 μm 的整数倍。
- attr 全部可以不选；选中某些选项后，其子选项才会启用。

1.5 从网表批量生成

- 在「选择生成元件」中选择「网表+工艺」。
- 点「选择网表文件」旁的选择按钮，选择 .sp 网表。
- 点「生成」，进度条显示当前完成的器件数。
- 完成后弹窗显示电阻、电容、MOS 的数量和输出目录树；有失败项时会另弹「部分失败」。
- 点底部「打开 GDS 保存文件夹」查看批量产物。



图 1-5 网表+工艺页：选择网表后批量生成

批量生成的输出路径为：

```
<网表所在目录>\gds\<网表名>\<子电路名>_<器件名>.gds
```

单器件生成的输出路径为：

```
<当前工作目录>\gds\<name>.gds
```

1.6 撤销与重做

每次成功生成后，可以用「编辑 → 撤销」删除本次生成的 GDS 文件；「编辑 → 重做」会按原参数重新生成。撤销只影响本次软件启动后、本模块内生成的文件，不会删除启动前已经存在的文件。

二、自动布局

本模块把带匹配约束的 SPICE / CDL 网表读入，用梯度下降同时优化共质心、对称性、线长、重叠和越界五个目标，最终在界面中画出初始布局和最终布局。

页面分为「预处理」和「布局优化」两个标签页，按「先预处理、后布局优化」的顺序操作。预处理标签页又分为步骤 1（网表转 DGL）和步骤 2（提取匹配约束）。

2.1 步骤 1：网表转 DGL

- 在主页点击「自动布局」，页面默认停在「预处理」标签页。
- 在「CDL/SP网表 → DGL图文件」中，点「浏览」选择输入网表（.cdl、.sp 或 .spice）。
- 选择网表后，输出 DGL 会自动填成同目录同名的 .dgl；也可以手动修改输出路径。
- 点「开始转换为DGL图」。



图 2-1 自动布局 · 预处理页：步骤 1 选择输入网表和输出 DGL

转换完成后，日志会给出节点数、边数和节点特征维度；步骤 2 的「输入 DGL」和「原始网表」会自动回填。



图 2-2 步骤 1 完成：步骤 2 的输入被自动回填

2.2 步骤 2：提取匹配约束

- 确认步骤 2 的「输入 DGL」和「原始网表」已经填好。
- 点「提取匹配约束并生成.sym文件」。
- 成功后弹出「提取完成」，并自动切换到「布局优化」标签页；步骤 3 的两个输入框也已填好。




图 2-3 步骤 2 完成：生成 .sym 和带约束网表，并自动切到布局优化页

步骤 2 的产物固定写入 analog_placement/：

- <网表名>.sym：匹配约束文件。
- new_<网表名>.sp：追加了匹配注释的带约束网表。

2.3 步骤 3：布局优化

「布局优化」标签页包含两个文件输入、8 个参数和「开始自动布局优化」按钮。步骤 2 成功后，两个文件输入会自动填好。




图 2-4 布局优化页：文件已自动填入，参数保持默认

8 个参数的默认值和作用：

参数	默认值（范围 / 步长）	作用
目标面积	10.00（1–100，步长 1）	器件 W·H 缩放后的总面积目标；边界盒面积约为它的 3 倍
优化步数	1000（100–10000，步长 100）	梯度下降的迭代次数上限
共质心权重	20.00（0–100，步长 5）	共质心失配（TMOC）惩罚权重，迭代中会动态增大
对称性权重	100.00（0–500，步长 10）	对称性惩罚权重
线长权重	0.01（0–1，步长 0.01）	HPWL 半周长线长权重
最大重叠率	2.00（0–5，步长 0.1）	提前停止的重叠率阈值
最大对称误差	0.10（0–1，步长 0.05）	提前停止的对称误差阈值
越界惩罚系数	0.10（0–1，步长 0.05）	提前停止的越界阈值

操作步骤：

- 确认「带约束网表」是 new_<网表名>.sp，「约束文件(.sym)」是对应的 .sym。
- 按需要调整 8 个参数；没有特殊要求时保持默认值即可。

- 点「开始自动布局优化」。
- 按钮变为「正在进行自动布局优化...」，左侧先画出初始布局。



图 2-5 运行中：按钮进入运行状态，左侧先显示初始布局

- 运行结束后，右侧画出最终布局，日志输出总耗时和每个器件的 X / Y 坐标。



图 2-6 布局结果：左初始布局、右最终布局，MOS 按类型着色

布局图的颜色和图例：

- MOS 按模型名细分：NMOS 为蓝色，PMOS 为橙色。
- 电阻为红色，电容为绿色。
- 黄色半透明块表示器件重叠。
- 绿色虚线表示对称轴。

2.4 结果说明

- 布局坐标会输出到「执行日志」，可直接查看或复制 X / Y 数据。
- 布局图按优化结果生成；查看精确坐标时，可对照「执行日志」中的 X / Y 数据。
- 重新运行后，布局图和日志会更新为本次结果。

> 三个步骤都接入撤销 / 重做：步骤 1 撤销会删除本次生成的 .dgl，步骤 2 撤销会恢复 / 删除 .sym 与 new_*.sp，步骤 3 撤销会清空最终布局图。重做会按原步骤重新执行。

三、电路参数优化

本模块加载训练好的 Actor 模型，对 GraphOTA 电路做一次确定性前向推理，并调用 ngspice 仿真，输出 13 个器件参数和 5 项性能指标。

3.1 运行前准备

- 安装 ngspice，并确保 ngspice 命令在系统 PATH 中。
- 准备 sky130A PDK，放在 ~/pdk/sky130A，或用环境变量 SKY130_PDK_DIR 指定路径。
- 准备训练好的 Actor 权重文件（.pkl 或 .pth）。文件名应包含 ActorCritic、GNN 模型名和 reward=。例如 xxx_ActorCriticRGCN_rew_eng=True.pkl。

3.2 配置页

在主页点击「电路参数优化」，默认进入「配置」标签页。



图 3-1 电路参数优化：配置页

配置项说明：

配置项	可选值	说明
电路拓扑	GraphOTA / GraphOTA2 / GraphOTA3	选择与训练权重一致的电路拓扑；本手册示例使用 GraphOTA

配置项	可选值	说明
节点类型	device级节点（器件级） / pin级节点	必须与训练权重使用的节点表示一致
Agent类型	DDPG / SAC	按训练方案选择，并与权重配置保持一致
GNN模型	RGCN / GCN / GAT / MLP	必须与权重文件中的模型一致
环境类型	OTAEnv (原版) / OTAEnv1 (加速版)	加速版需搭配 pin 级节点使用

3.3 选择模型并运行

- 点「浏览...」，选择 .pkl 或 .pth 模型文件。
- 选择成功后，「模型信息」会显示电路、GNN 模型和 Reward；电路拓扑与 GNN 模型会自动切到匹配项。
- 核对「节点类型」是否与训练权重一致。OTA 训练权重通常使用 pin 级节点。
- 点「开始生成最优电路」。
- 按钮变为「正在优化中...」并禁用；「优化日志」会输出推理和仿真过程。
- 运行成功后程序自动切到「结果」标签页。




图 3-2 结果页：左表为电路参数、右表为性能指标（未运行时值列为空）

结果页包含：

- **电路参数**：W0、L0、M0、W1、L1、M1、W3、L3、M3、W6、L6、M6、vb 共 13 项。
- **电路性能指标**：Gain (dB)、Bandwidth (Hz)、CMRR (dB)、PM (°)、Reward，并列出目标值。
- **SPICE NETLIST**：成功出结果后按钮变为可用，点击导出网表到 ota_case1/output_circuit/optimal_circuit.sp。

> 运行前请确认：「节点类型」与训练权重一致，ngspice 已加入系统 PATH，PDK 路径配置正确。

四、自动布线

本模块把「RSMT 斯坦纳树 → 走线间距合法化 → GDS 生成」三个阶段串起来一次运行，结果写回 rsmt_router/ 下的三个子目录，并在右侧显示布局 / 引脚分布、原始布线、合法化后布线三幅图。

4.1 界面与输入

在主页点击「自动布线」进入页面。左侧是 rsmt_router/ 的文件目录树，右侧是「布线图 / 日志」标签页。




图 4-1 自动布线页：左侧文件目录，右侧布线图

- **网表**：默认 rsmt_router/nets.txt，可以直接编辑路径，也可以点「选择」。
- **布局**：默认 rsmt_router/CP_OP2.txt，同样支持直接编辑或选择。
- **高级**：展开后可以指定「复用阶段1结果」和「复用阶段2结果」，跳过对应阶段；被跳过的阶段不会重绘。
- **状态**：右侧显示「就绪」「运行中…」「完成 X.XX 秒」或「运行失败」。

4.2 一键生成

- 确认「网表」和「布局」路径存在；也可以点「选择」重新选择。
- 点左上角的「一键生成」按钮。
- 运行中按钮禁用，状态变为「运行中…」；三个阶段全部在后台线程执行，界面不会卡住。
- 运行成功后状态变为「完成 X.XX 秒」，并自动切回「布线图」标签页。




图 4-2 三个阶段完成后的三幅图

三幅图的含义：

- **布局 / 引脚分布**：按线网分组给引脚着色，展示布局中的引脚位置。
- **原始斯坦纳森林**：阶段 1 的结果，红色为横线、绿色为竖线、黑点为引脚、橙点为斯坦纳点。
- **间距合法化后**：阶段 2 对不满足间距的平行线段做 U 形绕线后的结果。

4.3 输出文件

运行结束后，左侧文件树会出现三个阶段的目录和产物：

```
rsmt_router/
├── step1_rsmt/steiner_forest_result.txt
├── step2_legalize/leg_cp_op2_3_result.txt
└── step3_gds/
    ├── leg_cp_op2_routing.txt
    ├── leg_cp_op2_routing.gds
    ├── CP_OP2_placement+routing.txt
    └── CP_OP2_placement+routing.gds
```




图 4-3 运行结束后左侧文件树中的三个阶段产物

- leg_cp_op2_routing.*：只有走线的版图。
- CP_OP2_placement+routing.*：把走线并入原始布局后的完整版图。
- 产物文件名按固定规则生成；重新运行会更新同名产物。

4.4 查看 GDS 版图

在左侧文件树中单击任意 .gds 文件，会在右侧新开一个标签页，用内置版图查看器打开。




图 4-4 内置 GDS 版图查看器

查看器操作：

- 滚轮以光标为中心缩放。
- 左键拖动平移，左键双击复位。
- 右侧「图层」面板可以逐层显示 / 隐藏，「全显」「全隐」控制全部图层，「存图」可导出 PNG / SVG / PDF。
- 标签页右上角的关闭按钮可以关闭当前文件；「布线图」「日志」为常驻标签，便于随时切换查看。

4.5 日志

点「日志」标签页查看每个阶段的详细输出，包括线网数、每段长度、总线长、通孔数、合法化迭代轮数和 GDS 写入结果。




图 4-5 自动布线日志：三个阶段的分段结果与总耗时

> 后台任务结束后，撤销 / 重做按钮恢复可用。撤销按阶段删除本阶段产物，重做会按原输入重新执行对应阶段。