安徽大学 2007—2008 学年第 1 学期 《计算机组成与结构》(A 卷)考试试题参考答案及评分标准

一、选择题(每小空1分,共10分)

- 1. "超前进位加法电路"引入的进位产生函数 G_{i} =(D)。

- $\text{A. } \boldsymbol{X}_i + \boldsymbol{Y}_i \qquad \qquad \text{B. } \boldsymbol{X}_i \oplus \boldsymbol{Y}_i \qquad \qquad \text{C. } (\boldsymbol{X}_i + \boldsymbol{Y}_i) \boldsymbol{X}_i \boldsymbol{Y}_i \qquad \quad \text{D. } \boldsymbol{X}_i \cdot \boldsymbol{Y}_i$

- 2. 下述 (A)属于时序逻辑电路。
- A. 触发器 B. 译码器
- C. 数据选择器 D. 加法器

- 3. 码制 FFH, 若表示真值 127, 则为(A)码。
- A. 移
- B. 原 C. 补 D. 反

- 4. 若存储器中有 1K 个存储单元,采用双译码方式时要求译码输出线为(D)。


- A. 10 B. 5 C. 1024 D. 64
- 5. 和主存相比,外存的特点是(A)。
- A. 容量大, 速度慢, 成本低 B. 容量大, 速度慢, 成本高
- C. 容量小, 速度快, 成本高
- D. 容量小,速度慢,成本低
- 6. 下列说法正确的是(B)。
- A. EPROM 是可改写的,因而是随进存储器的一种。
- B. EPROM 是可改写的,但不能作为随机存储器使用。
- C. EPROM 只能改写一次,因此不能作为随机存储器使用。
- D. 三者均错误。




- 7. 指令系统中采用不同寻址方式的目的是(B)。
- A. 可降低指令译码的复杂度
- B. 可缩短指令字长,扩大寻址空间,提高编程和灵活性
- C. 实现程序控制
- D. 三者都正确



- 8. 在 cache 存储器中,和使用全相联映像相比,组相联映像的优点是(B)。
- A. cache 命中率高
- B. 目录表短,实现成本低
- C. 块冲突率低
- D. cache 利用率高



- A. 每条机器指令由一条微指令来执行
- B. 每条机器指令由一段微指令编程的微程序来执行
- C. 一段机器指令组成的程序可由一条微指令来执行
- D. 一条微指令由若干条机器指令组成



- A. 减少主机箱的体积
- B. 解决容量、价格、速度三者之间的矛盾
- C. 保存大量数据方便
- D. 操作方便

二、填空题(每空1分,共20分)

1. 用 BOOTH 法对补码两位乘法操作, 当乘法由 1 位符号位和 n (偶数) 位数据位组成时,

若在乘数的末位补一个"0",求部分积的次数为 $_{n/2+1}$ __,最后一次的右移操作右移 $_{1}$ ___位,若将乘数增加 1 位符号位,求部分积的次数为 $_{n/2+1}$,最后一次的右移操作右移 0 位。

- 2. 在浮点减法运算中,主要的操作内容及步骤是对阶、尾数相减、规格化、舍入和判溢出。
- 3. 微指令由控制字段和地址字段组成, 其基本的控制字段编译法有<u>直接控制法</u>、字段直接编<u>译法</u>和字段间接编译法。
- 4. 半导体静态 RAM 靠触发器存储信息,而半导体动态 RAM 靠电容存储信息。
- 5. 将 2008 表示成 16 位二进制定点整数为 0010 0000 0000 1000。
- 6. 高速缓冲存储器与主存的地址映射一般有全相联映像、直接映像和组相联映像三种。
- 7. 设有 7 位信息码 0110101,则低位增设偶校验码位后的代码为 01101010,低位增设奇校验码位后的代码为 01101011。

三、名词解释(每小题 4 分, 共 20 分)

- 1. 组合逻辑电路:逻辑电路的输入状态仅和当时的输入状态有关,而与过去的输入状态无关,这种逻辑电路为组合逻辑电路。
- 2. 硬布线控制方法:通过逻辑电路直接连线而产生时序控制信号的方法,又称组合逻辑控制方式。
- 3. 微程序: 用于完成计算机的指令功能的微指令序列的集合。
- 4. 相联存储器:按内容寻址存储器,除按地址可随机读写外,还有比较功能,可按信息内容寻址,存储器查询速度快。
- 5. 存储周期: 连续两次启动同一存储器进行存取操作所需的最小时间间隔。

四、简答题(每小题5分,共20分)

- 1. 简述几种判别加减法运算溢出的方法。
- 答: 采用单符号位有两种方法:
- (1) 当符号相同的两数相加时,如果结果的符号与加数(或被加数)不相同,则为溢出。两个符号位相反的数相减,若结果的符号位与被减数的符号位相反,则为溢出。其他情况不会有溢出产生。
- (2) 当任意符号两数相加时,如果 C=Cf ,运算结果正确,其中 C 为数值最高位的进位, Cf 为符号位的进位。如果 $C\neq Cf$,则为溢出,所以 溢出条件= $C\oplus Cf$ 。 采用双符号位的方法:

采用双符号位 fS2 ,fS1 。正数的双符号位为 00,负数的双符号位为 11。符号位参与运算,当结果的两个符号位 fS1 ,fS2 不相同时,为溢出。所以溢出条件= fS1 \oplus fS2。若结果的符号位位 01,则为正溢出;若结果的符号位为 10,则为负溢出。

- 2. 程序和微程序、机器指令和微指令、主存储器和控制存储器这几个概念有何区别? 答:(1)程序和微程序。程序是由程序员编写的,由指令组成,而微程序用以控制指令的执行,它是由微指令组成的。
- (2) 机器指令和微指令。机器指令是把程序员编写的程序经编译以后成为机器能执行的以二进制码形式表示的指令;在微程序控制的计算机中通过执行一串微指令完成一条指令的功能。
- (3) 主存储器和控制存储器。主存储器用来存放程序和数据,在运行程序时,CPU 从主存

储器取指令和存取数据,一般由随机存储器 RAM 构成。控制存储器用来存放微程序,用以解 释指令的执行,一般由只读存储器 ROM 构成。

- 3. 冯. 诺依曼机有哪些特点?
- 答:(1)计算机由运算器、控制器、存储器、输入设备和输出设备五部分组成。
- (2) 采用存储程序的方式,程序和数据放在同一存储器中,由指令组成的程序可以修改。
- (3) 数据以二进制码表示
- (4) 指令由操作码和地址码组成。
- (5) 指令在存储器中按执行顺序存放,由指令计数器指明要执行的指令所在的单元地址, 一般按顺序递增。
- (6) 机器以运算器为中心,数据传送都经过运算器。
- 4. cache 的命中率与哪些因素有关?分别阐述之。

答: cache 的命中率与 cache 的容量、块的大小、地址映像方式和替换算法有关。

在其他因素不变的情况下, cache 的容量大, 命中率高: 块的大小要适中, 其对命中率 的影响与执行的程序有关; 在地址映像方面, 全相联的命中率最高, 但因所需硬件太多, 一 般不采用,直接映像命中率最低,但是简单,比较理想的是组相联;在替换算法方面,LRU 替换算法高于 FIFO 或随机替换算法,一般采用修正后的 LRU 算法。

五、计算题(每小题10分,共30分)

- 1. 某程序对页面要求的序列为342643743634846
- (1) 设主存容量为3个页面,求FIFO和LRU替换算法时,各自的命中率(假设开始时主 存为空)
- 当主存容量增加到4个页面时,两替换算法各自的命中率又是多少?
- 解: (1) FIFO: 20% LRU:40% (5分)
 - (2) FIFO: 40% LRU:60% (5分)
- 2. 设生成多项式为 x^3+x+1 , 试写出其对应的二进制代码, 并计算数据信息 10101 的 CRC 编码。

解:对应的二进制代码为:1011 (3分)

CRC 编码为: $(x^4+x^2+1)(x^3+x+1)=x^7+x^4+x^2+x+1$ (7分)

- 3. 有一个 cache 的容量为 2K 字, 每块为 16 字, 问:
- (1) 该 cache 可容纳多少个块?
- (2) 如果主存的容量是 256K 字,则有多少个块?
- (3) 主存的地址有多少位? cache 的地址有多少位?
- (4) 在直接映射方式下, 主存中的第 i 块映射到 cache 中哪一个块?
- (5) 进行地址映射时,存储器地址分成哪几段?各段分别多少位?
- 解: (1) cache 中有 2048/16=128 个块。

(2分)

(2) 主存有 256K/16=214=16384 个块。

(2分)

(2分)

- (3) 主存容量为 $256K=2^{18}$ 字,所以主存的地址有 18 位。 cache 容量为 2K=2¹¹字,所以 cache 字地址为 11 位。

(4) 主存中的第 *i* 块映象到 cache 中第 *i* mod 128 个块中。

(2分)

(5) 存储器的字地址分成三段: 区地址、组地址、块内字地址。

区地址的长度为 18-11=7 位,组地址为 7 位,块内字地址为 4 位。

(2分)