

МИНОБРНАУКИ РОССИИ

Федеральное государственное бюджетное образовательное учреждение высшего образования

«МИРЭА – Российский технологический университет» РТУ МИРЭА

Институт Информационных Технологий Кафедра Вычислительной техники

ОТЧЕТ О ВЫПОЛНЕНИИ ЛАБОРАТОРНОЙ РАБОТЫ

по дисциплине

«Разработка программно-аппаратного обеспечения информационных и автоматизированных систем»

Выполнил студент группы И	Сторожев И.Е.	
Принял старший преподават	Боронников А.С.	
Лабораторная работа выполнена	«»2024 г.	
«Зачтено»	«»2024 г.	

В лабораторной работе был выполнен проект в FPGA.

Модуль верхнего уровня состоит из следующих функциональных блоков:

- 1. Контроллер UART;
- 2. Конечный автомат, работающий по протоколу ODPS;
- 3. ПЗУ;
- 4. Схемы генерации ошибки;
- 5. Синхронизатор сброса;
- 6. Делитель частоты;
- 7. Фильтр дребезга (был взят готовый);
- 8. Дешифраторы.

Проект был описан на языке описания аппаратуры SystemVerilog. RTL схема полученная в Vivado представлена на рисунке 1.




Рисунок 1. RTL схема модуля верхнего уровня

Проект был выполнен по выданному варианту, параметры которого представлены на рисунке 2.

Сторожев Илья Евгеньевич		
Количество триггеров в синхронизаторе	3	
Скорость передачи	2400	
Проверка четности	Space	
Количество стоповых битов	2	
RATIO	8	
Сообщение результата выполнения	«ResUlt: »	
операции		
Сообщение ошибки данных не	«ERrOr-FoRMat DAtA»	
соответствующих формату		
Сообщение ошибки четности данных	«eRR- PArItY UArt»	
Сообщение ошибки формата кадра	«erROr: fOrmaT DAta UART»	
Сообщение ошибки формата кадра и	«errOr- uART»	
четности данных		
Тип операции	вычитание	
Разрядность принимаемых данных (в	48	
битах)		
Разрядность результата (в битах)	92	

Рисунок 2. Вариант 12

Вывод:

После прошивки FPGA была подключена к ПК через виртуальный СОМ порт и была проверена с помощью терминала CoolTerm. Результаты работы представлены на рисунке 3.




Рисунок 3. Результаты вывода tx канала