

ĐẠI HỌC BÁCH KHOA HÀ NỘI
TRƯỜNG ĐIỆN – ĐIỆN TỬ

BÁO CÁO

ĐỒ ÁN CHUYÊN NGÀNH II

NGHIÊN CỨU, THIẾT KẾ VÀ CHẾ TẠO
HỆ THỐNG PHÂN TÍCH TÍN HIỆU KHUẾCH ĐẠI

Sinh viên thực hiện: Nguyễn Duy Anh – 20241652E
Nguyễn Văn Dương – 20241713E

GVHD: TS. Đào Việt Hùng

Hà Nội, 7–2026

LỜI CẢM ƠN

Nhóm sinh viên xin trân trọng cảm ơn TS. Đào Việt Hùng đã định hướng, góp ý chuyên môn và hỗ trợ nhóm trong suốt quá trình thực hiện đồ án. Những trao đổi về kiến trúc hệ thống đo, thiết kế phần cứng tương tự, lập trình nhúng và phương pháp trình bày kết quả đã giúp nhóm hoàn thiện sản phẩm theo hướng có khả năng kiểm chứng và mở rộng. Nhóm cũng xin cảm ơn các thầy cô Trường Điện – Điện tử, Đại học Bách khoa Hà Nội đã cung cấp nền tảng kiến thức cần thiết về điện tử, vi điều khiển và xử lý tín hiệu số.

Do phạm vi đề tài bao gồm cả phần cứng, firmware và phần mềm máy tính, báo cáo khó tránh khỏi những thiếu sót. Nhóm mong nhận được các ý kiến phản biện để tiếp tục hoàn thiện độ chính xác đo lường và khả năng ứng dụng của hệ thống.

TÓM TẮT ĐỒ ÁN

Đồ án trình bày quá trình nghiên cứu và xây dựng nguyên mẫu hệ thống phân tích tín hiệu khuếch đại có khả năng phát tín hiệu thử, thu đồng thời điện áp vào và điện áp ra của thiết bị cần đo, truyền dữ liệu về máy tính và đánh giá chất lượng phép đo. Hệ thống sử dụng vi điều khiển STM32F103C8T6 làm bộ điều khiển trung tâm, DAC kép MCP4822 để tạo tín hiệu kích thích, ADC lấy mẫu đồng thời ADS7861 để thu hai kênh và USB CDC Full Speed để giao tiếp với máy tính.

Firmware được xây dựng trên STM32 HAL và PlatformIO, bao gồm driver SPI cho DAC, driver bring-up ADS7861, điều khiển ba dải đo, hiệu chuẩn lưu trong Flash, bộ phân tích lệnh ASCII và giao thức truyền mẫu nhị phân có kiểm tra XOR. Ứng dụng Signal Analyzer Pro sử dụng Python, PyQt6, PyQtGraph, NumPy, SciPy và PySerial. Phần mềm cung cấp waveform, quét Bode, phân tích từng kênh, tính gain/phase/delay, đánh giá điều kiện lấy mẫu, phát hiện clipping/saturation và kết luận PASS/FAIL/WARNING. Luồng đọc USB chạy trên worker thread nhằm tránh khóa giao diện.

Kết quả kiểm nghiệm gần nhất cho thấy USB CDC và giao thức request/response hoạt động ổn định: 20/20 chu kỳ lệnh đầy đủ và 30/30 chu kỳ kiểu live nhận đúng JSON, frame 128 cặp mẫu (payload 512 byte) và checksum XOR. Với cấu hình điển hình $f = 20\text{ kHz}$, $F_s = 200\text{ kSPS}$, DAC stream sau capture dùng TIM3 để cập nhật đúng 200 kSPS với LUT 10 điểm, tương ứng tín hiệu 20 kHz. Tuy nhiên, capture ADC hiện vẫn đọc blocking bằng GPIO bit-bang, không được pacing bởi F_s và chưa dùng chân BUSY. Vì vậy 200 kSPS chưa phải tốc độ lấy mẫu ADC đã được xác nhận; các kết quả gain/phase từ simulation không được xem là bằng chứng đo analog end-to-end. Đường tín hiệu DAC–DUT/AFE–ADC và framing ADS7861 vẫn đang ở giai đoạn bring-up.

Từ khóa: STM32F103, MCP4822, ADS7861, USB CDC, signal analyzer, gain, phase, Bode, sine fitting.

MỤC LỤC

LỜI CẢM ƠN	i
TÓM TẮT ĐỒ ÁN	ii
DANH MỤC TỪ VIẾT TẮT	vii
1 MỞ ĐẦU	1
1.1 Lý do lựa chọn đề tài	1
1.2 Mục tiêu của đề tài	1
1.3 Đối tượng và phạm vi nghiên cứu	2
1.4 Phương pháp thực hiện	2
1.5 Bố cục báo cáo	2
2 TỔNG QUAN VÀ CƠ SỞ LÝ THUYẾT	3
2.1 Tổng quan thiết bị phân tích mạch khuếch đại	3
2.2 Các thông số đánh giá bộ khuếch đại	3
2.3 Cơ sở lý thuyết lấy mẫu tín hiệu	4
2.4 Đặc tính và sai số của ADC, DAC	4
2.5 Phương pháp đánh giá kết quả	5
3 THIẾT KẾ HỆ THỐNG	6
3.1 Yêu cầu kỹ thuật	6
3.2 Kiến trúc tổng thể	6
3.3 Thiết kế khối phát tín hiệu	7
3.4 Thiết kế khối thu tín hiệu hai kênh	7
3.5 Mạch điều hòa và lựa chọn range	8
3.6 Nguồn, kết nối và phân bổ chân	8
4 THIẾT KẾ FIRMWARE VÀ GIAO THỨC TRUYỀN THÔNG	9
4.1 Kiến trúc firmware STM32F103	9
4.2 Điều khiển MCP4822 và ADS7861	9
4.3 Thu thập, xử lý kết quả và calibration	9

4.4	USB CDC và giao thức lệnh	10
4.5	Giao thức truyền dữ liệu nhị phân	11
4.6	Tài nguyên và các chế độ kiểm thử	11
5	THIẾT KẾ ỨNG DỤNG DESKTOP VÀ XỬ LÝ TÍN HIỆU	12
5.1	Kiến trúc ứng dụng Signal Analyzer Pro	12
5.2	Giao diện và luồng giao tiếp USB	12
5.3	Phân tích điều kiện lấy mẫu và sai số DAC	13
5.4	Phân tích tín hiệu CH1 và CH2	13
5.5	Phân tích DUT và PASS/FAIL/WARNING	13
5.6	Calibration, simulation và xuất dữ liệu	14
6	KIỂM NGHIỆM, KẾT QUẢ VÀ THẢO LUẬN	15
6.1	Cấu hình và phương pháp kiểm nghiệm	15
6.2	Kiểm nghiệm USB CDC	15
6.3	Kiểm nghiệm điều kiện lấy mẫu	15
6.4	Kiểm nghiệm thuật toán đo	16
6.5	Kiểm nghiệm quét Bode	17
6.6	Phân tích sai số	17
6.7	Thảo luận	18
7	KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN	19
7.1	Kết luận	19
7.2	Đánh giá mức độ hoàn thành	19
7.3	Hạn chế của hệ thống	19
7.4	Hướng phát triển	20
	TÀI LIỆU THAM KHẢO	20

DANH MỤC HÌNH VẼ

3.1	Kiến trúc tổng thể của hệ thống phân tích tín hiệu	6
5.1	Giao diện waveform và phân tích điều kiện lấy mẫu	12
5.2	Bảng thông số từng kênh và phân tích DUT	14

DANH MỤC BẢNG BIỂU

3.1	Yêu cầu kỹ thuật chính của hệ thống	6
3.2	Phân bổ các chân điều khiển chính	8
4.1	Các lệnh chính của giao thức ASCII	10
4.2	Cấu trúc frame dữ liệu mẫu	11
4.3	Tài nguyên firmware production được xác nhận gần nhất	11
6.1	Kết quả kiểm nghiệm USB CDC	15
6.2	Kết quả đánh giá các cấu hình lấy mẫu	16
6.3	Kết quả phân tích DUT chuẩn tại 20 kHz	17

DANH MỤC TỪ VIẾT TẮT

Viết tắt	Dạng đầy đủ	Giải nghĩa
ADC	Analog-to-Digital Converter	Bộ chuyển đổi tương tự sang số
AFE	Analog Front-End	Mạch điều hòa tín hiệu tương tự
CDC	Communications Device Class	Lớp thiết bị truyền thông USB
DAC	Digital-to-Analog Converter	Bộ chuyển đổi số sang tương tự
DSP	Digital Signal Processing	Xử lý tín hiệu số
DUT	Device Under Test	Mạch hoặc thiết bị cần đo
FFT	Fast Fourier Transform	Biến đổi Fourier nhanh
FS	Full Speed	Chế độ USB tốc độ 12 Mbit/s
GUI	Graphical User Interface	Giao diện người dùng đồ họa
MCU	Microcontroller Unit	Vi điều khiển
PMA	Packet Memory Area	Vùng nhớ gói tin USB của STM32F1
RMS	Root Mean Square	Giá trị hiệu dụng
SPI	Serial Peripheral Interface	Giao tiếp ngoại vi nối tiếp
SWD	Serial Wire Debug	Giao diện nạp và gỡ lỗi
THD	Total Harmonic Distortion	Tổng méo hài
USB	Universal Serial Bus	Chuẩn kết nối nối tiếp đa dụng
ZOH	Zero-Order Hold	Cơ chế giữ mẫu bậc không

1. MỞ ĐẦU

1.1 Lý do lựa chọn đề tài

Đáp ứng biên độ và pha là hai đặc trưng cơ bản quyết định khả năng làm việc của một mạch khuếch đại. Trong quá trình học tập, thiết kế và sửa chữa mạch điện tử, người thực hiện thường cần đồng thời một nguồn phát tín hiệu, một dao động ký và công cụ xử lý số để xác định hệ số khuếch đại, độ lệch pha và băng thông. Các thiết bị thương mại đáp ứng tốt yêu cầu này nhưng chi phí tương đối cao, trong khi các giải pháp dựa trên vi điều khiển thường chỉ dừng ở hiển thị waveform và chưa đánh giá độ tin cậy của điều kiện đo.

Từ nhu cầu đó, nhóm lựa chọn xây dựng một hệ thống tích hợp gồm phần cứng phát/thu, firmware điều khiển và ứng dụng máy tính. Ngoài việc hiển thị tín hiệu, hệ thống phải chỉ ra khi nào kết quả có thể tin cậy. Ví dụ, ở cấu hình mục tiêu 20 kHz/200 kSPS, mỗi chu kỳ chỉ có 10 điểm; nếu chỉ dùng cực đại/cực tiểu, sai số bắt hụt đỉnh có thể gần 4,9%. Mặt khác, chu kỳ cập nhật DAC là 5 μ s, chỉ lớn hơn thời gian xác lập điển hình của MCP4822 khoảng 0,5 μ s. Đây là phân tích cấu hình mục tiêu; ADC hiện chưa đạt tốc độ pacing này. Vì vậy, một nhãn PASS không kèm trạng thái xác minh timing sẽ tạo cảm giác chính xác giả tạo.

1.2 Mục tiêu của đề tài

Mục tiêu tổng quát là chế tạo một hệ thống phân tích tín hiệu khuếch đại có khả năng hoạt động độc lập với thiết bị đo chuyên dụng trong các bài thử cơ bản. Các mục tiêu cụ thể gồm:

- Phát tín hiệu sine, square, triangle và DC với tần số, biên độ, offset và bit gain cấu hình được.
- Thu đồng thời hai kênh V_{in} và V_{out} bằng ADC 12-bit, hỗ trợ ba dải đo 0,3 V, 3,3 V và 10 V.
- Truyền lệnh và dữ liệu qua USB CDC, có cơ chế kiểm tra độ dài và tính toàn vẹn của frame.
- Đo V_{max} , V_{min} , V_{pp} , RMS AC, offset, tần số, gain, phase, delay, noise residual, clipping và saturation.
- Đánh giá điều kiện lấy mẫu, sai số DAC và đưa ra PASS/FAIL/WARNING rõ ràng.
- Cho phép chạy simulation khi không có phần cứng, quản lý calibration và xuất báo cáo CSV/JSON.

1.3 Đối tượng và phạm vi nghiên cứu

Đối tượng nghiên cứu là các mạch khuếch đại điện áp làm việc với tín hiệu tuần hoàn trong dải thấp và trung bình, ưu tiên tín hiệu sine quanh 20 kHz. Hệ thống tập trung vào phép đo hai kênh, đặc tuyến gain/phase và đáp ứng tần số. Các phép đo chuyên sâu như trở kháng vào/ra, CMRR, PSRR, THD+N chuẩn phòng thí nghiệm và công suất tải lớn nằm ngoài phạm vi chính.

Phần cứng trung tâm là STM32F103C8T6, DAC MCP4822 và ADC ADS7861. Phần mềm desktop chạy trên Windows bằng Python/PyQt6. Báo cáo phân biệt ba lớp bằng chứng: kết quả simulation/DSP, phép thử USB trên bo mạch thật và phép đo analog end-to-end. Tại thời điểm chốt báo cáo, hai lớp đầu đã có kết quả; lớp analog end-to-end chưa được xác nhận.

1.4 Phương pháp thực hiện

Đề tài được triển khai theo hướng chia hệ thống thành các lớp có thể kiểm thử độc lập. Phần cứng được phân thành chuỗi TX, DUT và chuỗi RX. Firmware được tách thành driver thiết bị, bộ điều khiển phép đo, giao thức và USB. Ứng dụng desktop tách phần giao diện, worker truyền thông và module phân tích tín hiệu. Mỗi lớp được kiểm tra trước khi ghép nối toàn hệ thống.

Các công thức sai số được kiểm thử bằng unit test. Giao thức USB được thử bằng lệnh request/response, kiểm tra frame nhị phân và checksum. Kết quả đo được so sánh với tham số cấu hình chuẩn của bộ mô phỏng và DUT tham chiếu.

1.5 Bố cục báo cáo

Báo cáo gồm bảy chương. Chương 1 trình bày bài toán và mục tiêu. Chương 2 tổng hợp cơ sở lý thuyết. Chương 3 mô tả thiết kế hệ thống và phần cứng. Chương 4 trình bày firmware và giao thức. Chương 5 trình bày ứng dụng desktop và DSP. Chương 6 mô tả kiểm nghiệm, kết quả và thảo luận. Chương 7 tổng kết và đề xuất hướng phát triển.

2. TỔNG QUAN VÀ CƠ SỞ LÝ THUYẾT

2.1 Tổng quan thiết bị phân tích mạch khuếch đại

Một bộ phân tích mạch khuếch đại cần tạo tín hiệu kích thích có tham số biết trước, đo đồng thời tín hiệu trước và sau DUT, sau đó suy ra các đặc tính truyền đạt. Khác với dao động ký chỉ hiển thị dạng sóng, bộ phân tích phải gắn kết kết quả với điều kiện đo, độ chính xác và tiêu chí nghiệm thu. Kiến trúc phổ biến gồm nguồn phát, AFE, ADC hai kênh, bộ xử lý và giao diện hiển thị.

Giải pháp của đề tài sử dụng các linh kiện rời thay vì DAC/ADC nội của MCU. MCP4822 cung cấp hai kênh DAC 12-bit, tham chiếu nội và bit gain; ADS7861 cung cấp hai ADC 12-bit lấy mẫu đồng thời, phù hợp với phép đo pha vì giảm sai lệch thời điểm giữa hai kênh [3, 4]. STM32F103 đảm nhiệm điều phối thời gian, SPI, USB và quản lý cấu hình [1, 2].

2.2 Các thông số đánh giá bộ khuếch đại

Với hai chuỗi điện áp $v_{in}[n]$ và $v_{out}[n]$, giá trị trung bình và RMS thành phần AC được xác định bởi:

$$\bar{v} = \frac{1}{M} \sum_{n=0}^{M-1} v[n], \quad (2.1)$$

$$V_{\text{RMS,AC}} = \sqrt{\frac{1}{M} \sum_{n=0}^{M-1} (v[n] - \bar{v})^2}. \quad (2.2)$$

Sử dụng RMS AC giúp loại ảnh hưởng của offset DC và ít nhạy với việc bỏ lỡ đúng đỉnh hơn Vpp. Hệ số khuếch đại được tính theo:

$$G_{\text{lin}} = \frac{V_{\text{out,RMS,AC}}}{V_{\text{in,RMS,AC}}}, \quad (2.3)$$

$$G_{\text{dB}} = 20 \log_{10}(G_{\text{lin}}). \quad (2.4)$$

Để xác định phase, ứng dụng khớp tín hiệu với mô hình:

$$v(t) = A \sin(2\pi ft + \phi) + C + e(t), \quad (2.5)$$

trong đó A là biên độ, C là offset và $e(t)$ là phần dư. Hiệu phase giữa hai kênh là $\Delta\phi = \phi_{\text{out}} - \phi_{\text{in}}$,

được chuẩn hóa vào khoảng $[-180^\circ, 180^\circ]$. Độ trễ tương đương:

$$\tau = \frac{\Delta\phi}{360^\circ f}. \quad (2.6)$$

2.3 Cơ sở lý thuyết lấy mẫu tín hiệu

Điều kiện Nyquist yêu cầu $F_s > 2f_{max}$ để tránh chồng phổ [6]. Tuy nhiên, thỏa mãn Nyquist chưa đồng nghĩa waveform có đủ điểm để đo peak và phase chính xác. Số mẫu trên mỗi chu kỳ là:

$$N = \frac{F_s}{f_{signal}}. \quad (2.7)$$

Chu kỳ tín hiệu và khoảng thời gian giữa hai mẫu:

$$T_{signal} = \frac{10^6}{f_{signal}} [\mu s], \quad T_s = \frac{10^6}{F_s} [\mu s]. \quad (2.8)$$

Trong trường hợp xấu nhất, điểm lấy mẫu gần đỉnh sine bị lệch nửa bước pha. Sai số peak lý thuyết được ước lượng:

$$E_{peak} = \left(1 - \cos \frac{\pi}{N}\right) \times 100\%. \quad (2.9)$$

Đây là lý do ứng dụng ưu tiên RMS AC và sine fit, đồng thời vẫn hiển thị Vmax/Vmin để người dùng quan sát trực tiếp.

2.4 Đặc tính và sai số của ADC, DAC

DAC dạng bậc thang tương đương một bộ giữ mẫu bậc không. Suy hao biên độ chuẩn hóa tại tần số tín hiệu được xấp xỉ:

$$E_{ZOH} = \left(1 - \frac{\sin(\pi/N)}{\pi/N}\right) \times 100\%. \quad (2.10)$$

MCP4822 có độ phân giải 12-bit và thời gian xác lập điển hình khoảng $4,5 \mu s$ [3]. Biên thời gian xác lập được định nghĩa:

$$T_{margin} = T_s - T_{settling}. \quad (2.11)$$

Nếu $T_{margin} < 0$, mẫu DAC mới được cập nhật trước khi đầu ra ổn định; nếu $0 \leq T_{margin} < 1 \mu s$, phép phát được đánh giá borderline.

Với ADC 12-bit, mã số nằm trong khoảng 0–4095. Sau khi trừ mức bias 1,65 V và áp

dụng calibration cho từng dải đo, điện áp đầu vào được tính:

$$V_{in} = m_r \left(\frac{code}{4095} \cdot 3,3 - 1,65 \right) + c_r, \quad (2.12)$$

trong đó m_r và c_r là hệ số scale/offset của range r . Các mã gần 0 hoặc 4095 được đánh dấu saturation.

2.5 Phương pháp đánh giá kết quả

Kết quả tổng thể không chỉ dựa trên gain. Hệ thống phân biệt ba trạng thái:

- **PASS:** gain, tần số, biên độ đạt tolerance; không clipping/saturation; frame đầy đủ; điều kiện đo hợp lệ.
- **FAIL:** ít nhất một yêu cầu kỹ thuật không đạt hoặc có lỗi truyền thông/mất dữ liệu.
- **WARNING:** tín hiệu có thể đạt yêu cầu nhưng độ tin cậy bị giới hạn bởi số mẫu/chu kỳ, sai số peak hoặc biên xác lập DAC.

Quy tắc này ngăn trường hợp $N = 10$ bị hiển thị PASS xanh tuyệt đối dù sai số peak lý thuyết gần 4,9%.

3. THIẾT KẾ HỆ THỐNG

3.1 Yêu cầu kỹ thuật


Các yêu cầu chính của nguyên mẫu được tổng hợp trong Bảng 3.1.

Bảng 3.1: Yêu cầu kỹ thuật chính của hệ thống

Hạng mục	Yêu cầu
Bộ xử lý	STM32F103C8T6, xung nhịp hệ thống 72 MHz
Khởi phát	DAC MCP4822 12-bit, SPI, gain X1/X2
Khởi thu	ADS7861 12-bit, hai kênh lấy mẫu đồng thời
Dải đo	Auto hoặc manual: 0,3 V, 3,3 V, 10 V
Giao tiếp	USB CDC FS, cổng COM ảo trên Windows
Độ dài capture	128, 256 hoặc 512 cặp mẫu; firmware chặn cấu hình lớn hơn 512
Chế độ đo	Single tone, waveform, passive oscilloscope, Bode sweep
Kết quả	Channel metrics, DUT metrics và PASS/FAIL/WARNING
Vận hành không thiết bị	Có chế độ simulation/mock

3.2 Kiến trúc tổng thể

Hình 3.1 mô tả luồng thông tin và tín hiệu của hệ thống. Máy tính gửi cấu hình qua USB; STM32 điều khiển DAC tạo kích thích cho DUT; hai tín hiệu Vin và Vout được lấy mẫu đồng thời; dữ liệu thô quay lại desktop để phân tích.



Hình 3.1: Kiến trúc tổng thể của hệ thống phân tích tín hiệu

3.3 Thiết kế khối phát tín hiệu

MCP4822 là DAC hai kênh 12-bit, giao tiếp SPI và có tham chiếu nội 2,048 V. Word điều khiển 16-bit gồm bit chọn kênh, bit gain, bit shutdown và 12 bit dữ liệu [3]. STM32 sử dụng SPI1; chân PA4 làm chip-select phần mềm và PA3 nối với LDAC. Firmware giữ LDAC ở mức thấp để đầu ra được cập nhật sau khi hoàn tất mỗi frame SPI. Driver đóng gói dữ liệu big-endian và giữ CS ở mức thấp trong toàn bộ hai byte truyền.

Firmware tạo bảng mẫu theo dạng sóng, tần số, biên độ và offset. Do MCP4822 là DAC đơn cực, firmware cộng mức bias 1,65 V trước khi mã hóa; tầng analog TX trừ lại mức này để thu được tín hiệu lưỡng cực quanh 0 V. Hệ số hiệu chuẩn DAC X2 được mô tả bằng quan hệ tuyến tính $V = a \cdot code + b$; với X1, scale mV/code bằng một nửa X2. Mã phát được giới hạn trong khoảng 0–4095.

$$code = \text{clip} \left(\frac{V_{signal} + V_{bias} - b}{a s_G}, 0, 4095 \right), \quad s_G = \begin{cases} 1, & G = X2 \\ 0,5, & G = X1. \end{cases} \quad (3.1)$$

Đầu ra DAC được đưa qua buffer/lọc tái tạo trước khi cấp cho DUT. Khi lựa chọn tốc độ cập nhật, ứng dụng đồng thời tính ZOH droop và settling margin để cảnh báo người vận hành.

Số điểm của LUT được firmware tính bằng phép chia nguyên $N = F_s/f$ và giới hạn trong khoảng 10–256. Vì vậy tần số phát thực là $f_{DAC} = F_{update}/N$ và chỉ trùng tần số yêu cầu khi tỷ số F_s/f phù hợp với giới hạn LUT. Với cấu hình mặc định 20 kHz/200 kSPS, $N = 10$ và DAC stream phát đúng 20 kHz. Ngược lại, nếu yêu cầu 30 kHz tại 200 kSPS thì N tính được bằng 6 nhưng bị ép thành 10, dẫn tới tần số phát thực khoảng 20 kHz.

Luồng hiện tại có hai giai đoạn. Trong capture blocking, mỗi vòng lặp ghi một code DAC rồi đọc một cặp ADC; giai đoạn này không được timer pacing nên tốc độ DAC phụ thuộc thời gian đọc ADS7861. Sau khi capture hoàn tất và phản hồi START đã được truyền, TIM3 mới phát LUT liên tục. TIM3 nhận clock 72 MHz; ở cấu hình mặc định, $ARR = 359$ cho tốc độ cập nhật 200 kSPS. SPI1 chạy 18 MHz, nên một frame DAC 16-bit cần khoảng $0,89 \mu s$ trên đường truyền, chưa kể phần mềm. Chu kỳ cập nhật $5 \mu s$ chỉ lớn hơn settling time điển hình $4,5 \mu s$ một biên nhỏ.

3.4 Thiết kế khối thu tín hiệu hai kênh

ADS7861 tích hợp hai ADC 12-bit và hỗ trợ lấy mẫu đồng thời, tốc độ tới 500 kSPS theo datasheet [4]. Thiết kế sử dụng Mode II: M0=0, M1=1; kết quả A và B được đọc tuần tự trên đường Serial Data A. PA8 tạo xung RD/CONVST, PB10 nối BUSY và PB12 điều khiển CS. Mỗi cặp kết quả cần 32 clock trên Serial Data A; firmware tách status và dữ liệu signed 12-bit rồi chuyển sang offset-binary trước khi đưa vào pipeline USB hiện có.

Ở cấu hình bring-up hiện tại, SPI2 hardware được khởi tạo nhưng driver chiếm PB13 làm GPIO clock và bit-bang với nửa chu kỳ danh nghĩa $1\ \mu\text{s}$, tương ứng clock khoảng 500 kHz. Chân BUSY tạm chưa tham gia pacing và frame validation đang được nói để chấp nhận các word không đồng thời kẹt ở 0x0000/0xFFFF. Riêng 32 clock đã cần khoảng $64\ \mu\text{s}$; cộng pulse RD/CONVST, reset serializer, GPIO/HAL và ghi DAC, tốc độ cấp mẫu lý thuyết thấp hơn khoảng 14 kSPS và chưa được đo chính xác bằng logic analyzer.

Hai kênh được ghép vào một word 32-bit: CH1 ở 16 bit cao, CH2 ở 16 bit thấp. Buffer production hiện có tối đa 512 cặp mẫu, chiếm 2048 byte. Việc giảm buffer là cần thiết để giữ biên SRAM an toàn trên STM32F103 có 20 kB SRAM.

3.5 Mạch điều hòa và lựa chọn range

Tín hiệu lưỡng cực được bias quanh 1,65 V để phù hợp với dải ADC đơn cực. Ba nhánh range tương ứng mức trực tiếp, suy hao xấp xỉ 10 lần và 100 lần. Các relay được đóng theo cơ chế break-before-make để không kích hoạt đồng thời hai nhánh. Hệ thống khởi động ở dải 10 V nhằm bảo vệ ADC trước một tín hiệu chưa biết.

Trong chế độ AUTO, firmware xác định khoảng cách lớn nhất từ mã giữa 2048 và đếm số mẫu gần rail. Nếu xuất hiện rail hit, range được tăng; nếu biên độ quá nhỏ, range được giảm. Sau khi chuyển relay, dữ liệu được thu lại để đảm bảo kết quả dùng đúng hệ số calibration.

3.6 Nguồn, kết nối và phân bổ chân

STM32 sử dụng nguồn 3,3 V, thạch anh ngoài 8 MHz và PLL để đạt 72 MHz. Các tụ decoupling được đặt gần chân nguồn số, nguồn tương tự và nguồn tham chiếu. Đường USB D-/D+ nối PA11/PA12, có trở kháng vi sai và chiều dài tương đối cân bằng. SWD trên PA13/PA14 được giữ lại để nạp và debug; chỉ JTAG bị vô hiệu hóa khi cần giải phóng chân.

Bảng 3.2: Phân bổ các chân điều khiển chính

Khối	Chân STM32	Chức năng
MCP4822	PA3, PA4, PA5, PA7	LDAC, CS, SPI1 SCK, SPI1 MOSI
ADS7861	PB13, PB14	CLOCK GPIO bring-up, Serial Data A
ADS7861	PA8, PB10, PB12	RD/CONVST, BUSY, CS
ADS7861	PB0, PB1, PB11	M0, A0, M1
Range	PA15, PB3, PB4	Relay 0,3 V, 3,3 V, 10 V
USB FS	PA11, PA12	D-, D+
Debug	PA13, PA14	SWDIO, SWCLK

4. THIẾT KẾ FIRMWARE VÀ GIAO THỨC TRUYỀN THÔNG

4.1 Kiến trúc firmware STM32F103

Firmware được xây dựng bằng STM32Cube HAL và PlatformIO. Các thành phần chính gồm `driver_mcp4822`, `driver_ads7861`, `range_control`, `calibration`, `measurement_engine`, `test_controller`, `command_parser`, `protocol` và lớp USB Device CDC.

Sau khởi tạo clock và GPIO, firmware khởi tạo SPI1/SPI2 trong chế độ thường, ép USB re-enumeration, khởi động USB, nạp calibration và đưa hệ thống về IDLE. Callback nhận USB chỉ đưa từng byte vào parser; việc thực thi lệnh và tạo phản hồi diễn ra trong vòng lặp chính, tránh giữ ngắt USB quá lâu.

4.2 Điều khiển MCP4822 và ADS7861

Driver MCP4822 tạo frame 16-bit theo datasheet và truyền bằng SPI1. Bit kênh cho phép mở rộng sang hai đầu ra; bit gain điều khiển X1/X2. Trong DAC stream, ISR TIM3 dùng truy cập thanh ghi SPI có guard thay cho `HAL_SPI_Transmit` để giảm tải. Driver ADS7861 tạo xung chuyển đổi và đọc hai word 16-bit; cấu hình production hiện vẫn dùng clock GPIO bit-bang, chưa dùng BUSY và chưa phải kiến trúc SPI/DMA cuối cùng. Kết quả được chuẩn hóa về mã offset-binary 12-bit trước khi lưu vào buffer.

Trong chế độ NORMAL, lệnh START dừng DAC stream cũ, thực hiện capture blocking, tính kết quả và chỉ đặt cờ khởi động lại DAC. Vòng lặp chính bật TIM3 sau khi ACK đã truyền xong để ngắt DAC không làm nghẽn USB. Mỗi START lặp lại tạo capture mới; buffer ADC không được cập nhật trong lúc TIM3 chỉ phát DAC liên tục. Trong chế độ USB SIM, phần cứng analog được bỏ qua; firmware tạo hai kênh sine có gain 0,8 và lệch pha -25° . Các giá trị này dùng kiểm tra transport/DSP, không đại diện cho DUT thật.

4.3 Thu thập, xử lý kết quả và calibration

Buffer tối đa gồm 512 cặp mẫu. Measurement engine tính mean, V_{pp} , RMS AC, gain dB và phase. Trên desktop, các phép đo được thực hiện lại từ dữ liệu thô bằng sine fit để có độ ổn định tốt hơn khi N thấp. Tuy nhiên, measurement engine và desktop hiện cùng dùng F_s do người dùng cấu hình để dựng trực thời gian, trong khi capture ADC blocking chưa chạy theo

nhip này. Vì vậy các đại lượng phụ thuộc thời gian như tần số, phase và delay của dữ liệu phân cứng chưa được coi là đã hiệu chuẩn. Trường `freq_est` phía firmware hiện trả lại tần số cấu hình, không phải một ước lượng độc lập.

Calibration gồm hệ số DAC (a, b) và các cặp (m, c) cho từng kênh/từng range. Trên STM32F103, cấu trúc calibration được lưu tại trang Flash cuối, địa chỉ 0x0800FC00. Các lệnh GET/SET/SAVE/RESET cho phép ứng dụng đọc, sửa và lưu hệ số mà không cần biên dịch lại firmware.

4.4 USB CDC và giao thức lệnh

Thiết bị sử dụng VID 0x0483, PID 0x5740 và được Windows nhận bằng driver `usbser.sys`. USB chạy Full Speed; tốc độ baud 115200 trong line coding chỉ là metadata của CDC, không giới hạn bus USB.

Trong quá trình phát triển, thiết bị từng xuất hiện COM nhưng báo Code 10. Nguyên nhân là vùng cấp phát tĩnh 512 byte nhỏ hơn cấu trúc `USBD_CDC_HandleTypeDef`. Sau khi vùng nhớ được xác định trực tiếp theo `sizeof`, class CDC khởi tạo thành công. Đồng thời, PMA được bố trí từ địa chỉ 0x40 trở lên để không chồng Buffer Descriptor Table, và ngắt `USB_LP_CAN1_RX0` gọi đúng `HAL_PCD_IRQHandler`.

Bảng 4.1: Các lệnh chính của giao thức ASCII

Lệnh	Phản hồi	Chức năng
PING	OK	Kiểm tra kết nối hai chiều
INFO	DATA:...	Đọc tên thiết bị và phiên bản firmware
CONFIG:...	OK/ERR	Cấu hình dạng sóng, f , biên độ, offset, gain, F_s , số mẫu
START / STOP	OK	Bắt đầu hoặc dừng phép đo
GET_STATUS	DATA:IDLE/ RUNNING	Đọc trạng thái bộ điều khiển
GET_RESULT	RESULT: {...}	Nhận kết quả dạng JSON một dòng
GET_SAMPLES	Binary frame	Nhận mẫu CH1/CH2
SET_RANGE / GET_RANGE	OK/DATA	Điều khiển và đọc range
GET/SET/ SAVE_CALIB	DATA/OK	Quản lý hệ số hiệu chuẩn

4.5 Giao thức truyền dữ liệu nhị phân

Khung dữ liệu mẫu được mô tả trong Bảng 4.2. Payload chứa các cặp CH1/CH2, mỗi mẫu 16-bit big-endian nhưng chỉ sử dụng 12 bit thấp. Với 512 cặp mẫu, payload dài 2048 byte.

Bảng 4.2: Cấu trúc frame dữ liệu mẫu

Trường	Kích thước	Giá trị/ý nghĩa
Header	2 byte	0xAA 0xBB
Frame type	1 byte	0x03 cho OSC capture
Payload length	2 byte	Big-endian
Payload	4M byte	M cặp CH1/CH2
Checksum	1 byte	XOR toàn payload

Firmware gửi payload theo chunk 64 byte để phù hợp packet USB FS và chờ TxState hoàn tất trước khi tái sử dụng buffer. Desktop đọc đủ đúng số byte, kiểm header, type, length và checksum. Frame thiếu hoặc sai checksum được chuyển thành lỗi truyền thông thay vì đưa vào DSP.

4.6 Tài nguyên và các chế độ kiểm thử

PlatformIO định nghĩa các environment production, usb_cdc_test và mcp4822_test. Source còn khai báo các mode kiểm tra ADC, SPI loopback và Flash calibration, nhưng không phải tất cả đều có environment PlatformIO độc lập hoặc đã được xác nhận build. Kết quả build production được xác nhận gần nhất trước các chỉnh sửa chẩn đoán ADC ngày 17/07/2026 được trình bày trong Bảng 4.3; cần build lại để chốt số liệu của source mới hơn.

Bảng 4.3: Tài nguyên firmware production được xác nhận gần nhất

Environment	RAM (byte)	RAM	Flash (byte)	Flash
Production (16/07/2026)	8.968/20.480	43,8%	49.932/65.536	76,2%

Dung lượng nằm trong giới hạn của STM32F103C8T6 và còn khoảng 56,2% SRAM tại lần build đã xác nhận. Firmware vẫn tránh mảng float lớn và dùng buffer tĩnh có kích thước xác định. Các artifact build được lưu trong repository không được dùng thay cho kết quả build lại từ source hiện hành.


5. THIẾT KẾ ỨNG DỤNG DESKTOP VÀ XỬ LÝ TÍN HIỆU

5.1 Kiến trúc ứng dụng Signal Analyzer Pro

Ứng dụng được phát triển bằng Python 3, PyQt6 và PyQtGraph [9, 10]. NumPy/SciPy thực hiện xử lý số; PySerial cung cấp giao tiếp COM [7, 8, 11]. Kiến trúc gồm ba phần: lớp UI/controller trong `signal_analyzer.py`, worker đọc USB và module `signal_analysis.py` chứa các công thức có thể kiểm thử độc lập.

Các tab điều khiển gồm Network Analyzer, Bode Sweep, Calibration và Passive Oscilloscope. Các tab hiển thị gồm Oscilloscope Monitor, Frequency Sweep và Measurements. Thiết kế giữ giao diện thao tác tập trung nhưng tách DSP ra khỏi code widget nhằm tránh lặp công thức.

Hình 5.1 thể hiện cấu hình 20 kHz, 200 kSPS trong simulation. Giao diện hiển thị đồng thời waveform và cảnh báo POC do $N = 10$.



Hình 5.1: Giao diện waveform và phân tích điều kiện lấy mẫu

5.2 Giao diện và luồng giao tiếp USB

Khi kết nối, ứng dụng quét danh sách COM, mở cổng, xóa buffer, gửi PING tối đa ba lần, sau đó đọc INFO và range. Khi đo live, QTimer chỉ khởi tạo worker nếu worker trước đã hoàn tất. Worker gửi GET_RESULT và GET_SAMPLES, đọc frame với timeout rồi phát signal về main thread. Vì vậy mất cổng hoặc thiếu byte không khóa cửa sổ.

5.3 Phân tích điều kiện lấy mẫu và sai số DAC

Hàm `calculate_sampling_quality` là nguồn duy nhất cho Period, Sample Interval, N , peak error, ZOH droop và settling margin. Ngưỡng đánh giá gồm:

- $N < 10$: WARNING_SAMPLE_TOO_LOW;
- $10 \leq N < 25$: WARNING_POC_ONLY;
- $E_{peak} > 1\%$: cảnh báo sai số peak;
- $T_{margin} < 0$: DAC chưa xác lập;
- $0 \leq T_{margin} < 1 \mu s$: borderline.

Các giá trị cấu hình được cập nhật ngay khi người dùng thay đổi f hoặc F_s , không cần chờ chạy phép đo.

5.4 Phân tích tín hiệu CH1 và CH2


Mỗi kênh được tính V_{max} , V_{min} , V_{pp} , V_{peak} , RMS toàn phần, RMS AC, mean, tần số, chu kỳ và noise residual. Tần số ban đầu được ước lượng bằng positive zero crossing có nội suy phân đoạn. Sine fit tại tần số mục tiêu giải hệ tuyến tính gồm sin, cos và hằng số, từ đó suy ra amplitude, offset, phase và RMS phần dư.

Clipping được phát hiện khi có plateau ít nhất ba mẫu liên tiếp gần cực trị; saturation được phát hiện trực tiếp từ raw code gần 0 hoặc 4095. Quy tắc ba mẫu tránh nhận nhầm hai điểm đỉnh bằng nhau trong trường hợp lấy 10 mẫu/chu kỳ.

5.5 Phân tích DUT và PASS/FAIL/WARNING

Ứng dụng ưu tiên $V_{RMS,AC}$ để tính gain và dùng phase sine-fit của CH2 trừ CH1. Gain error được so sánh với target/tolerance. Tần số và biên độ vào cũng có tolerance riêng. Communication error, data loss, clipping và saturation là điều kiện FAIL. Nếu các spec đạt nhưng sampling quality có cảnh báo, kết quả cuối là WARNING.

Hình 5.2 trình bày bảng Channel Measurement và DUT Analysis. Ở bộ dữ liệu chuẩn, gain xấp xỉ 0,8, tương đương $-1,94$ dB, phase khoảng -25° .



Hình 5.2: Bảng thông số từng kênh và phân tích DUT

5.6 Calibration, simulation và xuất dữ liệu

Tab Calibration hiển thị trạng thái default, loaded from device, loaded from JSON, modified but not saved hoặc saved to device. Người dùng có thể đọc/ghi hệ số qua USB và import/export JSON. Việc chuyển raw ADC sang volt trên desktop sử dụng cùng mô hình scale/offset theo range như firmware.

Khi không có thiết bị, mục SIMULATE tạo cặp sine Vin/Vout theo đúng F_s , số mẫu, gain và phase. Chế độ này cho phép kiểm tra UI, DSP và export độc lập với phần cứng. Báo cáo JSON chứa timestamp, device info, cấu hình waveform, sampling quality, channel metrics, DUT metrics, calibration, trạng thái truyền thông và kết quả. Nếu người dùng chọn, raw samples được lưu đồng thời trong CSV và JSON.

6. KIỂM NGHIỆM, KẾT QUẢ VÀ THẢO LUẬN

6.1 Cấu hình và phương pháp kiểm nghiệm

Kiểm nghiệm được chia thành bốn lớp: unit test cho công thức, kiểm tra giao tiếp USB trên bo STM32F103, kiểm tra tích hợp desktop với firmware USB SIM và kiểm tra chuỗi analog thật. Thiết bị được nạp bằng J-Link; lần kiểm tra gần nhất sử dụng *USB Serial Device (COM6)*. Cấu hình chuẩn dùng sine 20 kHz, biên độ đỉnh 0,3 V, offset app 0 V, gain X2, F_s cấu hình 200 kSPS và 128 cặp mẫu. Ba lớp đầu đã có kết quả; chuỗi analog thật chưa đạt tiêu chí xác nhận waveform/gain/phase.

6.2 Kiểm nghiệm USB CDC

Kết quả kiểm nghiệm USB được tóm tắt trong Bảng 6.1. Thiết bị có trạng thái CM_PROB_NONE; request/response ASCII và binary đều hoạt động.

Bảng 6.1: Kết quả kiểm nghiệm USB CDC

Phép thử	Kết quả quan sát	Đánh giá
Enumeration	COM6, VID:PID=0483:5740, thiết bị hoạt động	PASS
PING/INFO	PING→OK; INFO trả đúng tên firmware	PASS
Chu kỳ protocol đầy đủ	20/20 chu kỳ STOP-RANGE-CONFIG-START-RESULT-SAMPLES-PING	PASS
Chu kỳ kiểu live	30/30 JSON hợp lệ, frame đủ và checksum đúng	PASS
Frame 128 mẫu/kênh	512 byte payload, header/type đúng, checksum đúng	PASS
STOP/GET_STATUS	Trạng thái cuối DATA:IDLE	PASS

6.3 Kiểm nghiệm điều kiện lấy mẫu

Bốn test case bắt buộc được chạy bằng unit test và kiểm tra lại trên UI. Kết quả ở Bảng 6.2 khớp công thức lý thuyết.

Bảng 6.2: Kết quả đánh giá các cấu hình lấy mẫu

f	F_s	N	E_{peak}	E_{ZOH}	T_{margin} / Kết luận
20 kHz	200 kSPS	10	4,894%	1,637%	+0, 50 μ s; POC
20 kHz	500 kSPS	25	0,789%	0,263%	-2, 50 μ s; DAC chưa ổn định
20 kHz	1 MSPS	50	0,197%	0,066%	-3, 50 μ s; DAC chưa ổn định
2 kHz	200 kSPS	100	0,049%	0,016%	+0, 50 μ s; borderline

Kết quả cho thấy tăng F_s làm giảm sai số lấy mẫu nhưng không tự động cải thiện toàn hệ thống. Khi DAC cũng được cập nhật ở cùng tốc độ, khoảng thời gian mỗi mẫu có thể nhỏ hơn settling time. Vì vậy 500 kSPS và 1 MSPS có nhiều điểm/chu kỳ nhưng vẫn bị cảnh báo DAC not settled. Cách khắc phục là giảm tốc độ cập nhật DAC, dùng timer riêng, tạo LUT theo chu kỳ hoặc chọn DAC nhanh hơn.

Các giá trị F_s trong Bảng 6.2 là phân tích cấu hình mục tiêu và đúng cho nhịp cập nhật DAC sau capture; chúng chưa mô tả tốc độ ADC thực tế. Với bit-bang nửa chu kỳ 1 μ s, 32 clock của một cặp ADS7861 đã cần khoảng 64 μ s. Khi cộng các pulse điều khiển và overhead, giới hạn lý thuyết thấp hơn khoảng 14 kpair/s. Quan sát trước đó cho thấy phản hồi START của capture 128 mẫu thường mất khoảng 60–64 ms, nhưng thời gian này còn gồm retry, auto-range và xử lý lệnh nên không được dùng như phép đo sample rate chuẩn. Cần đo RD/CONVST, CLOCK, DATA A và BUSY bằng logic analyzer để xác định $F_{s,ADC}$ và độ đều mẫu.

6.4 Kiểm nghiệm thuật toán đo

Unit test sử dụng hai tín hiệu sine có offset khác nhau, gain 2 và phase -30° . RMS AC loại đúng offset; gain linear thu được 2,000 và phase sai lệch dưới mức làm tròn của test. Test 20 kHz/200 kSPS xác nhận kết quả tổng thể là WARNING dù gain nằm trong tolerance.

Trong phép thử tích hợp với firmware SIM, kết quả đại diện ở Bảng 6.3 được tính từ dữ liệu mô phỏng. Bảng này xác nhận thuật toán và luồng USB SIM, không phải kết quả đo trên chuỗi analog thật.

Bảng 6.3: Kết quả phân tích DUT chuẩn tại 20 kHz

Thông số	Giá trị đặt	Giá trị đo	Nhận xét
Tần số CH1	20.000 Hz	19.999,4 Hz	Sai lệch nhỏ
Biên độ đỉnh Vin	0,300 V	0,300 V (sine fit)	Đạt
Gain linear	0,800	0,800	Đạt
Gain dB	-1,938 dB	-1,940 dB	Đạt
Phase	-25,0°	-25,01°	Đạt
Clipping/saturation	Không	Không	Đạt
Kết quả tổng	—	WARNING	Do điều kiện lấy mẫu

Trong simulation, V_{pp} đo trực tiếp khoảng 0,573 V, nhỏ hơn 0,600 V lý tưởng do chỉ có 10 mẫu/chu kỳ. Trong khi đó sine fit khôi phục biên độ gần 0,300 V. Kết quả này cho thấy lựa chọn RMS AC/sine fit phù hợp hơn max/min đối với dữ liệu sine mô phỏng ở cấu hình POC; hiệu quả trên phần cứng còn phụ thuộc sample timing thật.

6.5 Kiểm nghiệm quét Bode

Chế độ Bode mô phỏng quét theo dãy tần số logarithm. Với mô hình DUT có gain vùng thông xấp xỉ -1,94 dB và đặc tính thông thấp bậc một, đường gain giữ ổn định trong vùng thông, giảm quanh tần số cắt và phase biến đổi liên tục. Worker quét chạy tách khỏi GUI nên thanh tiến độ và cửa sổ vẫn phản hồi.

Quét Bode trên phần cứng chưa được xác nhận. Source desktop hiện hard-code SAMPLES=1024, trong khi firmware production từ chối số mẫu lớn hơn 512; $F_s = 10f$ cũng có thể vượt giới hạn tốc độ DAC/ADC. Khi lệnh hoặc JSON lỗi, worker hiện thay điểm bằng -99 dB và 0°, vì vậy đồ thị phần cứng có thể chứa giá trị sentinel. Cần sửa cấu hình sweep, kiểm tra ACK từng lệnh và loại điểm lỗi rõ ràng trước khi công bố Bode đo thật.

6.6 Phân tích sai số

Các nguồn sai số chính gồm:

- **Lượng tử ADC/DAC:** độ phân giải 12-bit tạo sai số tối thiểu theo LSB và tăng tương đối khi tín hiệu nhỏ.
- **Sampling phase:** max/min nhảy với vị trí mẫu, đặc biệt ở $N = 10$.
- **DAC settling và ZOH:** hạn chế waveform ở tốc độ cập nhật cao.
- **AFE và range:** dung sai điện trở, offset op-amp và relay ảnh hưởng scale/offset.

- **Clock:** sai số thạch anh ảnh hưởng tần số phát, F_s và phase.
- **Timing ADC:** capture blocking/bit-bang chưa theo timer; dùng F_s cấu hình để dựng trực thời gian tạo sai số hệ thống cho tần số, phase và delay.
- **Framing ADS7861:** BUSY, cạnh lấy mẫu, status A/B và thứ tự word chưa được xác nhận bằng logic analyzer; validation hiện đang nói.
- **Thuật toán:** zero crossing bị ảnh hưởng bởi nhiễu; sine fit giả định tín hiệu gần sine.
- **Truyền thông:** thiếu byte hoặc sai frame; được phát hiện bằng length và checksum.

Calibration tuyến tính bù được phần lớn sai số gain/offset tĩnh nhưng không bù hoàn toàn đặc tính theo tần số, jitter hoặc méo phi tuyến. Khi yêu cầu độ chính xác cao, cần calibration đa điểm theo tần số và biên độ.

6.7 Thảo luận

Ưu điểm của nguyên mẫu là kiến trúc đầy đủ từ phát, thu, truyền dữ liệu đến đánh giá chất lượng; có khả năng chạy không phần cứng; và tách được kiểm thử transport khỏi kiểm thử analog. Hai kênh ADC đồng thời về nguyên lý phù hợp với phép đo phase. Giao thức request/response dễ debug, trong khi frame nhị phân giảm overhead khi truyền mẫu.

Hạn chế lớn nhất hiện tại không phải dung lượng RAM mà là chuỗi analog và timing thu chưa được xác nhận. Raw A0/B0 quan sát gần nhất cho thấy CH1 thường quanh code 1024 còn CH2 gần full-scale 4092–4095; thử A1/B1 cũng gần như hằng. Quét DC ở nhiều mức DAC và range chưa làm ADC thay đổi tương ứng. Các khả năng cần kiểm tra gồm đường loop/cáp, nguồn và bảo hòa AFE, relay/range, net vi sai, reference cũng như timing ADS7861. Ngoài ra DAC có settling time tương đối lớn và checksum XOR chỉ phát hiện lỗi đơn giản. Đối với waveform không sine, sine fit không còn là estimator phù hợp; khi đó cần chuyển sang FFT hoặc mô hình theo dạng sóng.

7. KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN

7.1 Kết luận

Đồ án đã xây dựng được nguyên mẫu hệ thống phân tích tín hiệu khuếch đại gồm phần cứng STM32F103C8T6, MCP4822, ADS7861, mạch lựa chọn range, firmware USB CDC và ứng dụng Signal Analyzer Pro. Phần USB/protocol, DAC stream, simulation và pipeline phân tích trên desktop đã hoạt động. Tuy nhiên, chuỗi analog từ DAC qua DUT/AFE tới ADS7861 chưa được xác nhận end-to-end; vì vậy nguyên mẫu hiện chưa đủ cơ sở để công bố gain, phase hoặc Bode đo thật.

Điểm khác biệt quan trọng là kết quả được đánh giá cùng điều kiện đo. Cấu hình DAC 20 kHz/200 kSPS có 10 điểm/chu kỳ, sai số peak lý thuyết gần 4,9% và settling margin 0,5 μ s. RMS AC và sine fit giúp giảm ảnh hưởng bỏ lỡ đỉnh trong simulation. Đối với capture phần cứng hiện tại, nhân chất lượng dựa trên F_s cấu hình chưa đủ vì ADC chưa được timer-pacing; kết quả phải được giữ ở trạng thái bring-up cho đến khi đo được sample timing thật.

7.2 Đánh giá mức độ hoàn thành

Các mục tiêu về giao tiếp USB, điều khiển DAC, format dữ liệu hai kênh, simulation, DSP, PASS/FAIL/WARNING, calibration và export đã được triển khai ở mức source. Firmware production đã build thành công trong giới hạn STM32F103C8T6. Kiểm thử gần nhất đạt 20/20 chu kỳ protocol đầy đủ và 30/30 capture kiểu live với 128 cặp mẫu; giao diện dùng worker thread để tránh khóa UI. Các thay đổi mới nhất về capture lập và giao diện detail mới qua kiểm tra compile, chưa được flash/kiểm thử GUI cuối. Unit test desktop có sẵn nhưng cần tạo lại môi trường Python trên máy hiện tại trước khi chạy lại.

7.3 Hạn chế của hệ thống

ADC hiện đọc blocking bằng clock GPIO khoảng 500 kHz, không dùng BUSY và không đồng bộ timer với DAC. Frame validation ADS7861 còn nói; sample rate và đường analog chưa được chứng minh. DAC stream có thể chạy 200 kSPS nhưng khoảng cập nhật 5 μ s rất sát settling time. Auto-range dùng relay có thời gian chuyển mạch lớn hơn switch bán dẫn và chưa được xác nhận trên toàn bộ đường PCB. Quét Bode phần cứng đang không tương thích giới hạn buffer 512 mẫu. Calibration Flash chưa có magic/version/CRC; checksum XOR của frame cũng yếu hơn CRC-16/CRC-32. Phép đo noise/phase hiện tối ưu cho sine và chưa thay thế thiết bị đo

chuẩn.

7.4 Hướng phát triển

Các hướng phát triển tiếp theo gồm:

- Dùng DMA, timer trigger và ping-pong buffer cho chuỗi DAC/ADC.
- Dùng một timebase chung cho DAC và ADC; trả về sample rate đo được thay vì chỉ dùng giá trị cấu hình.
- Xác minh BUSY, 32 clock, cạnh lấy mẫu, status A/B và thứ tự word ADS7861 bằng logic analyzer; sau đó tắt chế độ relax validation.
- Đo đồng thời MCP4822 VOUTA, các chân vi sai ADS7861, reference và nguồn AFE để hoàn tất chuỗi analog end-to-end.
- Sửa Bode sweep theo giới hạn 128/256/512 mẫu, kiểm ACK từng điểm và không vẽ sentinel như dữ liệu hợp lệ.
- Sử dụng DAC có settling nhanh hơn hoặc DDS chuyên dụng khi đo tần số cao.
- Bổ sung trigger oscilloscope, FFT, THD, SNR, SINAD và group delay.
- Nâng checksum lên CRC-16/CRC-32 và thêm sequence number để phát hiện mất frame.
- Calibration đa điểm theo range, tần số và biên độ; lưu hồ sơ truy xuất chuẩn.
- Tối ưu RAM hoặc chuyển sang MCU có SRAM lớn hơn cho streaming liên tục.
- Hoàn thiện vỏ thiết bị, connector BNC, bảo vệ đầu vào và quy trình tự kiểm tra.

TÀI LIỆU THAM KHẢO

- [1] STMicroelectronics, *STM32F103x8, STM32F103xB Medium-density Performance Line ARM-based 32-bit MCU Datasheet*, DS5319, STMicroelectronics.
- [2] STMicroelectronics, *RM0008: STM32F101xx, STM32F102xx, STM32F103xx, STM32F105xx and STM32F107xx Reference Manual*.
- [3] Microchip Technology Inc., *MCP4802/4812/4822: 8/10/12-Bit Dual Voltage Output Digital-to-Analog Converter with Internal VREF and SPI Interface*, Datasheet DS20002249.
- [4] Texas Instruments, *ADS7861: Dual, 500-kSPS, 12-Bit, 2+2 Channel, Simultaneous Sampling Analog-to-Digital Converter*, Datasheet SBAS110.
- [5] USB Implementers Forum, *Universal Serial Bus Class Definitions for Communications Devices*, Revision 1.2.
- [6] A. V. Oppenheim and R. W. Schaffer, *Discrete-Time Signal Processing*, 3rd ed. Pearson, 2010.
- [7] NumPy Developers, *NumPy Documentation*. [Online]. Available: <https://numpy.org/doc/>
- [8] SciPy Community, *SciPy Documentation*. [Online]. Available: <https://docs.scipy.org/doc/scipy/>
- [9] Riverbank Computing, *PyQt6 Reference Guide*. [Online]. Available: <https://www.riverbankcomputing.com/static/Docs/PyQt6/>
- [10] PyQtGraph Developers, *PyQtGraph Documentation*. [Online]. Available: <https://pyqtgraph.readthedocs.io/>
- [11] C. Liechti, *pySerial Documentation*. [Online]. Available: <https://pyserial.readthedocs.io/>