
#### 1 RA I

#### Darstellung von Zahlen

**IEEE 754** siehe letzte Seite.

Genauigkeit




**Zero-Flag** Z Alle Bits = 0

Carry-Flag C = Auslaufender Übertag **Signed-Flag**  $S = \text{H\"{o}}\text{chstwertiges Bit}$ 

Overflow-Flag O Auslaufender

Übertrag = einlaufender Übertrag am MSB.

#### von-Neumann-Architektur



#### Komponenten

- CPU
  - taktgesteuert
  - enthält Steuer- und Rechenwerk

- sequentielle Befehlsabarbeitung
- binäre Interpretation aller Si-
- Befehlsebenenparallelität Pipelining, out-of-order execution, VLIW)

#### • Hauptspeicher

- linear adressierbar
- enthält Befehle und Daten
- Zugriff über gemeinsamen Systembus
- Systembus
  - Adress-, Daten- und Steuerbus
  - 1 Teilnehmer schreibt alle anderen lesen am Bus
- Ein-/Ausgabe

Engpässe 1. Systembus als zentrales Vermittlungselement (v.N.-Flaschenhals) 2. Mehrfacher Speicherzugriff (z.B. ID und WB) 3. Keine Unterscheidung zwischen Daten und Befehlen im Speicher . Ausweg: Trennung in Programm- und Datenspeicher (Harvard-Architektur)

#### 1.2.1 Steuerwerk

1. Zentrale Steuerschleife 2. Befehlszähler 3. Befehlsdekoder 4. Befehlsregister

Phasen IF ID/OF EX/LS WB

# 1.3 Typischer Befehlswortaufbau

Befehlswort							
Operationsteil	Operandenteil						
Opcode	Operand 1	Operand 2					

## 1.4 Pipelining

Datenhazard Abhängigkeiten schen Befehlen. 1. Read-After-Write (RAW) 2. Write-After-Read (WAR) 3. Write-After-Write (WAW).. Vermeidbar mittels Forwarding-Register oder Bypasses in der ALU.

Strukturhazard Beschränkungen grund von belegten Resourcen (z.B. nur ein Speicherzugriff möglich, aber IF und WB wollen auf Speicher zugreifen). Vermeidbar durch getrennten Speicher für Daten und Befehle (L1- write-back 1. Cache und HS adressieren Daten-Cache, L1-Instruction-Cache) oder Multiport-Speicher.

(via Kontroll-/Steuerhazard Bedingtes Sprung-/Verzweigungsziel unbekannt. Vermeidbar durch Branch Prediction oder Hardware out-oforder Execution.

#### Adressierungsarten

implizit Ein oder mehrere Operanden durch Befehl festgelegt (z.B. PUSH, write-around auch POP. JMP)

überdeckt Quell-/Zieloperand gleich. (z.B. 1-Adress-Maschine mit ADD R1: A  $\leftarrow$  A + R1

Direkt-/Immediateoperand Operand enthält Wert statt Adresse.

direkt Operand enthält Adresse oder Registernummer.

indirekt/speicher-indirekt Operand enthält Adresse, an welcher eine weitere Adresse steht.

indiziert/register-indirekt Operand enthält Nummer eines Registers, in dem eine Adresse steht.

relativ Adresse bezieht sich auf eine bestimmte Basisadresse (z.B. PUSH. POP)

## 1.6 Byte-Order

Adresse	0x100	0x101	0x102	0x103		
Wert	0x4F	0x73	0xC9	0x1B		
Little Endian, OrtDC0724E Dig Endian						

Little Endian: 0x1BC9734F, Big Endian 0x4F73C91B

#### 1.7 Cache

**Arten** voll-assoziativ, direct-mapped, n-Wege-Satz-assoziativ

#### Adressstruktur

	- ·	***	-
Tag	Index	Wort	Byte

#### Cache-Hit-Write-Strategien

write-through 1. Cache und HS adressieren 2. Cache-Hit 3. Schreiben der Daten in den Cache 4. HS unverzüglich aktualisieren

2. Cache-Hit 3. Schreiben der Daten in den Cache 4. Dirty-Bit setzen 5. Bei Verdrängung HS aktualisieren

#### Cache-Miss-Write-Strategien

write-allocate 1. Cache und HS adressieren 2. Cache-Miss 3. HS-Zugriff fortsetzen 4. Verdrängen einer Cache-Line 5. Cache-Line aus HS in Cache laden

write-non-allocate Cache und HS adressieren

2. Cache-Miss 3. HS-Zugriff fortsetzen 4. Daten in HS schreiben

Typische Verknüpfung: write-through  $\leftrightarrow$  write-around, write-back  $\leftrightarrow$  write-allocate.

#### 2 RAII

#### RISC 2.1

- Feste Befehlslänge (⇒ einfaches Dekodieren)/Abarbeitungszeit
- fest-verdrahtete Steuerlogik
- wenige, einfache Adressierungsarten (register-indirekt, offset).
- Load-/Store-, General-Purpose-Register-Architektur
- kein direkter HS-Zugriff
- Orthogonalität der Befehle (keine überschneidende Funktionalität)
- Vorteil: Einfacher Entwurf und Herstellung
- Nachteil: Geringe Anzahl an verfügbaren Befehlen und Registern
- Nachteil: Geringere Codedichte (auch simple Befehle belegen komplettes Befehlswort)

#### CISC 2.2

- Variable Befehlslänge
- meist Mikroprogrammsteuerwerk
- Komplexe Adressierungsarten (speicher-indirekt, indexiert, implizit)
- Arithmetische Befehle mit Speicheroperanden

- Vorteil: Höhere Codedichte
- Nachteil: Aufwendiges Dekodieren der Befehle (Befehlslänge erkennen)
- Nachteil: unterschiedliche Befehlslaufzeiten

#### Klassifikation Giloi

#### Rechnerarchitektur

- 1. Hardware-Struktur
  - (a) Hardwarebetriebsmittelstruktur
    - Prozessorstruktur
    - Anzahl und Aufbau der Verarbeitungseinheiten
    - FPU-Anzahl, IU-Anzahl, Pipelineaufbau
  - (b) Speicherstruktur
    - pro Prozessor (Speicherhierarchie) i. Register ii. L1, L2, L3-Cache iii. Hauptspeicher iv. Festplatte v. Magnetbänder
    - Multiprozessorsysteme (MPS) i. gemeinsamer Speicher ii. verteilter Speicher
  - (c) Verbindungsstruktur
    - prozessorintern Adress-, Steuerbus)
    - MPS Verbinexternes dungsnetz
    - Kooperationsregeln (Master-Slave)

#### 2. Operationsprinzip

- (a) Informationsstruktur (Programmierschnittstelle)
  - i. Klassen von Datentypen A. niedrige Elementardatentypen (Byte, Word,...) B. höherere Elementardatentypen (Floating Point) Gruppendatentypen (Vektoren, Felder)
  - ii. Menge der Maschinendarstellung der Datentypen (z.B. *IEEE 754*)

- iii. Menge der Funktionen, die auf Datentypen angewendet werden können (≡ Befehlssatz)
- (b) Steuerungsstruktur
  - i. Ablaufsteuerung A. PCgetrieben B. Datengetrie-(Datenflussrechner) C. Anforderungsgetrieben (Reduktionsarchitektur)
  - ii. Datenzugriffssteuerung adressorientiert(von-Neumann-Variable) B. assoziativ(Caches)

#### 2.4 Arten von Parallelität

Pipelining, Nebenläufigkeit

#### 2.5 Eigenschaften moderner CPUs

Superskalarität Fähigkeit pro Takt (im eingelaufenen Zustand der Pipeline) mehr als eine Operation fertigstellen zu können. Realisierung durch mehrere gleiche Funktionseinheiten.

Superpipeline Weitere Unterteilung der Standard-Pipeline (z.B. bei komplizierten arithmetischen Befehlen wie DIV).

(Daten-, out-of-order execution Abarbeitung der Befehle in veränderter Reihenfolge.

> in-order-completion Ergebnisse in Programmreihenfolge ausgeben (Realisierung: Reorder Buffer, Renaming Register).

#### 2.6Moore'sches Gesetz

Verdopplung der Transistoren pro Chipfläche alle 18 Monate.

## Auswirkungen

- Rechenleistung 1. Erhöhung  $\operatorname{der}$ (a) Erhöhung der Taktfrequenz
- (b) Erhöhung der Anzahl der Funktionseinheiten (c) Multi-Core-Systeme
- 2. Behebung der Lücke zwischen Prozessor und Speicherperformance durch Caches


3. Integration von weiteren Einheiten (wie z.B. Grafikeinheiten)

#### 2.7 Klassifizierung nach Flynn

SISD klassischer v.-N.-Rechner **SIMD** Vektorrechner, Feldrechner MIMD Multiprozessorsysteme MISD leere Klasse oder Spezialfälle wie redundante Berechnungen

UMA Uniform Memory Access. Einheitlicher Zugriff mit derselben Bandbreite und Latenz

NUMA Non-UMA CC-NUMA cache coherent NUMA iii. Resourcenverwaltung(DMA) NC-NUMA non-cache coherent NUMA COMA Cache-only memory architecture



#### Vektorrechner

- Pipelining
- andere Speicherorganisation (kein Cache), Daten werden aus DRAM-Speicher in Vektorregister geladen.
- arithmetisches Pipelining (z.B. bei Floating Point)
- Chaining: Pipeline-Verkettung

- Erweiterungen: mehre Vektorunits pro Vektorprozessor, mehrere Vektorprozessoren pro Vektorrechner
- Scalar-Unit für nicht vektorisierbare Aufgaben vorhanden, aber meist langsam.
- Vorteil: Hohe Leistung auch bei hohen Problemgrößen.
- Nachteil: Probleme müssen vektorisierbar sein.

#### Feldrechner

- Nebenläufigkeit
- sehr viele Rechenelemente (processing elements)
- ein Universalrechner steuert Verarbeitung, alle PEs machen zu einem Zeitpunkt das Gleiche (synchrone Verabeitung).

#### 2.10 Befehlssatzerweiterungen

Prinzip: Feldrechner

MMX Multimedia Extensions. 64-Bit Integer-Register mit einem Befehl als  $8 \times 8$ -,  $4 \times 16$ - oder  $2 \times 32$ -Bit-Register angesprochen werden.

(I)SSE (Internet) Streaming Extensions. 128-Bit-Floating-Point-Register kann parallel auf  $4 \times 32$ oder  $2 \times 64$ -Bit arbeiten.

AVX Advanced Vector Extensions. 256-Bit-Floating-Point-Register, später auch Integer.

#### 2.11 Kennwerte

**IPS** Instructions per second.

**IOPS** Integer operations per second.

**FLOPS** Floating point operations per second.

**IOOPS** I/O operations per second.

$$XPS = f \cdot XPC$$

Geschwindigkeitsgewinn  $S_p = \frac{T_1}{T_p}$ 

Parallele Effizienz  $E_p = \frac{S_p}{n}$ mittlere Operationszeit  $\hat{T} = \sum_{i=1}^{n} t_i p_i$  $t_i$ ... Operationszeit des Befehls i $p_i$ ... relative Häufigkeit des Befehls iMIPS-Rate  $P_{\text{MIPS}} = \frac{f}{N_i N_m}$ , f in MHz.  $N_i$ ... Mittelwert der Taktzyklen pro Befehl **2.12.1 OMEGA-Netzwerk** 

 $N_m$ ...Speicherzugriffsfaktor Operations redundanz  $R_p = \frac{Z_p}{Z_1}$ 

Z... Anzahl der Operationen

T... Zeit(-schritte)

p...Anzahl der Prozessoren

Auslastung  $U_p = \frac{Z_p}{pT_p}$ 

Effektivität  $F = \frac{\dot{S}_p \dot{E}_p}{T_1}$ 

#### 2.12 Verbindungsnetzwerke

#### Statische VBN

- feste Verbindungen zwischen Knoten
- Vermittlungsfunktionen sind standteil des VBN
- Knoten bilden • alle zusammenhängenden Graphen (z.B. Ring, Torus, 2D-Gitter, Hypercube, Stern)

Dynamische VBN Verbindungen werden zur Laufzeit geschalten. Arten 1. Bus 2. zellenbasierte Netze (OMEGA-Netz) 3. Kreuzschienenverteiler.

#### Kennwerte

# Mittlerer Knotenabstand $\bar{d}$

 $\sum_{i=1}^{k} i p_i, p_i \dots \text{Prozentualer Anteil}$ an Knoten mit Pfadlänge i.

**Durchmesser** k, minimaler Abstand der am weitesten entfernten Knoten.

**Grad** d, Verbindungen pro Knoten

#### Knotenanzahl N


Halbierungsbreite kg, minimale Anzahl der Verbindungen, die aufgetrennt werden müssen, um das Netz in zwei gleich große Teile zu teilen.

Bisektionsbandbreite w = Halbierungsbreite · Übertragungsbandbreite pro Verbindung.

kleinste Erweiterung Anzahl der Knoten, die hinzugefügt werden müssen für strukturerhaltende Erweiterung.

Konnektivität Minimum aus Knotenund Kantenkonnektivität. Anzahl der Knoten bzw. Kanten, die entfernt werden müssen, um das Netz beliebig zu teilen.

Einbettung Eignung der Topologie in andere Topologien eingebettet werden zu können.



Prinzip: Perfect Shuffle, benötigt ld NSchaltstufen.

#### Routing über Zieladresse



0 unterer Ausgang, 1 oberer Ausgang

Routing über XOR-Verknüpfung XOR-Verknüpfung von Ziel- und Quelladresse. 0 durchschalten, 1 umschalten.



Blockierung Blockierung bei  $\operatorname{ld} N$ Übereinstimmungen.

# 2.13 Leitungsvermittlung

- Aufbau von fester Leitung für die Dauer der Verbindung
- Vorteil: wenn Leitung steht, schnelle Verbindung
- Nachteile: 1. Alle Knoten in der Leitung sind für andere blockiert. 2. Große Aufbauzeit (Latency)
- Einsatz: wenig Kommunikation, aber datenintensiv

## 2.14 Paketvermittlung

Nachricht wird in Pakete unterteilt und von Teilnehmer zu Teilnehmer geschickt. Es sind Zusatzinformationen (z.B. Quell-/Zieladresse, Paketnr., Nachspann 2.16.2 Zustände (Prüfsumme)).


Arten

store and forward Nachricht wird von Knoten zu Knoten gesendet ← großer Speicherbedarf pro Knoten.

wormhole routing Sender hört auf zu Senden, wenn Nachbar blockiert. Nachricht liegt wie ein Wurm im Netzwerk.

virtual cut-through Sender sendet bei Blockierung weiter. Extremfall: Knoten vor Blockierung muss gesamte Nachricht speichern.

#### 2.15 Systolische Arrays



SIMD, wie Feldrechner bzgl. viele Verarbeitungseinheiten; wie Vektorrechner bzgl. verallgemeinertem Pipelining-Prinzip.

#### 2.16 MESI

Cache-Kohärenz-Protokoll

#### 2.16.1 Anforderungen

Datenkohärenz Gewährleistung, kein Prozessor auf veraltete Daten zugreifen kann.

- ohne Cache: kein Problem, da nur ein Speicher.
- mit Cache: schwierig, Kohärenz-Protokoll erforderlich

Skalierbarkeit Verhalten des Systems beim Hinzufügen zusätzlicher Prozessoren.

- ohne Cache: schwierig, Verengung v.N.-Flaschenhals, Grenze 32 Prozessoren.
- mit Cache: besser, viele Berechnungen können mit eigenen Caches durchgeführt werden ← Entlastung Hauptspeicher.

Exclusive Modified Die Zeile befindet sich exklusiv in diesem Cache und wurde modifiziert.

Exclusive Unmodified Die Zeile befindet sich exklusiv in diesem Cache und wurde nicht modifiziert.

Shared Unmodified Die Zeile befindet sich noch in einem anderen Cache und wurde nicht modifiziert.

Invalid Die Zeile ist ungültig.

#### 2.16.3Snooping-Bus mit Steuersignalen

Invalid-Signal Invalidierung von Cache-Zeilen in anderen Caches.

Shared-Signal Andere Prozessoren zeigen damit an, dass die zu ladende Cachezeile bei ihnen bereits als Kopie vorhanden ist.

Retry-Signal Damit kann ein anderer Prozessor aufgefordert werden, das Laden eines Blocks abzubrechen, um es später wieder aufzunehmen nachdem der auffordernde Prozessor diesen Block aus seinem Cache in den HS zurückgeschrieben hat.

#### 2.17 Befehlsformate DLXder Architektur

I(mmediate)-Format

0	5	6 10	11 15	16		31		
орс	ode	rs1	rd	imm	ediat	te		
R(e)	gister	)-Form	nat					
0	5	6 10	11 15	$16\ 20$	21	31		
орс	ode	rs1	rs2	rd	fu	nc		
J(ump)-Format								
0	5	6				31		
орс	ode	dist						

## 3 Tabellen

#### 3.1 Boolesche Grundfunktionen

Name	Kontradiktion, Nullfunktion	Konjunktion, $AND(x_1, x_2)$	Inhibition von $x_1$	Identität von $x_1$	Inhibition von $x_2$	Identität von $x_2$	Antivalenz, Alternative, $XOR(x_1, x_2)$	Disjunktion, $OR(x_1, x_2)$	Peirce-Funktion, NOR $(x_1, x_2)$	Äquivalenz	Negation von $x_2$ , NOT $(x_2)$	Replikation	Negation von $x_1$ , NOT $(x_1)$	Implikation	Sheffer-Funktion, $NAND(x_1, x_2)$	Tautologie, Einsfunktion
	$x_1 \land \neg x_1$	$x_1 \wedge x_2$	$x_1 \leftrightarrow x_2$	$x_1$	$x_1 \leftarrow x_2$	$x_2$	$x_1 \leftrightarrow x_2$	$x_1 \lor x_2$	$x_1 \downarrow x_2$	$x_1 \leftrightarrow x_2$	$\neg x_2$	$x_1 \leftarrow x_2$	$\neg x_1$	$x_1 \to x_2$	$x_1 \uparrow x_2$	$x_1 \lor \neg x_1$
Funktion	0	$\lfloor x_1, x_2 \rfloor$	$x_1 > x_2$	$x_1$	$x_1 < x_2$	$x_2$	$x_1 \neq x_2$	$\lceil x_1, x_2 \rceil$	$1-\lceil x_1, x_2 \rceil$	$x_1 = x_2$	$1 - x_2$	$x_1 \ge x_2$	$1 - x_1$	$x_1 \le x_2$	$1-\lfloor x_1,x_2\rfloor$	1
Fur	$x_1 \cdot \bar{x_1}$	$x_1 \cdot x_2$	$x_1 \cdot \bar{x_2}$	$x_1$	$ar{x_1} \cdot x_2$	$x_2$	$(x_1\cdot \bar{x_2})+(\bar{x_1}\cdot x_2)$	$x_1 + x_2$	$x_1 + x_2 = \bar{x_1} \cdot \bar{x_2}$	$(x_1 \cdot x_2) + (\bar{x_1} \cdot \bar{x_2})$	$\bar{x_2}$	$x_1 + \bar{x_2}$	$ar{x_1}$	$\bar{x_1} + x_2$	$x_1 \bar{} x_2 = \bar{x_1} + \bar{x_2}$	$x_1 + \bar{x_1}$
1, 1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
1,0 1,1	0	0	1	1	0	0	1	1	0	0	1	1	0	0	1	1
0, 1	0	0	0	0	1	П	П	П	0	0	0	0	П	1	П	П
0,0	0	0	0	0	0	0	0	0	П	1	П	1	П	1	1	П
$ x_1, x_2 $	$f_0$	$f_1$	$f_2$	$f_3$	$f_4$	$f_5$	$f_6$	$f_7$	$f_8$	$f_{9}$	$f_{10}$	$f_{11}$	$f_{12}$	$f_{13}$	$f_{14}$	$f_{15}$

#### 3.2 Hardware Description Notation (HDN)

HDN	Beispiel	Beschreibung
<del></del>	$R1 \leftarrow R2$	Transfer, logisch
M	$R1 \leftarrow M[x]$	Speicherzugriff,
		byteweise
GPR[x]	GPR[rd]	Zugriff auf GPR
$\leftarrow_n$	$R1 \leftarrow_{16} M[x] \# \# M[x+1]$	Transfer mit
		Länge
$X_n$	$R1_0$	Zugriff auf Ein-
		zelbit
$X_{nm}$	R1 <sub>1631</sub>	Zugriff auf Bit-
		kette
$X^n$	$R1_{16}^{16}$	Wiederholung
##	M[X] # M[x+1]	Verkettung
<b>«</b>	$R1 \ll 2$	Bitverschiebung
>>	$R1 \gg 2$	Bitverschiebung
$\gg_a$	$R1 \gg_a 2$	Bitverschiebung,
		arithmetisch
==		Relationale
! =		Operatoren
<		
>		
>=		
< > > = <= <=		
&		Logische Opera-
		toren
^		
!		
+		Arithmetische
_		Operatoren
*		
/		

# Cache-Zeile wird in den Hauptspeicher zurückkopiert (line flush) Cache-Zeilen in anderen Caches mit gleicher Blockadresse werden invalidiert (line clear) wie (2), gilt jedoch nur für "Write-Miss with Replacement" Retry-Signal wird aktiviert und danach Cache-Zelle in den Hauptspeicher zurückkopiert Snoop-Hit on a Read Snoop-Hit on a Write Or Read w. I. t. M. or Read w. L. t. M. (2) (3) Shared Read-Miss w. R. Shared Read Miss

# 3.3 IEEE 754 (single precision)

31	30	23	22	0	,
s	c			f	

s Vorzeichenbit, c Charakteristik mit c=e+B für Exponent e und Bias-Konstante  $B=127=0111\ 1111_2,\ f$  Fractional Part für Mantisse m=1,f oder m=0,f

0 < c < 2B + 1		$Z = (-1)^s \cdot (1, f) \cdot 2^{c-B}$	
c = 0	f beliebig	$Z = (-1)^s \cdot (0, f) \cdot 2^{1-B}$	denormalisiert
c = 2B + 1	f = 0	$Z = (-1)^s \infty$	unendlich
c = 2B + 1	$f \neq 0$	$Z={ t NaN}$	Not a Number