


如何提交练习


登录

请访问 [Link](#) 进入Verilog OJ平台。单击右上角的 *Login or Register* 进入登陆页面。



Welcome to Verilog-OJ!

初始用户名和密码均为学号(e.g. 11912013), 在初次登录时, 需要修改密码, 否则无法正常使用服务。修改密码要求必须包含数字和字母的组合, 长度需大于8, 小于20.



查看练习

进入如图所示界面后, 单击Practice查看所有可见的练习。

Welcome to Verilog-OJ!

如图所示

Home Practice Submission

test_student Logout

a+b
1000

✔

a+b Tb
1001

○

lab2_p1
1002

○

单击卡片进入某个练习(如 $a+b$ 和 $a+b$ Tb , 这两个练习已经将标准解答展示在题目描述中, 只需将其复制并提交即可), 查看题目的所有标签和题目描述, 单击某个标签(如 *Hello World*)可以查看拥有相同标签的所有练习题目。单击Submit Solution可以进入提交解答的页面。

Home Practice Submit Solution Submission

test_student Logout




a+b

[Hello World](#)

A + B - Welcome to Verilog Online Judge

You need to implement a `a+b` program with verilog. The sample code is shown as follow.

```
module adder(a, b, c);  
    input [1:0] a;  
    input [1:0] b;  
    output [2:0] c;  
  
    wire [1:0] a;  
    wire [1:0] b;  
    wire [2:0] c;  
  
    assign c = a + b;  
endmodule
```



Label

提交练习

1000

Submit a Solution!

Problem Type: MAIN (You need to upload Source file (Main.v))

Code:

```
module adder(a, b, c);
    input [1:0] a;
    input [1:0] b;
    output [2:0] c;

    wire [1:0] a;
    wire [1:0] b;
    wire [2:0] c;

    assign c = a + b;
endmodule
```

Submit

在当前页面中点击Submit按钮可以提交你的解答。

查看结果

提交解答后会跳转到这次提交的详情页面，如果提交结果显示为NT（Not Tested），请尝试刷新页面。

Verilog OJ

172.18.34.110:8000/judge/submission/230918000034

test_student

NT

1000

```
module adder(a, b, c);
    input [1:0] a;
    input [1:0] b;
    output [2:0] c;

    wire [1:0] a;
    wire [1:0] b;
    wire [2:0] c;

    assign c = a + b;
endmodule
```

test_student

AC

1000

```
module adder(a, b, c);
    input [1:0] a;
    input [1:0] b;
    output [2:0] c;

    wire [1:0] a;
    wire [1:0] b;
    wire [2:0] c;

    assign c = a + b;
endmodule
```

input	a	0x0				0x1				0x2				0x3			
	b	0x0	0x1	0x2	0x3	0x0	0x1	0x2	0x3	0x0	0x1	0x2	0x3	0x0	0x1	0x2	0x3
ref	c	0x0	0x1	0x2	0x3	0x1	0x2	0x3	0x4	0x2	0x3	0x4	0x5	0x3	0x4	0x5	0x6
output	c	0x0	0x1	0x2	0x3	0x1	0x2	0x3	0x4	0x2	0x3	0x4	0x5	0x3	0x4	0x5	0x6

常见的结果及对应的含义：

NT: Not Tested. 代表这次提交还未进行测评。请尝试刷新(F5)页面, 如果仍无法查看提交结果, 请与管理员联系。

AC: Accepted. 代表提交成功, 且获得了正确的解答。

WA: Wrong Answer. 代表提交成功, 但是解答不正确。

CE: Compile Error. 代表提交成功, 但是无法通过编译。请在本地仿真器(如vivado)中测试后再尝试提交。除语法问题外, 请留意模块名与题目要求是否一致。

查看所有的提交

单击页面上方的Submission按钮, 可以查看所有的提交, 你可以通过一定方式筛选提交结果。

HomePracticeSubmission

test_studentLogout

Problem:

Status:

Accepted

关键词:

Filter

Submitter	Problem	Status	Created	Course	Source	Detail
test_student	a+b	Accepted	09/17/2023 3:48 p.m.	SA_Group	Practice	查看详情
test_student	a+b	Accepted	09/17/2023 4:52 p.m.	SA_Group	Practice	查看详情

Page 1 of 1.